JP6966739B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP6966739B2 JP6966739B2 JP2018199202A JP2018199202A JP6966739B2 JP 6966739 B2 JP6966739 B2 JP 6966739B2 JP 2018199202 A JP2018199202 A JP 2018199202A JP 2018199202 A JP2018199202 A JP 2018199202A JP 6966739 B2 JP6966739 B2 JP 6966739B2
- Authority
- JP
- Japan
- Prior art keywords
- schottky barrier
- outer peripheral
- barrier diode
- electric field
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 103
- 230000002093 peripheral effect Effects 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 19
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 71
- 238000004088 simulation Methods 0.000 description 32
- 239000010408 film Substances 0.000 description 16
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、PN接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン(Si)の代わりに、よりバンドギャップの大きい炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが4.8〜4.9eVと非常に大きく、絶縁破壊電界も7〜8MV/cmと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献1〜3に記載されている。
特許文献1には、フィールドプレート構造を有するショットキーバリアダイオードが開示されている。また、特許文献2に記載されたショットキーバリアダイオードは、平面視でアノード電極と重なる位置に複数のトレンチを設け、トレンチの内壁を絶縁膜で覆った構造を有している。かかる構造により、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特許文献3に記載されたショットキーバリアダイオードは、窒化物層を介してドリフト層の表面を覆うp型酸化物半導体層を設けることにより、ドリフト層に空乏層を形成し、これにより逆方向電圧が印加された場合の耐圧を向上させている。
しかしながら、特許文献1及び2に記載されたショットキーバリアダイオードは、アノード電極の端部に電界が集中するため、高電圧を印加するとこの部分において絶縁破壊を起こしてしまう。また、特許文献2に記載されたショットキーバリアダイオードにおいては、端部に位置するトレンチのエッジ部分にも電界が集中し、この部分において絶縁破壊を起こす可能性がある。
特許文献3に記載されたショットキーバリアダイオードは、ドリフト層の表面をp型酸化物半導体層によって覆うことにより電界を緩和しているが、p型酸化物半導体層の端部と重なる位置において、ドリフト層に電界が集中することから、この部分において絶縁破壊を起こす可能性がある。
したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードであって、電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極を囲む外周トレンチを有し、アノード電極と外周トレンチの間に位置するドリフト層の表面は、ドリフト層と逆導電型の半導体層で覆われていることを特徴とする。
本発明によれば、ドリフト層の表面が逆導電型の半導体層で覆われていることから、逆方向電圧を印加した場合に、ドリフト層のうち逆導電型の半導体層で覆われた部分に空乏層が広がる。これにより、アノード電極の角部における電界集中が緩和される。しかも、半導体層の端部に集中する電界が外周トレンチによって分散されることから、ドリフト層のうち半導体層の端部と重なる部分における電界集中も緩和される。これにより、逆方向電圧による絶縁破壊が生じにくいショットキーバリアダイオードを提供することが可能となる。
本発明において、半導体層は酸化物半導体材料からなるものであっても構わない。これによれば、酸化による半導体層の特性変化を防止することができる。
本発明において、アノード電極と半導体層が重なりを有していても構わない。これによれば、アノード電極の角部における電界集中をより効果的に緩和することが可能となる。
本発明において、外周トレンチは、絶縁体材料又はドリフト層と逆導電型の半導体材料で埋め込まれていても構わない。前者によれば、外周トレンチに埋め込まれた絶縁体材料によってドリフト層に広がる電気力線を遮断することができ、後者によれば、外周トレンチに埋め込まれた半導体材料からドリフト層に広がる空乏層を形成することが可能となる。
本発明において、ドリフト層は平面視でアノード電極と重なる位置に設けられた複数の中心トレンチをさらに有していても構わない。この場合、複数の中心トレンチの内壁は絶縁膜で覆われていても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
このように、本発明によれば、電界集中による絶縁破壊が生じにくい酸化ガリウムを用いたショットキーバリアダイオードを提供することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態によるショットキーバリアダイオード100の構成を示す模式的な上面図である。また、図2は、図1のA−A線に沿った模式的な断面図である。
図1は、本発明の第1の実施形態によるショットキーバリアダイオード100の構成を示す模式的な上面図である。また、図2は、図1のA−A線に沿った模式的な断面図である。
図1及び図2に示すように、本実施形態によるショットキーバリアダイオード100は、いずれも酸化ガリウム(β−Ga2O3)からなる半導体基板20及びドリフト層30を備える。半導体基板20及びドリフト層30には、n型ドーパントとしてシリコン(Si)又はスズ(Sn)が導入されている。ドーパントの濃度は、ドリフト層30よりも半導体基板20の方が高く、これにより半導体基板20はn+層、ドリフト層30はn−層として機能する。
半導体基板20は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚み(Z方向における高さ)は250μm程度である。半導体基板20の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が20A程度であれば、X方向における幅及びY方向における幅を2.4mm程度とすればよい。
半導体基板20は、実装時において上面側に位置する上面21と、上面21の反対側であって、実装時において下面側に位置する裏面22を有する。上面21の全面にはドリフト層30が形成されている。ドリフト層30は、半導体基板20の上面21に反応性スパッタリング、PLD法、MBE法、MOCVD法、HVPE法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層30の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、600V程度の耐圧を確保するためには、例えば7μm程度とすればよい。
ドリフト層30の上面31には、ドリフト層30とショットキー接触するアノード電極40が形成されている。アノード電極40は、例えば白金(Pt)、パラジウム(Pd)、金(Au)、ニッケル(Ni)等の金属からなる。アノード電極40は、異なる金属膜を積層した多層構造、例えば、Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/AuまたはPd/Ti/Auであっても構わない。一方、半導体基板20の裏面22には、半導体基板20とオーミック接触するカソード電極50が設けられる。カソード電極50は、例えばチタン(Ti)等の金属からなる。カソード電極50は、異なる金属膜を積層した多層構造、例えば、Ti/AuまたはTi/Alであっても構わない。
さらに、ドリフト層30には、平面視で(Z方向から見て)アノード電極40と重ならない位置であって、アノード電極40を囲む位置に外周トレンチ10が設けられている。外周トレンチ10は、ドリフト層30を上面31側からエッチングすることによって形成することができる。
外周トレンチ10は、埋め込み層11によって埋め込まれている。埋め込み層11としては、SiO2などの絶縁体材料、或いは、ドリフト層30と逆導電型である半導体材料を用いることができる。埋め込み層11の材料として半導体材料を用いる場合、ドリフト層30の導電型がn型であることから、p型の半導体材料を用いる必要がある。外周トレンチ10に埋め込まれた半導体材料は、フローティング状態であっても構わない。
さらに、アノード電極40と外周トレンチ10の間に位置するドリフト層30の表面は、ドリフト層30と逆導電型の半導体層70で覆われている。ドリフト層30と半導体層70は、絶縁膜などを介することなく、直接接触していても構わないし、ドリフト層30と半導体層70の間に絶縁膜などが介在していても構わない。ドリフト層30の導電型はn型であることから、半導体層70としてはp型の半導体材料を用いる必要がある。p型の半導体材料としては、Si,GaAs,SiC,Ge,ZnSe,CdS,InP,SiGeなどの他、NiO,Cu2O、Ag2Oなどのp型酸化物半導体を挙げることができる。p型酸化物半導体は酸化の問題がないという利点があり、中でも、NiOはp型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、NiOはバンドギャップが3.7eVと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、NiO(99.9%)に対して0.2〜1.0mol%程度のLiやLaをドーパントとして添加しても構わない。アクセプタ濃度は5×1017cm−3以上であることが好ましく、製造安定性の面からは5×1018cm−3以上であることがより好ましい。これは、アクセプタ濃度が低いと半導体層70の内部が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が1×1022cm−3を超えると膜の特性が劣化する恐れがあるため、5×1021cm−3程度以下であることが好ましい。半導体層70は、フローティング状態であっても構わないし、アノード電極40又は外周トレンチ10に埋め込まれた埋め込み層11と接していても構わない。半導体層70の表面は、SiO2などからなるパッシベーション膜で覆われていることが好ましい。
ここで、半導体層70を構成するp型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、ドリフト層30上にp型酸化物を成膜した時点で、例えば体積比で50%程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
半導体層70は、ドリフト層30と逆導電型であることから、ポテンシャル差によって、ドリフト層30のうち半導体層70で覆われた部分に空乏層が広がる。これにより、アノード電極40とカソード電極50の間に逆方向電圧が印加された場合に、アノード電極40の端部に集中する電界が緩和される。アノード電極40の端部に集中する電界は、アノード電極40と半導体層70の間の隙間が小さいほどより効果的に緩和されるため、両者は接触していることが好ましい。ここで、アノード電極40の外周エッジと半導体層70の内周エッジを完全に一致させることが困難である場合には、図3に示す第1の変形例によるショットキーバリアダイオード100aのように、アノード電極40の外周エッジを覆うよう、半導体層70の一部をアノード電極40上に形成しても構わないし、図4に示す第2の変形例によるショットキーバリアダイオード100bのように、半導体層70の内周エッジを覆うよう、アノード電極40の一部を半導体層70上に形成しても構わない。これらによれば、アノード電極40と半導体層70に重なりが生じることから、アノード電極40と半導体層70を確実に接触させることが可能となる。
但し、本発明において、アノード電極40と半導体層70を接触させることは必須でなく、図5に示す第3の変形例によるショットキーバリアダイオード100cのように、アノード電極40の外周エッジと半導体層70の内周エッジの間にギャップG1が存在していても構わない。アノード電極40の端部に集中する電界は、ギャップG1が大きくなるほど強くなることから、ギャップG1はできるだけ狭いことが好ましい。
このように、半導体層70を設けることによってアノード電極40の端部に集中する電界が緩和されるが、半導体層70を設けると、その外周エッジに電界が集中する。しかしながら、半導体層70の外周エッジに集中する電界は、外周トレンチ10によって緩和される。このように、本実施形態においては、アノード電極40の端部に集中する電界が半導体層70によって緩和されるとともに、半導体層70の外周エッジに集中する電界が外周トレンチ10によって緩和されることから、逆方向電圧が印加された場合に絶縁破壊を防止することが可能となる。
半導体層70の外周エッジに集中する電界は、半導体層70の外周エッジと外周トレンチ10の内周エッジの隙間が小さいほどより効果的に緩和されるため、両者は一致していることが好ましい。ここで、外周トレンチ10に埋め込まれた埋め込み層11が半導体層70と同じ材料からなる場合には、半導体層70と埋め込み層11が連続的に形成されていても構わない。但し、本発明において、半導体層70の外周エッジと外周トレンチ10の内周エッジが一致していることは必須でなく、図6に示す第4の変形例によるショットキーバリアダイオード100dのように、半導体層70の外周エッジと外周トレンチ10の内周エッジの間にギャップG2が存在していても構わない。半導体層70の外周エッジに集中する電界は、ギャップG2が大きくなるほど強くなることから、ギャップG2はできるだけ狭いことが好ましい。
また、半導体層70が完全な連続膜である必要はなく、図7に示す第5の変形例によるショットキーバリアダイオード100eのように、半導体層70に設けられたスリットや切り欠きからドリフト層30が部分的に露出していても構わない。但し、半導体層70にスリットや切り欠きなどが存在すると、この部分に電界が集中することから、スリットや切り欠きからなるギャップG3はできるだけ狭いことが好ましい。
さらに、外周トレンチ10が埋め込み層11で埋め込まれている必要はなく、図8に示す第6の変形例によるショットキーバリアダイオード100fのように、外周トレンチ10が空洞であっても構わない。この場合であっても、半導体層70の外周エッジに集中する電界が外周トレンチ10によって緩和される。
以上説明したように、本実施形態によるショットキーバリアダイオード100は、アノード電極40と外周トレンチ10の間に位置するドリフト層30の表面がドリフト層30と逆導電型の半導体層70で覆われていることから、アノード電極40の端部に集中する電界が半導体層70によって広がる空乏層によって緩和されるとともに、半導体層70の外周エッジに集中する電界が外周トレンチ10によって緩和される。これにより、電界集中による絶縁破壊を防止することが可能となる。
<第2の実施形態>
図9は、本発明の第2の実施形態によるショットキーバリアダイオード200の構成を示す模式的な断面図である。
図9は、本発明の第2の実施形態によるショットキーバリアダイオード200の構成を示す模式的な断面図である。
図9に示すように、第2の実施形態によるショットキーバリアダイオード200においては、ドリフト層30に複数の中心トレンチ60が設けられている。中心トレンチ60は、いずれも平面視でアノード電極40と重なる位置に設けられており、その内壁はHfO2などからなる絶縁膜61で覆われている。中心トレンチ60の内部は、導電性材料によって埋め込まれている。中心トレンチ60を埋め込む導電性材料は、アノード電極40と同じ材料であっても構わないし、高濃度にドーピングされた多結晶Siや、Ni、Au等の金属材料であっても構わない。本実施形態においては、ドリフト層30に複数の中心トレンチ60が設けられているため、アノード電極40の材料としては、モリブデン(Mo)や銅(Cu)などの仕事関数が低い材料を用いることができる。また、本実施形態においては、ドリフト層30のドーパント濃度を5×1016cm−3程度に高めることができる。その他の構成は、第1の実施形態によるショットキーバリアダイオード100と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
ドリフト層30のうち中心トレンチ60間に位置する部分はメサ領域を構成する。メサ領域は、アノード電極40とカソード電極50との間に逆方向電圧が印加されると空乏層となるため、ドリフト層30のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
このような構造を有するショットキーバリアダイオードにおいては、端部に位置する中心トレンチ60aの底部に電界が集中し、この部分が絶縁破壊しやすくなる。しかしながら、本実施形態によるショットキーバリアダイオード200においては、ドリフト層30の表面が半導体層70で覆われているとともに、複数の中心トレンチ60を囲むよう、複数の中心トレンチ60のさらに外周位置に外周トレンチ10が設けられていることから、端部に位置する中心トレンチ60aの電界が緩和される。
このように、本実施形態によるショットキーバリアダイオード200は、第1の実施形態によるショットキーバリアダイオード100による効果に加え、逆方向電圧が印加された場合のリーク電流を削減できるという効果を有する。また、本実施形態においては、外周トレンチ10の深さと中心トレンチ60の深さが同じであり、したがって、これらを同一工程にて形成することが可能である。
本実施形態においては、中心トレンチ60の内壁を絶縁膜61で覆うとともに、中心トレンチ60の内部をアノード電極40と同じ材料で埋め込んでいるが、絶縁膜61を用いることなく、逆導電型(本実施形態ではp型)の半導体材料で埋め込んでも構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
図9に示したショットキーバリアダイオード200と同様の構造を有する実施例1のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。アノード電極40の材料はMoとし、カソード電極50はTiとAuの積層膜とした。半導体基板20のドーパント濃度については1×1018cm−3とし、ドリフト層30のドーパント濃度としては5×1016cm−3とした。ドリフト層30の厚みは7μmとした。但し、外周トレンチ10の内部は空洞とした。中心トレンチ60の深さ及び幅はそれぞれ3μm及び1μmとし、メサ領域のメサ幅は2μmとし、中心トレンチ60の内壁に形成される絶縁膜61は、厚さ50nmのHfO2膜とした。半導体層70としては、アクセプタ濃度が1×1019cm−3のNiOを用い、その厚みは100nmとした。半導体層70の幅a、外周トレンチ10の幅b及び深さcについては、それぞれ10μm、10μm、3μmとした。
比較のため、図10に示すショットキーバリアダイオード200aと同様の構造を有する比較例のシミュレーションモデルを想定し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。図10に示すショットキーバリアダイオード200aは、半導体層70及び外周トレンチ10が削除されている点において、図9に示したショットキーバリアダイオード200と相違している。
図11は、図9及び図10に示す領域C及びDに印加される電界の強度を示している。領域Cは端部に位置しない中心トレンチ60の直下の領域であり、領域Dは端部に位置する中心トレンチ60aの直下の領域である。
図11に示すように、領域Cに印加される電界の強度は、実施例1のシミュレーションモデルにおいて6.5MV/cm、比較例のシミュレーションモデルにおいて6.8MV/cmであった。一方、領域Dに印加される電界の強度は、実施例1のシミュレーションモデルにおいて7.7MV/cm、比較例のシミュレーションモデルにおいてそれぞれ8.1MV/cmであった。このように、比較例のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約8MV/cmを超えていたが、実施例1のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約8MV/cmを超えなかった。
実施例1と同様の構成を有する実施例2のシミュレーションモデルを想定し、半導体層70の幅a、つまりアノード電極40と外周トレンチ10の距離を種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。外周トレンチ10の幅b及び深さcについては、それぞれ10μm、3μmとした。
図12は、実施例2のシミュレーション結果を示すグラフである。図12に示す値は、ドリフト層30のうち半導体層70の外周エッジを覆う部分、つまり、図9に示す領域Aに印加される電界の強度を示している。図12に示すように、半導体層70の幅aを変化させても領域Aに印加される電界の強度はほとんど変化せず、いずれも4.1MV/cmであった。
実施例1と同様の構成を有する実施例3のシミュレーションモデルを想定し、外周トレンチ10の幅bを種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a及び外周トレンチ10の深さcについては、それぞれ10μm、3μmとした。
図13は、実施例3のシミュレーション結果を示すグラフである。図13に示す値も図9に示す領域Aに印加される電界の強度を示している。図13に示すように、外周トレンチ10の幅bが5μm以上であれば、外周トレンチ10の幅bを変化させても領域Aに印加される電界の強度はほとんど変化せず、いずれも4.1MV/cmであった。これに対し、外周トレンチ10の幅bが1μmである場合には、領域Aに印加される電界の強度は4.7MV/cmであった。したがって、外周トレンチ10の幅bについては5μm以上とすることが好ましいと言える。
実施例1と同様の構成を有する実施例4のシミュレーションモデルを想定し、外周トレンチ10の深さcを種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a及び外周トレンチ10の幅bについては、それぞれ10μm、10μmとした。
図14は、実施例4のシミュレーション結果を示すグラフである。図14に示す値も図9に示す領域Aに印加される電界の強度を示している。図14に示すように、外周トレンチ10の深さcが3μm以上であれば、外周トレンチ10の深さcを変化させても領域Aに印加される電界の強度はほとんど変化せず、3.9〜4.1MV/cmであった。これに対し、外周トレンチ10の深さcが1μmである場合には、領域Aに印加される電界の強度は約5.5MV/cmであった。したがって、外周トレンチ10の幅bについては中心トレンチ60の深さ以上(本例では3μm以上)とすることが好ましいと言える。
実施例1と同様の構成を有する実施例5のシミュレーションモデルを想定し、図5に示すギャップG1を種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a、外周トレンチ10の幅b及び深さについては、それぞれ30μm、10μm、3μmとした。
図15及び図16は、実施例5のシミュレーション結果を示すグラフである。図15に示す値は図5に示す領域Bに印加される電界の強度を示し、図16に示す値は図9に示す領域C及びDに印加される電界の強度を示している。領域BはギャップG1の直下の領域であり、領域Cは端部に位置しない中心トレンチ60の直下の領域であり、領域Dは端部に位置する中心トレンチ60aの直下の領域である。図15に示すように、領域Bに印加される電界は、ギャップG1が大きいほど強くなり、ギャップG1が4μmである場合の電界は6.8MV/cmであり、ギャップG1が5μmである場合の電界は8.7MV/cmであった。また、図16に示すように、領域Dに印加される電界も、ギャップG1が大きいほど強くなり、ギャップG1が4μmである場合の電界は7.9MV/cmであり、ギャップG1が5μmである場合の電界は8.0MV/cmであった。したがって、酸化ガリウムの耐圧が約8MV/cmである点を考慮すると、ギャップG1は4μm以下とすることが好ましいと言える。
実施例1と同様の構成を有する実施例6のシミュレーションモデルを想定し、図6に示すギャップG2を種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a、外周トレンチ10の幅b及び深さについては、それぞれ30μm、10μm、3μmとした。
図17は、実施例6のシミュレーション結果を示すグラフである。図17に示す値は図6に示す領域Eに印加される電界の強度を示している。領域EはギャップG2の直下の領域である。図17に示すように、領域Eに印加される電界は、ギャップG2が大きいほど強くなり、ギャップG2が2μmである場合の電界は7.9MV/cmであり、ギャップG2が3μmである場合の電界は9.4MV/cmであった。したがって、酸化ガリウムの耐圧が約8MV/cmである点を考慮すると、ギャップG2は2μm以下とすることが好ましいと言える。
実施例1と同様の構成を有する実施例7のシミュレーションモデルを想定し、図7に示すギャップG3を種々に変化させ、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a、外周トレンチ10の幅b及び深さについては、それぞれ30μm、10μm、3μmとした。
図18は、実施例7のシミュレーション結果を示すグラフである。図18に示す値は図7に示す領域Fに印加される電界の強度を示している。領域FはギャップG3の直下の領域である。図18に示すように、領域Fに印加される電界は、ギャップG3が大きいほど強くなり、ギャップG3が3μmである場合の電界は7.9MV/cmであり、ギャップG3が5μmである場合の電界は10.1MV/cmであった。したがって、酸化ガリウムの耐圧が約8MV/cmである点を考慮すると、ギャップG3は3μm以下とすることが好ましいと言える。
実施例1と同様の構成を有する実施例8のシミュレーションモデルを想定し、外周トレンチ10に埋め込まれた埋め込み層11の材料を種々に変更し、アノード電極40とカソード電極50の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層70の幅a、外周トレンチ10の幅b及び深さについては、それぞれ10μm、10μm、3μmとした。
図19は、実施例8のシミュレーション結果を示すグラフである。図19に示す値は、ドリフト層30のうち半導体層70で覆われた部分における電界の強度の最大値を示している。図19に示すように、半導体層70で覆われた部分に印加される電界は、外周トレンチ10の内部が空洞である場合に4.1MV/cm、埋め込み層11がSiO2からなる場合に5.8MV/cm、埋め込み層11がNiOからなる場合に3.6MV/cm、埋め込み層11がAlからなる場合に34.7MV/cmであった。
ここで、埋め込み層11がNiOからなる場合は、図20に示すように電界が広く分散され、特に、領域Aに印加される電界の強度が著しく低減する(1MV/cm以下)ことが分かった。
10 外周トレンチ
11 埋め込み層
20 半導体基板
21 半導体基板の上面
22 半導体基板の裏面
30 ドリフト層
31 ドリフト層の上面
40 アノード電極
50 カソード電極
60 中心トレンチ
60a 端部に位置する中心トレンチ
61 絶縁膜
70 半導体層
100,100a〜100f,200,200a ショットキーバリアダイオード
A〜F 領域
G1〜G3 ギャップ
11 埋め込み層
20 半導体基板
21 半導体基板の上面
22 半導体基板の裏面
30 ドリフト層
31 ドリフト層の上面
40 アノード電極
50 カソード電極
60 中心トレンチ
60a 端部に位置する中心トレンチ
61 絶縁膜
70 半導体層
100,100a〜100f,200,200a ショットキーバリアダイオード
A〜F 領域
G1〜G3 ギャップ
Claims (6)
- 酸化ガリウムからなる半導体基板と、
前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
前記ドリフト層とショットキー接触するアノード電極と、
前記半導体基板とオーミック接触するカソード電極と、を備え、
前記ドリフト層は、平面視で前記アノード電極を囲む外周トレンチを有し、
前記アノード電極と前記外周トレンチの間に位置する前記ドリフト層の表面は、前記ドリフト層と逆導電型の半導体層で覆われていることを特徴とするショットキーバリアダイオード。 - 前記半導体層が酸化物半導体材料からなることを特徴とする請求項1に記載のショットキーバリアダイオード。
- 前記アノード電極と前記半導体層が重なりを有していることを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
- 前記外周トレンチは、絶縁体材料又は前記ドリフト層と逆導電型の半導体材料で埋め込まれていることを特徴とする請求項1乃至3のいずれか一項に記載のショットキーバリアダイオード。
- 前記ドリフト層は、平面視で前記アノード電極と重なる位置に設けられた複数の中心トレンチをさらに有することを特徴とする請求項1乃至4のいずれか一項に記載のショットキーバリアダイオード。
- 前記複数の中心トレンチの内壁は絶縁膜で覆われていることを特徴とする請求項5に記載のショットキーバリアダイオード。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018199202A JP6966739B2 (ja) | 2018-10-23 | 2018-10-23 | ショットキーバリアダイオード |
PCT/JP2019/039853 WO2020085094A1 (ja) | 2018-10-23 | 2019-10-09 | ショットキーバリアダイオード |
EP19875151.3A EP3872865A4 (en) | 2018-10-23 | 2019-10-09 | SCHOTTKY BARRIER DIODE |
US17/282,610 US11557681B2 (en) | 2018-10-23 | 2019-10-09 | Schottky barrier diode |
CN201980070323.9A CN112913034B (zh) | 2018-10-23 | 2019-10-09 | 肖特基势垒二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018199202A JP6966739B2 (ja) | 2018-10-23 | 2018-10-23 | ショットキーバリアダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020068259A JP2020068259A (ja) | 2020-04-30 |
JP6966739B2 true JP6966739B2 (ja) | 2021-11-17 |
Family
ID=70331051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018199202A Active JP6966739B2 (ja) | 2018-10-23 | 2018-10-23 | ショットキーバリアダイオード |
Country Status (5)
Country | Link |
---|---|
US (1) | US11557681B2 (ja) |
EP (1) | EP3872865A4 (ja) |
JP (1) | JP6966739B2 (ja) |
CN (1) | CN112913034B (ja) |
WO (1) | WO2020085094A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022270525A1 (ja) * | 2021-06-25 | 2022-12-29 | ||
CN113871454A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学芜湖研究院 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
JP2024047430A (ja) * | 2022-09-26 | 2024-04-05 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005486A (ja) * | 2003-06-12 | 2005-01-06 | Shindengen Electric Mfg Co Ltd | 炭化けい素半導体装置 |
WO2012098636A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP5414715B2 (ja) * | 2011-03-04 | 2014-02-12 | 株式会社日立製作所 | 窒化物半導体ダイオード |
US8741707B2 (en) * | 2011-12-22 | 2014-06-03 | Avogy, Inc. | Method and system for fabricating edge termination structures in GaN materials |
JP5888214B2 (ja) * | 2012-11-30 | 2016-03-16 | 富士電機株式会社 | 窒化物系化合物半導体装置およびその製造方法 |
JP6267108B2 (ja) * | 2014-12-22 | 2018-01-24 | トヨタ自動車株式会社 | ショットキーバリアダイオードとその製造方法 |
JP2017045969A (ja) | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
JP6845397B2 (ja) * | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード |
US10483110B2 (en) * | 2016-07-26 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
US11222985B2 (en) * | 2017-02-14 | 2022-01-11 | Mitsubishi Electric Corporation | Power semiconductor device |
JP6967238B2 (ja) * | 2017-02-28 | 2021-11-17 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
US10636663B2 (en) | 2017-03-29 | 2020-04-28 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region |
JP7165322B2 (ja) * | 2018-03-30 | 2022-11-04 | Tdk株式会社 | ショットキーバリアダイオード |
-
2018
- 2018-10-23 JP JP2018199202A patent/JP6966739B2/ja active Active
-
2019
- 2019-10-09 EP EP19875151.3A patent/EP3872865A4/en active Pending
- 2019-10-09 WO PCT/JP2019/039853 patent/WO2020085094A1/ja unknown
- 2019-10-09 US US17/282,610 patent/US11557681B2/en active Active
- 2019-10-09 CN CN201980070323.9A patent/CN112913034B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112913034A (zh) | 2021-06-04 |
WO2020085094A1 (ja) | 2020-04-30 |
EP3872865A1 (en) | 2021-09-01 |
CN112913034B (zh) | 2024-02-23 |
EP3872865A4 (en) | 2022-07-13 |
US11557681B2 (en) | 2023-01-17 |
US20210343879A1 (en) | 2021-11-04 |
JP2020068259A (ja) | 2020-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI798402B (zh) | 肖特基能障二極體 | |
JP6966740B2 (ja) | ショットキーバリアダイオード | |
JP7045008B2 (ja) | ショットキーバリアダイオード | |
JP6966739B2 (ja) | ショットキーバリアダイオード | |
US11699766B2 (en) | Schottky barrier diode | |
WO2023181588A1 (ja) | ジャンクションバリアショットキーダイオード | |
WO2024047965A1 (ja) | ショットキーバリアダイオード | |
WO2023095395A1 (ja) | ショットキーバリアダイオード | |
WO2021186936A1 (ja) | ショットキーバリアダイオード | |
WO2023095396A1 (ja) | ジャンクションバリアショットキーダイオード | |
JP2022129918A (ja) | ショットキーバリアダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6966739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |