JP6963453B2

JP6963453B2 - Chip-type piezoelectric device and its manufacturing method

Info

Publication number: JP6963453B2
Application number: JP2017192548A
Authority: JP
Inventors: 勝信北田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2017-10-02
Filing date: 2017-10-02
Publication date: 2021-11-10
Anticipated expiration: 2037-10-02
Also published as: JP2019068290A

Description

本開示は、水晶振動子等の圧電デバイス及びその製造方法に関する。 The present disclosure relates to a piezoelectric device such as a crystal oscillator and a method for manufacturing the same.

圧電素子と、他の電子素子とを有する圧電デバイスが知られている（例えば特許文献１）。特許文献１では、水晶素子と、温度センサと、これらをパッケージングするパッケージとを有する水晶振動子が開示されている。特許文献１のパッケージは、水晶素子が収容される第１凹部と、その背面に開口し、温度センサが収容される第２凹部とを有している。 A piezoelectric device having a piezoelectric element and another electronic element is known (for example, Patent Document 1). Patent Document 1 discloses a crystal oscillator having a crystal element, a temperature sensor, and a package for packaging the crystal element. The package of Patent Document 1 has a first recess in which a crystal element is housed, and a second recess that is open on the back surface thereof and houses a temperature sensor.

特開２０１４−８６９３７号公報Japanese Unexamined Patent Publication No. 2014-86937

圧電素子及び電子素子を好適にパッケージングできる圧電デバイス及びその製造方法が提供されることが望まれる。 It is desired to provide a piezoelectric device capable of suitably packaging a piezoelectric element and an electronic element, and a method for manufacturing the same.

本開示の一態様に係るチップ型圧電デバイスは、圧電素子及び当該圧電素子を空間内に気密封止している保持器を有している圧電振動子と、電子素子と、前記圧電振動子及び前記電子素子が埋設されているとともに、下面から前記圧電振動子の下面及び前記電子素子の下面を露出させている封止部と、前記封止部の下面に重なっている絶縁層と、前記絶縁層の下面に位置しており、前記圧電振動子及び前記電子素子の少なくとも一方に電気的に接続されている外部端子と、を有している。 The chip-type piezoelectric device according to one aspect of the present disclosure includes a piezoelectric element, a piezoelectric vibrator having a cage in which the piezoelectric element is hermetically sealed in space, an electronic element, the piezoelectric vibrator, and the piezoelectric vibrator. A sealing portion in which the electronic element is embedded and the lower surface of the piezoelectric vibrator and the lower surface of the electronic element are exposed from the lower surface, an insulating layer overlapping the lower surface of the sealing portion, and the insulation. It is located on the lower surface of the layer and has an external terminal that is electrically connected to at least one of the piezoelectric vibrator and the electronic element.

一例において、前記電子素子は、前記絶縁層側の表面で温度を検出する温度センサを含んでいる。 In one example, the electronic device includes a temperature sensor that detects a temperature on the surface on the insulating layer side.

一例において、前記電子素子は、前記絶縁層に対向しているとともに前記封止部に埋設されているセンサ基板と、前記センサ基板の前記絶縁層側に位置している、電気的特性が温度に応じて変化する測温部と、を有している。 In one example, the electronic element is located on the sensor substrate facing the insulating layer and embedded in the sealing portion and on the insulating layer side of the sensor substrate, and the electrical characteristics are temperature. It has a temperature measuring unit that changes according to the situation.

一例において、前記電子素子は、前記絶縁層に対向しているとともに前記封止部に埋設されている半導体基板を有しており、前記半導体基板の前記絶縁層側の主面は、ダイオードを構成しているｐ型領域及びｎ型領域を含んでいる。 In one example, the electronic element has a semiconductor substrate facing the insulating layer and embedded in the sealing portion, and the main surface of the semiconductor substrate on the insulating layer side constitutes a diode. It contains a p-type region and an n-type region.

本開示の一態様に係るチップ型圧電デバイスの製造方法は、支持体上の複数の第１領域それぞれに、圧電振動子及び電子素子を配置する配置ステップと、前記配置ステップの後に、未硬化状態の封止材を前記支持体上に前記複数の第１領域に亘って供給して硬化させ、これにより、前記複数の第１領域に重なる複数の第２領域を有しているとともに当該複数の第２領域それぞれにおいて前記圧電振動子及び前記電子素子が硬化状態の前記封止材に埋設されているウェハを形成するウェハ形成ステップと、前記封止ステップの後に、前記ウェハから前記支持体を除去する除去ステップと、前記除去ステップの後に、前記ウェハの前記支持体が除去された面に、絶縁層と、前記複数の第２領域の前記圧電振動子及び前記電子素子の少なくとも一方に接続されている複数の導体とを設ける再配線ステップと、前記再配線ステップの後に、前記複数の第２領域を個片化する個片化ステップと、を有している。 The method for manufacturing a chip-type piezoelectric device according to one aspect of the present disclosure includes an arrangement step of arranging a piezoelectric vibrator and an electronic element in each of a plurality of first regions on a support, and an uncured state after the arrangement step. The encapsulant is supplied onto the support over the plurality of first regions and cured, thereby having a plurality of second regions overlapping the plurality of first regions and the plurality of said. A wafer forming step of forming a wafer in which the piezoelectric vibrator and the electronic element are embedded in the encapsulant in a cured state in each of the second regions, and after the encapsulation step, the support is removed from the wafer. After the removal step, the support is removed from the wafer, and the insulating layer is connected to at least one of the piezoelectric vibrator and the electronic element in the plurality of second regions. It has a rewiring step for providing the plurality of conductors, and an individualizing step for individualizing the plurality of second regions after the rewiring step.

上記の構成によれば、圧電素子及び電子素子を好適にパッケージングできる。 According to the above configuration, the piezoelectric element and the electronic element can be suitably packaged.

図１（ａ）及び図１（ｂ）は実施形態に係るチップ型水晶デバイスの構成を示す斜視図である。1 (a) and 1 (b) are perspective views showing the configuration of the chip-type crystal device according to the embodiment. 図１（ａ）のII−II線における断面図である。FIG. 3 is a cross-sectional view taken along the line II-II of FIG. 1 (a). 図１（ａ）のチップ型水晶デバイスが含む水晶振動子の構成を示す分解斜視図である。It is an exploded perspective view which shows the structure of the crystal oscillator included in the chip type crystal device of FIG. 1 (a). 図３のIV−IV線における断面図である。FIG. 3 is a cross-sectional view taken along the line IV-IV of FIG. 図５（ａ）は温度センサの外観を示す平面図であり、図５（ｂ）は図５（ａ）の温度センサの半導体基板の構成を示す平面図であり、図５（ｃ）は図５（ａ）のＶｃ−Ｖｃ線における断面図である。5 (a) is a plan view showing the appearance of the temperature sensor, FIG. 5 (b) is a plan view showing the configuration of the semiconductor substrate of the temperature sensor of FIG. 5 (a), and FIG. 5 (c) is a view. 5 (a) is a cross-sectional view taken along the line Vc-Vc. 図１のチップ型水晶デバイスの製造方法の手順の一例を示すフローチャートである。It is a flowchart which shows an example of the procedure of the manufacturing method of the chip type crystal device of FIG. 図７（ａ）、図７（ｂ）及び図７（ｃ）はチップ型水晶デバイスの製造方法を説明するための断面図である。7 (a), 7 (b) and 7 (c) are cross-sectional views for explaining a method of manufacturing a chip-type crystal device. 図８（ａ）、図８（ｂ）及び図８（ｃ）は図７（ｃ）の続きを示す断面図である。8 (a), 8 (b) and 8 (c) are cross-sectional views showing a continuation of FIG. 7 (c). 図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）はチップ型水晶デバイスの製造方法を説明するための斜視図である。9 (a), 9 (b), 9 (c) and 9 (d) are perspective views for explaining a method of manufacturing a chip-type crystal device. 図１０（ａ）及び図１０（ｂ）は変形例を説明するための模式図である。10 (a) and 10 (b) are schematic views for explaining a modified example. 図１１（ａ）は変形例に係る温度センサの断面図であり、図１１（ｂ）は図１１（ａ）の温度センサの半導体基板の構成を示す平面図である。11 (a) is a cross-sectional view of the temperature sensor according to the modified example, and FIG. 11 (b) is a plan view showing the configuration of the semiconductor substrate of the temperature sensor of FIG. 11 (a).

以下、図面を参照して本開示に係る実施形態について説明する。なお、図面には、便宜的に、Ｄ１軸、Ｄ２軸及びＤ３軸からなる直交座標系を付すことがある。実施形態に係るチップ型水晶デバイスは、いずれの方向が上方又は下方として用いられてもよい。ただし、以下では、便宜上、Ｄ３軸正側を上方として、又は現に説明している図面の紙面上方を上方として、上面又は下面等の用語を用いることがある。 Hereinafter, embodiments according to the present disclosure will be described with reference to the drawings. For convenience, the drawings may be provided with an orthogonal coordinate system including the D1 axis, the D2 axis, and the D3 axis. The chip-type crystal device according to the embodiment may be used in any direction as upward or downward. However, in the following, for convenience, terms such as the upper surface or the lower surface may be used with the positive side of the D3 axis as the upper side or the upper side of the paper surface of the drawing actually described as the upper side.

（チップ型水晶デバイスの全体構成）
図１（ａ）は、実施形態に係るチップ型水晶デバイス１（以下、「チップ１」ということがある。）の外観を示す天面１ａ側から見た斜視図である。図１（ｂ）は、チップ１の外観を示す底面１ｂ側から見た斜視図である。 (Overall configuration of chip-type crystal device)
FIG. 1A is a perspective view showing the appearance of the chip-type crystal device 1 (hereinafter, may be referred to as “chip 1”) according to the embodiment as viewed from the top surface 1a side. FIG. 1B is a perspective view showing the appearance of the chip 1 as viewed from the bottom surface 1b side.

チップ１は、例えば、概ね直方体状に形成されている。チップ１の大きさは適宜に設定されてよい。一例を挙げると、平面視における１辺の長さは１ｍｍ以上５ｍｍ以下であり、厚さは、０．４ｍｍ以上２ｍｍ以下（ただし、平面視の短辺よりも小さい）である。チップ１の底面１ｂには、複数（図示の例では４つ）の外部端子３が露出している。チップ１は、例えば、不図示の回路基板に対して底面１ｂを対向させて配置され、回路基板に設けられたパッドと複数の外部端子３とがはんだ等からなるバンプを介して接合されることにより回路基板に実装される。 The chip 1 is formed in a substantially rectangular parallelepiped shape, for example. The size of the chip 1 may be appropriately set. As an example, the length of one side in the plan view is 1 mm or more and 5 mm or less, and the thickness is 0.4 mm or more and 2 mm or less (however, it is smaller than the short side in the plan view). A plurality of (four in the illustrated example) external terminals 3 are exposed on the bottom surface 1b of the chip 1. The chip 1 is arranged, for example, so that the bottom surface 1b faces a circuit board (not shown), and a pad provided on the circuit board and a plurality of external terminals 3 are joined via bumps made of solder or the like. Is mounted on the circuit board.

チップ１は、例えば、温度センサ付水晶振動子として機能するように構成されている。従って、例えば、チップ１は、複数の外部端子３の２つを介して不図示の回路基板に設けられた発振回路と接続され、固有振動を生じることにより一定の周波数の発振信号の生成に寄与する。また、チップ１は、例えば、チップ１の内部の温度に応じた信号強度の電気信号を複数の外部端子３の他の１つ又は２つを介して出力する。なお、当該他の２つの外部端子３の一方は、基準電位が付与されるものであってもよい。 The chip 1 is configured to function as, for example, a crystal unit with a temperature sensor. Therefore, for example, the chip 1 is connected to an oscillation circuit provided on a circuit board (not shown) via two of a plurality of external terminals 3 and contributes to the generation of an oscillation signal having a constant frequency by generating natural vibration. do. Further, the chip 1 outputs, for example, an electric signal having a signal strength corresponding to the temperature inside the chip 1 via the other one or two of the plurality of external terminals 3. In addition, one of the other two external terminals 3 may be provided with a reference potential.

チップ１は、例えば、水晶振動子５と、温度センサ１３０と、これらを封止する封止部９と、水晶振動子５及び温度センサ１３０と不図示の回路基板とを電気的に接続する再配線層１１とを有している。 The chip 1 electrically connects, for example, the crystal oscillator 5, the temperature sensor 130, the sealing portion 9 for sealing the crystal oscillator 5, the crystal oscillator 5 and the temperature sensor 130, and a circuit board (not shown). It has a wiring layer 11.

封止部９は、概ね直方体状に形成されており、天面１ａと、その反対側に面する平面状の下面９ａを有している。水晶振動子５及び温度センサ１３０は、封止部９の下面９ａから下面を露出させつつ封止部９に埋設されている。再配線層１１は、下面９ａに重なっており、再配線層１１の下面に上述の複数の外部端子３を有している。水晶振動子５及び温度センサ１３０は、再配線層１１を介して複数の外部端子３と電気的に接続されている。このように、封止部９及び再配線層１１によって、水晶振動子５及び温度センサ１３０をパッケージングするパッケージが構成されている。 The sealing portion 9 is formed in a substantially rectangular parallelepiped shape, and has a top surface 1a and a flat lower surface 9a facing the opposite side thereof. The crystal oscillator 5 and the temperature sensor 130 are embedded in the sealing portion 9 while exposing the lower surface from the lower surface 9a of the sealing portion 9. The rewiring layer 11 overlaps the lower surface 9a, and has the above-mentioned plurality of external terminals 3 on the lower surface of the rewiring layer 11. The crystal oscillator 5 and the temperature sensor 130 are electrically connected to a plurality of external terminals 3 via the rewiring layer 11. In this way, the sealing portion 9 and the rewiring layer 11 form a package for packaging the crystal oscillator 5 and the temperature sensor 130.

（水晶振動子）
図３は、水晶振動子５の構成を示す分解斜視図である。図４は、図３のIV−IV線における断面図である。 (Crystal oscillator)
FIG. 3 is an exploded perspective view showing the configuration of the crystal oscillator 5. FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG.

水晶振動子５は、水晶素子１２０と、水晶素子１２０を気密封止する保持器１１８とを有している。保持器１１８は、水晶素子１２０が収容される凹部Ｋ１が形成されているパッケージ１１０と、凹部Ｋ１の開口を塞いで凹部Ｋ１内を気密封止する蓋体１４０とを有している。 The crystal oscillator 5 has a crystal element 120 and a cage 118 that airtightly seals the crystal element 120. The cage 118 has a package 110 in which a recess K1 in which the crystal element 120 is housed is formed, and a lid 140 that closes the opening of the recess K1 and airtightly seals the inside of the recess K1.

（水晶振動子のパッケージ）
パッケージ１１０は、例えば、基板部１１０ａと、基板部１１０ａに重なる枠部１１０ｂとを有している。凹部Ｋ１は、基板部１１０ａの上面と、枠部１１０ｂの内側面とで構成されている。基板部１１０ａ及び枠部１１０ｂの平面視における形状は例えば矩形である。基板部１１０ａ及び枠部１１０ｂは、例えばアルミナセラミックス又はガラス−セラミックス等のセラミック材料である絶縁層からなる。基板部１１０ａ又は枠部１１０ｂは、絶縁層を１層用いたものであっても、絶縁層を複数層積層したものであってもよい。 (Crystal oscillator package)
The package 110 has, for example, a substrate portion 110a and a frame portion 110b that overlaps the substrate portion 110a. The recess K1 is composed of an upper surface of the substrate portion 110a and an inner side surface of the frame portion 110b. The shapes of the substrate portion 110a and the frame portion 110b in a plan view are, for example, rectangular. The substrate portion 110a and the frame portion 110b are made of an insulating layer which is a ceramic material such as alumina ceramics or glass-ceramics. The substrate portion 110a or the frame portion 110b may be one in which one insulating layer is used, or one in which a plurality of insulating layers are laminated.

基板部１１０ａの上面には、水晶素子１２０を接合するための一対の電極パッド１１１が設けられている。一対の電極パッド１１１は、基板部１１０ａの一辺に沿うように隣接して設けられている。 A pair of electrode pads 111 for joining the crystal element 120 are provided on the upper surface of the substrate portion 110a. The pair of electrode pads 111 are provided adjacent to each other along one side of the substrate portion 110a.

基板部１１０ａの下面の四隅には、水晶振動子５と他の電子回路とを接続するための一対の第一外部接続用電極端子Ｇ１及び一対の第二外部接続用電極端子Ｇ２が設けられている。一対の第一外部接続用電極端子Ｇ１は、基板部１１０ａの下面の対角に位置するように設けられている。また、第二外部接続用電極端子Ｇ２は、第一外部接続用電極端子Ｇ１が設けられている対角とは異なる基板部１１０ａの対角に位置するように設けられている。 A pair of first external connection electrode terminals G1 and a pair of second external connection electrode terminals G2 for connecting the crystal oscillator 5 and other electronic circuits are provided at the four corners of the lower surface of the substrate portion 110a. There is. The pair of first external connection electrode terminals G1 are provided so as to be located diagonally on the lower surface of the substrate portion 110a. Further, the second external connection electrode terminal G2 is provided so as to be located on a diagonal of the substrate portion 110a, which is different from the diagonal on which the first external connection electrode terminal G1 is provided.

特に図示しないが、基板部１１０ａの表面及び内部には、一対の電極パッド１１１と、一対の第一外部接続用電極端子Ｇ１とを電気的に接続するための配線パターン及びビア導体が設けられている。一対の第二外部接続用電極端子Ｇ２は、例えば、電気的に浮遊状態とされ、又は基準電位が付与される。一対の第二外部接続用電極端子Ｇ２のいずれか又は双方は、パッケージ１１０内の不図示のビア導体及び封止用導体パターン１１２を介して蓋体１４０と接続されていてもよい。 Although not particularly shown, wiring patterns and via conductors for electrically connecting the pair of electrode pads 111 and the pair of first external connection electrode terminals G1 are provided on the surface and inside of the substrate portion 110a. There is. The pair of second external connection electrode terminals G2 are, for example, electrically suspended or provided with a reference potential. Either or both of the pair of second external connection electrode terminals G2 may be connected to the lid 140 via a via conductor (not shown) and a sealing conductor pattern 112 in the package 110.

封止用導体パターン１１２は、枠部１１０ｂと蓋体１４０とを封止部材１４１を介して接合する際に、封止部材１４１の濡れ性をよくする役割を果たしている。封止用導体パターン１１２は、例えばタングステン又はモリブデン等から成る導体パターンの表面にニッケルメッキ及び金メッキを順次施すことによって、例えば１０〜２５μｍの厚みに形成されている。 The sealing conductor pattern 112 plays a role of improving the wettability of the sealing member 141 when the frame portion 110b and the lid 140 are joined via the sealing member 141. The sealing conductor pattern 112 is formed to have a thickness of, for example, 10 to 25 μm by sequentially applying nickel plating and gold plating to the surface of the conductor pattern made of, for example, tungsten or molybdenum.

（蓋体）
蓋体１４０は、例えば、鉄、ニッケル又はコバルトの少なくともいずれかを含む合金からなる。このような蓋体１４０は、真空状態にある凹部Ｋ１又は窒素ガスなどが充填された凹部Ｋ１を気密的に封止するためのものである。具体的には、蓋体１４０は、所定雰囲気で、パッケージ１１０の枠部１１０ｂ上に載置され、枠部１１０ｂの封止用導体パターン１１２と蓋体１４０の封止部材１４１とが溶接されるように所定電流を印加してシーム溶接を行うことにより、枠部１１０ｂに接合される。 (Cover)
The lid 140 is made of, for example, an alloy containing at least one of iron, nickel or cobalt. Such a lid 140 is for airtightly sealing the recess K1 in a vacuum state or the recess K1 filled with nitrogen gas or the like. Specifically, the lid 140 is placed on the frame 110b of the package 110 in a predetermined atmosphere, and the sealing conductor pattern 112 of the frame 110b and the sealing member 141 of the lid 140 are welded to each other. By applying a predetermined current and performing seam welding as described above, the joint is joined to the frame portion 110b.

封止部材１４１は、パッケージ１１０の枠部１１０ｂ上面に設けられた封止用導体パターン１１２に相対する蓋体１４０の箇所に設けられている。封止部材１４１は、例えば、銀ロウ又は金錫によって設けられている。銀ロウの場合は、その厚みは、１０〜２０μｍである。例えば、成分比率は、銀が７２〜８５％、銅が１５〜２８％のものが使用されている。金錫の場合は、その厚みは、１０〜４０μｍである。例えば、成分比率が、金が７８〜８２％、錫が１８〜２２％のものが使用されている。 The sealing member 141 is provided at a position of the lid 140 facing the sealing conductor pattern 112 provided on the upper surface of the frame portion 110b of the package 110. The sealing member 141 is provided with, for example, silver wax or gold tin. In the case of silver wax, its thickness is 10 to 20 μm. For example, the component ratio is 72 to 85% for silver and 15 to 28% for copper. In the case of gold tin, its thickness is 10 to 40 μm. For example, those having a component ratio of 78 to 82% for gold and 18 to 22% for tin are used.

（水晶素子）
水晶素子１２０は、図４に示されているように、導電性接着剤１５０を介して電極パッド１１１上に接合されている。水晶素子１２０は、安定した機械振動と圧電効果により、電子装置等の基準信号を発振する役割を果たしている。 (Crystal element)
As shown in FIG. 4, the crystal element 120 is bonded onto the electrode pad 111 via the conductive adhesive 150. The crystal element 120 plays a role of oscillating a reference signal of an electronic device or the like by stable mechanical vibration and a piezoelectric effect.

水晶素子１２０は、水晶素板１２１の上面及び下面のそれぞれに励振用電極１２２、接続用電極１２３及び引き出し電極１２４を被着させた構造を有している。励振用電極１２２は、水晶素板１２１の上面及び下面のそれぞれに金属を所定のパターンで被着・形成したものである。引き出し電極１２４は、励振用電極１２２から水晶素板１２１の短辺に向かって延出されている。接続用電極１２３は、引き出し電極１２４と接続されており、水晶素板１２１の長辺又は短辺に沿った形状で設けられている。 The crystal element 120 has a structure in which the excitation electrode 122, the connection electrode 123, and the extraction electrode 124 are adhered to the upper surface and the lower surface of the crystal base plate 121, respectively. The excitation electrode 122 is formed by adhering and forming metal on the upper surface and the lower surface of the quartz base plate 121 in a predetermined pattern. The extraction electrode 124 extends from the excitation electrode 122 toward the short side of the quartz plate 121. The connection electrode 123 is connected to the lead-out electrode 124, and is provided in a shape along the long side or the short side of the quartz base plate 121.

本実施形態においては、電極パッド１１１と接続されている水晶素子１２０の一端を基板部１１０ａの上面と接続した固定端とし、他端を基板部１１０ａの上面と間を空けた自由端とした片保持構造にて水晶素子１２０が基板部１１０ａ上に固定されている。 In the present embodiment, one end of the crystal element 120 connected to the electrode pad 111 is a fixed end connected to the upper surface of the substrate portion 110a, and the other end is a free end separated from the upper surface of the substrate portion 110a. The crystal element 120 is fixed on the substrate portion 110a by the holding structure.

水晶素板１２１の固定端側の外周縁は、平面視して、基板部１１０ａの一辺と平行であり、枠部１１０ｂの内周縁に近付くように設けられている。このようにすることにより、水晶素子１２０の実装位置を視覚的によりわかりやすくすることができるので、水晶振動子の生産性を向上させることが可能となる。 The outer peripheral edge of the quartz base plate 121 on the fixed end side is parallel to one side of the substrate portion 110a in a plan view and is provided so as to approach the inner peripheral edge of the frame portion 110b. By doing so, the mounting position of the crystal element 120 can be made easier to understand visually, so that the productivity of the crystal oscillator can be improved.

ここで、水晶素子１２０の動作について説明する。水晶素子１２０は、外部からの交番電圧が接続用電極１２３から引き出し電極１２４及び励振用電極１２２を介して水晶素板１２１に印加されると、水晶素板１２１が所定の振動モード及び周波数で励振を起こすようになっている。 Here, the operation of the crystal element 120 will be described. In the crystal element 120, when an alternating voltage from the outside is applied from the connection electrode 123 to the crystal base plate 121 via the extraction electrode 124 and the excitation electrode 122, the crystal base plate 121 is excited in a predetermined vibration mode and frequency. Is supposed to wake up.

ここで、水晶素子１２０の作製方法について説明する。まず、水晶素子１２０は、人工水晶体を所定のカットアングルで切断して水晶素板１２１を得る。次に、水晶素板１２１の外周部と比べて水晶素板１２１の中央部が厚くなるように、水晶素板１２１の外周の厚みを薄くするベベル加工を行う。そして、水晶素板１２１の両主面にフォトリソグラフィー技術、蒸着技術又はスパッタリング技術によって、金属膜を被着させることにより、励振用電極１２２、接続用電極１２３及び引き出し電極１２４を形成する。このようにして水晶素子１２０が作製される。なお、主面は、板状部材の最も広い面（すなわち表面及び裏面）を意味する。以下、同様である。 Here, a method of manufacturing the crystal element 120 will be described. First, the crystal element 120 cuts an artificial crystalline lens at a predetermined cut angle to obtain a crystal base plate 121. Next, bevel processing is performed to reduce the thickness of the outer circumference of the quartz base plate 121 so that the central portion of the quartz base plate 121 is thicker than the outer peripheral portion of the quartz base plate 121. Then, a metal film is adhered to both main surfaces of the crystal base plate 121 by a photolithography technique, a vapor deposition technique, or a sputtering technique to form an excitation electrode 122, a connection electrode 123, and a lead-out electrode 124. In this way, the crystal element 120 is manufactured. The main surface means the widest surface (that is, the front surface and the back surface) of the plate-shaped member. The same applies hereinafter.

水晶素子１２０の基板部１１０ａへの接合方法について説明する。まず、導電性接着剤１５０は、例えばディスペンサによって電極パッド１１１上に塗布される。水晶素子１２０は、導電性接着剤１５０上に搬送され、導電性接着剤１５０上に載置される。そして導電性接着剤１５０は、加熱硬化させることによって、硬化収縮される。水晶素子１２０は、一対の電極パッド１１１に接合される。 A method of joining the crystal element 120 to the substrate portion 110a will be described. First, the conductive adhesive 150 is applied onto the electrode pad 111 by, for example, a dispenser. The crystal element 120 is conveyed on the conductive adhesive 150 and placed on the conductive adhesive 150. Then, the conductive adhesive 150 is cured and shrunk by being heat-cured. The crystal element 120 is joined to a pair of electrode pads 111.

導電性接着剤１５０は、シリコーン樹脂等のバインダーの中に導電フィラーとして導電性粉末が含有されているものであり、導電性粉末としては、アルミニウム、モリブデン、タングステン、白金、パラジウム、銀、チタン、ニッケル又は鉄のうちのいずれか、或いはこれらの組み合わせを含むものが用いられている。また、バインダーとしては、例えばシリコーン樹脂、エポキシ樹脂、ポリイミド樹脂又はビスマレイミド樹脂が用いられる。 The conductive adhesive 150 contains a conductive powder as a conductive filler in a binder such as a silicone resin, and the conductive powder includes aluminum, molybdenum, tungsten, platinum, palladium, silver, and titanium. Any of nickel and iron, or one containing a combination thereof is used. Further, as the binder, for example, a silicone resin, an epoxy resin, a polyimide resin or a bismaleimide resin is used.

（温度センサ）
図５（ａ）は、温度センサ１３０の外観を示す平面図である。図５（ｂ）は、温度センサ１３０の半導体基板１３２の構成を示す平面図である。図５（ｃ）は、図５（ａ）のＶｃ−Ｖｃ線における断面図である。ただし、便宜上、半導体基板１３２の断面にハッチングは付していない。 (Temperature sensor)
FIG. 5A is a plan view showing the appearance of the temperature sensor 130. FIG. 5B is a plan view showing the configuration of the semiconductor substrate 132 of the temperature sensor 130. 5 (c) is a cross-sectional view taken along the line Vc-Vc of FIG. 5 (a). However, for convenience, the cross section of the semiconductor substrate 132 is not hatched.

温度センサ１３０は、ダイオードを含むものであり、アノード端子１３１ｂ及びカソード端子１３１ａを有している。温度センサ１３０は、アノード端子１３１ｂからカソード端子１３１ａへは電流を流すが、カソード端子１３１ａからアノード端子１３１ｂへはほとんど電流を流さない順方向特性を有している。温度センサ１３０の順方向特性は、温度によって大きく変化する。具体的には、温度センサ１３０に一定電流を流したときの順方向電圧は、温度変化に対して線形的（直線的）に変化する。この電圧を測定することによって、温度情報を得ることができる。温度情報は、例えば、図示しない電子機器等のメインＩＣ（Integrated Circuit）によって、温度変化に起因する水晶振動子の特性変化の補償に利用される。 The temperature sensor 130 includes a diode and has an anode terminal 131b and a cathode terminal 131a. The temperature sensor 130 has a forward characteristic in which a current flows from the anode terminal 131b to the cathode terminal 131a, but almost no current flows from the cathode terminal 131a to the anode terminal 131b. The forward characteristics of the temperature sensor 130 vary greatly with temperature. Specifically, the forward voltage when a constant current is passed through the temperature sensor 130 changes linearly with respect to the temperature change. Temperature information can be obtained by measuring this voltage. The temperature information is used, for example, by a main IC (Integrated Circuit) of an electronic device or the like (not shown) to compensate for a change in the characteristics of the crystal unit due to a temperature change.

温度センサ１３０には、１〜２００μＡの電流が流れるため、電子機器のマザーボード上に配置された回路が高インピーダンスの場合でも、十分な電流が確保できる。その結果、温度センサ１３０に電流値が小さいことにより生じるノイズが重畳することを低減することができる。また、温度センサ１３０の順方向電圧を超えない限り、急激に流れる電流量が大きくなることはないため、温度センサ１３０の発熱量を低減することができ、水晶素子１２０の実際の温度との読み取り誤差を小さくすることで、高精度の補正が可能となる。よって、水晶振動子は、水晶素子１２０の発振周波数に関する温度補償の精度を向上させることができる。 Since a current of 1 to 200 μA flows through the temperature sensor 130, a sufficient current can be secured even when the circuit arranged on the motherboard of the electronic device has high impedance. As a result, it is possible to reduce the superposition of noise generated by the small current value on the temperature sensor 130. Further, since the amount of current flowing suddenly does not increase as long as the forward voltage of the temperature sensor 130 is not exceeded, the amount of heat generated by the temperature sensor 130 can be reduced, and the reading with the actual temperature of the crystal element 120 can be performed. By reducing the error, highly accurate correction becomes possible. Therefore, the crystal oscillator can improve the accuracy of temperature compensation with respect to the oscillation frequency of the crystal element 120.

温度センサ１３０は、半導体基板１３２の主面１３２ａ上にカソード端子１３１ａ及びアノード端子１３１ｂが設けられて構成されている。すなわち、温度センサ１３０は、ベアチップであり、半導体基板１３２を囲むパッケージを有していない。 The temperature sensor 130 is configured by providing a cathode terminal 131a and an anode terminal 131b on the main surface 132a of the semiconductor substrate 132. That is, the temperature sensor 130 is a bare chip and does not have a package surrounding the semiconductor substrate 132.

半導体基板１３２は、例えば、その全面に亘って概ね一定の厚さを有している。半導体基板１３２の平面形状は、適宜に設定されてよいが、例えば、概略、矩形（図示の例では長方形）である。カソード端子１３１ａ及びアノード端子１３１ｂは、矩形の２辺（図示の例では短辺）の互いに対向する方向（Ｄ１軸方向）において互いに離間して配置されている。 The semiconductor substrate 132 has, for example, a substantially constant thickness over the entire surface thereof. The planar shape of the semiconductor substrate 132 may be appropriately set, and is, for example, roughly rectangular (rectangular in the illustrated example). The cathode terminal 131a and the anode terminal 131b are arranged so as to be separated from each other in the opposite directions (D1 axis direction) of the two rectangular sides (short sides in the illustrated example).

半導体基板１３２は、主面１３２ａ内に、ｐ型半導体からなるｐ型領域１３２ｐ、及びｎ型半導体からなるｎ型領域１３２ｎを有している。より具体的には、半導体基板１３２は、ｎ型半導体からなるｎ型層１３３ｎと、ｎ型層１３３ｎの一部の領域においてｎ型層１３３ｎ上に位置している、ｐ型半導体からなるｐ型層１３３ｐとを有している。そして、ｐ型層１３３ｐによってｐ型領域１３２ｐが構成され、ｎ型層１３３ｎのうちｐ型層１３３ｐの非配置領域によってｎ型領域１３２ｎが構成されている。 The semiconductor substrate 132 has a p-type region 132p made of a p-type semiconductor and an n-type region 132n made of an n-type semiconductor in the main surface 132a. More specifically, the semiconductor substrate 132 is a p-type made of a p-type semiconductor, which is located on the n-type layer 133n made of an n-type semiconductor and the n-type layer 133n in a part of the region of the n-type layer 133n. It has a layer 133p. Then, the p-type region 132p is formed by the p-type layer 133p, and the n-type region 132n is formed by the non-arranged region of the p-type layer 133p among the n-type layers 133n.

ｎ型層１３３ｎ及びｐ型層１３３ｐの厚さは適宜に設定されてよい。図示の例では、ｎ型領域１３２ｎにおけるｎ型層１３３ｎの厚さは、半導体基板１３２の厚さとなっている。ｐ型層１３３ｐの厚さは、例えば、半導体基板１３２の厚さの半分以下となっている。 The thicknesses of the n-type layer 133n and the p-type layer 133p may be appropriately set. In the illustrated example, the thickness of the n-type layer 133n in the n-type region 132n is the thickness of the semiconductor substrate 132. The thickness of the p-type layer 133p is, for example, less than half the thickness of the semiconductor substrate 132.

ｐ型層１３３ｐ及びｎ型層１３３ｎは互いに接しており、ｐｎ接合を構成している。ｐ型領域１３２ｐ上にはアノード端子１３１ｂが設けられており、ｎ型領域１３２ｎ上にはカソード端子１３１ａが設けられている。このようにして、半導体基板１３２にはダイオード１３４が構成されている。上記の説明から理解されるように、ダイオード１３４は、いわゆるプレーナ構造のものである。 The p-type layer 133p and the n-type layer 133n are in contact with each other, forming a pn junction. An anode terminal 131b is provided on the p-type region 132p, and a cathode terminal 131a is provided on the n-type region 132n. In this way, the diode 134 is configured on the semiconductor substrate 132. As can be understood from the above description, the diode 134 has a so-called planar structure.

このようなダイオード１３４の製造方法は、寸法等の具体的な条件を除いて公知の種々の製造方法と同様とされてよい。例えば、まず、複数の半導体基板１３２が多数個取りされるｎ型半導体ウェハを用意する。ｎ型半導体ウェハは、例えば、リン（Ｐ）又はアンチモン（Ｓｂ）等を不純物として含むシリコン（Ｓｉ）ウェハである。次に、ｐ型領域１３２ｐとなる領域にマスクを介してホウ素（Ｂ）等の不純物を注入する。次に、適宜な薄膜形成法によってアノード端子１３１ｂ及びカソード端子１３１ａを形成する。その後、半導体ウェハをダイシングして個片化する。 The manufacturing method of such a diode 134 may be the same as various known manufacturing methods except for specific conditions such as dimensions. For example, first, an n-type semiconductor wafer on which a large number of a plurality of semiconductor substrates 132 are taken is prepared. The n-type semiconductor wafer is, for example, a silicon (Si) wafer containing phosphorus (P), antimony (Sb), or the like as an impurity. Next, impurities such as boron (B) are injected into the region to be the p-type region 132p via a mask. Next, the anode terminal 131b and the cathode terminal 131a are formed by an appropriate thin film forming method. After that, the semiconductor wafer is diced and individualized.

以上のような構成のダイオード１３４においてアノード端子１３１ｂ及びカソード端子１３１ａに順方向電圧が印加されると、アノード端子１３１ｂ及びカソード端子１３１ａが主面１３２ａ上に位置していることから、矢印ｙ１で示すように、電流は、主面１３２ａ付近において流れやすい。別の観点では、電流は、平面視における、ｐ型領域１３２ｐ及びｎ型領域１３２ｎの境界部１３２ｂ（ｐｎ接合面）を超えるように流れやすい。 When a forward voltage is applied to the anode terminal 131b and the cathode terminal 131a in the diode 134 having the above configuration, the anode terminal 131b and the cathode terminal 131a are located on the main surface 132a, and are therefore indicated by an arrow y1. As such, the current tends to flow in the vicinity of the main surface 132a. In another aspect, the current tends to flow beyond the boundary 132b (pn junction surface) of the p-type region 132p and the n-type region 132n in a plan view.

ｐ型層１３３ｐは、ｎ型層１３３ｎ上に位置しているから、矢印ｙ２で示すように、ｐ型層１３３ｐの下面とｎ型層１３３ｎとの境界面１３３ｂ（ｐｎ接合面）を介しても電流は流れることが可能である。ただし、境界面１３３ｂが主面１３２ａから離れるほど、アノード端子１３１ｂから境界面１３３ｂを経由してカソード端子１３１ａへ至る電流の経路は長くなる。ひいては、当該経路の抵抗は増加し、電流は流れにくくなる。 Since the p-type layer 133p is located on the n-type layer 133n, as shown by the arrow y2, the p-type layer 133p can be passed through the boundary surface 133b (pn junction surface) between the lower surface of the p-type layer 133p and the n-type layer 133n. Current can flow. However, the farther the boundary surface 133b is from the main surface 132a, the longer the current path from the anode terminal 131b to the cathode terminal 131a via the boundary surface 133b. As a result, the resistance of the path increases and the current becomes difficult to flow.

従って、ダイオード１３４においては、半導体基板１３２内の種々の部位の温度のうち、主面１３２ａにおける温度がダイオード１３４の順方向特性に及ぼす影響が大きい。境界面１３３ｂの位置の深さによって、境界部１３２ｂ及び境界面１３３ｂが順方向特性に及ぼす相対的な割合は変化するが、主面１３２ａにおける温度が順方向特性に及ぼす影響が大きいという傾向自体に変わりはない。 Therefore, in the diode 134, among the temperatures of various parts in the semiconductor substrate 132, the temperature on the main surface 132a has a large influence on the forward characteristics of the diode 134. The relative ratio of the boundary portion 132b and the boundary surface 133b to the forward characteristics changes depending on the depth of the position of the boundary surface 133b, but the tendency itself that the temperature on the main surface 132a has a large influence on the forward characteristics itself. There is no change.

なお、仮に、ｐ型層１３３ｐが半導体基板１３２の厚さと同等であっても、アノード端子１３１ｂ及びカソード端子１３１ａが主面１３２ａ上に位置していることによって、上記と同様に半導体基板１３２の下面側（Ｄ３軸正側）に流れる電流は小さくなっていくから、主面１３２ａにおける温度が順方向特性に及ぼす影響が大きいという傾向自体に変わりはない。 Even if the p-type layer 133p is the same thickness as the semiconductor substrate 132, the anode terminal 131b and the cathode terminal 131a are located on the main surface 132a, so that the lower surface of the semiconductor substrate 132 is the same as described above. Since the current flowing to the side (the positive side of the D3 axis) becomes smaller, there is no change in the tendency that the temperature on the main surface 132a has a large influence on the forward characteristics.

従って、ダイオード１３４は、主面１３２ａを構成するｐ型領域１３２ｐ上にアノード端子１３１ｂが設けられ、主面１３２ａを構成するｎ型領域１３２ｎ上にカソード端子１３１ａが設けられていることにより、表面（主面１３２ａ）で温度を検出する（主面１３２ａの温度を検出する）構成となっているといえる。 Therefore, the diode 134 has an anode terminal 131b provided on the p-type region 132p constituting the main surface 132a, and a cathode terminal 131a provided on the n-type region 132n forming the main surface 132a. It can be said that the configuration is such that the temperature is detected on the main surface 132a) (the temperature of the main surface 132a is detected).

ｐ型層１３３ｐが薄いほど、境界部１３２ｂ及び境界面１３３ｂの温度は、主面１３２ａの温度に近くなるから、主面１３２ａの温度を精度良く検出することができる。例えば、ｐ型層１３３ｐの厚さは、半導体基板１３２の厚さの１／２以下又は１／５以下とされてよい。 The thinner the p-type layer 133p, the closer the temperature of the boundary portion 132b and the boundary surface 133b becomes to the temperature of the main surface 132a, so that the temperature of the main surface 132a can be detected with high accuracy. For example, the thickness of the p-type layer 133p may be 1/2 or less or 1/5 or less of the thickness of the semiconductor substrate 132.

なお、ｐ型層１３３ｐは、半導体基板１３２の主面１３２ａ側の一部にのみ形成されており、アノード端子１３１ｂ及びカソード端子１３１ａが主面１３２ａ上に位置しているから、半導体基板１３２のうち、主面１３２ａ側の一部にダイオード１３４が構成されていると捉えられてよい。この観点からも、温度センサ１３０は、表面（主面１３２ａ）で温度を検出するセンサであるといってよい。 The p-type layer 133p is formed only on a part of the semiconductor substrate 132 on the main surface 132a side, and the anode terminal 131b and the cathode terminal 131a are located on the main surface 132a. , It may be considered that the diode 134 is configured on a part of the main surface 132a side. From this point of view, it can be said that the temperature sensor 130 is a sensor that detects the temperature on the surface (main surface 132a).

図示の例では、ｎ型半導体ウェハの一部をｐ型半導体にする態様を例にとったが、ｐ型半導体ウェハの一部をｎ型半導体にしてもよい。すなわち、ダイオード１３４は、ｐ型層の一部の領域においてｎ型層がｐ型層上に位置し、これにより、主面１３２ａ内にｐ型領域１３２ｐ及びｎ型領域１３２ｎが構成されてもよい。 In the illustrated example, a mode in which a part of the n-type semiconductor wafer is made into a p-type semiconductor is taken as an example, but a part of the p-type semiconductor wafer may be made into an n-type semiconductor. That is, in the diode 134, the n-type layer may be located on the p-type layer in a part of the p-type layer, whereby the p-type region 132p and the n-type region 132n may be formed in the main surface 132a. ..

（封止部）
図１及び図２に戻って、封止部９は、チップ１の外形を再配線層１１と共に構成している。封止部９の外形は、例えば、概略、直方体状である。封止部９は、例えば、樹脂によって構成されている。樹脂は、例えば、熱硬化性樹脂であり、熱硬化性樹脂は、例えば、エポキシ樹脂若しくはフェノール樹脂である。樹脂には、当該樹脂よりも熱膨張係数が低い材料により形成された絶縁性粒子からなるフィラーが混入されていてもよい。絶縁性粒子の材料は、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー、グラファイトフィラーである。封止部９の寸法は、チップ１内部の素子（ここでは水晶振動子５及び温度センサ１３０）の保護及び／又は絶縁等の観点から適宜に設定されてよい。 (Sealing part)
Returning to FIGS. 1 and 2, the sealing portion 9 constitutes the outer shape of the chip 1 together with the rewiring layer 11. The outer shape of the sealing portion 9 is, for example, roughly a rectangular parallelepiped shape. The sealing portion 9 is made of, for example, a resin. The resin is, for example, a thermosetting resin, and the thermosetting resin is, for example, an epoxy resin or a phenol resin. The resin may be mixed with a filler composed of insulating particles formed of a material having a coefficient of thermal expansion lower than that of the resin. The material of the insulating particles is, for example, silica, alumina, phenol, polyethylene, glass fiber, graphite filler. The dimensions of the sealing portion 9 may be appropriately set from the viewpoint of protection and / or insulation of the elements inside the chip 1 (here, the crystal oscillator 5 and the temperature sensor 130).

（再配線層）
再配線層１１は、概ね一定の厚さの層状に形成されている。その平面形状は、例えば、概ね封止部９の下面９ａの平面形状に一致する形状であり、本実施形態では矩形である。再配線層１１は、例えば、絶縁層１５と、絶縁層１５の内部に設けられた複数の接続導体１７と、絶縁層１５の下面（封止部９とは反対側の面）に設けられた既述の複数の外部端子３とを有している。 (Rewiring layer)
The rewiring layer 11 is formed in a layer shape having a substantially constant thickness. The planar shape is, for example, a shape that roughly matches the planar shape of the lower surface 9a of the sealing portion 9, and is rectangular in the present embodiment. The rewiring layer 11 is provided, for example, on the insulating layer 15, a plurality of connecting conductors 17 provided inside the insulating layer 15, and the lower surface of the insulating layer 15 (the surface opposite to the sealing portion 9). It has a plurality of external terminals 3 as described above.

絶縁層１５は、例えば、絶縁性を有する複数の層が積層されて構成されている。絶縁層１５を構成する複数の層は、互いに同一の材料から構成されていてもよいし、互いに異なる材料から構成されていてもよい。また、当該材料は、樹脂等の有機材料であってもよいし、ＳｉＯ_２等の無機材料であってもよいし、無機材料からなるフィラーが混入された樹脂のように、有機材料と無機材料とが混合されたものであってもよい。絶縁層１５の厚さ及び絶縁層１５を構成する複数の層それぞれの厚さは、チップ１内部の素子（ここでは水晶振動子５及び温度センサ１３０）の保護及び／又は絶縁等の観点から適宜に設定されてよい。 The insulating layer 15 is configured by, for example, laminating a plurality of layers having an insulating property. The plurality of layers constituting the insulating layer 15 may be made of the same material as each other, or may be made of different materials from each other. Further, the material may be an organic material such as a resin, an _{inorganic material such as SiO 2,} or an organic material and an inorganic material such as a resin mixed with a filler made of an inorganic material. And may be mixed. The thickness of the insulating layer 15 and the thickness of each of the plurality of layers constituting the insulating layer 15 are appropriately determined from the viewpoint of protection and / or insulation of the elements inside the chip 1 (here, the crystal oscillator 5 and the temperature sensor 130). May be set to.

複数の接続導体１７は、例えば、水晶振動子５（一対の第一外部接続用電極端子Ｇ１）と２つの外部端子３とを接続する２つの接続導体１７と、温度センサ１３０（アノード端子１３１ｂ及びカソード端子１３１ａ）と他の２つの外部端子３とを接続する２つの接続導体１７とを含んでいる。 The plurality of connecting conductors 17 include, for example, two connecting conductors 17 connecting a crystal oscillator 5 (a pair of first external connection electrode terminals G1) and two external terminals 3, a temperature sensor 130 (anode terminal 131b, and an anode terminal 131b). It includes two connecting conductors 17 that connect the cathode terminal 131a) and the other two external terminals 3.

なお、アノード端子１３１ｂ及びカソード端子１３１ａの一方と接続される外部端子３は、基準電位と接続されていてもよい。別の観点では、温度センサ１３０の温度に応じた電圧（信号）は、アノード端子１３１ｂ及びカソード端子１３１ａの他方と接続される外部端子３を介して水晶振動子の外へ出力されてよい。 The external terminal 3 connected to one of the anode terminal 131b and the cathode terminal 131a may be connected to the reference potential. From another viewpoint, the voltage (signal) corresponding to the temperature of the temperature sensor 130 may be output to the outside of the crystal oscillator via the external terminal 3 connected to the other of the anode terminal 131b and the cathode terminal 131a.

接続導体１７は、例えば、符号は付さないが、絶縁層１５の少なくとも一部を絶縁層１５の厚さ方向に貫通するビア導体、及び絶縁層１５の内部で絶縁層１５に平行に延びる配線パターンとを含んでいる。なお、チップ１内の電子素子（５、１３０）の端子と複数の外部端子３との位置関係及び接続関係によっては、上記配線パターンは設けられなくてもよい。この場合、絶縁層１５は、一の絶縁性の層から構成されていてもよい。 The connecting conductor 17 is, for example, a via conductor that penetrates at least a part of the insulating layer 15 in the thickness direction of the insulating layer 15, and a wiring that extends parallel to the insulating layer 15 inside the insulating layer 15, although not designated. Includes patterns. The wiring pattern may not be provided depending on the positional relationship and connection relationship between the terminals of the electronic elements (5, 130) in the chip 1 and the plurality of external terminals 3. In this case, the insulating layer 15 may be composed of one insulating layer.

（各部の位置関係）
水晶振動子５は、一対の第一外部接続用電極端子Ｇ１及び一対の第二外部接続用電極端子Ｇ２を封止部９の下面９ａから露出させるようにして封止部９に埋設されている。水晶振動子５のパッケージ１１０の下面と封止部９の下面９ａとは概ね面一である。同様に、温度センサ１３０は、アノード端子１３１ｂ及びカソード端子１３１ａを封止部９の下面９ａから露出させるようにして封止部９に埋設されている。温度センサ１３０の半導体基板１３２の下面と封止部９の下面９ａとは概ね面一である。そして、再配線層１１は、封止部９の下面９ａ、水晶振動子５の封止部９から露出している部分及び温度センサ１３０の封止部９から露出している部分を覆っている。 (Positional relationship of each part)
The crystal oscillator 5 is embedded in the sealing portion 9 so that the pair of first external connection electrode terminals G1 and the pair of second external connection electrode terminals G2 are exposed from the lower surface 9a of the sealing portion 9. .. The lower surface of the package 110 of the crystal oscillator 5 and the lower surface 9a of the sealing portion 9 are substantially flush with each other. Similarly, the temperature sensor 130 is embedded in the sealing portion 9 so that the anode terminal 131b and the cathode terminal 131a are exposed from the lower surface 9a of the sealing portion 9. The lower surface of the semiconductor substrate 132 of the temperature sensor 130 and the lower surface 9a of the sealing portion 9 are substantially flush with each other. The rewiring layer 11 covers the lower surface 9a of the sealing portion 9, the portion exposed from the sealing portion 9 of the crystal oscillator 5, and the portion exposed from the sealing portion 9 of the temperature sensor 130. ..

平面視における水晶振動子５と温度センサ１３０との位置関係及び距離は適宜に設定されてよい。例えば、温度センサ１３０は、水晶振動子５に対して、水晶振動子５の短手方向（Ｄ２軸方向）に位置している。別の観点では、温度センサ１３０は、水晶振動子５に対して、水晶素子１２０の固定端と自由端とを結ぶ方向（Ｄ１軸方向）に対して直交する方向に位置している。また、例えば、当該短手方向に見て、温度センサ１３０は、水晶振動子５のＤ１軸方向における長さの範囲内に収まっている。ただし、温度センサ１３０は、水晶振動子５に対して水晶振動子５の長手方向に位置するなどしてもよい。 The positional relationship and distance between the crystal oscillator 5 and the temperature sensor 130 in a plan view may be appropriately set. For example, the temperature sensor 130 is located in the lateral direction (D2 axis direction) of the crystal oscillator 5 with respect to the crystal oscillator 5. From another viewpoint, the temperature sensor 130 is located in a direction orthogonal to the direction (D1 axis direction) connecting the fixed end and the free end of the crystal element 120 with respect to the crystal oscillator 5. Further, for example, when viewed in the lateral direction, the temperature sensor 130 is within the range of the length of the crystal oscillator 5 in the D1 axis direction. However, the temperature sensor 130 may be located in the longitudinal direction of the crystal oscillator 5 with respect to the crystal oscillator 5.

また、例えば、温度センサ１３０は、平面視したときに、水晶素子１２０の固定端と自由端とを結ぶ方向において、温度センサ１３０の中心（図形重心）が、水晶振動子５の中心（図形重心）に対して、固定端側（−Ｄ１側）に位置するように配置されている。ただし、温度センサ１３０は、水晶素子１２０の固定端と自由端とを結ぶ方向において、その中心が水晶振動子５の中心に一致してもよいし、自由端側に位置してもよい。 Further, for example, in the temperature sensor 130, when viewed in a plan view, the center of the temperature sensor 130 (the center of gravity of the figure) is the center of the crystal oscillator 5 (the center of gravity of the figure) in the direction connecting the fixed end and the free end of the crystal element 120. ), It is arranged so as to be located on the fixed end side (-D1 side). However, the center of the temperature sensor 130 may coincide with the center of the crystal oscillator 5 or may be located on the free end side in the direction connecting the fixed end and the free end of the crystal element 120.

また、例えば、温度センサ１３０は、その短手方向を温度センサ１３０と水晶振動子５との並び方向（Ｄ２軸方向）に合わせるように配置されている。別の観点では、温度センサ１３０は、アノード端子１３１ｂ及びカソード端子１３１ａの並び方向を、温度センサ１３０と水晶振動子５との並び方向に直交させるように配置されている。ただし、温度センサ１３０は、上記とは９０°方向が異なっていてもよい。 Further, for example, the temperature sensor 130 is arranged so that its lateral direction is aligned with the alignment direction (D2 axis direction) of the temperature sensor 130 and the crystal oscillator 5. From another viewpoint, the temperature sensor 130 is arranged so that the alignment direction of the anode terminal 131b and the cathode terminal 131a is orthogonal to the alignment direction of the temperature sensor 130 and the crystal oscillator 5. However, the temperature sensor 130 may be 90 ° different from the above.

（チップ型水晶デバイスの製造方法）
図６は、チップ１の製造方法の手順の一例を示すフローチャートである。図７（ａ）〜図８（ｃ）は、チップ１の製造方法を説明するための断面図である。製造工程は、図７（ａ）から図８（ｃ）へ順に進む。図９（ａ）〜図９（ｄ）は、チップ１の製造方法を説明するための斜視図である。 (Manufacturing method of chip type crystal device)
FIG. 6 is a flowchart showing an example of the procedure of the manufacturing method of the chip 1. 7 (a) to 8 (c) are cross-sectional views for explaining a method of manufacturing the chip 1. The manufacturing process proceeds in order from FIG. 7 (a) to FIG. 8 (c). 9 (a) to 9 (d) are perspective views for explaining a method of manufacturing the chip 1.

ステップＳＴ１、図７（ａ）及び図９（ａ）では、支持体５１を準備する。支持体５１は、例えば、図９（ａ）に示すように、平坦な上面５１ａを有する部材であり、例えば、基板状である。その平面形状は適宜なものとされてよい。上面５１ａは、複数の第１領域５１ｂを有している。各第１領域５１ｂは、チップ１と同等の広さを有している。また、支持体５１は、例えば、図７（ａ）に示すように、樹脂シート５３に粘着剤５４が塗布されて構成され、不図示の支持具に支持される。なお、支持体５１は、不図示の支持具の平坦な上面に接着材若しくは粘着材が塗布されて形成されていてもよい。 In steps ST1, FIG. 7 (a) and FIG. 9 (a), the support 51 is prepared. As shown in FIG. 9A, the support 51 is, for example, a member having a flat upper surface 51a, and is, for example, a substrate. The planar shape may be appropriate. The upper surface 51a has a plurality of first regions 51b. Each first region 51b has a size equivalent to that of the chip 1. Further, the support 51 is configured by applying the adhesive 54 to the resin sheet 53, for example, as shown in FIG. 7A, and is supported by a support (not shown). The support 51 may be formed by applying an adhesive or an adhesive on the flat upper surface of a support (not shown).

なお、図７（ａ）〜図８（ｃ）では、２つの第１領域５１ｂに相当する部分が図示されている。図９（ｂ）及び図９（ｄ）では、１つの第１領域５１ｂに相当する部分が図示されている。 In addition, in FIGS. 7A to 8C, the portions corresponding to the two first regions 51b are shown. In FIGS. 9 (b) and 9 (d), a portion corresponding to one first region 51b is shown.

ステップＳＴ２、図７（ｂ）及び図９（ｂ）では、支持体５１の複数の第１領域５１ｂそれぞれにおいて、支持体５１の上面５１ａ上に水晶振動子５及び温度センサ１３０を配置する。水晶振動子５は、外部端子３側を上面５１ａに向けて配置される。同様に、温度センサ１３０は、カソード端子１３１ａ及びアノード端子１３１ｂを上面５１ａに向けて配置される。 In steps ST2, 7 (b) and 9 (b), the crystal oscillator 5 and the temperature sensor 130 are arranged on the upper surface 51a of the support 51 in each of the plurality of first regions 51b of the support 51. The crystal oscillator 5 is arranged with the external terminal 3 side facing the upper surface 51a. Similarly, the temperature sensor 130 is arranged with the cathode terminal 131a and the anode terminal 131b facing the upper surface 51a.

ステップＳＴ３及び図７（ｃ）では、未硬化状態の封止材５５を支持体５１上に複数の第１領域５１ｂに亘って供給して硬化させる。これにより、複数の第１領域５１ｂに重なる複数の第２領域５７ｂ（図９（ｃ））を有するウェハ５７が構成される。複数の第２領域５７ｂそれぞれにおいては、水晶振動子５及び温度センサ１３０が硬化状態の封止材５５に埋設されている。封止材５５は、封止部９となるものである。 In step ST3 and FIG. 7 (c), the uncured encapsulant 55 is supplied onto the support 51 over a plurality of first regions 51b and cured. As a result, the wafer 57 having the plurality of second regions 57b (FIG. 9 (c)) overlapping the plurality of first regions 51b is configured. In each of the plurality of second regions 57b, the crystal oscillator 5 and the temperature sensor 130 are embedded in the cured sealing material 55. The sealing material 55 serves as a sealing portion 9.

封止材５５の供給方法は適宜なものとされてよい。例えば、ディスペンサやスクリーン印刷によって液状の封止材５５が供給されてもよいし、加熱により液状の封止材５５になるシート状成形体が配置されてもよい。 The method of supplying the sealing material 55 may be appropriate. For example, the liquid encapsulant 55 may be supplied by a dispenser or screen printing, or a sheet-shaped molded product that becomes a liquid encapsulant 55 by heating may be arranged.

封止材５５の硬化は、加圧を行いつつ封止材５５を加熱することによってなされる。その具体的方法は適宜なものとされてよい。例えば、支持体５１を支持する不図示の支持具のヒータによって加熱したり、及び／又は上方からヒータを有する型によって封止材５５を押圧してもよい。 The sealing material 55 is cured by heating the sealing material 55 while applying pressure. The specific method may be appropriate. For example, the encapsulant 55 may be heated by a heater of a support (not shown) that supports the support 51, and / or may be pressed by a mold having a heater from above.

ステップＳＴ４、図８（ａ）、図９（ｃ）及び図９（ｄ）では、支持体５１がウェハ５７から除去される。支持体５１の除去は、剥離によるものであってもよいし、支持体５１を溶融させたり、薬液に溶かしたりすることによって除去するものであってもよい。また、支持体５１が除去された面は、適宜に洗浄及び／又は研削若しくは研磨が行われてもよい。 In steps ST4, 8 (a), 9 (c) and 9 (d), the support 51 is removed from the wafer 57. The support 51 may be removed by peeling, or by melting the support 51 or dissolving it in a chemical solution. Further, the surface from which the support 51 has been removed may be appropriately cleaned and / or ground or polished.

ステップＳＴ５及び図８（ｂ）では、ウェハ５７の、支持体５１が除去された面に、再配線層１１が設けられる。再配線層１１の形成には、例えば、アディティブ法又はセミアディティブ法等の公知の方法が用いられてよい。 In step ST5 and FIG. 8B, the rewiring layer 11 is provided on the surface of the wafer 57 from which the support 51 has been removed. For the formation of the rewiring layer 11, for example, a known method such as an additive method or a semi-additive method may be used.

ステップＳＴ６及び図８（ｃ）では、ウェハ５７をダイシングして個片化する。これにより、チップ１が作製される。なお、ダイシングは、公知の方法によって行われてよく、例えば、ダイシングブレードによって行われてもよいし、レーザによって行われてもよい。 In step ST6 and FIG. 8C, the wafer 57 is diced and individualized. As a result, the chip 1 is manufactured. The dicing may be performed by a known method, for example, a dicing blade may be used, or a laser may be used.

以上のとおり、チップ１は、水晶振動子５と、温度センサ１３０と、封止部９と、絶縁層１５と、外部端子３とを有している。水晶振動子５は、水晶素子１２０及び水晶素子１２０を空間内（凹部Ｋ１内）に気密封止する保持器１１８（パッケージ１１０及び蓋体１４０）を有している。封止部９は、水晶振動子５及び温度センサ１３０が埋設されているとともに、下面９ａから水晶振動子５の下面及び温度センサ１３０の下面を露出させている。絶縁層１５は、封止部９の下面９ａに重なっている。外部端子３は、絶縁層１５の下面に位置しており、水晶振動子５及び温度センサ１３０の少なくとも一方に電気的に接続されている。 As described above, the chip 1 has a crystal oscillator 5, a temperature sensor 130, a sealing portion 9, an insulating layer 15, and an external terminal 3. The crystal oscillator 5 has a cage 118 (package 110 and lid 140) that airtightly seals the crystal element 120 and the crystal element 120 in a space (inside the recess K1). In the sealing portion 9, the crystal oscillator 5 and the temperature sensor 130 are embedded, and the lower surface of the crystal oscillator 5 and the lower surface of the temperature sensor 130 are exposed from the lower surface 9a. The insulating layer 15 overlaps the lower surface 9a of the sealing portion 9. The external terminal 3 is located on the lower surface of the insulating layer 15 and is electrically connected to at least one of the crystal oscillator 5 and the temperature sensor 130.

すなわち、水晶素子１２０は、直接的には保持器１１８によって気密封止され、封止部９及び再配線層１１によって間接的に気密封止され、その一方で、温度センサ１３０は、封止部９及び再配線層１１によって直接的に気密封止されている。これにより、例えば、振動可能にパッケージングされる必要がある水晶素子１２０を空間内に配置しつつ、そのような必要がない温度センサ１３０を簡素にパッケージングすることができる。また、例えば、市販の水晶振動子５を用いて温度センサ付水晶振動子を実現することができる。 That is, the crystal element 120 is directly airtightly sealed by the cage 118 and indirectly airtightly sealed by the sealing portion 9 and the rewiring layer 11, while the temperature sensor 130 is sealed. It is directly airtightly sealed by 9 and the rewiring layer 11. Thereby, for example, the temperature sensor 130 which does not need to be packaged in a vibrable manner can be simply packaged while the crystal element 120 which needs to be packaged in a vibrable manner is arranged in the space. Further, for example, a crystal oscillator with a temperature sensor can be realized by using a commercially available crystal oscillator 5.

本実施形態では、電子素子は、絶縁層１５側の表面で温度を検出する温度センサ１３０を含んでいる。 In the present embodiment, the electronic element includes a temperature sensor 130 that detects the temperature on the surface on the insulating layer 15 side.

ここで、水晶振動子５の外部環境の温度が変化した場合について考える。このような場合、上述のように保持器１１８、封止部９及び再配線層１１によって水晶素子１２０をパッケージングしている構成においては、外部環境の温度変化は、再配線層１１を介して水晶素子１２０へ伝わりやすい。 Here, consider the case where the temperature of the external environment of the crystal oscillator 5 changes. In such a case, in the configuration in which the crystal element 120 is packaged by the cage 118, the sealing portion 9, and the rewiring layer 11 as described above, the temperature change in the external environment is transmitted via the rewiring layer 11. It is easily transmitted to the crystal element 120.

その理由としては、例えば、以下のものが挙げられる。凹部Ｋ１内は真空とされており（厳密には減圧されており）、理論上は、外部環境の温度変化は、水晶素子１２０の周囲の空間を介しては水晶素子１２０に伝わらない。または、凹部Ｋ１内に気体が封入されていても、気体及びパッケージ１１０の熱伝導率は相対的に低いから、外部環境の温度変化は、水晶素子１２０の周囲の空間を介しては水晶素子１２０に伝わりにくい。一方で、水晶素子１２０は、基板部１１０ａの上面に実装されている（導電性接着剤１５０によって基板部１１０ａに接合されている）から、基板部１１０ａの温度変化の影響を受けやすい。そして、基板部１１０ａは、再配線層１１に重なっているから、水晶素子１２０の温度は、再配線層１１の温度の影響を受けやすい。また、一般に、導電体（金属）は、絶縁体よりも熱伝導率が高い。一方で、外部端子３から第一外部接続用電極端子Ｇ１及び電極パッド１１１を経由して水晶素子１２０の励振用電極１２２まで、導電体の経路が構成されている。これによっても水晶素子１２０の温度は、再配線層１１の温度の影響を受けやすい。 The reasons for this include, for example, the following. The inside of the recess K1 is evacuated (strictly speaking, the pressure is reduced), and theoretically, the temperature change of the external environment is not transmitted to the crystal element 120 through the space around the crystal element 120. Alternatively, even if the gas is sealed in the recess K1, the thermal conductivity of the gas and the package 110 is relatively low, so that the temperature change in the external environment causes the crystal element 120 to pass through the space around the crystal element 120. It is difficult to convey to. On the other hand, since the crystal element 120 is mounted on the upper surface of the substrate portion 110a (bonded to the substrate portion 110a by the conductive adhesive 150), it is easily affected by the temperature change of the substrate portion 110a. Since the substrate portion 110a overlaps the rewiring layer 11, the temperature of the crystal element 120 is easily affected by the temperature of the rewiring layer 11. Further, in general, a conductor (metal) has a higher thermal conductivity than an insulator. On the other hand, a conductor path is formed from the external terminal 3 to the exciting electrode 122 of the crystal element 120 via the first external connection electrode terminal G1 and the electrode pad 111. Even with this, the temperature of the crystal element 120 is easily affected by the temperature of the rewiring layer 11.

一方、絶縁層１５（再配線層１１）側の主面１３２ａで温度を検出する温度センサ１３０を用いることによって、本実施形態とは異なり、温度センサのチップ全体で温度を検出する態様に比較して、検出温度が再配線層１１（別の観点では基板部１１０ａ）の温度に追従しやすくなる。温度センサ１３０は、再配線層１１に直接に当接しているから、一層、検出温度は再配線層１１の温度に追従しやすくなる。従って、検出温度が水晶素子１２０の温度に追従しやすくなり、検出温度に基づく温度補償を高精度に行うことができる。 On the other hand, unlike the present embodiment, by using the temperature sensor 130 that detects the temperature on the main surface 132a on the insulating layer 15 (rewiring layer 11) side, the temperature is detected by the entire chip of the temperature sensor. Therefore, the detected temperature easily follows the temperature of the rewiring layer 11 (from another viewpoint, the substrate portion 110a). Since the temperature sensor 130 is in direct contact with the rewiring layer 11, the detected temperature can easily follow the temperature of the rewiring layer 11. Therefore, the detected temperature can easily follow the temperature of the crystal element 120, and the temperature compensation based on the detected temperature can be performed with high accuracy.

また、本実施形態では、温度センサ１３０は、絶縁層１５に対向しているとともに封止部９に埋設されているセンサ基板（半導体基板１３２）と、センサ基板の絶縁層１５側に位置している、電気的特性が温度に応じて変化する測温部（ダイオード１３４）と、を有している。 Further, in the present embodiment, the temperature sensor 130 is located on the insulating layer 15 side of the sensor substrate (semiconductor substrate 132) facing the insulating layer 15 and embedded in the sealing portion 9. It has a temperature measuring unit (diode 134) whose electrical characteristics change according to the temperature.

別の観点では、温度センサ１３０は、絶縁層１５に対向しているとともに封止部９に埋設されている半導体基板１３２を有しており、半導体基板１３２の絶縁層１５側の主面１３２ａは、ダイオード１３４を構成しているｐ型領域１３２ｐ及びｎ型領域１３２ｎを含んでいる。 From another viewpoint, the temperature sensor 130 has a semiconductor substrate 132 facing the insulating layer 15 and embedded in the sealing portion 9, and the main surface 132a of the semiconductor substrate 132 on the insulating layer 15 side is , The p-type region 132p and the n-type region 132n constituting the diode 134 are included.

すなわち、温度センサ１３０は、ベアチップ又はＷＬＰ（ウェハレベルパッケージ）式のチップ等である。従って、例えば、チップ１の小型化を図ることができる。また、例えば、パッケージングされている場合に比較して、ダイオード１３４（測温部）は、基板部１１０ａの温度の影響を直接的に受けることになり、温度センサ１３０の感度が向上する。 That is, the temperature sensor 130 is a bare chip, a WLP (wafer level package) type chip, or the like. Therefore, for example, the size of the chip 1 can be reduced. Further, for example, as compared with the case where the diode 134 (temperature measuring unit) is packaged, the diode 134 (temperature measuring unit) is directly affected by the temperature of the substrate unit 110a, and the sensitivity of the temperature sensor 130 is improved.

また、本実施形態に係るチップ１の製造方法は、配置ステップ（ＳＴ２）、ウェハ形成ステップ（ＳＴ３）、除去ステップ（ＳＴ４）、再配線ステップ（ＳＴ５）及び個片化ステップ（ＳＴ６）を有している。配置ステップは、支持体５１上の複数の第１領域５１ｂそれぞれに、水晶振動子５及び電子素子（温度センサ１３０）を配置する。ウェハ形成ステップは、配置ステップの後に、未硬化状態の封止材５５を支持体５１上に複数の第１領域５１ｂに亘って供給して硬化させる。これにより、複数の第１領域５１ｂに重なる複数の第２領域５７ｂを有しているとともに複数の第２領域５７ｂそれぞれにおいて水晶振動子５及び温度センサ１３０が硬化状態の封止材５５に埋設されているウェハ５７が形成される。除去ステップは、封止ステップの後に、ウェハ５７から支持体５１を除去する。再配線ステップは、除去ステップの後に、ウェハ５７の支持体５１が除去された面に、絶縁層１５と、複数の第２領域５７ｂの水晶振動子５及び温度センサ１３０の少なくとも一方に接続されている複数の導体（３及び１７）とを設ける。再配線ステップの後に、複数の第２領域５７ｂを個片化する。 Further, the manufacturing method of the chip 1 according to the present embodiment includes an arrangement step (ST2), a wafer formation step (ST3), a removal step (ST4), a rewiring step (ST5), and an individualization step (ST6). ing. In the arrangement step, the crystal oscillator 5 and the electronic element (temperature sensor 130) are arranged in each of the plurality of first regions 51b on the support 51. In the wafer forming step, after the arrangement step, the uncured encapsulant 55 is supplied onto the support 51 over a plurality of first regions 51b and cured. As a result, the crystal oscillator 5 and the temperature sensor 130 are embedded in the cured sealing material 55 in each of the plurality of second regions 57b while having a plurality of second regions 57b overlapping the plurality of first regions 51b. Wafer 57 is formed. The removal step removes the support 51 from the wafer 57 after the sealing step. The rewiring step is connected to at least one of the insulating layer 15, the crystal oscillator 5 of the plurality of second regions 57b, and the temperature sensor 130 on the surface from which the support 51 of the wafer 57 has been removed after the removal step. A plurality of conductors (3 and 17) are provided. After the rewiring step, the plurality of second regions 57b are fragmented.

従って、上述したパッケージの構成を有するチップ１をウェハプロセスによって実現することができる。その結果、生産性が向上する。 Therefore, the chip 1 having the above-mentioned package configuration can be realized by the wafer process. As a result, productivity is improved.

（変形例）
以下、温度センサの構成に係る変形例を示す。なお、以下の変形例の説明では、上記の実施形態の構成と共通または類似する構成について、実施形態の構成に付した符号を用い、また、図示や説明を省略することがある。なお、実施形態の構成と対応（類似）する構成については、実施形態の構成と異なる符号を付した場合においても、特に断りがない点は、実施形態の構成と同様とされてよい。 (Modification example)
Hereinafter, a modified example relating to the configuration of the temperature sensor will be shown. In the following description of the modified example, reference numerals attached to the configuration of the embodiment may be used for the configuration common to or similar to the configuration of the above embodiment, and illustration and description may be omitted. It should be noted that the configuration corresponding to (similar to) the configuration of the embodiment may be the same as the configuration of the embodiment in that there is no particular notice even when a reference numeral different from the configuration of the embodiment is assigned.

既に述べたように、実施形態のｎ型半導体とｐ型半導体との上下及び／又は左右の位置関係は逆とされてもよい。図１０（ａ）に示す変形例に係る温度センサ２０３は、そのような変形がなされている。すなわち、この変形例では、ｐ型層１３３ｐの一部の領域においてｎ型層１３３ｎが設けられている。なお、以下に説明する種々の変形例においても、ｎ型半導体とｐ型半導体との上下及び／又は左右の位置関係は逆とされてよい。 As described above, the vertical and / or horizontal positional relationship between the n-type semiconductor and the p-type semiconductor of the embodiment may be reversed. The temperature sensor 203 according to the modified example shown in FIG. 10 (a) is deformed in such a manner. That is, in this modification, the n-type layer 133n is provided in a part of the p-type layer 133p. In various modifications described below, the vertical and / or horizontal positional relationship between the n-type semiconductor and the p-type semiconductor may be reversed.

また、図１０（ａ）の変形例では、平面視において、ｎ型領域１３２ｎとｐ型領域１３２ｐとの境界部１３２ｂは、ｎ型領域１３２ｎを囲むように形成されている。このように、ｎ型領域１３２ｎとｐ型領域１３２ｐは、半導体基板の主面を一定方向に二分する構成でなくてもよい。 Further, in the modified example of FIG. 10A, the boundary portion 132b between the n-type region 132n and the p-type region 132p is formed so as to surround the n-type region 132n in a plan view. As described above, the n-type region 132n and the p-type region 132p do not have to be configured to divide the main surface of the semiconductor substrate into two in a certain direction.

図１０（ｂ）の変形例に係る温度センサ２０５は、いわゆるウェルを有している。図示の例では、ｐ型の半導体基板２０７にｎ型のウェル２０９が形成され、ウェル２０９内にｐ型の層２１０が形成されている。このようなウェルを設ける変形は、実施形態及び他の変形例のいずれに適用されてもよい。 The temperature sensor 205 according to the modified example of FIG. 10B has a so-called well. In the illustrated example, an n-type well 209 is formed on the p-type semiconductor substrate 207, and a p-type layer 210 is formed in the well 209. Such a well-provided variant may be applied to either the embodiment or any other variant.

図１１（ａ）は、変形例に係る温度センサ２１１の断面図である。図１１（ｂ）は、温度センサ２１１の半導体基板の構成を示す平面図である。 FIG. 11A is a cross-sectional view of the temperature sensor 211 according to the modified example. FIG. 11B is a plan view showing the configuration of the semiconductor substrate of the temperature sensor 211.

温度センサ２１１は、実施形態と同様に、ダイオード２１５を含む半導体基板２１３を有し、半導体基板２１３が再配線層１１に対向するとともに封止部９に埋設される構成である。ただし、温度センサ２１１は、ベアチップではなく、いわゆるＷＬＰ型のチップとして構成されている。 Similar to the embodiment, the temperature sensor 211 has a semiconductor substrate 213 including a diode 215, and the semiconductor substrate 213 faces the rewiring layer 11 and is embedded in the sealing portion 9. However, the temperature sensor 211 is configured not as a bare chip but as a so-called WLP type chip.

すなわち、温度センサ２１１は、半導体基板２１３、アノード端子１３１ｂ及びカソード端子１３１ａ上に再配線層２１７を有している。再配線層２１７は、特に符号を付さないが、例えば、絶縁層と導体層とが適宜な数で積層されて構成されており、最上部には端子が露出している。 That is, the temperature sensor 211 has a rewiring layer 217 on the semiconductor substrate 213, the anode terminal 131b, and the cathode terminal 131a. The rewiring layer 217 is not particularly designated, but is composed of, for example, an insulating layer and a conductor layer laminated in an appropriate number, and terminals are exposed at the uppermost portion.

このように再配線層２１７を設ければ、例えば、アノード端子１３１ｂ及びカソード端子１３１ａの温度センサ１３０内における配置位置（ひいてはｎ型領域１３２ｎ及びｐ型領域１３２ｐの配置位置）、再配線層１１に接合される端子の温度センサ１３０内における配置位置、並びにこれらの位置関係の設計の自由度が向上する。 When the rewiring layer 217 is provided in this way, for example, the arrangement positions of the anode terminal 131b and the cathode terminal 131a in the temperature sensor 130 (and thus the arrangement positions of the n-type region 132n and the p-type region 132p) and the rewiring layer 11 The degree of freedom in designing the arrangement position of the terminals to be joined in the temperature sensor 130 and their positional relationship is improved.

従って、例えば、半導体基板１３２（ｎ型領域１３２ｎ）の中心にアノード端子１３１ｂ（ｐ型領域１３２ｐ）を位置させつつ、半導体基板２１３の両端を再配線層１１に対して接合してよい。 Therefore, for example, both ends of the semiconductor substrate 213 may be joined to the rewiring layer 11 while the anode terminal 131b (p-type region 132p) is located at the center of the semiconductor substrate 132 (n-type region 132n).

本開示に係る技術は、以上の実施形態及び変形例に限定されず、種々の態様で実施されてよい。 The technique according to the present disclosure is not limited to the above embodiments and modifications, and may be implemented in various embodiments.

チップ型圧電デバイスは、温度センサ付水晶振動子に限定されない。換言すれば、圧電振動子とともに封止される電子素子は、温度センサに限定されないいし、圧電体は、水晶に限定されない。 The chip-type piezoelectric device is not limited to a crystal unit with a temperature sensor. In other words, the electronic element sealed together with the piezoelectric vibrator is not limited to the temperature sensor, and the piezoelectric body is not limited to quartz.

例えば、圧電デバイスは、水晶発振器であってもよい。具体的には、例えば、実施形態において、温度センサ１３０に代えて、水晶素子１２０に電圧を印加して発振信号を生成する発振回路を含むＩＣが設けられてもよい。ＩＣは、温度センサを含み、温度補償を行ってもよい。なお、発振回路を有するＩＣが設けられる場合、水晶素子１２０は、外部端子３ではなく、再配線層１１の導体を介してＩＣに接続される。ＩＣは、再配線層１１の導体を介して外部端子３とも接続される。 For example, the piezoelectric device may be a crystal oscillator. Specifically, for example, in the embodiment, an IC including an oscillation circuit that applies a voltage to the crystal element 120 to generate an oscillation signal may be provided instead of the temperature sensor 130. The IC may include a temperature sensor and perform temperature compensation. When an IC having an oscillation circuit is provided, the crystal element 120 is connected to the IC via the conductor of the rewiring layer 11 instead of the external terminal 3. The IC is also connected to the external terminal 3 via the conductor of the rewiring layer 11.

温度センサは、表面で温度を検出するものに限定されない。例えば、温度センサは、ｐ型層及びｎ型層が積層的に配置され、その積層方向の両側にアノード端子及びカソード端子を有するものであってもよいし、積層的に配置された複数の抵抗体（サーミスタ）を含み、温度変化に対する抵抗の変化を利用するものであってもよい。 The temperature sensor is not limited to the one that detects the temperature on the surface. For example, the temperature sensor may be one in which a p-type layer and an n-type layer are arranged in a stacked manner and have anode terminals and cathode terminals on both sides in the stacking direction, or a plurality of resistors arranged in a stacked manner. It may include a body (thermistor) and utilize a change in resistance to a change in temperature.

表面で温度を検出する温度センサはダイオードを有するものに限定されない。また、センサ基板と、センサ基板の再配線層１１側に位置する測温部とを有する温度センサ（ベアチップ、ＷＬＰ型チップ又はこれらに類するチップ）も、ダイオードを有するものに限定されない。例えば、温度センサは、適宜な絶縁基板と、絶縁基板の再配線層１１側の主面上に配置された抵抗体とを有し、温度変化に対する抵抗の変化を利用するものであってもよい。 The temperature sensor that detects the temperature on the surface is not limited to the one having a diode. Further, the temperature sensor (bare chip, WLP type chip or similar chip) having the sensor board and the temperature measuring unit located on the rewiring layer 11 side of the sensor board is not limited to the one having a diode. For example, the temperature sensor may have an appropriate insulating substrate and a resistor arranged on the main surface of the insulating substrate on the rewiring layer 11 side, and may utilize the change in resistance with respect to a temperature change. ..

ベアチップ、ＷＬＰ型チップ又はこれらに類するチップにおいて、センサ基板は、側面及び裏面（測温部とは反対側）に絶縁層及び／又は導体層が設けられていてもよい。換言すれば、半導体基板は、必ずしも一部が露出していなくてもよい。 In a bare chip, a WLP type chip, or a similar chip, the sensor substrate may be provided with an insulating layer and / or a conductor layer on the side surface and the back surface (the side opposite to the temperature measuring portion). In other words, the semiconductor substrate does not necessarily have to be partially exposed.

温度センサがダイオードを含むものである場合において、温度センサは、パッケージングされたものであってもよい。この場合でも、例えば、封止部材内で半導体基板を再配線層１１側に寄せたり、ダイオードが形成された面を再配線層１１側に向けるように封止部材内で半導体基板が配置されたり、封止部材のうち半導体基板と再配線層１１との間に位置する部分の熱伝導率を高くしたりして、表面で温度を検出しているといえる構成を実現することは可能である。また、実施形態では、温度センサは、ダイオードを１つのみ含んでいた。ただし、温度センサは、互いに接続された複数のダイオードを含んでいてもよい。 If the temperature sensor includes a diode, the temperature sensor may be packaged. Even in this case, for example, the semiconductor substrate may be moved toward the rewiring layer 11 side in the sealing member, or the semiconductor substrate may be arranged in the sealing member so that the surface on which the diode is formed faces the rewiring layer 11 side. It is possible to realize a configuration in which the temperature can be detected on the surface by increasing the thermal conductivity of the portion of the sealing member located between the semiconductor substrate and the rewiring layer 11. .. Also, in the embodiment, the temperature sensor contained only one diode. However, the temperature sensor may include a plurality of diodes connected to each other.

ダイオードとして、ｐｎ接合を有するものを例示したが、ダイオードは、ＰＩＮダイオードのようにｐｎ接合以外の接合面（境界部、境界面）を有するものであってもよい。なお、ＰＩＮダイオードにおいては、ｐ型領域及びｎ型領域の境界部（境界面）はｉ型領域（ｉ型層）である。 As the diode, a diode having a pn junction has been exemplified, but the diode may have a junction surface (boundary portion, boundary surface) other than the pn junction such as a PIN diode. In the PIN diode, the boundary portion (boundary surface) of the p-type region and the n-type region is the i-type region (i-type layer).

ダイオードは、他の素子として機能可能な構成であっても構わない。例えば、温度センサは、トランジスタを含み、温度センサの配線又は再配線層１１の配線によってベースとコレクタとが短絡されることなどにより、トランジスタの一部がダイオードとして機能してもよい。 The diode may have a configuration capable of functioning as another element. For example, the temperature sensor may include a transistor, and a part of the transistor may function as a diode because the base and the collector are short-circuited by the wiring of the temperature sensor or the wiring of the rewiring layer 11.

ダイオードは、半導体基板の主面にｐ型領域及びｎ型領域が形成されるプレーナ構造に限定されず、ｐ型層とｎ型層とが積層され、その積層方向に電流が流れる構造のものであってもよい。この場合であっても、ダイオードが温度センサ内で基板部側の表面に偏って設けられていれば、基板部側の表面で温度を検出しているといえる。 The diode is not limited to a planar structure in which a p-type region and an n-type region are formed on the main surface of a semiconductor substrate, but has a structure in which a p-type layer and an n-type layer are laminated and a current flows in the stacking direction. There may be. Even in this case, if the diode is provided unevenly on the surface on the substrate side in the temperature sensor, it can be said that the temperature is detected on the surface on the substrate side.

また、ダイオードは、実施形態に示した以外に、適宜な層等を有していてよい。例えば、半導体基板上に位置する酸化膜（例えばＳｉＯ_２膜）、ゲートリング及びパッシベーション膜等を適宜に有していてもよい。 Further, the diode may have an appropriate layer or the like other than those shown in the embodiment. For example, an oxide film (for example, SiO ₂ film), a gate ring, a passivation film, etc. located on the semiconductor substrate may be appropriately provided.

圧電振動子及び／又は電子素子（温度センサ）は、天面が封止部の天面から露出していてもよい。また、封止部は、天面及び／又は側面が、互いに異なる材料からなる多層構造とされていてもよい。例えば、封止部は、その内面及び／又は外面の一部又は全部に、封止部の内部を構成する材料とは異なる材料からなるフィルムを含んでいてもよい。再配線層は、外部端子上に、又は外部端子としてバンプを有していてもよい。 The top surface of the piezoelectric vibrator and / or the electronic element (temperature sensor) may be exposed from the top surface of the sealing portion. Further, the sealing portion may have a multilayer structure in which the top surface and / or the side surface are made of different materials. For example, the sealing portion may include a film made of a material different from the material constituting the inside of the sealing portion on a part or all of the inner surface and / or the outer surface thereof. The rewiring layer may have bumps on or as external terminals.

１…チップ型水晶デバイス（チップ型圧電デバイス）、３…外部端子、５…水晶振動子（圧電振動子）、９…封止部、１５…絶縁層、１１８…保持器、１２０…水晶素子（圧電素子）、１３０…温度センサ（電子素子）。 1 ... Chip type crystal device (chip type piezoelectric device), 3 ... External terminal, 5 ... Crystal oscillator (piezoelectric oscillator), 9 ... Sealing part, 15 ... Insulation layer, 118 ... Cage, 120 ... Crystal element (120 ... Crystal element ( Piezoelectric element), 130 ... Temperature sensor (electronic element).

Claims

圧電素子及び当該圧電素子を空間内に気密封止している保持器を有している圧電振動子と、
電子素子と、
前記圧電振動子及び前記電子素子が埋設されているとともに、前記圧電振動子の下面及び前記電子素子の下面を覆っていない封止部と、
前記封止部の下面、前記圧電振動子の下面の一部及び前記電子素子の下面の一部に重なっている絶縁層と、
前記絶縁層の下面に位置しており、前記圧電振動子及び前記電子素子の少なくとも一方に電気的に接続されている外部端子と、
を有しており、
前記電子素子は、前記絶縁層側の表面のみで温度を検出する温度センサを含んでいる
チップ型圧電デバイス。 A piezoelectric element and a piezoelectric vibrator having a cage that airtightly seals the piezoelectric element in space.
With electronic devices
A sealing portion in which the piezoelectric vibrator and the electronic element are embedded and which does not cover the lower surface of the piezoelectric vibrator and the lower surface of the electronic element.
An insulating layer that overlaps the lower surface of the sealing portion, a part of the lower surface of the piezoelectric vibrator, and a part of the lower surface of the electronic element.
An external terminal located on the lower surface of the insulating layer and electrically connected to at least one of the piezoelectric vibrator and the electronic element.
Have and
The electronic element is a chip-type piezoelectric device including a temperature sensor that detects a temperature only on the surface on the insulating layer side.

圧電素子及び当該圧電素子を空間内に気密封止している保持器を有している圧電振動子と、
電子素子と、
前記圧電振動子及び前記電子素子が埋設されているとともに、前記圧電振動子の下面及び前記電子素子の下面を覆っていない封止部と、
前記封止部の下面、前記圧電振動子の下面の一部及び前記電子素子の下面の一部に重なっている絶縁層と、
前記絶縁層の下面に位置しており、前記圧電振動子及び前記電子素子の少なくとも一方に電気的に接続されている外部端子と、
を有しており、
前記電子素子は、
前記絶縁層に対向しているとともに前記封止部に埋設されているセンサ基板と、
前記センサ基板の前記絶縁層側のみに位置している、電気的特性が温度に応じて変化する測温部と、を有している
チップ型圧電デバイス。 A piezoelectric element and a piezoelectric vibrator having a cage that airtightly seals the piezoelectric element in space.
With electronic devices
A sealing portion in which the piezoelectric vibrator and the electronic element are embedded and which does not cover the lower surface of the piezoelectric vibrator and the lower surface of the electronic element.
An insulating layer that overlaps the lower surface of the sealing portion, a part of the lower surface of the piezoelectric vibrator, and a part of the lower surface of the electronic element.
An external terminal located on the lower surface of the insulating layer and electrically connected to at least one of the piezoelectric vibrator and the electronic element.
Have and
The electronic element is
A sensor substrate facing the insulating layer and embedded in the sealing portion,
A chip-type piezoelectric device having a temperature measuring unit whose electrical characteristics change according to temperature, which is located only on the insulating layer side of the sensor substrate.

前記電子素子は、前記絶縁層に対向しているとともに前記封止部に埋設されている半導体基板を有しており、
前記半導体基板の前記絶縁層側の主面は、ダイオードを構成しているｐ型領域及びｎ型領域を含んでいる
請求項１又は２に記載のチップ型圧電デバイス。 The electronic element has a semiconductor substrate facing the insulating layer and embedded in the sealing portion.
The chip-type piezoelectric device according to claim 1 or 2, wherein the main surface of the semiconductor substrate on the insulating layer side includes a p-type region and an n-type region constituting a diode.

請求項１〜３のいずれか１項に記載のチップ型圧電デバイスの製造方法であって、
支持体上の複数の第１領域それぞれに、前記圧電振動子及び前記電子素子を配置する配置ステップと、
前記配置ステップの後に、前記封止部となる未硬化状態の封止材を、前記支持体上に前記複数の第１領域に亘って供給して硬化させ、これにより、前記複数の第１領域に重なる複数の第２領域を有しているとともに当該複数の第２領域それぞれにおいて前記圧電振動子及び前記電子素子が硬化状態の前記封止材に埋設されているウェハを形成するウェハ形成ステップと、
前記ウェハ形成ステップの後に、前記ウェハから前記支持体を除去する除去ステップと、
前記除去ステップの後に、前記ウェハの前記支持体が除去された面に、前記絶縁層と、前記複数の第２領域の前記圧電振動子及び前記電子素子の少なくとも一方に接続されている前記外部端子を含む複数の導体とを設ける再配線ステップと、
前記再配線ステップの後に、前記複数の第２領域を個片化する個片化ステップと、
を有しているチップ型圧電デバイスの製造方法。 The method for manufacturing a chip-type piezoelectric device according to any one of claims 1 to 3.
An arrangement step of arranging the piezoelectric vibrator and the electronic element in each of the plurality of first regions on the support, and
After the arrangement step, the uncured sealing material to be the sealing portion is supplied onto the support over the plurality of first regions and cured, whereby the plurality of first regions are obtained. A wafer forming step of forming a wafer having a plurality of second regions overlapping with each other and having the piezoelectric vibrator and the electronic element embedded in the sealing material in a cured state in each of the plurality of second regions. ,
After the wafer formation step, a removal step of removing the support from the wafer,
After the removal step, the external terminal connected to the insulating layer, the piezoelectric vibrator in the plurality of second regions, and at least one of the electronic elements on the surface from which the support has been removed from the wafer. With a rewiring step to provide multiple conductors, including
After the rewiring step, an individualization step for individualizing the plurality of second regions, and an individualization step.
A method for manufacturing a chip-type piezoelectric device having the above.