JP6960500B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP6960500B2
JP6960500B2 JP2020080456A JP2020080456A JP6960500B2 JP 6960500 B2 JP6960500 B2 JP 6960500B2 JP 2020080456 A JP2020080456 A JP 2020080456A JP 2020080456 A JP2020080456 A JP 2020080456A JP 6960500 B2 JP6960500 B2 JP 6960500B2
Authority
JP
Japan
Prior art keywords
pad
point
pads
line
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020080456A
Other languages
Japanese (ja)
Other versions
JP2020115592A (en
Inventor
漢 成 ▲輩▼
源 奎 郭
徹 根 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020115592A publication Critical patent/JP2020115592A/en
Application granted granted Critical
Publication of JP6960500B2 publication Critical patent/JP6960500B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は電子部品、これを含む電子機器、及び電子機器のボンディング方法に関し、さらに詳細には電気的結合の信頼性を向上させることができる電子部品、これを有する電子機器、及び電子機器のボンディング方法に関する。 The present invention relates to an electronic component, an electronic device including the electronic component, and a bonding method for the electronic device. More specifically, the electronic component capable of improving the reliability of electrical coupling, the electronic device having the electronic component, and the bonding of the electronic device. Regarding the method.

一般的に、電子機器は２つ以上の電子部品を含む。例えば、携帯電話機、ノートブック型コンピューター、テレビジョンのような電子機器は映像を生成する電気光学パネル、メイン配線基板、及びフレキシブル配線基板等を含む。 Generally, an electronic device includes two or more electronic components. For example, electronic devices such as mobile phones, notebook computers, and televisions include electro-optic panels that generate images, main wiring boards, flexible wiring boards, and the like.

２つの電子部品は互いに電気的に結合される。パッド部の結合を通じて、前記２つの電子部品は電気的に結合される。２つの電子部品のパッド部を電気的に結合する工程（以下、ボンディング工程）は前記２つの電子部品のパッド部を整列及び結合させる段階を含む。この結合させる段階は熱圧着ツール（ｔｏｏｌ）を利用する。 The two electronic components are electrically coupled to each other. Through the coupling of the pad portions, the two electronic components are electrically coupled. The step of electrically bonding the pad portions of the two electronic components (hereinafter referred to as the bonding step) includes a step of aligning and bonding the pad portions of the two electronic components. A thermocompression bonding tool (tool) is used for this bonding step.

２つの電子部品のパッド部は製造誤差によって設計寸法と異なる寸法を有してもよい。また、ボンディング工程で発生された熱によって２つの電子部品は収縮又は膨脹していてもよい。上述したような理由から２つの電子部品の電気的結合の信頼性は低くなる。 The pad portions of the two electronic components may have dimensions different from the design dimensions due to manufacturing errors. Further, the two electronic components may be contracted or expanded due to the heat generated in the bonding step. For the reasons described above, the reliability of the electrical coupling between the two electronic components is low.

米国特許第６１７２７３２号明細書U.S. Pat. No. 6,172,732 米国特許出願公開第２００７／０１９５７６３号明細書U.S. Patent Application Publication No. 2007/0195763 米国特許出願公開第２００３／０１６０９２９号明細書U.S. Patent Application Publication No. 2003/0160929

本発明の目的は製造時に発生したパッド部の数値誤差、ボンディングの時に発生したパッド部の数値誤差を補償できるパッド部を具備する電子部品を提供することにある。本発明の他の目的は電気的結合の信頼性が向上された電子機器を提供することにある。本発明のその他の目的は電気的結合の信頼性が向上された電子機器のボンディング方法を提供することにある。 An object of the present invention is to provide an electronic component provided with a pad portion capable of compensating for a numerical error of the pad portion generated at the time of manufacturing and a numerical error of the pad portion generated at the time of bonding. Another object of the present invention is to provide an electronic device with improved reliability of electrical coupling. Another object of the present invention is to provide a bonding method for electronic devices with improved reliability of electrical coupling.

本発明の一実施形態に係る電子機器は電気的に結合された第１電子部品及び第２電子部品を含む。前記第１電子部品と前記第２電子部品とは電気的に結合されるパッド部を各々含む。 An electronic device according to an embodiment of the present invention includes an electrically coupled first electronic component and a second electronic component. The first electronic component and the second electronic component each include a pad portion that is electrically coupled.

前記パッド部の中でいずれか１つは、少なくとも１つのパッド行を含む。前記パッド行は、第１方向に配列された複数のパッドを含む。前記複数のパッドは、各々の延長線に沿って延長された形状を有する。前記複数のパッドは、複数の第１パッド及び複数の第２パッドを含む。前記複数の第１パッドの延長線は、第１地点に実質的に収斂し、前記複数の第２パッドの延長線は、前記第１地点と異なる第２地点に実質的に収斂する。 Any one of the pad sections includes at least one pad row. The pad row includes a plurality of pads arranged in the first direction. The plurality of pads have a shape extended along their respective extension lines. The plurality of pads include a plurality of first pads and a plurality of second pads. The extension lines of the plurality of first pads substantially converge at the first point, and the extension lines of the plurality of second pads substantially converge at a second point different from the first point.

前記複数の第１パッド及び前記複数の第２パッドは、第１方向軸とそれぞれ異なる夾角を有するように前記第１方向軸に対して傾く。前記複数の第１パッドは、第１ピッチを有し、前記第２パッドは、前記第１ピッチと異なる第２ピッチを有する。 The plurality of first pads and the plurality of second pads are tilted with respect to the first direction axis so as to have angles different from those of the first direction axis. The plurality of first pads have a first pitch, and the second pad has a second pitch different from the first pitch.

前記パッド部の各々は、複数のパッド行を含んでもよい。前記パッド部の中でいずれか１つは、第１パッド行と第２パッド行とを含む。前記第１パッド行のパッドは、延長線が第１地点に実質的に収斂する第１パッド及び延長線が前記第１地点と異なる第２地点に実質的に収斂する第２パッドを含む。前記第２パッド行のパッドは、延長線が第３地点に実質的に収斂する第３パッド及び延長線が前記第３地点と異なる第４地点に実質的に収斂する第４パッドを含む。 Each of the pad sections may include a plurality of pad rows. Any one of the pad portions includes a first pad row and a second pad row. The pads in the first pad row include a first pad whose extension line substantially converges to the first point and a second pad whose extension line substantially converges to a second point different from the first point. The pads in the second pad row include a third pad whose extension line substantially converges to a third point and a fourth pad whose extension line substantially converges to a fourth point different from the third point.

前記第１電子部品と前記第２電子部品との中でいずれか１つは、フレキシブル配線基板を含んでもよい。前記フレキシブル配線基板は、前記第１パッド行、前記第２パッド行を含んでもよい。 Any one of the first electronic component and the second electronic component may include a flexible wiring board. The flexible wiring board may include the first pad row and the second pad row.

前記フレキシブル配線基板は、前記第１パッド行のパッド及び前記第２パッド行のパッドが配置される絶縁層、前記絶縁層の一面上に配置され、前記第１パッド行のパッド及び前記第２パッド行のパッドに結合された第１配線、及び前記絶縁層の他面上に配置され、前記絶縁層に定義された第１貫通ホールを通じて前記第１配線一部と結合された第２配線を含む。 The flexible wiring board is arranged on one surface of the insulating layer in which the pad of the first pad row and the pad of the second pad row are arranged, and the pad of the first pad row and the second pad of the second pad row. Includes a first wire coupled to a pad of rows and a second wire placed on the other surface of the insulating layer and coupled to a portion of the first wire through a first through hole defined in the insulating layer. ..

前記フレキシブル配線基板は、前記絶縁層の前記一面上に配置され、前記第１配線と離隔された第３配線をさらに含んでもよい。前記第３配線は、前記絶縁層に定義された第２貫通ホールを通じて前記第２配線に結合される。 The flexible wiring board may further include a third wiring that is arranged on the one surface of the insulating layer and is separated from the first wiring. The third wiring is coupled to the second wiring through a second through hole defined in the insulating layer.

前記第２配線の各々は、前記第１貫通ホール対応する第１貫通ホールに重畳するランド部及び前記ランド部に結合された配線部を含む。前記ランド部は、前記対応する第１貫通ホールから前記配線部に隣接するほど、幅が減少する形状を有してもよい。 Each of the second wirings includes a land portion superimposed on the first through hole corresponding to the first through hole and a wiring portion coupled to the land portion. The land portion may have a shape in which the width decreases as the land portion is adjacent to the wiring portion from the corresponding first through hole.

前記フレキシブル配線基板は、前記第１パッド行と前記第２パッド行との間に配置されたダミーパッドをさらに含んでもよい。前記ダミーパッドは、前記第１パッド行のパッド又は前記第２パッド行のパッドの中でいずれか１つのパッドと同一の層上に配置されてもよい。 The flexible wiring board may further include a dummy pad arranged between the first pad row and the second pad row. The dummy pad may be arranged on the same layer as any one of the pads in the first pad row or the pad in the second pad row.

本発明の一実施形態に係る電子機器のボンディング方法は、前記第１電子部品のパッド部と前記第２電子部品のパッド部戸を整列する段階と、前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部とのｘ軸変位誤差値を算出する段階と、前記ｘ軸変位誤差値が基準値より大きければ、前記ｘ軸変位誤差値に基づいてｙ軸補正値を算出する段階と，前記ｙ軸補正値に基づいて前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部との中で少なくとも１つの軸変位を補正する段階と、を含む。 The method of bonding an electronic device according to an embodiment of the present invention includes a step of aligning a pad portion of the first electronic component and a pad portion door of the second electronic component, and a step of aligning the pad portion of the first electronic component and the pad portion of the first electronic component. The stage of calculating the x-axis displacement error value of the second electronic component with the pad portion, and if the x-axis displacement error value is larger than the reference value, the y-axis correction value is calculated based on the x-axis displacement error value. It includes a step and a step of correcting at least one axial displacement between the pad portion of the first electronic component and the pad portion of the second electronic component based on the y-axis correction value.

前記ｘ軸変位誤差値が基準値以下であれば、ｙ軸変位を補正する段階は、省略され、前記第１電子部品の前記パッド部と前記第２電子部品の前記パッド部とを結合する。 If the x-axis displacement error value is equal to or less than the reference value, the step of correcting the y-axis displacement is omitted, and the pad portion of the first electronic component and the pad portion of the second electronic component are coupled.

第１電子部品のパッド部と前記第２電子部品のパッド部とは上述した１つのパッド行を各々含んでもよい。第１パッドと第２パッドとが第１方向軸にそれぞれ異なる夾角（ｂｅｔｗｅｅｎ−ａｎｇｌｅｓ）をなすことによって、第１パッドの延長線と第２パッドの延長線とがそれぞれ異なる地点に収斂する。第１電子部品のパッド部及び／又は第２電子部品のパッド部が製造の時に発生した数値誤差を有しても第１電子部品のパッド部と第２電子部品のパッド部との電気的結合の信頼性が向上する。 The pad portion of the first electronic component and the pad portion of the second electronic component may each include one pad row described above. Since the first pad and the second pad form different angles (between-angles) on the first directional axis, the extension line of the first pad and the extension line of the second pad converge at different points. Even if the pad portion of the first electronic component and / or the pad portion of the second electronic component has a numerical error generated at the time of manufacturing, the electric coupling between the pad portion of the first electronic component and the pad portion of the second electronic component Improves reliability.

第１電子部品のパッドに結合する第２電子部品の第１パッドと第２パッドとはそれぞれ異なるピッチを有してもよい。第２電子部品のパッド部にボンディング工程による数値誤差が発生しても、第１電子部品のパッド部と第２電子部品のパッド部との電気的結合の信頼性が向上する。 The first pad and the second pad of the second electronic component coupled to the pad of the first electronic component may have different pitches. Even if a numerical error occurs in the pad portion of the second electronic component due to the bonding process, the reliability of the electrical coupling between the pad portion of the first electronic component and the pad portion of the second electronic component is improved.

第１電子部品のパッド部と第２電子部品のパッド部との各々は複数のパッド行を含んでもよい。したがって、狭い面積内に複数のパッドを配置させることができる。 Each of the pad portion of the first electronic component and the pad portion of the second electronic component may include a plurality of pad rows. Therefore, a plurality of pads can be arranged in a narrow area.

第２電子部品はフレキシブル配線基板であってもよい。フレキシブル配線基板は複数の配線を含む。複数の配線一部はランド部と配線部とを含む。ランド部が配線部に隣接するほど、幅が減少する形状を有することによって、フレキシブル配線基板がベンディングされる時、ランド部と配線部との境界に印加される応力を減少させることができる。したがって、フレキシブル配線基板がベンディングされる時、配線に発生する亀裂（クラック）を防止することができる。 The second electronic component may be a flexible wiring board. The flexible wiring board includes a plurality of wirings. A part of the plurality of wirings includes a land portion and a wiring portion. By having a shape in which the width decreases as the land portion is adjacent to the wiring portion, it is possible to reduce the stress applied to the boundary between the land portion and the wiring portion when the flexible wiring board is bent. Therefore, when the flexible wiring board is bent, cracks generated in the wiring can be prevented.

フレキシブル配線基板はパッド行とパッド行との間に配置されたダミーパッドをさらに含む。ダミーパッドは導電性接着フィルムとフレキシブル配線基板の絶縁層との間隔を維持させる。これにより、導電性接着フィルムと絶縁層との間の浮きあがり不良（Ｌｉｆｔ ｄｅｆｅｃｔ）は防止できる。 The flexible wiring board further includes a dummy pad arranged between the pad rows. The dummy pad maintains the distance between the conductive adhesive film and the insulating layer of the flexible wiring board. As a result, it is possible to prevent poor floating (Lift defect) between the conductive adhesive film and the insulating layer.

本発明の一実施形態に係る電子機器を示した平面図である。It is a top view which showed the electronic device which concerns on one Embodiment of this invention. 図１のＩ−Ｉ’に沿う断面図である。FIG. 5 is a cross-sectional view taken along the line I-I'of FIG. 本発明の一実施形態に係る第２電子部品の側面図である。It is a side view of the 2nd electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第２電子部品の平面図である。It is a top view of the 2nd electronic component which concerns on one Embodiment of this invention. 図１に示した２つの電子部品の分離されたパッド部を示した平面図である。It is a top view which showed the separated pad part of the two electronic components shown in FIG. 図１に示した２つの電子部品の結合されたパッド部を示した平面図である。It is a top view which showed the pad part which combined the two electronic components shown in FIG. 図４Ｂに示したＩＩ−ＩＩ’に沿う断面図である。FIG. 6 is a cross-sectional view taken along the line II-II'shown in FIG. 4B. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る電子部品の結合されたパッド部を示した平面図である。It is a top view which showed the pad part which connected the electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る電子機器のボンディング工程を示したフローチャートである。It is a flowchart which showed the bonding process of the electronic device which concerns on one Embodiment of this invention. 本発明の一実施形態に係るボンディング工程の中で整列段階を示した平面図である。It is a top view which showed the alignment step in the bonding process which concerns on one Embodiment of this invention. 本発明の一実施形態に係るボンディング工程の中でｙ軸補正段階を示した平面図である。It is a top view which showed the y-axis correction step in the bonding process which concerns on one Embodiment of this invention. 本発明の一実施形態に係るボンディング工程の中で結合段階を示した平面図である。It is a top view which showed the bonding step in the bonding process which concerns on one Embodiment of this invention. 本発明の一実施形態に係るボンディング工程が完了した電子機器のパッド部を示した平面図である。It is a top view which showed the pad part of the electronic device which completed the bonding process which concerns on one Embodiment of this invention. 本発明の一実施形態に係る２つの電子部品の分離されたパッド部を示した平面図である。It is a top view which showed the separated pad part of the two electronic components which concerns on one Embodiment of this invention. 本発明の一実施形態に係る２つの電子部品の結合されたパッド部を示した平面図である。It is a top view which showed the pad part which combined the two electronic components which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。It is a top view which showed the pad part of the 1st electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第２電子部品の側面図である。It is a side view of the 2nd electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第２電子部品の第１平面図である。It is a 1st plan view of the 2nd electronic component which concerns on one Embodiment of this invention. 本発明の一実施形態に係る第２電子部品の第２平面図である。It is a 2nd plan view of the 2nd electronic component which concerns on one Embodiment of this invention. 図２４Ｂ及び図２４Ｃに示した第１切断線に沿う断面図である。It is sectional drawing which follows the 1st cutting line shown in FIG. 24B and FIG. 24C. 図２４Ｂ及び図２４Ｃに示した第２切断線に沿う断面図である。It is sectional drawing which follows the 2nd cutting line shown in FIG. 24B and FIG. 24C. 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。It is the drawing which partially enlarged the wiring shown in FIG. 24B and FIG. 24C. 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。It is a partially enlarged drawing of the wiring shown in FIGS. 24B and 24C. 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。It is a partially enlarged drawing of the wiring shown in FIGS. 24B and 24C. 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。It is a partially enlarged drawing of the wiring shown in FIGS. 24B and 24C. 図２４Ｂ及び図２４Ｃに示した配線を部分的に拡大した図面である。It is a partially enlarged drawing of the wiring shown in FIGS. 24B and 24C. 本発明の一実施形態に係る第２電子部品の平面図である。It is a top view of the 2nd electronic component which concerns on one Embodiment of this invention. 図２７Ａに示した第３切断線に沿う断面図である。It is sectional drawing which follows the 3rd cutting line shown in FIG. 27A. 本発明の一実施形態に係る第２電子部品の平面図である。It is a top view of the 2nd electronic component which concerns on one Embodiment of this invention. 図２８Ａの第１ダミーパッドを示した平面図である。It is a top view which showed the 1st dummy pad of FIG. 28A. 図２８Ａの第２ダミーパッドを示した平面図である。It is a top view which showed the 2nd dummy pad of FIG. 28A.

本発明は多様な変更を加えることができ、様々な形態を有してもよいので、特定の実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとする意図ではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解する必要がある。 Since the present invention can be modified in various ways and may have various forms, specific embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the invention to any particular form of disclosure and should be understood as including all modifications, equivalents or alternatives contained within the ideas and technical scope of the invention.

各図面の説明においては、類似な参照符号は類似な構成要素について使用した。添付された図面において、寸法は本発明を明確に説明するために実際より拡大して示したことである。第１、第２等の用語は多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しなくて第１構成要素は第２構成要素と称され、類似に第２構成要素も第１構成要素と称される。単数の表現は文脈の上に明確に異なるように意味しない限り、複数の表現を含む。 In the description of each drawing, similar reference numerals were used for similar components. In the accompanying drawings, the dimensions are shown in a larger scale than they really are to clearly illustrate the invention. The terms first, second, etc. are used to describe various components, but the components are not limited by the terms. The term is used only to distinguish one component from the other. For example, the first component is referred to as the second component without departing from the scope of rights of the present invention, and similarly, the second component is also referred to as the first component. Singular expressions include multiple expressions unless they are meant to be distinctly different in context.

本出願で、“含む”又は“有する”等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組合したことが存在することを指定しようとすることであるが、１つ又はその以上の他の特徴や数字、段階、動作、構成要素、部分品又はこれらを組合したことの存在又は付加可能性を予め排除しないこととして理解しなければならない。また、層、膜、領域、板等の部分が他の部分“上に”あるとする場合、これは他の部分“直ちに上に”にある場合のみでなく、その中間にその他の部分がある場合も含む。反対に層、膜、領域、板等の部分が他の部分“下に”あるとする場合、これは他の部分“直ちに下に”にある場合のみでなく、その中間にその他の部分がある場合も含む。以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。 In this application, terms such as "including" or "having" attempt to specify that the features, numbers, stages, actions, components, parts or combinations thereof described herein exist. However, it must be understood as not preliminarily excluding the existence or addability of one or more other features or numbers, stages, actions, components, components or combinations thereof. Also, if a part such as a layer, a film, an area, or a plate is "above" another part, this is not only when the other part is "immediately above", but there is another part in the middle. Including cases. On the other hand, if a part such as a layer, a membrane, an area, or a plate is "below" another part, this is not only when the other part is "immediately below", but there is another part in between. Including cases. Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

図１は本発明の一実施形態に係る電子機器を示した平面図であり、図２は図１のＩ−Ｉ’に沿う断面図である。図３Ａは本発明の一実施形態に係る本発明の一実施形態に係る第２電子部品の側面図であり、図３Ｂは本発明の一実施形態に係る本発明の一実施形態に係る第２電子部品の平面図である。 FIG. 1 is a plan view showing an electronic device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line I-I'of FIG. FIG. 3A is a side view of a second electronic component according to an embodiment of the present invention according to an embodiment of the present invention, and FIG. 3B is a second view according to an embodiment of the present invention according to an embodiment of the present invention. It is a top view of an electronic component.

本発明の一実施形態に係る本発明の一実施形態に係る電子機器１００は第１乃至第３電子部品１１０、１２０、１３０を含む（図１及び図２）。第１乃至第３電子部品１１０、１２０、１３０は電気的に結合される。本実施形態で、第１電子部品１１０は電気光学パネルであり、第２電子部品１２０は結合配線基板であり、第３電子部品１３０はメイン回路基板である。本実施形態は３つの第２電子部品１２０を含む電子機器１００を例示的に図示したが、本発明はこれに制限されない。用途又は大きさによって電子機器１００は１つ以上の第２電子部品１２０を含んでもよい。 The electronic device 100 according to the embodiment of the present invention according to the embodiment of the present invention includes the first to third electronic components 110, 120, 130 (FIGS. 1 and 2). The first to third electronic components 110, 120, 130 are electrically coupled. In the present embodiment, the first electronic component 110 is an electro-optical panel, the second electronic component 120 is a coupling wiring board, and the third electronic component 130 is a main circuit board. Although the present embodiment illustrates an electronic device 100 including three second electronic components 120, the present invention is not limited thereto. Depending on the application or size, the electronic device 100 may include one or more second electronic components 120.

図１に示したように、電気光学パネル１１０（以下、表示パネル）は複数の画素ＰＸに駆動信号を印加することによって望む映像を表示する表示パネルである。複数の画素ＰＸは交差（たとえば、直交）する第１方向軸Ａ１と第２方向軸Ａ２とに沿ってマトリックス形態に配置される。本発明の一実施形態で、画素ＰＸはレッドカラーＲ、グリーンカラーＧ及びブルーカラーＢを各々表示する第１乃至第３画素を含む。本発明の一実施形態で、複数の画素ＰＸはホワイト、シアン、マゼンタを各々表示する画素（図示せず）の中の少なくとも１つを含む。複数の画素ＰＸは表示パネル１１０の表示部として定義される。 As shown in FIG. 1, the electro-optical panel 110 (hereinafter, display panel) is a display panel that displays a desired image by applying drive signals to a plurality of pixel PXs. The plurality of pixels PX are arranged in a matrix form along the first direction axis A1 and the second direction axis A2 that intersect (for example, orthogonally). In one embodiment of the present invention, the pixel PX includes first to third pixels displaying red color R, green color G, and blue color B, respectively. In one embodiment of the invention, the plurality of pixels PX comprises at least one of the pixels (not shown) displaying white, cyan, and magenta, respectively. The plurality of pixels PX are defined as the display unit of the display panel 110.

複数の画素ＰＸの種類にしたがって表示パネル１１０は液晶表示パネル、有機発光表示パネル、エレクトロ・ウェッティング表示パネル等に区分される。本実施形態で表示パネル１１０は有機発光表示パネルである。 The display panel 110 is classified into a liquid crystal display panel, an organic light emitting display panel, an electrowetting display panel, and the like according to the types of the plurality of pixel PXs. In this embodiment, the display panel 110 is an organic light emitting display panel.

平面上で、表示パネル１１０は複数の画素ＰＸが配置された表示領域ＤＡ、表示領域ＤＡを囲む非表示領域ＢＡ、及び第２電子部品１２０が結合される実装領域ＭＡに区分される。本発明の一実施形態で、非表示領域ＢＡと実装領域ＭＡとは区分されないこともあり得る。非表示領域ＢＡは省略されるか、或いは実装領域ＭＡは非表示領域ＢＡの一部分であってもよい。 On the plane, the display panel 110 is divided into a display area DA in which a plurality of pixels PX are arranged, a non-display area BA surrounding the display area DA, and a mounting area MA in which the second electronic component 120 is coupled. In one embodiment of the present invention, the non-display area BA and the mounting area MA may not be separated. The non-display area BA may be omitted, or the mounting area MA may be a part of the non-display area BA.

図２に示したように、表示パネル１１０は表示基板１１２、表示基板１１２上に配置された表示素子層１１４、及び表示素子層１１４上に配置された封止層１１６を含む。表示基板１１２はベース基板、及びベース基板上に配置された複数の絶縁層、機能層、導電層を含む。導電層はゲート配線（図示せず）、データ配線（図示せず）、及びその他の信号配線を含む。また、導電層は配線に結合されたパッド部（図示せず）を含む。配線は複数の画素ＰＸに駆動信号を提供する。 As shown in FIG. 2, the display panel 110 includes a display board 112, a display element layer 114 arranged on the display board 112, and a sealing layer 116 arranged on the display element layer 114. The display substrate 112 includes a base substrate and a plurality of insulating layers, functional layers, and conductive layers arranged on the base substrate. The conductive layer includes gate wiring (not shown), data wiring (not shown), and other signal wiring. Further, the conductive layer includes a pad portion (not shown) connected to the wiring. The wiring provides a drive signal to the plurality of pixels PX.

表示素子層１１４は複数の画素ＰＸを構成する複数の絶縁層、機能層、導電層を含む。機能層は有機発光層を含む。封止層１１６は表示素子層１１４上に配置される。封止層１１６は表示素子層１１４を保護する。具体的に図示しなかったが、本発明の一実施形態で、封止層１１６は表示素子層１１４の側面までカバーすることができる。また、表示パネル１１０の種類にしたがって封止層１１６は省略されるか、或いはその他の表示基板に代替されてもよい。 The display element layer 114 includes a plurality of insulating layers, functional layers, and conductive layers constituting the plurality of pixels PX. The functional layer includes an organic light emitting layer. The sealing layer 116 is arranged on the display element layer 114. The sealing layer 116 protects the display element layer 114. Although not specifically shown, in one embodiment of the present invention, the sealing layer 116 can cover up to the side surface of the display element layer 114. Further, the sealing layer 116 may be omitted or replaced with another display substrate according to the type of the display panel 110.

非表示領域ＢＡには光を遮断するブラックマトリックス（図示せず）が配置される。非表示領域ＢＡには複数の画素ＰＸにゲート信号を供給するためのゲート駆動回路（図示せず）が具備される。本発明の一実施形態で非表示領域ＢＡにはデータ駆動回路（図示せず）がさらに具備されてもよい。実装領域ＭＡには第２電子部品１２０から供給される信号を受信するためのパッド部（図示せず）が配置される。 A black matrix (not shown) that blocks light is arranged in the non-display area BA. The non-display area BA is provided with a gate drive circuit (not shown) for supplying gate signals to a plurality of pixels PX. In one embodiment of the present invention, the non-display region BA may be further provided with a data drive circuit (not shown). A pad portion (not shown) for receiving a signal supplied from the second electronic component 120 is arranged in the mounting area MA.

図１及び図２に示したように、第２電子部品１２０はフレキシブル配線基板１２２及びデータ駆動回路１２５を含む。データ駆動回路１２５は少なくとも１つの駆動チップを含む。データ駆動回路１２５はフレキシブル配線基板１２２の配線に電気的に結合される。 As shown in FIGS. 1 and 2, the second electronic component 120 includes a flexible wiring board 122 and a data drive circuit 125. The data drive circuit 125 includes at least one drive chip. The data drive circuit 125 is electrically coupled to the wiring of the flexible wiring board 122.

第２電子部品１２０がデータ駆動回路１２５を含む場合、表示パネル１１０のパッド部（図示せず）はデータ配線に電気的に結合されるデータパッド及び制御信号配線と電気的に結合される制御信号パッドを含む。データ配線は画素ＰＸに結合され、制御信号配線はゲート駆動回路に結合される。本実施形態で第２電子部品１２０はチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）構造を図示したが、これに制限されない。 When the second electronic component 120 includes the data drive circuit 125, the pad portion (not shown) of the display panel 110 is a data pad electrically coupled to the data wiring and a control signal control signal electrically coupled to the wiring. Including pads. The data wiring is coupled to the pixel PX and the control signal wiring is coupled to the gate drive circuit. In the present embodiment, the second electronic component 120 illustrates a chip-on-film structure, but is not limited thereto.

図３Ａ及び図３Ｂを参照して、第２電子部品１２０について詳細に説明する。フレキシブル配線基板１２２は絶縁層（図示せず）、複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０、及び複数の配線ＳＬ−１２０を含む。複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０、及び複数の配線ＳＬ−１２０は絶縁層上に配置される。絶縁層はポリイミドを含む。 The second electronic component 120 will be described in detail with reference to FIGS. 3A and 3B. The flexible wiring board 122 includes an insulating layer (not shown), a plurality of pad CPDs, IPD-120, OPD-120, and a plurality of wirings SL-120. The plurality of pads CPD, IPD-120, OPD-120, and the plurality of wirings SL-120 are arranged on the insulating layer. The insulating layer contains polyimide.

複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０はデータ駆動回路１２５の接続端子（図示せず）に接続される接続パッドＣＰＤ、第３電子部品１３０に接続される入力パッドＩＰＤ−１２０、及び表示パネル１１０に接続される出力パッドＯＰＤ−１２０を含む。入力パッドＩＰＤ−１２０はフレキシブル配線基板１２２の一側に配置された入力パッド部ＩＰＰ−１２０として定義され、出力パッドＯＰＤ−１２０はフレキシブル配線基板１２２の他側に配置された出力パッド部ＯＰＰ−１２０として定義される。本実施形態で接続パッドＣＰＤはデータ駆動回路１２５の両側に重畳するように整列されてあるが、図３Ｂに図示したことと異なりに接続パッドＣＰＤはデータ駆動回路１２５の接続端子に対応するようにランダムに配列されてもよい。 The plurality of pads CPD, IPD-120, and OPD-120 are a connection pad CPD connected to a connection terminal (not shown) of the data drive circuit 125, an input pad IPD-120 connected to the third electronic component 130, and a display. Includes an output pad OPD-120 connected to panel 110. The input pad IPD-120 is defined as an input pad unit IPP-120 arranged on one side of the flexible wiring board 122, and the output pad OPD-120 is an output pad unit OPP-120 arranged on the other side of the flexible wiring board 122. Is defined as. In the present embodiment, the connection pad CPDs are arranged so as to overlap each other on both sides of the data drive circuit 125, but unlike those shown in FIG. 3B, the connection pad CPDs correspond to the connection terminals of the data drive circuit 125. It may be arranged randomly.

本実施形態で１つのパッド行を含む入力パッド部ＩＰＰ−１２０及び出力パッド部ＯＰＰ−１２０を例示的に図示した。パッド行は第１方向軸Ａ１に沿って配列された複数のパッドを含む。本発明の一実施形態で、入力パッド部ＩＰＰ−１２０及び出力パッド部ＯＰＰ−１２０の各々は複数のパッド行を含んでもよい。 In this embodiment, the input pad unit IPP-120 and the output pad unit OPP-120 including one pad row are illustrated by way of example. The pad row includes a plurality of pads arranged along the first directional axis A1. In one embodiment of the present invention, each of the input pad section IPP-120 and the output pad section OPP-120 may include a plurality of pad rows.

配線ＳＬ−１２０の中で一部は接続パッドＣＰＤと入力パッドＩＰＤ−１２０とを結合し、他の一部は接続パッドＣＰＤと出力パッドＯＰＤ−１２０とを結合する。図示しなかったが、配線ＳＬ−１２０は入力パッドＩＰＤ−１２０の中で一部と出力パッドＯＰＤ−１２０の中で一部とを直接結合してもよい。 In the wiring SL-120, a part connects the connection pad CPD and the input pad IPD-120, and the other part connects the connection pad CPD and the output pad OPD-120. Although not shown, the wiring SL-120 may directly connect a part in the input pad IPD-120 and a part in the output pad OPD-120.

フレキシブル配線基板１２２は絶縁層上に配置されて少なくとも複数の配線ＳＬ−１２０をカバーするソルダレジスト層をさらに含む。ソルダレジスト層は複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０の周辺をさらにカバーするが、少なくとも複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０の各々を露出させる。ソルダレジスト層には複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０に対応する開口部が形成される。 The flexible wiring board 122 further includes a solder resist layer which is arranged on the insulating layer and covers at least a plurality of wiring SL-120. The solder resist layer further covers the periphery of the plurality of pads CPD, IPD-120, OPD-120, but exposes at least each of the plurality of pads CPD, IPD-120, OPD-120. The solder resist layer is formed with openings corresponding to a plurality of pads CPD, IPD-120, and OPD-120.

また、フレキシブル配線基板１２２は後述するボンディング工程の時に利用されるアライメントマークＡＭ２、ＡＭ２０を含む。図３Ｂには複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０と離隔された４つの第１アライメントマークＡＭ２と入力パッドＩＰＤ−１２０と出力パッドＯＰＤ−１２０に結合された４つの第２アライメントマークＡＭ２０とを例示的に図示した。第１及び第２アライメントマークＡＭ２、ＡＭ２０の中でいずれか１つ以上は省略されてもよい。 Further, the flexible wiring board 122 includes alignment marks AM2 and AM20 used in the bonding step described later. FIG. 3B shows four first alignment marks AM2 separated from the plurality of pads CPD, IPD-120, and OPD-120, and four second alignment marks AM20 coupled to the input pad IPD-120 and the output pad OPD-120. Is illustrated as an example. Any one or more of the first and second alignment marks AM2 and AM20 may be omitted.

本発明の一実施形態で、入力パッドＩＰＤ−１２０及び出力パッドＯＰＤ−１２０が露出された面はフレキシブル配線基板１２２の結合面ＣＳとして定義され、結合面に対向する面は非結合面ＮＣＳとして定義される。データ駆動回路１２５は結合面ＣＳ上に配置されるように図示しているが、これに限定されず、データ駆動回路１２５は非結合面ＮＣＳ上に配置されてもよい。 In one embodiment of the present invention, the exposed surface of the input pad IPD-120 and the output pad OPD-120 is defined as the coupling surface CS of the flexible wiring board 122, and the surface facing the coupling surface is defined as the non-bonding surface NCS. Will be done. Although the data drive circuit 125 is shown to be arranged on the coupling surface CS, the data driving circuit 125 may be arranged on the non-coupling surface NCS without being limited to this.

図１及び図２を参照すれば、第３電子部品１３０は表示パネル１１０又はデータ駆動回路１２５に映像データ、制御信号、電源電圧等を提供する。第３電子部品１３０はフレキシブル配線基板１２２と異なる配線基板として能動素子及び受動素子を含む。第３電子部品１３０はフレキシブル配線基板又はリジッド配線基板としてフレキシブル配線基板１２２に結合されるパッド部（図示せず）を含む。 Referring to FIGS. 1 and 2, the third electronic component 130 provides video data, control signals, power supply voltage, and the like to the display panel 110 or the data drive circuit 125. The third electronic component 130 includes an active element and a passive element as a wiring board different from the flexible wiring board 122. The third electronic component 130 includes a pad portion (not shown) coupled to the flexible wiring board 122 as a flexible wiring board or a rigid wiring board.

図１乃至図３Ｂを参照すれば、フレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０と表示パネル１１０のパッド部とは導電性接着フィルム１４０によって電気的に結合される。フレキシブル配線基板１２２の入力パッド部ＩＰＰ−１２０と第３電子部品１３０のパッド部とは、また導電性接着フィルム１４０によって電気的に結合される。導電性接着フィルム１４０としては異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）であってもよい。本発明の一実施形態で、ソルダーバンプが導電性接着フィルム１４０を代替してもよい。 Referring to FIGS. 1 to 3B, the output pad portion OPP-120 of the flexible wiring board 122 and the pad portion of the display panel 110 are electrically coupled by the conductive adhesive film 140. The input pad portion IPP-120 of the flexible wiring board 122 and the pad portion of the third electronic component 130 are also electrically coupled by the conductive adhesive film 140. The conductive adhesive film 140 may be an anisotropic conductive film (ACF). In one embodiment of the invention, solder bumps may replace the conductive adhesive film 140.

表示パネル１１０のパッド部はフレキシブル配線基板１２２の出力パッドＯＰＤ−１２０に対応するパッドを含む。また、第３電子部品１３０のパッド部はフレキシブル配線基板１２２の入力パッドＩＰＤ−１２０に対応するパッドを含む。 The pad portion of the display panel 110 includes a pad corresponding to the output pad OPD-120 of the flexible wiring board 122. Further, the pad portion of the third electronic component 130 includes a pad corresponding to the input pad IPD-120 of the flexible wiring board 122.

以下、表示パネル１１０のパッド部とフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０とを参照して第１乃至第３電子部品１１０、１２０、１３０の電気的結合構造をさらに具体的に説明する。第２電子部品１２０と第３電子部品１３０との電気的結合構造は後述する表示パネル１１０のパッド部とフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０との電気的結合構造に対応する。また、本実施形態による電子機器１００は第１乃至第３電子部品１１０、１２０、１３０を含むことと説明されたが、本発明の一実施形態によれば、第１電子部品１１０及び第３電子部品１３０の中でいずれか１つが省略されてもよい。 Hereinafter, the electrical coupling structure of the first to third electronic components 110, 120, and 130 will be described more specifically with reference to the pad portion of the display panel 110 and the output pad portion OPP-120 of the flexible wiring board 122. The electrically coupling structure of the second electronic component 120 and the third electronic component 130 corresponds to the electrical coupling structure of the pad portion of the display panel 110 and the output pad portion OPP-120 of the flexible wiring board 122, which will be described later. Further, it has been explained that the electronic device 100 according to the present embodiment includes the first to third electronic components 110, 120, 130, but according to one embodiment of the present invention, the first electronic component 110 and the third electron Any one of the parts 130 may be omitted.

図４Ａは図１に図示した２つの電子部品の分離されたパッド部を示した平面図である。図４Ｂは図１に図示した２つの電子部品の結合されたパッド部を示した平面図である。図４Ｃは図４Ｂに図示したＩＩ−ＩＩ’に沿う断面図である。 FIG. 4A is a plan view showing a separated pad portion of the two electronic components shown in FIG. FIG. 4B is a plan view showing a pad portion in which the two electronic components shown in FIG. 1 are connected. FIG. 4C is a cross-sectional view taken along the line II-II'shown in FIG. 4B.

図４Ａに示したように、表示パネル１１０はフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０に対応する入力パッド部ＩＰＰ−１１０を含む。入力パッド部ＩＰＰ−１１０はフレキシブル配線基板１２２の出力パッドＯＰＤ−１２０に対応する入力パッドＩＰＤ−１１０を含む。本実施形態で、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０とは１：１対応されることと図示したが、これに制限されない。本発明の他の実施形態で、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とはそれぞれ異なる個数のパッド及びそれぞれ異なる個数のパッド行を含んでもよい。 As shown in FIG. 4A, the display panel 110 includes an input pad unit IPP-110 corresponding to the output pad unit OPP-120 of the flexible wiring board 122. The input pad unit IPP-110 includes an input pad IPD-110 corresponding to the output pad OPD-120 of the flexible wiring board 122. In the present embodiment, it is shown that the input pad IPD-110 and the output pad OPD-120 have a 1: 1 correspondence, but the present invention is not limited to this. In another embodiment of the present invention, the input pad unit IPP-110 and the output pad unit OPP-120 may include different numbers of pads and different numbers of pad rows.

表示パネル１１０はフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０に対応する第１及び第２アライメントマークＡＭ１、ＡＭ１０を含む。第１及び第２アライメントマークＡＭ１、ＡＭ１０の中でいずれか１つは省略されてもよい。 The display panel 110 includes first and second alignment marks AM1 and AM10 corresponding to the first and second alignment marks AM2 and AM20 of the flexible wiring board 122. Any one of the first and second alignment marks AM1 and AM10 may be omitted.

図４Ｂに示したように、フレキシブル配線基板１２２の出力パッドＯＰＤ−１２０と表示パネル１１０の入力パッドＩＰＤ−１１０とは電気的に結合される。フレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０と表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とを利用して出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とを整列させ、第２方向軸Ａ２に沿ってアライメント補正を実施する。以後、ツール（ｔｏｏｌ）を利用して導電性接着フィルム１４０を介して出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とを結合させる。 As shown in FIG. 4B, the output pad OPD-120 of the flexible wiring board 122 and the input pad IPD-110 of the display panel 110 are electrically coupled. The output pad section OPP-120 and the input pad section IPP-110 are formed by using the first and second alignment marks AM2 and AM20 of the flexible wiring board 122 and the first and second alignment marks AM1 and AM10 of the display panel 110. Align and perform alignment correction along the second direction axis A2. After that, the output pad OPD-120 and the input pad IPD-110 are coupled to each other via the conductive adhesive film 140 by using a tool (tool).

図４Ｂでは説明を簡単にするため出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との対応するパッドが完全に重畳することと図示した。これに制限されなく、製造の時に発生した数値誤差又はボンディングの時に発生した数値誤差によって出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との対応するパッドは部分的に非重畳されてもよい。これについての詳細な説明は後述する。 FIG. 4B illustrates that the corresponding pads of the output pad OPD-120 and the input pad IPD-110 are completely superimposed for simplicity. Without being limited to this, the corresponding pads of the output pad OPD-120 and the input pad IPD-110 may be partially non-superimposed by a numerical error generated at the time of manufacturing or a numerical error generated at the time of bonding. A detailed description of this will be described later.

図４Ｃに示したように、表示パネル１１０のベース基板１１０−ＢＳ上に信号配線ＳＬ−１１０が配置される。ベース基板１１０−ＢＳ上に絶縁層１１０−ＩＬが配置される。絶縁層１１０−ＩＬはバリアー層、パッシベーション層を含む。入力パッドＩＰＤ−１１０は絶縁層１１０−ＩＬ上に配置され、絶縁層１１０−ＩＬに定義された貫通ホール１１０−ＩＬＯＰを通じて信号配線ＳＬ−１１０に結合される。 As shown in FIG. 4C, the signal wiring SL-110 is arranged on the base substrate 110-BS of the display panel 110. The insulating layer 110-IL is arranged on the base substrate 110-BS. The insulating layer 110-IL includes a barrier layer and a passivation layer. The input pad IPD-110 is arranged on the insulating layer 110-IL and is coupled to the signal wiring SL-110 through the through holes 110-ILOP defined in the insulating layer 110-IL.

フレキシブル配線基板１２２の絶縁層１２０−ＩＬ上に配線ＳＬ−１２０（図４Ｂ参照）及び配線ＳＬ−１２０に結合された出力パッドＯＰＤ−１２０が配置される。配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とは同一の層上に配置されてもよい。本発明の一実施形態で、配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とはその他の絶縁層を介して他の層上に配置されてもよい。この時、配線ＳＬ−１２０と出力パッドＯＰＤ−１２０とはその他の絶縁層に形成された貫通ホールを通じて結合される。 The wiring SL-120 (see FIG. 4B) and the output pad OPD-120 coupled to the wiring SL-120 are arranged on the insulating layer 120-IL of the flexible wiring board 122. The wiring SL-120 and the output pad OPD-120 may be arranged on the same layer. In one embodiment of the present invention, the wiring SL-120 and the output pad OPD-120 may be arranged on another layer via another insulating layer. At this time, the wiring SL-120 and the output pad OPD-120 are connected through a through hole formed in another insulating layer.

絶縁層１２０−ＩＬ上にソルダレジスト層１２０−ＳＲが配置される。出力パッドＯＰＤ−１２０はソルダレジスト層１２０−ＳＲに形成された貫通ホール１２０−ＳＲＯＰを通じて露出される。本発明の一実施形態で、ソルダレジスト層１２０−ＳＲは配線ＳＬ−１２０のみをカバーし、出力パッドＯＰＤ−１２０はカバーしなくともよい。 The solder resist layer 120-SR is arranged on the insulating layer 120-IL. The output pad OPD-120 is exposed through the through holes 120-SROP formed in the solder resist layer 120-SR. In one embodiment of the present invention, the solder resist layer 120-SR covers only the wiring SL-120 and does not have to cover the output pad OPD-120.

導電性接着フィルム１４０を通じて出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とが電気的に結合される。図示しなかったが、導電性接着フィルム１４０に含まれた複数の導電ボールを通じて複数の出力パッドＯＰＤ−１２０と複数の入力パッドＩＰＤ−１１０との中で対応する出力パッドと入力パッドとが各々電気的に結合されてもよい。 The output pad OPD-120 and the input pad IPD-110 are electrically coupled through the conductive adhesive film 140. Although not shown, the corresponding output pads and input pads in the plurality of output pads OPD-120 and the plurality of input pads IPD-110 are electrically connected through the plurality of conductive balls contained in the conductive adhesive film 140. May be combined.

図４Ｂに示したように、フレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０と表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とが第２方向軸Ａ２に沿って非整列されたことはボンディング工程の中で第２方向軸Ａ２に沿ってアライメント補正を実施したためである。アライメント補正によって出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０との中で対応する出力パッドと入力パッドとの結合面積（重畳面積）は増加する。アライメント補正によって結合面積が増加することは後述するように、出力パッドＯＰＤ−１２０と入力パッドＩＰＤ−１１０とが第１方向軸Ａ１に対して傾いた方向に延長された形状を有するためである。これについての詳細な説明は後述する。 As shown in FIG. 4B, the first and second alignment marks AM2 and AM20 of the flexible wiring board 122 and the first and second alignment marks AM1 and AM10 of the display panel 110 are not aligned along the second direction axis A2. This is because the alignment correction was performed along the second direction axis A2 in the bonding process. Due to the alignment correction, the coupling area (superimposed area) between the output pad OPD-120 and the input pad IPD-110 corresponding to the output pad and the input pad increases. The reason why the coupling area is increased by the alignment correction is that the output pad OPD-120 and the input pad IPD-110 have a shape extended in a direction inclined with respect to the first direction axis A1, as will be described later. A detailed description of this will be described later.

上述したボンディング工程の中でツールを利用する結合段階で、ツールから放出された熱によって出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とは第１方向軸Ａ１に沿って膨脹されてもよい。出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とはそれぞれ異なる比率に膨脹されてもよい。また、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０との各々は第１方向軸Ａ１に沿う位置にしたがってそれぞれ異なる比率に膨脹されてもよい。 In the bonding step using the tool in the above-mentioned bonding step, the output pad portion OPP-120 and the input pad portion IPP-110 may be inflated along the first direction axis A1 by the heat released from the tool. .. The output pad unit OPP-120 and the input pad unit IPP-110 may be inflated to different ratios. Further, each of the output pad unit OPP-120 and the input pad unit IPP-110 may be inflated to different ratios according to the positions along the first direction axis A1.

本実施形態によれば、結合段階で出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが第１方向軸Ａ１に沿って膨脹されても、対応する出力パッドと入力パッドとは第１方向軸Ａ１に沿う位置に関わらず、所定の結合面積（重畳面積）を有する。これは後述するように、出力パッドＯＰＤ−１２０及び入力パッドＩＰＤ−１１０の中で少なくともいずれか１つのパッドは第１方向軸Ａ１に沿ってそれぞれ異なるピッチを有するパッド群を含むからである。これについての詳細な説明は後述する。 According to the present embodiment, even if the output pad portion OPP-120 and the input pad portion IPP-110 are inflated along the first direction axis A1 at the coupling stage, the corresponding output pad and the input pad are in the first direction. It has a predetermined coupling area (superimposed area) regardless of the position along the axis A1. This is because, as will be described later, at least one of the output pad OPD-120 and the input pad IPD-110 includes a group of pads having different pitches along the first directional axis A1. A detailed description of this will be described later.

図５Ａ乃至図５Ｄは本発明の一実施形態に係る本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。図５Ｂは図５Ａに図示した延長線の一部のみを図示した。図５Ｃは第１パッドと第２パッドとを図示し、図５Ｄは多様なパッド形状を図示した。 5A to 5D are plan views showing a pad portion of a first electronic component according to an embodiment of the present invention according to an embodiment of the present invention. FIG. 5B shows only a part of the extension line shown in FIG. 5A. FIG. 5C illustrates the first pad and the second pad, and FIG. 5D illustrates various pad shapes.

図５Ａ及び図５Ｂに示したように、表示パネル１１０の入力パッド部ＩＰＰ−１１０は第１方向軸Ａ１に沿って配列された複数の入力パッドを含む。入力パッド部ＩＰＰ−１１０は中心線ＲＬを基準に左側に配置された第１パッド群ＰＧ１及び第２パッド群ＰＧ２、及び右側に配置された第３パッド群ＰＧ３及び第４パッド群ＰＧ４を含む。中心線ＲＬは第２方向軸Ａ２と平行になる仮想軸に入力パッド部ＩＰＰ−１１０の第１方向軸Ａ１に沿う中心に配置される。入力パッド部ＩＰＰ−１１０は中心線ＲＬに重畳し、平行な基準パッドＲＰＤをさらに含む。 As shown in FIGS. 5A and 5B, the input pad portion IPP-110 of the display panel 110 includes a plurality of input pads arranged along the first direction axis A1. The input pad unit IPP-110 includes a first pad group PG1 and a second pad group PG2 arranged on the left side with respect to the center line RL, and a third pad group PG3 and a fourth pad group PG4 arranged on the right side. The center line RL is arranged at the center along the first direction axis A1 of the input pad unit IPP-110 on the virtual axis parallel to the second direction axis A2. The input pad portion IPP-110 superimposes on the center line RL and further includes a parallel reference pad RPD.

本実施形態で、第１パッド群ＰＧ１と第３パッド群ＰＧ３とは中心線ＲＬを基準に対称であり、第２パッド群ＰＧ２と第４パッド群ＰＧ４とは中心線ＲＬを基準に対称である。但し、本発明はこれに制限されなく、第３パッド群ＰＧ３は第１パッド群ＰＧ１と異なる配列のパッドを含み、第４パッド群ＰＧ４は第２パッド群ＰＧ２と異なる配列のパッドを含んでもよい。また、第１パッド群ＰＧ１と第３パッド群ＰＧ３は中心線ＲＬを基準に対称的な配列をなすが、パッドの個数は異なってもよい。また、第２パッド群ＰＧ２と第４パッド群ＰＧ４とは中心線ＲＬを基準に対称的な配列をなすが、パッドの個数は異なってもよい。 In the present embodiment, the first pad group PG1 and the third pad group PG3 are symmetrical with respect to the center line RL, and the second pad group PG2 and the fourth pad group PG4 are symmetrical with respect to the center line RL. .. However, the present invention is not limited to this, and the third pad group PG3 may include pads having a different arrangement from the first pad group PG1, and the fourth pad group PG4 may include pads having a different arrangement from the second pad group PG2. .. Further, the first pad group PG1 and the third pad group PG3 form a symmetrical arrangement with respect to the center line RL, but the number of pads may be different. Further, the second pad group PG2 and the fourth pad group PG4 form a symmetrical arrangement with respect to the center line RL, but the number of pads may be different.

入力パッド部ＩＰＰ−１１０は２つ、３つ、又は５つ以上のパッド群を含んでもよいが、本実施形態では説明を簡単にするために４つのパッド群（即ち、第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４を含む入力パッド部ＩＰＰ−１１０を一例として図示した。第１パッド群ＰＧ１は複数の第１パッドＰＤ１を含み、第２パッド群ＰＧ２は複数の第２パッドＰＤ２を含む。また、第３パッド群ＰＧ３は複数の第３パッドＰＤ３を含み、第４パッド群ＰＧ４は複数の第４パッドＰＤ４を含む。３つのパッドを各々含む第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４を例示的に図示した。実質的に第１乃至第４パッドＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は図４Ａ及び図４Ｂに図示した入力パッドＩＰＤ−１１０である。 The input pad unit IPP-110 may include two, three, or five or more pad groups, but in the present embodiment, four pad groups (that is, first to fourth pads) are used for simplification of description. The input pad unit IPP-110 including the groups PG1, PG2, PG3, and PG4 is shown as an example. The first pad group PG1 includes a plurality of first pads PD1, and the second pad group PG2 includes a plurality of second pads PD2. The third pad group PG3 includes a plurality of third pad PD3s, and the fourth pad group PG4 includes a plurality of fourth pad PD4s. First to fourth pad groups PG1 and PG2 including three pads, respectively. , PG3 and PG4 are illustrated by way of example. Substantially, the first to fourth pads PD1, PD2, PD3 and PD4 are the input pads IPD-110 shown in FIGS. 4A and 4B.

複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４の各々は中心線ＲＬ及び第１方向軸Ａ１と交差する方向に延長された形状を有する。図５Ａには複数の第１パッドＰＤ１の延長された方向を示す延長線Ｌ１（以下、複数の第１線）、複数の第２パッドＰＤ２の延長された方向を示す延長線Ｌ２（以下、複数の第２線）、複数の第３パッドＰＤ３の延長された方向を示す延長線Ｌ３（以下、複数の第３線）、及び複数の第４パッドＰＤ４の延長された方向を示す延長線Ｌ４（以下、複数の第４線）が図示した。 Each of the plurality of first pad PD1, the plurality of second pad PD2, the plurality of third pad PD3, and the plurality of fourth pad PD4 has a shape extended in a direction intersecting the center line RL and the first direction axis A1. Have. In FIG. 5A, an extension line L1 (hereinafter, a plurality of first lines) indicating the extended direction of the plurality of first pad PD1s and an extension line L2 (hereinafter, a plurality of lines L2) indicating the extended directions of the plurality of second pad PD2s are shown. 2nd line), extension line L3 indicating the extended direction of the plurality of third pad PD3 (hereinafter, a plurality of third lines), and extension line L4 indicating the extended direction of the plurality of fourth pad PD4 (hereinafter, a plurality of third lines). Hereinafter, a plurality of fourth lines) are illustrated.

第１線Ｌ１は複数の第１パッドＰＤ１と同一の条件で定義される。例えば、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分する線として定義される。第１パッドＰＤ１が平行四辺形状を有する時、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分し、長辺と平行な線として定義される。第１パッドＰＤ１が平行四辺形状を有する時、第１線Ｌ１の各々は対応する第１パッドＰＤ１の面積を２等分する対角線、又は対角線と平行になる線として定義される。 The first line L1 is defined under the same conditions as the plurality of first pad PD1s. For example, each of the first lines L1 is defined as a line that divides the area of the corresponding first pad PD1 into two equal parts. When the first pad PD1 has a parallel quadrilateral shape, each of the first lines L1 divides the area of the corresponding first pad PD1 into two equal parts and is defined as a line parallel to the long side. When the first pad PD1 has a parallel quadrilateral shape, each of the first lines L1 is defined as a diagonal line that divides the area of the corresponding first pad PD1 into two equal parts, or a line parallel to the diagonal line.

第１線Ｌ１が定義されたのと同様に、第２線Ｌ２は複数の第２パッドＰＤ２に対して定義され、第３線Ｌ３は複数の第３パッドＰＤ３に対して同様に定義され、第４線Ｌ４は複数の第４パッドＰＤ４に対して同様に定義される。 The second line L2 is defined for the plurality of second pads PD2, the third line L3 is similarly defined for the plurality of third pads PD3, and the first line L1 is defined for the plurality of second pads PD2. The 4-line L4 is similarly defined for the plurality of fourth pad PD4s.

第１線Ｌ１は第１地点Ｐ１に収斂し、第２線Ｌ２は第２地点Ｐ２に収斂する。第１地点Ｐ１は中心線ＲＬ上に位置し、第２地点Ｐ２は中心線ＲＬの外に位置する。 The first line L1 converges at the first point P1, and the second line L2 converges at the second point P2. The first point P1 is located on the center line RL, and the second point P2 is located outside the center line RL.

第３線Ｌ３は第３地点Ｐ３に収斂し、第４線Ｌ４は第４地点Ｐ４に収斂する。第１地点Ｐ１と第３地点Ｐ３とは同一の位置にある。第４地点Ｐ４は中心線ＲＬを基準に第２地点Ｐ２に対称である地点に位置する。 The third line L3 converges at the third point P3, and the fourth line L4 converges at the fourth point P4. The first point P1 and the third point P3 are at the same position. The fourth point P4 is located at a point symmetrical with respect to the second point P2 with respect to the center line RL.

複数の第１線Ｌ１、複数の第２線Ｌ２、複数の第３線Ｌ３、及び複数の第４線Ｌ４は中心線ＲＬと所定の夾角をなす。複数の第１線Ｌ１と中心線ＲＬとがなす夾角はそれぞれ異なり、複数の第２線Ｌ２と中心線ＲＬとがなす夾角はそれぞれ異なる。 The plurality of first line L1, the plurality of second line L2, the plurality of third line L3, and the plurality of fourth line L4 form a predetermined angle with the center line RL. The edges formed by the plurality of first lines L1 and the center line RL are different from each other, and the edges formed by the plurality of second lines L2 and the center line RL are different from each other.

図５Ｂには複数の第１パッドＰＤ１の中で中心線ＲＬから最も外側に配置された第１パッド（以下、最外側の第１パッド）の第１線Ｌ１−１と中心線ＲＬとがなす夾角θ１１及び複数の第２パッドＰＤ２の中で中心線ＲＬから最も外側に配置された第２パッド（最外側の第２パッド）の第２線Ｌ２−１と中心線ＲＬとがなす夾角θ２１を図示した。 In FIG. 5B, the first line L1-1 and the center line RL of the first pad (hereinafter, the outermost first pad) arranged on the outermost side from the center line RL among the plurality of first pad PD1s are formed. The radius θ11 formed by the second line L2-1 and the center line RL of the second pad (outermost second pad) arranged on the outermost side of the center line RL among the edge angle θ11 and the plurality of second pads PD2. Illustrated.

複数の第１パッドＰＤ１の中で第ｎ番目のパッドの第１線と中心線ＲＬとがなす夾角θ１ｎは下の数式（１）を満足する。

Figure 0006960500
数式（１）中、ｎは２以上の自然数である。αは複数の第１パッドＰＤ１の第１線Ｌ１と中心線ＲＬとがなす夾角の変化量（以下、第１夾角の変化量）である。後述するように、αは複数の第１パッドＰＤ１のピッチ及び第１地点Ｐ１の位置によって決定される。 The dent angle θ1n formed by the first line of the nth pad and the center line RL among the plurality of first pads PD1 satisfies the following mathematical formula (1).
Figure 0006960500
 In formula (1), n is a natural number of 2 or more. α is the amount of change in the dent angle formed by the first line L1 and the center line RL of the plurality of first pad PD1s (hereinafter, the amount of change in the first dent angle). As will be described later, α is determined by the pitch of the plurality of first pads PD1 and the position of the first point P1.

第１夾角の変化量αは複数の第１パッドＰＤ１の夾角を全て測定した後、その変化量を算出する。また、第１夾角の変化量αは最外側の第１パッドの傾斜角と第ｎ番目の第１パッドの傾斜角とを各々測定した後、その差異値を算出し、差異値を第１パッドの個数に分けて平均変化量を算出することができる。図５Ｂには複数の第１パッドＰＤ１の中で最外側の第１パッドの第１線Ｌ１−１と第１方向軸Ａ１とがなす夾角γ１１及び複数の第２パッドＰＤ２の中で最外側の第２パッドの第２線Ｌ２−１と第１方向軸Ａ１とがなす夾角γ２１を図示した。 The amount of change α of the first angle is calculated after measuring all the angles of the plurality of first pads PD1. Further, for the amount of change α of the first angle, after measuring the inclination angle of the outermost first pad and the inclination angle of the nth first pad, the difference value is calculated and the difference value is calculated by the first pad. The average amount of change can be calculated by dividing into the number of. In FIG. 5B, the edge angle γ11 formed by the first line L1-1 of the outermost first pad and the first direction axis A1 among the plurality of first pad PD1s and the outermost side among the plurality of second pads PD2. The edge angle γ21 formed by the second line L2-1 of the second pad and the first direction axis A1 is shown.

複数の第１パッドＰＤ１の中で第ｎ番目のパッドの第１線と第１方向軸Ａ１とがなす夾角γ１ｎは下の数式（２）を満足する。夾角γ１ｎは下の数２のみでなく、数１のようなタイプに表示すこともできる。即ち、最外側の第１パッドの第１線Ｌ１−１と第１方向軸Ａ１とがなす夾角γ１１は９０−θ１１に表示することができる。

Figure 0006960500
Among the plurality of first pads PD1, the dent angle γ1n formed by the first line of the nth pad and the first direction axis A1 satisfies the following equation (2). The angle γ1n can be displayed not only in the lower number 2 but also in a type such as the number 1. That is, the edge angle γ11 formed by the first line L1-1 of the outermost first pad and the first direction axis A1 can be displayed at 90-θ11.
Figure 0006960500

複数の第２パッドＰＤ２の中で第ｍ番目のパッドの第２線と中心線ＲＬとがなす夾角θ２ｍは下の数式（３）を満足する。

Figure 0006960500
数式（３）中、ｍは２以上の自然数である。βは複数の第２パッドＰＤ２の第２線Ｌ２と中心線ＲＬとがなす夾角の変化量（以下、第２夾角の変化量）である。後述するように、βは複数の第２パッドＰＤ２のピッチ及び第２地点Ｐ２の位置によって決定される。βはαと同一であるか、或いは異なる。第２夾角の変化量βもやはり第１夾角の変化量αと同一の方式に測定される。 Among the plurality of second pads PD2, the dent angle θ2 m formed by the second line of the mth pad and the center line RL satisfies the following mathematical formula (3).
Figure 0006960500
 In formula (3), m is a natural number of 2 or more. β is the amount of change in the angle between the second line L2 and the center line RL of the plurality of second pads PD2 (hereinafter, the amount of change in the second angle). As will be described later, β is determined by the pitch of the plurality of second pads PD2 and the position of the second point P2. β is the same as or different from α. The amount of change β of the second angle is also measured by the same method as the amount of change α of the first angle.

また、第２パッド群ＰＧ２がＫ個の第２パッドを備える時、第Ｋ番目の第２パッドの第２線と中心線ＲＬとがなす夾角は複数の第１パッドＰＤ１の中で最外側の第１パッドの第１線Ｌ１−１と中心線ＲＬとがなす夾角θ１１とそれぞれ異なり、下の数式（４）を満たす。

Figure 0006960500
Further, when the second pad group PG2 includes K second pads, the angle formed by the second line of the Kth second pad and the center line RL is the outermost of the plurality of first pads PD1. The dent angle θ11 formed by the first line L1-1 and the center line RL of the first pad is different from each other, and the following mathematical formula (4) is satisfied.
Figure 0006960500

数式（５）のように第２パッド群ＰＧ２がＫ個の第２パッドを備える時、第Ｋ番目の第２パッドの第２線と中心線ＲＬとがなす夾角は最外側第１パッドの第１線Ｌ１−１と基準軸ＲＸとがなす夾角θ１１より大きい。第Ｋ番目の第２パッドは第２パッド第１パッド群ＰＧ１に最も隣接するパッドである。

Figure 0006960500
When the second pad group PG2 includes K second pads as shown in the formula (5), the angle formed by the second line of the Kth second pad and the center line RL is the first of the outermost first pads. It is larger than the deflection angle θ11 formed by the 1-line L1-1 and the reference axis RX. The K-th second pad is the pad closest to the second pad first pad group PG1.
Figure 0006960500

図５Ｃを参照して第１パッドＰＤ１と第２パッドＰＤ２とについてさらに詳細に説明する。第１パッドＰＤ１及び第２パッドＰＤ２の各々は第１方向軸Ａ１に沿う幅Ｗ１、Ｗ２が均一な平行四辺形状を有する。第１パッドＰＤ１は同一の幅Ｗ１を有し、第２パッドＰＤ２は同一の幅Ｗ２を有する。第１パッドＰＤ１の幅Ｗ１と第２パッドＰＤ２の幅Ｗ２とは同一であるか、或いは異なる。 The first pad PD1 and the second pad PD2 will be described in more detail with reference to FIG. 5C. Each of the first pad PD1 and the second pad PD2 has a parallel quadrilateral shape having uniform widths W1 and W2 along the first direction axis A1. The first pad PD1 has the same width W1 and the second pad PD2 has the same width W2. The width W1 of the first pad PD1 and the width W2 of the second pad PD2 are the same or different.

第１パッドＰＤ１及び第２パッドＰＤ２の中心線ＲＬ（図５Ａ及び図５Ｂ参照）に投影された長さは互いに同一である。複数の第１パッドＰＤ１の各々の延長線に沿って測定された長さと複数の第１パッドＰＤ１の各々のコサイン夾角（θ１ｎ、数１参照）の掛け算は実質的に同一である。複数の第２パッドＰＤ２の各々の延長線に沿って測定された長さと複数の第２パッドＰＤ２の各々のコサイン夾角（θ２ｍ、数３参照）の掛け算は実質的に同一である。 The lengths projected onto the center lines RL (see FIGS. 5A and 5B) of the first pad PD1 and the second pad PD2 are the same as each other. The multiplication of the length measured along the extension of each of the plurality of first pad PD1s and the cosine angle (θ1n, see equation 1) of each of the plurality of first pad PD1s is substantially the same. The multiplication of the length measured along the extension of each of the plurality of second pad PD2s and the cosine angle (θ2m, see Equation 3) of each of the plurality of second pads PD2 is substantially the same.

図５Ａに示したように、第１線Ｌ１と第２線Ｌ２とがそれぞれ異なる第１地点Ｐ１と第２地点Ｐ２とに収斂することは中心線ＲＬに対して傾いたパッドを含む第１パッド群ＰＧ１及び第２パッド群ＰＧ２が不連続的であるためである。ここで、不連続的であるとうことは第１パッド群ＰＧ１及び第２パッド群ＰＧ２がそれぞれ異なるピッチを有することを意味する。 As shown in FIG. 5A, the convergence of the first line L1 and the second line L2 to the first point P1 and the second point P2, which are different from each other, is the first pad including the pad inclined with respect to the center line RL. This is because the group PG1 and the second pad group PG2 are discontinuous. Here, discontinuity means that the first pad group PG1 and the second pad group PG2 have different pitches.

第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０は第１パッドＰＤ１の幅Ｗ１と隣接する第１パッドＰＤ１との間の間隔Ｇ１、Ｇ１０の合計として定義される。第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０は第２パッドＰＤ２の幅Ｗ２と隣接する第２パッドＰＤ２との間の間隔Ｇ２、Ｇ２０の合計として定義される。 The pitches PT1 and PT10 of the first pad group PG1 are defined as the sum of the intervals G1 and G10 between the width W1 of the first pad PD1 and the adjacent first pad PD1. The pitches PT2 and PT20 of the second pad group PG2 are defined as the sum of the intervals G2 and G20 between the width W2 of the second pad PD2 and the adjacent second pad PD2.

第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０は測定する位置によって異なる値を有する。これは第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０が第２方向軸Ａ２に沿って可変的であるためである。本実施形態で第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０は第１地点Ｐ１（図５Ａ及び図５Ｂ参照）から遠くなるほど、増加する。 The pitches PT1 and PT10 of the first pad group PG1 have different values depending on the measurement position. This is because the intervals G1 and G10 between the first pads PD1 are variable along the second direction axis A2. In the present embodiment, the intervals G1 and G10 between the first pad PD1 increase as the distance from the first point P1 (see FIGS. 5A and 5B) increases.

第２パッドＰＤ２間の間隔Ｇ２、Ｇ２０は第２地点Ｐ２（図５Ａ及び図５Ｂ参照）から遠くなるほど、増加する。第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０と同一の理由から第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０は測定する位置によって異なる値を有する。第１パッド群ＰＧ１と第２パッド群ＰＧ２とはそれぞれ異なるピッチＰＴ１／ＰＴ１０、ＰＴ２／ＰＴ２０を有する。第１パッド群ＰＧ１のピッチＰＴ１、ＰＴ１０と第２パッド群ＰＧ２のピッチＰＴ２、ＰＴ２０とは第１方向軸Ａ１と平行になる仮想線上で測定される。図５Ｃに示したようにそれぞれ異なる第１仮想線ＩＬ１と第２仮想線ＩＬ２との上で第１パッド群ＰＧ１と第２パッド群ＰＧ２とのピッチＰＴ１／ＰＴ１０、ＰＴ２／ＰＴ２０が測定される。 The distances G2 and G20 between the second pads PD2 increase as the distance from the second point P2 (see FIGS. 5A and 5B) increases. For the same reason as the pitches PT1 and PT10 of the first pad group PG1, the pitches PT2 and PT20 of the second pad group PG2 have different values depending on the measurement position. The first pad group PG1 and the second pad group PG2 have different pitches PT1 / PT10 and PT2 / PT20, respectively. The pitches PT1 and PT10 of the first pad group PG1 and the pitches PT2 and PT20 of the second pad group PG2 are measured on a virtual line parallel to the first direction axis A1. As shown in FIG. 5C, the pitches PT1 / PT10 and PT2 / PT20 of the first pad group PG1 and the second pad group PG2 are measured on the first virtual line IL1 and the second virtual line IL2, which are different from each other.

第１パッド群ＰＧ１は第１仮想線ＩＬ１上で測定された第１ピッチＰＴ１を有する。第１パッド群ＰＧ１は第２仮想線ＩＬ２上で測定された第２ピッチＰＴ１０を有する。第２パッド群ＰＧ２は第１仮想線ＩＬ１上で測定された第３ピッチＰＴ２を有する。第１パッド群ＰＧ１は第２仮想線ＩＬ２上で測定された第４ピッチＰＴ２０を有する。 The first pad group PG1 has a first pitch PT1 measured on the first virtual line IL1. The first pad group PG1 has a second pitch PT10 measured on the second virtual line IL2. The second pad group PG2 has a third pitch PT2 measured on the first virtual line IL1. The first pad group PG1 has a fourth pitch PT20 measured on the second virtual line IL2.

第１ピッチＰＴ１は第３ピッチＰＴ２より小さい。第２パッドＰＤ２の幅Ｗ２は第１パッドＰＤ１の幅Ｗ１より大きい。この時、第１仮想線ＩＬ１上で測定された隣接する第２パッドＰＤ２間の間隔Ｇ２は隣接する第１パッドＰＤ１間の間隔Ｇ１より大きいか、或いは同一である。本発明の一実施形態で第２パッドＰＤ２の幅Ｗ２は第１パッドＰＤ１の幅Ｗ１と同一であってもよい。この時、第１仮想線ＩＬ１上で測定された隣接する第２パッドＰＤ２間の間隔Ｇ２は隣接する第１パッドＰＤ１間の間隔Ｇ１より大きい。 The first pitch PT1 is smaller than the third pitch PT2. The width W2 of the second pad PD2 is larger than the width W1 of the first pad PD1. At this time, the distance G2 between the adjacent second pads PD2 measured on the first virtual line IL1 is larger than or the same as the distance G1 between the adjacent first pads PD1. In one embodiment of the present invention, the width W2 of the second pad PD2 may be the same as the width W1 of the first pad PD1. At this time, the distance G2 between the adjacent second pads PD2 measured on the first virtual line IL1 is larger than the distance G1 between the adjacent first pads PD1.

第１パッド群ＰＧ１は第２パッド群ＰＧ２より小さいピッチを有する。第２仮想線ＩＬ２上で測定された第２ピッチＰＴ１０は第４ピッチＰＴ２０より小さい。 The first pad group PG1 has a pitch smaller than that of the second pad group PG2. The second pitch PT10 measured on the second virtual line IL2 is smaller than the fourth pitch PT20.

仮想線ＩＬ１、ＩＬ２上で測定された第１パッド群ＰＧ１と第２パッド群ＰＧ２との間の間隔Ｇ３、Ｇ３０は隣接する第１パッドＰＤ１間の間隔Ｇ１、Ｇ１０と異なる。仮想線ＩＬ１、ＩＬ２上で測定された第１パッド群ＰＧ１と第２パッド群ＰＧ２との間の間隔Ｇ３、Ｇ３０は隣接する第２パッドＰＤ２間の間隔Ｇ２、Ｇ２０と同一であるか、或いは異なる。 The distances G3 and G30 between the first pad group PG1 and the second pad group PG2 measured on the virtual lines IL1 and IL2 are different from the distances G1 and G10 between the adjacent first pad PD1s. The distances G3 and G30 between the first pad group PG1 and the second pad group PG2 measured on the virtual lines IL1 and IL2 are the same as or different from the distances G2 and G20 between the adjacent second pad PD2. ..

別に図示しなかったが、入力パッド部ＩＰＰ−１１０は第２パッド部ＰＧ２の左側に配置されたパッド部群（以下、左側パッド群）及び第４パッド部ＰＧ４の右側に配置されたパッド群（以下、右側パッド群）をさらに含む。左側パッド群各々のパッドの延長線は特定な地点に収斂する。左側パッド群の収斂点はそれぞれ異なる。左側パッド群はそれぞれ異なるピッチを有する。左側パッド群のピッチは左側に行くほど、大きくなる。右側パッド群は左側パッド群と中心線ＲＬを基準に対称である。 Although not shown separately, the input pad portion IPP-110 is a pad portion group arranged on the left side of the second pad portion PG2 (hereinafter referred to as a left pad group) and a pad group arranged on the right side of the fourth pad portion PG4 (hereinafter, the left pad group). Hereinafter, the right pad group) is further included. Left pad group The extension of each pad converges at a specific point. The convergence points of the left pad group are different. The left pad group has different pitches. The pitch of the left pad group increases toward the left side. The right pad group is symmetrical with respect to the left pad group and the center line RL.

図５Ｄは多様なパッド形状を図示した。第１パッドＰＤ１及び第２パッドＰＤ２の各々は平行四辺形状を有する。図５Ｄ（１）は長辺Ｌ−Ｌと短辺Ｌ−Ｓとが各々平行になる典型的な平行四辺形状を図示した。図５Ｄ（２）のように、第１パッドＰＤ１及び第２パッドＰＤ２の各々は長辺Ｌ−Ｌが延長線Ｌと所定の夾角（σ）を有する非等辺台形又は等辺台形状を有する。図５Ｄ（３）のように長辺Ｌ−Ｌの各々は２つの辺を含む。２つの辺は延長線Ｌと同一であるか、或いは異なる所定の夾角（σ）を有する。 FIG. 5D illustrates various pad shapes. Each of the first pad PD1 and the second pad PD2 has a parallel quadrilateral shape. FIG. 5D (1) illustrates a typical parallel quadrilateral shape in which the long side LL and the short side LS are parallel to each other. As shown in FIG. 5D (2), each of the first pad PD1 and the second pad PD2 has an unequal trapezoidal shape or an equilateral trapezoidal shape in which the long side LL has an extension line L and a predetermined edging angle (σ). As shown in FIG. 5D (3), each of the long sides LL includes two sides. The two sides have predetermined edges (σ) that are the same as or different from the extension line L.

図５Ｄ（４）又は図５Ｄ（５）のように第１パッドＰＤ１及び第２パッドＰＤ２の各々は頂点が変形された平行四辺形状を有することもある。第１パッドＰＤ１及び第２パッドＰＤ２の各々は長辺Ｌ−Ｌと短辺Ｌ−Ｓとが結合される頂点領域がテーパーされるか、或いはラウンドされた平行四辺形状を有する。図５Ｄ（４）又は図５Ｄ（５）のようなパッドの形状は典型的な平行四辺形状に設計された後、製造誤差によって発生する。 As shown in FIG. 5D (4) or FIG. 5D (5), each of the first pad PD1 and the second pad PD2 may have a parallel quadrilateral shape with deformed vertices. Each of the first pad PD1 and the second pad PD2 has a parallel quadrilateral shape in which the apex region where the long side LL and the short side LS are connected is tapered or rounded. The pad shape as shown in FIG. 5D (4) or FIG. 5D (5) is designed into a typical parallel quadrilateral shape and then occurs due to manufacturing errors.

フレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０（図４Ａ及び図４ｂ参照）は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと同様に設計されたパッドを含む（図示せず）。 The output pad section OPP-120 (see FIGS. 4A and 4b) of the flexible wiring board 122 is a pad designed similarly to the pad of the input pad section IPP-110 of the display panel 110 described with reference to FIGS. 5A to 5D. (Not shown).

また、具体的な設計値は異なるが、フレキシブル配線基板１２２の入力パッドＩＰＤ−１２０は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと類似な配列及び形状のパッドを含む。 Further, although the specific design values are different, the input pad IPD-120 of the flexible wiring board 122 has an arrangement similar to that of the pad of the input pad portion IPP-110 of the display panel 110 described with reference to FIGS. 5A to 5D. Includes shaped pads.

図６乃至図１１は本発明の一実施形態に係る本発明の一実施形態に係る電子機器の第１電子部品のパッド部を示した平面図である。以下、図６乃至図１１を参照して本発明の一実施形態に係る本発明の一実施形態に係る第１電子部品のパッド部を説明する。但し、図５Ａ乃至図５Ｄを参照して説明した構成と重複される構成についての詳細な説明は省略する。 6 to 11 are plan views showing a pad portion of a first electronic component of an electronic device according to an embodiment of the present invention according to an embodiment of the present invention. Hereinafter, the pad portion of the first electronic component according to the embodiment of the present invention according to the embodiment of the present invention will be described with reference to FIGS. 6 to 11. However, detailed description of the configuration overlapping with the configuration described with reference to FIGS. 5A to 5D will be omitted.

図６を参照すれば、第１線Ｌ１は第１地点Ｐ１に収斂し、第２線Ｌ２は第２地点Ｐ２に収斂する。第１地点Ｐ１と第２地点Ｐ２とは中心線ＲＬ上でそれぞれ異なる位置にある。 Referring to FIG. 6, the first line L1 converges at the first point P1 and the second line L2 converges at the second point P2. The first point P1 and the second point P2 are at different positions on the center line RL.

第３線Ｌ３は第３地点Ｐ３に収斂し、第３地点Ｐ３は中心線ＲＬ上で第１地点Ｐ１と同一の位置にある。また、第４線Ｌ４は第４地点Ｐ４に収斂し、第４地点Ｐ４は中心線ＲＬ上で第２地点Ｐ２と同一の位置にある。 The third line L3 converges at the third point P3, and the third point P3 is at the same position as the first point P1 on the center line RL. Further, the fourth line L4 converges at the fourth point P4, and the fourth point P4 is at the same position as the second point P2 on the center line RL.

本発明の一実施形態において、第１及び第３地点Ｐ１、Ｐ３から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２、Ｐ４から基準パッドＲＰＤまでの離隔距離ｄ２より小さい。 In one embodiment of the present invention, the separation distance d1 from the first and third points P1 and P3 to the reference pad RPD is smaller than the separation distance d2 from the second and fourth points P2 and P4 to the reference pad RPD.

図７を参照すれば、第１地点Ｐ１と第３地点Ｐ３は中心線ＲＬ上で同一の位置にあり、第２地点Ｐ２と第４地点Ｐ４は中心線ＲＬ上で同一の位置にある。 Referring to FIG. 7, the first point P1 and the third point P3 are at the same position on the center line RL, and the second point P2 and the fourth point P4 are at the same position on the center line RL.

本発明の一実施形態において、第１及び第３地点Ｐ１、Ｐ３から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２、Ｐ４から基準パッドＲＰＤまでの離隔距離ｄ２より大きい。 In one embodiment of the present invention, the separation distance d1 from the first and third points P1 and P3 to the reference pad RPD is larger than the separation distance d2 from the second and fourth points P2 and P4 to the reference pad RPD.

図８を参照すれば、第１地点Ｐ１と第３地点Ｐ３とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２及び第４地点Ｐ４は第１方向軸Ａ１と平行になり、第１地点Ｐ１及び第３地点Ｐ３を通過する平行線ＰＬ上に位置する。また、第２地点Ｐ２は中心線ＲＬの左側に位置し、第４地点Ｐ４は中心線ＲＬの右側に位置する。 Referring to FIG. 8, the first point P1 and the third point P3 are at the same position on the center line RL. The second point P2 and the fourth point P4 are parallel to the first direction axis A1 and are located on the parallel line PL passing through the first point P1 and the third point P3. Further, the second point P2 is located on the left side of the center line RL, and the fourth point P4 is located on the right side of the center line RL.

図９を参照すれば、第１地点Ｐ１と第３地点Ｐ３とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬと交差（たとえば、直交）し、第１地点Ｐ１と第３地点Ｐ３と交わる平行線ＰＬ上に位置する。また、第２地点Ｐ２は中心線ＲＬの右側に位置し、第４地点Ｐ４は中心線ＲＬの左側に位置する。 Referring to FIG. 9, the first point P1 and the third point P3 are at the same position on the center line RL. The second point P2 and the fourth point P4 intersect the center line RL (for example, orthogonally) and are located on the parallel line PL where the first point P1 and the third point P3 intersect. Further, the second point P2 is located on the right side of the center line RL, and the fourth point P4 is located on the left side of the center line RL.

図１０を参照すれば、中心線ＲＬと平行なサブ中心線ＲＬ１、ＲＬ２が定義される。サブ中心線ＲＬ１、ＲＬ２の中で第１サブ中心線ＲＬ１は中心線ＲＬと第１パッド群ＰＧ１との間に配置され、第２サブ中心線ＲＬ２は中心線ＲＬと第３パッド群ＰＧ３との間に配置される。 With reference to FIG. 10, sub-center lines RL1 and RL2 parallel to the center line RL are defined. Among the sub center lines RL1 and RL2, the first sub center line RL1 is arranged between the center line RL and the first pad group PG1, and the second sub center line RL2 is the center line RL and the third pad group PG3. Placed in between.

入力パッド部ＩＰＰ−１１０はサブ中心線ＲＬ１、ＲＬ２に重畳し、サブ中心線ＲＬ１、ＲＬ２と平行な方向に延長された第１及び第２基準パッドＲＰＤ１、ＲＰＤ２をさらに含む。第１及び第２基準パッドＲＰＤ１、ＲＰＤ２は第１パッド群ＰＧ１と第３パッド群ＰＧ３との間に配置される。 The input pad unit IPP-110 further includes first and second reference pads RPD1 and RPD2 which are superimposed on the sub center lines RL1 and RL2 and extended in a direction parallel to the sub center lines RL1 and RL2. The first and second reference pads RPD1 and RPD2 are arranged between the first pad group PG1 and the third pad group PG3.

第１線Ｌ１が収斂する第１地点Ｐ１は第１サブ中心線ＲＬ１上に位置し、第３線Ｌ３が収斂する第３地点Ｐ３は第２サブ中心線ＬＲ２上に位置する。また、第２線Ｌ２は収斂する第２地点Ｐ２は第４線Ｌ４が収斂する第４地点Ｐ４と同一の位置にあり、第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬに位置する。第２地点Ｐ２及び第４地点Ｐ４は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。 The first point P1 where the first line L1 converges is located on the first sub-center line RL1, and the third point P3 where the third line L3 converges is located on the second sub-center line LR2. Further, the second point P2 where the second line L2 converges is at the same position as the fourth point P4 where the fourth line L4 converges, and the second point P2 and the fourth point P4 are located at the center line RL. The second point P2 and the fourth point P4 are located between the first sub center line RL1 and the second sub center line RL2 outside the center line RL.

図１１を参照すれば、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には基準パッドが配置されないこともあり得る。第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には中心線ＲＬのみが定義される。 With reference to FIG. 11, it is possible that the reference pad is not arranged between the first pad group PG1 and the third pad group PG3. Only the center line RL is defined between the first pad group PG1 and the third pad group PG3.

図１２は本発明の一実施形態に係る電子機器の電子部品が結合されたパッド部を示した平面図である。以下、図１２を参照して本発明の一実施形態に係る電子機器を説明する。但し、図１乃至図１１を参照して説明した構成と重複される構成についての詳細な説明は省略する。 FIG. 12 is a plan view showing a pad portion to which electronic components of an electronic device according to an embodiment of the present invention are connected. Hereinafter, the electronic device according to the embodiment of the present invention will be described with reference to FIG. However, a detailed description of a configuration that overlaps with the configuration described with reference to FIGS. 1 to 11 will be omitted.

フレキシブル配線基板１２２の出力パッドＯＰＤ−１２０は表示パネル１１０の入力パッドＩＰＤ−１１０に電気的に接続される。本実施形態で第２電子部品１２０（図３Ａ及び図３Ｂ参照）はフレキシブル配線基板１２２のみを含む。図示しなかったが、データ駆動回路１２５（図３Ａ及び図３Ｂ参照）は表示パネル１１０の非表示領域ＢＡに配置されてもよい。本実施形態で駆動チップの例としてデータ駆動回路１２５を説明したが、駆動チップの種類は変更してもよい。 The output pad OPD-120 of the flexible wiring board 122 is electrically connected to the input pad IPD-110 of the display panel 110. In this embodiment, the second electronic component 120 (see FIGS. 3A and 3B) includes only the flexible wiring board 122. Although not shown, the data drive circuit 125 (see FIGS. 3A and 3B) may be located in the non-display area BA of the display panel 110. Although the data drive circuit 125 has been described as an example of the drive chip in this embodiment, the type of the drive chip may be changed.

表示パネル１１０は非表示領域ＢＡに配置されたデータ駆動回路接続用パッド部ＩＰＰ−１１０’、ＯＰＰ−１１０’をさらに含む。接続用パッド部ＩＰＰ−１１０’、ＯＰＰ−１１０’は入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’を含む。入力パッド部ＩＰＰ−１１０’は入力パッドＩＰＤ−１１０’を含み、出力パッド部ＯＰＰ−１１０’は出力パッドＯＰＤ−１１０’を含む。 The display panel 110 further includes the data drive circuit connection pad portions IPP-110'and OPP-110' arranged in the non-display area BA. The connection pad unit IPP-110'and OPP-110' include an input pad unit IPP-110' and an output pad unit OPP-110'. The input pad unit IPP-110'includes the input pad IPD-110', and the output pad unit OPP-110' includes the output pad OPD-110'.

具体的な設計値は異なるが、出力パッド部ＯＰＰ−１１０’は図５Ａ乃至図５Ｄを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０のパッドと類似な配列及び形状のパッドを含む。また、出力パッド部ＯＰＰ−１１０’は図６乃至図１１に図示した入力パッド部ＩＰＰ−１１０のパッドと類似なパターンのパッドを含む。入力パッド部ＩＰＰ−１１０’は出力パッド部ＯＰＰ−１１０’のパッドと同一であるか、或いは出力パッド部ＯＰＰ−１１０’のパッドと第１方向軸Ａ１に対して対称であるパッドを含む。 Although the specific design values are different, the output pad section OPP-110'includes pads having a similar arrangement and shape to the pads of the input pad section IPP-110 of the display panel 110 described with reference to FIGS. 5A to 5D. .. Further, the output pad unit OPP-110'includes a pad having a pattern similar to that of the input pad unit IPP-110 shown in FIGS. 6 to 11. The input pad unit IPP-110'includes a pad that is the same as the pad of the output pad unit OPP-110', or that is symmetrical with the pad of the output pad unit OPP-110' with respect to the first direction axis A1.

表示パネル１１０の入力パッドＩＰＤ−１１０は信号配線ＳＬ−１１０の中で一部を通じてデータ駆動回路接続用入力パッド部ＩＰＰ−１１０’に結合される。図示しなかったが、信号配線ＳＬ−１１０の中で他の一部はデータ駆動回路接続用出力パッド部ＯＰＰ−１１０’に直接結合されてもよい。表示パネル１１０の入力パッドＩＰＤ−１１０は信号配線ＳＬ−１１０の中でその他の一部を通じて未図示したゲート配線又はデータ配線に直接結合されてもよい。 The input pad IPD-110 of the display panel 110 is coupled to the data drive circuit connection input pad unit IPP-110'through a part of the signal wiring SL-110. Although not shown, the other part of the signal wiring SL-110 may be directly coupled to the data drive circuit connection output pad portion OPP-110'. The input pad IPD-110 of the display panel 110 may be directly coupled to the gate wiring or data wiring (not shown) through other parts of the signal wiring SL-110.

データ駆動回路１２５は入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’に対応するパッド部を含む。データ駆動回路１２５は入力パッド部ＩＰＰ−１１０’と同様に設計されたパッド部及び出力パッド部ＯＰＰ−１１０’と同様に設計されたパッド部を含む。データ駆動回路１２５のパッド部は未図示した導電性接着フィルムを通じて入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’に電気的に結合される。即ち、データ駆動回路１２５と入力パッド部ＩＰＰ−１１０’及び出力パッド部ＯＰＰ−１１０’との結合構造は図４Ａ乃至図４Ｃを参照して説明した表示パネル１１０の入力パッド部ＩＰＰ−１１０及びフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０の結合構造と実質的に同一である。 The data drive circuit 125 includes a pad unit corresponding to the input pad unit IPP-110'and the output pad unit OPP-110'. The data drive circuit 125 includes a pad section designed in the same manner as the input pad section IPP-110'and a pad section designed in the same manner as the output pad section OPP-110'. The pad portion of the data drive circuit 125 is electrically coupled to the input pad portion IPP-110'and the output pad portion OPP-110' through a conductive adhesive film (not shown). That is, the coupling structure of the data drive circuit 125 and the input pad unit IPP-110'and the output pad unit OPP-110' is the input pad unit IPP-110 and flexible of the display panel 110 described with reference to FIGS. 4A to 4C. It is substantially the same as the coupling structure of the output pad portion OPP-120 of the wiring board 122.

図１３は本発明の一実施形態に係る電子機器のボンディング工程を示したフローチャートである。図１４Ａは本発明の一実施形態に係るボンディング工程の中で整列段階を示した平面図である。図１４Ｂは本発明の一実施形態に係るボンディング工程の中でｙ軸補正段階を示した平面図である。図１４Ｃは本発明の一実施形態に係るボンディング工程の中で結合段階を示した平面図である。 FIG. 13 is a flowchart showing a bonding process of an electronic device according to an embodiment of the present invention. FIG. 14A is a plan view showing an alignment step in the bonding step according to the embodiment of the present invention. FIG. 14B is a plan view showing a y-axis correction step in the bonding step according to the embodiment of the present invention. FIG. 14C is a plan view showing a bonding step in the bonding step according to the embodiment of the present invention.

図１４Ａ乃至図１４Ｃには第１乃至第４パッド群ＰＧ１乃至ＰＧ４を含む入力パッド部ＩＰＰ−１１０及び第１乃至第４パッド群ＰＧ１０乃至ＰＧ４０を含む出力パッド部ＯＰＰ−１２０を例示的に図示した。入力パッド部ＩＰＰ−１１０のパッド群の各々は２つの入力パッドを含み、出力パッド部ＯＰＰ−１２０のパッド群の各々は２つの出力パッドを含む。本実施形態で入力パッド部ＩＰＰ−１１０の入力パッドの各々の延長線に沿う長さは出力パッド部ＯＰＰ−１２０の出力パッドＯＰＤ−１２０の各々の延長線に沿う長さより大きい。図面を簡略に示すために出力パッド部ＯＰＰ−１２０の出力パッドの延長線は図示していない。 14A to 14C schematically show an input pad unit IPP-110 including the first to fourth pad groups PG1 to PG4 and an output pad unit OPP-120 including the first to fourth pad groups PG10 to PG40. .. Each of the pad groups of the input pad unit IPP-110 includes two input pads, and each of the pad groups of the output pad unit OPP-120 includes two output pads. In the present embodiment, the length along each extension line of the input pad of the input pad unit IPP-110 is larger than the length along each extension line of the output pad OPD-120 of the output pad unit OPP-120. The extension line of the output pad of the output pad unit OPP-120 is not shown for the sake of simplicity.

図１３を参照すれば、先ず入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを整列する（Ｓ６０１）。図１４Ａに示したように、表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０とを利用して整列させる。表示パネル１１０の第１及び第２アライメントマークＡＭ１、ＡＭ１０とフレキシブル配線基板１２２の第１及び第２アライメントマークＡＭ２、ＡＭ２０とを第２方向軸Ａ２の変位を一致させる。ボンディング方法を説明することにおいて、第２方向軸Ａ２はＹ軸を示し、第１方向軸Ａ１はＸ軸を示す。 Referring to FIG. 13, first, the input pad unit IPP-110 and the output pad unit OPP-120 are aligned (S601). As shown in FIG. 14A, the first and second alignment marks AM1 and AM10 of the display panel 110 and the first and second alignment marks AM2 and AM20 of the flexible wiring board 122 are used for alignment. The first and second alignment marks AM1 and AM10 of the display panel 110 and the first and second alignment marks AM2 and AM20 of the flexible wiring board 122 are aligned with the displacement of the second direction axis A2. In explaining the bonding method, the second direction axis A2 indicates the Y axis, and the first direction axis A1 indicates the X axis.

入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを同様に設計しても、フレキシブル配線基板１２２又は表示パネル１１０の製造誤差によって、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのＸ軸に沿う変位が一致しないこともあり得る。例えば、製造工程の中で温度及び湿度の影響によってフレキシブル配線基板１２２の出力パッド部ＯＰＰ−１２０は設計値よりＸ軸に収斂する。言い換えれば、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０との各々は設計されたことと異なるピッチを有する。 Even if the input pad unit IPP-110 and the output pad unit OPP-120 are designed in the same manner, the input pad unit IPP-110 and the output pad unit OPP-120 may be combined due to a manufacturing error of the flexible wiring board 122 or the display panel 110. It is possible that the displacements along the X-axis do not match. For example, in the manufacturing process, the output pad portion OPP-120 of the flexible wiring board 122 converges on the X-axis from the design value due to the influence of temperature and humidity. In other words, each of the input pad section IPP-110 and the output pad section OPP-120 has a different pitch than designed.

これにより、入力パッド部ＩＰＰ−１１０の第１及び第３パッド群ＰＧ１、ＰＧ３の入力パッドの延長線は同一の位置に配置された第１地点Ｐ１及び第３地点Ｐ３に収斂し、入力パッド部ＩＰＰ−１１０の第２及び第４パッド群ＰＧ２、ＰＧ４の入力パッドの延長線は同一の位置に配置された第２地点Ｐ２及び第４地点Ｐ４に収斂する。出力パッド部ＯＰＰ−１２０の第１及び第３パッド群ＰＧ１０、ＰＧ３０の出力パッドの延長線は同一の位置に配置された第５地点Ｐ１０及び第７地点Ｐ３０に収斂し、出力パッド部ＯＰＰ−１２０の第２及び第４パッド群ＰＧ２０、ＰＧ４０の出力パッドの延長線は同一の位置に配置された第６地点Ｐ２０及び第８地点Ｐ４０に収斂する。第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と異なる位置に配置される。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と異なる位置に配置される。 As a result, the extension lines of the input pads of the first and third pad groups PG1 and PG3 of the input pad unit IPP-110 converge to the first point P1 and the third point P3 arranged at the same position, and the input pad unit The extension lines of the input pads of the second and fourth pad groups PG2 and PG4 of the IPP-110 converge to the second point P2 and the fourth point P4 arranged at the same position. The extension lines of the output pads of the first and third pad groups PG10 and PG30 of the output pad section OPP-120 converge at the fifth point P10 and the seventh point P30 arranged at the same position, and the output pad section OPP-120 The extension lines of the output pads of the second and fourth pad groups PG20 and PG40 of the above converge to the sixth point P20 and the eighth point P40 arranged at the same position. The fifth point P10 and the seventh point P30 are arranged at different positions from the first point P1 and the third point P3. The sixth point P20 and the eighth point P40 are arranged at different positions from the second point P2 and the fourth point P4.

次の、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのＸ軸に沿う変位誤差ΔＸを測定する（Ｓ６０２）。図１４Ａに示したように、表示パネル１１０の第１アライメントマークＡＭ１とフレキシブル配線基板１２２の第１アライメントマークＡＭ２との間の変位差ΔＸ１又は表示パネル１１０の第２アライメントマークＡＭ１０とフレキシブル配線基板１２２の第２アライメントマークＡＭ２０との間の変位差ΔＸ２を測定する。 Next, the displacement error ΔX along the X axis between the input pad unit IPP-110 and the output pad unit OPP-120 is measured (S602). As shown in FIG. 14A, the displacement difference ΔX1 between the first alignment mark AM1 of the display panel 110 and the first alignment mark AM2 of the flexible wiring board 122 or the second alignment mark AM10 of the display panel 110 and the flexible wiring board 122 The displacement difference ΔX2 with the second alignment mark AM20 is measured.

次に、変位誤差ΔＸを判断する（Ｓ６０３）。変位誤差ΔＸが基準値以下、例えば、変位誤差ΔＸが０であれば、製造誤差は発生していないことと判断する。したがって、直ちに入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを結合する（Ｓ６０４）。基準値は入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０との数値によって所定の範囲で設定される。 Next, the displacement error ΔX is determined (S603). If the displacement error ΔX is equal to or less than the reference value, for example, if the displacement error ΔX is 0, it is determined that no manufacturing error has occurred. Therefore, the input pad unit IPP-110 and the output pad unit OPP-120 are immediately coupled (S604). The reference value is set within a predetermined range by the numerical values of the input pad unit IPP-110 and the output pad unit OPP-120.

変位誤差ΔＸが基準値より大きければ、製造誤差が発生したことと判断する。したがって、ｙ軸補正値ΔＹを算出する（Ｓ６０５）。但し、ｙ軸補正値ΔＹを算出する過程はＸ軸に沿う変位誤差ΔＸが許容範囲内にある場合に実施する。即ち、Ｘ軸に沿う変位誤差ΔＸが基準値より非常に大きい場合、不良として取り扱われる。 If the displacement error ΔX is larger than the reference value, it is determined that a manufacturing error has occurred. Therefore, the y-axis correction value ΔY is calculated (S605). However, the process of calculating the y-axis correction value ΔY is performed when the displacement error ΔX along the X-axis is within the permissible range. That is, if the displacement error ΔX along the X axis is much larger than the reference value, it is treated as a defect.

ｙ軸補正値ΔＹは下の数式（６）に示す計算式によって算出される。

Figure 0006960500
数式（６）中、θはサンプリングパッドの延長線と中心線ＲＬとの夾角として定義される。サンプリングパッドは最外側に配置されたパッドである。 The y-axis correction value ΔY is calculated by the formula shown in the following formula (6).
Figure 0006960500
 In equation (6), θ is defined as the angle between the extension line of the sampling pad and the center line RL. The sampling pad is the outermost pad.

図１４Ａに示したように、サンプリングパッドは第２アライメントマークＡＭ１０に結合された入力パッドＩＰＤ−１１０又は第２アライメントマークＡＭ２０に結合された出力パッドＯＰＤ−１２０である。 As shown in FIG. 14A, the sampling pad is an input pad IPD-110 coupled to the second alignment mark AM10 or an output pad OPD-120 coupled to the second alignment mark AM20.

数式（６）によってｙ軸補正値ΔＹが算出されれば、図１４Ｂに示したように、ｙ軸補正を実施する（Ｓ６０６）。表示パネル１１０とフレキシブル配線基板１２２との中でいずれか１つを第２方向軸Ａ２に沿ってｙ軸補正値ΔＹ程度上／下方向に移動させてｙ軸補正を実施する。これにより、図１４Ｂに示したように、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０との対応するパッドの重畳面積が増加する。 If the y-axis correction value ΔY is calculated by the mathematical formula (6), the y-axis correction is performed as shown in FIG. 14B (S606). The y-axis correction is performed by moving any one of the display panel 110 and the flexible wiring board 122 upward / downward by about y-axis correction value ΔY along the second direction axis A2. As a result, as shown in FIG. 14B, the overlapping area of the corresponding pads of the input pad IPD-110 and the output pad OPD-120 increases.

ｙ軸補正によって、第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と実質的に同一の位置に配置されてもよい。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と実質的に同一の位置に配置されてもよい。 Due to the y-axis correction, the fifth point P10 and the seventh point P30 may be arranged at substantially the same positions as the first point P1 and the third point P3. The sixth point P20 and the eighth point P40 may be arranged at substantially the same positions as the second point P2 and the fourth point P4.

本発明の一実施形態で、ｙ軸補正値ΔＹ算出とｙ軸補正とは他の方法によって行ってもよい。表示パネル１１０とフレキシブル配線基板１２２との中でいずれか１つを第２方向軸Ａ２に沿って上／下方向に移動させながら、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０との重畳面積が最大である地点を選定する。 In one embodiment of the present invention, the y-axis correction value ΔY calculation and the y-axis correction may be performed by other methods. While moving any one of the display panel 110 and the flexible wiring board 122 upward / downward along the second direction axis A2, the overlapping area of the input pad IPD-110 and the output pad OPD-120 is increased. Select the largest point.

ｙ軸補正を実施した後、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを結合する（Ｓ６０４）。ツールを利用して導電性接着フィルム１４０を介して入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とを熱圧着する。 After performing the y-axis correction, the input pad unit IPP-110 and the output pad unit OPP-120 are coupled (S604). The input pad portion IPP-110 and the output pad portion OPP-120 are thermocompression bonded via the conductive adhesive film 140 using a tool.

ツールから放出された熱によって出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とは第１方向軸Ａ１に沿って膨張していてもよい。実質的にフレキシブル配線基板１２２は表示パネル１１０より熱膨張率が大きいので、出力パッド部ＯＰＰ−１２０は入力パッド部ＩＰＰ−１１０よりさらに多く膨脹することがある。また、出力パッド部ＯＰＰ−１２０は第１方向軸Ａ１に沿う位置にしたがってそれぞれ異なる比率に膨張する。 The output pad portion OPP-120 and the input pad portion IPP-110 may be expanded along the first direction axis A1 by the heat released from the tool. Since the flexible wiring board 122 has a substantially higher coefficient of thermal expansion than the display panel 110, the output pad portion OPP-120 may expand more than the input pad portion IPP-110. Further, the output pad portion OPP-120 expands to different ratios according to the position along the first direction axis A1.

図１４Ｃに示したように、熱圧着された後に出力パッドＯＰＤ−１２０は対応する入力パッドＩＰＤ−１１０に対して中心線ＲＬから外側にシフトされる。出力パッドＯＰＤ−１２０が第１方向軸Ａ１に沿って膨脹したためである。中心線ＲＬから外側に配置されるほど、出力パッドＯＰＤ−１２０のシフトされた変位は増加する。 As shown in FIG. 14C, after thermocompression bonding, the output pad OPD-120 is shifted outward from the centerline RL with respect to the corresponding input pad IPD-110. This is because the output pad OPD-120 has expanded along the first direction axis A1. The shifted displacement of the output pad OPD-120 increases as it is located outside the center line RL.

これにより、第５地点Ｐ１０及び第７地点Ｐ３０は第１地点Ｐ１及び第３地点Ｐ３と異なる位置に配置される。第６地点Ｐ２０及び第８地点Ｐ４０は第２地点Ｐ２及び第４地点Ｐ４と異なる位置に配置される。 As a result, the fifth point P10 and the seventh point P30 are arranged at different positions from the first point P1 and the third point P3. The sixth point P20 and the eighth point P40 are arranged at different positions from the second point P2 and the fourth point P4.

本発明の一実施形態に係る電子機器はツールを利用する熱圧着工程で出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが上述したように変形されても、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０との電気的結合の信頼性が向上される。 In the electronic device according to the embodiment of the present invention, even if the output pad section OPP-120 and the input pad section IPP-110 are deformed as described above in the thermocompression bonding step using a tool, the output pad section OPP-120 and the output pad section OPP-120 The reliability of the electrical coupling with the input pad portion IPP-110 is improved.

本発明の一実施形態に係る電子機器は図５Ｃを参照して説明したように、出力パッドＯＰＤ−１２０がピッチが他のパッド群ＰＧ１乃至ＰＧ４を含み、入力パッドＩＰＤ−１１０がピッチが他のパッド群ＰＧ１０乃至ＰＧ４０を含むので、出力パッド部ＯＰＰ−１２０と入力パッド部ＩＰＰ−１１０とが第１方向軸Ａ１に沿って非等方的に膨脹した場合、対応する出力パッドと入力パッドとの結合面積は所定の面積より大きくなる。したがって、対応する出力パッドと入力パッドとは基準値以下のコンタクト抵抗を有する。 In the electronic device according to the embodiment of the present invention, as described with reference to FIG. 5C, the output pad OPD-120 includes other pad groups PG1 to PG4, and the input pad IPD-110 has another pitch. Since the pad groups PG10 to PG40 are included, when the output pad section OPP-120 and the input pad section IPP-110 expand anisotropically along the first directional axis A1, the corresponding output pad and input pad The combined area is larger than the predetermined area. Therefore, the corresponding output pad and input pad have a contact resistance equal to or less than the reference value.

相対的に膨脹率が小さい第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０は相対的に小さい比率に結合面積が減少する。相対的に膨脹率が大きい第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は相対的に大きい比率に結合面積が減少する。それにも拘らず、第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０より大きい幅を有するので、所定の面積より大きい結合面積を有する。 The output pad OPD-120 of the first pad group PG10, which has a relatively small expansion rate, has a relatively small coupling area. The output pad OPD-120 of the second pad group PG20 having a relatively large expansion rate has a relatively large coupling area. Nevertheless, since the output pad OPD-120 of the second pad group PG20 has a width larger than the output pad OPD-120 of the first pad group PG10, it has a coupling area larger than a predetermined area.

また、相対的に膨脹率が大きい第２パッド群ＰＧ２０の出力パッドＯＰＤ−１２０は、第１パッド群ＰＧ１０の出力パッドＯＰＤ−１２０の間隔Ｇ１、Ｇ１０より相対的に大きい間隔Ｇ２、Ｇ２０に離隔されたので、対応する入力パッドＩＰＤ−１１０に隣接する入力パッドに電気的に結合されないことになる。即ち、誤接続が防止される。このような誤接続は第２パッド群ＰＧ２の入力パッドＩＰＤ−１１０が相対的に大きい間隔Ｇ２、Ｇ２０に離隔されたので、さらに減少する。 Further, the output pad OPD-120 of the second pad group PG20 having a relatively large expansion rate is separated by intervals G1 and G2 and G20 which are relatively larger than the intervals G1 and G10 of the output pads OPD-120 of the first pad group PG10. Therefore, it will not be electrically coupled to the input pad adjacent to the corresponding input pad IPD-110. That is, erroneous connection is prevented. Such misconnection is further reduced because the input pads IPD-110 of the second pad group PG2 are separated by relatively large intervals G2 and G20.

図１４Ａ乃至図１４Ｃは入力パッド部ＩＰＰ−１１０の第１乃至第４地点Ｐ１、Ｐ２、Ｐ３、Ｐ４が表示パネル１１０側に位置するように設計されたパッド構造を例示的に図示した。この時、出力パッド部ＯＰＰ−１２０の第５乃至第８地点Ｐ１０、Ｐ２０、Ｐ３０、Ｐ４０もやはり表示パネル１１０側に位置するように設計されたパッド構造を有する。しかし、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とのパッド構造はこれに限定されない。 14A to 14C schematically show a pad structure designed so that the first to fourth points P1, P2, P3, and P4 of the input pad unit IPP-110 are located on the display panel 110 side. At this time, the fifth to eighth points P10, P20, P30, and P40 of the output pad unit OPP-120 also have a pad structure designed to be located on the display panel 110 side. However, the pad structure of the input pad unit IPP-110 and the output pad unit OPP-120 is not limited to this.

図１５は本発明の一実施形態に係るボンディング工程が完了した電子機器のパッド部を示した平面図である。入力パッド部ＩＰＰ−１１０の第１乃至第４地点Ｐ１、Ｐ２、Ｐ３、Ｐ４はフレキシブル配線基板１２２側に位置される。この時、出力パッド部ＯＰＰ−１２０の第５乃至第８地点Ｐ１０、Ｐ２０、Ｐ３０、Ｐ４０もやはりフレキシブル配線基板１２２側に位置される。 FIG. 15 is a plan view showing a pad portion of an electronic device in which the bonding step according to the embodiment of the present invention has been completed. The first to fourth points P1, P2, P3, and P4 of the input pad portion IPP-110 are located on the flexible wiring board 122 side. At this time, the fifth to eighth points P10, P20, P30, and P40 of the output pad portion OPP-120 are also located on the flexible wiring board 122 side.

図１５に図示した電子機器のボンディング工程は図１３乃至図１４Ｃを参照して説明したことと実質的に同一である。図１４Ｂを参照して説明したｙ軸補正段階で、フレキシブル配線基板１２２を図１４Ｂで移動した方向と反対に移動してｙ軸補正を実施することができる。 The bonding process of the electronic device shown in FIG. 15 is substantially the same as that described with reference to FIGS. 13 to 14C. In the y-axis correction step described with reference to FIG. 14B, the flexible wiring board 122 can be moved in the direction opposite to the direction moved in FIG. 14B to perform the y-axis correction.

図１６Ａは本発明の一実施形態に係る２つの電子部品の分離されたパッド部を示した平面図である。図１６Ｂは本発明の一実施形態に係る２つの電子部品の結合されたパッド部を示した平面図である。以下、図１６Ａ及び図１６Ｂを参照して本発明の一実施形態に係る電子機器を説明する。但し、図１乃至図１５を参照して説明した構成と重複される構成についての詳細な説明は省略する。 FIG. 16A is a plan view showing a separated pad portion of two electronic components according to an embodiment of the present invention. FIG. 16B is a plan view showing a pad portion in which two electronic components according to an embodiment of the present invention are connected. Hereinafter, the electronic device according to the embodiment of the present invention will be described with reference to FIGS. 16A and 16B. However, a detailed description of a configuration that overlaps with the configuration described with reference to FIGS. 1 to 15 will be omitted.

図１６Ａ及び図１６Ｂに示したように、表示パネル１１０及びフレキシブル配線基板１２２の各々は第２方向軸Ａ２に沿って配列された複数のパッド行を含む。複数のパッド行の各々は第１方向軸Ａ１に沿って配列された複数のパッドを含む。本実施形態は２つのパッド行を各々含む表示パネル１１０及びフレキシブル配線基板１２２を例示的に図示した。表示パネル１１０とフレキシブル配線基板１２２との各々が複数のパッド行を含むことによって第１方向軸Ａ１に沿う狭い範囲内にさらに多いパッドを配置させる。 As shown in FIGS. 16A and 16B, each of the display panel 110 and the flexible wiring board 122 includes a plurality of pad rows arranged along the second direction axis A2. Each of the plurality of pad rows includes a plurality of pads arranged along the first directional axis A1. In this embodiment, a display panel 110 and a flexible wiring board 122 each including two pad rows are illustrated. Each of the display panel 110 and the flexible wiring board 122 includes a plurality of pad rows so that more pads can be arranged within a narrow range along the first direction axis A1.

表示パネル１１０の２つのパッド行は第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０として各々定義される。第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０の各々は複数の入力パッドＩＰＤ−１１０を含む。第１入力パッド部ＩＰＰ１−１１０の入力パッドＩＰＤ−１１０と及び第２入力パッド部ＩＰＰ２−１１０の入力パッドＩＰＤ−１１０とはそれぞれ異なる信号を受信することができる。本発明の一実施形態で、第１入力パッド部ＩＰＰ１−１１０の入力パッドＩＰＤ−１１０の一部と第２入力パッド部ＩＰＰ２−１１０の入力パッドＩＰＤ−１１０の一部とは同一の信号を受信してもよい。 The two pad lines of the display panel 110 are defined as the first input pad section IPP1-110 and the second input pad section IPP2-110, respectively. Each of the first input pad unit IPP1-110 and the second input pad unit IPP2-110 includes a plurality of input pads IPD-110. It is possible to receive different signals from the input pad IPD-110 of the first input pad unit IPP1-110 and the input pad IPD-110 of the second input pad unit IPP2-110. In one embodiment of the present invention, a part of the input pad IPD-110 of the first input pad unit IPP1-110 and a part of the input pad IPD-110 of the second input pad unit IPP2-110 receive the same signal. You may.

フレキシブル配線基板１２２の２つのパッド行は第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０として各々定義される。第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０の各々は複数の出力パッドＯＰＤ−１２０を含む。 The two pad rows of the flexible wiring board 122 are defined as the first output pad section OPP1-120 and the second output pad section OPP2-120, respectively. Each of the first output pad section OPP1-120 and the second output pad section OPP2-120 includes a plurality of output pads OPD-120.

図１６Ｂに示したように、第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０は第１入力パッド部ＩＰＰ１−１１０及び第２入力パッド部ＩＰＰ２−１１０に各々電気的に結合される。本実施形態で、入力パッドＩＰＤ−１１０と出力パッドＯＰＤ−１２０とは１：１対応されることと図示したが、これに制限されない。本発明の他の実施形態で、入力パッド部ＩＰＰ−１１０と出力パッド部ＯＰＰ−１２０とはそれぞれ異なる個数のパッド及びそれぞれ異なる個数のパッド行を含んでもよい。 As shown in FIG. 16B, the first output pad section OPP1-120 and the second output pad section OPP2-120 are electrically coupled to the first input pad section IPP1-110 and the second input pad section IPP2-110, respectively. NS. In the present embodiment, it is shown that the input pad IPD-110 and the output pad OPD-120 have a 1: 1 correspondence, but the present invention is not limited to this. In another embodiment of the present invention, the input pad unit IPP-110 and the output pad unit OPP-120 may include different numbers of pads and different numbers of pad rows.

図１７Ａ乃至図１７Ｂは本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。図１７Ａは第１入力パッド部ＩＰＰ１−１１０の入力パッドの延長線を具体的に図示し、図１７Ｂは第２入力パッド部ＩＰＰ２−１１０の入力パッドの延長線を具体的に図示した。 17A to 17B are plan views showing a pad portion of a first electronic component according to an embodiment of the present invention. FIG. 17A specifically shows an extension line of the input pad of the first input pad unit IPP1-110, and FIG. 17B specifically shows an extension line of the input pad of the second input pad unit IPP2-110.

図１７Ａに示したように、第１入力パッド部ＩＰＰ１−１１０は図５Ａ乃至図５Ｄを参照して説明した入力パッド部ＩＰＰ−１１０と同様に配列された複数の入力パッドを含む。第１入力パッド部ＩＰＰ１−１１０は中心線ＲＬを基準に左側に配置された第１パッド群ＰＧ１及び第２パッド群ＰＧ２、右側に配置された第３パッド群ＰＧ３及び第４パッド群ＰＧ４、及び中心線ＲＬに重畳する基準パッドＲＰＤを含む。第１乃至第４パッド群ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４は複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４を各々含む。 As shown in FIG. 17A, the first input pad unit IPP1-110 includes a plurality of input pads arranged in the same manner as the input pad unit IPP-110 described with reference to FIGS. 5A to 5D. The first input pad unit IPP1-110 has the first pad group PG1 and the second pad group PG2 arranged on the left side with respect to the center line RL, the third pad group PG3 and the fourth pad group PG4 arranged on the right side, and Includes a reference pad RPD that superimposes on the centerline RL. The first to fourth pad groups PG1, PG2, PG3, and PG4 include a plurality of first pad PD1, a plurality of second pad PD2, a plurality of third pad PD3, and a plurality of fourth pad PD4, respectively.

複数の第１パッドＰＤ１の第１線Ｌ１は第１地点Ｐ１−１に収斂し、複数の第２パッドＰＤ２の第２線Ｌ２は第２地点Ｐ２−１に収斂する。第１地点Ｐ１−１は中心線ＲＬ上に位置し、第２地点Ｐ２−１は中心線ＲＬの外に位置する。複数の第３パッドＰＤ３の第３線Ｌ３は第３地点Ｐ３−１に収斂し、複数の第４パッドＰＤ４の第４線Ｌ４は第４地点Ｐ４−１に収斂する。第１地点Ｐ１−１と第３地点Ｐ３−１とは同一の位置にある。第４地点Ｐ４−１は中心線ＲＬを基準に第２地点Ｐ２−１に対称である地点に位置する。 The first line L1 of the plurality of first pads PD1 converges at the first point P1-1, and the second line L2 of the plurality of second pads PD2 converges at the second point P2-1. The first point P1-1 is located on the center line RL, and the second point P2-1 is located outside the center line RL. The third line L3 of the plurality of third pads PD3 converges at the third point P3-1, and the fourth line L4 of the plurality of fourth pads PD4 converges at the fourth point P4-1. The first point P1-1 and the third point P3-1 are at the same position. The fourth point P4-1 is located at a point symmetrical to the second point P2-1 with respect to the center line RL.

本発明の一実施形態で第１地点Ｐ１−１、第２地点Ｐ２−１、第３地点Ｐ３−１、及び第４地点Ｐ４−１が図６乃至図１１に図示した第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に対応されるように第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び第４パッドＰＤ４のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。 In one embodiment of the present invention, the first point P1-1, the second point P2-1, the third point P3-1, and the fourth point P4-1 are the first point P1 and the first point P4-1 shown in FIGS. 6 to 11. The pitch of the first pad PD1, the second pad PD2, the third pad PD3, and the fourth pad PD4 and the gradient with respect to the center line RL so as to correspond to the second point P2, the third point P3, and the fourth point P4. You may change it.

図１７Ｂに示したように、第２入力パッド部ＩＰＰ２−１１０は図５Ａ乃至図５Ｄを参照して説明した入力パッド部ＩＰＰ−１１０と同様に配列された複数の入力パッドを含む。第２入力パッド部ＩＰＰ２−１１０は中心線ＲＬを基準に左側に配置された第１及び第２パッド群ＰＧ１０、ＰＧ２０、右側に配置された第３及び第４パッド群ＰＧ３０、ＰＧ４０、及び中心線ＲＬに重畳する基準パッドＲＰＤを含む。第１乃至第４パッド群ＰＧ１０、ＰＧ２０、ＰＧ３０、ＰＧ４０は複数の第１パッドＰＤ１０、複数の第２パッドＰＤ２０、複数の第３パッドＰＤ３０、及び複数の第４パッドＰＤ４０を各々含む。 As shown in FIG. 17B, the second input pad unit IPP2-110 includes a plurality of input pads arranged in the same manner as the input pad unit IPP-110 described with reference to FIGS. 5A to 5D. The second input pad unit IPP2-110 has the first and second pad groups PG10 and PG20 arranged on the left side with respect to the center line RL, the third and fourth pad groups PG30 and PG40 arranged on the right side, and the center line. Includes a reference pad RPD superimposed on the RL. The first to fourth pad groups PG10, PG20, PG30, and PG40 include a plurality of first pad PD10s, a plurality of second pad PD20s, a plurality of third pad PD30s, and a plurality of fourth pad PD40s, respectively.

複数の第１パッドＰＤ１０の第１線Ｌ１０は第５地点Ｐ１−２に収斂し、複数の第２パッドＰＤ２０第２線Ｌ２０は第６地点Ｐ２−２に収斂する。第５地点Ｐ１−２は中心線ＲＬ上に位置し、第６地点Ｐ２−２は中心線ＲＬの外に位置する。複数の第３パッドＰＤ３０の第３線Ｌ３０は第７地点Ｐ３−２に収斂し、複数の第４パッドＰＤ４０の第４線Ｌ４０は第８地点Ｐ４−２に収斂する。第５地点Ｐ１−２と第７地点Ｐ３−２とは同一の位置にある。第８地点Ｐ４−２は中心線ＲＬを基準に第６地点Ｐ２−２に対称である地点に位置する。 The first line L10 of the plurality of first pads PD10 converges at the fifth point P1-2, and the plurality of second pads PD20 second line L20 converges at the sixth point P2-2. The fifth point P1-2 is located on the center line RL, and the sixth point P2-2 is located outside the center line RL. The third line L30 of the plurality of third pads PD30 converges at the seventh point P3-2, and the fourth line L40 of the plurality of fourth pads PD40 converges at the eighth point P4-2. The fifth point P1-2 and the seventh point P3-2 are at the same position. The eighth point P4-2 is located at a point symmetrical to the sixth point P2-2 with respect to the center line RL.

本実施形態で第２入力パッド部ＩＰＰ２−１１０の複数の第１パッドＰＤ１０、複数の第２パッドＰＤ２０、複数の第３パッドＰＤ３０、及び複数の第４パッドＰＤ４０は実質的に第１入力パッド部ＩＰＰ１−１１０の複数の第１パッドＰＤ１、複数の第２パッドＰＤ２、複数の第３パッドＰＤ３、及び複数の第４パッドＰＤ４と各々同一のピッチ及び中心線ＲＬに対する勾配を有する。即ち、第２入力パッド部ＩＰＰ２−１１０のパッドは第１入力パッド部ＩＰＰ１−１１０のパッドが第２方向軸Ａ２に沿って移動されたようなピッチ及び配列を有する。したがって、第１乃至第４地点Ｐ１−１、Ｐ２−１、Ｐ３−１、Ｐ４−１が第２方向軸Ａ２に沿って移動されれば、第５乃至第８地点Ｐ１−２、Ｐ２−２、Ｐ３−２、Ｐ４−２に各々重畳される。 In the present embodiment, the plurality of first pad PD10, the plurality of second pad PD20, the plurality of third pad PD30, and the plurality of fourth pad PD40 of the second input pad unit IPP2-110 are substantially the first input pad unit. The IPP 1-110 has the same pitch and gradient with respect to the center line RL as the plurality of first pad PD1, the plurality of second pad PD2, the plurality of third pad PD3, and the plurality of fourth pad PD4, respectively. That is, the pads of the second input pad portion IPP2-110 have a pitch and arrangement such that the pads of the first input pad portion IPP1-110 are moved along the second direction axis A2. Therefore, if the first to fourth points P1-1, P2-1, P3-1, and P4-1 are moved along the second direction axis A2, the fifth to eighth points P1-2 and P2-2 , P3-2, and P4-2, respectively.

本発明の一実施形態で第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２が図６乃至図１１に図示した第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に対応されるように第１パッドＰＤ１０、第２パッドＰＤ２０、第３パッドＰＤ３０、及び第４パッドＰＤ４０のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。 In one embodiment of the present invention, the fifth point P1-2, the sixth point P2-2, the seventh point P3-2, and the eighth point P4-2 are the first point P1 and the first point P4-2 shown in FIGS. 6 to 11. The pitch of the first pad PD10, the second pad PD20, the third pad PD30, and the fourth pad PD40 so as to correspond to the second point P2, the third point P3, and the fourth point P4, and the gradient with respect to the center line RL, etc. You may change it.

本発明の一実施形態で第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２は第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に各々重畳するように配置されてもよい。第５地点Ｐ１−２、第６地点Ｐ２−２、第７地点Ｐ３−２、及び第８地点Ｐ４−２が第１地点Ｐ１、第２地点Ｐ２、第３地点Ｐ３、及び第４地点Ｐ４に各々重畳するように第１パッドＰＤ１０、第２パッドＰＤ２０、第３パッドＰＤ３０、及び第４パッドＰＤ４０のピッチ及び中心線ＲＬに対する勾配等は変更してもよい。 In one embodiment of the present invention, the fifth point P1-2, the sixth point P2-2, the seventh point P3-2, and the eighth point P4-2 are the first point P1, the second point P2, and the third point P3. , And may be arranged so as to overlap each other at the fourth point P4. The 5th point P1-2, the 6th point P2-2, the 7th point P3-2, and the 8th point P4-2 become the 1st point P1, the 2nd point P2, the 3rd point P3, and the 4th point P4. The pitch of the first pad PD10, the second pad PD20, the third pad PD30, and the fourth pad PD40 and the gradient with respect to the center line RL may be changed so as to overlap each other.

図１８乃至図２３は本発明の一実施形態に係る第１電子部品のパッド部を示した平面図である。以下、図１８乃至図２３を参照して本発明の一実施形態に係る第１電子部品のパッド部を説明する。但し、図１６Ａ乃至図１７Ｂを参照して説明した構成と重複する構成にについての詳細な説明は省略する。 18 to 23 are plan views showing a pad portion of a first electronic component according to an embodiment of the present invention. Hereinafter, the pad portion of the first electronic component according to the embodiment of the present invention will be described with reference to FIGS. 18 to 23. However, detailed description of the configuration overlapping with the configuration described with reference to FIGS. 16A to 17B will be omitted.

図１８乃至図２３に図示した第２入力パッド部ＩＰＰ２−１１０のパッドは第１入力パッド部ＩＰＰ１−１１０のパッドが第２方向軸Ａ２に沿って移動されたことと同様である。別に図示しなかったが、本発明の一実施形態で第２入力パッド部ＩＰＰ２−１１０のパッドと第１入力パッド部ＩＰＰ１−１１０とのパッドの中でいずれか１つは図６乃至図１１に図示したパッドのピッチ、ピッチ及び中心線ＲＬに対する勾配等を満足する範囲で変更して実施できる。 The pads of the second input pad unit IPP2-110 shown in FIGS. 18 to 23 are the same as the pads of the first input pad unit IPP1-110 moved along the second direction axis A2. Although not shown separately, in one embodiment of the present invention, any one of the pads of the second input pad portion IPP2-110 and the pad of the first input pad portion IPP1-110 is shown in FIGS. 6 to 11. It can be carried out by changing the pitch, pitch, gradient with respect to the center line RL, etc. of the illustrated pad within a satisfactory range.

図１８を参照すれば、第１地点Ｐ１−１と第２地点Ｐ２−１とは中心線ＲＬ上でそれぞれ異なる位置にある。第３地点Ｐ３−１は中心線ＲＬ上で第１地点Ｐ１−１と同一の位置にある。また、第４地点Ｐ４−１は中心線ＲＬ上で第２地点Ｐ２−１と同一の位置にある。 Referring to FIG. 18, the first point P1-1 and the second point P2-1 are located at different positions on the center line RL. The third point P3-1 is at the same position as the first point P1-1 on the center line RL. Further, the fourth point P4-1 is at the same position as the second point P2-1 on the center line RL.

本発明の一実施形態において、第１及び第３地点Ｐ１−１、Ｐ３−１から基準パッドＲＰＤまでの離隔距離ｄ１は第２及び第４地点Ｐ２−１、Ｐ４−１から基準パッドＲＰＤまでの離隔距離ｄ２より小さい。 In one embodiment of the present invention, the separation distance d1 from the first and third points P1-1 and P3-1 to the reference pad RPD is from the second and fourth points P2-1 and P4-1 to the reference pad RPD. It is smaller than the separation distance d2.

第５地点Ｐ１−２と第６地点Ｐ２−２とは中心線ＲＬ上でそれぞれ異なる位置にある。第７地点Ｐ３−２は中心線ＲＬ上で第５地点Ｐ１−２と同一の位置にある。また、第８地点Ｐ４−２は中心線ＲＬ上で第６地点Ｐ２−２と同一の位置にある。 The fifth point P1-2 and the sixth point P2-2 are located at different positions on the center line RL. The seventh point P3-2 is at the same position as the fifth point P1-2 on the center line RL. Further, the eighth point P4-2 is at the same position as the sixth point P2-2 on the center line RL.

図１９を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にあり、第２地点Ｐ２−１と第４地点Ｐ４−１とは中心線ＲＬ上で同一の位置にある。本発明の一実施形態において、第１地点Ｐ１−１と第３地点Ｐ３−１とから基準パッドＲＰＤまでの離隔距離ｄ１は第２地点Ｐ２−１と第４地点Ｐ４−１とから基準パッドＲＰＤまでの離隔距離ｄ２より大きい。 Referring to FIG. 19, the first point P1-1 and the third point P3-1 are at the same position on the center line RL, and the second point P2-1 and the fourth point P4-1 are on the center line. It is in the same position on the RL. In one embodiment of the present invention, the separation distance d1 from the first point P1-1 and the third point P3-1 to the reference pad RPD is the reference pad RPD from the second point P2-1 and the fourth point P4-1. Is greater than the separation distance d2.

第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にあり、第６地点Ｐ２−２と第８地点Ｐ４−２とは中心線ＲＬ上で同一の位置にある。 The 5th point P1-2 and the 7th point P3-2 are at the same position on the center line RL, and the 6th point P2-2 and the 8th point P4-2 are at the same position on the center line RL. be.

図２０を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２−１及び第４地点Ｐ４−１は第１方向軸Ａ１と平行になり、第１地点Ｐ１−１と第３地点Ｐ３−１と交わる第１平行線ＰＬ１上に位置する。また、第２地点Ｐ２−１は中心線ＲＬの左側に位置し、第４地点Ｐ４−１は中心線ＲＬの右側に位置する。 Referring to FIG. 20, the first point P1-1 and the third point P3-1 are at the same position on the center line RL. The second point P2-1 and the fourth point P4-1 are parallel to the first direction axis A1 and are located on the first parallel line PL1 where the first point P1-1 and the third point P3-1 intersect. Further, the second point P2-1 is located on the left side of the center line RL, and the fourth point P4-1 is located on the right side of the center line RL.

第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にある。第６地点Ｐ２−２及び第８地点Ｐ４−２は第１方向軸Ａ１と平行になり、第５地点Ｐ１−２と第７地点Ｐ３−２と交わる第２平行線ＰＬ２上に位置する。また、第６地点Ｐ２−２は中心線ＲＬの左側に位置し、第８地点Ｐ４−２は中心線ＲＬの右側に位置する。 The fifth point P1-2 and the seventh point P3-2 are at the same position on the center line RL. The sixth point P2-2 and the eighth point P4-2 are parallel to the first direction axis A1 and are located on the second parallel line PL2 where the fifth point P1-2 and the seventh point P3-2 intersect. The sixth point P2-2 is located on the left side of the center line RL, and the eighth point P4-2 is located on the right side of the center line RL.

図２１を参照すれば、第１地点Ｐ１−１と第３地点Ｐ３−１とは中心線ＲＬ上で同一の位置にある。第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬと交差（たとえば、直交）し、第１地点Ｐ１−１及び第３地点Ｐ３−１を通過する第１平行線ＰＬ１上に位置する。また、第２地点Ｐ２−１は中心線ＲＬの右側に位置し、第４地点Ｐ４−１は中心線ＲＬの左側に位置する。 Referring to FIG. 21, the first point P1-1 and the third point P3-1 are at the same position on the center line RL. The second point P2-1 and the fourth point P4-1 intersect the center line RL (for example, orthogonally) and are located on the first parallel line PL1 passing through the first point P1-1 and the third point P3-1. do. The second point P2-1 is located on the right side of the center line RL, and the fourth point P4-1 is located on the left side of the center line RL.

第５地点Ｐ１−２と第７地点Ｐ３−２とは中心線ＲＬ上で同一の位置にある。第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬと交差（たとえば、直交）し、第５地点Ｐ１−２及び第７地点Ｐ３−２を通過する第２平行線ＰＬ２上に位置する。また、第６地点Ｐ２−２は中心線ＲＬの右側に位置し、第８地点Ｐ４−２は中心線ＲＬの左側に位置する。 The fifth point P1-2 and the seventh point P3-2 are at the same position on the center line RL. The 6th point P2-2 and the 8th point P4-2 intersect the center line RL (for example, orthogonally) and are located on the 2nd parallel line PL2 passing through the 5th point P1-2 and the 7th point P3-2. do. The sixth point P2-2 is located on the right side of the center line RL, and the eighth point P4-2 is located on the left side of the center line RL.

図２２を参照すれば、中心線ＲＬと平行なサブ中心線ＲＬ１、ＲＬ２が定義される。サブ中心線ＲＬ１、ＲＬ２の中で第１サブ中心線ＲＬ１は中心線ＲＬと第１パッド群ＰＧ１との間に配置され、第２サブ中心線ＲＬ２は中心線ＲＬと第３パッド群ＰＧ３との間に配置される。 With reference to FIG. 22, sub-center lines RL1 and RL2 parallel to the center line RL are defined. Among the sub center lines RL1 and RL2, the first sub center line RL1 is arranged between the center line RL and the first pad group PG1, and the second sub center line RL2 is the center line RL and the third pad group PG3. Placed in between.

第１入力パッド部ＩＰＰ１−１１０はサブ中心線ＲＬ１、ＲＬ２に重畳し、サブ中心線ＲＬ１、ＲＬ２と平行な方向に延長された第１及び第２基準パッドＲＰＤ１、ＲＰＤ２をさらに含む。第１及び第２基準パッドＲＰＤ１、ＲＰＤ２は第１パッド群ＰＧ１と第３パッド群ＰＧ３との間に配置される。 The first input pad unit IPP1-110 further includes first and second reference pads RPD1 and RPD2 which are superimposed on the sub-center lines RL1 and RL2 and extended in a direction parallel to the sub-center lines RL1 and RL2. The first and second reference pads RPD1 and RPD2 are arranged between the first pad group PG1 and the third pad group PG3.

第１地点Ｐ１−１は第１サブ中心線ＲＬ１上に位置し、第３地点Ｐ３−１は第２サブ中心線ＬＲ２上に位置する。また、第２地点Ｐ２−１は第４地点Ｐ４−１と同一の位置にあり、第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬに位置する。第２地点Ｐ２−１及び第４地点Ｐ４−１は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。 The first point P1-1 is located on the first sub-center line RL1, and the third point P3-1 is located on the second sub-center line LR2. Further, the second point P2-1 is located at the same position as the fourth point P4-1, and the second point P2-1 and the fourth point P4-1 are located at the center line RL. The second point P2-1 and the fourth point P4-1 are located between the first sub center line RL1 and the second sub center line RL2 outside the center line RL.

第５地点Ｐ１−２は第１サブ中心線ＲＬ１上に位置し、第７地点Ｐ３−２は第２サブ中心線ＬＲ２上に位置する。また、第６地点Ｐ２−２は第８地点Ｐ４−２と同一の位置にあり、第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬに位置する。第６地点Ｐ２−２及び第８地点Ｐ４−２は中心線ＲＬの外の第１サブ中心線ＲＬ１と第２サブ中心線ＲＬ２との間に位置する。 The fifth point P1-2 is located on the first sub-center line RL1, and the seventh point P3-2 is located on the second sub-center line LR2. Further, the 6th point P2-2 is located at the same position as the 8th point P4-2, and the 6th point P2-2 and the 8th point P4-2 are located at the center line RL. The sixth point P2-2 and the eighth point P4-2 are located between the first sub center line RL1 and the second sub center line RL2 outside the center line RL.

図２３を参照すれば、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には基準パッドが配置されなくともよい。第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には中心線ＲＬのみが定義される。図２３に図示した第１電子部品のパッド部は基準パッドを除外し、図１７Ａ及び図１７Ｂに図示した第１電子部品のパッド部と実質的に同一である。 With reference to FIG. 23, the reference pad does not have to be arranged between the first pad group PG1 and the third pad group PG3. Only the center line RL is defined between the first pad group PG1 and the third pad group PG3. The pad portion of the first electronic component shown in FIG. 23 excludes the reference pad and is substantially the same as the pad portion of the first electronic component shown in FIGS. 17A and 17B.

図２４Ａは本発明の一実施形態に係る第２電子部品の側面図である。図２４Ｂは本発明の一実施形態に係る第２電子部品の第１平面図である。図２４Ｃは本発明の一実施形態に係る第２電子部品の第２平面図である。図２５Ａは本発明の一実施形態に係る図２４Ｂ及び図２４Ｃの第１切断線ＣＬ１に沿う断面図である。図２５Ｂは本発明の一実施形態に係る図２４Ｂ及び図２４Ｃの第２切断線ＣＬ２に沿う断面図である。 FIG. 24A is a side view of a second electronic component according to an embodiment of the present invention. FIG. 24B is a first plan view of the second electronic component according to the embodiment of the present invention. FIG. 24C is a second plan view of the second electronic component according to the embodiment of the present invention. FIG. 25A is a cross-sectional view taken along the first cutting line CL1 of FIGS. 24B and 24C according to the embodiment of the present invention. FIG. 25B is a cross-sectional view taken along the second cutting line CL2 of FIGS. 24B and 24C according to the embodiment of the present invention.

図２４Ｂは第２電子部品１２０の結合面ＣＳの平面図であり、図２４Ｃは第２電子部品１２０の非結合面ＮＣＳの平面図である。図２４Ｂ及び図２４Ｃは後述する配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の説明をためにソルダレジスト層が省略して図示した。以下、図２４Ａ乃至図２４Ｃを参照して本実施形態による第２電子部品を説明する。 FIG. 24B is a plan view of the coupling surface CS of the second electronic component 120, and FIG. 24C is a plan view of the non-bonding surface NCS of the second electronic component 120. In FIGS. 24B and 24C, the solder resist layer is omitted for the purpose of explaining the wirings SL-121, SL-122, SL-123, and SL-124, which will be described later. Hereinafter, the second electronic component according to the present embodiment will be described with reference to FIGS. 24A to 24C.

第２電子部品１２０はフレキシブル配線基板１２２及びデータ駆動回路１２５を含む。データ駆動回路１２５は少なくとも１つの駆動チップを含む。データ駆動回路１２５はフレキシブル配線基板１２２の配線に電気的に結合される。本実施形態で第２電子部品１２０はチップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）構造を図示したが、これに制限されない。本発明の一実施形態でデータ駆動回路１２５は省略されてもよい。また、フレキシブル配線基板１２２に具備されるアライメントマークは図示していない。 The second electronic component 120 includes a flexible wiring board 122 and a data drive circuit 125. The data drive circuit 125 includes at least one drive chip. The data drive circuit 125 is electrically coupled to the wiring of the flexible wiring board 122. In the present embodiment, the second electronic component 120 illustrates a chip-on-film structure, but is not limited thereto. In one embodiment of the present invention, the data drive circuit 125 may be omitted. Further, the alignment mark provided on the flexible wiring board 122 is not shown.

フレキシブル配線基板１２２は少なくとも１つの絶縁層１２０−ＩＬ、複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０及び複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４を含む。複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０及び複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４は絶縁層１２０−ＩＬ上に配置される。 The flexible wiring board 122 includes at least one insulating layer 120-IL, a plurality of pad CPDs, IPD-120, OPD-120 and a plurality of wirings SL-121, SL-122, SL-123, SL-124. The plurality of pads CPD, IPD-120, OPD-120 and the plurality of wirings SL-121, SL-122, SL-123, SL-124 are arranged on the insulating layer 120-IL.

複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０はデータ駆動回路１２５の接続端子に接続される接続パッドＣＰＤ、第３電子部品１３０（図１参照）に接続される入力パッドＩＰＤ−１２０、及び表示パネル１１０（図１参照）に接続される出力パッドＯＰＤ−１２０を含む。平面上で入力パッドＩＰＤ−１２０はフレキシブル配線基板１２２の一側に配置された入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０として定義され、出力パッドＯＰＤ−１２０はフレキシブル配線基板１２２の他側に配置された出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０として定義される。 The plurality of pads CPD, IPD-120, and OPD-120 are a connection pad CPD connected to the connection terminal of the data drive circuit 125, an input pad IPD-120 connected to the third electronic component 130 (see FIG. 1), and a display. Includes an output pad OPD-120 connected to panel 110 (see FIG. 1). On the plane, the input pad IPD-120 is defined as the input pad portions IPP1-120 and IPP2-120 arranged on one side of the flexible wiring board 122, and the output pad OPD-120 is arranged on the other side of the flexible wiring board 122. It is defined as output pad units OPP1-120 and OPP2-120.

入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０は第１入力パッド部ＩＰＰ１−１２０及び第２入力パッド部ＩＰＰ２−１２０を含む。第１入力パッド部ＩＰＰ１−１２０及び第２入力パッド部ＩＰＰ２−１２０は１つのパッド行を各々含む。パッド行は第１方向軸Ａ１に沿って配列された複数の入力パッドＩＰＤ−１２０を含む。 The input pad units IPP1-120 and IPP2-120 include a first input pad unit IPP1-120 and a second input pad unit IPP2-120. The first input pad unit IPP1-120 and the second input pad unit IPP2-120 each include one pad row. The pad rows include a plurality of input pads IPD-120 arranged along the first directional axis A1.

出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０は第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０を含む。第１出力パッド部ＯＰＰ１−１２０及び第２出力パッド部ＯＰＰ２−１２０は１つのパッド行を各々含む。パッド行は第１方向軸Ａ１に沿って配列された複数の出力パッドＯＰＤ−１２０を含む。 The output pad units OPP1-120 and OPP2-120 include a first output pad unit OPP1-120 and a second output pad unit OPP2-120. The first output pad section OPP1-120 and the second output pad section OPP2-120 each include one pad row. The pad row includes a plurality of output pads OPD-120 arranged along the first directional axis A1.

入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０は第３電子部品１３０の出力パッド部（図示せず）に対応するように配列される。第３電子部品１３０の出力パッド部は図１６Ａ乃至図２３に図示した配列を有する。これにより、入力パッド部ＩＰＰ１−１２０、ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０もやはり図１６Ａ乃至図２３に図示した配列を有する。 The input pad parts IPP1-120 and the input pad IPD-120 of the IPP2-120 are arranged so as to correspond to the output pad part (not shown) of the third electronic component 130. The output pad portion of the third electronic component 130 has the arrangement shown in FIGS. 16A to 23. As a result, the input pads IPP1-120 and the input pads IPD-120 of the IPP 2-120 also have the arrangement shown in FIGS. 16A to 23.

出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０は表示パネル１１０の入力パッドＩＰＤ−１１０に対応するように配列される。これにより、出力パッド部ＯＰＰ１−１２０、ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０もやはり図１６Ａ乃至図２３に図示した配列を有する。 The output pads OPP1-120 and OPP2-120 output pads OPD-120 are arranged so as to correspond to the input pads IPD-110 of the display panel 110. As a result, the output pad OPP1-120 and the output pad OPD-120 of the OPP2-120 also have the arrangement shown in FIGS. 16A to 23.

図２４Ａ乃至図２５Ｂに示したように、絶縁層１２０−ＩＬの一面上に複数のパッドＣＰＤ、ＩＰＤ−１２０、ＯＰＤ−１２０が配置される。複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の中で一部と他の一部とはそれぞれ異なる層上に配置される。複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４の中で一部は絶縁層１２０−ＩＬの一面上に配置され、他の一部は絶縁層１２０−ＩＬの他面上に配置される。 As shown in FIGS. 24A to 25B, a plurality of pads CPD, IPD-120, and OPD-120 are arranged on one surface of the insulating layer 120-IL. Among the plurality of wirings SL-121, SL-122, SL-123, and SL-124, one part and the other part are arranged on different layers. Among the plurality of wirings SL-121, SL-122, SL-123, SL-124, a part is arranged on one surface of the insulating layer 120-IL, and the other part is arranged on the other surface of the insulating layer 120-IL. Placed in.

複数の配線ＳＬ−１２１、ＳＬ−１２２、ＳＬ−１２３、ＳＬ−１２４は第１配線ＳＬ−１２１、第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を含む。第２出力パッド部ＯＰＰ２−１２０の出力パッドＯＰＤ−１２０は第１配線ＳＬ−１２１を通じて接続パッドＣＰＤの中で対応するパッドに電気的に結合され、第２入力パッド部ＩＰＰ２−１２０の入力パッドＩＰＤ−１２０は第１配線ＳＬ−１２１を通じて接続パッドＣＰＤの中で対応するパッドに電気的に結合される。本実施形態で接続パッドＣＰＤはデータ駆動回路１２５の両側に重畳するように整列されてあるが、図２４Ｂに図示したことと異なりに接続パッドＣＰＤはデータ駆動回路１２５の接続端子に対応するようにランダムに配列されてもよい。 The plurality of wirings SL-121, SL-122, SL-123, and SL-124 include a first wiring SL-121, a second wiring SL-122, a third wiring SL-123, and a fourth wiring SL-124. The output pad OPD-120 of the second output pad section OPP2-120 is electrically coupled to the corresponding pad in the connection pad CPD through the first wiring SL-121, and the input pad IPD of the second input pad section IPP2-120. -120 is electrically coupled to the corresponding pad in the connection pad CPD through the first wiring SL-121. In the present embodiment, the connection pad CPDs are arranged so as to overlap each other on both sides of the data drive circuit 125, but unlike those shown in FIG. 24B, the connection pad CPDs correspond to the connection terminals of the data drive circuit 125. It may be arranged randomly.

第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０は第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を経由して接続パッドＣＰＤの中で対応するパッドに電気的に結合される。第１入力パッド部ＩＰＰ１−１２０の入力パッドＩＰＤ−１２０は第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４を経由して接続パッドＣＰＤの中で対応するパッドに電気的に結合される。 The output pad OPD-120 of the first output pad section OPP1-120 becomes a corresponding pad in the connection pad CPD via the second wiring SL-122, the third wiring SL-123, and the fourth wiring SL-124. It is electrically coupled. The input pad IPD-120 of the first input pad unit IPP1-120 becomes a corresponding pad in the connection pad CPD via the second wiring SL-122, the third wiring SL-123, and the fourth wiring SL-124. It is electrically coupled.

第２配線ＳＬ−１２２は接続パッドＣＰＤの中で対応するパッドに結合される。第３配線ＳＬ−１２３は第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０に結合される。第４配線ＳＬ−１２４は第２配線ＳＬ−１２２と第３配線ＳＬ−１２３とを各々結
合する。 The second wire SL-122 is coupled to the corresponding pad in the connection pad CPD. The third wiring SL-123 is coupled to the output pad OPD-120 of the first output pad unit OPP1-120. The fourth wiring SL-124 connects the second wiring SL-122 and the third wiring SL-123, respectively.

第４配線ＳＬ−１２４と第２配線ＳＬ−１２２とは絶縁層１２０−ＩＬを貫通する第１貫通ホールＣＨ１を通じて結合され、第４配線ＳＬ−１２４と第３配線ＳＬ−１２３とは絶縁層１２０−ＩＬを貫通する第２貫通ホールＣＨ２を通じて結合される。 The fourth wiring SL-124 and the second wiring SL-122 are connected through the first through hole CH1 penetrating the insulating layer 120-IL, and the fourth wiring SL-124 and the third wiring SL-123 are connected to the insulating layer 120. -It is coupled through the second through hole CH2 that penetrates the IL.

フレキシブル配線基板１２２は絶縁層１２０−ＩＬの一面上に配置され、少なくとも第１配線ＳＬ−１２１、第２配線ＳＬ−１２２、及び第３配線ＳＬ−１２３をカバーする第１ソルダレジスト層１２０−ＳＲ１をさらに含む。少なくとも接続パッドＣＰＤ、入力パッドＩＰＤ−１２０、及び出力パッドＯＰＤ−１２０は第１ソルダレジスト層１２０−ＳＲ１から露出される。また、フレキシブル配線基板１２２は絶縁層１２０−ＩＬの他面上に配置され、少なくとも第４配線ＳＬ−１２４をカバーする第２ソルダレジスト層１２０−ＳＲ２をさらに含む。 The flexible wiring board 122 is arranged on one surface of the insulating layer 120-IL, and covers at least the first wiring SL-121, the second wiring SL-122, and the third wiring SL-123. Including further. At least the connection pad CPD, the input pad IPD-120, and the output pad OPD-120 are exposed from the first solder resist layer 120-SR1. Further, the flexible wiring board 122 is arranged on the other surface of the insulating layer 120-IL, and further includes a second solder resist layer 120-SR2 covering at least the fourth wiring SL-124.

図２６Ａ乃至図２６Ｅは図２４Ｂ及び図２４Ｃに図示した配線を部分的に拡大した図面である。図２４Ａ乃至図２５Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。 26A to 26E are partially enlarged views of the wiring shown in FIGS. 24B and 24C. Detailed description of the configuration overlapping with the configuration described with reference to FIGS. 24A to 25B will be omitted.

図２６Ａは第２配線ＳＬ−１２２の中でいずれか１つの第１貫通ホールＣＨ１に重畳する部分を拡大図示した。図２６Ａに示したように、第２配線ＳＬ−１２２はランド部ＬＰと配線部ＳＰとを含む。 FIG. 26A is an enlarged view of a portion of the second wiring SL-122 that overlaps with any one of the first through holes CH1. As shown in FIG. 26A, the second wiring SL-122 includes a land portion LP and a wiring portion SP.

ランド部ＬＰは第１貫通ホールＣＨ１に重畳し、配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有する。図２６Ａには円形状のランド部ＬＰを例示的に図示したが、これに制限されなく、ランド部ＬＰの形状は変更してもよい。 The land portion LP has a shape that overlaps with the first through hole CH1 and the width W1 decreases as it is adjacent to the wiring portion SP. Although the circular land portion LP is shown as an example in FIG. 26A, the shape of the land portion LP may be changed without limitation.

配線部ＳＰはランド部ＬＰと対応する接続パッドＣＰＤを結合する。ランド部ＬＰは可変の第１幅Ｗ１を有し、配線部ＳＰはランド部ＬＰの最小幅Ｗ１より小さいか、或いは同一の第２幅Ｗ２を有する。第１幅Ｗ１と第２幅Ｗ２とは配線部ＳＰの延長された方向に交差（たとえば、直交）する方向で各測定されたものである。 The wiring unit SP connects the land unit LP and the corresponding connection pad CPD. The land portion LP has a variable first width W1, and the wiring portion SP has a second width W2 that is smaller than or is the same as the minimum width W1 of the land portion LP. The first width W1 and the second width W2 are measured in directions intersecting (for example, orthogonally) in the extended direction of the wiring portion SP.

ランド部ＬＰが配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有することによって、フレキシブル配線基板１２２がベンディングされる時、ランド部ＬＰと配線部ＳＰとの境界に印加される応力が減少する。ランド部ＬＰと配線部ＳＰとの境界に印加される応力がランド部ＬＰによって分散されたためである。したがって、フレキシブル配線基板１２２がベンディングされる時、第２配線ＳＬ−１２２に発生する亀裂（クラック）を防止することができる。 By having a shape in which the width W1 decreases as the land portion LP is adjacent to the wiring portion SP, the stress applied to the boundary between the land portion LP and the wiring portion SP decreases when the flexible wiring board 122 is bent. do. This is because the stress applied to the boundary between the land portion LP and the wiring portion SP is dispersed by the land portion LP. Therefore, when the flexible wiring board 122 is bent, cracks generated in the second wiring SL-122 can be prevented.

別に図示しなかったが、第４配線ＳＬ−１２４は第２貫通ホールＣＨ２に重畳する部分に配置され、配線部に隣接するほど、幅が減少する形状の第１ランド部及び第１貫通ホールＣＨ１に重畳する部分に配置され、配線部に隣接するほど、幅が減少する形状の第２ランド部を含んでもよい。 Although not shown separately, the fourth wiring SL-124 is arranged in a portion overlapping the second through hole CH2, and the width decreases as the wiring portion is adjacent to the first land portion and the first through hole CH1. A second land portion having a shape that is arranged in a portion that overlaps with the wiring portion and whose width decreases as it is adjacent to the wiring portion may be included.

図２６Ｂは第３配線ＳＬ−１２３の中でいずれか１つの第２貫通ホールＣＨ２に重畳する部分を拡大図示した。図２６Ｂに示したように、第３配線ＳＬ−１２３はランド部ＬＰと配線部ＳＰ１、ＳＰ２とを含む。 FIG. 26B is an enlarged view of a portion of the third wiring SL-123 that overlaps with any one of the second through holes CH2. As shown in FIG. 26B, the third wiring SL-123 includes a land portion LP and wiring portions SP1 and SP2.

ランド部ＬＰは第２貫通ホールＣＨ２に重畳し、配線部ＳＰに隣接するほど、幅Ｗ１が減少する形状を有する。図２６Ｂには楕円形状のランド部ＬＰを例示的に図示したが、これに制限されなく、ランド部ＬＰの形状は変更してもよい。 The land portion LP has a shape that overlaps with the second through hole CH2 and the width W1 decreases as it is adjacent to the wiring portion SP. Although the elliptical land portion LP is shown as an example in FIG. 26B, the shape of the land portion LP may be changed without limitation.

配線部ＳＰ１、ＳＰ２は第１配線部ＳＰ１と第２配線部ＳＰ２とを含む。第１配線部ＳＰ１は第２貫通ホールＣＨ２に重畳するランド部ＬＰと第１出力パッド部ＯＰＰ１−１２０の出力パッドＯＰＤ−１２０とを結合する。第２配線部ＳＰ２は第２貫通ホールＣＨ２に重畳するランド部ＬＰに結合される。図示しなかったが、第２配線部ＳＰ２を通じて第２配線ＳＬ−１２２、第３配線ＳＬ−１２３、及び第４配線ＳＬ−１２４の接続信頼性を検査することができる。 The wiring units SP1 and SP2 include a first wiring unit SP1 and a second wiring unit SP2. The first wiring portion SP1 couples the land portion LP superimposed on the second through hole CH2 and the output pad OPD-120 of the first output pad portion OPP1-120. The second wiring portion SP2 is coupled to the land portion LP superimposed on the second through hole CH2. Although not shown, the connection reliability of the second wiring SL-122, the third wiring SL-123, and the fourth wiring SL-124 can be inspected through the second wiring unit SP2.

図２６Ｃ乃至図２６Ｅは第３配線ＳＬ−１２３を拡大図示した。図２６Ｃ乃至図２６Ｅに示したように、第３配線ＳＬ−１２３は延長方向と交差（たとえば、直交）する方向に配列される。第２貫通ホールＣＨ２は第１方向軸Ａ１と傾いた方向に配列される。したがって、第３配線ＳＬ−１２３のランド部ＬＰは第１方向軸Ａ１と傾いた方向に配列される。これにより、第１方向軸Ａ１にしたがう狭い範囲内に多い数の第３配線ＳＬ−１２３を配置させることができる。 26C to 26E are enlarged views of the third wiring SL-123. As shown in FIGS. 26C to 26E, the third wiring SL-123 is arranged in a direction intersecting (for example, orthogonal to) the extension direction. The second through hole CH2 is arranged in a direction inclined with the first direction axis A1. Therefore, the land portion LP of the third wiring SL-123 is arranged in a direction inclined with the first direction axis A1. As a result, a large number of third wiring SL-123 can be arranged within a narrow range according to the first direction axis A1.

図２６Ｃ乃至図２６Ｅに示したように、ランド部ＬＰの形状は多様に変更してもよい。別に図示しなかったが、第２配線ＳＬ−１２２もやはり図２６Ａに図示した図２６Ｃ乃至図２６Ｅに示したように配列されてもよい。 As shown in FIGS. 26C to 26E, the shape of the land portion LP may be changed in various ways. Although not shown separately, the second wiring SL-122 may also be arranged as shown in FIGS. 26C to 26E shown in FIG. 26A.

図２７Ａは本発明の一実施形態に係る第２電子部品の平面図である。図２７Ｂは図２７Ａの第３切断線に沿う断面図である。図２７Ａで配線は図示していない。図２７Ｂで表示パネル１１０の入力パッドは図示していない。図２４Ａ乃至図２５Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。 FIG. 27A is a plan view of a second electronic component according to an embodiment of the present invention. 27B is a cross-sectional view taken along the third cutting line of FIG. 27A. Wiring is not shown in FIG. 27A. The input pad of the display panel 110 is not shown in FIG. 27B. Detailed description of the configuration overlapping with the configuration described with reference to FIGS. 24A to 25B will be omitted.

図２７Ａに示したように、フレキシブル配線基板１２２は第１出力パッド部ＯＰＰ１−１２０と第２出力パッド部ＯＰＰ２−１２０との間に配置されたダミーパッドＤＰＤをさらに含む。本実施形態で第２方向軸Ａ２に沿う第１出力パッド部ＯＰＰ１−１２０と第２出力パッド部ＯＰＰ２−１２０との間の領域は中間領域ＤＰＡとして定義される。 As shown in FIG. 27A, the flexible wiring board 122 further includes a dummy pad DPD arranged between the first output pad section OPP1-120 and the second output pad section OPP2-120. In the present embodiment, the region between the first output pad portion OPP1-120 and the second output pad portion OPP2-120 along the second direction axis A2 is defined as an intermediate region DPA.

ダミーパッドＤＰＤは第１方向軸Ａ１に沿って配列される。ダミーパッドＤＰＤは一定な間隔に離隔されて配置される。ダミーパッドＤＰＤは出力パッドＯＰＤ−１２０と離隔される。ダミーパッドＤＰＤは図１３を参照して説明したボンディング工程の以後に中間領域ＤＰＡの浮き上がり不良を防止する。 The dummy pads DPD are arranged along the first direction axis A1. The dummy pads DPD are arranged at regular intervals. The dummy pad DPD is separated from the output pad OPD-120. The dummy pad DPD prevents the intermediate region DPA from floating poorly after the bonding step described with reference to FIG.

図２７Ｂに示したように、ダミーパッドＤＰＤは出力パッドＯＰＤ−１２０と同一の層上に、即ち絶縁層１２０−ＩＬの一面配置される。ダミーパッドＤＰＤは導電性接着フィルム１４０に接着される。 As shown in FIG. 27B, the dummy pad DPD is arranged on the same layer as the output pad OPD-120, that is, on one surface of the insulating layer 120-IL. The dummy pad DPD is adhered to the conductive adhesive film 140.

ダミーパッドＤＰＤによって中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬとの一面が接着されることを防止することができる。図１３を参照してボンディング工程の中でツールを利用する熱圧着段階を説明した。導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面とが直接接着されれば、熱圧着段階以後、絶縁層１２０−ＩＬが熱圧着以前の形状に回復する過程で浮きあがり不良が発生することがある。 The dummy pad DPD can prevent one surface of the conductive adhesive film 140 and the insulating layer 120-IL from being adhered in the intermediate region DPA. A thermocompression bonding step using a tool in the bonding process has been described with reference to FIG. If the conductive adhesive film 140 and one surface of the insulating layer 120-IL are directly bonded to each other, a floating defect may occur in the process of the insulating layer 120-IL recovering to the shape before the thermocompression bonding after the thermocompression bonding stage. be.

浮きあがり不良は導電性接着フィルム１４０と絶縁層１２０−ＩＬとの間又は導電性接着フィルム１４０と表示パネル１１０との間で発生しうる。ダミーパッドＤＰＤが中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良は防止できる。 Poor lifting can occur between the conductive adhesive film 140 and the insulating layer 120-IL or between the conductive adhesive film 140 and the display panel 110. By maintaining the distance between the conductive adhesive film 140 and one surface of the insulating layer 120-IL in the intermediate region DPA, the dummy pad DPD can prevent the floating defect.

図２８Ａは本発明の一実施形態に係る第２電子部品の平面図である。図２８Ｂは図２８Ａの第１ダミーパッドを示した平面図である。図２８Ｃは図２８Ａの第２ダミーパッドを示した平面図である。図２８Ａで配線は図示していない。図２４Ａ乃至図２５Ｂ、図２７Ａ、及び図２７Ｂを参照して説明した構成と重複される構成についての詳細な説明は省略する。 FIG. 28A is a plan view of a second electronic component according to an embodiment of the present invention. FIG. 28B is a plan view showing the first dummy pad of FIG. 28A. FIG. 28C is a plan view showing the second dummy pad of FIG. 28A. Wiring is not shown in FIG. 28A. A detailed description of a configuration that overlaps with the configuration described with reference to FIGS. 24A to 25B, 27A, and 27B will be omitted.

図２８Ａに示したように、フレキシブル配線基板１２２は少なくとも１つの第１ダミーパッドＯＰＤ−１２０Ｄ１と少なくとも１つの第２ダミーパッドＯＰＤ−１２０Ｄ２とをさらに含む。第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２との中でいずれか１つは省略されてもよい。第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２とは信号が印加されないこともある。この時、第１ダミーパッドＯＰＤ−１２０Ｄ１と第２ダミーパッドＯＰＤ−１２０Ｄ２とは配線に結合されなくともよい。 As shown in FIG. 28A, the flexible wiring board 122 further includes at least one first dummy pad OPD-120D1 and at least one second dummy pad OPD-120D2. Any one of the first dummy pad OPD-120D1 and the second dummy pad OPD-120D2 may be omitted. No signal may be applied to the first dummy pad OPD-120D1 and the second dummy pad OPD-120D2. At this time, the first dummy pad OPD-120D1 and the second dummy pad OPD-120D2 do not have to be connected to the wiring.

図２８Ａ及び図２８Ｂに示したように、第１ダミーパッドＯＰＤ−１２０Ｄ１は第１部分ＰＰ１、第２部分ＰＰ２、及び第１部分ＰＰ１と第２部分ＰＰ２とを結合する第３部分ＤＰを含む。第１部分ＰＰ１と第２部分ＰＰ２との各々は隣接する２つの出力パッドＯＰＤ−１２０の中でいずれか１つと同一のピッチを有する。 As shown in FIGS. 28A and 28B, the first dummy pad OPD-120D1 includes a first portion PP1, a second portion PP2, and a third portion DP that binds the first portion PP1 and the second portion PP2. Each of the first portion PP1 and the second portion PP2 has the same pitch as any one of the two adjacent output pads OPD-120.

第３部分ＰＰ３は図２７Ａ及び図２７Ｂに図示したダミーパッドＤＰＤのような原理にしたがって中間領域ＤＰＡで発生する浮きあがり不良を防止することができる。第３部分ＰＰ３が中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良を防止することができる。 The third portion PP3 can prevent the floating defect that occurs in the intermediate region DPA according to the principle such as the dummy pad DPD shown in FIGS. 27A and 27B. By maintaining the distance between the conductive adhesive film 140 and one surface of the insulating layer 120-IL in the intermediate region DPA, the third portion PP3 can prevent the floating defect.

図２８Ａ及び図２８Ｃに示したように、第２ダミーパッドＯＰＤ−１２０Ｄ２は第１部分ＰＰ及び第１部分ＰＰに結合された第２部分ＤＰを含む。第１部分ＰＰ１は隣接する２つの出力パッドＯＰＤ−１２０の中でいずれか１つと同一のピッチを有する。 As shown in FIGS. 28A and 28C, the second dummy pad OPD-120D2 includes a first partial PP and a second partial DP coupled to the first partial PP. The first portion PP1 has the same pitch as any one of the two adjacent output pads OPD-120.

第２部分ＤＰは図２７Ａ及び図２７Ｂに図示したダミーパッドＤＰＤのような原理にしたがって中間領域ＤＰＡで発生する浮きあがり不良を防止することができる。第２部分ＤＰが中間領域ＤＰＡで導電性接着フィルム１４０と絶縁層１２０−ＩＬの一面との間の間隔を維持させることによって、浮きあがり不良を防止することができる。 The second partial DP can prevent the floating defect that occurs in the intermediate region DPA according to the principle such as the dummy pad DPD shown in FIGS. 27A and 27B. By maintaining the distance between the conductive adhesive film 140 and one surface of the insulating layer 120-IL in the intermediate region DPA of the second partial DP, it is possible to prevent the floating defect.

以上、実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させ得る。また、本発明に開示された実施形態は本発明の技術思想を限定するためものでなく、下記の特許請求の範囲及びそれと同等な範囲内にある全て技術思想は本発明の権利範囲に含まれることと理解されなければならない。 Although the above description has been made with reference to the embodiments, skilled artisans in the relevant technical field will modify the present invention in various ways within the scope of the idea and domain of the present invention described in the claims below. And can be changed. Further, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, and the following claims and all technical ideas within the equivalent range are included in the scope of rights of the present invention. It must be understood that.

１００ 電子機器
１１０ 第１電子部品
１２０ 第２電子部品
１２２ フレキシブル配線基板
１２５ データ駆動チップ
１３０ 第３電子部品
１４０ 異方性導電フィルム
100 Electronic device 110 First electronic component 120 Second electronic component 122 Flexible wiring board 125 Data drive chip 130 Third electronic component 140 Anisotropic conductive film

Claims (6)

３つ以上の第１パッドを含む第１パッド群と、
前記第１パッド群に隣接して配置され、３つ以上の第２パッドを含む第２パッド群と、
前記３つ以上の第１パッドおよび前記３つ以上の第２パッドのそれぞれに接続された信号線と、
を有し、
前記３つ以上の第１パッドおよび前記３つ以上の第２パッドのそれぞれは、第１方向に互いに離間して配置され、かつ、前記第１方向に対して傾いた方向に延長された形状を有し、
前記３つ以上の第１パッドのそれぞれは、延長線が第１地点に収斂するように配置され、
前記３つ以上の第２パッドのそれぞれは、延長線が前記第１地点とは異なる第２地点に収斂するように配置され、
前記３つ以上の第１パッドのそれぞれは、前記第１方向に平行な第１仮想線、および前記第１方向に平行で前記第１仮想線とは異なる第２仮想線の間に、前記第１仮想線および前記第２仮想線に沿って配置され、
前記３つ以上の第２パッドのそれぞれは、前記第１仮想線および前記第２仮想線の間に、前記第１仮想線および前記第２仮想線に沿って配置され、
前記３つ以上の第１パッドのそれぞれは、前記第１仮想線上で、第１間隔で互いに離れて設けられ、
前記３つ以上の第２パッドのそれぞれは、前記第１仮想線上で、前記第１間隔より広い第２間隔で互いに離れて設けられ、
前記３つ以上の第１パッドのそれぞれは、前記第２仮想線上で、前記第１間隔より広い第３間隔で互いに離れて設けられ、
前記３つ以上の第２パッドのそれぞれは、前記第２仮想線上で、前記第２間隔より広い第４間隔で互いに離れて設けられ、
前記第４間隔は、前記第３間隔より広い、
電子部品。 A first pad group containing three or more first pads,
A second pad group arranged adjacent to the first pad group and including three or more second pads, and a second pad group.
A signal line connected to each of the three or more first pads and the three or more second pads,
Have,
Each of the three or more first pads and the three or more second pads are arranged apart from each other in the first direction, and have a shape extended in a direction inclined with respect to the first direction. Have and
Each of the three or more first pads is arranged so that the extension line converges to the first point.
Each of the three or more second pads is arranged so that the extension line converges at a second point different from the first point.
Each of the three or more first pad, between the first imaginary line parallel to the first direction, and a second virtual line that is different from the first imaginary line parallel to said first direction, said first Arranged along one virtual line and the second virtual line,
Each of the three or more second pads, between said first imaginary line and said second imaginary line, arranged along the first imaginary line and said second imaginary line,
Each of the three or more first pad, with the first virtual line, provided apart from each other between the first septum,
Each of the three or more second pad, in the first virtual line, provided apart from each other in a wide second between intervals than the first distance,
Each of the three or more first pads is provided on the second virtual line at a third interval wider than the first interval, apart from each other.
Each of the three or more second pads is provided on the second virtual line at a fourth interval wider than the second interval, apart from each other.
The fourth interval is wider than the third interval.
Electronic components. 前記第１仮想線に沿って測定された前記３つ以上の第１パッドのうちの前記３つ以上の第２パッドに最も近い１つの第１パッドと前記３つ以上の第２パッドのうちの前記３つ以上の第１パッドに最も近い１つの第２パッドとの間の距離が、前記第１間隔および前記第２間隔と異なる、
請求項１に記載の電子部品。 Of said three or more the closest one first pad to the second pad of the three or more second pads of said three or more first pad first measured along an imaginary line The distance between the three or more first pads and the one second pad closest to the first pad is different from the first interval and the second interval.
The electronic component according to claim 1. 前記第１仮想線に沿って測定された前記１つの第１パッドと前記１つの第２パッドとの間の距離は、前記第２間隔よりも大きい、
請求項２に記載の電子部品。 The distance between the one first pad and the one second pad measured along the first virtual line is larger than the second interval.
The electronic component according to claim 2. 前記第２仮想線に沿って測定された前記３つ以上の第１パッドのうちの前記３つ以上の第２パッドに最も近い１つの第１パッドと前記３つ以上の第２パッドのうちの前記３つ以上の第１パッドに最も近い１つの第２パッドとの間の距離が、前記第３間隔および前記第４間隔と異なる、
請求項１に記載の電子部品。 Of the second said three or more nearest one first pad and the three or more second pad to the second pad of said three or more first pad as measured along an imaginary line The distance between the three or more first pads and the one second pad closest to the first pad is different from the third interval and the fourth interval.
The electronic component according to claim 1. 前記第２仮想線に沿って測定された前記１つの第１パッドと前記１つの第２パッドとの間の距離は、前記第４間隔よりも大きい、
請求項４に記載の電子部品。 The distance between the one first pad and the one second pad measured along the second virtual line is larger than the fourth interval.
The electronic component according to claim 4. 前記３つ以上の第１パッド及び前記３つ以上の第２パッドのそれぞれは、頂点が変形された平行四辺形状、台形状、または平行四辺形状を有する、
請求項１に記載の電子部品。 Each of the three or more first pads and the three or more second pads has a parallel quadrilateral shape, trapezoidal shape, or parallel quadrilateral shape with deformed vertices.
The electronic component according to claim 1.
JP2020080456A 2014-04-10 2020-04-30 Electronic components Active JP6960500B2 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2014-0043136 2014-04-10
KR20140043136 2014-04-10
KR10-2014-0043134 2014-04-10
KR20140043134 2014-04-10
KR10-2014-0079080 2014-06-26
KR1020140079080A KR102379591B1 (en) 2014-04-10 2014-06-26 Electronic component, electric device including the same and method of bonding thereof
JP2015078634A JP6699991B2 (en) 2014-04-10 2015-04-07 Electronic parts

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015078634A Division JP6699991B2 (en) 2014-04-10 2015-04-07 Electronic parts

Publications (2)

Publication Number Publication Date
JP2020115592A JP2020115592A (en) 2020-07-30
JP6960500B2 true JP6960500B2 (en) 2021-11-05

Family

ID=54400304

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015078634A Active JP6699991B2 (en) 2014-04-10 2015-04-07 Electronic parts
JP2020080456A Active JP6960500B2 (en) 2014-04-10 2020-04-30 Electronic components

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015078634A Active JP6699991B2 (en) 2014-04-10 2015-04-07 Electronic parts

Country Status (3)

Country Link
JP (2) JP6699991B2 (en)
KR (1) KR102379591B1 (en)
CN (1) CN110246822B (en)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102562586B1 (en) * 2015-11-04 2023-08-03 삼성디스플레이 주식회사 Printed circuit board and display apparatus including the same
KR102638304B1 (en) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 Display apparatus
KR102635951B1 (en) * 2016-09-02 2024-02-08 엘지디스플레이 주식회사 Package for tape automated bonding and image display device having the same
WO2018077257A1 (en) 2016-10-31 2018-05-03 昆山工研院新型平板显示技术中心有限公司 Drive circuit carrier, display panel, tablet display, and manufacturing method
KR20180062508A (en) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 Display device
WO2018193927A1 (en) * 2017-04-19 2018-10-25 凸版印刷株式会社 Connection structure for connection electrode on flexible substrate and connection electrode of flexible ic, display panel, and connection method
KR102451017B1 (en) * 2017-08-16 2022-10-04 엘지디스플레이 주식회사 Flexible display device
KR102435975B1 (en) 2017-08-18 2022-08-24 삼성디스플레이 주식회사 Display device
KR102481818B1 (en) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 Electronic component, electric device including the same
KR102465556B1 (en) * 2017-12-08 2022-11-10 엘지디스플레이 주식회사 Film device for driving display device and the display device using the same
KR102526948B1 (en) * 2017-12-18 2023-04-28 엘지디스플레이 주식회사 Display Device
KR102403730B1 (en) * 2018-01-22 2022-05-30 삼성전자주식회사 Semiconductor chip and semiconductor package including the same
JP2019139073A (en) 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ Display device and wiring board
KR102547235B1 (en) 2018-04-20 2023-06-23 삼성디스플레이 주식회사 Display device
KR102505862B1 (en) 2018-05-15 2023-03-07 삼성디스플레이 주식회사 Display panel and display device including the same
KR102573704B1 (en) * 2018-09-06 2023-09-04 삼성디스플레이 주식회사 Display apparatus comprising display unit including an indented shape
CN109451660B (en) 2018-12-28 2021-04-02 厦门天马微电子有限公司 Display panel, flexible circuit board and display module
WO2020161829A1 (en) * 2019-02-06 2020-08-13 シャープ株式会社 Display device
JP7448564B2 (en) * 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 Display substrate, manufacturing method thereof, display device
CN111443512A (en) * 2020-04-17 2020-07-24 业成科技（成都）有限公司 Panel assembly, display panel and electrostatic discharge structure
CN113903767A (en) * 2020-06-22 2022-01-07 上海和辉光电股份有限公司 Array substrate, flexible display panel and display device
CN111951669A (en) * 2020-08-11 2020-11-17 武汉华星光电技术有限公司 Display panel and display device
TWI790878B (en) * 2021-12-28 2023-01-21 奇景光電股份有限公司 Display system and a pad configuration adaptable thereto
CN114397786B (en) * 2022-01-25 2024-05-17 北京京东方显示技术有限公司 Display substrate and display device
WO2024111972A1 (en) * 2022-11-25 2024-05-30 엘지이노텍 주식회사 Flexible circuit board, cof module, and electronic device including same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140872A (en) * 1987-11-27 1989-06-02 Toshiba Corp Converting method for different kind of television system video signal
JPH01140872U (en) * 1988-03-18 1989-09-27
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
JP2000124574A (en) * 1998-10-21 2000-04-28 Nec Corp Array electrode and wiring board equipped with it
JP2001277588A (en) * 2000-03-31 2001-10-09 Kyocera Corp Optical printer head
JP3633566B2 (en) * 2002-02-28 2005-03-30 セイコーエプソン株式会社 Electronic device, manufacturing method thereof, and electronic apparatus
KR100520239B1 (en) * 2003-06-17 2005-10-11 삼성전자주식회사 signal bus lines layout in semiconductor device and method therefore
KR101051013B1 (en) * 2003-12-16 2011-07-21 삼성전자주식회사 Driving chip and display device having same
JP4013071B2 (en) * 2004-09-06 2007-11-28 セイコーエプソン株式会社 Semiconductor device
US7453142B2 (en) * 2005-12-05 2008-11-18 Texas Instruments Incorporated System and method for implementing transformer on package substrate
JP4635915B2 (en) * 2006-03-08 2011-02-23 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
JP2007242942A (en) * 2006-03-09 2007-09-20 Seiko Epson Corp Electronic device and method of manufacturing same
JP4665827B2 (en) * 2006-05-10 2011-04-06 株式会社デンソー Semiconductor device and its mounting structure
JP4942020B2 (en) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 Semiconductor device
WO2008078427A1 (en) * 2006-12-26 2008-07-03 Sharp Kabushiki Kaisha Flexible wiring substrate, and lcd module using the substrate
JP2010161295A (en) * 2009-01-09 2010-07-22 Panasonic Corp Printed circuit board and semiconductor device with the same
JP2010278318A (en) * 2009-05-29 2010-12-09 Renesas Electronics Corp Semiconductor device
KR101093120B1 (en) * 2009-11-16 2011-12-13 서울옵토디바이스주식회사 Light emitting diode having extensions of electrodes for current spreading
KR20130022227A (en) * 2011-08-25 2013-03-06 에스케이하이닉스 주식회사 Semiconductor device and method for manufacturig the same
KR102047068B1 (en) * 2013-04-29 2019-11-21 삼성디스플레이 주식회사 Display panel, electric device having the same and method of bonding the same

Also Published As

Publication number Publication date
KR20150117999A (en) 2015-10-21
CN110246822B (en) 2023-09-26
JP2015204458A (en) 2015-11-16
JP2020115592A (en) 2020-07-30
CN110246822A (en) 2019-09-17
JP6699991B2 (en) 2020-05-27
KR102379591B1 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
JP6960500B2 (en) Electronic components
EP2930557B1 (en) Electric component
US10306763B2 (en) Electronic component, electric device including the same, and bonding method thereof
CN109426040B (en) Electronic equipment
US11457531B2 (en) Electronic component, electric device including the same, and bonding method thereof
US10529273B2 (en) Display device
KR102047068B1 (en) Display panel, electric device having the same and method of bonding the same
US10405437B2 (en) Display device
US10034367B2 (en) Printed circuit board and display apparatus including same
CN106879172B (en) Printed circuit board and display device having the same
KR20160119934A (en) Flexible touch screen panel and flexible touch screen display device
KR102537545B1 (en) Printed circuit board and display apparatus including the same
CN106851972B (en) Printed circuit board and display device including the same
KR20210150649A (en) Display device
WO2022116159A9 (en) Touch control structure and display apparatus
KR102544481B1 (en) Organic light emitting display panel and method of manufacturing an organic light emitting display panel
KR102438400B1 (en) Printed circuit board and display apparatus including the same
TWI666490B (en) Electronic device
CN220629954U (en) Display panel and display device
WO2022257034A1 (en) Touch control structure and display apparatus
CN114914275A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6960500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150