JP6939652B2 - デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム - Google Patents
デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム Download PDFInfo
- Publication number
- JP6939652B2 JP6939652B2 JP2018042113A JP2018042113A JP6939652B2 JP 6939652 B2 JP6939652 B2 JP 6939652B2 JP 2018042113 A JP2018042113 A JP 2018042113A JP 2018042113 A JP2018042113 A JP 2018042113A JP 6939652 B2 JP6939652 B2 JP 6939652B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital filter
- graph
- digital
- setting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims description 41
- 238000004364 calculation method Methods 0.000 claims description 32
- 230000006870 function Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 35
- 238000004891 communication Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100190617 Arabidopsis thaliana PLC2 gene Proteins 0.000 description 1
- 101100408456 Arabidopsis thaliana PLC8 gene Proteins 0.000 description 1
- 101100464304 Caenorhabditis elegans plk-3 gene Proteins 0.000 description 1
- 101100093534 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPS1B gene Proteins 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/206—Drawing of charts or graphs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/026—Averaging filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21119—Circuit for signal adaption, voltage level shift, filter noise
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21126—Signal processing, filter input
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25243—Digital filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
- H03H2017/0297—Coefficients derived from input parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
まず、図2を参照して、本発明が適用される場面の一例について説明する。図2は、本実施形態に係るデジタルフィルタ設定装置1を含む制御システムの一例を模式的に示す図である。図2に示すように、本実施形態に係る制御システムには、上述したデジタルフィルタ設定装置1の他に、PLC(programmable logic controller)2、IOターミナル3、表示入力装置4が含まれ、デジタルフィルタ設定装置1、PLC2、および表示入力装置4がネットワークを介して接続されているとともに、PLC2とIOターミナル3ともネットワークを介して接続されている。
§2 構成例
〔デジタルフィルタ設定装置1の構成〕
次に、図1を参照して、デジタルフィルタ設定装置1の要部構成について説明する。図1は、デジタルフィルタ設定装置1の要部構成を示すブロック図である。図1に示すように、デジタルフィルタ設定装置1は、制御部10、操作受付部20、表示部30、および出力部40を含む。
次に、図3を参照して、デジタルフィルタ設定装置1における処理の流れを説明する。図3は、デジタルフィルタ設定装置1における処理の流れを示すフローチャートである。図3に示すように、まず、デジタルフィルタ設定装置1は、高速アナログユニット5において実行されるデジタルフィルタ処理のフィルタパラメータの設定を受け付ける(S101、入力受付ステップ)。次に、グラフ生成部12は、設定されたフィルタパラメータにおけるデジタルフィルタのフィルタ特性を算出し、当該フィルタ特性を示すグラフを生成し(S102、フィルタ特性算出ステップ)、表示部30に表示させる(S103、グラフ表示ステップ)。
次に、図4を参照してデジタルフィルタ設定装置1の表示部30に表示される画面例について説明する。図4は、デジタルフィルタ設定装置1の画面例を示す図である。
次に、図6〜8を参照して、フィルタ特性の表示例について説明する。図6〜8は、デジタルフィルタ設定装置1が表示するフィルタ特性の例を示す図である。図6には、デジタルフィルタとして移動平均フィルタを用いた場合のフィルタ特性(減衰特性、ステップ応答時間)を示す。図7には、デジタルフィルタとしてローパスフィルタを用いた場合のフィルタ特性(減衰特性、ステップ応答時間)を示す。また、図8には、デジタルフィルタとして、ローパスフィルタおよび移動平均フィルタの組み合わせを用いた場合の、フィルタ特性(減衰特性、ステップ応答時間)を示す。
デジタルフィルタ設定装置1の制御ブロック(特に制御部10(パラメータ設定部11、グラフ生成部12、減衰特性算出部13、ステップ応答時間算出部14))は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
2 PLC(制御装置)
3 IOターミナル
4 表示入力装置
5 高速アナログユニット(デジタルフィルタ装置)
6 CPUユニット
7 PLCシステムバス
8 通信カプラ
9 IOターミナルバス
10 制御部
11 パラメータ設定部(入力受付部)
12 グラフ生成部(グラフ表示部)
13 減衰特性算出部(フィルタ特性算出部)
14 ステップ応答時間算出部(フィルタ特性算出部)
20 操作受付部
30 表示部
40 出力部
Claims (6)
- 入力されたアナログ信号に対しデジタルフィルタによりフィルタ処理を施すデジタルフィルタ装置のフィルタパラメータを設定するデジタルフィルタ設定装置であって、
前記フィルタパラメータの入力を受け付ける入力受付部と、
前記入力受付部で受け付けた前記フィルタパラメータを設定した場合における前記デジタルフィルタのフィルタ特性としてステップ応答時間を算出するフィルタ特性算出部と、
前記算出したステップ応答時間をグラフとして表示部に表示させるグラフ表示部と、を備え、
前記デジタルフィルタ装置は、複数の制御プログラムを所定の時間間隔で繰り返し実行することによって制御対象を制御する制御装置に含まれており、
前記グラフ表示部は、前記グラフとともに、前記制御装置における定周期タスクのタスク周期を前記表示部に表示させるものであり、
前記グラフと前記タスク周期とは、同じ画面上に同時に表示されることを特徴とするデジタルフィルタ設定装置。 - 前記フィルタ特性算出部は、前記フィルタ特性として前記デジタルフィルタの減衰特性を算出し、
前記グラフ表示部は、前記デジタルフィルタの減衰特性をグラフで表示することを特徴とする請求項1に記載のデジタルフィルタ設定装置。 - 前記デジタルフィルタ装置は複数種類のデジタルフィルタによる処理が可能であり、
前記グラフ表示部は、前記複数種類のデジタルフィルタそれぞれの前記フィルタ特性、または前記複数種類のデジタルフィルタを組み合わせたものにおける前記フィルタ特性をグラフとして表示させることを特徴とする請求項1または2に記載のデジタルフィルタ設定装置。 - 前記フィルタパラメータは、ローパスフィルタにおけるカットオフ周波数、移動平均フィルタにおける移動平均回数を含むことを特徴とする請求項1〜3のいずれか1項に記載のデジタルフィルタ設定装置。
- 入力されたアナログ信号に対しデジタルフィルタによりフィルタ処理を施すデジタルフィルタ装置のフィルタパラメータを設定するデジタルフィルタ設定装置の制御方法であって、
前記フィルタパラメータの入力を受け付ける入力受付ステップと、
前記入力受付ステップで受け付けた前記フィルタパラメータを設定した場合における前記デジタルフィルタのフィルタ特性としてステップ応答時間を算出するフィルタ特性算出ステップと、
前記算出したステップ応答時間をグラフとして表示部に表示させるグラフ表示ステップと、を含み、
前記デジタルフィルタ装置は、複数の制御プログラムを所定の時間間隔で繰り返し実行することによって制御対象を制御する制御装置に含まれており、
前記グラフ表示ステップでは、前記グラフとともに、前記制御装置における定周期タスクのタスク周期を前記表示部に表示させるものであり、
前記グラフと前記タスク周期とは、同じ画面上に同時に表示されることを特徴とするデジタルフィルタ設定装置の制御方法。 - 請求項1に記載のデジタルフィルタ設定装置としてコンピュータを機能させるための制御プログラムであって、前記フィルタ特性算出部、および前記グラフ表示部と、としてコンピュータを機能させるための制御プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042113A JP6939652B2 (ja) | 2018-03-08 | 2018-03-08 | デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム |
CN201811508698.2A CN110245369B (zh) | 2018-03-08 | 2018-12-11 | 数字滤波器设定装置、其控制方法以及存储介质 |
EP18212224.2A EP3537242B1 (en) | 2018-03-08 | 2018-12-13 | Digital filter setting device, control method of digital filter setting device and control program |
US16/223,115 US20190280673A1 (en) | 2018-03-08 | 2018-12-18 | Digital filter setting device, control method of digital filter setting device and control program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042113A JP6939652B2 (ja) | 2018-03-08 | 2018-03-08 | デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019159483A JP2019159483A (ja) | 2019-09-19 |
JP6939652B2 true JP6939652B2 (ja) | 2021-09-22 |
Family
ID=64901320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018042113A Active JP6939652B2 (ja) | 2018-03-08 | 2018-03-08 | デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190280673A1 (ja) |
EP (1) | EP3537242B1 (ja) |
JP (1) | JP6939652B2 (ja) |
CN (1) | CN110245369B (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1523729A (en) * | 1975-11-20 | 1978-09-06 | Avery Ltd W & T | Digital filtering |
JP2001255932A (ja) * | 2000-03-14 | 2001-09-21 | Yokogawa Electric Corp | プロセス定数同定装置 |
JP2003243967A (ja) * | 2002-02-20 | 2003-08-29 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ係数設定装置およびその方法 |
JP4060148B2 (ja) * | 2002-08-23 | 2008-03-12 | 本田技研工業株式会社 | プラントの制御装置 |
JP2005242522A (ja) * | 2004-02-25 | 2005-09-08 | Kanto Auto Works Ltd | シーケンス制御装置用サイクルタイム計測装置 |
US7206722B2 (en) * | 2005-04-01 | 2007-04-17 | Tektronix, Inc. | Oscilloscope having an enhancement filter |
US7752012B2 (en) * | 2005-04-04 | 2010-07-06 | Fisher-Rosemount Systems, Inc. | Statistical processing methods used in abnormal situation detection |
JP2008102714A (ja) | 2006-10-18 | 2008-05-01 | Tokyo Univ Of Agriculture & Technology | 多軸工作機械の送り駆動系用最適設計支援装置およびその装置用プログラム |
US8301676B2 (en) * | 2007-08-23 | 2012-10-30 | Fisher-Rosemount Systems, Inc. | Field device with capability of calculating digital filter coefficients |
JP5680259B2 (ja) * | 2012-11-01 | 2015-03-04 | 三菱電機株式会社 | 変換装置、周辺装置およびプログラマブルコントローラ |
US8924910B2 (en) * | 2012-11-09 | 2014-12-30 | Analog Devices, Inc. | Filter design tool |
JP6054786B2 (ja) | 2013-03-21 | 2016-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置のシミュレータ、シミュレーション方法及びシミュレーションプログラム |
JP6583070B2 (ja) * | 2016-03-14 | 2019-10-02 | オムロン株式会社 | 設定支援装置、設定支援方法、情報処理プログラム、および記録媒体 |
-
2018
- 2018-03-08 JP JP2018042113A patent/JP6939652B2/ja active Active
- 2018-12-11 CN CN201811508698.2A patent/CN110245369B/zh active Active
- 2018-12-13 EP EP18212224.2A patent/EP3537242B1/en active Active
- 2018-12-18 US US16/223,115 patent/US20190280673A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP3537242B1 (en) | 2020-04-01 |
CN110245369A (zh) | 2019-09-17 |
JP2019159483A (ja) | 2019-09-19 |
EP3537242A1 (en) | 2019-09-11 |
US20190280673A1 (en) | 2019-09-12 |
CN110245369B (zh) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110050237B (zh) | 数据收集装置、数据收集方法及记录介质 | |
JP6583070B2 (ja) | 設定支援装置、設定支援方法、情報処理プログラム、および記録媒体 | |
JP5680259B2 (ja) | 変換装置、周辺装置およびプログラマブルコントローラ | |
TWI585556B (zh) | 智慧型功能模組及可程式邏輯控制器系統 | |
CN106662848B (zh) | 用于联网的家用器具的通用的操控元件 | |
JP5785501B2 (ja) | ラダープログラム作成装置 | |
JP4389273B2 (ja) | Plc機能内蔵型ドライブ制御装置 | |
EP3258328B1 (en) | Plc control data generation device, plc control data generation method, and plc control data generation program | |
JP6939652B2 (ja) | デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム | |
EP3015931B1 (en) | Plc system with a webserver and a partitioned memory | |
EP2354873A2 (en) | Manipulation-monitoring device | |
WO2015181921A1 (ja) | プログラマブル表示器及び作画ソフトウェア | |
JP4324866B2 (ja) | ツール | |
JP6160781B2 (ja) | 制御装置、及びデータ再生装置 | |
JP2014063391A (ja) | シミュレータシステム及びシミュレーション方法 | |
JP6664547B1 (ja) | プログラマブルロジックコントローラシステムおよびデータ解析方法 | |
JP2018036945A (ja) | シミュレータ連携装置、シミュレータ連携装置の制御方法、情報処理プログラム、および記録媒体 | |
JP2002006944A (ja) | 制御機能付き表示器 | |
EP4002109A1 (en) | Programmable display device | |
JP2009217539A (ja) | 入力データフィルタ方法およびその方法の実施に用いる入力データフィルタ装置 | |
JP6984422B2 (ja) | 信号処理装置および信号処理装置の制御方法 | |
JP6146277B2 (ja) | インバータ制御装置およびその周辺装置 | |
WO2019155669A1 (ja) | 情報処理装置、制御方法、及びプログラム | |
JP5619312B2 (ja) | データ処理装置およびその制御方法 | |
JP2016100807A (ja) | 設計支援演算制御システム、設計支援演算制御処理方法、および設計支援グラフィカルユーザインターフェース |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6939652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |