JP6935915B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP6935915B2
JP6935915B2 JP2017207944A JP2017207944A JP6935915B2 JP 6935915 B2 JP6935915 B2 JP 6935915B2 JP 2017207944 A JP2017207944 A JP 2017207944A JP 2017207944 A JP2017207944 A JP 2017207944A JP 6935915 B2 JP6935915 B2 JP 6935915B2
Authority
JP
Japan
Prior art keywords
electrode
film
conductive film
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017207944A
Other languages
English (en)
Other versions
JP2019078974A (ja
JP2019078974A5 (ja
Inventor
栗木　科
科 栗木
励 森
励 森
尚人 小田
尚人 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2017207944A priority Critical patent/JP6935915B2/ja
Priority to US16/154,725 priority patent/US20190131588A1/en
Priority to CN201811182505.9A priority patent/CN109728184B/zh
Publication of JP2019078974A publication Critical patent/JP2019078974A/ja
Publication of JP2019078974A5 publication Critical patent/JP2019078974A5/ja
Application granted granted Critical
Publication of JP6935915B2 publication Critical patent/JP6935915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本技術は、基板上に電極を有する電子デバイスに関する。
有機ＥＬ（Electro Luminescence）表示装置では、基板の表示領域に複数の有機ＥＬ素子が設けられている。有機ＥＬ素子は、例えば、第１電極と第２電極との間に有機層を有している（例えば、特許文献１参照）。
特開２００１−４３９７１号公報
このような有機ＥＬ表示装置等の電子デバイスでは、製造にかかるコストを低減することが望まれている。
したがって、製造にかかるコストを低減することが可能な電子デバイスを提供することが望ましい。
本技術の一実施の形態に係る電子デバイスは、素子領域を有する第１基板と、第１基板上の素子領域に設けられた第１電極と、第１電極に対向するとともに、素子領域から素子領域の外側にわたって設けられ、第１導電膜を含む第２電極と、第２電極を覆うとともに、素子領域から前記素子領域の外側にわたって設けられた保護膜とを備えている。この電子デバイスは、さらに、第１電極、第１導電膜および保護膜を介して第１基板と対向する位置に配置された第２基板と、素子領域の外側の領域において、保護膜と第２基板との間に配置され、素子領域を封止するシール部とを備えている。第１導電膜のうち、素子領域の外側に設けられた部分の第１端部と、保護膜のうち、素子領域の外側に設けられた部分の第２端部とは、平面視で互いに重なる位置に形成され、第２端部の下に第１端部が配置されている。第２端部と、第２基板のうち、素子領域の外側に設けられた部分の第３端部とは、平面視で互いに重なる位置に形成されている。
本技術の一実施の形態に係る電子デバイスでは、保護膜の第２端部の下に第１導電膜の第１端部が配置されている。この第１導電膜は、例えば、保護膜の第２端部を形成した後に、第１導電膜をエッチングして形成されている。
本技術の一実施の形態に係る電子デバイスによれば、第１導電膜をエッチングすることにより第２電極を形成するようにしたので、エリアマスクを用いずに第１導電膜を成膜することができる。よって、エリアマスクの使用に起因したコストを減らし、製造にかかるコストを低減することが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の一実施の形態に係る表示装置の概略構成を表す平面模式図である。 図１に示した表示装置の全体構成を表すブロック図である。 図２に示した画素の配置を表す模式図である。 図１に示したＩＶ−ＩＶ’線に沿った断面構成を表す模式図である。 図４に示した平坦化膜の構成を表す平面模式図である。 図４に示した表示装置の製造方法を工程順に表す流れ図である。 図６に示した表示装置の製造方法の一工程を表す断面模式図である。 図７Ａに続く工程を表す断面模式図である。 図７Ｂに続く工程を表す断面模式図である。 図７Ｃに続く工程を表す断面模式図である。 比較例に係る表示装置の製造方法を工程順に表す流れ図である。 図８に示した第２電極の形成工程について説明するための図である。 図８に示した表示装置の製造方法の一工程を表す断面模式図である。 図１０Ａに続く工程を表す断面模式図である。 変形例１に係る表示装置の製造方法を工程順に表す流れ図である。 図１１に示した表示装置の製造方法の一工程を表す断面模式図である。 図１２Ａに続く工程を表す断面模式図である。 変形例２に係る表示装置の製造方法を工程順に表す流れ図である。 図１３に示した方法で製造した表示装置の断面構成を表す模式図である。 図１等に示した表示装置の概略構成例を表すブロック図である。 本技術の電子デバイスとしての撮像装置の概略構成例を表すブロック図である。 図１５に示した表示装置または図１６に示した撮像装置を備えた電子機器への適用例を表すブロック図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（保護膜の端部の下に第２電極が配置された表示装置）
２．変形例１（マスクを用いて保護膜を形成する例）
３．変形例２（積層構造の第２電極を有する例）
４．適用例
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る表示装置（表示装置１）の全体構成を模式的に表したものである。表示装置１は、例えば、有機電界発光素子を用いた有機ＥＬディスプレイ等であり、例えばＲ（赤），Ｇ（緑），Ｂ（青）のいずれかの色の光が上面側から出射される、上面発光型（トップエミッション型）の表示装置である。この表示装置１は、中央の表示領域１Ａ（素子領域）と、この表示領域１Ａの外側の周辺領域１Ｂとを有している。表示領域１Ａは、例えば四角形状である。周辺領域１Ｂは、この表示領域１Ａを囲むように枠状に設けられている。
図２は、表示領域１Ａおよび周辺領域１Ｂの機能構成の一例を表している。表示領域１Ａは、２次元配置された複数の画素ｐｒ，ｐｇ，ｐｂを有している。この表示領域１Ａには、例えばアクティブマトリクス方式により、外部から入力される映像信号に基づいて画像が表示される。周辺領域１Ｂには、例えば、表示領域１Ａを駆動するための回路部（走査線駆動部３、信号線駆動部４および電源線駆動部５）が設けられている。表示領域１Ａから周辺領域１Ｂにわたって、例えば、画素配列の行方向に沿って延在する複数の走査線ＷＳＬと、列方向に沿って延在する複数の信号線ＤＴＬと、行方向に沿って延在する複数の電源線ＤＳＬとが設けられている。各画素ｐｒ，ｐｇ，ｐｂは、走査線ＷＳＬを介して走査線駆動部３に、信号線ＤＴＬを介して信号線駆動部４に、電源線ＤＳＬを介して電源線駆動部５に各々電気的に接続されている。画素ｐｒ，ｐｇ，ｐｂは、例えばそれぞれがサブピクセルに相当し、これらの画素ｐｒ，ｐｇ，ｐｂの組が１つのピクセル（画素Ｐｉｘ）を構成する。
図３は、図２に示した画素Ｐｉｘ（画素ｐｒ，ｐｇ，ｐｂ）の平面構成の一例を表したものである。画素ｐｒ、ｐｇ、ｐｂの各面形状は、例えば矩形状を有し、全体としてストライプ状を成して配置されている。画素ｐｒ、ｐｇ、ｐｂの矩形状の長辺に沿った方向（図３の列方向）では、同じ発光色の画素が並んで配置されている。画素ｐｒは、赤色（Ｒ）の表示を行うものであり、画素ｐｇは、例えば緑色（Ｇ）の表示を行うものであり、画素ｐｂは、例えば青色（Ｂ）の表示を行うものである。これらの画素ｐｒ，ｐｇ，ｐｂはそれぞれ、有機ＥＬ素子２０を含む画素回路ＰＸＬＣを有している（図２）。
以下では、画素ｐｒ，ｐｇ，ｐｂのそれぞれを特に区別する必要のない場合には、「画素Ｐ」と称して説明を行う。
画素回路ＰＸＬＣは、各画素ｐｒ，ｐｇ，ｐｂにおける発光および消光を制御するものであり、例えば有機ＥＬ素子（表示素子）２０と、保持容量Ｃｓと、書き込みトランジスタＷｓＴｒと、駆動トランジスタＤｓＴｒとを含んで構成されている。尚、ここでは、画素回路ＰＸＬＣとして、２Ｔｒ１Ｃの回路構成を例示するが、画素回路ＰＸＬＣの構成はこれに限定されるものではない。画素回路ＰＸＬＣは、この２Ｔｒ１Ｃの回路に対して、更に各種容量やトランジスタ等を付加した回路構成を有していてもよい。
書き込みトランジスタＷｓＴｒは、駆動トランジスタＤｓＴｒのゲート電極に対する、映像信号（信号電圧）の印加を制御するものである。具体的には、書き込みトランジスタＷｓＴｒは、走査線ＷＳＬへの印加電圧に応じて信号線ＤＴＬの電圧（信号電圧）をサンプリングすると共に、その信号電圧を駆動トランジスタＤｓＴｒのゲート電極に書き込むものである。駆動トランジスタＤｓＴｒは、有機ＥＬ素子２０に直列に接続されており、書き込みトランジスタＷｓＴｒによってサンプリングされた信号電圧の大きさに応じて有機ＥＬ素子２０に流れる電流を制御するものである。これらの駆動トランジスタＤｓＴｒおよび書き込みトランジスタＷｓＴｒは、例えば、ｎチャネルＭＯＳ型またはｐチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）により形成される。これらの駆動トランジスタＤｓＴｒおよび書き込みトランジスタＷｓＴｒは、また、シングルゲート型であってもよいし、デュアルゲート型であってもよい。保持容量Ｃｓは、駆動トランジスタＤｓＴｒのゲート電極およびソース電極間に所定の電圧を保持するものである。
書き込みトランジスタＷｓＴｒのゲート電極は、走査線ＷＳＬに接続されている。書き込みトランジスタＷｓＴｒのソース電極およびドレイン電極のうちの一方の電極が信号線ＤＴＬに接続され、他方の電極が駆動トランジスタＤｓＴｒのゲート電極に接続されている。駆動トランジスタＤｓＴｒのソース電極およびドレイン電極のうちの一方の電極が電源線ＤＳＬに接続され、他方の電極が有機ＥＬ素子２０のアノード（後述の第１電極２１）に接続されている。保持容量Ｃｓは、駆動トランジスタＤｓＴｒのゲート電極と有機ＥＬ素子２０側の電極との間に挿入されている。
走査線ＷＳＬは、表示領域１Ａに配置された複数の画素Ｐを行毎に選択するための選択パルスを、各画素Ｐに供給するためのものである。この走査線ＷＳＬは、走査線駆動部３の出力端（図示せず）と、後述の書き込みトランジスタＷｓＴｒのゲート電極とに接続されている。信号線ＤＴＬは、映像信号に応じた信号パルス（信号電位Ｖsigおよび基準電位Ｖofs）を、各画素Ｐへ供給するためのものである。この信号線ＤＴＬは、信号線駆動部４の出力端（図示せず）と、後述の書き込みトランジスタＷｓＴｒのソース電極またはドレイン電極とに接続されている。電源線ＤＳＬは、各画素Ｐに、電力として固定電位（Ｖcc）を供給するためのものである。この電源線ＤＳＬは、電源線駆動部５の出力端（図示せず）と、後述の駆動トランジスタＤｓＴｒのソース電極またはドレイン電極とに接続されている。尚、有機ＥＬ素子２０のカソード（後述の第２電極２４）は、共通電位線（カソード線）に接続されている。
走査線駆動部３は、各走査線ＷＳＬに所定の選択パルスを線順次で出力することにより、例えばアノードリセット、Ｖth補正、信号電位Ｖsigの書き込み、移動度補正および発光動作等の各動作を、各画素Ｐに所定のタイミングで実行させるものである。信号線駆動部４は、外部から入力されたデジタルの映像信号に対応するアナログの映像信号を生成し、各信号線ＤＴＬに出力するものである。電源線駆動部５は、各電源線ＤＳＬに対して、定電位を出力するものである。これらの走査線駆動部３、信号線駆動部４および電源線駆動部５は、図示しないタイミング制御部により出力されるタイミング制御信号により、それぞれが連動して動作するように制御される。また、外部から入力されるデジタルの映像信号は、図示しない映像信号受信部により補正された後、信号線駆動部４に入力される。
以下に、表示装置１の具体的な構成を説明する。
図４は、表示装置１の表示領域１Ａから周辺領域１Ｂにわたる断面構成を模式的に表したものであり、図１に示したＩＶ−ＩＶ’線に沿った断面構成に対応する。表示装置１では、対向する第１基板１１（基板）および第２基板３１の間に複数の有機ＥＬ素子２０が封止されている。第１基板１１上には、配線層１２、パッシベーション膜１３および平坦化膜１４がこの順に設けられている。有機ＥＬ素子２０は、平坦化膜１４上に設けられ、平坦化膜１４に近い位置から、第１電極２１、有機層２３（機能層）および第２電極２４を有している。隣り合う有機ＥＬ素子２０の間には、素子分離膜２２が設けられている。有機ＥＬ素子２０上には、例えば、保護膜２５が設けられ、この保護膜２５上に充填層３３を介して第２基板３１が貼り合わされている。第２基板３１の周縁にはシール部３４が設けられており、第１基板１１と第２基板３１との間に有機ＥＬ素子２０は封止されている。第２基板３１の、第１基板１１との対向面には、例えばカラーフィルタ層３２が設けられている。
第１基板１１は、例えばガラス，石英，シリコン，樹脂材料または金属板等により構成されている。樹脂材料としては、例えばＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。
第１基板１１上の配線層１２は、例えば、主に表示領域１Ａに設けられた駆動回路部１２Ａと、周辺領域１Ｂに設けられた周辺回路部１２Ｂとを有している。例えば、駆動回路部１２Ａには画素回路ＰＸＬＣ（図２）が設けられ、周辺回路部１２Ｂには走査線駆動部３、信号線駆動部４および電源線駆動部５が設けられている。配線層１２には、走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬが設けられ、これらが表示領域１Ａから周辺領域１Ｂに延在している。
第１基板１１と配線層１２との間に、ＵＣ（Under Coat）膜を設けるようにしてもよい。ＵＣ膜は、第１基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ2）膜等の絶縁材料により構成されている。
配線層１２を覆うパッシベーション膜１３は、表示領域１Ａおよび周辺領域１Ｂにわたって設けられている。パッシベーション膜１３は、例えば厚み２００ｎｍの酸化シリコン（ＳｉＯ2）膜により構成されている。パッシベーション膜１３には、窒化シリコン（ＳｉＮ）膜，酸窒化シリコン（ＳｉＯＮ）膜，酸化チタン（ＴｉＯ2）膜または酸化アルミニウム（Ａｌ2Ｏ3）膜等を用いるようにしてもよく、これらを積層して用いるようにしてもよい。
平坦化膜１４は、パッシベーション膜１３を間にして配線層１２を覆っている。この平坦化膜１４は、表示領域１Ａおよび周辺領域１Ｂにわたって設けられている。平坦化膜１４には、周辺領域１Ｂ内の、表示領域１Ａ周縁近傍に幅Ｗ１（例えば、図４のＸ方向の大きさ）の第１溝Ｇ１と、第１溝Ｇ１よりも外側に幅Ｗ２の第２溝Ｇ２とが設けられている。第１溝Ｇ１の幅Ｗ１は、１０μｍ以上であることが好ましく、例えば１０μｍ〜２０００μｍである。第２溝Ｇ２の幅Ｗ２は、１０μｍ以上であることが好ましく、例えば１０μｍ〜２０００μｍである。第１溝Ｇ１および第２溝Ｇ２は、例えば、平坦化膜１４を貫通して設けられている。第１溝Ｇ１は、平坦化膜１４およびパッシベーション膜１３を貫通し、配線層１２に達している。第２溝Ｇ２は、平坦化膜１４を貫通しており、第２溝Ｇ２では平坦化膜１４からパッシベーション膜１３が露出されている。
図５は、第１溝Ｇ１および第２溝Ｇ２の平面構成を模式的に表したものである。周辺領域１Ｂに設けられた第１溝Ｇ１は、表示領域１Ａの周縁に沿って表示領域１Ａを囲み、この第１溝Ｇ１を第２溝Ｇ２が囲んでいる。第１溝Ｇ１および第２溝Ｇ２は、例えば四角形の平面形状を有している。水分透過率の高い平坦化膜１４に第１溝Ｇ１および第２溝Ｇ２を設けることにより、第２溝Ｇ２の外側の周辺領域１Ｂから表示領域１Ａへの平坦化膜１４に起因した水分の浸入を抑えることができる。表示装置１では、第２溝Ｇ２と、第２溝Ｇ２よりも表示領域１Ａに近い位置に配置された第１溝Ｇ１とを設けることにより、第２電極２４に起因した水分の浸入を抑えられる。
第２溝Ｇ２よりも外側の周辺領域１Ｂには、平坦化膜１４およびパッシベーション膜１３が除去された端子領域１４Ｔが設けられている。この端子領域１４Ｔでは、配線層１２（周辺回路部１２Ｂ）が露出されている。例えば、この端子領域１４Ｔを介して、外部の配線が周辺回路部１２Ｂに接続されるようになっている。平坦化膜１４には、例えば厚み３０００ｎｍのポリイミド樹脂膜を用いることができる。平坦化膜１４には、エポキシ樹脂，ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。
この平坦化膜１４上の表示領域１Ａに、画素ｐｒ，ｐｇ，ｐｂ毎に有機ＥＬ素子２０が配置されている。有機ＥＬ素子２０の第１電極２１は、平坦化膜１４上に複数配置されている。これらの複数の第１電極２１は、互いに分離して設けられている。
第１電極２１は、例えばアノードとして機能する反射電極であり、画素Ｐ毎に設けられている。この第１電極２１の構成材料としては、例えばアルミニウム（Ａｌ），クロム，金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），銅（Ｃｕ），タングステンあるいは銀（Ａｇ）などの金属元素の単体または合金が挙げられる。また、第１電極２１は、これらの金属元素の単体または合金よりなる金属膜と、光透過性を有する導電性材料（透明導電膜）との積層膜を含んでいてもよい。透明導電膜としては、例えばＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）および酸化亜鉛（ＺｎＯ）系材料等が挙げられる。酸化亜鉛系材料としては、例えばアルミニウム（Ａｌ）を添加した酸化亜鉛（ＡＺＯ）、およびガリウム（Ｇａ）を添加した酸化亜鉛（ＧＺＯ）などが挙げられる。
第１電極２１と同層には、例えば配線２１Ａが設けられている。この配線２１Ａは、第１溝Ｇ１に埋め込まれるとともに、平坦化膜１４に設けられた接続孔Ｈを介して配線層１２の配線に電気的に接続されている。
素子分離膜２２は、複数の第１電極２１を覆い、各々の第１電極２１の表面から隣り合う第１電極２１の間に設けられている。素子分離膜２２は、各第１電極２１に対向して開口を有している。この開口では、素子分離膜２２から第１電極２１が露出されており、この露出された第１電極２１上に有機層２３が配置される。素子分離膜２２は、各画素Ｐの発光領域を規定すると共に、第１電極２１と第２電極２４との絶縁性を確保するためのものである。素子分離膜２２は、有機層２３がウェットプロセスを用いて成膜される場合には、いわゆる隔壁として機能する。
素子分離膜２２は、例えば、周辺領域１Ｂに設けられていてもよく、平坦化膜１４の第１溝Ｇ１および第２溝Ｇ２をふさがない位置に配置されている。換言すれば、素子分離膜２２には、平面（例えば、図４のＸＹ平面）視で、第１溝Ｇ１および第２溝Ｇ２と重なる位置に溝が設けられている。この素子分離膜２２の溝の幅は、第１溝Ｇ１，第２溝Ｇ２の幅Ｗ１，Ｗ２よりも大きくなっていてもよい。周辺領域１Ｂでは、素子分離膜２２が端子領域１４Ｔよりも内側（表示領域１Ａ側）に設けられている。上記のように隔壁として機能するとき、素子分離膜２２は、例えば、アクリル系樹脂、ポリイミド系樹脂、フッ素系樹脂、シリコン系樹脂、フッ素系ポリマー、シリコン系ポリマー、ノボラック系樹脂、エポキシ系樹脂、ノルボルネン系樹脂等の感光性樹脂を含んで構成されている。あるいは、これらの樹脂材料に顔料を分散させたものが用いられてもよい。また、素子分離膜２２には、例えば酸化シリコン、窒化シリコンおよび酸窒化シリコン等の無機材料が用いられても構わない。
有機発光材料を含む有機層２３は、例えば第１電極２１に近い位置から、正孔注入層、正孔輸送層、発光層、電子輸送層および電子注入層をこの順に有している。有機層２３は、画素ｐｒ，ｐｇ，ｐｂ毎に素子分離膜２２の開口に設けられていてもよく、あるいは、画素ｐｒ，ｐｇ，ｐｂに共通に設けられていてもよい。発光層は、例えば、画素ｐｒ，ｐｇ，ｐｂ毎に、互いに異なる色の発光層を有していてもよい。例えば、画素ｐｒの発光層は赤色を、画素ｐｇの発光層は緑色を、画素ｐｂの発光層は青色を、それぞれ発生させる。あるいは、画素ｐｒ，ｐｇ，ｐｂ全ての発光層が、互いに同じ色を発生させるものであってもよい。例えば、画素ｐｒ，ｐｇ，ｐｂ全ての発光層が、白色を発生させる。
正孔注入層は、リークを防止するための層であり、例えばヘキサアザトリフェニレン（ＨＡＴ）等により構成されている。正孔注入層の厚みは、例えば１ｎｍ〜２０ｎｍである。正孔輸送層は、例えばα−ＮＰＤ〔N,N'-di(1-naphthyl)-N,N'-diphenyl-〔1,1'-biphenyl 〕-4,4'-diamine 〕により構成されている。正孔輸送層の厚みは、例えば１５ｎｍ〜１００ｎｍである。
発光層は、正孔と電子との結合により、所定の色の光を発するように構成されており、例えば、５ｎｍ〜５０ｎｍの厚みを有している。赤色波長域の光を発する発光層は、例えば、ピロメテンホウ素錯体がドーピングされたルブレンにより構成されている。このとき、ルブレンはホスト材料として用いられている。緑色波長域の光を発する発光層は、例えばＡｌｑ3（トリスキノリノールアルミニウム錯体）により構成されている。青色波長域の光を発する発光層は、例えば、ジアミノクリセン誘導体がドーピングされたＡＤＮ（９，１０−ジ（２−ナフチル）アントラセン）により構成されている。このとき、ＡＤＮは、ホスト材料として、正孔輸送層上に例えば厚み２０ｎｍで蒸着され、ジアミノクリセン誘導体は、ドーパント材料として、相対膜厚比で５％ドーピングされる。
電子輸送層は、ＢＣＰ（２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリン）により構成されている。電子輸送層の厚みは、例えば１５ｎｍ〜２００ｎｍである。電子注入層は、例えばフッ化リチウム（ＬｉＦ）により構成されている。電子注入層の厚みは、例えば１５ｎｍ〜２７０ｎｍである。
第２電極２４は、例えばカソードとして機能するものであり、有機層２３を間にして第１電極２１に対向している。この第２電極２４は、表示領域１Ａの全面にわたって（全画素Ｐに共通の電極として）設けられるとともに、表示領域１Ａから周辺領域１Ｂに延在している。周辺領域１Ｂでは、第２電極２４が、第２溝Ｇ２よりも外側まで延在し、第２溝Ｇ２に埋設されている。この第２電極２４の端部は、端子領域１４Ｔよりも内側に設けられている。ここで、第２電極２４の端部とは、第２電極２４の端面を含む部分である。第２電極２４は、例えば光透過性の導電材料（透明導電膜）から構成されている。この第２電極２４を構成する透明導電膜は、例えば金属または金属酸化物を含んでいる。具体的には、第２電極２４は、銀（Ａｇ），アルミニウム（Ａｌ），酸化亜鉛（ＺｎＯ），酸化インジウム（Ｉｎ2Ｏ3），酸化スズ（ＳｎＯ2），酸化アルミニウム（Ａｌ2Ｏ3），酸化ガリウム（Ｇａ2Ｏ3），酸化チタン（ＴｉＯ2），酸化ニオブ（Ｎｂ2Ｏ5）または酸化ケイ素（ＳｉＯ2）を含んでいる。第２電極２４は、複数の導電膜の積層構造を有していてもよい（後述の変形例２）。
本実施の形態では、この第２電極２４は、エリアマスクを用いずに成膜された導電膜（図７Ａの導電膜２４Ｍ）をエッチングすることにより形成されている。詳細は後述するが、これにより、エリアマスクの使用に起因したコストを減らすことができる。
第２電極２４は、例えば、保護膜２５をマスクにしてエッチングされている。このため、第２電極２４は、保護膜２５の平面形状と略同じ平面形状を有し、第２電極２４の端部は、保護膜２５の端部２５Ｅと平面視（例えば図４のＸＹ平面）で重なる位置に設けられている。即ち、保護膜２５の端部２５Ｅの下に第２電極２４が配置され、第２電極２４の端面は保護膜２５から露出されている。この保護膜２５から露出された第２電極２４の端面から水分が浸入する可能性も考え得るが、第２電極２４よりも、平坦化膜１４の方が、水分透過率が高く、この平坦化膜１４に第１溝Ｇ１および第２溝Ｇ２を設けることにより、水分の浸入が効果的に抑えられる。この第２電極２４の端面の露出に起因した信頼性の低下がないことは、耐湿性信頼評価で確認している。第２電極２４の端部は、保護膜２５の端部２５Ｅと平面視で略重なる位置に設けられるが、製造誤差等により、多少ずれて配置されていてもよい。例えば、厚み２００ｎｍの導電膜（後述の図７Ａの導電膜２４Ｍ）を成膜した後、この導電膜を、ウェットエッチング法を用いてエッチングする。このように形成された第２電極２４の端部は、保護膜２５の端部２５Ｅと平面視で重なる位置から、０．５μｍ程度内側に配置される場合もある。
第２電極２４を覆う保護膜２５は、第２電極２４と同様に、表示領域１Ａの全面にわたって設けられるとともに、表示領域１Ａから周辺領域１Ｂに延在している。保護膜２５の端部２５Ｅは、周辺領域１Ｂのうち、端子領域１４Ｔよりも内側に配置されている。保護膜２５（端部２５Ｅ）の平面形状は、例えば、四角形状である。保護膜２５は、例えば、酸化シリコン（ＳｉＯ２），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），酸化チタン（ＴｉＯ2）または酸化アルミニウム（Ａｌ2Ｏ3）などにより構成されている。この保護膜２５は、有機ＥＬ素子２０への水分の侵入を防ぎ、発光効率などの特性が変化するのを防止する機能を有している。
充填層３３は、保護膜２５と第２基板３１とを貼り合わせると共に、有機ＥＬ素子２０を封止するものである。この充填層３３は、保護膜２５上の一面にわたって設けられている。充填層３３の材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、フッ素系樹脂、シリコン系樹脂、フッ素系ポリマー、シリコン系ポリマー、ノボラック系樹脂、エポキシ系樹脂およびノルボルネン系樹脂等が挙げられる。あるいは、これらの樹脂材料に顔料を分散させたものが用いられてもよい。
シール部３４は、充填層３３よりも外側の周辺領域１Ｂに設けられている。このシール部３４は、表示領域１Ａを囲む環状に設けられており、第２基板３１の周縁に配置されている。シール部３４により、有機ＥＬ素子２０とともに、第１基板１１と第２基板３１との間の各部がこれらの間に封止される。シール部３４は、例えばエポキシ系樹脂およびアクリル系樹脂等の樹脂材料により構成されている。
カラーフィルタ層３２は、例えば、赤色フィルタ，緑色フィルタおよび青色フィルタを含んでいる。このカラーフィルタ層３２は、例えば、第２基板３１の一面（例えば充填層３３側の面）に設けられている。画素ｐｒの有機ＥＬ素子２０に対向する領域に赤色フィルタが、画素ｐｇの有機ＥＬ素子２０に対向する領域に緑色フィルタが、画素ｐｂの有機ＥＬ素子２０に対向する領域に青色フィルタが、それぞれ設けられている。これらの赤色フィルタ，緑色フィルタおよび青色フィルタは、顔料を混入した樹脂によりそれぞれ構成されている。
上記の赤色フィルタ，緑色フィルタおよび青色フィルタ間の領域（画素間の領域）にブラックマトリクス層を設けるようにしてもよい。このブラックマトリクス層は、例えば黒色の着色剤を混入した樹脂膜、または薄膜の干渉を利用した薄膜フィルタにより構成されている。薄膜フィルタは、例えば、金属，金属窒化物あるいは金属酸化物よりなる薄膜を１層以上積層し、薄膜の干渉を利用して光を減衰させるものである。薄膜フィルタとしては、具体的には、Ｃｒと酸化クロム（III）（Ｃｒ2Ｏ3）とを交互に積層したものが挙げられる。
第２基板３１は、充填層３３と共に有機ＥＬ素子２０を封止するものである。この第２基板３１は、例えば、有機ＥＬ素子２０で発生した光に対して透明なガラスまたはプラスチックなどの材料により構成されている。
[製造方法]
このような表示装置１は、例えば、図６に示した工程を経て製造される。図７Ａ〜７Ｄは、表示装置１の製造工程を順に表している。
まず、第１基板１１上に配線層１２、パッシベーション膜１３、平坦化膜１４、第１電極２１、素子分離膜２２および有機層２３をこの順に形成する（ステップＳ２０１）。例えば、このステップＳ２０１は、以下のように行う。
まず、第１基板１１上に配線層１２を形成する。次いで、この配線層１２を覆うように、ＣＶＤ（Chemical Vapor Deposition）法を用いて酸化シリコン膜を成膜する。これにより、パッシベーション膜１３が形成される。次に、感光性を有する有機絶縁材料を、例えばスピンコート法やスリットコート法により成膜することにより、平坦化膜１４を形成する。続いて、露光、現像および焼成処理を施すことにより、平坦化膜１４に、第１溝Ｇ１、第２溝Ｇ２、配線層１２に達する接続孔および端子領域１４Ｔを形成する。
この後、この平坦化膜１４上に、第１電極２１を形成する。第１電極２１は、平坦化膜１４に形成した接続孔を埋め込むように、導電材料を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングして形成する。第１電極２１を形成した後、第１電極２１上に開口を有する素子分離膜２２を形成する。続いて、素子分離膜２２の開口に有機層２３を形成する。有機層２３は、素子分離膜２２上に設けられていてもよい。有機層２３は、蒸着法を用いて形成してもよく、あるいは、インクジェット法などの塗布法を用いて形成してもよい。
有機層２３を形成した後、例えば、スパッタ法を用いて第１基板１１の全面に、導電膜２４Ｍ（第１導電膜）を成膜する（ステップＳ２０２，図７Ａ）。この導電膜２４Ｍは、第２電極２４の構成材料からなる膜であり、例えば光透過性の導電材料により構成されている。ここでは、この導電膜２４Ｍを、エリアマスクを用いずに、表示領域１Ａおよび周辺領域１Ｂの全面にわたって形成する。これにより、エリアマスクに起因したコストを減らすことができる。
導電膜２４Ｍを成膜した後、例えば、ＣＶＤ法を用いて、第１基板１１の全面に、保護材料膜２５Ｍを成膜する（ステップＳ２０３，図７Ｂ）。保護材料膜２５Ｍは、保護膜２５の構成材料からなる膜であり、例えば、無機絶縁材料により構成されている。保護材料膜２５Ｍは、導電膜２４Ｍ上の全面に形成される。
保護材料膜２５Ｍを成膜した後、第１基板１１上に形成した各層を第２基板３１により封止する（ステップＳ２０４，図７Ｃ）。具体的には、保護材料膜２５Ｍ上に充填層３３を間にして第２基板３１を貼り合わせるとともに、第２基板３１の周縁にシール部３４を形成する。例えば、この第２基板３１にはカラーフィルタ層３２を予め形成しておく。第１基板１１と第２基板３１との間に、充填層３３およびシール部３４を形成した後、第１基板１１を所定の大きさに分断する（ステップＳ２０５）。
次に、端子領域１４Ｔ上の保護材料膜２５Ｍをエッチングにより除去し、保護膜２５を形成する（ステップＳ２０６，図７Ｄ）。保護材料膜２５Ｍのエッチングは、例えば、第２基板３１をマスクにして施される。つまり、保護膜２５の端部２５Ｅは、第２基板３１の端部と平面視で略重なる位置に形成される。保護材料膜２５Ｍのエッチングは、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）により行う。
保護材料膜２５Ｍから保護膜２５を形成した後、少なくとも端子領域１４Ｔ上の導電膜２４Ｍをエッチングにより除去する（ステップＳ２０７）。このように周辺領域１Ｂの一部の導電膜２４Ｍをエッチングにより除去することにより、第２電極２４が形成される。導電膜２４Ｍのエッチングは、例えば、保護膜２５をマスクにして施される。これにより、第２電極２４の端部は、保護膜２５の端部２５Ｅと平面視で重なる位置に形成され、保護膜２５の端部２５Ｅの下に第２電極２４の端部が配置されるようになる。導電膜２４Ｍのエッチングは、例えばウェットエッチングまたはドライエッチングにより行う。導電膜２４Ｍが例えば、銀（Ａｇ）または酸化亜鉛（ＺｎＯ）により構成されているとき、エッチング液には、例えば、リン硝酢酸（リン酸、硝酸および酢酸の混合液）を用いることができる。導電膜２４Ｍが例えば、酸化亜鉛（ＺｎＯ）または酸化インジウム（Ｉｎ2Ｏ3）により構成されているとき、エッチング液には、シュウ酸を用いることができる。導電膜２４Ｍが例えば、酸化アルミニウム（Ａｌ2Ｏ3），酸化インジウム（Ｉｎ2Ｏ3），酸化スズ（ＳｎＯ2），酸化ガリウム（Ｇａ2Ｏ3）または酸化ニオブ（Ｎｂ2Ｏ5）により構成されているとき、エッチング液には、フッ酸を用いることができる。導電膜２４Ｍが例えば、酸化アルミニウム（Ａｌ2Ｏ3）または酸化亜鉛（ＺｎＯ）により構成されているとき、エッチング液には、水酸化カリウムを用いることができる。導電膜２４Ｍが例えば、銀（Ａｇ）により構成されているとき、エッチング液には、例えば、硝酸を用いることができる。導電膜２４Ｍが例えば、酸化チタン（ＴｉＯ2）により構成されているとき、エッチング液には、例えば、リン酸および過酸化水素水の混合液を用いることができる。導電膜２４Ｍが例えば、酸化ニオブ（Ｎｂ2Ｏ5）により構成されているとき、エッチング液には、例えば、硫酸および塩酸の混合液を用いることができる。導電膜２４Ｍが例えば、酸化シリコン（ＳｉＯ2）により構成されているとき、エッチング液には、例えば、硝酸およびフッ酸の混合液または硫酸および過酸化水素水の混合液を用いることができる。エッチング液には、塩酸および硝酸の混合液（王水系液）を用いるようにしてもよい。本実施の形態では、このように少なくとも端子領域１４Ｔ上の導電膜２４Ｍをエッチングすることにより、所望の形状の第２電極２４を形成しているので、エリアマスクを用いずに導電膜２４Ｍを成膜することができる。
以上のような工程により、表示装置１が完成する。
［作用、効果］
本実施の形態の表示装置１では、走査線駆動部３から各画素Ｐの書き込みトランジスタＷｓＴｒへ選択パルスが供給されることで、画素Ｐが選択される。この選択された画素Ｐに、信号線駆動部４から映像信号に応じた信号電圧が供給され、保持容量Ｃｓに保持される。保持容量Ｃｓに保持された信号に応じて駆動トランジスタＤｓＴｒがオンオフ制御され、有機ＥＬ素子２０に駆動電流が注入される。これにより、有機ＥＬ素子２０（有機層２３の発光層）では、正孔と電子とが再結合して発光を生じる。この光は、例えば第２電極２４、保護膜２５、充填層３３、カラーフィルタ層３２および第２基板３１を透過して取り出される。これにより、各画素Ｐ（画素ｐｒ，ｐｇ，ｐｂ）から赤色光、緑色光および青色光が射出され、これらの色光の加法混色により、カラーの映像表示がなされる。
ここで、本実施の形態では、エリアマスクを用いずに導電膜２４Ｍを成膜した後、この導電膜２４Ｍをエッチングすることにより第２電極２４を形成している。導電膜２４Ｍのエッチングは、例えば保護膜２５をマスクにして施されるので、保護膜２５の端部２５Ｅの下に、第２電極２４が配置される。このような表示装置１では、エリアマスクの使用に起因したコストを減らすことができる。以下、これについて説明する。
図８は、比較例に係る表示装置の製造工程を表している。この表示装置の製造方法では、有機層２３を形成した後、エリアマスク（後述の図９のエリアマスク１００）を用いたスパッタ法により、第２電極（第２電極１２４）を形成している（ステップＳ１２０２）。
図９，１０Ａを用いて、ステップＳ１２０２の工程を説明する。図９は、エリアマスク１００を用いたスパッタ法の工程を模式的に表したものであり、図１０Ａは、エリアマスク１００を用いて形成した第２電極１２４の構成を表している。エリアマスク１００は、例えばメタルマスクであり、表示領域１Ａと表示領域１Ａ近傍の周辺領域１Ｂに開口を有し、第１基板１１の端子領域１４Ｔを覆っている。このエリアマスク１００は、第１基板１１の背面（第２電極１２４が形成される面と反対の面）に配置されたマスク固定部材１０１により固定されている。マスク固定部材１０１には、例えば、マグネットが用いられている。第１基板１１をターゲットＴに対向させた後、プラズマｐｌを発生させて、ターゲットＴの材料をエリアマスク１００の開口に付着させる。これにより、端子領域１４ＴにターゲットＴの材料を付着させることなく第２電極１２４を形成することができる。
第２電極１２４を形成した後、図１０Ｂに示したように、第１基板１１の全面に、保護材料膜２５Ｍを成膜する（ステップＳ２０３）。この保護材料膜２５Ｍは、エリアマスク１００を用いて形成した第２電極１２４の端部を覆って形成される。保護材料膜２５Ｍを成膜した後、第１基板１１に第２基板３１を貼り合わせて、これらの間に有機ＥＬ素子２０を封止する（ステップＳ２０４）。続いて、第１基板１１の分断（ステップＳ２０５）および保護材料膜２５Ｍのエッチング（ステップＳ２０６）をこの順に行って、表示装置を完成させる。
このような表示装置の製造方法では、エリアマスク１００を使用して第２電極１２４を形成するので、端子領域１４Ｔ上の導電膜をエッチングにより除去する工程（例えば、図６のステップＳ２０７）が不要となる。しかし、エリアマスク１００の使用に起因して製造コストが増えるおそれがある。具体的には、以下の理由が挙げられる。１点目として、エリアマスク１００およびマスク固定部材１０１などの付帯設備にかかる費用が挙げられる。第１基板１１を大型化する場合には、エリアマスク１００の重量が増え、エリアマスク１００自体にかかる費用も増える。また、スパッタ装置の大型化のための費用もかかる。２点目として、エリアマスク１００に起因したパーティクルが第１基板１１に付着し、歩留まりが低下することが挙げられる。この歩留まりの低下も、エリアマスク１００の使用に伴うコスト増加の原因となる。例えば、エリアマスク１００に起因して第１基板１１に付着するパーティクルの数は、１００００個以上であり、エリアマスク１００を洗浄してもなお４０００個以上のパーティクルが存在する。また、エリアマスク１００を洗浄すると、これに伴い、更にコストが増える。エリアマスク１００を頻繁に交換することにより、付着するパーティクルの数を減らすことも可能であるが、この場合にもコストが増加する。
これに対し、本実施の形態では、エリアマスクを使用せずに導電膜２４Ｍを成膜し、この導電膜２４Ｍをエッチングすることにより、所望の形状の第２電極２４を形成している。このため、エリアマスクおよびその付帯設備にかかる費用が発生しない。また、パーティクルの付着による歩留まりの低下も抑えられる。よって、エリアマスクの使用に起因したコストを減らすことができる。
以上のように、表示装置１では、導電膜２４Ｍをエッチングすることにより第２電極２４を形成するようにしたので、エリアマスクを用いずに導電膜２４Ｍを成膜することができる。よって、エリアマスクの使用に起因したコストを減らし、製造にかかるコストを低減することが可能となる。
また、有機絶縁材料を含む平坦化膜１４には、周辺領域１Ｂに第１溝Ｇ１および第２溝Ｇ２を設けるようにしたので、平坦化膜１４を介した表示領域１Ａの水分の浸入を抑えることができる。よって、水分の浸入に起因した信頼性の低下を抑えることができる。
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
表示装置１は、図１１に示した工程を経て製造するようにしてもよい（変形例１）。この製造方法では、マスクを用いて保護膜２５を形成している（ステップＳ３０３）。この点を除き、変形例１に係る表示装置１の製造方法は上記実施の形態で説明した表示装置１の製造方法と略同じであり、その作用および効果も同様である。
図１２Ａは、マスクを用いて形成された保護膜２５を表している。端子領域１４Ｔを含む部分をマスクで覆うことにより、このマスクで覆われた部分以外の領域に保護膜２５を形成することができる。このステップＳ３０３で、保護膜２５の端部２５Ｅが形成される。

保護膜２５を形成した後、例えば図１２Ｂに示したように、保護膜２５をマスクにして導電膜２４Ｍをエッチングする（ステップＳ２０７）。これにより、第２電極２４が形成される。第２電極２４を形成した後、封止工程（ステップＳ２０４）および第１基板１１の分断工程（ステップＳ２０５）を経て表示装置１を完成させる。
このように、保護材料膜２５Ｍを成膜する工程（図６のステップＳ２０３）に代えて、マスクを用いて保護膜２５を形成する（ステップＳ３０３）ようにしてもよい。これにより、第１基板１１を分断する（ステップＳ２０５）前に、保護膜２５をマスクにした導電膜２４Ｍのエッチングを行うことができる。また、上記実施の形態で説明したのと同様に、エリアマスクを用いずに導電膜２４Ｍを成膜する（ステップＳ２０２）ので、エリアマスクの使用に起因したコストを減らすことができる。保護膜２５を形成する際（ステップＳ３０３）に使用するマスクは、上記比較例で説明した、第２電極１２４を形成する際のエリアマスク１００とは異なるものである。
＜変形例２＞
第２電極２４は、積層構造を有していてもよい（変形例２）。
図１３に示した表示装置１の製造方法では、複数の導電膜（導電膜２４Ｍ、第２導電膜２４Ｍ−２および第３導電膜２４Ｍ−３）を積層させて第２電極２４を形成している。このように、スパッタ法を用いて導電膜２４Ｍを成膜した（ステップＳ２０２）後、蒸着法を用いて第２導電膜２４Ｍ−２を成膜し（ステップＳ２０２−２）、その後、更に、スパッタ法を用いて第３導電膜２４Ｍ−３を成膜する（ステップＳ２０２−３）ようにしてもよい。第２導電膜２４Ｍ−２は、例えばマスクを用いて成膜し、第３導電膜２４Ｍ−３は、導電膜２４Ｍと同様に、マスクを用いずに第１基板１１の全面に成膜する。
第３導電膜２４Ｍ−３を成膜した後、上記実施の形態で説明したのと同様にして、ステップＳ２０３〜Ｓ２０６を行う。この後、導電膜２４Ｍのエッチングとともに、第３導電膜２４Ｍ−３をエッチングする（Ｓ３０７）ことにより、積層構造の第２電極２４が形成される。
図１４は、積層構造の第２電極２４を有する表示装置１の構成を表している。このように、積層構造（導電膜２４−１，２４−２，２４−３）の第２電極２４では、互いの導電膜の端部の位置が異なっていてもよい。例えば、マスクを用いて成膜した導電膜（導電膜２４−２）の端部の位置は、成膜およびエッチングを経て形成した導電膜（導電膜２４−１，２４−３）の端部の位置よりも、表示領域１Ａに近い位置に配置される。
導電膜２４Ｍ、第２導電膜２４Ｍ−２および第３導電膜２４Ｍ−３の形成順は、上記の例以外の順序であってもよい。第２導電膜２４Ｍ−２を、導電膜２４Ｍおよび第３導電膜２４Ｍ−３と同様に、スパッタ法を用いて成膜するようにしてもよく、このとき、マスクを用いずに、第１基板１１の全面に第２導電膜２４Ｍ−２を成膜するようにしてもよい。あるいは、第３導電膜２４Ｍ−３を、蒸着法を用いて成膜するようにしてもよい。例えば、導電膜２４Ｍを成膜した後、スパッタ法を用いて第２導電膜２４Ｍ−２を成膜し、この後、蒸着法を用いて第３導電膜２４Ｍ−３を成膜する。第２電極２４は、２つの導電膜を積層させて形成するようにしてもよく、あるいは、４つ以上の導電膜を積層させて形成するようにしてもよい。複数の導電膜を全て、スパッタ法を用いて成膜してもよく、あるいは、複数の導電膜の一部を、蒸着法を用いて成膜するようにしてもよい。
このように、複数の導電膜（導電膜２４Ｍ、第２導電膜２４Ｍ−２および第３導電膜２４Ｍ−３）を積層させて第２電極２４を形成するようにしてもよい。この場合、上記実施の形態で説明したのと同様に、エリアマスクを用いずに導電膜２４Ｍおよび第３導電膜２４Ｍ−３を成膜する（ステップＳ２０２，Ｓ２０２−３）ので、エリアマスクの使用に起因したコストを減らすことができる。
＜適用例＞
［表示装置１のブロック構成例］
図１５は、上記実施の形態および変形例１，２（以下、上記実施の形態等という）に係る表示装置１の概略構成例を、ブロック図で模式的に表したものである。この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、前述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置１は、例えばタイミング制御部４１と、信号処理部４２と、駆動部４３と、表示画素部４４とを備えている。
タイミング制御部４１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部４２等の駆動制御を行うものである。
信号処理部４２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部４３に出力するものである。
駆動部４３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部４４の各画素を駆動するものである。
表示画素部４４は、例えば有機ＥＬ素子２０または液晶表示素子等の表示素子と、表示素子を画素ごとに駆動するための画素回路とを含んで構成されている。
［撮像装置２のブロック構成例］
上記実施の形態等では、本開示における電子デバイスの具体例として表示装置１を例に挙げて説明したが、本開示における電子デバイスが、表示装置１以外の他の装置（例えば撮像装置など）により構成されていてもよい。
図１６は、電子デバイスとしての撮像装置２の概略構成例を、ブロック図で模式的に表したものである。この撮像装置２は、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ（Charge Coupled Device）またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどから構成されている。撮像装置２は、例えばタイミング制御部４５と、駆動部４６と、撮像画素部４７と、信号処理部４８とを備えている。
タイミング制御部４５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部４６の駆動制御を行うものである。
駆動部４６は、例えば行選択回路、ＡＤ（Analog-to-Digital）変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部４７の各画素から信号を読み出す駆動を行うものである。
撮像画素部４７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。なお、このような撮像素子としては、可視光を検出する素子の他、例えば、赤外光や紫外光、放射線（Ｘ線など）等を、直接もしくは間接的に検出する素子であってもよい。
信号処理部４８は、撮像画素部４７から得られた信号に対して様々な信号処理を施すものである。
［電子機器の構成例］
上記の電子デバイス（表示装置１または撮像装置２など）は、様々なタイプの電子機器に適用することが可能である。
図１７は、図１５に示した表示装置１または図１６に示した撮像装置２を備えた電子機器（電子機器６）への適用例を、ブロック図で表したものである。このような電子機器６としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
電子機器６は、例えば上記した表示装置１または撮像装置２と、インターフェース部６０とを備えている。インターフェース部６０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部６０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
以上、実施の形態を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料、厚み、または成膜方法および成膜条件等は列挙したものに限定されるものではなく、他の材料、厚みまたは成膜方法および成膜条件としてもよい。
また、有機層２３は、少なくとも発光層を含んでいればよく、例えば、有機層２３が発光層のみにより構成されていてもよい。
更に、上記実施の形態では、アクティブマトリクス型の表示装置の場合について説明したが、本開示はパッシブマトリクス型の表示装置への適用も可能である。また、アクティブマトリクス駆動のための画素回路ＰＸＬＣの構成は、上記実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路ＰＸＬＣの変更に応じて、走査線駆動部３、信号線駆動部４および電源線駆動部５の他に、必要な駆動回路を追加してもよい。
上記実施の形態において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本技術は以下のような構成を取ることも可能である。
（１）
素子領域を有する基板と、
前記基板上の前記素子領域に設けられた第１電極と、
前記第１電極に対向するとともに、前記素子領域から前記素子領域の外側にわたって設けられた第２電極と、
前記第２電極を覆うとともに、端部の下に前記第２電極が配置された保護膜とを備えた
電子デバイス。
（２）
更に、前記基板と前記第１電極との間の配線層と、
前記配線層と前記第１電極との間に設けられ、前記素子領域から前記素子領域の外側に延在し、かつ、前記素子領域の外側に、第１溝および前記第１溝の外側の第２溝を有する平坦化膜とを有する
前記（１）に記載の電子デバイス。
（３）
前記第２電極は、前記平坦化膜の前記第２溝に設けられるとともに、前記第２溝の外側に延在している
前記（２）に記載の電子デバイス。
（４）
更に、前記第１電極と前記第２電極との間に設けられた機能層を有する
前記（１）ないし（３）のうちいずれか１つに記載の電子デバイス。
（５）
前記機能層は、有機発光材料を含む
前記（４）に記載の電子デバイス。
（６）
前記第２電極は光透過性の導電材料を含む
前記（１）ないし（５）のうちいずれか１つに記載の電子デバイス。
（７）
基板上の素子領域に第１電極を形成し、
前記第１電極に対向するとともに、前記素子領域から前記素子領域の外側にわたる第１導電膜を成膜し、
前記第１導電膜を覆う保護膜を形成し、
前記保護膜を形成した後、前記素子領域の外側に設けられた前記第１導電膜の一部をエッチングすることにより第２電極を形成する
電子デバイスの製造方法。
（８）
前記第２電極は、前記保護膜をマスクにして前記第１導電膜をエッチングすることにより形成する
前記（７）に記載の電子デバイスの製造方法。
（９）
スパッタ法を用いて前記第１導電膜を成膜する
前記（７）または（８）に記載の電子デバイスの製造方法。
（１０）
前記第１導電膜を前記基板の全面に成膜する
前記（７）ないし（９）のうちいずれか１つに記載の電子デバイスの製造方法。
（１１）
更に、蒸着法を用いて第２導電膜を成膜し、
前記第２導電膜と、エッチングされた前記第１導電膜により前記第２電極を形成する
前記（７）ないし（１０）のうちいずれか１つに記載の電子デバイスの製造方法。
（１２）
更に、スパッタ法を用いて前記基板の全面に第３導電膜を成膜し、
前記第１導電膜とともに、前記第３導電膜の一部をエッチングすることにより前記第２電極を形成する
前記（７）ないし（１１）のうちいずれか１つに記載の電子デバイスの製造方法。
（１３）
前記保護膜を、マスクを用いて形成する
前記（７）ないし（１２）のうちいずれか１つに記載の電子デバイスの製造方法。
１…表示装置、１Ａ…表示領域、１Ｂ…周辺領域、ＤｓＴｒ…駆動トランジスタ、ＷｓＴｒ…書き込みトランジスタ、Ｃｓ…保持容量、１１…第１基板、１２…配線層、１２Ａ…駆動回路部、１２Ｂ…周辺回路部、１３…パッシベーション膜、１４…平坦化膜、１４Ｔ…端子領域、Ｇ１…第１溝、Ｇ２…第２溝、２０…有機ＥＬ素子、２１…第１電極、２２…素子分離膜、２３…有機層、２４…第２電極、２５…保護膜、２５Ｅ…端部、３１…第２基板、３２…カラーフィルタ層、３３…充填層、３４…シール部、３…走査線駆動部、４…信号線駆動部、５…電源線駆動部、６…電子機器、６０…インターフェース部、Ｐ，ｐｒ，ｐｇ，ｐｂ…画素、Ｗ１，Ｗ２…幅。

Claims (3)

  1. 素子領域を有する第１基板と、
    前記第１基板上の前記素子領域に設けられた第１電極と、
    前記第１電極に対向するとともに、前記素子領域から前記素子領域の外側にわたって設けられ、第１導電膜を含む第２電極と、
    前記第１導電膜を覆うとともに、前記素子領域から前記素子領域の外側にわたって設けられた保護膜と、
    前記第１電極、前記第１導電膜および前記保護膜を介して前記第１基板と対向する位置に配置された第２基板と、
    前記素子領域の外側の領域において、前記保護膜と前記第２基板との間に配置され、前記素子領域を封止するシール部と
    を備え、
    前記第１導電膜のうち、前記素子領域の外側に設けられた部分の第１端部と、前記保護膜のうち、前記素子領域の外側に設けられた部分の第２端部とは、平面視で互いに重なる位置に形成され、前記第２端部の下に前記第１端部が配置され、
    前記第２端部と、前記第２基板のうち、前記素子領域の外側に設けられた部分の第３端部とは、平面視で互いに重なる位置に形成されている
    電子デバイス。
  2. 前記保護膜は、絶縁材料で形成されている
    請求項１に記載の電子デバイス。
  3. 前記第１導電膜は光透過性の導電材料を含む
    請求項１または請求項２に記載の電子デバイス。
JP2017207944A 2017-10-27 2017-10-27 電子デバイス Active JP6935915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017207944A JP6935915B2 (ja) 2017-10-27 2017-10-27 電子デバイス
US16/154,725 US20190131588A1 (en) 2017-10-27 2018-10-09 Electronic device and method of manufacturing electronic device
CN201811182505.9A CN109728184B (zh) 2017-10-27 2018-10-11 电子器件和电子器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017207944A JP6935915B2 (ja) 2017-10-27 2017-10-27 電子デバイス

Publications (3)

Publication Number Publication Date
JP2019078974A JP2019078974A (ja) 2019-05-23
JP2019078974A5 JP2019078974A5 (ja) 2020-02-20
JP6935915B2 true JP6935915B2 (ja) 2021-09-15

Family

ID=66243250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017207944A Active JP6935915B2 (ja) 2017-10-27 2017-10-27 電子デバイス

Country Status (3)

Country Link
US (1) US20190131588A1 (ja)
JP (1) JP6935915B2 (ja)
CN (1) CN109728184B (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113981A (ja) * 1998-10-08 2000-04-21 Sony Corp 有機ｅｌディスプレイの製造方法
JP4172105B2 (ja) * 1999-07-30 2008-10-29 セイコーエプソン株式会社 表示パネル
JP4515022B2 (ja) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 発光装置
JP2004207084A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4608874B2 (ja) * 2003-12-02 2011-01-12 ソニー株式会社 蒸着マスクおよびその製造方法
KR100685852B1 (ko) * 2006-01-23 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP5733502B2 (ja) * 2011-01-17 2015-06-10 ソニー株式会社 有機ｅｌ表示装置および電子機器
JP6142151B2 (ja) * 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR20140022683A (ko) * 2012-08-14 2014-02-25 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법
KR101908514B1 (ko) * 2012-08-22 2018-10-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6074597B2 (ja) * 2013-03-29 2017-02-08 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置および電子機器
CN103928397B (zh) * 2013-10-08 2017-10-13 上海天马微电子有限公司 一种tft阵列基板及其制备方法和显示装置
JP6594013B2 (ja) * 2014-06-17 2019-10-23 キヤノン株式会社 有機発光装置及びその製造方法
KR101620092B1 (ko) * 2014-11-06 2016-05-13 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
KR20160066651A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
CN106653791B (zh) * 2015-11-03 2020-02-21 上海和辉光电有限公司 显示面板及其制造方法
JP6733203B2 (ja) * 2016-02-15 2020-07-29 セイコーエプソン株式会社 電気光学装置、電子機器
KR102628849B1 (ko) * 2016-03-24 2024-01-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치
JP6609495B2 (ja) * 2016-03-28 2019-11-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
CN109728184A (zh) 2019-05-07
CN109728184B (zh) 2022-01-14
US20190131588A1 (en) 2019-05-02
JP2019078974A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
US20230363236A1 (en) Touch sensible organic light emitting device
JP5708152B2 (ja) 表示装置およびその製造方法
US11327589B2 (en) Display device with embedded touch screen
KR20150037516A (ko) 표시 장치 및 전자 기기
KR20180046708A (ko) 유기발광 표시장치
WO2016170856A1 (ja) 表示装置の製造方法、表示装置、及び、電子機器
JP6742277B2 (ja) 表示装置および表示装置の製造方法
US11409400B2 (en) Touch display device
JP2019049595A (ja) 表示装置
KR20180052912A (ko) 유기발광 표시장치 및 그의 제조방법
JP6872244B2 (ja) 表示装置
JP2019016474A (ja) 表示装置
US11217650B2 (en) Display unit
JP6935915B2 (ja) 電子デバイス
JP6281135B2 (ja) 表示装置および電子機器
CN115729369A (zh) 显示装置
JP2020136084A (ja) 電子デバイス
TW201926723A (zh) 顯示裝置
US20230276664A1 (en) Display device
CN219476306U (zh) 显示设备
KR20190042899A (ko) 플렉시블 전계발광 표시장치
US20230389391A1 (en) Display device
US20240206290A1 (en) Display panel and manufacturing method thereof
WO2021124449A1 (ja) 表示装置
CN116524861A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210819

R151 Written notification of patent or utility model registration

Ref document number: 6935915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113