(1)スイッチングパワーアンプの構成
図1には本発明の実施形態に係るスイッチングパワーアンプの構成が示されている。スイッチングパワーアンプは、アンプ入力端子0、DCアンプ10、DCアンプ10の後段に接続されたスイッチング増幅部38、スイッチング増幅部38が出力する信号をDCアンプ10に負帰還する負帰還回路34、およびアンプ出力端子4を備えている。アンプ入力端子0には、音源装置であるCDプレーヤ、チューナ、音楽再生機能付きの携帯情報端末等が接続され、音源装置から出力された音響信号がアンプ入力端子0に入力される。また、アンプ出力端子4と接地導体との間には、負荷としてスピーカ32が接続されている。スピーカ32は、スイッチングパワーアンプによって増幅された音響信号に基づく音声を再生する。
DCアンプ10は、第1入力端子1、第2入力端子2およびDCアンプ出力端子3を備えている。第1入力端子1はアンプ入力端子0に接続されている。DCアンプ10は、第1入力端子1に入力された信号を同相で増幅し、DCアンプ出力端子3からスイッチング増幅部38に出力する。第2入力端子2には負帰還回路34が接続されている。後述のように、第2入力端子2には負帰還回路34から帰還信号が入力される。DCアンプ10は、第2入力端子2に入力された信号を逆相で増幅し、DCアンプ出力端子3からスイッチング増幅部38に出力する。DCアンプ10は、0周波数から可聴周波数に至る周波数帯域の信号を増幅する。
スイッチング増幅部38は、PWM信号生成部12、スイッチング回路18、および低域通過フィルタ30を備えている。PWMはPuls Width Modulation、すなわち、パルス幅変調の略称である。PWM信号生成部12は、キャパシタ14および比較器16を備えている。比較器16の比較端子Cは、DCアンプ出力端子3に接続されている。比較器16の基準端子Sは接地導体に接続されている。キャパシタ14は比較端子Cと接地導体との間に接続されている。
キャパシタ14は、DCアンプ10の出力電流に応じて電荷を蓄積する。これによって、キャパシタ14は、DCアンプ10の出力電流に応じた電圧を充電し、その充電電圧が比較器16の比較端子Cに入力される。このように、キャパシタ14は、DCアンプ10の出力信号としての出力電流に応じて出力値としての電圧を保持する出力保持部としての機能を有している。キャパシタ14の代わりに、出力保持部としての機能を有する電気回路素子または電子回路が用いられてもよい。
比較器16は比較部としての機能を有し、キャパシタ14の充電電圧(出力保持部の出力値)と基準電位(基準値)との相違に応じてハイまたはローが定まるPWM信号をスイッチング回路18に出力する。すなわち、比較器16は、比較端子Cの電位(比較電位)が基準電位よりも大きいときにハイ電圧をスイッチング回路18に出力し、比較電位が基準電位以下であるときは、ロー電圧をスイッチング回路18に出力する。
図1に示される回路では、比較端子Cにはキャパシタ14における非接地側の端子が接続されており、比較端子Cは接地導体に接続されている。したがって、比較器16は、キャパシタ14の非接地端子の電位が正である場合にハイ電圧Hをスイッチング回路18に出力し、キャパシタ14の非接地端子が基準電位0または負である場合にロー電圧Lをスイッチング回路18に出力する。なお、基準電位は0でなくてもよい。この場合、比較器16の基準端子Sと接地導体との間には基準電位を発生するツェナーダイオード等の半導体素子、直流電圧源等の定電圧発生器が接続される。
このような構成によって、比較器16はDCアンプ10の出力信号の電圧がパルス幅に反映されたPWM信号をスイッチング回路18に出力する。すなわち、DCアンプ10の出力信号の電圧が0よりも大きいときに、PWM信号の電圧値はハイ電圧Hとなり、DCアンプ10の出力信号のレベルが0以下であるときに、PWM信号の電圧値はロー電圧Hとなる。
スイッチング回路18は、駆動回路20、第1電界効果トランジスタ22(第1FET22)および第2電界効果トランジスタ24(第2FET24)を備えている。第1FET22のゲートおよび第2FET24のゲートは駆動回路20に接続されている。第1FET22のドレインは第1直流電圧源E1の正極に接続されている。第2FET24のソースは第2直流電圧源E2の負極に接続されている。第1FET22のソースおよび第2FET24のドレインは共通に接続され、第1FET22および第2FET24の接続点に低域通過フィルタ30および負帰還回路34が接続されている。第1直流電圧源E1の負極および第2直流電圧源E2の正極は接地導体に接続されている。これらの直流電圧源は、スイッチングパワーアンプの電力供給源として、DCアンプ10、PWM信号生成部12、および駆動回路20に直流電力を供給してもよい。
駆動回路20は、第1FET22および第2FET24のそれぞれのゲートの電圧を制御し、第1FET22および第2FET24をオンまたはオフに制御する。FETがオンであるとはドレインソース間が導通している状態をいい、オフであるとはドレインソース間が開放している状態をいう。第1FET22および第2FET24は、直列に接続され交互にオンオフされるスイッチング素子である。すなわち、駆動回路20はPWM信号がハイ電圧を示すときに、第1FET22をオンとし第2FET24をオフとする。また、駆動回路20はPWM信号がロー電圧を示すときに、第1FET22をオフとし第2FET24をオンとする。
第1FET22がオンとなり第2FET24がオフとなったときは、第1直流電圧源E1から第1FET22に電流が流れ、スイッチング回路18から低域通過フィルタ30および負帰還回路34に電流が流出する。第1FET22がオフとなり第2FET24がオンになったときは、低域通過フィルタ30および負帰還回路34からスイッチング回路18に電流が流入し、第2FET24から第2直流電圧源E2に電流が流れる。これによって、スイッチング回路18から低域通過フィルタ30および負帰還回路34には、DCアンプ10の出力信号の電圧に応じたパルス幅を有するPWM信号が出力される。
このように、スイッチング回路18は、直列に接続され交互にオンオフされる2つのスイッチング素子としての第1FET22および第2FET24と、パルス幅変調信号のレベルに応じて各FETをオンオフ制御する駆動回路20とを備え、第1FET22と第2FET24との接続点からPWM信号を出力する。スイッチング素子としては、FETの代わりにバイポーラトランジスタ等、その他の半導体素子が用いられてもよい。
低域通過フィルタ30の出力端子はアンプ出力端子4に接続されている。スピーカ32は、スイッチングパワーアンプの外側に設けられており、アンプ出力端子4と接地導体との間に着脱自在となっている。
低域通過フィルタ30は、スイッチング回路18から出力されたPWM信号に対し、低域通過フィルタ処理を施して音響信号を再生し、スピーカ32に出力する。スピーカ32は音響信号に応じた音声を再生する。
スイッチング回路18および低域通過フィルタ30の接続点と第2入力端子2との間には負帰還回路34が接続されている。負帰還回路34は、第1帰還抵抗器Ra、第2帰還抵抗器Rb、および帰還回路キャパシタ36を備えている。第1帰還抵抗器Raは、スイッチング回路18および低域通過フィルタ30の接続点と第2入力端子2との間に接続されている。第1帰還抵抗器Raの第2入力端子2側の一端と接地導体との間には、第2帰還抵抗器Rbおよび帰還回路キャパシタ36が並列に接続されている。第1帰還抵抗器Raおよび第2帰還抵抗器Rbは、スイッチング回路18の出力電圧を分圧して第2入力端子2に出力する分圧回路を構成し、第1帰還抵抗器Raおよび帰還回路キャパシタ36は、スイッチング回路18の出力電圧に対して低域通過フィルタ処理を施す低域通過フィルタを構成する。
このように、負帰還回路34は、スイッチング回路18の出力電圧に対して低域通過フィルタ処理を施すと共に、その電圧を所定の割合で分圧し、帰還信号として第2入力端子2に出力する。これによって、スイッチング回路18から低域通過フィルタ30に出力される電圧の一部がDCアンプ10に帰還される。このような負帰還回路34を設けない場合において、第1入力端子1から低域通過フィルタ30に至るまでの利得が十分大きい場合には、負帰還回路34が設けられたときの利得は、スイッチング回路18の出力電圧を第2入力端子2に帰還する割合によって定まる。
(2)音響信号の歪み
スイッチングパワーアンプからスピーカ32に出力される音響信号の歪みについて説明する。スイッチング回路18が備える第1FET22および第2FET24の特性にばらつきがあると、音響信号に歪みが生じる。例えば、第1FET22のゲートに出力される電圧と第2FET24のゲートに出力される電圧が同一値であるという条件の下、第1FET22のドレインおよびソースに流れる電流と、第2FET24のドレインおよびソースに流れる電流に相違がある場合、音響信号の正負の値に不釣り合いが生じ、スイッチングパワーアンプから出力される音響信号に歪みが生じる。
また、アンプ入力端子0に信号が入力されていない場合、理想的にはDCアンプ10がスイッチング増幅部38に出力する電圧は0である。しかし、DCアンプ10が備える各トランジスタの状態によっては、DCアンプ10がスイッチング増幅部38にDCオフセット電圧を出力することがある。DCアンプ10からスイッチング増幅部38にDCオフセット電圧が出力されると、PWM信号のパルス幅に誤差が生じる。すなわち、DCオフセット電圧が正である場合には、PWM信号がハイ電圧となる時間幅が長くなるような誤差が生じる。これによって、第1FET22に流れる電流と第2FET24に流れる電流との間に不釣り合いが生じ、さらにはスイッチングパワーアンプから出力される音響信号の正負の値に不釣り合いが生じて、その音響信号に歪みが生じる。
本実施形態に係るDCアンプ10は、スイッチング増幅部38に出力されるDCオフセット電圧を調整するための可変抵抗器を備えている。そこで、後述のように、第1FET22および第2FET24の特性ばらつきによって音響信号に生じる歪みと、DCオフセット電圧によって音響信号に生じる歪みとが互いに抑制し合うように、可変抵抗器の抵抗値の調整によってDCオフセット電圧が調整される。なお、FETの特性ばらつきによって音響信号に生じる歪みが十分小さい場合には、DCオフセット電圧は0または0近傍に調整されてもよい。
このように、スイッチングパワーアンプでは、DCアンプ10とスイッチング増幅部38との接続経路に現れるDCオフセット電圧を調整する可変抵抗器をDCアンプ10が備えており、この接続経路に現れるDCオフセット電圧が、可変抵抗器の抵抗値の調整によってスイッチング回路18の出力信号に含まれる歪みに応じて定められている。
(3)DCアンプの構成
(3−1)DCアンプの構成の概要
図2にはDCアンプ10の構成が具体的に示されている。図1に示されている構成要素については同一の符号を付してその説明を省略する。DCアンプ10は、前段回路101および後段回路102を備えている。前段回路101は、第1入力端子1から入力された音響信号を、位相を反転して増幅して、後段回路102が備える後段入力端子6および後段入力端子7に出力する。前段回路101は第2入力端子2から入力された音響信号を、同位相で増幅して後段入力端子6および後段入力端子7に出力する。
後段回路102は後段入力端子6から入力された音響信号を、位相を反転して増幅し、DCアンプ出力端子3に出力する。同様に、後段回路102は後段入力端子7から入力された音響信号を、位相を反転して増幅し、DCアンプ出力端子3に出力する。DCアンプ出力端子3には、スイッチング増幅部38が接続され、スイッチング増幅部38にはスピーカ32が接続されている。
このような構成によって、第1入力端子1に入力された音響信号と同位相の音響信号がスイッチング増幅部38に出力され、第2入力端子2に入力された音響信号と逆位相の音響信号がスイッチング増幅部38に出力される。スイッチング増幅部38は、音響信号を増幅してスピーカ32に出力する。
(3−2)前段回路の構成
前段回路101は、互いに相補的となり得る第1回路ユニット40および第2回路ユニット42を備えている。2つの回路が互いに相補的であるとは、構造の上で対称な位置に現れるバイアス電圧が同一値かつ逆極性であり、構造の上で対称な経路に流れるバイアス電流が同一値かつ逆向きであるような関係をいう。相補的な2つの回路が接続される各節点の電位は理想的には0である。第1回路ユニット40および第2回路ユニット42には、可変抵抗器R11およびR13を除き、互いに相補的な半導体素子および同一抵抗値の抵抗器(抵抗素子)が用いられている。
第1回路ユニット40は、トランジスタQ1、Q3、Q5、Q7、抵抗器R1、R14、R16、可変抵抗器R11、およびツェナーダイオードD3を備えている。第2回路ユニット42は、トランジスタQ2、Q4、Q6、Q8、抵抗器R2、R15、R17、可変抵抗器R13、およびツェナーダイオードD4を備えている。トランジスタQ1、Q4、Q5およびQ8はPNP型であり、トランジスタQ2、Q3、Q6およびQ7はNPN型である。
可変抵抗器R11およびR13は、線状の抵抗材料と、この抵抗材料に接触しながらスライド可能な摺動子を備えている。これらの可変抵抗器の両端の抵抗値は、線状の抵抗材料の抵抗値Rで一定である。これらの可変抵抗器の一端と摺動子との間の抵抗値はkRであり、他端と摺動子との間の抵抗値は(1−k)Rである。ただし、kは摺動子のスライド位置に応じて定まる0以上1以下の数である。このように、可変抵抗器の一端と摺動子との間の抵抗値、および可変抵抗器の他端と摺動子との間の抵抗値は、摺動子の位置に応じて可変である。摺動子を有する可変抵抗器は、当業者の間でポテンショメータと称されることがある。
第1回路ユニット40の回路構成について説明する。トランジスタQ1のベースは第1入力端子1に接続されている。トランジスタQ1のエミッタは、トランジスタQ3のエミッタに接続されている。トランジスタQ3のコレクタは、トランジスタQ7のベースに接続されている。トランジスタQ3のコレクタには可変抵抗器R11の一端が接続され、トランジスタQ3のベースには可変抵抗器R11の摺動子が接続されている。
トランジスタQ5のベースは第2入力端子2に接続されている。トランジスタQ5のエミッタには、抵抗器R1の一端が接続され他端はトランジスタQ7のエミッタに接続されている。トランジスタQ7のコレクタには後述する第3回路ユニット44のバイアスダイオードD1のカソードが接続され、バイアスダイオードD1のアノードと直流電圧源E1の正極との間には後述する第3回路ユニット44の抵抗器R3が接続されている。
直流電圧源E1の負極は接地導体に接続されている。直流電圧源E1の正極とトランジスタQ7のベースとの間には、直列接続された抵抗器R16およびR14が接続されている。抵抗器R16およびR14の直列接続点にはツェナーダイオードD3のカソードが接続され、ツェナーダイオードD3のアノードは接地導体に接続されている。
第2回路ユニット42の回路構成について説明する。トランジスタQ2のベースは第1入力端子1に接続されている。トランジスタQ2のエミッタは、トランジスタQ4のエミッタに接続されている。トランジスタQ4のコレクタは、トランジスタQ8のベースに接続されている。トランジスタQ4のコレクタには可変抵抗器R13の一端が接続され、トランジスタQ4のベースには可変抵抗器R13の摺動子が接続されている。
トランジスタQ6のベースは第2入力端子2に接続されている。トランジスタQ6のエミッタには、抵抗器R2の一端が接続され他端はトランジスタQ8のエミッタに接続されている。トランジスタQ8のコレクタには後述する第4回路ユニット46のバイアスダイオードD2のアノードが接続され、バイアスダイオードD2のカソードと直流電圧源E2の負極との間には後述する第4回路ユニット46の抵抗器R4が接続されている。
直流電圧源E2の正極は接地導体に接続されている。直流電圧源E2の負極とトランジスタQ8のベースとの間には、直列接続された抵抗器R17およびR15が接続されている。抵抗器R17およびR15の直列接続点にはツェナーダイオードD4のアノードが接続され、ツェナーダイオードD4のカソードは接地導体に接続されている。
第1回路ユニット40と第2回路ユニット42との接続について説明する。第1回路ユニット40が備える可変抵抗器R11の下端(トランジスタQ3のコレクタ側とは反対側の一端)は、第2回路ユニット42が備える可変抵抗器R13の上端(トランジスタQ4のコレクタ側とは反対側の一端)に接続されている。第1回路ユニット40が備えるトランジスタQ1およびQ5のそれぞれのコレクタは、第2回路ユニット42が備えるツェナーダイオードD4のアノードに接続されている。第2回路ユニット42が備えるトランジスタQ2およびQ6のそれぞれのコレクタは、第1回路ユニット40が備えるツェナーダイオードD3のカソードに接続されている。
(3−3)前段回路が備える各トランジスタのバイアス
前段回路101が備える各トランジスタのバイアスについて説明する。以下の説明では、各抵抗器に付された符号は各抵抗器の抵抗値を表すものとする。また、第1回路ユニット40および第2回路ユニット42が互いに相補的となり、第1入力端子1および第2入力端子2に現れるDCオフセット電圧が0となるように各可変抵抗器の摺動子の位置が調整された基本状態が成立しているものとする。
各トランジスタのバイアスは、第1回路ユニット40および第2回路ユニット42の相補性、各トランジスタのベースエミッタ間電圧が一般的な値であること、ツェナーダイオードD3およびD4に現れる端子間電圧が一定であること等の条件下で定まる。ここでは、各トランジスタのバイアスとして、コレクタ電流、エミッタ電流およびベース電流について説明する。また、PNPトランジスタについてはエミッタベース間電圧と称されることもあるが、表現を簡略化するため、ここではベースエミッタ間電圧に表現を統一する。
最初にトランジスタQ1〜Q4のそれぞれのベースエミッタ間電圧に着目する。トランジスタQ3のベースと、トランジスタQ4のベースとの間の電圧Vaは、トランジスタQ3、Q1、Q2およびQ4のベースエミッタ間電圧を加算合計したものとなる。すなわち、トランジスタQ4のベースを基準としたエミッタの電圧、トランジスタQ2のエミッタを基準としたベースの電圧、トランジスタQ1のベースを基準としたエミッタの電圧、および、トランジスタQ3のエミッタを基準としたベースの電圧を加算合計したものが電圧Vaである。
図2では、可変抵抗器R11のうち摺動子より上側の部分が抵抗部R11aとして示され、摺動子より下側の部分が抵抗部R11bとして示されている。また、可変抵抗器R13のうち摺動子より下側の部分が抵抗部R13aとして示され、摺動子より上側の部分が抵抗部R13bとして示されている。さらに、抵抗部R11bおよびR13bが直列に接続された部分が抵抗部R12として示されている。
一般に、トランジスタのベースエミッタ間電圧Vbeは0.6V〜0.7Vであり変化が小さい。これによって抵抗部R12には、Ia=Va/R12=4・Vbe/R12の電流が流れる。すなわち、抵抗部R12に流れる電流Iaは(数1)に従って定まる。
(数1)Ia=4・Vbe/R12
トランジスタQ3およびQ4のベースに流れる電流は微小であるため、抵抗部R11aおよびR13aには、抵抗部R12に流れる電流Iaとほぼ同一値の電流が流れる。したがって、抵抗部R11a、R12およびR13aの直列接続部分の電圧降下が定まり、トランジスタQ7のベースとトランジスタQ8のベースとの間の電圧Vbが定まる。すなわち、電圧Vbは(数2)に従って定まる。
(数2)Vb=(R11a+R12+R13a)・Ia
=4・Vbe・(R11a+R12+R13a)/R12
このように、トランジスタQ1〜Q4、抵抗部R11a、R12およびR13aは、トランジスタQ7のベースとトランジスタQ8のベースとの間の電圧Vbを安定化させる電圧安定化回路を構成している。
次にトランジスタQ5〜Q8のそれぞれのベースエミッタ間電圧に着目する。トランジスタQ7、Q5、Q6およびQ8のそれぞれのベースエミッタ間電圧もまた、0.6V〜0.7Vであり変化が小さい。さらに、第1回路ユニット40および第2回路ユニット42が互いに相補的であり、第2入力端子2の電位(接地導体を基準とした電圧)が0であるとすれば、抵抗器R1およびR2のそれぞれに印加される電圧Vrは等しくなり、Vr=Vb/2−2・Vbeである。すなわち、抵抗器R1およびR2のそれぞれに印加される電圧Vrは(数3)に従って定まる。
(数3)Vr=Vb/2−2・Vbe
ここで、電圧Vbは(数2)に従って定まる値である。抵抗器R1およびR2の抵抗値は等しいため、これらに流れる電流は等しく、Vr/R1=Vr/R2である。この電流は、トランジスタQ5〜Q8のエミッタ電流Ieに等しい。
したがって、トランジスタQ5〜Q8のエミッタ電流Ieは(数4)に従って定まる。
(数4)Ie=(Vb/2−2・Vbe)/R1=(Vb/2−2・Vbe)/R2
なお、トランジスタQ5〜Q8のコレクタ電流Icは、それぞれのエミッタ電流Ieにほぼ等しい。すなわち、Ic=Ieと考えてよい。
次に、ツェナーダイオードD3およびD4に現れる端子間電圧に着目し、トランジスタQ1〜Q4のコレクタ電流およびエミッタ電流について説明する。ツェナーダイオードD3には、直流電圧源E1の正極から抵抗器R16を介して逆方向バイアス電圧が与えられる。ダイオードD3は定電圧発生器として機能し、端子間にカソード側を正として一定の電圧Vz3が現れる。ツェナーダイオードD4には、直流電圧源E2の負極から抵抗器R17を介して逆方向バイアス電圧が与えられる。ダイオードD4は定電圧発生器として機能し、端子間にアノード側を負として一定の電圧Vz4が現れる。
第1回路ユニット40および第2回路ユニット42は互いに相補的であるため、トランジスタQ7のベースの電位、すなわち、トランジスタQ3のコレクタの電位はVb/2である。ツェナーダイオードD3のカソードの電位はVz3であるため、ツェナーダイオードD3のカソードとトランジスタQ3のコレクタとの間に接続された抵抗R14に流れる電流I14が(数5)に従って定まる。
(数5)I14=(Vz3−Vb/2)/R14
抵抗器R14に流れる電流は、トランジスタQ3のコレクタおよび抵抗器R11に分流する。そのため、トランジスタQ3のコレクタ電流Ic3は、(数6)に示されるように、電流I14から上記の電流Iaを引いた値となる。
(数6)Ic3=I14−Ia
トランジスタQ3およびQ1のエミッタ電流、およびトランジスタQ1のコレクタ電流は、トランジスタQ3のコレクタ電流Ic3にほぼ等しい。したがって、トランジスタQ1およびQ3のコレクタ電流およびエミッタ電流は、(数6)に従って定まると考えてよい。
第1回路ユニット40および第2回路ユニット42は互いに相補的であるため、トランジスタQ4のコレクタ電流Ic4は、コレクタ電流Ic3と同様の原理によって定まる。すなわち、抵抗R15に流れる電流I15は(数7)に従って定まり、コレクタ電流Ic4は(数8)に従って定まる。
(数7)I15=(Vz4−Vb/2)/R15
(数8)Ic4=I15−Ia
また、トランジスタQ2およびQ4のコレクタ電流およびエミッタ電流は、(数8)に従って定まると考えてよい。
なお、各トランジスタQ1〜Q8のベース電流は、各トランジスタのコレクタ電流を、各トランジスタに固有の電流増幅率hfeで除した値となる。
このように、トランジスタQ1〜Q8のバイアスは、第1回路ユニット40および第2回路ユニット42の相補性に基づき、各トランジスタのベースエミッタ間電圧Vbe(=0.6V〜0.7V)と、ツェナーダイオードD3およびD4に現れる端子間電圧によって定まっている。したがって、トランジスタQ1〜Q8のバイアスは、直流電圧源E1およびE2の出力電圧の変動による影響を受け難い。
なお、直流電圧源E1およびE2の出力電圧の変動に応じて、トランジスタQ7およびQ8のコレクタの電位が変動するが、これらのコレクタ電位の変動が、第1入力端子1および第2入力端子2に現れるDCオフセット電圧に与える影響は小さい。その理由は、トランジスタQ7およびQ8のコレクタ電位が変動したとしても、各トランジスタのベースエミッタ間電圧Vbeと、ツェナーダイオードD3およびD4に現れる端子間電圧によってトランジスタQ1〜Q8のバイアスが定まるためである。
(3−4)前段回路の増幅動作
第1回路ユニット40による増幅動作について説明する。トランジスタQ1は、コレクタが交流的に接地されたエミッタフォロワを構成する。後述のようにトランジスタQ3のコレクタエミッタ間は交流的に短絡されていると考えてよく、トランジスタQ1のエミッタには抵抗器R14およびトランジスタQ7が接続されているといえる。ここで、交流的に接地または短絡されているとは、音響信号に応じて電流が変動したとしても、電位または端子間電圧が変動しないことをいう。
第1入力端子1からトランジスタQ1のベースに入力された音響信号は、トランジスタQ1のエミッタから抵抗器R14およびトランジスタQ7のベースに出力される。抵抗器R14とツェナーダイオードD3との接続点は交流的に接地されており、抵抗器R14に生じる電圧に応じてトランジスタQ7のベースに音響信号が伝達される。
トランジスタQ7のコレクタに接続されたバイアスダイオードD1は順方向バイアス状態であるため、交流的に短絡されていると考えてよく、トランジスタQ7のコレクタには抵抗器R3とトランジスタQ9のベースが接続されているといえる。
トランジスタQ7は、ベースから入力された音響信号に応じて、抵抗器R3およびトランジスタQ9のベースに増幅後の音響信号を出力する。すなわち、抵抗器R3と直流電圧源E1との接続点は交流的に接地されており、抵抗器R3に生じる電圧に応じてトランジスタQ9のベースに音響信号が伝達される。
トランジスタQ5は、トランジスタQ1と同様、コレクタが交流的に接地されたエミッタフォロワを構成する。トランジスタQ5のエミッタには、抵抗器R1を介してトランジスタQ7のエミッタが接続されている。トランジスタQ5がエミッタフォロワを構成しているため、抵抗器R1からトランジスタQ5側を見たインピーダンスは小さい。したがって、トランジスタQ7は、トランジスタQ1が構成するエミッタフォロワに対し、エミッタと接地導体との間に抵抗器R1が挿入されたエミッタ接地増幅回路を構成する。そのため、第1入力端子1に入力されエミッタフォロワによって伝達された音響信号は、このエミッタ接地増幅回路によって位相が反転された上で増幅され、トランジスタQ9のベースに音響信号が伝達される。
第2入力端子2からトランジスタQ5のベースに入力された音響信号は、抵抗器R1を介してトランジスタQ7のエミッタに出力される。トランジスタQ7は、エミッタから入力された音響信号に応じて、抵抗器R3およびトランジスタQ9のベースに増幅後の音響信号を出力する。抵抗器R3に生じる電圧に応じてトランジスタQ9のベースに音響信号が伝達される。
トランジスタQ1はエミッタフォロワを構成しているため、トランジスタQ7からトランジスタQ1側を見たインピーダンスは小さい。したがって、トランジスタQ7は、トランジスタQ5が構成するエミッタフォロワに対し、ベース接地増幅回路を構成する。そのため、第2入力端子2に入力されエミッタフォロワによって伝達された音響信号は、このベース接地増幅回路によって同位相で増幅され、トランジスタQ9のベースに音響信号が伝達される。
次に、第2回路ユニット42による増幅動作について説明する。第2回路ユニット42は、第1入力端子1および第2入力端子2に入力された音響信号に対して第1回路ユニット40と同様の増幅動作をし、増幅後の音響信号をトランジスタQ10のベースに出力する。
第1入力端子1からトランジスタQ2のベースに入力された音響信号は、トランジスタQ2のエミッタから抵抗器R15およびトランジスタQ8のベースに出力され、抵抗器R15に生じる電圧に応じてトランジスタQ8のベースに音響信号が伝達される。第2入力端子2からトランジスタQ6のベースに入力された音響信号は、抵抗器R2を介してトランジスタQ8のエミッタに出力される。
トランジスタQ8は、各エミッタフォロワによって伝達されベースおよびエミッタに入力された音響信号に応じて、抵抗器R4およびトランジスタQ10に音響信号を出力する。抵抗器R4に生じる電圧に応じてトランジスタQ10のベースに音響信号が伝達される。
トランジスタQ8は、トランジスタQ2が構成するエミッタフォロワに対してエミッタ接地増幅回路を構成するため、第1入力端子1に入力されエミッタフォロワによって伝達された音響信号は、位相が反転された上で増幅され、トランジスタQ10のベースに音響信号が伝達される。
また、トランジスタQ8は、トランジスタQ6が構成するエミッタフォロワに対してベース接地増幅回路を構成するため、第2入力端子2に入力された音響信号は、同位相で増幅され、トランジスタQ10のベースに音響信号が伝達される。
このように、トランジスタQ1およびQ2は、第1入力端子1の入力インピーダンスを大きくするためのエミッタフォロワを構成し、トランジスタQ5およびQ6は、第1入力端子2の入力インピーダンスを大きくするためのエミッタフォロワを構成する。トランジスタQ7およびQ8は、第1入力端子1から入力された音響信号を位相を反転した上で増幅し、第2入力端子2から入力された音響信号を同位相で増幅する本体トランジスタとしての機能を有する。
トランジスタQ3およびQ4はバイアス設定用の補助トランジスタであり、これらのコレクタエミッタ間は交流的に短絡されていると考えてよい。第1入力端子1から入力された音響信号に応じて、トランジスタQ1およびQ2は、トランジスタQ3およびQ4のエミッタに同振幅同位相の音響信号を出力する。トランジスタQ3およびQ4のベースは抵抗部R12によって接続されているが、トランジスタQ3およびQ4のエミッタにおける音響信号が同振幅同位相であるため、抵抗部R12の両端には、音響信号に基づく電圧は現れない。したがって、トランジスタQ3およびQ4のベースエミッタ間およびコレクタエミッタ間には、音響信号に応じて変化する電圧は現れないため、これらのコレクタエミッタ間は、音響信号に対して短絡、すなわち、交流的に短絡としてよい。
このように、トランジスタQ1が構成するエミッタフォロワの出力経路と、トランジスタQ2が構成するエミッタフォロワの出力経路には、音響信号に与える影響が小さいバイアス設定回路が設けられている。このバイアス設定回路は、トランジスタQ3、抵抗器部R11a、R12、R13aおよびトランジスタQ4を備え、トランジスタQ1およびQ4と共に、上述の電圧安定化回路を構成する。
(3−5)後段回路の構成
後段回路102は、第3回路ユニット44および第4回路ユニット46を備えている。ここでは、第3回路ユニット44および第4回路ユニット46は互いに相補的であるものとする。第3回路ユニット44は、トランジスタQ9、Q11、抵抗器R3、R5、R7およびバイアスダイオードD1を備えている。第4回路ユニット46は、トランジスタQ10、Q12、抵抗器R4、R6、R8およびバイアスダイオードD2を備えている。トランジスタQ9およびQ11はPNP型であり、トランジスタQ10およびQ12はNPN型である。なお、後段回路102の具体的構成は、図示する回路構成に限られるものではない。
第3回路ユニット44の回路構成について説明する。トランジスタQ9のベースは後段入力端子6をなす。トランジスタQ9のベースは、第1回路ユニット40が備えるトランジスタQ7のコレクタに接続されている。トランジスタQ9のエミッタと直流電圧源E1の正極との間には抵抗器R5が接続されている。トランジスタQ9のコレクタは接地導体に接続されている。トランジスタQ11のベースはトランジスタQ9のエミッタに接続されている。トランジスタQ11のエミッタと直流電圧源E1の正極との間には、抵抗器R7が接続されている。トランジスタQ11のコレクタは、DCアンプ出力端子3に接続されている。
第4回路ユニット46の回路構成について説明する。トランジスタQ10のベースは後段入力端子7をなす。トランジスタQ10のベースは、第2回路ユニット42が備えるトランジスタQ8のコレクタに接続されている。トランジスタQ10のエミッタと直流電圧源E2の負極との間には抵抗器R6が接続されている。トランジスタQ10のコレクタは接地導体に接続されている。トランジスタQ12のベースはトランジスタQ10のエミッタに接続されている。トランジスタQ12のエミッタと直流電圧源E2の負極との間には抵抗器R8が接続されている。トランジスタQ12のコレクタは、DCアンプ出力端子3に接続されている。
第3回路ユニット44および第4回路ユニット46では、直流電圧源E1の出力電圧、直流電圧源E2の出力電圧、およびトランジスタQ9〜Q12のそれぞれのベースエミッタ間電圧、ダイオードD1およびD2の順方向電圧が所定値を有する。そのため、第1回路ユニット40および第2回路ユニット42が備える各トランジスタのバイアスと共に、第3回路ユニット44および第4回路ユニット46が備える各トランジスタのバイアスが定まる。
(3−6)後段回路の増幅動作
後段回路102は、第1回路ユニット40から出力された信号、および第2回路ユニット42から出力された信号を、1つの経路と接地導体との間で伝送されるシングル出力信号に変換する変換回路として動作する。初めに第3回路ユニット44の増幅動作について説明する。トランジスタQ9は、ベースに入力された音響信号に応じた電流を抵抗器R5に流す。これによって抵抗器R5に現れた電圧に応じて音響信号がトランジスタQ11のベースに伝達される。
トランジスタQ11は、ベースに伝達された音響信号に応じた電流を抵抗器R7およびトランジスタQ11のコレクタに接続された経路に流す。これによってDCアンプ出力端子3からスイッチング増幅部38に音響信号が出力される。
トランジスタQ9はエミッタフォロワを構成し、トランジスタQ11はエミッタと直流電圧源E1(音響信号に対する接地導体)との間に抵抗器R7が接続されたエミッタ接地増幅回路を構成する。したがって、第3回路ユニット44は、エミッタフォロワとエミッタ接地増幅回路とを縦続接続したものとなり、後段入力端子6に入力された音響信号は、位相が反転された上で増幅され、スイッチング増幅部38に出力される。
第4回路ユニット46は第3回路ユニット44と同様の増幅動作をし、増幅後の音響信号を第4回路ユニット46から出力する。すなわち、トランジスタQ10はエミッタフォロワを構成し、トランジスタQ12はエミッタと音響信号に対する接地導体との間に抵抗器R8が接続されたエミッタ接地増幅回路を構成する。したがって、第4回路ユニット46は、エミッタフォロワとエミッタ接地増幅回路とを縦続接続したものとなり、後段入力端子7に入力された音響信号は、位相が反転された上で増幅され、スイッチング増幅部38に出力される。
(3−7)スイッチング増幅部
第3回路ユニット44から出力された音響信号、および、第4回路ユニット46から出力された音響信号は、DCアンプ出力端子3からスイッチング増幅部38に入力される。スイッチング増幅部38は、DCアンプ出力端子3から出力された音響信号を増幅し、スピーカ32に出力する。スピーカ32は音響信号に応じた音声を再生する。
上述のように、第1入力端子1から入力された音響信号は、同位相でスピーカ32に出力され、第2入力端子2から入力された音響信号は、逆位相でスピーカ32に出力される。スイッチング回路18および低域通過フィルタ30の接続点と第2入力端子2との間には負帰還回路34が接続されており、スピーカ32に出力される電圧の一部がDCアンプ10に負帰還される。
(3−8)可変抵抗器の調整
第1回路ユニット40および第2回路ユニット42が相補的である場合には、第1入力端子1および第2入力端子2に現れるDCオフセット電圧は0となる。実際には、各回路素子の電気的特性にばらつきがあるため、DCオフセット電圧は0でない値となることが多い。DCアンプ10は直流電圧に対しても利得が1を超えるため、この場合DCアンプ10は、DCアンプ出力端子3からスイッチング増幅部38に0でないDCオフセット電圧を出力する。
また、各回路素子の電気的特性にばらつきがなくとも、可変抵抗器R11の摺動子の位置または可変抵抗器R13の摺動子の位置を変化させることで、第1回路ユニット40および第2回路ユニット42の相補性が崩れた場合も、DCアンプ10は、DCアンプ出力端子3から0でないDCオフセット電圧を出力する。すなわち、抵抗部R11aおよび抵抗部R12の抵抗値を変化させるか、あるいは、抵抗部R13aおよび抵抗部R12の抵抗値を変化させることによってもDCアンプ10は、DCアンプ出力端子3から0でないDCオフセット電圧を出力する。
すなわち、トランジスタQ3のベースの電位から、トランジスタQ3のベースエミッタ間電圧Vbe、およびトランジスタQ1のベースエミッタ間電圧Vbeだけ低下した電位(第1入力端子1の電位)と、トランジスタQ4のベースの電位から、トランジスタQ4のベースエミッタ間電圧Vbe、およびトランジスタQ2のベースエミッタ間電圧Vbeだけ上昇した電位(第1入力端子1の電位)とが等しくなるように動作状態が定まる。そして、基本状態が崩れたこのような動作状態での第1入力端子1の電位がDCオフセット電圧となる。DCアンプ10は、第1入力端子1のDCオフセット電圧を増幅し、スイッチング増幅部38に出力する。
上記「(2)音響信号の歪み」の項目で述べたように、本実施形態に係るスイッチングパワーアンプは、このようなDCオフセット電圧を利用して歪みを低減するものである。すなわち、スイッチング回路18における第1FET22および第2FET24の特性ばらつきによって音響信号に生じる歪みと、DCアンプ出力端子3におけるDCオフセット電圧によって音響信号に生じる歪みが互いに抑制し合うように、可変抵抗器R11およびR13の少なくとも一方の摺動子の位置が調整される。これによってDCオフセット電圧が調整され、スピーカ32に出力される音響信号の歪みが低減される。なお、FETの特性ばらつきによって音響信号に生じる歪みが十分小さい場合には、DCオフセット電圧は0または0近傍に調整されてもよい。
(4)効果
一般に、オーディオパワーアンプでは直流電圧源に安定化電源回路が用いられない。すなわち、商用電源からの交流電圧がトランスによって降圧され、ダイオードによって整流され、レギュレータICが用いられずに、コンデンサよって平滑された電圧が電源電圧として用いられることが多い。
図2に示される直流電圧源E1およびE2において安定化電源回路を用いない場合、直流電圧源E1およびE2に大電流が流れることによって、直流電圧源E1およびE2の出力電圧が低下することがある。
上述のように本実施形態に係るDCアンプ10では、トランジスタQ1〜Q8のバイアス電流、ベース電位およびエミッタ電位は、直流電圧源E1およびE2の出力電圧の変動に起因する変動が小さい。これによって、第1入力端子1および第2入力端子2に現れるDCオフセット電圧の変動が抑制され、ひいては、後段回路102からスイッチング増幅部38に出力されるDCオフセット電圧の変動も抑制される。DCアンプ10は、周波数0から可聴周波数までの周波数帯で信号を増幅するため、各入力端子に発生したDCオフセット電圧が増幅され出力されてしまう。
本実施形態によれば、前段回路101でDCオフセット電圧の変動を抑制することで、DCアンプ10からスイッチング増幅部38に出力されるDCオフセット電圧の変動が抑制される。これによって、DCオフセット電圧に起因して音響信号に含まれる歪みが安定化し、第1FET22および第2FET24の特性ばらつきによって音響信号に生じる歪みが安定的に抑制される。
(5)バイアス設定回路の変形例
図3には、スイッチングパワーアンプの変形例が示されている。このスイッチングパワーアンプは、図2におけるトランジスタQ3、可変抵抗器R11、R13およびトランジスタQ4によって構成されるバイアス設定回路を変形したものである。
トランジスタQ1のエミッタとトランジスタQ3のエミッタとの間には、可変バイアス抵抗器R18が接続されている。トランジスタQ3のコレクタは、トランジスタQ7のベースおよび抵抗器R14の一端に接続されている。可変バイアス抵抗器R18は、両端の抵抗値が可変である。
同様に、トランジスタQ2のエミッタとトランジスタQ4のエミッタとの間には、可変バイアス抵抗器R19が接続されている。トランジスタQ4のコレクタは、トランジスタQ8のベースおよび抵抗器R15の一端に接続されている。可変バイアス抵抗器R19は、両端の抵抗値が可変である。トランジスタQ3のベースには、バイアス電圧源V34の正極が接続され、トランジスタQ4のベースには、バイアス電圧源V34の負極が接続されている。ここでは、第1回路ユニット40および第2回路ユニット42が相補的となるように可変バイアス抵抗器R18およびR19の抵抗値が調整された基準状態について説明する。
第1入力端子1でのDCオフセット電圧が0であるとし、第1入力端子1の電位を0とすれば、トランジスタQ3のベースの電位V3は、トランジスタQ1のベースエミッタ間電圧Vbe、可変バイアス抵抗器R18における電圧降下R18・I14、およびトランジスタQ3のベースエミッタ間電圧Vbeを加算合計したものである。第1回路ユニット40および第2回路ユニット42が相補的に動作しているとすれば、トランジスタQ3のベースの電位V3は、V34/2である。したがって、次の(数9)が成立し、これをI14について解くことで(数10)が得られる。
(数9)V34/2=2・Vbe+R18・I14
(数10)I14=(V34/2−2・Vbe)/R18
また、トランジスタQ7のベース電位は、ツェナーダイオードD3の端子間電圧Vz3からR14の端子間電圧R14・I14を引いたものである。したがって、トランジスタQ7のベースの電位V7が(数11)に従って定まる。
(数11)V7=Vz3−R14・I14
=Vz3−R14・(V34/2−2・Vbe)/R18
第1回路ユニット40および第2回路ユニット42の相補性から、抵抗器R15に流れる電流I15が(数12)に従って定まり、トランジスタQ8のベースの電位V8が(数13)に従って定まる。
(数12)I15=(V34/2−2・Vbe)/R19
(数13)V8=−Vz4+R15・I15
=−Vz3+R15・(V34/2−2・Vbe)/R19
トランジスタQ7のベースと、トランジスタQ8のベースとの間の電圧V78は、(数11)から(数13)を減算することで求まる。
(数14)V78=Vz3+Vz4
−(R14/R18+R15/R19)・(V34/2−2・Vbe)
このように、可変バイアス抵抗器R18およびR19がある抵抗値に調整され、第1回路ユニット40および第2回路ユニット42が相補的である基準状態の下では、(数14)に従ってトランジスタQ7のベースと、トランジスタQ8のベースとの間の電圧V78が定まる。さらに、このV78を(数4)のVbに代入した式に従い、トランジスタQ5〜Q8のコレクタ電流およびエミッタ電流が定まる。
次に、スイッチングパワーアンプからスピーカ32に出力される音響信号の歪みについて説明する。本変形例に係るスイッチングパワーアンプでは、可変バイアス抵抗器R18またはR19の抵抗値を調整することで、第1回路ユニット40および第2回路ユニット42の相補性が崩される。すなわち、(i)トランジスタQ3のベースの電位から、トランジスタQ3のベースエミッタ間電圧Vbe、可変バイアス抵抗器R18での電圧降下R18・I14、およびトランジスタQ1のベースエミッタ間電圧Vbeだけ低下した電位(第1入力端子1の電位)と、トランジスタQ4のベースの電位から、トランジスタQ4のベースエミッタ間電圧Vbe、可変バイアス抵抗器R19での電圧降下R19・I15、およびトランジスタQ2のベースエミッタ間電圧Vbeだけ上昇した電位(第1入力端子1の電位)とが等しくなり、(ii)トランジスタQ3のベースと、トランジスタQ4のベースとの間の電圧がV34となるように動作状態が定まる。そして、基本状態から崩れたこのような動作状態での第1入力端子1の電位がDCオフセット電圧となる。DCアンプ10は、第1入力端子1のDCオフセット電圧を増幅し、スイッチング増幅部38に出力する。
これによって、DCアンプ10は0でないDCオフセット電圧を出力する。この状態で、スイッチング回路18における第1FET22および第2FET24の特性ばらつきによって音響信号に生じる歪みと、DCアンプ10が出力するDCオフセット電圧によって音響信号に生じる歪みが互いに抑制し合うように、可変バイアス抵抗器R18およびR19の少なくとも一方の抵抗値が調整される。
(11)その他の変形例
上記では、DCアンプ10の前段回路101における定電圧発生器として、ツェナーダイオードを用いた例について説明した。定電圧発生器としては、ツェナーダイオードに代えて直流電圧源やバッテリが用いられてもよい。この直流電圧源は、商用電源からの交流電圧をトランスによって降圧し、ダイオードによって整流し、さらにレギュレータICによって安定化して出力するものであってもよい。
図2に示される実施形態では、可変抵抗器R11およびR13の少なくとも一方の摺動子の位置を調整することで、第1回路ユニット40および第2回路ユニット42の相補性が崩れ、DCアンプ10が出力するDCオフセット電圧が調整され、さらには、スイッチング増幅部38からスピーカ32に出力される音響信号の歪みが抑制される。
さらに、図3に示される変形実施形態では、可変バイアス抵抗器R18およびR19の少なくとも一方の抵抗値を調整することで、第1回路ユニット40および第2回路ユニット42の相補性が崩され、DCアンプ10が出力するDCオフセット電圧が調整され、さらには、スイッチング増幅部38からスピーカ32に出力される音響信号の歪みが抑制される。
各実施形態では、第1回路ユニット40および第2回路ユニット42における抵抗器R1およびR2の組、抵抗器R14およびR15の組等、互いに相補的な位置にある抵抗器の値に相違を持たせることで相補性を崩し、DCオフセット電圧を調整し、音響信号に含まれる歪みを抑制してもよい。