JP6924736B2 - タッチセンサを備えた表示装置 - Google Patents

Description

本発明は、タッチセンサを有する表示装置に関し、特に、タッチセンサ駆動信号と同期する無負荷交流信号をゲートラインに供給する表示装置に関する。

ユーザインタフェース（Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ、ＵＩ）は、人（ユーザ）と各種電気、電子機器等の通信を可能にして、ユーザが自分の所望するように機器を容易に制御できるようにする。ユーザインタフェースの代表的な例としては、キーパッド、キーボード、マウス、オンスクリーンディスプレイ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ、ＯＳＤ）、赤外線通信、あるいは高周波（ＲＦ）通信機能を有するリモートコントローラ（Ｒｅｍｏｔｅ ｃｏｎｔｒｏｌｌｅｒ）などがある。ユーザインタフェース技術は、ユーザの感性と操作利便性を高める方向に発展を遂げている。最近、ユーザインタフェースは、タッチＵＩ、音声認識ＵＩ、３ＤＵＩなどで発展している。

タッチＵＩは表示パネル上にタッチスクリーンを実現して、タッチ入力を感知し、ユーザの入力を電子機器に伝送する。タッチＵＩは、スマートフォンなどの携帯情報機器に不可欠なものとして採用され、ノートパソコン、コンピューターモニター、家電製品などにも採用されている。

タッチセンサを表示パネルのピクセルアレイに内蔵する技術を用いて、タッチスクリーンを実現する技術が、さまざまな表示装置に適用される。タッチセンサは、接触前後の静電容量の変化に基づいて接触をセンシングする、静電容量型のタッチセンサで実現され得る。

タッチセンサは、表示パネルのピクセルアレイに内蔵されるので、タッチセンサは、寄生容量を介してピクセルに結合（Ｃｏｕｐｌｉｎｇ）される。ピクセルとタッチセンサの結合により相互の影響を低減するために、インセルタッチセンサ技術は、１フレーム期間をディスプレイ区間とタッチセンシング区間に分割し、ピクセルの駆動時間とタッチセンサの駆動時間を時分割する。

表示装置の駆動部は、ディスプレイ区間の間、入力映像のデータ信号を表示パネルのデータラインに供給するデータ駆動部と、ディスプレイ区間の間、データ信号と同期するゲートパルス（またはスキャンパルス）を供給するゲート駆動部（またはスキャン駆動部）と、接触センシング区間の間にタッチセンサを駆動するタッチセンサ駆動部とを含む。

特開２０１８−１０７１２３

表示パネルのピクセルとタッチセンサが接続される場合、タッチセンサとピクセルアレイの配線間の寄生容量を介して発生されるキャパシタカップリング（Ｃａｐａｃｉｔｏｒ ｃｏｕｐｌｉｎｇ）により、タッチセンサ信号のノイズが大きくなることがある。タッチセンサとピクセルアレイの配線との間の寄生容量を低減するために、ピクセルアレイの配線にタッチセンサ駆動信号と同位相の無負荷交流信号が印加され得る。

ゲートラインに印加される無負荷交流信号は、レベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）に入力されるゲートロー電圧（ＶＧＬ）を交流信号に変換する方法で生成することができる。ところが、この方法は、レベルシフタに接続されたＶＧＬ配線に接続された安定化キャパシタにより無負荷交流信号の波形が歪曲され得る。無負荷交流信号の波形が歪むとタッチセンサ信号のノイズが大きくなるため、タッチセンサの性能は低下する。一方、ＶＧＬ配線の安定化キャパシタを削除すると、ゲートロー電圧（ＶＧＬ）のノイズが増加してレベルシフタが誤動作することがある。

従って、本発明の目的は、レベルシフタの電源安定化キャパシタを削除せずに無負荷交流信号の波形歪みを防止することができる表示装置を提供することにある。

本発明の実施形態に係る表示装置は、互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、及び前記ピクセルに接続されたタッチセンサを含む表示パネルと、第１電圧、前記第１電圧より低い第２電圧、及び前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、ディスプレイ区間とタッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間に交流信号のパルス区間を定義する入力クロックを発生する制御信号発生部と、前記同期信号、前記入力クロック、前記第１電圧、第２電圧、及び第３電圧を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングし、前記タッチセンシング区間の間に前記第２電圧と前記第３電圧との間でスイングする出力クロックを発生するレベルシフタと、前記レベルシフタからの出力クロックを受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングするゲートパルスを前記ゲートラインに供給し、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧の間でスイングする交流信号を前記ゲートラインに供給するゲート駆動部を備える。

本発明の他の実施形態に係る表示装置は、互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、及び前記ピクセルに接続されたタッチセンサを含む表示パネルと、第１電圧、前記第１電圧より低い第２電圧、及び前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、ディスプレイ区間とタッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間、ゲートパルス区間を定義し、前記タッチセンシング区間の間、前記交流信号のパルス区間を定義する入力クロック、及び前記タッチセンシング区間の間、交流信号のパルス区間を定義するパルス幅変調信号を発生する制御信号発生部と、前記同期信号、前記入力クロック、前記パルス幅変調信号、前記第１電圧、第２電圧、及び前記第３電圧の入力を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングし、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧との間でスイングする出力クロックを発生するレベルシフタと、前記レベルシフタからの出力クロックの入力を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間にスイングするゲートパルスを前記ゲートラインに供給し、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧の間でスイングする交流信号を前記ゲートラインに供給するゲート駆動部を備える。

本発明は、レベルシフタにおいてタッチセンシング区間の間、交流信号を発生する。したがって、本発明は、レベルシフタの電源安定化キャパシタを削除せずに無負荷交流信号の波形歪みを防止することができるので、タッチセンサ信号のノイズを減らしてセンシング感度を向上させることができる。

本発明の実施形態に係る表示装置を概略的に示す図である。 表示装置の画面が複数のブロックに分割駆動される例を示す図である。 タッチセンサ駆動部とセンサライン及びタッチセンサ電極を示す図である。 表示パネルのピクセルとタッチセンサの駆動方法を示す波形図である。 表示パネルのピクセルとタッチセンサの駆動方法を示す波形図である。 本発明の第１実施形態に係るレベルシフタを詳細に示す回路図である。 図６に示されたレベルシフタの入出力信号を示す波形図である。 本発明の第２実施形態に係るレベルシフタを詳細に示す回路図である。 本発明の第３実施形態に係るレベルシフタを詳細に示す回路図である。 本発明の第３実施形態に係るレベルシフタを詳細に示す回路図である。 図１０に示されたレベルシフタの入出力信号を示す波形図である。

本発明の利点及び特徴、そしてそれらを達成する方法は、添付の図面と共に詳細に後述される実施形態を参照すると明確になる。本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現されるものであり、但し、本実施形態は、本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によってのみ定義される。

本発明の実施形態を説明するための図で開示された形状、大きさ、比率、角度、個数などは例示的なものなので、本発明は、図に示された事項に限定されるものではない。明細書全体に亘って同一参照符号は質実的に同一の構成要素を指す。また、本発明を説明することにおいて、関連する公知技術に対する具体的な説明が本発明の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略する。

本明細書上で言及された「備える」、「含む」、「有する」、「なる」などが用いられる場合、「〜だけ」が使用されない限り、他の部分が追加されることができる。構成要素を単数で表現した場合に特に明示的な記載事項がない限り、複数として解釈され得る。

構成要素を解釈することにおいて、別の明示的な記載がなくても誤差の範囲を含むものと解釈する。

位置関係の説明である場合、例えば、「〜の上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」などで、２構成要素の間に位置関係が説明される場合、「すぐに」または「直接」が使用されない限り、その構成要素の間に１つ以上の他の構成要素が介在することができる。

構成要素を区分するために、第１、第２などが使用されることができるが、この構成要素は、構成要素の前についた序數や構成要素の名称で、その機能や構造が制限されない。

以下の実施形態は、部分的にまたは全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動と駆動が可能である。各実施形態が、互いに対して独立的に実施可能することもでき関連の関係に一緒に行うこともできる。

本発明の表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ、ＯＬＥＤ Ｄｉｓｐｌａｙ）などの平板表示装置で実現され得る。以下の実施形態において、平板表示装置の一例として、液晶表示装置を中心に説明するが、本発明はこれに限定されない。例えば、本発明は、タッチセンサが表示パネルのピクセルアレイにインセル（Ｉｎ−ｃｅｌｌ）タイプで内蔵される表示装置にも適用することができる。

本発明の表示装置のピクセルアレイ、レベルシフタ、及びゲート駆動部は、複数のトランジスタを含むことができる。トランジスタは、ピクセルアレイに形成されたトランジスタと実質的に同じ構造のＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）で実現され得る。トランジスタは、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）ＴＦＴ、Ｏｘｉｄｅ ＴＦＴ、ａ−Ｓｉ ＴＦＴの内、いずれか１つ以上で実現され得る。トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内でキャリアは、ソースから流れ始める。ドレインはトランジスタでキャリアが外部に出る電極である。トランジスタにおいてキャリアの流れは、ソースからドレインに流れる。ｎチャネルトランジスタ（ＮＭＯＳ）の場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインに電子が流れることができるよう、ソース電圧がドレイン電圧より低い電圧を有する。ｎチャネルトランジスタ（ＮＭＯＳ）で電流の方向は、ドレインからソースの方向に流れる。ｐチャネルトランジスタ（ＰＭＯＳ）の場合、キャリアが正孔（ｈｏｌｅ）であるため、ソースからドレインに正孔が流れることができるよう、ソース電圧はドレイン電圧より高い。ｐチャネルトランジスタ（ＰＭＯＳ）で正孔がソースからドレインの方向に流れるため、電流はソースからドレインの方向に流れる。トランジスタのソースとドレインは、固定されたものではないことに注意しなければならない。例えば、ソースとドレインは、印加電圧に応じて変更され得る。したがって、トランジスタのソースとドレインによって発明が制限されない。以下の説明において、トランジスタのソースとドレインを第１、第２電極と称する。

トランジスタのゲート信号は、ゲートオン電圧（Ｇａｔｅ Ｏｎ Ｖｏｌｔａｇｅ）とゲートオフ電圧（Ｇａｔｅ Ｏｆｆ Ｖｏｌｔａｇｅ）の間でスイングする。ゲートオン電圧はトランジスタがターン−オン（ｔｕｒｎ−ｏｎ）される電圧に設定され、ゲートオフ電圧はトランジスタがターン−オフ（ｔｕｒｎ−ｏｆｆ）される電圧に設定される。ｎチャネルトランジスタ（ＮＭＯＳ）の場合、ゲートオン電圧はゲートハイ電圧（Ｇａｔｅ Ｈｉｇｈ Ｖｏｌｔａｇｅ、ＶＧＨ）であり、ゲートオフ電圧は、ゲートハイ電圧（ＶＧＨ）より低いゲートロー電圧（Ｇａｔｅ Ｌｏｗ Ｖｏｌｔａｇｅ、ＶＧＬ）で有り得る。ｐチャネルトランジスタ（ＰＭＯＳ）の場合、ゲートオン電圧はゲートロー電圧（ＶＧＬ）であり、ゲートオフ電圧は、ゲートハイ電圧（ＶＧＨ）で有り得る。

以下、添付された図面を参照して、本発明の様々な実施形態を詳細に説明する。

図１は、本発明の実施形態に係る表示装置を概略的に示す図である。図２は、表示装置の画面が複数のブロックに分割駆動される例を示す図である。図３は、タッチセンサ駆動部とセンサライン及びタッチセンサ電極を示す図である。

図１〜図３を参照すると、本発明の表示装置は、表示パネル１００、電源部１４０、データ駆動部１１０、ゲート駆動部１２０、レベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）１１８、タッチセンサ駆動部１５０、タイミングコントローラ１３０などを備える。

表示パネル１００の画面は、データライン１０２、データライン１０２と交差するゲートライン１０４、及びデータライン１０２とゲートライン１０４によって定義されたマトリックスの形でピクセル１０１が配置されたピクセルアレイＡＡを含む。表示パネル１００の画面は、タッチセンサと、タッチセンサに接続されたセンサライン１０をさらに含む。表示パネル１００の上板と下板それぞれに偏光フィルムが接着されることができる。表示パネル１００の下にバックライトユニット（Ｂａｃｋ ｌｉｇｈｔ ｕｎｉｔ、ＢＬＵ）が配置されることができる。

表示パネル１００のピクセルアレイＡＡは、ＴＦＴアレイとカラーフィルタアレイに分けることができる。表示パネル１００の上板または下板にＴＦＴアレイが形成されることができる。ＴＦＴアレイは、データライン１０２とゲートライン１０４の交差部に形成されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、タッチセンサに接続されたセンサライン１０、データ信号の電圧を充電する液晶セル（Ｃｌｃ）のピクセル電極１３、共通電圧（Ｖｃｏｍ）とタッチセンサ駆動信号が供給されるタッチセンサ電極２０、ピクセル電極１３に接続されてデータ信号を保持するストレージキャパシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ、Ｃｓｔ）などを含み、入力映像を表示する。ストレージキャパシタは、図面から省略されてある。

ピクセル内に形成されたＴＦＴは、ゲートパルスのゲートハイ電圧（Ｇａｔｅ ｈｉｇｈ ｖｏｌｔａｇｅ、ＶＧＨ）に基づいてターン−オン（ｔｕｒｎ−ｏｎ）されて、データライン１０２上のデータ信号をピクセル電極１３に供給する。入力映像のデータ信号がピクセルに書き込まれるディスプレイ区間の間に、液晶セル（Ｃｌｃ）の液晶分子は、ピクセル電極１３に印加されるデータ信号と、タッチセンサ電極２０に印加される共通電圧（Ｖｃｏｍ）の電圧差に応じて駆動され、表示パネル１００に入射される光の位相を遅延させる。

表示パネル１００の上板または下板にカラーフィルタアレイを形成することができる。カラーフィルタアレイは、ブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）、カラーフィルタ（ｃｏｌｏｒ ｆｉｌｔｅｒ）などを含む。ＣＯＴ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ ｏｎ ＴＦＴ）またはＴＯＣ（ＴＦＴ ｏｎ Ｃｏｌｏｒ Ｆｉｌｔｅｒ）モデルの場合、ＴＦＴアレイと共にカラーフィルタとブラックマトリックスを一つの基板上に配置することができる。

表示パネル１００上に内蔵されたタッチセンサは、静電容量型のタッチセンサ、例えば、相互容量（ｍｕｔｕａｌ ｃａｐａｃｉｔａｎｃｅ）センサまたは自己容量（Ｓｅｌｆ ｃａｐａｃｉｔａｎｃｅ）センサで実現されることができる。自己静電容量は、一方向に形成された断層の導体配線に沿って形成される。相互静電容量は、直交する二つの導体配線の間に形成される。図３は、自己静電容量型のタッチセンサを図示したが、本発明のタッチセンサは、これに限定されない。

タッチセンサは、センサライン１０を介してピクセルに電気的に接続される。タッチセンサのそれぞれのタッチセンサ電極２０のそれぞれは、図１及び図３に示すように、複数のピクセルに接続することができる。タッチセンサ電極２０は、図４及び図５に示すように、複数のピクセルに接続されて、ディスプレイ区間の間、複数のピクセルに共通電圧（Ｖｃｏｍ）を供給し、タッチセンシング区間の間にタッチ入力をセンシングすることができる。

表示パネル１００の１フレーム期間は、ピクセルアレイＡＡに内蔵されたタッチセンサとピクセルを駆動するために、１つ以上のディスプレイ区間と、１つ以上のタッチセンシング区間に時分割される。表示パネル１００のピクセルアレイＡＡは、図２に示すように、２以上のブロック（Ｂ１〜ＢＭ）に時分割駆動することができる。表示パネル１００のピクセルアレイＡＡは、タッチセンサが駆動されるタッチセンシング区間を挟んで分離されたディスプレイ区間に分割駆動される。ブロック（Ｂ１〜ＢＭ）は、表示パネル１００から物理的に分割される必要がない。

ブロック（Ｂ１〜ＢＭ）は、タッチセンシング区間を間に置いて時分割駆動される。例えば、図４において、第１ディスプレイ区間（Ｄ１）の間、第１ブロック（Ｂ１）のピクセルが駆動され、そのピクセルに現在のフレームのデータが書き込まれた後、第１タッチセンシング区間（Ｔ１）の間、画面全体でタッチ入力がセンシングされる。第１タッチセンシング区間（Ｔ１）に続いて、第２ディスプレイ区間（Ｄ２）の間に第２ブロック（Ｂ２）のピクセルが駆動され、そのピクセルに現在のフレームのデータが書き込まれる。続いて、第２タッチセンシング区間（Ｔ２）の間、画面全体でタッチ入力がセンシングされる。ここで、タッチ入力は、指やスタイラスペンの直接タッチ入力、近接タッチ入力、指紋タッチ入力などを含むことができる。

このようなタッチセンサの駆動方法は、タッチレポートレート（ｔｏｕｃｈ ｒｅｐｏｒｔ ｒａｔｅ）を画面のフレームレート（ｆｒａｍｅ ｒａｔｅ）より速くすることができる。フレームレートは、画面にフレームデータを更新する周波数である。ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で、フレームレートは６０Ｈｚである。ＰＡＬ（Ｐｈａｓｅ−Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で、フレームレートは５０Ｈｚである。タッチレポートレート（ｔｏｕｃｈ ｒｅｐｏｒｔ ｒａｔｅ）は、タッチ入力座標を発生する周波数である。本発明は、画面を予め設定されたブロック単位で分割駆動し、ディスプレイの区間の間にタッチセンサを駆動して座標を発生することにより、タッチレポートレートを画面のフレームレートより２倍以上速くして、タッチ感度を向上させることができる。

電源部１４０は、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレーター（Ｒｅｇｕｌａｔｏｒ）、降圧コンバータ（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、ブーストコンバータ（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）などを含むことができる。電源部１４０は、ホストシステムからのメイン電源の入力を受け、タイミングコントローラ１３０、データ駆動部１１０、ゲート駆動部１２０、タッチセンサ駆動部１５０、及び表示パネル１００の駆動に必要な電源を発生する。電源部１４０は、ガンマ基準電圧（ＧＭＡ）、ゲートハイ電圧（ＶＧＨ）。ゲートロー電圧（ＶＧＬ）などの電源を出力することができる。ガンマ基準電圧は、分圧回路によって分圧され、ピクセルデータの階調電圧に対応するガンマ補償電圧に変換され、データ駆動部１１０に供給される

データ駆動部１１０は、ディスプレイ区間の間、タイミングコントローラ１３０から受信された入力映像のピクセルデータを受信する。データ駆動部１１０は、入力映像のピクセルデータをラッチ（ｌａｔｃｈ）して、デジタルアナログ変換器（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、以下「ＤＡＣ」と称する）に供給する。データ駆動部１１０のＤＡＣは、ピクセルデータをガンマ補償電圧に変換して、データ電圧（Ｖｄａｔａ）を出力する。データ電圧（Ｖｄａｔａ）は、出力バッファ（ｏｕｔｐｕｔ ｂｕｆｆｅｒ）を介してデータライン１０２に出力される。データ電圧（Ｖｄａｔａ）は、データライン１０２とＴＦＴを介してピクセル電極１３に供給される。

ゲート駆動部１２０は、タイミングコントローラ１３０の制御下にデータ信号に同期されるゲートパルスを出力するシフトレジスタ（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を含む。シフトレジスタは、レベルシフタ１１８を介して入力されるスタートパルスとシフトクロック（図７、ＧＣＬＫ）の入力を受け、図５のように、ゲートパルス（Ｖｇａｔｅ）を出力し、シフトクロックのタイミングに合わせてゲートパルス（Ｖｇａｔｅ）をシフトする。シフトレジスタは、ピクセルアレイＡＡのＴＦＴアレイと共に表示パネル１００の基板上に直接形成することができる。ゲートパルス（Ｖｇａｔｅ）は、図５に示すように、ゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）の間でスイング（Ｓｗｉｎｇ）する。

タッチセンサ駆動部１５０は、ディスプレイ区間の間、センサライン１０にピクセルの基準電位である共通電圧（Ｖｃｏｍ）をセンサライン１０を介してタッチセンサ電極２０に供給する。タッチセンサ駆動部１５０は、タッチセンシング区間の間にタッチセンサ駆動信号をセンサライン１０に供給して、タッチセンサに電荷を供給する。タッチセンサ駆動部１５０は、タッチセンシング区間の間にタッチセンサのそれぞれでタッチ入力前後、タッチセンサの容量変化を測定してタッチ入力を判定する。タッチセンサ駆動部１５０は、タッチ入力のそれぞれの位置情報を含む座標情報（Ｔｘｙ）と識別情報をホストシステムに伝送する。識別情報は、マルチタッチ入力でタッチ入力のそれぞれを区分する情報である。

タイミングコントローラ１３０は、ホストシステムから受信される入力画像のピクセルデータをデータ駆動部１１０に伝送する。タイミングコントローラ１３０は、ピクセルデータに同期して受信されるタイミング信号を用いて、データ駆動部１１０とゲート駆動部１２０の動作タイミングを制御する信号を発生する制御信号発生部の役割を兼ねる。タイミングコントローラ１３０は、ディスプレイ区間とタッチセンシング区間を定義する同期信号（ＴＳＹＮＣ）を発生する。図４に示すように、同期信号（ＴＳＹＮＣ）の第１ロジック区間は、ディスプレイ区間（Ｄ１、Ｄ２）を定義し、第２ロジック区間は、タッチセンシング区間（Ｔ１、Ｔ２）を定義することができる。第１ロジック区間はハイロジック値（Ｈｉｇｈ ｌｏｇｉｃ）であり、第２ロジック区間はローロジック値（Ｌｏｗ ｌｏｇｉｃ）で有り得るが、これに限定されない。

タイミングコントローラ１３０から出力されるゲートタイミング制御信号は、レベルシフタ１１８を介して電圧レベルが変換された後に、ゲート駆動部１２０のシフトレジスタに入力される。ゲートタイミング制御信号は、スタートパルス、シフトクロック（Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ、ＴＧＣＬＫ）などを含む。タイミングコントローラ１３０から発生される入力シフトクロック（ＴＧＣＬＫ）はレベルシフタ１１８のシフトクロックである。スタートパルスは、シフトレジスタの入力信号として、最初の出力タイミングを制御する。入力シフトクロック（ＴＧＣＬＫ）はシフトレジスタの出力シフトタイミングを制御する。

レベルシフタ１１８は、タイミングコントローラ１３０から受信されたゲートタイミング制御信号のスイング幅をゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）にシフト（ｓｈｉｆｔ）して、ゲート駆動部１２０のシフトレジスタに供給する。レベルシフタ１１８は、タッチセンシング区間の間に図６及び図７に示すように電源部１４０から供給されるゲートロー電圧（ＶＧＬ）を交流電圧に変換してゲートライン１０４に印加される無負荷交流信号（ＬＦＤ）を発生する。

ホストシステムは、テレビシステム、セットトップボックス、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、モバイル機器、ウェアラブル機器のいずれか１つで有り得る。モバイル機器やウェアラブル機器の場合、データ駆動部１１０、タイミングコントローラ１３０、電源部１４０、タッチセンサ駆動部１５０が一つのドライブＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に集積され得る。

ホストシステムは、入力映像のデジタルビデオデータを表示パネル１００に表示するのに適合した形式に変換する。ホストシステムは、入力映像のデジタルビデオデータと一緒にタイミング信号をタイミングコントローラ１３０に伝送する。ホストシステムは、タッチセンサ駆動部１５０から受信されたタッチ入力座標（Ｔｘｙ）に連携したアプリケーション（ａｐｐｌｉｃａｔｉｏｎ）を実行できる。

タッチセンサ駆動部１５０は、図３に示すように、マルチプレクサ（Ｍｕｌｔｉｍｐｌｅｘｅｒ、以下、「ＭＵＸ」と称する）１２１、センシング部１２２及びアルゴリズム実行部１２３を備える。ＭＵＸ１２１は、アルゴリズム実行部１２３の制御下にセンシング部１２２に接続されるセンサライン１０を順次選択する。ＭＵＸ１２１は、タッチセンシング区間の間、アルゴリズム実行部１２３からのＭＵＸ制御信号に応答して、センサライン１０をセンシング部１２２に順次接続することにより、センシング部１２２のチャンネル数を減らすことができる。ＭＵＸ１２１は、ディスプレイ区間の間、センサライン１０に共通電圧（Ｖｃｏｍ）を供給する。そしてＭＵＸ１２１は、タッチセンシング区間の間、センサライン１０にタッチセンサ駆動信号を供給する。

センシング部１２２は、ＭＵＸ１２１と、センサライン１０を介してタッチセンサ駆動信号（Ｖｔｏｕｃｈ）をタッチセンサ電極２０に供給して、タッチセンサに電荷を充電し、ＭＵＸ１２１を介して接続されたセンサライン１０を介して受信されるタッチセンサの電荷量を増幅及び積分し、デジタルデータに変換して、タッチ入力の前後の容量変化をセンシングする。このため、センシング部１２２は、センサライン１０にタッチセンサ駆動信号を供給するための電荷転送器（ｃｈａｒｇｅ ｔｒａｎｓｆｅｒ）、センサライン１０上の電圧を増幅するアンプ、アンプの出力電圧を蓄積する積分器、積分器の電圧をデジタルデータに変換するアナログデジタル変換器（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、以下「ＡＤＣ」という。）等を含む。ＡＤＣから出力されたデジタルデータは、タッチ入力の前後タッチセンサの容量変化を指示するタッチローデータ（Ｔｏｕｃｈ ｒａｗ ｄａｔａ、以下、「タッチデータ」と称する。）としてアルゴリズム実行部１２３に伝送される。

アルゴリズム実行部１２３は、センシング部１２２から受信したタッチデータを予め設定されたしきい値と比較し、しきい値より高いタッチデータを検出して、タッチ入力、それぞれのタッチ入力座標（Ｔｘｙ）を生成して、ホストシステムに伝送する。アルゴリズム実行部１２３は、ＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）で実現されることができる。

図４及び図５は、表示パネル１００のピクセルとタッチセンサの駆動方法を示す波形図である。

図４及び図５を参照すると、１フレーム期間は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）に時分割されることができる。ディスプレイフレームレート（ｆｒａｍｅ ｒａｔｅ）が６０Ｈｚである時１フレーム期間は約１６．７ｍｓである。ディスプレイ区間（Ｄ１、Ｄ２）の間に１つのタッチセンシング区間（Ｔ１、Ｔ２）が割り当てられる。

データ駆動部１１０とゲート駆動部１２０は、第１ディスプレイ区間（Ｄ１）の間、第１ブロック（Ｂ１）のピクセルに現在のフレームのデータを書き込んで、第１ブロック（Ｂ１）で再現される映像を現在のフレームのデータに更新する。第１ディスプレイ区間（Ｄ１）の間に、第１ブロック（Ｂ１）を除外した残りのブロックのピクセルは、以前のフレームのデータを維持する。タッチセンサ駆動部１５０は、第１ディスプレイ区間（Ｄ１）の間、タッチセンサに共通電圧（Ｖｃｏｍ）を供給する。

タッチセンサ駆動部１５０は、第１タッチセンシング区間（Ｔ１）の間、画面内のすべてのタッチセンサを順次駆動してタッチ入力をセンシングする。タッチセンサ駆動部１５０は、第１タッチセンシング区間（Ｔ１）の間、タッチセンサから得られたタッチデータを分析して、タッチ入力それぞれのタッチ入力座標（Ｔｘｙ）と識別情報を含むタッチレポートデータ（Ｔｏｕｃｈ ｒｅｐｏｒｔ ｄａｔａ）を発生して、ホストシステムに伝送する。

データ駆動部１１０とゲート駆動部１２０は、第２ディスプレイ区間（Ｄ２）の間、第２ブロック（Ｂ２）のピクセルに現在のフレームのデータを書き込んで、第２ブロック（Ｂ２）で再現される映像を現在のフレームのデータに更新する。第２ディスプレイ区間（Ｄ２）の間に第２ブロック（Ｂ２）を除外した残りのブロックのピクセルは、以前のフレームのデータを維持する。タッチセンサ駆動部１５０は、第２ディスプレイ区間（Ｄ２）の間、タッチセンサにピクセルの共通電圧である共通電圧（Ｖｃｏｍ）を供給する。

タッチセンサ駆動部１５０は、第２タッチセンシング区間（Ｔ２）の間、画面内のすべてのタッチセンサを順次駆動してタッチ入力をセンシングする。タッチセンサ駆動部１５０は、第２タッチセンシング区間（Ｔ２）の間、タッチセンサから得られたタッチデータを分析して、タッチ入力のそれぞれの座標情報と識別情報を含むタッチレポートデータを発生し、ホストシステムに伝送する。

タッチセンシング区間の間、センシング部に接続されないセンサライン１０、データライン１０２及びゲートライン１０４に無負荷交流信号（ＬＦＤ）が印加される。無負荷交流信号（ＬＦＤ）は、タッチセンサ駆動信号（Ｖｔｏｕｇｈ）の位相と同じ位相で発生され無負荷交流信号（ＬＦＤ）の電圧（ΔＶｔｏｕｃｈ）は、タッチセンサ駆動信号の電圧と同じ電圧に設定されることができる。したがって、タッチセンサ駆動信号（Ｖｔｏｕｃｈ）と無負荷交流信号（ＬＦＤ）は、互いに同位相であり、スイング電圧差が互いに同じである。

図５においてΔＶｔｏｕｃｈ＝ΔＶｄ＝ΔＶｇある。ΔＶｄは、データライン１０２に印加される無負荷交流信号（ＬＦＤ）の電圧であり、ΔＶｇはゲートライン１０４に印加される無負荷交流信号（ＬＦＤ）の電圧である。タッチセンシング区間（Ｔ１、Ｔ２）の間のデータライン１０２とタッチセンサとの間の寄生容量、ゲートライン１０４とタッチセンサとの間の寄生容量、センサライン１０との間の寄生容量のそれぞれにおいて、寄生容量の両端間の電圧差がないので、タッチセンシング区間（Ｔ１、Ｔ２）の間、センサライン１０に影響を与える寄生容量を最小化することができる。センサライン１０の寄生容量が最小化されると、寄生容量を介してセンサライン１０上に加わるノイズ（ｎｏｉｓｅ）が減少されるので、タッチセンシング感度を改善できる。

図６は、本発明の実施形態に係るレベルシフタ１１８を詳細に示す回路図である。図７は、図６に示されたレベルシフタの入出力信号を示す波形図である。

図６及び図７を参照すると、レベルシフタ１１８は、複数のトランジスタ（Ｍ１〜Ｍ８）を含む。第１、第３〜第６トランジスタ（Ｍ１、Ｍ３〜Ｍ６）は、ｎチャネルトランジスタで実現され、第２、第７及び第８トランジスタ（Ｍ２、Ｍ７、Ｍ８）は、ｐチャネルトランジスタで実現され得る。

レベルシフタ１１８は、タイミングコントローラ１３０から同期信号（ＴＳＹＮＣ）と入力シフトクロック（ＴＧＣＬＫ）の入力を受ける。同期信号（ＴＳＹＮＣ）は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）を定義する。入力シフトクロック（ＴＧＣＬＫ）は、ディスプレイ区間（Ｄ１）の間、ゲートパルス区間を定義し、タッチセンシング区間（Ｔ１、Ｔ２）の間、無負荷交流信号のパルス区間を定義する。

レベルシフタ１１８は、電源部１４０からゲートハイ電圧（ＶＧＨ、以下「ＶＧＨ」と称する）、第１ゲートロー電圧（ＶＧＬ、以下「ＶＧＬ」と称する）、及び第２ゲートロー電圧（ＶＧＬ＿Ｈ、以下「ＶＧＬ＿Ｈ」と称する）の供給を受ける。ＶＧＨはＶＧＬとＶＧＬ＿Ｈより高い電圧である。ＶＧＬ＿ＨはＶＧＬより高い電圧である。レベルシフタ１１８のＶＧＬ配線に安定化キャパシタ（ＣＶＧＬ）が接続される。

ゲートライン１０４にディスプレイ区間（Ｄ１、Ｄ２）の間、ＶＧＨとＶＧＬの間でスイングするゲートパルスが印加される。ゲートライン１０４にタッチセンシング区間（Ｔ１、Ｔ２）の間、ＶＧＬ＿ＨとＶＧＬの間でスイングする無負荷交流信号（ＬＦＤ）が印加される。ＶＧＬ＿ＨとＶＧＬの電圧差は図５においてΔＶｔｏｕｃｈと同じである。

第１トランジスタ（Ｍ１）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（ｈｉｇｈ ｌｏｇｉｃ ｖｏｌｔａｇｅ、Ｈ）のときにターン−オン（ｔｕｒｎ−ｏｎ）されて出力ノードの電圧をＶＧＨで充電させるプッシュアップトランジスタ（ｐｕｓｈ ｕｐ ｔｒａｎｓｉｓｔｏｒ）である。第１トランジスタ（Ｍ１）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（ｌｏｗ ｌｏｇｉｃ ｖｏｌｔａｇｅ、Ｌ）のとき、ターン−オフされて出力ノードと分離される。第１トランジスタ（Ｍ１）は、タッチセンシング区間（Ｔ１、Ｔ２）の間にターン−オフ（ｔｕｒｎ−ｏｆｆ）されて出力ノードから分離される。第１トランジスタ（Ｍ１）は、第４トランジスタ（Ｍ４）の第１電極に接続されたゲート、ＶＧＨが印加されるＶＧＨノードに接続された第１電極、及び出力ノードに接続された第２電極を含む。出力ノード上の出力シフトクロック（ＧＣＬＫ）は、ゲート駆動部１２０のシフトレジスタに入力される。ゲート駆動部１２０は、シフトレジスタに入力される出力シフトクロック（ＧＣＬＫ）の波形をゲートライン１０４に供給する。

第２トランジスタ（Ｍ２）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（ｌｏｗ ｌｏｇｉｃ ｖｏｌｔａｇｅ、Ｌ）のとき、ターン−オンされて出力ノードの電圧をＶＧＬまで放電させるプルダウントランジスタ（ｐｕｌｌ ｄｏｗｎ ｔｒａｎｓｉｓｔｏｒ）である。第２トランジスタ（Ｍ２）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）のとき、ターン−オフされて出力ノードと分離される。第２トランジスタ（Ｍ２）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）のとき、ターン−オンされて出力ノードをＶＧＬまで放電させ、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）のとき、ターン−オフされる。第２トランジスタ（Ｍ２）は、第６、第７及び第８トランジスタ（Ｍ６、Ｍ７、Ｍ８）との間のノードに接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬが印加されるＶＧＬノードに接続された第２電極を含む。

第３トランジスタ（Ｍ３）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）の電圧に関係なく、出力ノードから分離される。第３トランジスタ（Ｍ３）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）のとき、ターン−オンされて出力ノードをＶＧＬ＿Ｈまで充電させ、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）のときにターン−オフされる。第３トランジスタ（Ｍ３）は、第８トランジスタ（Ｍ８）の第２電極に接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬ＿Ｈが印加されるＶＧＬ＿Ｈノードに接続された第２電極を含む。

第４トランジスタ（Ｍ４）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）のとき、ターン−オンされて、第１トランジスタ（Ｔ１）をターン−オンさせる。第４トランジスタ（Ｍ４）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）のとき、第１トランジスタ（Ｍ１）のゲート電圧を入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）に下げる。また、第４トランジスタ（Ｍ４）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、同期信号（ＴＳＹＮＣ）のローロジック電圧（Ｌ）で第１トランジスタ（Ｍ１）のゲート電圧を下げる。第４トランジスタ（Ｍ４）は、同期信号（ＴＳＹＮＣ）が入力され、第５トランジスタ（Ｍ５）のゲートに接続されたゲート、第１トランジスタ（Ｍ１）のゲートに接続された第１電極、及び第５トランジスタ（Ｍ５）の第２電極と第６トランジスタ（Ｍ６）の第１電極との間のノードに接続された第２電極を含む。第１トランジスタ（Ｔ１）は、第４トランジスタ（Ｍ４）によりディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）であるか、タッチセンシング区間（Ｔ１、Ｔ２）の間、ターン−オフされる。

第５トランジスタ（Ｍ５）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）のとき、ターン−オンされ、第４トランジスタ（Ｔ４）をターン−オンさせる。第５トランジスタ（Ｍ５）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）のとき、第４トランジスタ（Ｍ４）のゲート電圧を入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）に下げる。また、第５トランジスタ（Ｍ５）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、同期信号（ＴＳＹＮＣ）のローロジック電圧（Ｌ）によりターン−オフされる。第５トランジスタ（Ｍ５）は、同期信号（ＴＳＹＮＣ）が入力され、第４トランジスタ（Ｍ４）のゲートに接続されたゲート、タイミングコントローラ１３０からの入力シフトクロック（ＴＧＣＬＫ）が入力される第１電極、及び第４トランジスタ（Ｍ４）の第２電極と第６トランジスタ（Ｍ６）の第１電極との間のノードに接続された第２電極を含む。

第６トランジスタ（Ｍ６）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、ターン−オンされ、タッチセンシング区間（Ｔ、Ｔ２）の間、ターン−オフされる。第６トランジスタ（Ｍ６）は、同期信号（ＴＳＹＮＣ）が入力され、第４、第５及び第７トランジスタ（Ｍ４、Ｍ５、Ｍ７）のゲートに接続されたゲート、第４トランジスタ（Ｍ４）の第２電極と第５トランジスタ（Ｍ５）の第２電極との間のノードに接続された第１電極、及び第７トランジスタ（Ｍ７）の第２電極及び第８トランジスタ（Ｍ８）との間のノードに接続された第２電極を含む。

第７トランジスタ（Ｍ７）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、オフ状態を維持する一方で、タッチセンシング区間（Ｔ１、Ｔ２）の間、ターン−オンされて、タイミングコントローラ１３０からの入力シフトクロック（ＴＧＣＬＫ）の電圧を第６トランジスタ（Ｍ６）の第２電極と第８トランジスタ（Ｍ８）の第１電極に供給する。第７トランジスタ（Ｍ７）は、同期信号（ＴＳＹＮＣ）が入力されるゲート、入力シフトクロック（ＴＧＣＬＫ）が入力される第１電極、及び第６トランジスタ（Ｍ６）の第２電極と第８トランジスタ（Ｍ８）の第１電極との間のノードに接続された第２電極を含む。

第８トランジスタ（Ｍ８）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、オフ状態を維持する一方、タッチセンシング区間（Ｔ１、Ｔ２）の間、ターン−オンされて、タイミングコントローラ１３０からの入力シフトクロック（ＴＧＣＬＫ）の電圧を第３トランジスタ（Ｍ３）のゲートに供給する。第８トランジスタ（Ｍ８）は、同期信号（ＴＳＹＮＣ）が入力されるゲート、第７トランジスタ（Ｍ７）を介して入力シフトクロック（ＴＧＣＬＫ）が入力される第１電極、及び第３トランジスタ（Ｍ３）のゲートに接続された第２電極を含む。

レベルシフタ１１８は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）であるとき、第１、第４、及び第５トランジスタ（Ｍ１、Ｍ４、Ｍ５）がターン−オンされる。このとき、出力ノードの電圧がＶＧＨで充電される。レベルシフタ１１８は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）であるとき、第２、第５及び第６トランジスタ（Ｍ２、Ｍ５、Ｍ６）がターン−オンされる。このとき、出力ノードの電圧がＶＧＬに放電される。

レベルシフタ１１８は、タッチセンシング区間（Ｔ１、Ｔ２）の間、入力シフトクロック（ＴＧＣＬＫ）がハイロジック電圧（Ｈ）であるとき、第３、第７、及び第８トランジスタ（Ｍ３、Ｍ７、Ｍ８）がターン−オンされる。このとき、出力ノードの電圧がＶＧＬ＿Ｈで充電される。レベルシフタ１１８は、タッチセンシング区間（Ｔ１、Ｔ２）の間、入力シフトクロック（ＴＧＣＬＫ）がローロジック電圧（Ｌ）であるとき、第２、第７及び第８トランジスタ（Ｍ２、Ｍ７、Ｍ８）がターン−オンされる。このとき、出力ノードの電圧がＶＧＬに放電される。

レベルシフタ１１８から出力された出力シフトクロック（ＧＣＬＫ）がゲート駆動部１２０のシフトレジスタを介してゲートライン１０４に供給される。レベルシフタ１１８から出力される出力シフトクロック（ＧＣＬＫ）は、図７に示すように、ディスプレイ区間（Ｄ１、Ｄ２）の間発生されるゲートパルスのような波形と、タッチセンシング区間（Ｔ１、Ｔ２）の間、発生される無負荷交流信号（ＬＦＤ）のような波形を含む。したがって、レベルシフタ１１８から出力される出力シフトクロック（ＧＣＬＫ）は、ＶＧＨとＶＧＬの間でスイングするゲートパルスを含み、ＶＧＬ＿ＨとＶＧＬの間でスイングする無負荷交流信号（ＬＦＤ）を含む。

図８は、図６に示されたレベルシフタの他の実施形態を示す回路図である。

図８を参照すると、レベルシフタ１１８は、第１〜第３トランジスタ（Ｍ１〜Ｍ３）と、入力信号（ＴＳＹＮＣ、ＴＧＣＬＫ）に基づいてトランジスタ（Ｍ１〜Ｍ３）を制御するロジック回路を含む。第１トランジスタ（Ｍ１）は、ｐチャネルトランジスタで実現され得る。第２及び第３トランジスタ（Ｍ２、Ｍ３）は、ｎチャネルトランジスタで実現され得る。

ロジック回路は、複数のＡＮＤゲート（７１、７４、７６）、インバータ（ｉｎｖｅｒｔｅｒ）（７２、７３、７５）を含む。ロジック回路は、第１トランジスタ（Ｍ１）を制御する第１ロジック回路、第２トランジスタ（Ｍ２）を制御する第２ロジック回路、及び第３トランジスタ（Ｍ３）を制御する第３ロジック回路を含む。

第１トランジスタ（Ｍ１）は、第１ロジック回路の出力信号に応答して、ディスプレイ区間（Ｄ１、Ｄ２）の間、ゲートパルス区間にターン−オンされてレベルシフタ１１８の出力ノードの電圧をＶＧＨに充電させる。第２トランジスタ（Ｍ２）は、第２ロジック回路の出力信号に応答して、ゲートパルス区間を除外したディスプレイ区間（Ｄ１、Ｄ２）のＶＧＬ区間と無負荷交流信号（ＬＦＤ）のパルス区間を除外した、タッチセンシング区間（Ｔ１、Ｔ２）のＶＧＬ区間の間にターン−オンされて出力ノードの電圧をＶＧＬまで放電させる。第３トランジスタ（Ｍ３）は、第３ロジック回路の出力信号に応答して、タッチセンシング区間（Ｔ１、Ｔ２）の間無負荷交流信号（ＬＦＤ）のパルス区間にターン−オンされて出力ノードをＶＧＬ＿Ｈで充電させる。

ゲートライン１０４にディスプレイ区間（Ｄ１、Ｄ２）の間、ＶＧＨとＶＧＬの間でスイングするゲートパルスが印加される。ゲートライン１０４にタッチセンシング区間（Ｔ１、Ｔ２）の間、ＶＧＬ＿ＨとＶＧＬの間でスイングする無負荷交流信号（ＬＦＤ）が印加される。ＶＧＬ＿ＨとＶＧＬの電圧差は図５でΔＶｔｏｕｃｈと同じである。

第１ロジック回路は、第１ＡＮＤゲート７１と、第１インバータ７２を含む。第１ＡＮＤゲート７１と、第１インバータ７２は、同期信号（ＴＳＹＮＣ）と入力シフトクロック（ＴＧＣＬＫ）の反転論理積信号を発生し、第１トランジスタ（Ｍ１）を制御する。第１ＡＮＤゲート７１は、同期信号（ＴＳＹＮＣ）と入力シフトクロック（ＴＧＣＬＫ）の論理積演算結果を出力する。同期信号（ＴＳＹＮＣ）は、ディスプレイ区間（Ｄ１、Ｄ２）の間にハイロジック電圧（Ｈ）で発生し、入力シフトクロック（ＴＧＣＬＫ）は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）の間、ハイロジック電圧（Ｈ）とローロジック電圧（Ｌ）の間で繰り返しスイングする。第１ＡＮＤゲート７１は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）と同位上のクロック信号を出力し、タッチセンシング区間（Ｔ１、Ｔ２）の間、ローロジック電圧（Ｌ）を維持する。第１インバータ７２は、第１ＡＮＤゲート７１の出力信号を反転させ第１トランジスタ（Ｍ１）のゲートに印加する。第１インバータ７２の出力信号は、ディスプレイ区間（Ｄ１、Ｄ２）の間に入力シフトクロック（ＴＧＣＬＫ）の位相と反対位相（又は逆位相）のクロック信号で発生され、タッチセンシング区間（Ｔ１、Ｔ２）の間ハイロジック電圧（Ｈ）を維持する。したがって、第１ＡＮＤゲート７１と、第１インバータ７２は、ディスプレイ区間（Ｄ１、Ｄ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＨ区間を定義する。

第１トランジスタ（Ｍ１）は、ｐチャネルトランジスタであるため、ソースとゲート間の電圧（Ｖｓｇ）がしきい値電圧より高いときターン−オンされる。したがって、第１トランジスタ（Ｍ１）は、第１インバータ７２の出力信号がローロジック電圧（Ｌ）のときにターン−オンされて出力ノードをＶＧＨに充電する。第１トランジスタ（Ｍ１）は、第１インバータ７２の出力端子に接続されたゲート、ＶＧＨノードに接続された第１電極、及び出力ノードに接続された第２電極を含む。出力ノード上の出力シフトクロック（ＧＣＬＫ）は、ゲート駆動部１２０のシフトレジスタに入力される。ゲート駆動部１２０は、シフトレジスタに入力される出力シフトクロック（ＧＣＬＫ）の波形をゲートライン１０４に供給する。

第３ロジック回路は、第２インバータ７３と第２ＡＮＤゲート７４を含む。第２インバータ７３は、同期信号（ＴＳＹＮＣ）を反転させる。第２ＡＮＤゲート７４は、第２インバータ７３の出力信号と入力シフトクロック（ＴＧＣＬＫ）の論理積演算結果を出力する。したがって、第２インバータ７３と第２ＡＮＤゲート７４は、タッチセンシング区間（Ｔ１、Ｔ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＬ＿Ｈ区間を定義する。

第３トランジスタ（Ｍ３）は、ｎチャネルトランジスタであるため、ゲートとソース間の電圧（Ｖｇｓ）がしきい値電圧より高いときターン−オンされる。したがって、第３トランジスタ（Ｍ３）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、第３ロジック回路の出力信号に応答して、タッチセンシング区間（Ｔ１、Ｔ２）のＶＧＬ＿Ｈ区間ごとにターン−オンされて出力ノードをＶＧＬ＿Ｈまで充電させる。第３トランジスタ（Ｍ３）は、第２ＡＮＤゲート７４の出力端子に接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬ＿Ｈが印加されるＶＧＬ＿Ｈノードに接続された第２電極を含む。

第２ロジック回路は、第３インバータ７５と第３ＡＮＤゲート７６を含む。第２ロジック回路は、第１ロジック回路の出力信号と第２ロジック回路の出力信号の入力を受ける。第３インバータ７５は、第２ＡＮＤゲート７４の出力信号を反転させる。第３ＡＮＤゲート７６は、第１インバータ７２の出力信号と第３インバータ７５の出力信号の論理積演算の結果を第２トランジスタ（Ｍ２）のゲートに印加して、第２トランジスタ（Ｍ２）を制御する。

第２トランジスタ（Ｍ２）は、ｎチャネルトランジスタであるため、ゲートとソース間の電圧（Ｖｇｓ）がしきい値電圧より高いときターン−オンされる。したがって、第２トランジスタ（Ｍ２）は、第３ＡＮＤゲート７６の出力端子に接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬノードに接続された第２電極を含む。

図９及び図１０は、本発明の第３実施形態に係るレベルシフタを詳細に示す回路図である。図１１は、図１０に示されたレベルシフタの入出力信号を示す波形図である。

図９〜図１１を参照すると、レベルシフタ１１８は、電源部１４０からＶＧＨ、ＶＧＬ、及びＶＧＬ＿Ｈの供給を受ける。レベルシフタ１１８は、タイミングコントローラ１３０から同期信号（ＴＳＹＮＣ）、入力シフトクロック（ＴＧＣＬＫ）とＰＷＭ信号（ＴＰＷＭ）の入力を受ける。同期信号（ＴＳＹＮＣ）は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）を定義する。入力シフトクロック（ＴＧＣＬＫ）は、ディスプレイ区間（Ｄ１）の間に、ゲートパルス区間を定義し、タッチセンシング区間（Ｔ１、Ｔ２）の間、無負荷交流信号のパルス区間を定義する。ＰＷＭ信号（ＴＰＷＭ）は、ディスプレイ区間（Ｄ１、Ｄ２）の間、ローロジック電圧（Ｌ）に維持され、タッチセンシング区間（Ｔ１、Ｔ２）の間、ハイロジック電圧（Ｈ）とローロジック電圧（Ｌ）にスイングする交流信号で発生される。したがって、ＰＷＭ信号（ＴＰＷＭ）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、無負荷交流信号（ＬＦＤ）のパルス区間を定義する。タッチセンシング区間（ＴＰＷＭ）の間、交流信号で発生されるＰＷＭ信号（ＴＰＷＭ）の位相は、無負荷交流信号（ＬＦＤ）と同じである。

レベルシフタ１１８は、第１〜第３トランジスタ（Ｍ１〜Ｍ３）と、入力信号（ＴＳＹＮＣ、ＴＧＣＬＫ、ＴＰＷＭ）に基づいてトランジスタ（Ｍ１〜Ｍ３）を制御するロジック回路を含む。第１トランジスタ（Ｍ１）は、ｐチャネルトランジスタで実現されることができる。第２及び第３トランジスタ（Ｍ２、Ｍ３）は、ｎチャネルトランジスタで実現されることができる。

ロジック回路は、複数のＡＮＤゲート（８１、８５、８７、９０）、ＯＲゲート８８、インバータ（ｉｎｖｅｒｔｅｒ）（８２、８３、８４、８６、８９）を含む。ロジック回路は、第１トランジスタ（Ｍ１）を制御する第１ロジック回路、第２トランジスタ（Ｍ２）を制御する第２ロジック回路、及び第３トランジスタ（Ｍ３）を制御する第３ロジック回路を含む。

第１トランジスタ（Ｍ１）は、第１ロジック回路の出力信号に応答して、ディスプレイ区間（Ｄ１、Ｄ２）の間、ゲートパルス区間にターン−オンされてレベルシフタ１１８の出力ノードの電圧をＶＧＨに充電させる。第２トランジスタ（Ｍ２）は、第２ロジック回路の出力信号に応答して、ゲートパルス区間を除外したディスプレイ区間（Ｄ１、Ｄ２）のＶＧＬ区間と無負荷交流信号（ＬＦＤ）のパルス区間を除外したタッチセンシング区間（Ｔ１、Ｔ２）のＶＧＬ区間の間、ターン−オンされて出力ノードの電圧をＶＧＬまで放電させる。第３トランジスタ（Ｍ３）は、第３ロジック回路の出力信号に応答して、タッチセンシング区間（Ｔ１、Ｔ２）の間、無負荷交流信号（ＬＦＤ）のパルス区間にターン−オンされて出力ノードをＶＧＬ＿Ｈで充電させる。

ゲートライン１０４にディスプレイ区間（Ｄ１、Ｄ２）の間、ＶＧＨとＶＧＬの間でスイングするゲートパルスが印加される。ゲートライン１０４にタッチセンシング区間（Ｔ１、Ｔ２）の間、ＶＧＬ＿ＨとＶＧＬの間でスイングする無負荷交流信号（ＬＦＤ）が印加される。ＶＧＬ＿ＨとＶＧＬの電圧差は図５においてΔＶｔｏｕｃｈと同じである。

第１ロジック回路は、第１ＡＮＤゲート８１と、第１インバータ８２を含む。第１ＡＮＤゲート８１と、第１インバータ８２は、同期信号（ＴＳＹＮＣ）と入力シフトクロック（ＴＧＣＬＫ）の反転論理積信号を発生し、第１トランジスタ（Ｍ１）を制御する。第１ＡＮＤゲート８１は、同期信号（ＴＳＹＮＣ）と入力シフトクロック（ＴＧＣＬＫ）の論理積演算結果を出力する。同期信号（ＴＳＹＮＣ）は、ディスプレイ区間（Ｄ１、Ｄ２）の間にハイロジック電圧（Ｈ）で発生し、入力シフトクロック（ＴＧＣＬＫ）は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）の間、ハイロジック電圧（Ｈ）とローロジック電圧（Ｌ）の間で繰り返しスイングする。第１ＡＮＤゲート８１は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）と同位上のクロック信号を出力し、タッチセンシング区間（Ｔ１、Ｔ２）の間、ローロジック電圧（Ｌ）を維持する。第１インバータ８２は、第１ＡＮＤゲート８１の出力信号を反転させて第１トランジスタ（Ｍ１）のゲートに印加する。第１インバータ８２の出力信号は、ディスプレイ区間（Ｄ１、Ｄ２）の間、入力シフトクロック（ＴＧＣＬＫ）の位相と反対位相（または逆位相）のクロック信号で発生され、タッチセンシング区間（Ｔ１、Ｔ２）の間ハイロジック電圧（Ｈ）を維持する。したがって、第１ＡＮＤゲート８１と、第１インバータ８２は、ディスプレイ区間（Ｄ１、Ｄ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＨ区間を定義する。

第１トランジスタ（Ｍ１）は、ｐチャネルトランジスタであるため、ソースとゲート間の電圧（Ｖｓｇ）がしきい値電圧より高いときターン−オンされる。したがって、第１トランジスタ（Ｍ１）は、第１インバータ８２の出力信号がローロジック電圧（Ｌ）のときにターン−オンされて出力ノードをＶＧＨに充電する。第１トランジスタ（Ｍ１）は、第１インバータ８２の出力端子に接続されたゲート、ＶＧＨノードに接続された第１電極、及び出力ノードに接続された第２電極を含む。出力ノード上の出力シフトクロック（ＧＣＬＫ）は、ゲート駆動部１２０のシフトレジスタに入力される。ゲート駆動部１２０は、シフトレジスタに入力される出力シフトクロック（ＧＣＬＫ）の波形をゲートライン１０４に供給する。

第２ロジック回路は、第２〜第４のインバータ（８３、８４、８６）、第２及び第３ＡＮＤゲート（８５、８７）とＯＲゲート８８を含む。第２ロジック回路は、同期信号（ＴＳＹＮＣ）、ＰＷＭ信号（ＴＰＷＭ）、及び入力シフトクロック（ＴＧＣＬＫ）を用いて、第２トランジスタ（Ｍ２）を制御する。

第２インバータ８３と第３インバータ８４は、同期信号（ＴＳＹＮＣ）とＰＷＭ信号（ＴＰＯＷＭ）を反転させて第２ＡＮＤゲート８５に入力する。第２ＡＮＤゲート８５は、第２及び第３インバータ（８３、８４）の出力信号を論理積演算して同期信号（ＴＳＹＮＣ）とＰＷＭ信号（ＴＰＷＭ）がすべてローロジック電圧（Ｌ）のときハイロジック電圧（Ｈ）を出力する。したがって、第２及び第３インバータ（８３、８４）と第２ＡＮＤゲート８５は、タッチセンシング区間（Ｔ１、Ｔ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＬ区間を定義する。

第４インバータ８６は、入力シフトクロック（ＴＧＣＬＫ）を反転させる。第３ＡＮＤゲート８７は、同期信号（ＴＳＹＮＣ）と第４インバータ８６の論理積演算結果を出力する。したがって、第４インバータ８６と第３ＡＮＤゲート８７は、ディスプレイ区間（Ｄ１、Ｄ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＬ区間を定義する。

ＯＲゲート８８は、第２ＡＮＤゲート８５の出力信号と第３ＡＮＤゲート８７の出力信号の論理和演算結果を出力する。ＯＲゲート８８は、ディスプレイ区間（Ｄ１、Ｄ２）とタッチセンシング区間（Ｔ１、Ｔ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＬ区間を定義する。

第２トランジスタ（Ｍ２）は、ｎチャネルトランジスタであるため、ゲートとソース間の電圧（Ｖｇｓ）がしきい値電圧より高いときターン−オンされる。したがって、第２トランジスタ（Ｍ２）は、ＯＲゲート８８の出力信号がハイロジック電圧（Ｈ）のときにターン−オンされて出力ノードをＶＧＬまで放電する。第２トランジスタ（Ｍ２）は、ＯＲゲート８８の出力端子に接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬノードに接続された第２電極を含む。

第３ロジック回路は、第５インバータ８９と第４ＡＮＤゲート９０を含む。第５インバータ８９は、同期信号（ＴＳＹＮＣ）を反転させる。第２インバータ８３と第５インバータ８９は、一つのインバータで実現されることができる。第４ＡＮＤゲート９０は、第５インバータ８９の出力信号と、ＰＷＭ信号（ＴＰＷＭ）の論理積演算結果を出力する。したがって、第５インバータ８９と第４ＡＮＤゲート９０は、タッチセンシング区間（Ｔ１、Ｔ２）の間、出力シフトクロック（ＧＣＬＫ）のＶＧＬ＿Ｈ区間を定義する。

第３トランジスタ（Ｍ３）は、ｎチャネルトランジスタであるため、ゲートとソース間の電圧（Ｖｇｓ）がしきい値電圧より高いときターン−オンされる。したがって、第３トランジスタ（Ｍ３）は、タッチセンシング区間（Ｔ１、Ｔ２）の間、ＰＷＭ信号（ＴＰＷＭ）がハイロジック電圧（Ｈ）のとき、ターン−オンされて出力ノードをＶＧＬ＿Ｈまで充電させる。第３トランジスタ（Ｍ３）は、第４ＡＮＤゲート９０の出力端子に接続されたゲート、出力ノードに接続された第１電極、及びＶＧＬ＿Ｈが印加されるＶＧＬ＿Ｈノードに接続された第２電極を含む。

前述したように、本発明は、レベルシフタでタッチセンシング区間の間、交流信号を発生する。したがって、本発明は、レベルシフタの電源安定化キャパシタを削除せずに無負荷交流信号の波形歪みを防止することができるので、タッチセンサ信号のノイズを低減させセンシング感度を向上させることができる。

以上説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲で様々な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定めるべきである。

１００：表示パネル １１０：データ区動部
１１８：レベルシフタ １２０：ゲート駆動部
１３０：タイミングコントローラ １４０：電源部
１５０：タッチセンサ駆動 Ｍ１〜Ｍ８：トランジスタ
７１、７４、７６、８１、８５、８７、９０：ＡＮＤゲート
７２、７３、７５、８２、８３、８４、８６、８９：インバータ
８８：ＯＲゲート

Claims (13)

1. 互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、前記ピクセルに接続されたタッチセンサを含む表示パネルと、
   第１電圧、前記第１電圧より低い第２電圧、及び前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、
   ディスプレイ区間とタッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間交流信号のパルス区間を定義する入力クロックを発生する制御信号発生部と、
   前記同期信号、前記入力クロック、前記第１電圧、第２電圧及び、第３電圧を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングし、前記タッチセンシング区間の間に前記第２電圧と前記第３電圧との間でスイングする出力クロックを発生するレベルシフタと、
   前記レベルシフタからの出力クロックを受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングするゲートパルスを前記ゲートラインに供給し、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧との間でスイングする交流信号を前記ゲートラインに供給するゲート駆動部を備え、
   前記電源部と前記レベルシフタの間の低電位電源配線を介して前記第２電圧が前記レベルシフタに供給され、
   前記低電位電源配線に安定化キャパシタが接続され、
   前記レベルシフタは、
   前記ディスプレイ区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされて、前記レベルシフタの出力ノードの電圧を前記第１電圧で充電させ、前記タッチセンシング区間の間、オフ状態を維持する第１トランジスタと、
   前記ディスプレイ区間と、前記タッチセンシング区間の間、前記入力クロックがローロジック電圧であるときターン−オンされ、前記出力ノードの電圧を前記第２電圧まで放電させる第２トランジスタと、
   前記ディスプレイ区間の間、オフ状態を維持し、前記タッチセンシング区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされて前記出力ノードを前記第３電圧に充電させる第３トランジスタと、
   前記ディスプレイ区間の間に前記入力クロックがハイロジック電圧であるときターン−オンされて前記第１トランジスタをターン−オンさせる第４トランジスタと、
   前記ディスプレイ区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされ、前記第４トランジスタをターン−オンさせる第５トランジスタと、
   前記ディスプレイ区間の間、ターン−オンされ、前記タッチセンシング区間の間、ターン−オフされる第６トランジスタと、
   前記ディスプレイ区間の間、オフ状態を維持する一方、前記タッチセンシング区間の間、ターン−オンされる第７トランジスタと、
   前記ディスプレイ区間の間にオフ状態を維持する一方、前記タッチセンシング区間の間、ターン−オンされて前記入力クロックを前記第３トランジスタのゲートに供給する第８トランジスタを備える表示装置。
2. 前記ゲート駆動部は、
   前記レベルシフタから受ける前記出力クロックをシフトするシフトレジスタを含む、請求項１に記載の表示装置。
3. 互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、前記ピクセルに接続されたタッチセンサを含む表示パネルと、
   第１電圧、前記第１電圧より低い第２電圧、及び前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、
   ディスプレイ区間とタッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間交流信号のパルス区間を定義する入力クロックを発生する制御信号発生部と、
   前記同期信号、前記入力クロック、前記第１電圧、第２電圧及び、第３電圧を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングし、前記タッチセンシング区間の間に前記第２電圧と前記第３電圧との間でスイングする出力クロックを発生するレベルシフタと、
   前記レベルシフタからの出力クロックを受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングするゲートパルスを前記ゲートラインに供給し、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧との間でスイングする交流信号を前記ゲートラインに供給するゲート駆動部を備え、
   前記レベルシフタは、
   第１ロジック回路の出力信号に応答して前記ディスプレイ区間の間に前記ゲートパルス区間にターン−オンされ、前記レベルシフタの出力ノードの電圧を前記第１電圧に充電させる第１トランジスタと
   第２ロジック回路の出力信号に応答して前記ゲートパルス区間を除外した前記ディスプレイ区間の第２電圧区間と、前記交流信号のパルス区間を除外した前記タッチセンシング区間の第２電圧区間の間、ターン−オンされて、前記出力ノードの電圧を前記第２電圧まで放電させる第２トランジスタと、
   第３ロジック回路の出力信号に応答して、前記タッチセンシング区間の間、前記交流信号のパルス区間にターン−オンされて前記出力ノードを前記第３電圧で充電させる第３トランジスタを備え、
   前記電源部と前記レベルシフタの間の低電位電源配線を介して前記第２電圧が前記レベルシフタに供給され、前記低電位電源配線に安定化キャパシタが接続される、請求項１に記載の表示装置。
4. 前記第１ロジック回路は
   前記同期信号と前記入力クロックの論理積演算結果を出力する第１ＡＮＤゲートと、
   前記第１ＡＮＤゲートの出力信号を反転させ前記第１トランジスタのゲートに印加する第１インバータを含む、請求項３に記載の表示装置。
5. 前記第３ロジック回路は、
   前記同期信号を反転させる第２インバータと、
   前記入力クロックと前記第２インバータの出力信号の論理積演算結果を前記第３トランジスタのゲートに印加する第２ＡＮＤゲートを含む、請求項４に記載の表示装置。
6. 前記第２ロジック回路は、
   前記第２ＡＮＤゲートの出力信号を反転させる第３インバータと、
   前記第１インバータの出力信号と前記第３インバータの出力信号の論理積演算結果を前記第２トランジスタのゲートに印加する第３ＡＮＤゲートを含む、請求項５に記載の表示装置。
7. 互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、及び前記ピクセルに接続されたタッチセンサを含む表示パネルと、
   第１電圧、前記第１電圧より低い第２電圧、及び前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と
   ディスプレイ区間とタッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間交流信号のパルス区間を定義する入力クロックを発生し、及び前記タッチセンシング区間の間、前記交流信号のパルス区間を定義するパルス幅変調信号を発生する制御信号発生部と、
   前記同期信号、前記入力クロック、前記パルス幅変調信号、前記第１電圧、第２電圧、及び前記第３電圧の入力を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間でスイングし、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧との間でスイングする出力クロックを発生するレベルシフタと、
   前記レベルシフタからの出力クロックの入力を受け、前記ディスプレイ区間の間、前記第１電圧と前記第２電圧との間にスイングするゲートパルスを前記ゲートラインに供給し、前記タッチセンシング区間の間、前記第３電圧と前記第２電圧との間でスイングする交流信号を前記ゲートラインに供給するゲート駆動部を備え、
   前記レベルシフタは、
   第１ロジック回路の出力信号に応答して前記ディスプレイ区間の間、前記ゲートパルス区間にターン−オンされ、前記レベルシフタの出力ノードの電圧を前記第１電圧に充電させる第１トランジスタと、
   第２ロジック回路の出力信号に応答して前記ゲートパルス区間を除外した前記ディスプレイ区間の第２電圧区間と、前記交流信号のパルス区間を除外した前記タッチセンシング区間の第２電圧区間の間、ターン−オンされて、前記出力ノードの電圧を前記第２電圧まで放電させる第２トランジスタと、
   第３ロジック回路の出力信号に応答して、前記タッチセンシング区間の間、前記交流信号のパルス区間にターン−オンされて前記出力ノードを前記第３電圧に充電させる第３トランジスタを備え、
   前記電源部と前記レベルシフタの間の低電位電源配線を介して前記第２電圧が前記レベルシフタに供給され、前記低電位電源配線に安定化キャパシタが接続される表示装置。
8. 前記ゲート駆動部は、
   前記レベルシフタから入力される信号をシフトするシフトレジスタを含む、請求項７に記載の表示装置。
9. 前記第１ロジック回路は、
   前記同期信号と前記入力クロックの論理積演算結果を出力する第１ＡＮＤゲートと、
   前記第１ＡＮＤゲートの出力信号を反転して前記第１トランジスタのゲートに出力する第１インバータを含む、請求項７に記載の表示装置。
10. 前記第２ロジック回路は、
    前記同期信号を反転させる第２インバータと
    前記パルス幅変調信号を反転させる第３インバータと
    前記第２インバータの出力信号と前記第３インバータの出力信号の論理積演算結果を出力する第２ＡＮＤゲートと
    前記入力クロックを反転する第４インバータと
    前記第４インバータの出力信号と前記同期信号の論理積演算結果を出力する第３ＡＮＤゲートと、
    前記第２ＡＮＤゲートの出力信号と前記第３ＡＮＤゲートの出力信号の論理和演算結果を前記第２トランジスタのゲートに出力するＯＲゲートを含む、請求項９に記載の表示装置。
11. 前記第３ロジック回路は、
    前記同期信号を反転させる第５インバータと、
    前記第５インバータの出力信号と前記パルス幅変調信号の論理積演算結果を前記第３トランジスタのゲートに出力する第４ＡＮＤゲートを含む、請求項１０に記載の表示装置。
12. 互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、及び前記ピクセルに接続されたタッチセンサを含む表示パネルと、
    ディスプレイ区間の間、前記データラインに入力映像のデータ電圧を供給するデータ駆動部と
    前記ディスプレイ区間の間、前記ピクセルの共通電圧を、前記タッチセンサを介して前記ピクセルに供給し、タッチセンシング区間の間、前記タッチセンサにタッチセンサ駆動信号を供給するタッチセンサ駆動部と
    シフトレジスタを用いて前記ディスプレイ区間の間、前記ゲートラインに前記データ電圧と同期するゲートパルスを供給し、前記タッチセンシング区間の間、前記ゲートラインに前記タッチセンサ駆動信号と同位相の無負荷交流信号を供給するゲート駆動部と
    前記ディスプレイ区間と、前記タッチセンシング区間を定義する同期信号と、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間前記無負荷交流信号のパルス区間を定義する入力クロックを発生するタイミングコントローラと第１電圧、前記第１電圧より低い第２電圧、前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、
    前記同期信号、前記入力クロック、前記第１電圧、第２電圧、及び第３電圧の入力を受け前記ゲート駆動部のシフトレジスタに入力されるシフトクロックを出力するレベルシフタを備え、
    前記レベルシフタは、
    前記ディスプレイ区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされて、前記レベルシフタの出力ノードの電圧を前記第１電圧で充電させ、前記タッチセンシング区間の間、オフ状態を維持する第１トランジスタと、
    前記ディスプレイ区間と、前記タッチセンシング区間の間、前記入力クロックがローロジック電圧であるときターン−オンされ、前記出力ノードの電圧を前記第２電圧まで放電させる第２トランジスタと、
    前記ディスプレイ区間の間、オフ状態を維持し、前記タッチセンシング区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされて前記出力ノードを前記第３電圧に充電させる第３トランジスタと、
    前記ディスプレイ区間の間に前記入力クロックがハイロジック電圧であるときターン−オンされて前記第１トランジスタをターン−オンさせる第４トランジスタと、
    前記ディスプレイ区間の間、前記入力クロックがハイロジック電圧であるときターン−オンされ、前記第４トランジスタをターン−オンさせる第５トランジスタと、
    前記ディスプレイ区間の間、ターン−オンされ、前記タッチセンシング区間の間、ターン−オフされる第６トランジスタと、
    前記ディスプレイ区間の間、オフ状態を維持する一方、前記タッチセンシング区間の間、ターン−オンされる第７トランジスタと、
    前記ディスプレイ区間の間にオフ状態を維持する一方、前記タッチセンシング区間の間、ターン−オンされて前記入力クロックを前記第３トランジスタのゲートに供給する第８トランジスタを備え、
    前記電源部と前記レベルシフタの間の低電位電源配線を介して前記第２電圧が前記レベルシフタに供給され、前記低電位電源配線に安定化キャパシタが接続され、
    前記シフトクロックは前記ゲートパルスのような波形と前記無負荷交流信号のような波形を含み、
    前記ゲートパルスは、前記第１電圧と前記第３電圧との間でスイングし、
    前記無負荷交流信号は、前記第１、第２電圧と前記第３電圧との間でスイングする表示装置。
13. 互いに交差するデータラインとゲートライン、マトリックス状に配置されるピクセル、及び、前記ピクセルに接続されたタッチセンサを含む表示パネルと
    ディスプレイ区間の間、前記データラインに入力映像のデータ電圧を供給するデータ駆動部と
    前記ディスプレイ区間の間、前記ピクセルの共通電圧を、前記タッチセンサを介して前記ピクセルに供給し、タッチセンシング区間の間、前記タッチセンサにタッチセンサ駆動信号を供給するタッチセンサ駆動部と
    前記ディスプレイ区間の間に前記ゲートラインに前記データ電圧に同期されるゲートパルスを供給し、前記タッチセンシング区間の間、前記ゲートラインに前記タッチセンサ駆動信号と同じ位相の無負荷交流信号を供給するゲート駆動部と
    前記ディスプレイ区間と、前記タッチセンシング区間を定義する同期信号、前記ディスプレイ区間の間にゲートパルス区間を定義し、前記タッチセンシング区間の間交流信号のパルス区間を定義する入力クロックを発生し、及び前記タッチセンシング区間の間、前記交流信号のパルス区間を定義するパルス幅変調信号を発生するタイミングコントローラと、
    第１電圧、前記第１電圧より低い第２電圧、前記第１電圧より低く、前記第２電圧より高い第３電圧を発生する電源部と、
    前記同期信号、前記入力クロック、前記パルス幅変調信号、前記第１電圧、第２電圧、及び第３電圧の入力を受け、前記ゲート駆動部のシフトレジスタに入力されるシフトクロックを出力するレベルシフタを備え、
    前記レベルシフタは、
    第１ロジック回路の出力信号に応答して前記ディスプレイ区間の間、前記ゲートパルス区間にターン−オンされ、前記レベルシフタの出力ノードの電圧を前記第１電圧に充電させる第１トランジスタと、
    第２ロジック回路の出力信号に応答して前記ゲートパルス区間を除外した前記ディスプレイ区間の第２電圧区間と、前記交流信号のパルス区間を除外した前記タッチセンシング区間の第２電圧区間の間、ターン−オンされて、前記出力ノードの電圧を前記第２電圧まで放電させる第２トランジスタと、
    第３ロジック回路の出力信号に応答して、前記タッチセンシング区間の間、前記交流信号のパルス区間にターン−オンされて前記出力ノードを前記第３電圧に充電させる第３トランジスタを備え、
    前記電源部と前記レベルシフタの間の低電位電源配線を介して前記第２電圧が前記レベルシフタに供給され、前記低電位電源配線に安定化キャパシタが接続され、
    前記シフトクロックは前記ゲートパルスと同じ波形と前記無負荷交流信号と同じ波形を含み、
    前記ゲートパルスは、前記第１電圧と前記第３電圧との間でスイングし、前記無負荷交流信号は、前記第１、前記第２電圧と前記第３電圧との間でスイングする表示装置。

Images