JP6924411B2 - Manufacturing method of lead frame and semiconductor device - Google Patents
Manufacturing method of lead frame and semiconductor device Download PDFInfo
- Publication number
- JP6924411B2 JP6924411B2 JP2017163727A JP2017163727A JP6924411B2 JP 6924411 B2 JP6924411 B2 JP 6924411B2 JP 2017163727 A JP2017163727 A JP 2017163727A JP 2017163727 A JP2017163727 A JP 2017163727A JP 6924411 B2 JP6924411 B2 JP 6924411B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- depth
- region
- confirmation mark
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレームおよび半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a lead frame and a semiconductor device.
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。 In recent years, there has been a demand for miniaturization and thinning of semiconductor devices mounted on a substrate. In order to meet such demands, a so-called QFN is conventionally configured by using a lead frame, sealing a semiconductor element mounted on the mounting surface with a sealing resin, and exposing a part of the lead on the back surface side. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.
従来、QFNパッケージを作製する工程において、樹脂封止後にリードフレームを切断し、リードフレームをパッケージ毎に分離することが行われている。このようにリードフレームを切断する際、まず1回目のソーイングにより、リードフレームを約半分の厚みだけカットし、その後、1回目のソーイングに使用されるブレードよりも薄いブレードを使用して、2回目のソーイングを行い、リードフレームを互いに分離する方法が知られている(例えば特許文献1参照)。 Conventionally, in the process of producing a QFN package, the lead frame is cut after sealing with a resin, and the lead frame is separated for each package. When cutting the lead frame in this way, the lead frame is first cut by about half the thickness by the first sewing, and then the second time by using a blade thinner than the blade used for the first sewing. There is known a method of sewing the lead frames to separate the lead frames from each other (see, for example, Patent Document 1).
上述したように2回のソーイング工程によりリードフレームを切断する場合、1回目のソーイングではリードフレームを所定の深さ(例えば約半分)だけカットする。この1回目のソーイングを行う際、ソーイングの深さを適宜確認しながら半導体装置を生産することが好ましい。しかしながら、ソーイングに用いられるブレードは経時的に劣化するため、時間の経過とともにソーイングの深さが浅くなる。このため、高い頻度でソーイングの深さを確認する必要が生じ、半導体装置の生産性が低下してしまうという問題がある。 When the lead frame is cut by the two sewing steps as described above, the lead frame is cut by a predetermined depth (for example, about half) in the first sewing. When performing this first sewing, it is preferable to produce the semiconductor device while appropriately checking the sewing depth. However, since the blade used for sewing deteriorates with time, the depth of sewing becomes shallower with the passage of time. Therefore, it becomes necessary to check the sewing depth with high frequency, and there is a problem that the productivity of the semiconductor device is lowered.
本発明はこのような点を考慮してなされたものであり、1回目のソーイングでリードフレームを約半分の厚みだけカットした際、その深さが適当であるかを簡易的な方法で確認することが可能な、リードフレームおよび半導体装置の製造方法を提供することを目的とする。 The present invention has been made in consideration of such a point, and when the lead frame is cut by about half the thickness in the first sewing, it is confirmed by a simple method whether the depth is appropriate. It is an object of the present invention to provide a method for manufacturing a lead frame and a semiconductor device, which is possible.
本発明は、リードフレームにおいて、外周領域と、前記外周領域内に配置されたパッケージ領域と、前記パッケージ領域の周囲から前記外周領域に延びるとともに、裏面側から前記リードフレームの厚み方向の一部を切除する領域である、ステップカット領域とを備え、前記ステップカット領域上に、表面側から薄肉化されることにより深さ確認マークが形成されている、リードフレームである。 In the present invention, in the lead frame, the outer peripheral region, the package region arranged in the outer peripheral region, the outer peripheral region extending from the periphery of the package region, and a part of the lead frame in the thickness direction from the back surface side. It is a lead frame having a step cut region, which is a region to be cut, and a depth confirmation mark is formed on the step cut region by thinning from the surface side.
本発明は、前記パッケージ領域の周囲にコネクティングバーが配置され、前記深さ確認マークは、前記コネクティングバーに設けられている、リードフレームである。 In the present invention, a connecting bar is arranged around the package area, and the depth confirmation mark is a lead frame provided on the connecting bar.
本発明は、前記深さ確認マークは、表面側から薄肉化された一対の薄肉部と、前記一対の薄肉部の間に位置し、薄肉化されていない中間部とを有する、リードフレームである。 The present invention is a lead frame in which the depth confirmation mark has a pair of thin-walled portions thinned from the surface side and an intermediate portion that is located between the pair of thin-walled portions and is not thinned. ..
本発明は、前記中間部の側面に、テーパー面が形成されている、リードフレームである。 The present invention is a lead frame in which a tapered surface is formed on the side surface of the intermediate portion.
本発明は、前記パッケージ領域の周囲に、互いに直交する2つのコネクティングバーと、前記2つのコネクティングバーを互いに連結する連結部とが配置され、前記深さ確認マークは、前記連結部に設けられている、リードフレームである。 In the present invention, two connecting bars orthogonal to each other and a connecting portion connecting the two connecting bars to each other are arranged around the package area, and the depth confirmation mark is provided on the connecting portion. It is a lead frame.
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームを封止樹脂により封止する工程と、前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法である。 According to the present invention, in a method for manufacturing a semiconductor device, a step of preparing the lead frame, a step of sealing the lead frame with a sealing resin, and one in the thickness direction of the lead frame along the step cut region. It is a method of manufacturing a semiconductor device including a step of cutting a portion and a step of cutting the lead frame and the sealing resin for each package region.
本発明によれば、1回目のソーイングでリードフレームを約半分の厚みだけカットした際、その深さが適当であるかを簡易的な方法で確認することができる。 According to the present invention, when the lead frame is cut by about half the thickness in the first sewing, it can be confirmed by a simple method whether the depth is appropriate.
以下、本発明の一実施の形態について、図1乃至図10を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 10. In each of the following figures, the same parts are designated by the same reference numerals, and some detailed description may be omitted.
リードフレームの構成
まず、図1乃至図4により、本実施の形態によるリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図であり、図4(a)−(c)は、それぞれコネクティングバーを示す拡大平面図である。
Configuration of Lead Frame First, the outline of the lead frame according to the present embodiment will be described with reference to FIGS. 1 to 4. FIG. 1 is a plan view showing a part of a lead frame according to the present embodiment, FIG. 2 is a bottom view showing a part of a lead frame according to the present embodiment, and FIG. 3 is a bottom view showing a part of the lead frame according to the present embodiment. 4 (a)-(c) is an enlarged plan view showing a connecting bar, respectively.
図1乃至図3に示すリードフレーム10は、半導体装置20(図5および図6)を作製する際に用いられるものである。このようなリードフレーム10は、矩形状の外形を有する外周領域18と、外周領域18内に多列および多段に(マトリックス状に)配置された、複数のパッケージ領域10aとを備えている。なお、図1および図2においては、リードフレーム10の角部を含む一部のみを図示している。
The
外周領域18は、複数のパッケージ領域10aの周囲を取り囲むように平面視で矩形の環状に形成されている。この外周領域18の幅W1は、2mm以上10mm以下としても良い。なお、外周領域18は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。
The outer
ここでハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。 Here, half-etching means etching the material to be etched halfway in the thickness direction thereof. The thickness of the material to be etched after half-etching is, for example, 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the material to be etched before half-etching. In each figure, the half-etched region is shaded.
本明細書中、「内」、「内側」とは、各パッケージ領域10aにおいてダイパッド11の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域10aにおいてダイパッド11の中心から離れる側(コネクティングバー13側)をいう。また、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
In the present specification, "inside" and "inside" mean the side facing the center of the
図1乃至図3に示すように、各パッケージ領域10aは、半導体素子21(後述)を搭載する平面矩形状のダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と外部回路(図示せず)とを接続する複数の細長いリード部12とを備えている。なお、パッケージ領域10aは、それぞれ半導体装置20(後述)に対応する領域である。パッケージ領域10aは、図1および図2において縦横に延びる切断領域46によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム10は、複数のパッケージ領域10aを含んでいるが、これに限らず、1つのリードフレーム10に1つのパッケージ領域10aのみが形成されていても良い。
As shown in FIGS. 1 to 3, each
複数のパッケージ領域10aは、コネクティングバー(支持部材)13を介して互いに連結されている。このコネクティングバー13は、ダイパッド11と、リード部12とを支持するものであり、X方向およびY方向に沿ってそれぞれ延びている。ここで、X方向、Y方向とは、リードフレーム10の面内において、ダイパッド11の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。なお、パッケージ領域10aの一辺の長さL1は、3mm以上10mm以下としても良い。
The plurality of
ダイパッド11は、平面略正方形形状を有しており、その表面には、後述する半導体素子21が搭載される。ダイパッド11の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド11の四つのコーナー部にはそれぞれ吊りリード14が連結されており、ダイパッド11は、この4本の吊りリード14を介してコネクティングバー13又は外周領域18に連結支持されている。各吊りリード14は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード14の一部のみが裏面側から薄肉化されていても良く、吊りリード14の全体が薄肉化されていなくても良い。
The
各コネクティングバー13は、パッケージ領域10aの周囲であってパッケージ領域10aよりも外側に配置されている。各コネクティングバー13は、細長い棒形状を有しており、その幅W2(コネクティングバー13の長手方向に垂直な方向の長さ)は、100μm以上250μm以下としても良い。各コネクティングバー13には、複数のリード部12が長手方向に沿って間隔を空けて連結されている。なお、コネクティングバー13のうち、後述する深さ確認マーク40を除く領域は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。
Each connecting
また、互いに直交する2つのコネクティングバー13は、パッケージ領域10aの周囲に位置する連結部19において互いに連結されている。この連結部19は、リードフレーム10内で格子点状に配置されている。連結部19は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。
Further, the two connecting
ダイパッド11は、中央に位置するダイパッド厚肉部11aと、ダイパッド厚肉部11aの周縁全周にわたって形成されたダイパッド薄肉部11bとを有している。このうちダイパッド厚肉部11aは、ハーフエッチングされておらず、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。具体的には、ダイパッド厚肉部11aの厚みは、半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。一方、ダイパッド薄肉部11bは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部11bを設けたことにより、ダイパッド11が封止樹脂23(後述)から離脱しにくくすることができる。
The
各リード部12は、後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11との間に空間を介して配置されている。各リード部12は、それぞれコネクティングバー13から延び出している。この場合、複数のリード部12の形状は全て互いに同一であるが、これに限らず、複数のリード部12の形状が互いに異なっていても良い。
Each
複数のリード部12は、上述したように、ダイパッド11の周囲においてコネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部12同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、リード部12は、半導体装置20の製造後にダイパッド11とも電気的に絶縁される形状となっている。このリード部12の裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17がそれぞれ形成されている。各外部端子17は、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出するようになっている。
As described above, the plurality of
この場合、外部端子17は、ダイパッド11の各辺に沿って平面視で1列に配置されている。しかしながら、これに限らず、外部端子17は、隣り合うリード部12間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。
In this case, the
各リード部12は、それぞれその内端(ダイパッド11側端部)に、ハーフエッチングにより裏面側から薄肉化された薄肉部12aが形成されている。また、各リード部12の表面には内部端子15が形成されている。内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。このため、内部端子15上には、ボンディングワイヤ22との密着性を向上させるめっき部が設けられていても良い。
Each
各リード部12の基端部は、コネクティングバー13に連結されている。各リード部12は、当該リード部12が連結されるコネクティングバー13の長手方向に対して垂直に延びている。しかしながら、これに限らず、各リード部12の一部又は全部がコネクティングバー13に対して傾斜して延びていても良い。
The base end portion of each
ところで、本実施の形態によるリードフレーム10は、後述するように、2段階のソーイングにより切断される。すなわち、まず1回目のソーイングにより、コネクティングバー13に沿ってリードフレーム10を約半分の厚みだけ部分的にカット(ステップカット)する。その後、ステップカットに使用されるステップカット用ブレード37(後述)よりも薄い切断用ブレード38(後述)を使用して、2回目のソーイングを行い、リードフレーム10を互いに分離する。
By the way, the
このため、リードフレーム10には、コネクティングバー13の長さ方向に沿って、ステップカットされるステップカット領域45と、ダイシングにより分離される切断領域46とが設けられている。そして平面視で、コネクティングバー13の全域が、対応する切断領域46の内側に位置し、切断領域46の全域が、対応するステップカット領域45の内側に位置している。また、ステップカット領域45、切断領域46及びコネクティングバー13の幅方向中心線CLは互いに一致するようになっている。
Therefore, the
ステップカット領域45は、樹脂封止後1回目のソーイングにより、リードフレーム10の裏面側から厚み方向(Z方向)に略半分だけステップカット(ハーフカット)される領域であり、平面視で互いに平行な一対の外縁S1、S1によって区画されている。このステップカット領域45は、パッケージ領域10aの外周に沿って格子状に配置され、それぞれX方向又はY方向に沿って延びている。ステップカット領域45は、パッケージ領域10aから外周領域18に延びるとともに、外周領域18を幅方向に横断している。ステップカット領域45の幅W3は、ステップカットを行うステップカット用ブレード37(後述)の幅に対応しており、コネクティングバー13の幅W2よりも広い。具体的には、ステップカット領域45の幅W3は、30μm以上80μm以下としても良い。
The step cut
切断領域46は、2回目のソーイングにより、リードフレーム10の厚み方向(Z方向)全体に切断する領域であり、平面視で互いに平行な一対の外縁C1、C1によって区画されている。この切断領域46は、パッケージ領域10aの外周に沿って格子状に配置され、それぞれX方向又はY方向に沿って延びている。また切断領域46は、パッケージ領域10aから外周領域18に延びるとともに、外周領域18を幅方向に横断している。なお、パッケージ領域10aの外縁は、切断領域46の外縁C1、C1に一致する。切断領域46の幅W4は、2回目のソーイングを行う切断用ブレード38(後述)の幅に対応しており、コネクティングバー13の幅W2よりも広く、ステップカット領域45の幅W3よりも狭い(W2<W4<W3)。具体的には、切断領域46の幅W4は、10μm以上40μm以下としても良い。
The cutting
本実施の形態において、コネクティングバー13には、それぞれ深さ確認マーク40が設けられている。この深さ確認マーク40は、ステップカット時にソーイング深さの確認を行うためのものである。具体的には、深さ確認マーク40は、ステップカット領域45に沿うステップカット(1回目のソーイング)工程において、ステップカット用ブレード37によるソーイングの深さが十分であるか否かを確認するために用いられる。このため各深さ確認マーク40は、ステップカット領域45上にそれぞれ配置されている。この場合、深さ確認マーク40は、各コネクティングバー13の表面にそれぞれ形成され、X方向又はY方向に延びている。なお、深さ確認マーク40は、最も外周側のパッケージ領域10aと外周領域18との間にもそれぞれ設けられている。
In the present embodiment, each of the connecting
各深さ確認マーク40は、平面視で細長い略長方形形状を有している。各深さ確認マーク40は、コネクティングバー13の長さ方向に沿って延び、かつ、コネクティングバー13の幅方向中央部に形成されている。各深さ確認マーク40の幅W5(図4(a)参照)は、コネクティングバー13の幅W2の30%以上70%以下としても良く、具体的には、幅W5は45μm以上175μm以下としても良い。各深さ確認マーク40の長さL2は、500μm以上4000μm以下としても良い。
Each
各深さ確認マーク40は、コネクティングバー13の厚み方向(Z方向)の途中まで凹む非貫通領域から構成されている。すなわち各深さ確認マーク40は、ハーフエッチングにより表面側から薄肉化されることにより形成されており、その深さは、コネクティングバー13の厚みの30%以上70%以下、好ましくは40%以上60%以下である。なお、各深さ確認マーク40の裏面側は薄肉化されておらず、コネクティングバー13の裏面と同一平面上に位置している。
Each
本実施の形態において、各深さ確認マーク40には、後述するように封止樹脂23が充填される。そしてステップカット領域45内のコネクティングバー13が、裏面側からソーイング(ステップカット)された際、深さ確認マーク40内の封止樹脂23が目印となる。これにより、コネクティングバー13が適切な深さだけステップカットされたか否かを確認できるようになっている。
In the present embodiment, each
この場合、深さ確認マーク40は、コネクティングバー13のうち、複数のリード部12が連結されている領域の全体にわたって延びている(図4(a)参照)。すなわち、深さ確認マーク40は、コネクティングバー13上であって、コネクティングバー13の一方の端部側に位置するリード部12の近傍から、コネクティングバー13の他方の端部側に位置するリード部12の近傍まで全域にわたって延びている。しかしながら、これに限らず、深さ確認マーク40は、コネクティングバー13のうち、各リード部12との連結部分のみにそれぞれ形成されていても良い(図4(b)参照)。あるいは、深さ確認マーク40は、コネクティングバー13のうち、互いに隣接するリード部12との連結部分間のみに形成されていても良い(図4(c)参照)。
In this case, the
以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。
The
なお、本実施の形態において、リード部12は、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。
In the present embodiment, the
半導体装置の構成
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 5 and 6. 5 and 6 are diagrams showing a semiconductor device (QFN type) according to the present embodiment.
図5および図6に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12と、ダイパッド11上に搭載された半導体素子21と、リード部12と半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
As shown in FIGS. 5 and 6, the semiconductor device (semiconductor package) 20 includes a
ダイパッド11及びリード部12は、上述したリードフレーム10から作製されたものである。リード部12のうち、封止樹脂23の周縁に位置する部分は、ステップカットにより裏面側から薄肉化され、段状のステップカット部45aを形成している。ステップカット部45aには、封止樹脂23が充填されていない。このステップカット部45aは、半田めっきにより覆われていても良い。また、ステップカット部45aの側面45bには、ステップカット時にバリが生じ、このバリが裏面側に向けて突出しても良い。なお、ステップカット部45aの深さD1は、ハーフエッチング部(ダイパッド薄肉部11b等)の深さD2より深くしても良い。このほか、ダイパッド11及びリード部12の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図4に示すものと同様であるため、ここでは詳細な説明を省略する。
The
半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。
As the
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、内部端子15には、ボンディングワイヤ22と密着性を向上させるめっき部が設けられていても良い。
Each
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23の一辺(半導体装置20の一辺)は、例えば6mm以上16mm以下することができる。なお、図5において、封止樹脂23のうち、ダイパッド11及びリード部12よりも表面側に位置する部分の表示を省略している。
As the sealing
リードフレームの製造方法
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(e)を用いて説明する。なお、図7(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
Method for Manufacturing Lead Frame Next, the method for manufacturing the
まず図7(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
First, as shown in FIG. 7A, a
次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図7(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図7(c))。
Subsequently, the
次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図7(d))。これにより、ダイパッド11、リード部12及びコネクティングバー13の外形が形成される。このとき、コネクティングバー13には、その表面側からハーフエッチングされることにより、深さ確認マーク40が形成される。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングを行うことができる。
Next, the
その後、エッチング用レジスト層32、33を剥離して除去することにより、図1乃至図3に示すリードフレーム10が得られる。(図7(e))。
Then, by peeling off and removing the etching resist
半導体装置の製造方法
次に、図5および図6に示す半導体装置20の製造方法について、図8(a)−(d)及び図9(a)−(c)を用いて説明する。
Manufacturing Method of Semiconductor Device Next, the manufacturing method of the
まず、例えば図7(a)−(e)に示す方法により、リードフレーム10を作製する(図8(a))。
First, for example, the
次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図8(b))。
Next, the
次に、半導体素子21の各電極21aと、各リード部12の内部端子15とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(c))。
Next, each
次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(樹脂封止工程)(図8(d))。このようにして、リードフレーム10(ダイパッド11、リード部12及びコネクティングバー13)、半導体素子21およびボンディングワイヤ22を封止する。このとき、コネクティングバー13の深さ確認マーク40内にも封止樹脂23が充填される。
Next, the sealing
続いて、ステップカット領域45に沿って、リードフレーム10の厚み方向の一部を切除する(ステップカット工程:1回目のソーイング)(図9(a))。
Subsequently, a part of the
この間、例えばダイヤモンド砥石からなるステップカット用ブレード37を準備し、このステップカット用ブレード37をステップカット領域45に沿って移動させる。この際、ステップカット用ブレード37を回転させながら、ステップカット領域45を切除する。これにより、ステップカット領域45内のコネクティングバー13、外周領域18及び封止樹脂23を部分的に切除する。このステップカットにより、ステップカット領域45のコネクティングバー13及び外周領域18が厚み方向途中まで切除され、ステップカット部45aが形成される。このステップカットの作業は、X方向及びY方向に沿って複数回繰り返され、平面視格子状にステップカット部45aが形成される。
During this time, a step-cutting
このステップカット工程の後、電解めっきを施すことにより、ステップカット部45aに図示しない半田めっき層を形成しても良い。
After this step cutting step, a solder plating layer (not shown) may be formed on the
このようにしてステップカット領域45に沿ってステップカットを行う際、ソーイングの深さは予め定められた所定の深さとなる必要がある。しかしながら、ステップカット用ブレード37は経時的な摩耗等により劣化し、ステップカット用ブレード37の大きさが小さくなる可能性がある。この場合、ステップカット用ブレード37がリードフレーム10の厚み方向に十分な深さまで進入せず、ソーイングの深さが不十分となるおそれがある。
When performing a step cut along the step cut
これに対して本実施の形態においては、ステップカット領域45上に、表面側から薄肉化されることにより深さ確認マーク40が形成されている。この深さ確認マーク40には、封止樹脂23が充填されている。したがって、ステップカット用ブレード37が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側(Z方向マイナス側)から見たとき、一対のステップカット部45a、45aの間に、深さ確認マーク40内の封止樹脂23が露出する(図10(a))。これに対して、ステップカット用ブレード37が劣化しており、ソーイングの深さが不十分である場合には、ステップカットを行った後、裏面側から見てステップカット領域45に沿って金属部分のみが露出し、深さ確認マーク40内の封止樹脂23を確認することは実質的に不可能である(図10(b))。
On the other hand, in the present embodiment, the
このように、深さ確認マーク40内の封止樹脂23を確認することにより、ステップカット時のソーイングの深さが適当であるか否かを簡易的な方法で確認することができる。なお、深さ確認マーク40内の封止樹脂23は、目視によって確認しても良く、画像処理装置等により自動で識別するようにしても良い。
By confirming the sealing
次いで、パッケージ領域10a毎に、リードフレーム10及び封止樹脂23を切断する(切断工程:2回目のソーイング)(図9(b))。
Next, the
この際、例えばダイヤモンド砥石からなる切断用ブレード38を準備する。この切断用ブレード38は、上述したステップカット用ブレード37よりも幅が狭い。次に、この切断用ブレード38を回転させながら移動することにより、切断領域46を切断する。これにより、切断領域46内のコネクティングバー13、外周領域18及び封止樹脂23を厚み方向(Z方向)全域にわたって切断(ダイシング)する。この切断作業は、X方向及びY方向に沿って複数回繰り返され、平面視格子状に切断線が形成される。
At this time, for example, a
このようにして、リードフレーム10が半導体装置20毎に分離され、図5および図6に示す半導体装置20が得られる(図8(c))。
In this way, the
以上説明したように、本実施の形態によれば、ステップカット領域45上に、表面側から薄肉化されることにより深さ確認マーク40が形成されている。ステップカットを行った後、この深さ確認マーク40内の封止樹脂23が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。これにより、ステップカット用ブレード37が経時的に劣化したか否かを簡単に判断することができる。この場合、ソーイングの深さを高い頻度で測定する必要が生じないので、半導体装置20の生産性が低下することを抑えることができる。
As described above, according to the present embodiment, the
また、本実施の形態によれば、深さ確認マーク40は、コネクティングバー13に設けられている。これにより、ソーイングの深さが適切であるかをリードフレーム10の面内の略全域にわたって確認することができる。
Further, according to the present embodiment, the
また、本実施の形態によれば、深さ確認マーク40は、コネクティングバー13の厚み方向途中まで凹んでいる。この深さ確認マーク40は、リードフレーム10をエッチングにより形成する際に、ハーフエッチングにより同時に形成することができるので、深さ確認マーク40を形成する工程を別途設ける必要が生じない。
Further, according to the present embodiment, the
変形例
次に、図11乃至図15により、本実施の形態によるリードフレームの各変形例について説明する。図11乃至図15に示す変形例は、深さ確認マークの構成が異なるものであり、他の構成は、図1乃至図10に示す実施の形態と略同一である。図11乃至図15において、図1乃至図10と同一部分には同一の符号を付して詳細な説明は省略する。
Modification Examples Next, each modification of the lead frame according to the present embodiment will be described with reference to FIGS. 11 to 15. The modified examples shown in FIGS. 11 to 15 have different configurations of the depth confirmation marks, and the other configurations are substantially the same as those of the embodiments shown in FIGS. 1 to 10. In FIGS. 11 to 15, the same parts as those in FIGS. 1 to 10 are designated by the same reference numerals, and detailed description thereof will be omitted.
(変形例1)
図11に示すリードフレーム10Aにおいて、コネクティングバー13に深さ確認マーク40Aが設けられている。この場合、深さ確認マーク40Aは、表面側から薄肉化された一対の薄肉部47と、一対の薄肉部47の間に位置し、薄肉化されていない中間部48とを有している。
(Modification example 1)
In the
一対の薄肉部47は、互いに平行に配置されており、それぞれ平面視で細長い略長方形形状を有している。一対の薄肉部47は、コネクティングバー13の長さ方向に沿って延びている。また、中間部48は、コネクティングバー13の幅方向中央部に形成されている。各薄肉部47は、ハーフエッチングにより表面側から薄肉化されることにより形成されている。一方、中間部48は薄肉化されておらず、加工前の金属基板(金属基板31)と同一の厚みを有している。
The pair of thin-
図12(a)に示すように、樹脂封止後、深さ確認マーク40Aの各薄肉部47には封止樹脂23が充填される。そしてステップカット領域45内のコネクティングバー13が裏面側からソーイング(ステップカット)された際、一対の薄肉部47内に充填された封止樹脂23の間に位置する中間部48が目印となり、コネクティングバー13が適切な深さだけステップカットされたか否かを確認できるようになっている。
As shown in FIG. 12A, after the resin is sealed, the sealing
すなわち、ステップカット用ブレード37が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側から見たとき、一対の薄肉部47内にそれぞれ充填された封止樹脂23と、一対の封止樹脂23の間に位置する中間部48とを視認することができる(図12(a))。これに対して、ステップカット用ブレード37が劣化しており、ソーイングの深さが不十分である場合には、ステップカットを行った後、裏面側から見てステップカット領域45に沿って金属部分のみが露出する。このため、薄肉部47内の封止樹脂23と、一対の封止樹脂23の間に位置する中間部48とを確認することは実質的に不可能である(図12(b))。
That is, when the step-cutting
本変形例によれば、ステップカットを行った後、一対の薄肉部47内にそれぞれ充填された封止樹脂23と、一対の封止樹脂23の間に位置する中間部48とが裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。
According to this modification, after the step cut, the sealing
(変形例2)
図13に示すリードフレーム10Bにおいて、深さ確認マーク40Bは、表面側から薄肉化された一対の薄肉部47と、一対の薄肉部47の間に位置し、薄肉化されていない中間部48とを有している。
(Modification 2)
In the
この場合、中間部48の幅方向両側面に、それぞれテーパー面48aが形成されている。この一対のテーパー面48aにより、中間部48は、表面側(Z方向プラス側)から裏面側(Z方向マイナス側)に向けてその幅が徐々に太くなっている。一方、各薄肉部47は、表面側から裏面側に向けてその幅が徐々に狭くなっている。なお、テーパー面48aは、中間部48の一方の側面のみに形成されていても良い。
In this case, tapered
図13に示すように、ステップカット用ブレード37が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側から見たとき、一対の薄肉部47内にそれぞれ充填された封止樹脂23と、一対の封止樹脂23の間に位置する中間部48とを視認することができる。
As shown in FIG. 13, when the step-cutting
さらに、本変形例によれば、裏面側に露出した中間部48の幅W6を測定することにより、ソーイングの深さを簡単に推定することができる。すなわち、ソーイングの深さが浅いほど中間部48の幅W6が太くなり、ソーイングの深さが深いほど中間部48の幅W6が浅くなる。これにより、ステップカット用ブレード37がどの程度劣化しているかを簡易的に推測することができる。
Further, according to this modification, the sewing depth can be easily estimated by measuring the width W6 of the
このほかの構成は、図11および図12に示すリードフレーム10Aの構成と略同一である。
Other configurations are substantially the same as the configurations of the
(変形例3)
図14に示すリードフレーム10Cにおいて、深さ確認マーク40Cは、ステップカット領域45上であって、コネクティングバー13同士を互いに連結する連結部19に設けられている。深さ確認マーク40Cは、平面視で略正方形形状を有している。各深さ確認マーク40Cは、連結部19の中央部に形成されている。各深さ確認マーク40Cの一辺の長さL3は、コネクティングバー13の幅W2の30%以上70%以下としても良い。
(Modification example 3)
In the
各深さ確認マーク40Cは、ハーフエッチングにより連結部19の表面側から薄肉化されることにより形成されており、その深さは、連結部19の厚みの30%以上70%以下、好ましくは40%以上60%以下である。
Each
本実施の形態において、樹脂封止後、各深さ確認マーク40Cには封止樹脂23が充填される。そしてステップカット領域45内のコネクティングバー13が裏面側からソーイング(ステップカット)された際、深さ確認マーク40C内の封止樹脂23が目印となり、コネクティングバー13が適切な深さだけステップカットされたか確認できるようになっている。
In the present embodiment, after the resin is sealed, each
本変形例によれば、ステップカットを行った後、深さ確認マーク40C内に充填された封止樹脂23が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。この場合、深さ確認マーク40Cが連結部19に設けられているので、深さ確認マーク40Cによってコネクティングバー13に影響が生じにくくなっている。
According to this modification, the sewing depth is appropriate by checking whether or not the sealing
(変形例4)
図15に示すリードフレーム10Dにおいて、深さ確認マーク40Dは、ステップカット領域45上であって、外周領域18に設けられている。深さ確認マーク40Dは、平面視で略長方形形状を有している。各深さ確認マーク40Dは、ステップカット領域45の幅方向中央部に形成されている。
(Modification example 4)
In the
各深さ確認マーク40Dは、ハーフエッチングにより外周領域18の表面側から薄肉化されることにより形成されており、その深さは、外周領域18の厚みの30%以上70%以下、好ましくは40%以上60%以下である。
Each
本実施の形態において、樹脂封止後、各深さ確認マーク40Dには封止樹脂23が充填される。そしてステップカット領域45内の外周領域18が裏面側からソーイング(ステップカット)された際、深さ確認マーク40D内の封止樹脂23が目印となり、コネクティングバー13及び外周領域18が適切な深さだけステップカットされたか確認できるようになっている。
In the present embodiment, after the resin is sealed, each
本変形例によれば、ステップカットを行った後、深さ確認マーク40D内に充填された封止樹脂23が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。また本変形例によれば、深さ確認マーク40Dが外周領域18に設けられているので、深さ確認マーク40Dを広い面積で形成することができ、深さ確認マーク40D内に充填された封止樹脂23を視認しやすくすることができる。
According to this modification, the sewing depth is appropriate by checking whether or not the sealing
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。 It is also possible to appropriately combine a plurality of components disclosed in each of the above-described embodiments and modifications as necessary. Alternatively, some components may be deleted from all the components shown in the above embodiments and modifications.
10 リードフレーム
10a パッケージ領域
11 ダイパッド
12 リード部
13 コネクティングバー
14 吊りリード
15 内部端子
17 外部端子
18 外周領域
19 連結部
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
40 深さ確認マーク
45 ステップカット領域
46 切断領域
10
Claims (7)
外周領域と、
前記外周領域内に配置されたパッケージ領域と、
前記パッケージ領域の周囲から前記外周領域に延びるとともに、裏面側から前記リードフレームの厚み方向の一部を切除する領域である、ステップカット領域とを備え、
前記ステップカット領域上に、表面側から薄肉化されることにより深さ確認マークが形成されている、リードフレーム。 In the lead frame
Outer circumference area and
The package area arranged in the outer peripheral area and
A step cut region, which extends from the periphery of the package region to the outer peripheral region and is a region for cutting a part of the lead frame in the thickness direction from the back surface side, is provided.
A lead frame in which a depth confirmation mark is formed on the step cut region by thinning from the surface side.
請求項1乃至6のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームを封止樹脂により封止する工程と、
前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、
前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法。 In the method of manufacturing semiconductor devices
The step of preparing the lead frame according to any one of claims 1 to 6 and
The step of sealing the lead frame with a sealing resin and
A step of cutting a part of the lead frame in the thickness direction along the step cut region, and
A method for manufacturing a semiconductor device, comprising a step of cutting the lead frame and the sealing resin for each package region.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017163727A JP6924411B2 (en) | 2017-08-28 | 2017-08-28 | Manufacturing method of lead frame and semiconductor device |
JP2021126902A JP7223347B2 (en) | 2017-08-28 | 2021-08-02 | Manufacturing method of lead frame and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017163727A JP6924411B2 (en) | 2017-08-28 | 2017-08-28 | Manufacturing method of lead frame and semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021126902A Division JP7223347B2 (en) | 2017-08-28 | 2021-08-02 | Manufacturing method of lead frame and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019041062A JP2019041062A (en) | 2019-03-14 |
JP6924411B2 true JP6924411B2 (en) | 2021-08-25 |
Family
ID=65726068
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017163727A Active JP6924411B2 (en) | 2017-08-28 | 2017-08-28 | Manufacturing method of lead frame and semiconductor device |
JP2021126902A Active JP7223347B2 (en) | 2017-08-28 | 2021-08-02 | Manufacturing method of lead frame and semiconductor device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021126902A Active JP7223347B2 (en) | 2017-08-28 | 2021-08-02 | Manufacturing method of lead frame and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6924411B2 (en) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3429246B2 (en) * | 2000-03-21 | 2003-07-22 | 株式会社三井ハイテック | Lead frame pattern and method of manufacturing semiconductor device using the same |
JP4034073B2 (en) * | 2001-05-11 | 2008-01-16 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
JP3650970B2 (en) * | 2001-08-21 | 2005-05-25 | 沖電気工業株式会社 | Manufacturing method of semiconductor device |
JP4141340B2 (en) | 2003-07-16 | 2008-08-27 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
JP5214911B2 (en) * | 2006-12-27 | 2013-06-19 | 株式会社デンソー | Mold package manufacturing method |
JP4872683B2 (en) * | 2007-01-29 | 2012-02-08 | 株式会社デンソー | Mold package manufacturing method |
JP2009088412A (en) | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | Manufacturing method of semiconductor device |
JP5144294B2 (en) * | 2008-02-06 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | Lead frame and method of manufacturing circuit device using the same |
JP5899614B2 (en) | 2010-11-26 | 2016-04-06 | 大日本印刷株式会社 | Leadframe and leadframe manufacturing method |
JP2013058739A (en) | 2011-08-17 | 2013-03-28 | Dainippon Printing Co Ltd | Optical semiconductor device lead frame, optical semiconductor device lead frame with resin, optical semiconductor device, and optical semiconductor device lead frame manufacturing method |
JP6050975B2 (en) | 2012-03-27 | 2016-12-21 | 新光電気工業株式会社 | Lead frame, semiconductor device, and lead frame manufacturing method |
JP6319644B2 (en) * | 2013-10-01 | 2018-05-09 | 大日本印刷株式会社 | Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device |
-
2017
- 2017-08-28 JP JP2017163727A patent/JP6924411B2/en active Active
-
2021
- 2021-08-02 JP JP2021126902A patent/JP7223347B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021170683A (en) | 2021-10-28 |
JP7223347B2 (en) | 2023-02-16 |
JP2019041062A (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (en) | Lead frame and its manufacturing method | |
JP6319644B2 (en) | Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device | |
JP2014212207A (en) | Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same | |
JP6917010B2 (en) | Semiconductor devices and their manufacturing methods | |
JP6936963B2 (en) | Lead frame | |
JP7174363B2 (en) | Lead frames and semiconductor equipment | |
JP6379448B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP6573157B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP6810906B2 (en) | Lead frames and semiconductor devices | |
JP7068640B2 (en) | Manufacturing method of lead frame and semiconductor device | |
JP6924411B2 (en) | Manufacturing method of lead frame and semiconductor device | |
JP6946870B2 (en) | Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices | |
JP6807050B2 (en) | Lead frames and semiconductor devices | |
JP7249533B2 (en) | Manufacturing method of lead frame and semiconductor device | |
JP6788825B2 (en) | Lead frames and semiconductor devices | |
JP7380750B2 (en) | Lead frames and semiconductor devices | |
JP6465394B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP7112663B2 (en) | Manufacturing method of lead frame and semiconductor device | |
JP7064721B2 (en) | Lead frames and semiconductor devices | |
JP7365588B2 (en) | Lead frames and semiconductor devices | |
JP2018137315A (en) | Lead frame and semiconductor device | |
JP6842649B2 (en) | Lead frames and semiconductor devices | |
JP6967190B2 (en) | Lead frame | |
JP6807043B2 (en) | Lead frames and semiconductor devices | |
JP2017228795A (en) | Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6924411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |