JP6921179B2 - 超格子を用いたiii−p発光デバイス - Google Patents

超格子を用いたiii−p発光デバイス Download PDF

Info

Publication number
JP6921179B2
JP6921179B2 JP2019504017A JP2019504017A JP6921179B2 JP 6921179 B2 JP6921179 B2 JP 6921179B2 JP 2019504017 A JP2019504017 A JP 2019504017A JP 2019504017 A JP2019504017 A JP 2019504017A JP 6921179 B2 JP6921179 B2 JP 6921179B2
Authority
JP
Japan
Prior art keywords
layer
superlattice
light emitting
contact
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019504017A
Other languages
English (en)
Other versions
JP2019523556A (ja
Inventor
ブサル,レクナート
チュン,セオドア
チョイ,スーク
シー. ネルソン,エリック
シー. ネルソン,エリック
ピー. デブ,パリジャット
ピー. デブ,パリジャット
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/660,602 external-priority patent/US20180033912A1/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー, ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2019523556A publication Critical patent/JP2019523556A/ja
Application granted granted Critical
Publication of JP6921179B2 publication Critical patent/JP6921179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

発光ダイオード(LED)は、低電力消費、小さいサイズ、および高信頼性を必要とする多くのアプリケーションにおいて光源として広く受け入れられている。可視スペクトルの黄−緑色から赤色領域の光を放射するエネルギ効率の良いダイオードは、しばしば、AlGaInP合金により形成された活性層(active layer)を含んでいる。可視スペクトルのUVから青から緑色への領域の光を放射するエネルギ効率の良いダイオードは、多くの場合、III族窒化物合金により形成された活性層を含んでいる。
図1は、従来技術のAlGaInPデバイスの断面図であり、より詳細には米国特許第6057563号において記載されている。図1のデバイスは、以下を含んでいる。第1の導電型GaAs基板10、AlAs/GaAsから成り、基板10上に形成されたブラッグ反射層11、ブラッグ反射層11上で成長した第1の導電型AlGaInP閉じ込め層(confinement layer)12、AlGaInP閉じ込め層12上で成長した導電性AlGaInP活性層13、AlGaInP活性層13上で成長した第2の導電型AlGaInP閉じ込め層14、AlGaInP閉じ込め層14上で成長した複数の導電性GaInP/AlGaInP超格子層(superlattice layers)15、導電性AlGaInP超格子層15上で成長した第2の導電型のオーム接触層(ohmic contact layer)16、オーム接触層16上に形成されたフロント接点17、基板10の裏面上に形成されたバック接点18、である。
米国特許第6057563号は、「本発明に従った光透過ウィンドウを有するLEDは、LEDチップ全体を通じて電流が均一に流れることを可能にすること、および、ウィンドウ層の透明度を増大させることによって、明るく、かつ、均一な輝度を提供することができること」を教示している。
関連出願に対する相互参照
本出願は、2016年7月28日に出願された米国仮特許出願第62/367935号、2017年7月26日に出願された米国特許出願第15/660602号、および2017年9月29日に出願された欧州特許出願第16191414.8号について優先権を主張するものである。米国仮特許出願第62/367935号、米国特許出願第15/660602号、および欧州特許出願第16191414.8号は、ここにおいて包含されている。
一つの態様において、発光デバイスが提供される。本デバイスは、n型領域とp型領域との間に配置されたIII−P発光層を有し、n型領域は超格子を含んでいる、半導体構造体、および、III−P発光層とは反対側の超格子の表面上で、かつ、表面と接触している金属n接点、を含む。超格子は、複数のスタックされた層のペアを含み、各層のペアは、AlGa1−xInPの第1層、ここで0<x<1、および、AlYGa1−YInPの第2層、ここで0<y<1、を含んでおり、第1層は、第2層よりも小さいアルミニウム組成を有している。
別の態様において、発光デバイスが提供される。本デバイスは、n型領域とp型領域との間に配置されたIII−P発光層を有し、n型領域は超格子を含んでいる、半導体構造体、III−P発光層とは反対側の超格子の表面上で、かつ、表面と接触している電流拡散層、および、電流拡散層上で、かつ、電流拡散層と接触しているn接点、を含む。超格子は、複数のスタックされた層のペアを含み、各層のペアは、AlGa1−xInPの第1層、ここで0<x<1、および、AlYGa1−YInPの第2層、ここで0<y<1、を含んでおり、第1層は、第2層よりも小さいアルミニウム組成を有している。
さらに別の態様において、方法が提供される。本方法は、成長基板上でn型超格子を成長させるステップであり、超格子は複数のスタックされた層のペアを含み、各層のペアはAlGaInPの第1層およびAlGaInPの第2層を含み、第1層は第2層よりも小さいアルミニウム組成を有している、ステップと、p型領域上に第1金属接点を形成するステップと、n型超格子上で直接的に発光領域を成長させるステップと、発光領域上でp型領域を成長させるステップと、超格子の表面を露出させるために成長基板を除去するステップと、超格子の露出された表面上に直接的に第2金属接点を形成するステップ、を含んでいる。
図1は、従来技術のAlGaInP LEDデバイスを示している。 図2は、基板上で成長したAlGaInPデバイス構造体の断面図である 図3は、接点を形成し、そして、成長基板を除去した後の図2に係るAlGaInPデバイス構造体の断面図である。 図4は、図3のデバイスといった、薄膜AlInGaPデバイスの上面図である。
III−PまたはAlGa1−xInP合金系は、約580nm(琥珀色)から770nm(遠赤色)までの波長範囲においてピーク波長を有している光を発する発光ダイオード(LED)およびレーザを作成するために重要である。この波長範囲は、合金の成長の最中にアルミニウムガリウム比を調整することによって達成される。発光層におけるアルミニウム組成(x)の増加は、より短い波長を提供する。LEDの一つの例は、吸収性GaAs基板(absorbing GaAs substrate)上にエピタキシャル成長したp−i−n接合(junction)を有している。第1層は、GaAs基板上でエピタキシャル成長した、n型下部閉じ込め層(n-type lower confining layer、LCL)である。所望の波長を提供するために適切なアルミニウムガリウム比を有するAlGa1−xInPの活性i層が、次いで、n型LCL上でエピタキシャル成長する。AlGa1−xInPのp型上部閉じ込め層(p-type upper confinement layer、UCL)が、次いで、活性層上でエピタキシャル成長する。p−i−n接合は、単一の発光層を有し、かつ、ダブルへテロ構造(double heterostructure)である。単一の発光層に対する代替として、III−P LEDは、n型領域とp型領域との間に挟まれた多重量子井戸(multiple quantum well)発光領域(活性領域としても参照されるもの)を有し得る。多重量子井戸発光領域は、バリア層によって分離された、複数の、量子井戸発光層を含んでいる。面発光LEDにおいては、フロント金属電極がLEDの発光面上に形成され、かつ、バック金属電極が後部に形成されている。
所与の活性層デザインについて、効率的なLED動作は、金属電極からLEDチップの対応するn型層およびp型層への効率的な電流注入に依存している。理想的には、電流が、活性領域から放射される光をブロックまたは反射することなく、LEDの活性領域全体にわたりできる限り均一に分配されている。理想的な電流分布は、金属電極の下または近くに電流が密集するのを避けるために、n型層およびp型層ができる限り低いシート抵抗を有することを必要とする。理想的な電流分布は、また、吸収および/または反射を回避するために、n型層およびp型層が活性領域の放射波長よりも大きいバンドギャップ(bandgaps)を有することを必要とする。AlGa1−xInPにおけるアルミニウム組成を減少させることは、シート抵抗を減少させるが、AlGa1−xInPのバンドギャップも、また、減少させ、活性層からの放射の吸収を増加し得る。この吸収は、短波長の発光LEDにおいて厳しく(severe)なる。
本発明のいくつかの実施形態において、AlGaInPデバイスは、多重層の超格子半導体構造体(multiple-layered superlattice semiconductor)を含み、LEDのn型接点における電流集中を防止するように、シート抵抗を低減することができ、一方で、LEDの活性層によって放射された光の著しい吸収を防止するように、十分に高いバンドギャップを維持している。いくつかの実施形態においては、超格子が、活性領域のn型側面において形成され、かつ、n型層を含み得る。
コンテクストに応じて、ここにおいて使用されるように、「AlGaInP」または「AlInGaP」は、特には、アルミニウム、インジウム、ガリウム、およびリンの四元合金を参照し得るものであり、あるいは、一般に、アルミニウム、インジウム、ガリウム、およびリンの任意の二元、三元、または四元合金を参照し得る。「III族窒化物(”III-nitride”)」は、任意のIII族原子(アルミニウム、インジウム、およびガリウム、といったもの)と窒素との二元、三元、または四元合金を参照し得る。例えば、「AlGaInP」は、(AlGa1−xIn(1−r)Pを含んでよく、ここで、0<x<1、0<r<1である。コンテクストに応じて、ここにおいて使用されるように、「接点(”contact”)」は、特には、金属電極を参照し得るものであり、または、一般的には、半導体コンタクト層、金属電極、および、半導体コンタクト層と金属電極との間に配置された任意の構造体の組み合わせを参照し得る。
図2は、いくつかの実施形態に従って、成長基板48の上で成長した半導体デバイス構造体の断面図である。成長基板48は、しばしば、GaAsであるが、任意の適切な成長基板が使用されてよい。
エッチ停止層(etch stop layer)(図示なし)は、基板48上で成長し得る。エッチ停止層は、後で基板48を除去するために使用されるエッチ(etch)を停止するために使用され得る任意の材料であってよい。エッチ停止層は、例えば、InGaP、AlGaAs、またはAlGaInPであってよい。エッチ停止の材料は、成長基板(典型的にはGaAs)に対して格子整合(lattice-matched)することができるが、必ずしもそうである必要はない。成長基板に対して格子整合していないエッチング停止層は、緩和(relaxation)を回避するために十分に薄くてよく、かつ/あるいは、歪み補償(strain compensated)されてよい。エッチ停止層の厚さは、GaAs基板を除去するために使用されるエッチング溶液の選択性に依存しており、エッチの選択性がより低いほど、エッチ停止層はより厚くなる。AlGaAsエッチ停止層は、例えば、2000Å(オングストローム)と5000Åとの間であってもよいが、以下に説明されるように、エッチ停止層がデバイスの発光面をテクスチャリングするために使用される場合には、より厚いエッチ停止層が使用され得る。AlGa1−xAsエッチ停止層の組成xは、例えば、0.50と0.95との間であってよい。
デバイス層、n型領域とp型領域との間に挟まれた発光領域または活性領域において少なくとも1つの発光層を含むもの、は、エッチ停止層の上で成長する。
いくつかの実施形態において、n型領域50は多重層の超格子半導体構造体を含んでいる。超格子は、低いシート抵抗および調整可能なバンドギャップを提供し得る。いくつかの実施形態において、超格子は、より低いアルミニウム含有量(aluminum content)のAlGa1−xInPと、より高いアルミニウム含有量のAlGa1−xInPとの交替層のスタックを含んでいる(ここで、0<x<1である)。超格子におけるより低いアルミニウム含有量の層は、より良好な電流拡散のためのより低いシート抵抗の経路を提供することができる。超格子は、超格子における層の厚さおよびアルミニウム含有量を適切に選択することによって、所望のバンドギャップを獲得するようにデザインされ得る。いくつかの実施形態において、超格子におけるより低いアルミニウム含有量の層は、より高いアルミニウム含有量の層によって囲まれて、量子井戸として作用することができ、それは量子バリア(quantum barriers)として作用し得る。十分に薄い量子バリアは、量子井戸のエネルギ状態を共鳴させ、そして、超格子のバンドギャップを規定する、電子および正孔のためのミニバンド(minibands)を生成させ得る。超格子のミニバンドは、より低いアルミニウム含有量の層とより高いアルミニウム含有量の層との間にあるバンドギャップを提供するように調整され得る。
LEDのピーク発光波長に応じて、AlGa1−xInP LCLのAl組成は、いくつかの実施形態において少なくともx=0.3(30%Al)以下であり、そして、いくつかの実施形態においてはx=0.65(65%Al)であってよい。30%のAlを有するAlGa1−xInP LCLは、約2.08eVのバンドギャップおよび約596nmの吸収端(absorption edge)を有している。他方で、65%のAlを有するAlGa1−xInP LCLは、約2.23eVのバンドギャップおよび約553nmの吸収端を有している。いくつかの実施形態においては、660nmより大きいピーク発光波長を有するLEDについては、30の%Al LCLが適していることがある。660nm未満のピーク発光波長を有するLEDについては、いくつかの実施形態において約590nmのピーク発光波長について最大65%に達するまで、LCLにおけるAl組成が増加され得る。所与の超格子構造体について、超格子における低いアルミニウム含有量のAlGaInP層および超格子中におけるより高いアルミニウム含有量のAlGaInP層のAl濃度は、いくつかの実施形態において30%から65%までの範囲であってよい。所与のLED色をターゲットとした超格子層のバンドギャップ(または吸収端)は、Al濃度だけでなく、個々の層の厚さにも依存している。一つの実施形態において、超格子は、厚さ100ÅのAl0.35Ga0.65InP LCL層と交替している厚さ100ÅのAl0.45Ga0.55InP LCL層を含んでおり、約2.14の有効バンドギャップおよび約578nmの吸収端を提供する。このバンドギャップおよび吸収端は、40%のAlを有するバルク(すなわち、均一な組成の単一層の)AlInGaP層に対して非常によく一致している。より高いバンドギャップ(または、より低い吸収端)を達成するためには、より低いAl含有量層の厚さが低減され、かつ/あるいは、いずれか又は両方の層におけるAl組成が増加されてよい。
超格子におけるより高い、および、より低いアルミニウム組成層は、いくつかの実施形態においては少なくとも1×1017/cm、いくつかの実施形態においては1×1019/cm未満、いくつかの実施形態においては少なくとも1×1018/cm、そして、いくつかの実施形態では1.5×1018/cm未満のドーパント濃度(dopant concentration)を有し得る。より高いアルミニウム組成層と、より低アルミニウム組成層とは別々にドープされてよい。いくつかの実施形態において、超格子層は、超格子を横切り変化しているドーピングプロファイルを伴う勾配(gradient)においてドープされよい。例えば、n型ドーパント、Si、およびTeを含む、任意の適切なドーパントが使用されてよい。ドーピング(doping)は、組成の変調(modulation)と合わせて調節することができる。例えば、より高いバンドギャップ層はより多くドープされてよく、そして、より低いバンドギャップ層はより少なくドープされてよい。代替的に、より高いバンドギャップ層がより少なくドープされてよく、そして、より低いバンドギャップ層がより多くドープされてよい。n型領域50は、不均一なドーピング濃度を含んでよい。1×1018cm−3でドープされた1つまたはそれ以上の厚い領域、および、例えば、1×1019cm−3まで、より多くドープされた1つまたはそれ以上の薄い領域、といったものである。これらの多くドープされた領域は、Te、Si、S、または他の適切なドーパントを用いてドープされてよい。そして、エピタキシャル成長によるか、ドーパント拡散によるか、または、その両方によるかいずれかで、高いドーピング濃度を達成することができる。
超格子における個々の層は、いくつかの実施形態において少なくとも5nm、いくつかの実施形態において100nm未満の厚さ、および、いくつかの実施形態において20nm未満の厚さであってよい。超格子全体の全厚さは、いくつかの実施形態において少なくとも1μmの厚さ、いくつかの実施形態において8μm未満の厚さ、いくつかの実施形態において少なくとも2μmの厚さ、および、いくつかの実施形態において5μm未満の厚さであってよい。超格子は、いくつかの実施形態においては少なくとも100ペアのより低いおよびより高いAl組成層、いくつかの実施形態においては1600ペア未満、および、いくつかの実施形態においては400ペア未満を含んでよい。
いくつかの実施形態において、n型領域50は、別個のAlGaInP nコンタクト層を含み、その上に金属n接点が形成され得る。いくつかの実施形態においては、金属n接点が超格子における第1または他の層ペアの上に形成されてよい。別個のnコンタクト層は、超格子に対するよりむしろ、接点形成に対して最適化されたドーピング及び/又は組成を伴う層であってよい。
いくつかの実施形態において、超格子は全体として成長基板、しばしばGaAsに対して格子整合している。いくつかの実施形態において、超格子層の個々の層は歪んでいることがある(すなわち、成長基板に対して格子整合していない)。いくつかの実施形態において、超格子層の個々の層は成長基板に対して格子整合され得る。
一つの例において、超格子は、量子井戸層として作用する、35%のアルミニウムを有するAlGaInPの薄層に対するバリア層として作用する、45%のアルミニウムを有するAlGaInPの薄層を含んでいる。35%および45%のアルミニウム層のうち正しい厚さを選択することによって、超格子の有効バンドギャップは、40%のアルミニウムを有する均一組成のAlGaInPに係る単一層のバンドギャップに調整することができる。
一つの例において、超格子は、AlGa1−xInP、ここでx>0、を含む第1層、および、AlYGa1−YInP、ここでy>0、を含む第2層を含んでいる。第1層は0.3≦x≦0.4の組成を有してよく、そして、第2層は0.4≦y≦0.5の組成を有してよい。一つの例において、超格子は、AlGa1−xInP、ここでx>0、を含む第1層、および、AlYGa1−YInP、ここでy>0、を含む第2層を含んでいる。第1層は0.2≦x≦0.5の組成を有してよく、そして、第2層は0.3≦y≦0.65の組成を有してよい。
一つの例において、超格子は、厚さ10nmの(Al0.35Ga0.650.51In0.49Pと、厚さ10nmの(Al0.45Ga0.550.51In0.49P、との交替層を含んでいる。超格子は、GaAs基板上で成長した、これらの層の225ペアを含んでいる。この超格子層は、2.14まで(578nmまでの吸収端)の有効バンドギャップを提供し、そして、いくつかの実施形態においては少なくとも620nm、および、いくつかの実施形態においては700nm未満のピーク発光波長を有するLEDにおいて使用され得る。
所与の超格子は、複数のピーク発光波長について使用することができる。発光波長の下限は、超格子によって設定される(超格子の吸収端によって決定される)。しかしながら、下限よりも長いピーク波長を有する任意の活性領域が、超格子を伴う使用のために適している。
以下の表は、超格子構造体のいくつかの例を示している。4つの超格子構造体が示されている。より低いAl組成層およびより高いAl組成層の厚さ、および、アルミニウム組成、並びに、有効バンドギャップが与えられている。「有効WLカットオフ(”Effective WL cut-off”)」は、以下では超格子によって光が吸収される波長である。いくつかの実施形態において、活性領域は、カットオフ波長未満の光をほとんど又は全く放出しない。いくつかの実施形態において、活性領域は、カットオフ波長未満であり、そして、(例えば、層の導電率に対するその吸収端を最適化するために)超格子によって吸収され得る、いくらかの光を放射することができる。与えられた例は、単なる例示であり、そして、限定的であること意味するものではない。
Figure 0006921179
発光または活性領域52は、n型領域50の上で成長する。適切な発光領域の例は、単一の発光層、および、複数の厚い又は薄い発光井戸(light emitting well)がバリア層によって分離されている、多重井戸発光領域を含む。一つの例において、赤色光を放射するように構成されたデバイスの発光領域52は、(Al0.65.Ga0.350.5In0.5Pバリアによって分離された(Al0.06Ga0.940.5In0.5P発光層を含んでいる。発光層およびバリアは、それぞれ、例えば、20Åと200Åとの間の厚さを有し得る。発光領域の全体厚さは、例えば、500Åと3μmとの間であり得る。
p型領域54は、発光領域52の上で成長する。p型領域54は、発光領域52においてキャリア(carriers)を閉じ込めるように構成されている。一つの例において、p型領域54は、(Al0.65Ga0.350.5In0.5Pであり、かつ、電子を閉じ込めるための高いAl組成の薄い層を含んでいる。p型領域54の厚さは、ミクロンのオーダーであってよく、例えば、0.5μmと3μmとの間である。発光領域の発光層がp型領域54を通じてp接点(p-contact)に近接していることも、また、デバイスの熱インピーダンスを低減させ得る。
いくつかの実施形態において、p型コンタクト層(図示なし)は、p型領域54上で成長し得る。p型コンタクト層は、高ドープ(highly doped)であり、かつ、発光領域52によって放射される光に対して透明であってよい。例えば、p型コンタクト層は、いくつかの実施形態において少なくとも5×1018cm−3、および、いくつかの実施形態において少なくとも1×1019cm−3の正孔濃度(hole concentration)までドープされてよい。この場合に、p型コンタクト層は、100Åと1000Åとの間の厚さを有し得る。p型コンタクト層が高ドープされていない場合、次いで、例えば5×1018cm−3までの正孔濃度を用いて、厚さは12μm程度まで増加させ得る。いくつかの実施形態において、p型コンタクト層は高ドープのGaPである。例えば、有機金属化学気相成長法(metal organic chemical vapor deposition)によって成長させたGaPコンタクト層は、少なくとも8×1018cm−3正孔濃度まで活性化された、MgまたはZnを用いてドープされてよい。GaP層は、低い成長温度および低い成長速度で成長し得る。例えば、約850℃である典型的なGaP成長温度よりも概ね50℃から200℃低い成長温度であり、および、約5μm/時である典型的なGaP成長速度の概ね1%から10%の成長速度である。分子線エピタキシ(molecular beam epitaxy)によって成長させたGaPコンタクトは、少なくとも1×1019cm−3の濃度までCを用いてドープされ得る。いくつかの実施形態においては、成長の最中にドーパントを組み込むことの代替として、p型コンタクト層を成長させてよい。次いで、例えば、当技術分野において知られているように、拡散炉(diffusion furnace)内または成長反応器(growth reactor)内に高圧ドーパント源(high pressure dopant source)を提供することによって、ドーパントが、成長後に、蒸気源からp型コンタクト層へと拡散され得る。
図3は、デバイスの中へ形成された図2の半導体構造体を示している。成長後に、p接点60が(存在する場合には、pコンタクト層上に、もしくは、p型領域54上に)p型領域54と電気的に接触して形成される。いくつかの実施形態において、p接点60は、半導体の中へ拡散しているZnを伴う、AuZnといった、金属ミラー(metal mirror)である。いくつかの実施形態において、p接点60は、半導体層上で間隔を介して置かれた多数の小さいコンタクトを含み、小さいコンタクトの上には誘電体層が形成され、そうして、半導体表面の大部分が誘電体でカバーされ、全内部反射(total internal reflection)の原理に基づいて放射光の大半についてミラーとして機能する。誘電体は、AgまたはAuといった、優れたミラーであるが、半導体との良好なオーム接触を成さない、金属を用いてカバーされてよい。そうした構造体は、しばしば、複合またはハイブリッドミラーとして参照され、そして、当技術分野において知られている。いくつかの実施形態においては、上記の単一の誘電体層の代わりに、分布ブラッグ反射器(distributed Bragg reflector)が使用される。p接点60は、他の材料を含み得る。例えば、TiWのような保護材料(guard material)または任意の他の適切な材料を含むものである。保護層は、反射金属層を所定の位置に封止し、そして、環境および他の層に対するバリアとして機能し得る。
接着層(bonding layer)66が、p接点60の上、及び/又は、以下に説明されるマウント68の上に形成されてよい。接着層は、例えば、AuまたはTiAuであってよく、そして、例えば、蒸着によって形成されてよい。さらなるプロセスを促進するために、デバイスは、サポートに対して一時的に取り付けられてよく、または、接着層66を介して、マウント68に対して永久的に接合されてよい。マウントは、半導体層の熱膨張係数(coefficient of thermal expansion、CTE)に対して合理的に密接に一致するCTEを有するように選択され得る。マウントは、例えば、GaAs、Si、モリブデンといった金属、または、任意の他の適切な材料であってよい。デバイスとマウントとの間には、例えば、熱圧着(thermocompression bonding)または他の適切な技術によって、結合が形成されている。
成長基板48は、成長基板材料に適した技術によって除去される。例えば、GaAs成長基板は、デバイス層の以前に成長基板上で成長したエッチ停止層の上で終了する、ウェットエッチによって除去され得る。半導体構造体は、任意的に薄くされてよい。成長基板を除去することは、超格子の表面といった、n型領域50の表面を露出させ得る。
成長基板を除去することによって露出されたn型領域50表面は、光抽出(light extraction)を改善するために、例えば光電気化学エッチング(photoelectrochemical etching)によって粗面化されてよく、もしくは、フォトニック結晶または他の光散乱構造を形成するために、例えば、ナノインプリントリソグラフィによってパターニング(patterning)されてよい。他の実施形態において、光抽出機能(light-extracting feature)は、構造体の中に埋め込まれている。光抽出機能は、例えば、デバイスの上面に対して平行(すなわち、半導体層の成長方向に対して垂直な方向)における屈折率の変化であってよい。いくつかの実施形態においては、p接点60を形成する以前に、p型領域またはp型コンタクト層の表面が粗面化またはパターニングされてよい。いくつかの実施形態においては、半導体構造体の成長の以前または最中に、低屈折率材料の層が、成長基板上または半導体層上にデポジットされ、かつ、低屈折率材料における開口部または低屈折率材料のポストを形成するようにパターニングされる。半導体材料は、次いで、パターニングされた低屈折率層上で成長され、半導体構造体の中に配置される屈折率の変動を形成する。
例えば、Au/Ge/Auまたは任意の他の適切な1つまたは複数の接点金属(contact metal)といった、n接点金属34が超格子の上面32上にデポジットされてよく、次いで、n接点を形成するためにパターニングされてよい。例えば、フォトレジスト層がデポジットされ、かつ、パターニングされて、次いで、接点金属を用いてカバーされ、次いで、フォトレジストが除去されてよい。代替的に、接点金属が、ブランケットコーティング(blanket coating)され、次いで、フォトレジストを介してパターンが形成され、そして、いくらかの金属がエッチングされてよい。
図4は、デバイスの上面図であり、n接点金属の配置の一つの例を示している。上述のように、n接点34は、例えば、金、AuGe、または任意の他の適切な金属であってよい。n接点34は、正方形を形成するアーム35および正方形の角から延びる延長部36を有し得るが、必ずしも必要ではない。n接点は、任意の適切な形状を有し得る。n接点アーム35および延長部36は、いくつかの実施形態において1から100ミクロンの幅、いくつかの実施形態において1から30ミクロンの幅、および、いくつかの実施形態において20から50ミクロンの幅であってよい。n接点アーム35および延長部36は、一般に、光のブロックまたは吸収を最小限に抑えるためにできる限り狭く保たれるが、過度の電気的接触抵抗が生じないように十分に広い。接触抵抗は、転写長(transfer length)Ltよりも小さい幅に対して増大し、下部にある半導体n型層の金属対半導体抵抗(metal-to-semiconductor resistance)およびシート抵抗に依存している。n接点セグメントの幅は、接点アームが両側から電流を注入するので、2倍Ltであってよく、または、特定の材料パラメータに応じて、上記のデバイスについては1から30ミクロンであってよい。
いくつかの実施形態において、n接点34は、高反射性(R>0.8)に作成される。いくつかの実施形態においては、電流拡散層が、電流拡散を改善するために、n型領域50とn接点34との間に配置されており、そして、潜在的にn接点の表面を最小化し、従って、光学損失を低減している。電流拡散層の材料は、低い光学損失および良好な電気的接触のために選択されている。電流拡散層のための適切な材料は、酸化インジウムスズ(Indium Tin Oxide)、酸化亜鉛(Zinc Oxide)、または他の透明導電性酸化物を含む。
n接点34は、接合パッド38に接続している。接合パッド38は、ワイヤボンド、ワイヤブリッジ、または他の適切な外部電流源への電気接点を収容するために十分な大きさである。図4のデバイスにおいて、接合パッド38は、デバイスの角に配置されているが、接合パッド38は、例えば、デバイスの中央を含む、任意の適切な位置に配置されてよい。
n接点34を形成した後で、例えば、n接点34及び/又はp接点60をアニールするために、構造体が加熱されてよい。
デバイスのウェハは、次いで、試験され、そして、個々のデバイスへとレーザで個片化(laser-singulated)され得る。個々のデバイスはパッケージ内に配置されてよく、そして、ワイヤボンドといった電気接点がデバイスの接合38上に形成されてよく、n接点をリード(lead)といったパッケージの一部に対して接続する。
動作時には、電流が、マウントを介して接点60によってp型領域において注入される。電流は、デバイスの上面で、接合パッド38によってn型領域において注入される。
図3および図4に示されるデバイスは、薄膜デバイスであり、最終的なデバイスから成長基板が除去されることを意味している。上記の薄膜デバイスにおいて、トップ接点(top contact)と、デバイスをマウントに接続する接着層の上面との間の全体厚さは、いくつかの実施形態において20ミクロン以下であり、そして、いくつかの実施形態において15ミクロン以下である。
本発明を詳細に説明してきたが、当業者であれば、本開示を考慮して、ここにおいて説明された発明概念の精神から逸脱することなく、本発明に対して変更が成され得ることを正しく理解するであろう。従って、本発明の範囲が、図示され、かつ、説明された特定の実施形態に限定されることは、意図されていない。

Claims (15)

  1. デバイスであって、
    n型領域とp型領域との間に配置されたIII−P発光層を有する半導体構造体であり、該n型領域は超格子を含んでいる、半導体構造体と、
    前記III−P発光層とは反対側の前記超格子の表面上で、かつ、該表面と接触している金属n接点と、を含み、
    前記超格子は、複数の層のペアを含み、各層のペアは、AlGa1−xInPの第1層、ここで0<x<1、および、AlYGa1−YInPの第2層、ここで0<y<1、を含んでおり、前記第1層は、前記第2層よりも小さいアルミニウム組成を有している、
    デバイス。
  2. 前記デバイスは、さらに、
    前記p型領域に配置された接点、を含む、
    請求項1に記載のデバイス。
  3. 0.3≦x≦0.4、かつ、0.4≦y≦0.5、
    である、請求項1に記載のデバイス。
  4. 0.2≦x≦0.5、かつ、0.3≦y≦0.65、
    である、請求項1に記載のデバイス。
  5. 前記第1層および前記第2層は、n型ドーパントを用いてドープされる、
    請求項1に記載のデバイス。
  6. 前記第1層および前記第2層のうち少なくとも1つは、前記半導体構造体がその上で成長する成長基板に関して歪んでいる、
    請求項1に記載のデバイス。
  7. 前記超格子は、前記半導体構造体がその上で成長する成長基板に対して格子整合している、
    請求項1に記載のデバイス。
  8. 方法であって、
    成長基板上でn型超格子を成長させるステップであり、
    該超格子は、複数の層のペアを含み、
    各層のペアは、Al Ga 1−x InPの第1層および、Al Y Ga 1−Y InPの第2層を含み、ここで、0<x<1、かつ、0<y<1であり、
    前記第1層は、前記第2層よりも小さいアルミニウム組成を有している、
    ステップと、
    p型領域上に第1金属接点を形成するステップと、
    前記n型超格子上で直接的に発光領域を成長させるステップと、
    前記発光領域上でp型領域を成長させるステップと、
    前記超格子の表面を露出させるために前記成長基板を除去するステップと、
    前記超格子の前記露出された表面上に直接的に第2金属接点を形成するステップと、
    を含む、方法。
  9. 0.2≦x≦0.5、かつ、0.3≦y≦0.65、
    である、請求項8に記載の方法。
  10. 前記方法は、さらに、
    前記超格子を前記成長基板に対して格子整合させるステップ、
    を含む、請求項8に記載の方法。
  11. 前記方法は、さらに、
    前記成長基板に関して歪んでいる、前記第1層および前記第2層のうち少なくとも1つを成長させるステップ、
    を含む、請求項8に記載の方法。
  12. 前記方法は、さらに、
    前記超格子の前記露出された表面を粗面化またはパターニングするステップ、
    を含む、請求項8に記載の方法。
  13. 前記超格子の前記露出された表面上に直接的に第2金属接点を形成するステップは、
    前記超格子の前記表面上に直接的に金属層を形成するステップと、
    形状作られた金属接点を形成するために前記金属層をパターニングするステップであり、前記形状は、平面図において1ミクロン以上、かつ、30ミクロン未満の幅を有している、ステップと、
    を含む、請求項8に記載の方法。
  14. 前記超格子の層は、前記超格子を横切り変化しているドーピングプロファイルを用いてドープされている、
    請求項1に記載のデバイス。
  15. 前記第1層は、前記第2層よりも高ドープされている、
    請求項1に記載のデバイス。
JP2019504017A 2016-07-28 2017-07-27 超格子を用いたiii−p発光デバイス Active JP6921179B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662367935P 2016-07-28 2016-07-28
US62/367,935 2016-07-28
EP16191414 2016-09-29
EP16191414.8 2016-09-29
US15/660,602 US20180033912A1 (en) 2016-07-28 2017-07-26 Iii-p light emitting device with a superlattice
US15/660,602 2017-07-26
PCT/US2017/044113 WO2018022849A1 (en) 2016-07-28 2017-07-27 Iii-p light emitting device with a superlattice

Publications (2)

Publication Number Publication Date
JP2019523556A JP2019523556A (ja) 2019-08-22
JP6921179B2 true JP6921179B2 (ja) 2021-08-18

Family

ID=66167615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504017A Active JP6921179B2 (ja) 2016-07-28 2017-07-27 超格子を用いたiii−p発光デバイス

Country Status (4)

Country Link
EP (1) EP3491676B1 (ja)
JP (1) JP6921179B2 (ja)
KR (1) KR102189614B1 (ja)
CN (1) CN109952659B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264794B1 (en) * 1997-01-09 2014-11-19 Nichia Corporation Nitride semiconductor device
GB2344458B (en) * 1998-12-02 2000-12-27 Arima Optoelectronics Corp Light-emitting diodes
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
DE102009060747A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
JP5648475B2 (ja) * 2010-12-28 2015-01-07 信越半導体株式会社 発光素子
JP5955226B2 (ja) * 2010-12-29 2016-07-20 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
US8865565B2 (en) * 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
JP2014103242A (ja) * 2012-11-20 2014-06-05 Stanley Electric Co Ltd 半導体発光素子
KR102376468B1 (ko) * 2014-12-23 2022-03-21 엘지이노텍 주식회사 적색 발광소자 및 조명장치
CN105206721B (zh) * 2015-10-29 2018-01-19 天津三安光电有限公司 发光二极管
CN105609609B (zh) * 2016-01-22 2018-02-16 华灿光电(苏州)有限公司 一种倒装结构的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
KR102189614B1 (ko) 2020-12-11
CN109952659A (zh) 2019-06-28
JP2019523556A (ja) 2019-08-22
CN109952659B (zh) 2022-03-11
EP3491676B1 (en) 2020-09-30
EP3491676A1 (en) 2019-06-05
KR20190039540A (ko) 2019-04-12

Similar Documents

Publication Publication Date Title
US20230197906A1 (en) Semiconductor light emitting device
RU2491683C2 (ru) Контакт для полупроводникового светоизлучающего устройства
TWI781317B (zh) 發光二極體、其製作方法及發光裝置
US8415656B2 (en) Light emitting device with trenches and a top contact
KR20190009794A (ko) 반도체 광디바이스의 제조 방법 및 반도체 광디바이스
TWI795364B (zh) 發光器件及其形成之方法
JP2008282851A (ja) 半導体発光素子
JP2012084692A (ja) 発光素子
US20130210178A1 (en) Light-emitting device and method for manufacturing the same
WO2020196735A1 (ja) 赤外led素子
JP5298927B2 (ja) 発光素子
KR100751632B1 (ko) 발광 소자
US20230327052A1 (en) Infrared led element
JP6921179B2 (ja) 超格子を用いたiii−p発光デバイス
JP2011176001A (ja) 発光素子及び発光素子の製造方法
JP6697020B2 (ja) 窒素及びリンを含有する発光層を有する発光ダイオード
TWI701719B (zh) 製造半導體元件的方法
TWI662597B (zh) 製造半導體元件的方法
CN118412415A (zh) 红外led元件
KR20130007194A (ko) 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210727

R150 Certificate of patent or registration of utility model

Ref document number: 6921179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150