JP6917793B2 - 電流調節回路、それを用いた電源管理回路 - Google Patents

Description

本発明は電流調節回路に関する。

ある経路に流れる電流を目標値に安定化したり、ある経路に流れる電流を所定の上限値を超えないように制限したい場合がある。このような目的のために、定電流レギュレータや電流制限回路が用いられる。本明細書において、このように、ある経路の電流を調節する機能を有する回路を、電流調節回路と総称する。

図１は、本発明者が検討した電流調節回路１００Ｒの回路図である。電流調節回路１００Ｒは、メイントランジスタ１０２、電流検出回路１１０、トランジスタコントローラ１３０を備える。

メイントランジスタ１０２は、調節対象の電流Ｉ_１の経路上に設けられる。電流検出回路１１０は、メイントランジスタ１０２に流れる電流Ｉ_１を電圧に変換する。具体的には電流検出回路１１０は、メイントランジスタ１０２に流れる電流Ｉ_１をコピーし、コピーされた電流Ｉ_２を電圧に変換する。トランジスタ１１２は、メイントランジスタ１０２とともに、メイントランジスタ１０２を入力、自身を出力とするカレントミラー回路１１４を形成する。すなわちトランジスタ１１２のゲート、ソースはそれぞれ、メイントランジスタ１０２の対応するゲート、ソースと接続される。

抵抗１１６は、コピーされた電流Ｉ_２の経路上に設けられ、その両端間には、電流Ｉ_２に比例した電圧降下（電流検出信号Ｖ_ＣＳ）が発生する。カレントミラー回路１１４のミラー比をＫ、抵抗１１６の抵抗値をＲとするとき、電流検出信号Ｖ_ＣＳは以下の式で表される。
Ｖ_ＣＳ＝Ｋ×Ｒ×Ｉ_１

安定化回路１１８は、メイントランジスタ１０２とトランジスタ１１２の動作点（ドレインソース間電圧）Ｖ_ＤＳを揃える。具体的には、トランジスタ１１２のドレイン電圧Ｖ_Ｄ２を、メイントランジスタ１０２のドレイン電圧Ｖ_Ｄ１と等しくなるように調節する。

トランジスタコントローラ１３０は、電流検出信号Ｖ_ＣＳにもとづいて、メイントランジスタ１０２のゲート電圧Ｖ_Ｇを調節する。たとえば電流調節回路１００Ｒが定電流回路である場合、トランジスタコントローラ１３０は、電流検出信号Ｖ_ＣＳが目標電圧Ｖ_ＲＥＦに近づくようにゲート電圧Ｖ_Ｇを調節する。電流調節回路１００Ｒが電流制限回路である場合、電流検出信号Ｖ_ＣＳが上限電圧Ｖ_ＬＩＭを超えないようにゲート電圧Ｖ_Ｇを調節する。

特開２０１０−２７９１７７号公報

本発明者は、図１の電流調節回路１００Ｒについて検討した結果、以下の課題を認識するに至った。

メイントランジスタ１０２の損失を低減するために、そのオン抵抗Ｒ_ＯＮはなるべく小さいことが要求される（たとえば１Ω以下）。たとえばＲ_ＯＮ＝０．２Ωとすると、５００ｍＡの電流Ｉ_１に対して、メイントランジスタ１０２のドレインソース間電圧は、０．２Ω×５００ｍＡ＝１００ｍＶとなる。

安定化回路１１８のエラーアンプ１２０は、入力オフセット電圧Ｖ_ＯＦＳを有しており、オフセット電圧Ｖ_ＯＦＳは数ｍＶのオーダーである。たとえばオフセット電圧Ｖ_ＯＦＳを５ｍＶとすると、電流Ｉ_１＝５００ｍＡに対して、トランジスタ１１２のドレインソース間電圧（電圧降下）は、１００ｍＶ±５ｍＶに安定化される。すなわちエラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳに起因して、メイントランジスタ１０２とトランジスタ１１２のドレインソース間電圧に５％の誤差が導入されうる。

この電流調節回路１００Ｒを、幅広い電流範囲に適用することを考える。たとえば電流Ｉ_１を１０ｍＡまで低減すると、メイントランジスタ１０２のドレインソース間電圧は、０．２Ω×１０ｍＡ＝２ｍＶとなる。安定化回路１１８のエラーアンプ１２０の入力オフセット電圧Ｖ_ＯＦＳが５ｍＶである場合、トランジスタ１１２のドレインソース間電圧は２ｍＶ＋５ｍＶ＝７ｍＶとなり、（７ｍＶ−２ｍＶ）／２ｍＶ×１００＝２５０％の誤差が導入される。

このように図１の電流調節回路１００Ｒでは、微小電流領域において、メイントランジスタ１０２とトランジスタ１１２の動作点（ドレインソース間電圧）が揃わなくなり、カレントミラー回路１１４のミラー比Ｋが一定でなくなる。
ミラー比Ｋが変動すると、
Ｖ_ＣＳ＝Ｋ×Ｒ×Ｉ_１
で表される電流検出信号Ｖ_ＣＳが、電流Ｉ_１に比例しなくなるため、電流の検出精度が低下する。

なおこの課題、さらには図１の回路構成を公知技術と認識してはならない。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、幅広い電流範囲で動作可能な電流調節回路の提供にある。

本発明のある態様は、電流調節回路に関する。電流調節回路は、調節対象の電流が流れる経路に設けられた第１トランジスタと、自身が出力、第１トランジスタが入力となるカレントミラー回路を形成するように第１トランジスタと接続される第２トランジスタと、第２トランジスタに流れる電流の経路上に設けられた抵抗と、第２トランジスタの動作点を第１トランジスタの動作点に揃える安定化回路と、第１トランジスタの制御端子に供給すべき制御電圧を、抵抗の電圧降下に応じた電流検出信号にもとづいて調節するトランジスタコントローラと、を備える。第１トランジスタは、並列に接続された複数のトランジスタ素子を含み、複数のトランジスタ素子の少なくともひとつは、有効、無効が切りかえ可能に構成される。調節対象の電流のレンジに応じて、複数のトランジスタ素子それぞれの有効、無効が制御される。
この態様によると、電流レンジに応じて、第１トランジスタのサイズ、すなわちオン抵抗を切りかえることが可能となる。これにより、第２トランジスタの両端間電圧（電圧降下）の電圧の変動幅を狭めることができ、幅広い電流範囲で電流調節機能を提供できる。

トランジスタコントローラは、調節対象の電流のレンジを切りかえるとき、一旦、複数のトランジスタ素子のすべてをオフし、その後、第１トランジスタの制御端子の電圧を変化させてもよい。
これにより、電流のオーバーシュートを抑制できる。

トランジスタコントローラは、調節対象の電流のレンジを切りかえに際して、それまで無効であったトランジスタ素子が新たに有効化されるとき、一旦、複数のトランジスタ素子のすべてをオフし、その後、第１トランジスタの制御端子の電圧を変化させてもよい。
これにより、電流のオーバーシュートを抑制できる。

ある態様において、電流調節回路は、トランジスタコントローラとは別に設けられ、電流検出信号が所定のしきい値を超えると、第１トランジスタをターンオフする強制オフ回路をさらに備えてもよい。
これにより、急峻な負荷変動が発生した場合にも電流を制限できる。

強制オフ回路は、電流検出信号をしきい値と比較し、電流検出信号がしきい値を超えるとアサートされるオフ信号を生成する電圧コンパレータと、第１トランジスタの一端と第１トランジスタの制御端子の間に設けられ、オフ信号のアサートに応答してターンオンする第３トランジスタと、を含んでもよい。

ある態様において電流調節回路は、ひとつの半導体チップに一体集積化されてもよい。複数のトランジスタ素子のすべてを同時にオンさせずに、イミュニティ試験が行われてもよい。
半導体チップの検査工程では、イミュニティ試験が行われ、たとえばトランジスタに大電流を流しても、機能、安全性に問題がないことを確認される。プローブに、許容値を超える大電流を流すと、プローブが損傷するところ、複数のトランジスタ素子を選択的に導通させることで、第１トランジスタを分割して試験することができる。これにより、一度に流れる電流量を小さくできるため、プローブの損傷を防止できる。

ある態様において電流調節回路は、ひとつの半導体チップに一体集積化されてもよい。複数のトランジスタ素子のドレイン、ソースそれぞれに独立してパッドが設けられてもよい。
半導体チップの検査工程では、イミュニティ試験が行われ、たとえばトランジスタに大電流を流しても、機能、安全性に問題がないことを確認される。プローブに、許容値を超える大電流を流すと、プローブが損傷するところ、トランジスタ素子ごとに独立したパッドを設けることで、パッド当たりに流す電流量を小さくできるため、プローブの損傷を防止できる。

トランジスタコントローラは、電流検出信号が所定の上限値を超えないように第１トランジスタの制御端子の電圧を調節してもよい。

トランジスタコントローラは、電流検出信号が所定の目標電圧に近づくように第１トランジスタの制御端子の電圧を調節してもよい。

トランジスタコントローラは、第１トランジスタの一端と第１トランジスタの制御端子の間に設けられた第４トランジスタと、電流検出信号を受ける第１入力端子と、基準電圧を受ける第２入力端子と、第４トランジスタの制御端子と接続される出力端子と、を有するエラーアンプと、を含んでもよい。

本発明の別の態様は電源管理回路に関する。電源管理回路は、外部からの直流電圧を受ける入力端子と、システム端子と、バッテリが接続されるバッテリ端子と、入力端子からシステム端子に流れる電流を制限する入力電流制限回路と、を備えてもよい。入力電流制限回路は、上述のいずれかの電流調節回路を含んでもよい。

別の態様の電源管理回路は、外部からの直流電圧を受ける入力端子と、システム端子と、バッテリが接続されるバッテリ端子と、入力端子からシステム端子に流れる電流を制限する入力電流制限回路と、入力端子からバッテリ端子に流れる電流を調節する充電回路と、を備えてもよい。入力電流制限回路は、上述のいずれかの電流調節回路を含んでもよい。

別の態様の電源管理回路は、外部からの直流電圧を受ける入力端子と、バッテリが接続されるバッテリ端子と、入力端子からバッテリ端子に流れる電流を調節する充電回路と、を備えてもよい。充電回路は、上述のいずれかの電流調節回路を含んでもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、幅広い電流範囲で動作可能な電流調節回路を提供できる。

本発明者が検討した電流調節回路の回路図である。 実施の形態に係る電流調節回路の回路図である。 第１実施例に係る電流調節回路の回路図である。 図４（ａ）は、ソフトスタート動作を行わない場合の波形図であり、図４（ｂ）は、ソフトスタート動作を説明する図である。 ソフトスタート動作を提供するトランジスタコントローラの構成例を示す回路図である。 第２実施例に係る電流調節回路の回路図である。 第３実施例に係る電流調節回路の一部を模式的に示す図である。 電源管理回路を備える電子機器のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る電流調節回路１００の回路図である。電流調節回路１００は、入力端子（入力ノード）ＩＮから出力端子（出力ノード）ＯＵＴに流れる電流Ｉ_１を調節する。

電流調節回路１００は、第１トランジスタＭ１、第２トランジスタＭ２、抵抗１１６、安定化回路１１８、トランジスタコントローラ１３０を備える。図２において、第１トランジスタＭ１や第２トランジスタＭ２をＰチャンネルＦＥＴ（Field Effect Transistor）のシンボルで示すが、その限りでなく、その他のトランジスタを用いてもよい。

第１トランジスタＭ１は、調節対象の電流Ｉ_１が流れる経路に設けられる。具体的には第１トランジスタＭ１のソースは入力端子ＩＮと接続され、そのドレインが出力端子ＯＵＴと接続される。

第２トランジスタＭ２は、自身が出力、第１トランジスタＭ１が入力となるカレントミラー回路１１４を形成するように第１トランジスタＭ１と接続される。具体的には第２トランジスタＭ２のソースは、第１トランジスタＭ１のソースすなわち入力端子ＩＮと接続され、第２トランジスタＭ２のゲートは、第１トランジスタＭ１のゲートと共通に接続される。

抵抗１１６は、第２トランジスタＭ２に流れる電流Ｉ２の経路上に設けられ、その両端間に、電流Ｉ_１に比例する電圧降下（電流検出信号Ｖ_ＣＳ）が発生する。
Ｖ_ＣＳ＝Ｋ×Ｒ×Ｉ_１
Ｋはカレントミラー回路１１４のミラー比である。

安定化回路１１８は、第２トランジスタＭ２の動作点を第１トランジスタＭ１の動作点に揃える。安定化回路１１８は、第２トランジスタＭ２のドレインの電圧を第１トランジスタＭ１のドレインの電圧に近づける。安定化回路１１８は、エラーアンプ１２０と、トランジスタ１２２を含む。トランジスタ１２２はＰチャンネルＦＥＴであり、そのソースは、第２トランジスタＭ２のドレインと接続され、そのドレインは抵抗１１６と接続される。エラーアンプ１２０の非反転入力端子（＋）は第１トランジスタＭ１のドレインと接続され、その反転入力端子（−）は第２トランジスタＭ２のドレインと接続される。エラーアンプ１２０の出力はトランジスタ１２２のゲートと接続される。安定化回路１１８によって、第２トランジスタＭ２のドレイン電圧と第１トランジスタＭ１のドレイン電圧の誤差がゼロに近づくように、トランジスタ１２２のゲート電圧が調節される。

トランジスタコントローラ１３０は、第１トランジスタＭ１の制御端子（ゲート）に供給すべき制御電圧（ゲート電圧）Ｖ_Ｇを、抵抗１１６の電圧降下に応じた電流検出信号Ｖ_ＣＳにもとづいて調節する。トランジスタコントローラ１３０の機能は、電流調節回路１００の機能に応じて設計すればよい。

一実施例において、電流調節回路１００は電流制限回路である。この場合、トランジスタコントローラ１３０は、電流検出信号Ｖ_ＣＳが所定の上限値Ｖ_ＬＩＭを超えないように第１トランジスタＭ１の制御端子（ゲート）の電圧Ｖ_Ｇを調節する。

別の一実施例において、電流調節回路１００は定電流レギュレータである。この場合、トランジスタコントローラ１３０は、電流検出信号Ｖ_ＣＳが所定の目標電圧Ｖ_ＲＥＦに近づくように第１トランジスタＭ１の制御端子の電圧Ｖ_Ｇを調節する。

第１トランジスタＭ１は、並列に接続された複数Ｎ個（Ｎ≧２）のトランジスタ素子（セグメント）Ｔｒ_１〜Ｔｒ_Ｎを含む。複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎの少なくともひとつは、有効、無効が切りかえ可能に構成される。あるトランジスタ素子が有効であるとは、その制御端子に有効な制御電圧が供給された状態をいい、無効であるとは、その制御端子に有効な制御電圧が供給されない状態（言い換えればオフに固定された状態）をいう。

第１トランジスタＭ１において、調節対象の電流Ｉ_１のレンジに応じて、複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎそれぞれの有効、無効が制御される。

たとえば第１トランジスタＭ１は、トランジスタコントローラ１３０の出力と、複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎそれぞれのゲートの間に設けられた複数のスイッチＳＷ_１〜ＳＷ_Ｎを含んでもよい。なお１個のトランジスタ素子Ｔｒ_１は常時、有効であってよく、この場合、トランジスタ素子Ｔｒ_１のゲートに接続されるスイッチＳＷ_１は省略できる。

有効なトランジスタ素子Ｔｒを切りかえると、カレントミラー回路１１４のミラー比Ｋが変化する。Ｍ個のレンジが切りかえ可能である場合、ミラー比は、Ｋ_１〜Ｋ_Ｍを取り得る。ｉ番目のレンジ（１≦ｉ≦Ｍ）のミラー比をＫ_ｉとすると、
Ｖ_ＣＳ＝Ｋ_ｉ×Ｒ×Ｉ_１
となる。電流調節回路１００が定電流レギュレータとして動作する場合、Ｖ_ＣＳが基準電圧Ｖ_ＲＥＦに近づくようにフィードバックがかかる。このとき電流Ｉ_１の目標値Ｉ_ＲＥＦは、
Ｉ_ＲＥＦ＝Ｖ_ＲＥＦ／（Ｋ_ｉ×Ｒ）
となる。したがって抵抗１１６の抵抗値Ｒと基準電圧Ｖ_ＲＥＦの少なくとも一方を可変とすることにより、電流Ｉ_１の目標値Ｉ_ＲＥＦを制御することができる。

電流調節回路１００が電流制限回路として動作する場合、Ｖ_ＣＳが基準電圧Ｖ_{ＣＵＲＬＩＭ}を超えないようにフィードバックがかかる。このとき電流Ｉ_１の上限値Ｉ_{ＣＵＲＬＩＭ}は、
Ｉ_{ＣＵＲＬＩＭ}＝Ｖ_ＲＥＦ／（Ｋ_ｉ×Ｒ）
となる。したがって抵抗１１６の抵抗値Ｒと基準電圧Ｖ_ＲＥＦの少なくとも一方を可変とすることにより、電流Ｉ_１の上限値Ｉ_{ＣＵＲＬＩＭ}を制御することができる。

以上が電流調節回路１００の基本構成である。続いてその動作を説明する。
理解の容易化、説明の簡潔化のため、具体的な数値を例示する。Ｎ＝２であり、定格電流の範囲が、Ｎ＝２個のレンジに分割される。電流Ｉ_１の定格が５ｍＡ〜５００ｍＡであり、それが第１レンジ５ｍＡ〜５０ｍＡと第２レンジ５０ｍＡ〜５００ｍＡに分けられる。

トランジスタ素子Ｔｒ_１は、主として第１レンジにおいて使用され、トランジスタ素子Ｔｒ_２は主として第２レンジにおいて使用される。すなわち第１レンジでは、スイッチＳＷ_１がオン、スイッチＳＷ_２がオフであり、第２レンジではスイッチＳＷ_２がオン、スイッチＳＷ_１がオフである。

トランジスタ素子Ｔｒ_１のサイズ（Ｗ／Ｌ）は、第１レンジにおいてドレインソース間電圧がエラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳより大きくなるように設計するとよい。またトランジスタ素子Ｔｒ_２のサイズは、第２レンジにおいてドレインソース間電圧がエラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳより大きく、かつ第１トランジスタＭ１の発熱が大きくならないように設計するとよい。

この例では、トランジスタ素子Ｔｒ_１のオン抵抗は２Ωであり、トランジスタ素子Ｔｒ_２のオン抵抗は０．２Ωである。また第２トランジスタＭ２のオン抵抗は４００Ωである。

またエラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳを５ｍＶとする。

続いて、第１レンジ、第２レンジに分けて電流調節回路１００の動作を説明する。
（１） 第１レンジ
Ｉ_１＝５ｍＡであるとき、トランジスタ素子Ｔｒ_１（第１トランジスタＭ１）のドレインソース間電圧は１０ｍＶとなる。エラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳ＝５ｍＶの影響により、第２トランジスタＭ２のドレインソース間電圧は、１５ｍＶに安定化される。

Ｉ_１＝５０ｍＡであるとき、トランジスタ素子Ｔｒ_１（第１トランジスタＭ１）のドレインソース間電圧は１００ｍＶとなる。エラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳ＝５ｍＶの影響により、第２トランジスタＭ２のドレインソース間電圧は、１０５ｍＶに安定化される。

（２） 第２レンジ
Ｉ_１＝５０ｍＡであるとき、トランジスタ素子Ｔｒ_１（第１トランジスタＭ１）のドレインソース間電圧は１０ｍＶとなる。エラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳ＝５ｍＶの影響により、第２トランジスタＭ２のドレインソース間電圧は、１５ｍＶに安定化される。

Ｉ_１＝５００ｍＡであるとき、トランジスタ素子Ｔｒ_１（第１トランジスタＭ１）のドレインソース間電圧は１００ｍＶとなる。エラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳ＝５ｍＶの影響により、第２トランジスタＭ２のドレインソース間電圧は、１０５ｍＶに安定化される。

以上が電流調節回路１００の動作である。

電流調節回路１００の利点は図１の電流調節回路１００Ｒとの対比によって明確となる。第１レンジのＩ_１＝５ｍＡの動作に着目する。図１の電流調節回路１００Ｒでは、同じ条件で、メイントランジスタ１０２のドレインソース間電圧が２ｍＶ、トランジスタ１１２のドレインソース間電圧は７ｍＶであり、誤差は２５０％であった。

これに対して図２の電流調節回路１００では、第１トランジスタＭ１のそれが１０ｍＶ、第２トランジスタＭ２のそれが１５ｍＶであるため、オフセット電圧Ｖ_ＯＦＳに起因する誤差は、（１５ｍＶ−１０ｍＶ）／１０ｍＶ×１００＝５０％にまで低減される。これにより微小電流が流れる第１レンジにおいても、カレントミラー回路１１４のミラー比の変動を抑制できる。これにより、第１レンジ、第２レンジに双方において、電流Ｉ_１に比例する電流検出信号Ｖ_ＣＳを生成でき、正確な電流検出が可能となる。

なお、エラーアンプ１２０のオフセット電圧Ｖ_ＯＦＳをさらに小さくすれば、さらに正確な電流検出が可能となる。

以下では、電流調節回路１００が定電流レギュレータである場合について説明するが、電流制限回路である場合も同様である。

本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な実施例や変形例を説明する。

（第１実施例）
図３は、第１実施例に係る電流調節回路１００Ａの回路図である。トランジスタ素子Ｔｒ_１，Ｔｒ_２および第２トランジスタＭ２はそれぞれ、直列に接続された２個のＰチャンネルＦＥＴを含む。２個のＦＥＴは、バックゲートが共通に接続されており、それぞれのボディーダイオードが逆向きとなっている。

また第１実施例では、トランジスタ素子Ｔｒ_１のみが常時有効であり、トランジスタ素子Ｔｒ_２のみが有効、無効を切りかえ可能となっている。したがってスイッチＳＷ_２のみが設けられる。

トランジスタコントローラ１３０は、第４トランジスタＭ４、エラーアンプ１３２、基準電圧源１３４、負荷回路１３６を含む。第４トランジスタＭ４は、第１トランジスタＭ１の一端（ソース）と第１トランジスタＭ１の制御端子（ゲート）の間に設けられる。負荷回路１３６は、第１トランジスタＭ１の制御端子（ゲート）と接地の間に設けられる。たとえば負荷回路１３６は、電流源、抵抗、トランジスタなどである。

エラーアンプ１３２は、電流検出信号Ｖ_ＣＳを受ける第１入力端子（−）と、基準電圧Ｖ_ＲＥＦを受ける第２入力端子（＋）と、第４トランジスタＭ４の制御端子（ゲート）と接続される出力端子と、を有する。

この構成によれば、電流検出信号Ｖ_ＣＳが基準電圧Ｖ_ＲＥＦに近づくように、第１トランジスタＭ１のゲート電圧Ｖ_Ｇを調節できる。

なお電流制限回路についても、図４（ａ）のトランジスタコントローラ１３０と同様に構成することができる。電流制限回路では、電流Ｉ_１が上限値Ｉ_{ＣＵＲＬＩＭ}より低い領域で、第４トランジスタＭ４がフルオンし、電流Ｉ_１が上限値Ｉ_{ＣＵＲＬＩＭ}を超える領域で、第４トランジスタＭ４のゲートソース間電圧が小さくなるように、第４トランジスタＭ４やエラーアンプ１３２の動作点を定めればよい。

抵抗１１６は、可変抵抗で構成され、抵抗１１６の抵抗値Ｒに応じて、電流Ｉ_１の目標値Ｉ_ＲＥＦあるいは上限値Ｉ_{ＣＵＲＬＩＭ}を制御することができる。抵抗１１６を可変抵抗で構成することに加えて、あるいはそれに代えて、基準電圧源１３４を可変電圧源で構成してもよい。

電流調節回路１００は、付加的な機能を備えることができる。

１． ソフトスタート動作
トランジスタコントローラ１３０は、調節対象の電流Ｉ_１のレンジを切りかえるとき、一旦、複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎのすべてをオフし、その後、第１トランジスタＭ１の制御端子の電圧Ｖ_Ｇを緩やかに変化させる。これをソフトスタート動作と称する。

図４（ａ）は、ソフトスタート動作を行わない場合の波形図である。Ｎ＝２とする。時刻ｔ_０より前において、電流Ｉ_１は第１レンジの目標値Ｉ_ＲＥＦ１に安定化されている。時刻ｔ_０に、第２レンジの目標値Ｉ_ＲＥＦ２に切りかえられる。これにともない、新たにトランジスタ素子Ｔｒ_２が有効となる。トランジスタコントローラ１３０によって第１トランジスタＭ１のゲート電圧Ｖ_Ｇが、Ｉ_１＝Ｉ_ＲＥＦ２となるような電圧レベルに安定化されるまでには遅延があり、この遅延によって、電流Ｉ_１が目標値Ｉ_ＲＥＦ２を大きく超えるオーバーシュートが発生する。

図４（ｂ）は、ソフトスタート動作を説明する図である。時刻ｔ_０に、第２レンジの目標値Ｉ_ＲＥＦ２に切りかえられると、一旦、第１トランジスタＭ１のすべてのトランジスタ素子Ｔｒがターンオフする。具体的は、第１トランジスタＭ１のゲート電圧Ｖ_Ｇを、ソース電圧Ｖ_Ｓまで上昇させる。

そして時刻ｔ_１以降、電流Ｉ_１をゼロから目標値Ｉ_ＲＥＦ２まで緩やかに増加させる。第１トランジスタＭ１のゲート電圧Ｖ_Ｇは、ソース電圧Ｖ_Ｓから低下していくため、オーバーシュートを抑制できる。

電流を減少させる際にはオーバーシュートは問題とならない場合もある。そこで、電流を低下させる際には、ソフトスタート動作を行わなくてもよい。変形例において、電流の切りかえに際して、それまで選択されていなかった新たなトランジスタ素子が選択されるとき、一旦、複数のトランジスタ素子のすべてをオフし、その後、選択された少なくともひとつそれぞれの制御端子の電圧を緩やかに変化させてもよい。

図５は、ソフトスタート動作を提供するトランジスタコントローラ１３０の構成例を示す回路図である。プルダウンスイッチ１３３は、エラーアンプ１３２の出力を強制的に接地電圧（０Ｖ）に低下させ、第４トランジスタＭ４をフルオンさせる。プルダウンスイッチ１３３は、図４（ｂ）のオフ期間Ｔ_０〜Ｔ_１においてオンとなる。

ソフトスタート回路１３８は、時間とともに緩やかに増大するソフトスタート電圧Ｖ_ＳＳを生成する。ソフトスタート電圧Ｖ_ＳＳは、図４（ｂ）の時刻ｔ_１以降、ゼロ（０Ｖ）から増大する。エラーアンプ１３２は２つの反転入力端子（−）を有し、ソフトスタート電圧Ｖ_ＳＳと基準電圧Ｖ_ＲＥＦのうち低い一方と、電流検出信号Ｖ_ＣＳの誤差を増幅する。この構成により、図４（ｂ）のソフトスタート動作を実現できる。

（第２実施例）
図６は、第２実施例に係る電流調節回路１００Ｂの回路図である。電流調節回路１００Ｂは、第２の付加機能を有する。電流調節回路１００Ｂは、図２の電流調節回路１００に加えて、強制オフ回路１４０を備える。強制オフ回路１４０は、トランジスタコントローラ１３０とは別に設けられ、電流検出信号Ｖ_ＣＳが所定のしきい値Ｖ_ＴＨを超えると、第１トランジスタＭ１をターンオフする。

強制オフ回路１４０は、第３トランジスタＭ３および電圧コンパレータ１４２を含む。電圧コンパレータ１４２は、電流検出信号Ｖ_ＣＳをしきい値Ｖ_ＴＨと比較し、電流検出信号Ｖ_ＣＳがしきい値Ｖ_ＴＨを超えるとアサート（たとえばローレベル）されるオフ信号Ｓ_ＯＦＦを生成する。第３トランジスタＭ３は、第１トランジスタＭ１の一端（ソース）と制御端子（ゲート）の間に設けられ、オフ信号Ｓ_ＯＦＦのアサートに応答してターンオンする。

電圧コンパレータ１４２は差動アンプで構成してもよいし、ＦＥＴのゲートソース間しきい値電圧を利用した簡易的なコンパレータであってもよい。

強制オフ回路１４０を設けることにより、トランジスタコントローラ１３０の応答速度より速い負荷変動や入力電圧変動が発生した場合に、過電流を防止できる。

（第３実施例）
図７は、第３実施例に係る電流調節回路１００Ｃの一部を模式的に示す図である。この電流調節回路１００Ｃは、ひとつの半導体チップ（ダイ）１５０に一体集積化される。そして複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎのドレイン、ソースそれぞれに独立してパッドＰＡＤが設けられる。電流調節回路１００のパッケージの種類は限定されない。ドレイン側の複数のパッドＰＡＤは、入力端子ＩＮに対応するピンＰＩＮ１と電気的に接続され、ソース側の複数のパッドＰＡＤは、出力端子ＯＵＴに対応するピンＰＩＮ２と電気的に接続される。接続にはワイヤボンディングなどを用いることができるがその限りではない。

ＥＳＤ試験、雷サージ試験などに代表されるように、半導体チップ１５０の検査工程においてさまざまなイミュニティ試験が行われ、トランジスタＭ１やＭ２に大電流を流しても、機能、安全性に問題がないことを確認される。ここで、プローブに、許容値を超える大電流を流すと、プローブが損傷するところ、トランジスタ素子Ｔｒごとに独立したパッドを設け、トランジスタ素子Ｔｒごとに電流を流すことにより、パッド当たりに流れる電流量を小さくできるため、プローブの損傷を防止できる。

なお、ここではトランジスタ素子ＴｒごとにパッドＰＡＤが設けられる場合を示すが、その限りではなく、パッドＰＡＤを複数のトランジスタ素子Ｔｒで共有してもよい。この場合であっても、複数のトランジスタ素子Ｔｒのすべてが同時にオンしないように、スイッチＳＷ_１〜ＳＷ_Ｎを制御して、トランジスタ素子Ｔｒを選択的にオンすることにより、１回の試験で流れる電流量を小さくでき、プローブの損傷を防止できる。

なお、第１〜第３の実施例で説明した機能や構成は、任意に組み合わせることが可能である。

（用途）
続いて電流調節回路１００の用途を説明する。電流調節回路１００は、電源管理回路２００に好適に利用できる。電源管理回路２００は、ＰＭＩＣ（Power Management IC）とも称され、スマートホンやタブレット端末、デジタルカメラやコンピュータなどの電子機器に搭載され、電源に関連する処理全般を司る。図８は、電源管理回路２００を備える電子機器３００のブロック図である。

電源管理回路２００の入力端子ＶＩＮには、外部からの直流電圧Ｖ_ＤＣが供給される。直流電圧Ｖ_ＤＣは、電源アダプタの出力電圧やＵＳＢのバス電圧でありうる。システム端子ＳＹＳには、電力を供給すべきさまざまな回路ブロック３０４が接続される。回路ブロック３０４は、ＤＣ／ＤＣコンバータなどである。

バッテリ端子ＢＡＴには、バッテリ３０２が接続される。電源管理回路２００は、ＶＩＮ端子に直流電圧Ｖ_ＤＣが供給されているときには、直流電圧Ｖ_ＤＣにもとづくシステム電圧Ｖ_ＳＹＳをＳＹＳ端子に発生し、回路ブロック３０４に供給する。また電源管理回路２００は、直流電圧Ｖ_ＤＣを利用して、バッテリ３０２を充電する。

電源管理回路２００は、直流電圧Ｖ_ＤＣが供給されていない状況では、バッテリ電圧Ｖ_ＢＡＴにもとづくシステム電圧Ｖ_ＳＹＳをＳＹＳ端子に発生し、回路ブロック３０４に供給する。

電源管理回路２００は、ＶＩＮ端子とＳＹＳ端子の間に設けられる入力電流制限回路２０２と、ＳＹＳ端子とＢＡＴ端子の間に設けられる充電回路２０４を備える。入力電流制限回路２０２は、ＶＩＮ端子とＳＹＳ端子の間に設けられるトランジスタＭ１１を含み、トランジスタＭ１１のオンの程度を制御することで、入力電流Ｉ_ＩＮが上限値を超えないように制限がかかる。上述の電流調節回路１００のアーキテクチャは、入力電流制限回路２０２に採用することができる。この場合、トランジスタＭ１１が、図２の第１トランジスタＭ１に対応付けられる。

充電回路２０４は、ＳＹＳ端子とＢＡＴ端子の間に設けられるトランジスタＭ１２を含み、トランジスタＭ１２のオンの程度を制御することで、充電電流Ｉ_ＣＨＧを制御する。上述の電流調節回路１００のアーキテクチャは、充電回路２０４にも採用することができる。この場合、トランジスタＭ１２が、図２の第１トランジスタＭ１に対応付けられる。

この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
第１トランジスタＭ１を構成するトランジスタ素子Ｔｒの個数や、有効、無効の制御は、上述したそれらに限定されない。たとえば複数のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎを、電流レンジに応じて、１個だけ有効となるように排他的に制御してもよい。あるいはトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎのサイズ（オン抵抗）をバイナリで重み付けして、任意のトランジスタ素子Ｔｒ_１〜Ｔｒ_Ｎを有効にできるようにしてもよい。

（第２の変形例）
トランジスタコントローラ１３０の構成は特に限定されず、公知のさまざまなフィードバック回路を用いることができる。

（第３の変形例）
図中、ＦＥＴで示されるトランジスタはバイポーラトランジスタで構成してもよい。また、任意の部分において、ＰチャンネルとＮチャンネルを置換して天地を反転した構成も有効である。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…電流調節回路、１０２…メイントランジスタ、１１０…電流検出回路、１１２…トランジスタ、１１４…カレントミラー回路、１１６…抵抗、１１８…安定化回路、１２０…エラーアンプ、１２２…トランジスタ、１３０…トランジスタコントローラ、１３２…エラーアンプ、１３３…プルダウンスイッチ、１３４…基準電圧源、１３６…負荷回路、１３８…ソフトスタート回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、１４０…強制オフ回路、１４２…電圧コンパレータ、２００…電源管理回路、２０２…入力電流制限回路、２０４…充電回路、３００…電子機器、３０２…バッテリ、３０４…回路ブロック。

Claims (12)

1. 入力ノードから出力ノードに流れる電流を調節する電流調節回路であって、
   第１端が前記入力ノードと接続され、第２端が前記出力ノードと接続されるＰ型の第１トランジスタと、
   その第１端が前記入力ノードと接続され、その制御端子が前記第１トランジスタの制御端子と接続されたＰ型の第２トランジスタと、
   前記第２トランジスタに流れる電流の経路上に設けられた抵抗と、
   前記第２トランジスタの第２端の電圧を前記出力ノードの電圧に揃える安定化回路と、
   前記第１トランジスタおよび前記第２トランジスタの前記制御端子に供給すべき制御電圧を、前記抵抗の電圧降下に応じた電流検出信号にもとづいて調節するトランジスタコントローラと、
   を備え、
   前記第１トランジスタは、並列に接続された複数のトランジスタ素子を含み、前記複数のトランジスタ素子の少なくともひとつは、有効、無効が切りかえ可能に構成され、
   前記第２トランジスタはサイズが固定され、
   前記入力ノードから前記出力ノードに流れる調節対象の電流のレンジに応じて、前記複数のトランジスタ素子それぞれの有効、無効が制御されることを特徴とする電流調節回路。
2. 前記トランジスタコントローラは、前記調節対象の電流のレンジを切りかえるとき、一旦、前記複数のトランジスタ素子の前記制御端子の電圧を、前記第１トランジスタの前記第１端の電圧まで上昇させることによりすべてをオフし、その後、前記第１トランジスタの前記制御端子の電圧を変化させることを特徴とする請求項１に記載の電流調節回路。
3. 前記トランジスタコントローラは、前記調節対象の電流のレンジを切りかえに際して、それまで無効であった前記トランジスタ素子が新たに有効化されるとき、一旦、前記複数のトランジスタ素子の前記制御端子の電圧を、前記第１トランジスタの前記第１端の電圧まで上昇させることによりすべてをオフし、その後、前記第１トランジスタの前記制御端子の電圧を変化させることを特徴とする請求項１に記載の電流調節回路。
4. 前記トランジスタコントローラとは別に設けられ、前記電流検出信号が所定のしきい値を超えると、前記第１トランジスタをターンオフする強制オフ回路をさらに備えることを特徴とする請求項１から３のいずれかに記載の電流調節回路。
5. 前記強制オフ回路は、
   前記電流検出信号を前記しきい値と比較し、前記電流検出信号が前記しきい値を超えるとアサートされるオフ信号を生成する電圧コンパレータと、
   前記第１トランジスタの前記第１端と前記第１トランジスタの前記制御端子の間に設けられ、前記オフ信号のアサートに応答してターンオンする第３トランジスタと、
   を含むことを特徴とする請求項４に記載の電流調節回路。
6. ひとつの半導体チップに一体集積化されており、
   前記複数のトランジスタ素子のすべてを同時にオンさせずに、イミュニティ試験が行われることを特徴とする請求項１から５のいずれかに記載の電流調節回路。
7. 前記トランジスタコントローラは、前記電流検出信号が所定の上限値を超えないように前記第１トランジスタの前記制御端子の電圧を調節することを特徴とする請求項１から６のいずれかに記載の電流調節回路。
8. 前記トランジスタコントローラは、前記電流検出信号が所定の目標電圧に近づくように前記第１トランジスタの前記制御端子の電圧を調節することを特徴とする請求項１から６のいずれかに記載の電流調節回路。
9. 前記トランジスタコントローラは、
   前記第１トランジスタの前記第１端と前記第１トランジスタの前記制御端子の間に設けられた第４トランジスタと、
   前記電流検出信号を受ける第１入力端子と、基準電圧を受ける第２入力端子と、前記第４トランジスタの制御端子と接続される出力端子と、を有するエラーアンプと、
   を含むことを特徴とする請求項１から８のいずれかに記載の電流調節回路。
10. 外部からの直流電圧を受ける入力端子と、
    システム端子と、
    バッテリが接続されるバッテリ端子と、
    前記入力端子から前記システム端子に流れる電流を制限する入力電流制限回路と、
    を備え、
    前記入力電流制限回路は、請求項７に記載の電流調節回路を含むことを特徴とする電源管理回路。
11. 外部からの直流電圧を受ける入力端子と、
    システム端子と、
    バッテリが接続されるバッテリ端子と、
    前記入力端子から前記システム端子に流れる電流を制限する入力電流制限回路と、
    前記入力端子から前記バッテリ端子に流れる電流を調節する充電回路と、
    を備え、
    前記入力電流制限回路は、請求項７に記載の電流調節回路を含み、
    前記充電回路は、請求項８に記載の電流調節回路を含むことを特徴とする電源管理回路。
12. 外部からの直流電圧を受ける入力端子と、
    バッテリが接続されるバッテリ端子と、
    前記入力端子から前記バッテリ端子に流れる電流を調節する充電回路と、
    を備え、
    前記充電回路は、請求項８に記載の電流調節回路を含むことを特徴とする電源管理回路。

Images