JP6899226B2 - 半導体装置 - Google Patents

Description

本発明は、金属製のリードから端子が構成された表面実装型の半導体装置に関する。

特許文献１に開示されているように、端子が金属製のリードから構成された表面実装型の半導体装置が知られている。当該半導体装置は、ダイボンドパッドを有する第１リード（符号５のリード）と、ダイボンドパッドに搭載された半導体素子（符号１３の半導体チップ）と、ワイヤボンドパッドを有する第２リード（符号７のリード）と、合成樹脂製のケース（符号１１のパッケージ）を備える。第１リードおよび第２リードが、当該半導体装置の端子である。また、半導体素子は、ケースに形成された凹部に収容された構成となっている。さらに、当該半導体装置では、半導体素子と第２リードのワイヤボンドパッドとを接続するボンディングワイヤが設けられ、ケースの凹部には透光性樹脂が充填されている。第１リードおよび第２リードは、ともに同一の導電性基材（金属板材）に対して打抜き加工を施すことにより形成される。ケースから外部に露出した第１リードおよび第２リードの部分は、ともにＬ字状の曲げ加工（フォーミング）が施されている。

ここで、第１リードおよび第２リードを打抜き加工により形成した場合、パンチを押し当てた導電性基材の面とは反対側に位置する面の縁には、バリが形成される。また、パンチを押し当てた導電性基材の面の縁には、ダレが形成される。当該半導体装置を回路基板に実装する際、第１リードおよび第２リードにおいて、実装面（回路基板に対向する第１リードおよび第２リードの面）の縁にバリが形成されていると、当該バリの突出高さが高くなるとはんだの付着が阻害される。このため、回路基板に対する当該半導体装置の実装性が低下することが懸念される。

そこで、当該半導体装置の実装性を確保するため、第１リードおよび第２リードにおいて、縁にダレが形成された面を実装面とした場合、第１リードおよび第２リードの構成上、縁にダレが形成されたダイボンドパッドの面に半導体素子が搭載される。ダレの周辺は曲面部となるため、半導体素子が搭載されるダイボンドパッドの面のうち、ダレの影響により平面部の面積割合が小さくなる。このため、第１リード（ダイボンドパッド）に対する半導体素子の接合性が低下することが懸念される。

特開２００６−２０３０５２号公報

本発明は上述の事情に鑑み、回路基板に対する実装性と、リードに対する半導体素子の接合性との双方の向上を図った半導体装置およびその製造方法を提供することをその課題とする。

本発明の第１の側面によって提供される半導体装置は、半導体素子と、前記半導体素子の厚さ方向において互いに反対側を向く第１実装面と第１実装裏面を有し、かつ前記第１実装面が回路基板に対向する第１端子部と、前記第１実装裏面と同一方向を向き、かつ前記半導体素子が搭載された搭載面を有するとともに、前記半導体素子の厚さ方向において前記第１端子部から離間して配置された第１パッド部と、前記第１端子部から前記半導体素子の厚さ方向に起立し、かつ前記第１パッド部を支持する第１支持部と、を有し、かつ一体成形された第１リードと、を備え、前記第１端子部の前記第１実装裏面の縁と、前記第１パッド部の前記搭載面の縁と、には、ともにバリが形成されていることを特徴としている。

本発明の実施において好ましくは、前記第１端子部の前記第１実装裏面の縁に形成されたバリの突出高さは、前記第１パッド部の前記搭載面の縁に形成されたバリの突出高さよりも低い。

本発明の実施において好ましくは、前記半導体素子の厚さ方向において互いに反対側を向く第２実装面と第２実装裏面を有し、かつ前記第２実装面が回路基板に対向する第２端子部と、前記第２実装裏面と同一方向を向く接続面を有し、かつ前記半導体素子の厚さ方向において前記第２端子部から離間して配置された第２パッド部と、前記第２端子部から前記半導体素子の厚さ方向に起立し、かつ前記第２パッド部を支持する第２支持部と、を有するとともに、平面視において前記第１リードから離間して配置され、かつ一体成形された第２リードをさらに備え、前記第２端子部の前記第２実装裏面の縁と、前記第２パッド部の前記接続面の縁と、には、ともにバリが形成されている。

本発明の実施において好ましくは、前記第２端子部の前記第２実装裏面の縁に形成されたバリの突出高さは、前記第２パッド部の前記接続面の縁に形成されたバリの突出高さよりも低い。

本発明の実施において好ましくは、前記第１支持部は、前記第１端子部の前記第１実装裏面につながる第１内側面を有し、前記第２支持部は、前記第２端子部の前記第２実装裏面につながる第２内側面を有し、前記第１内側面および前記第２内側面は、互いに対向している。

本発明の実施において好ましくは、前記第１支持部の前記第１内側面の縁と、前記第２支持部の前記第２内側面の縁と、には、ともにバリが形成されている。

本発明の実施において好ましくは、前記第１リードおよび前記第２リードは、ともに同一の導電性基材から構成される。

本発明の実施において好ましくは、前記導電性基材は、Ｃｕを主成分とする合金から構成される。

本発明の実施において好ましくは、前記半導体素子は、前記第１パッド部の前記搭載面と同一方向を向く素子主面を有し、前記素子主面と前記第２パッド部の前記接続面とを接続するボンディングワイヤをさらに備える。

本発明の実施において好ましくは、前記半導体素子は、前記素子主面とは反対側を向く素子裏面を有し、前記素子裏面と前記第１パッド部の前記搭載面との間に介在する導電性を有する接合層をさらに備える。

本発明の実施において好ましくは、前記第１パッド部の前記搭載面および前記第２パッド部の前記接続面を覆う内装めっき層が形成されている。

本発明の実施において好ましくは、前記内装めっき層は、Ａｇから構成される。

本発明の実施において好ましくは、前記半導体素子は、発光ダイオードである。

本発明の実施において好ましくは、前記半導体素子の前記素子主面と同一方向を向く頂面を有するとともに、前記頂面から窪み、かつ前記半導体素子を収容する凹部が形成された合成樹脂製のケースをさらに備える。

本発明の実施において好ましくは、前記凹部は、前記ケースの前記頂面に対して平行に配置された底面と、前記底面と前記頂面とを連結し、かつ前記半導体素子を囲む内周面と、を有し、前記内周面は、前記底面に対して傾斜している。

本発明の実施において好ましくは、前記ケースの前記底面から、前記第１パッド部の前記搭載面および前記第２パッド部の前記接続面のそれぞれ一部ずつが露出している。

本発明の実施において好ましくは、前記凹部は、透光性を有する封止樹脂により充填されている。

本発明の実施において好ましくは、前記半導体素子は、ダイオードである。

本発明の実施において好ましくは、前記半導体素子と、前記第１パッド部および前記第２パッド部と、を覆う封止樹脂をさらに備える。

本発明の実施において好ましくは、前記第１支持部は、前記第１端子部の前記第１実装面につながる第１外側面を有し、前記第２支持部は、前記第２端子部の前記第２実装面につながる第２外側面を有し、前記第１外側面および前記第２外側面は、ともに外部に露出している。

本発明の実施において好ましくは、前記第１端子部の前記第１実装面および前記第１支持部の前記第１外側面と、前記第２端子部の前記第２実装面および前記第２支持部の前記第２外側面と、を覆う外装めっき層が形成されている。

本発明の実施において好ましくは、前記外装めっき層は、Ａｇから構成される。

本発明の第２の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く表面および裏面を有する導電性基材に、第１パッド部および前記第１パッド部を支持する第１支持部を有する第１導電部材と、前記第１導電部材に離間し、かつ前記第１パッド部の近傍に位置する第２パッド部および前記第２パッド部を支持する第２支持部を有する第２導電部材と、をともに打抜き加工により形成する工程と、前記第１パッド部の前記表面に半導体素子を搭載する工程と、前記半導体素子と前記第２パッド部の前記表面とを接続するボンディングワイヤを形成する工程と、を備える半導体装置の製造方法であって、前記第１導電部材および前記第２導電部材を形成する工程は、前記導電性基材の前記裏面からパンチを押し当てる第１加工と、前記導電性基材の前記表面からパンチを押し当てる第２加工と、を含み、前記第１加工により前記第１パッド部および前記第２パッド部が形成され、前記第２加工により前記第１支持部および前記第２支持部が形成されることを特徴とする。

本発明の実施において好ましくは、前記第１導電部材および前記第２導電部材を形成する工程では、前記第１加工を行った後に前記第２加工を行う。

本発明の実施において好ましくは、前記第２加工においては、形成された前記第１パッド部および前記第２パッド部をダイおよびストリッパにより挟んだ状態で前記第１支持部および前記第２支持部を形成する。

本発明にかかる半導体装置は、回路基板に対向する第１リードの第１端子部の第１実装面と反対側を向く第１実装裏面の縁には、バリが形成されている。この場合、第１実装面の縁には、バリが形成されていない。このような構成をとることによって、当該半導体装置を回路基板に実装する際、第１実装面へのはんだの付着がバリにより阻害されないため、回路基板に対する当該半導体装置の実装性が向上する。また、半導体素子が搭載される第１リードの第１パッド部の搭載面の縁には、バリが形成されている。このような構成をとることによって、搭載面における平面部の面積割合が大きくなり、第１リードに対する半導体素子の接合性が向上する。したがって、本発明にかかる半導体装置によれば、回路基板に対する実装性と、リードに対する半導体素子の接合性との双方の向上を図ることが可能となる。

本発明にかかる半導体装置の製造方法によれば、第１リードに対応する第１導電部材は、第１加工および第２加工を含む打抜き加工により形成される。第１加工では、導電性基材の裏面からパンチを押し当てることによって、第１パッド部が形成される。第２加工では、導電性基材の表面からパンチを押し当てることによって、第１端子部が形成される。このような製造方法をとることによって、第１端子部の第１実装裏面の縁と、第１パッド部の搭載面との双方にバリを形成することができる。

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

本発明の第１実施形態にかかる半導体装置の斜視図（封止樹脂を透過）である。 図１に示す半導体装置の平面図（封止樹脂を透過）である。 図１に示す半導体装置の底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図２のＶ−Ｖ線に沿う断面図である。 図１に示す半導体装置の第１端子部（第１リード）の拡大断面図である。 図１に示す半導体装置の第１パッド部（第１リード）の拡大断面図である。 図１に示す半導体装置の第２端子部（第２リード）の拡大断面図である。 図１に示す半導体装置の第２パッド部（第２リード）の拡大断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１０に示す製造工程に対応する断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１２に示す製造工程に対応する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 図１に示す半導体装置の製造工程を説明する断面図である。 本発明の第２実施形態にかかる半導体装置の斜視図である。 図２０に示す半導体装置の平面図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。

本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。

〔第１実施形態〕
図１〜図９に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、半導体素子１１、接合層１２、第１リード２、第２リード３、ボンディングワイヤ４およびケース５を備える。

図１は、半導体装置Ａ１０の斜視図である。図２は、半導体装置Ａ１０の平面図である。図１および図２は、理解の便宜上、封止樹脂６を透過している。図３は、半導体装置Ａ１０の底面図である。図４は、図２のＩＶ−ＩＶ線に沿う断面図である。図５は、図２のＶ−Ｖ線に沿う断面図である。図６は、後述する半導体装置Ａ１０の第１端子部２１（第１リード２）の部分拡大図である。図７は、後述する半導体装置Ａ１０の第１パッド部２２（第１リード２）の部分拡大図である。図８は、後述する半導体装置Ａ１０の第２端子部３１（第２リード３）の部分拡大図である。図９は、後述する半導体装置Ａ１０の第２パッド部３２（第２リード３）の部分拡大図である。図６〜図９は、いずれも後述する第２方向Ｙに沿った断面図である。

これらの図に示す半導体装置Ａ１０は、回路基板に表面実装されるＳＯＰ（Small Outline Package）形式のＬＥＤパッケージである。図１および図２に示すように、半導体装置Ａ１０の半導体素子１１の厚さ方向Ｚ視（以下「平面視」という。）の形状は、矩形状である。ここで、説明の便宜上、半導体素子１１の厚さ方向Ｚに対して直角である半導体装置Ａ１０の長辺方向を第１方向Ｘと呼ぶ。また、半導体素子１１の厚さ方向Ｚおよび第１方向Ｘに対していずれも直角である半導体装置Ａ１０の短辺方向を第２方向Ｙと呼ぶ。

半導体素子１１は、半導体装置Ａ１０の機能の中枢となる部分である。本実施形態にかかる半導体素子１１は、発光ダイオード（ＬＥＤ）である。半導体素子１１は、たとえばｐｎ接合により複数の半導体層が互いに積層された発光素子である。半導体装置Ａ１０に電流が流れると、半導体素子１１が発光する。積層された当該半導体層を構成する物質に応じて、半導体素子１１は青色光、赤色光または緑色光などを発する。図４および図５に示すように、半導体素子１１は、厚さ方向Ｚにおいて互いに反対側を向く素子主面１１１および素子裏面１１２を有する。素子主面１１１と素子裏面１１２との間には、発光層（図示略）が形成され、半導体素子１１は当該発光層より光を発する。たとえば青色光を発する場合、半導体素子１１の主たる材料はＧａＮ（窒化ガリウム）で、当該発光層にＩｎＧａＮ（窒化インジウムガリウム）が使用される。また、素子主面１１１の一部はｐ側電極（アノード）であり、当該ｐ側電極にボンディングワイヤ４が接続されている。当該ｐ側電極は、ボンディングワイヤ４を介して第２リード３に導通する。また、素子裏面１１２はｎ側電極（カソード）である。当該ｎ側電極は、接合層１２を介して第１リード２に導通する。

接合層１２は、図２、図４および図５に示すように、半導体素子１１の素子裏面１１２と、後述する第１リード２の第１パッド部２２の搭載面２２１との間に介在する部分である。接合層１２は、たとえばＡｇを含むエポキシ樹脂を主剤とした合成樹脂（いわゆるＡｇペースト）など、導電性を有する材料から構成される。接合層１２によって、半導体素子１１はダイボンディングにより後述する第１リード２の第１パッド部２２の搭載面２２１に搭載されている。

第１リード２は、図１〜図５に示すように、半導体素子１１を搭載し、かつ半導体装置Ａ１０の実装の際にカソード端子となる導電部材である。第１リード２は、後述する導電性基材８０から構成される。本実施形態にかかる導電性基材８０は、Ｃｕを主成分とする合金から構成される。第１リード２は、厚さ１００〜２００μｍの導電性基材８０を一体成形したものである。第１リード２は、第１端子部２１、第１パッド部２２および第１支持部２３を有する。

図３および図４に示すように、第１端子部２１は、半導体装置Ａ１０の外部に露出し、かつ平面視の形状が矩形状の部分である。半導体装置Ａ１０の実装の際、第１端子部２１がカソード端子となる。第１端子部２１は、はんだを介して回路基板に形成された配線パターンに導通する。第１端子部２１は、半導体素子１１の厚さ方向Ｚにおいて互いに反対側を向く第１実装面２１１および第１実装裏面２１２を有する。半導体装置Ａ１０を実装したとき、第１実装面２１１が回路基板に対向する。第１実装裏面２１２は、半導体素子１１の素子主面１１１と同一方向を向く面であり、ケース５に対向している。

図６に示すように、第１端子部２１の第１実装面２１１の縁には、突出高さΔｈ２１のバリ２９１が形成されている。突出高さΔｈ２１は、５〜１０μｍである。また、第１端子部２１の第１実装裏面２１２の縁には、滑らかな曲面をなすダレ２９２が形成されている。

図２、図４および図５に示すように、第１パッド部２２は、半導体素子１１の厚さ方向Ｚにおいて第１端子部２１から離間し、かつ第１端子部２１に平行に配置された部分である。第１パッド部２２の一部は、ケース５に覆われている。第１パッド部２２は、半導体素子１１の厚さ方向Ｚにおいて互いに反対側を向く搭載面２２１および第１パッド裏面２２２を有する。搭載面２２１は、半導体素子１１の素子主面１１１および第１端子部２１の第１実装裏面２１２と同一方向を向き、かつ半導体素子１１が搭載される面である。第１パッド裏面２２２は、第１端子部２１の第１実装面２１１と同一方向を向き、かつ全面がケース５に接する面である。

図４および図５に示すように、本実施形態では、第１パッド部２２の搭載面２２１を覆う金属薄膜層である内装めっき層２８が形成されている。本実施形態にかかる内装めっき層２８は、Ａｇから構成される。なお、内装めっき層２８の構成は、互いに積層されたＮｉ層およびＡｇ層であってもよい。この場合、当該Ｎｉ層が搭載面２２１に接する。

図７に示すように、第１パッド部２２の搭載面２２１の縁には、突出高さΔｈ２２のバリ２９３が形成されている。本実施形態では、突出高さΔｈ２２は、第１端子部２１の第１実装裏面２１２に形成されたバリ２９１の突出高さΔｈ２１よりも低く設定されている。また、第１パッド部２２の第１パッド裏面２２２の縁には、滑らかな曲面をなすダレ２９４が形成されている。

図２〜図４に示すように、第１支持部２３は、第１端子部２１から半導体素子１１の厚さ方向Ｚに起立し、かつ第１パッド部２２を支持する部分である。第１支持部２３は、第１外側面２３１および第１内側面２３２を有する。第１外側面２３１は、第１端子部２１の第１実装面２１１につながり、かつ半導体装置Ａ１０の外部に露出する面である。第１内側面２３２は、第１端子部２１の第１実装裏面２１２につながり、かつケース５に対向する面である。

第１支持部２３の第１内側面２３２の縁には、図６に示す第１端子部２１の第１実装裏面２１２の縁と同様のバリ２９１が形成されている。また、第１支持部２３の第１外側面２３１の縁には、図６に示す第１端子部２１の第１実装面２１１と同様のダレ２９２が形成されている。

第２リード３は、図１〜図５に示すように、平面視において第１リード２から第１方向Ｘに離間して配置され、かつ半導体装置Ａ１０の実装の際にアノード端子となる導電部材である。第２リード３は、後述する導電性基材８０から構成される。したがって、第１リード２および第２リード３は、ともに同一の導電性基材８０から構成される。このため、第２リード３の厚さは、第１リード２の厚さと同一である。また、第２リード３は、第１リード２と同様に導電性基材８０を一体成形したものである。第２リード３は、第２端子部３１、第２パッド部３２および第２支持部３３を有する。

図３および図４に示すように、第２端子部３１は、半導体装置Ａ１０の外部に露出し、かつ平面視の形状が矩形状の部分である。半導体装置Ａ１０の実装の際、第２端子部３１がアノード端子となる。第２端子部３１は、はんだを介して回路基板に形成された配線パターンに導通する。第２端子部３１は、半導体素子１１の厚さ方向Ｚにおいて互いに反対側を向く第２実装面３１１および第２実装裏面３１２を有する。半導体装置Ａ１０を実装したとき、第２実装面３１１が回路基板に対向する。第２実装裏面３１２は、半導体素子１１の素子主面１１１と同一方向を向く面であり、ケース５に対向している。

図８に示すように、第２端子部３１の第２実装面３１１の縁には、突出高さΔｈ３１のバリ３９１が形成されている。突出高さΔｈ３１は、５〜１０μｍである。また、第２端子部３１の第２実装裏面３１２の縁には、滑らかな曲面をなすダレ３９２が形成されている。

図２、図４および図５に示すように、第２パッド部３２は、半導体素子１１の厚さ方向Ｚにおいて第２端子部３１から離間し、かつ第２端子部３１に平行に配置された部分である。第２パッド部３２の一部は、ケース５に覆われている。本実施形態では、半導体素子１１が搭載された第１パッド部２２の部分が、第２方向Ｙの両側から第２パッド部３２に挟まれた状態となっている。第２パッド部３２は、半導体素子１１の厚さ方向Ｚにおいて互いに反対側を向く接続面３２１および第２パッド裏面３２２を有する。接続面３２１は、半導体素子１１の素子主面１１１および第２端子部３１の第２実装裏面３１２と同一方向を向き、かつボンディングワイヤ４が接続される面である。第２パッド裏面３２２は、第２端子部３１の第２実装面３１１と同一方向を向き、かつ全面がケース５に接する面である。

図４および図５に示すように、本実施形態では、第２パッド部３２の接続面３２１を覆う金属薄膜層である内装めっき層３８が形成されている。内装めっき層３８は、先述した内装めっき層２８の構成と同一であり、本実施形態では、Ａｇから構成される。なお、内装めっき層３８の構成は、互いに積層されたＮｉ層およびＡｇ層であってもよい。この場合、当該Ｎｉ層が接続面３２１に接する。

図９に示すように、第２パッド部３２の接続面３２１の縁には、突出高さΔｈ３２のバリ３９３が形成されている。本実施形態では、突出高さΔｈ３２は、第２端子部３１の第２実装裏面３１２に形成されたバリ３９１の突出高さΔｈ３１よりも低く設定されている。また、第２パッド部３２の第２パッド裏面３２２の縁には、滑らかな曲面をなすダレ３９４が形成されている。

図２〜図４に示すように、第２支持部３３は、第２端子部３１から半導体素子１１の厚さ方向Ｚに起立し、かつ第２パッド部３２を支持する部分である。第２支持部３３は、第２外側面３３１および第２内側面３３２を有する。第２外側面３３１は、第２端子部３１の第２実装面３１１につながり、かつ半導体装置Ａ１０の外部に露出する面である。第２内側面３３２は、第２端子部３１の第２実装裏面３１２につながり、かつケース５に対向する面である。本実施形態では、第２内側面３３２および第１支持部２３の第１内側面２３２は、互いに対向している。

第２支持部３３の第２内側面３３２の縁には、図８に示す第２端子部３１の第２実装裏面３１２の縁と同様のバリ３９１が形成されている。また、第２支持部３３の第２外側面３３１の縁には、図８に示す第２端子部３１の第２実装面３１１と同様のダレ３９２が形成されている。

ボンディングワイヤ４は、図１、図２および図４に示すように、半導体素子１１の素子主面１１１の一部であるｐ側電極と、第２パッド部３２の接続面３２１（第２リード３）とを接続する金属配線である。ボンディングワイヤ４は、たとえばＡｕから構成される。

ケース５は、図１〜図５に示すように、半導体素子１１およびボンディングワイヤ４を収容する部材である。ケース５は、白色の合成樹脂製であり、たとえばビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフタルアミド（ＰＰＡ）またはポリカーボネートなどの、機械的強度が高く、かつ耐熱性に優れた合成樹脂から構成される。ケース５は、頂面５１を有する。また、ケース５には、凹部５２が形成されている。

図２、図４および図５に示すように、頂面５１は、半導体素子１１の素子主面１１１と同一方向を向く平坦面である。また、図２、図４および図５に示すように、凹部５２は、頂面５１から窪み、かつ半導体素子１１およびボンディングワイヤ４を収容する中空領域である。凹部５２は、底面５２１および内周面５２２を有する。凹部５２は、底面５２１および内周面５２２を有する。図４および図５に示すように、底面５２１は、頂面５１に対して平行に配置され、かつ外縁が円形状をなす面である。底面５２１から、第１パッド部２２の搭載面２２１および第２パッド部３２の接続面３２１のそれぞれ一部ずつが露出している。図２、図４および図５に示すように、内周面５２２は、底面５２１の外縁と頂面５１の内縁とを連結し、かつ半導体素子１１を囲む面である。内周面５２２は、底面５２１に対して傾斜している。このため、凹部５２の形状は、円錐台状である。

図４および図５に示すように、封止樹脂６は、ケース５の凹部５２に充填され、かつ半導体素子１１を覆う部材である。封止樹脂６は、透光性を有する合成樹脂であり、たとえばシリコーン樹脂である。封止樹脂６には、蛍光体（図示略）が含有されていてもよい。たとえば、半導体素子１１が青色光を発する場合、黄色の当該蛍光体を封止樹脂６に含有させることによって、半導体装置Ａ１０から白色光が出射される。また、半導体素子１１が紫色の近紫外線を発する場合、赤色、青色および緑色の３色の当該蛍光体を封止樹脂６に含有させることによって、半導体装置Ａ１０から演色性が高い白色光が出射される。

図４および図５に示すように、外装めっき層７は、第１端子部２１の第１実装面２１１および第１支持部２３の第１外側面２３１と、第２端子部３１の第２実装面３１１および第２支持部３３の第２外側面３３１とを覆う金属薄膜層である。外装めっき層７は、Ａｇから構成される。なお、外装めっき層７は、Ａｇ層と、当該Ａｇ層を覆うＰｄ層とにより積層されたものでもよい。なお、本実施形態では、外装めっき層７は、さらに第１端子部２１の第１実装裏面２１２および第１支持部２３の第１内側面２３２と、第２端子部３１の第２実装裏面３１２および第２支持部３３の第２内側面３３２とを覆っている。

次に、図１０〜図１９に基づき、半導体装置Ａ１０の製造方法の一例について説明する。

図１０および図１２は、半導体装置Ａ１０の製造工程を説明する平面図である。図１１は、図１０に示す製造工程に対応する断面図（断面位置は図１０のＸＩ−ＸＩ線）である。図１３は、図１２に示す製造工程に対応する断面図（断面位置は図１２のＸＩＩＩ−ＸＩＩＩ線）である。図１４〜図１９は、半導体装置Ａ１０の製造工程を説明する断面図であり、これらの断面図の断面位置は、半導体装置Ａ１０を示す図４の断面位置に対応している。なお、図１０〜図１９において示される後述する導電性基材８０の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙは、図１〜図９において示される半導体素子１１の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙに対応している。

最初に、図１０〜図１３に示すように、導電性基材８０に、第１導電部材８１および第２導電部材８２を、ともに打抜き加工（スタンピング）により形成する。第１導電部材８１が半導体装置Ａ１０の第１リード２に、第２導電部材８２が半導体装置Ａ１０の第２リード３に、それぞれ対応する。導電性基材８０は、厚さ方向Ｚにおいて互いに反対側を向く表面８０１および裏面８０２を有する。本実施形態にかかる導電性基材８０は、Ｃｕを主成分とする合金から構成される。また、導電性基材８０の厚さは、１００〜２００μｍである。

図１２に示すように、第１導電部材８１は、第１パッド部８１１および第１支持部８１２を有する。第１パッド部８１１は、後述する半導体素子８４１が搭載され、かつ半導体装置Ａ１０の第１パッド部２２に対応する部分である。第１支持部８１２は、第１パッド部８１１を支持し、かつ半導体装置Ａ１０の第１端子部２１および第１支持部２３に対応する部分である。また、図１２に示すように、第２導電部材８２は、第１方向Ｘにおいて第１導電部材８１に離間し、かつ第２パッド部８２１および第２支持部８２２を有する。第２パッド部８２１は、後述するボンディングワイヤ８５が接続され、かつ半導体装置Ａ１０の第２パッド部３２に対応する部分である。第２パッド部８２１は、第１パッド部８１１の近傍に位置している。第２支持部８２２は、第２パッド部８２１を支持し、かつ半導体装置Ａ１０の第２端子部３１および第２支持部３３に対応する部分である。

第１導電部材８１および第２導電部材８２を形成する工程では、第１加工Ｂ１および第２加工Ｂ２を含む。第１加工Ｂ１は、導電性基材８０の裏面８０２からパンチ８８１を押し当てる打抜き加工である。また、第２加工Ｂ２は、導電性基材８０の表面８０１からパンチ８８１を押し当てる打抜き加工である。本実施形態では、第１加工Ｂ１を行った後に第２加工Ｂ２を行う。第１導電部材８１および第２導電部材８２は、次に示す手順により形成される。

まず、図１０および図１１に示すように、導電性基材８０に第１加工Ｂ１を行う。導電性基材８０は、裏面８０２が上方を向くようにダイ８８２に配置される。本実施形態では、第１加工Ｂ１により第１パッド部８１１および第２パッド部８２１が形成される。このとき、第１パッド部８１１の表面８０１の縁には、バリ２９３が形成され、かつ第２パッド部８２１の表面８０１の縁には、バリ３９３が形成される。

次いで、図１２および図１３に示すように、導電性基材８０に第２加工Ｂ２を行う。導電性基材８０は、第１加工Ｂ１のときと異なり、表面８０１が上方を向くようにダイ８８２に配置される。本実施形態では、第２加工Ｂ２により第１支持部８１２および第２支持部８２２が形成される。また、本実施形態では、第１パッド部８１１および第２パッド部８２１をダイ８８２およびストリッパ８８３により挟んだ状態とした上で、第２加工Ｂ２により第１支持部８１２および第２支持部８２２を形成する。このとき、第１支持部８１２の裏面８０２の縁には、バリ２９１が形成され、かつ第２支持部８２２の裏面８０２の縁には、バリ３９１が形成される。以上の手順により第１導電部材８１および第２導電部材８２が形成される。

次いで、図１４に示すように、第１パッド部８１１の表面８０１を覆う内装めっき層８１１ａと、第２パッド部８２１の表面８０１を覆う内装めっき層８２１ａとを形成する。内装めっき層８１１ａが半導体装置Ａ１０の内装めっき層２８に、内装めっき層８２１ａが半導体装置Ａ１０の内装めっき層３８に、それぞれ対応する。内装めっき層８２１ａおよび内装めっき層８２１ａは、ともに導電性基材８０を導電経路とした電解めっきにより形成される。本実施形態にかかる内装めっき層８１１ａおよび内装めっき層８２１ａは、Ａｇから構成される。

次いで、図１５に示すように、第１パッド部８１１および第２パッド部８２１のそれぞれ一部ずつを覆うケース８３を形成する。ケース８３は、白色の合成樹脂から構成され、当該合成樹脂は、たとえばビスマレイミドトリアジン樹脂またはポリフタルアミドなどである。ケース８３は、たとえばトランスファモールド成形により当該合成樹脂を熱硬化させることによって形成される。このとき、ケース８３には、形状が円錐台状の中空領域である凹部８３１が形成される。凹部８３１の内部から、導電性基材８０の表面８０１の一部が露出する。

次いで、図１６に示すように、第１パッド部８１１の表面８０１に半導体素子８４１をダイボンディングにより搭載する。半導体素子８４１が半導体装置Ａ１０の半導体素子１１に対応する。半導体素子８４１の搭載にあたっては、まず、接合材８４２を第１パッド部８１１の表面８０１を覆う内装めっき層８１１ａに塗布する。本実施形態にかかる接合材８４２は、たとえばＡｇを含むエポキシ樹脂を主剤とした合成樹脂（いわゆるＡｇペースト）である。次いで、たとえばコレットで吸着した半導体素子８４１を第１パッド部８１１へ移送して接合材８４２に接着する。最後に、接合材８４２をキュア炉などで熱硬化させる。なお、熱硬化した接合材８４２が半導体装置Ａ１０の接合層１２に対応する。

次いで、図１７に示すように、半導体素子８４１と第２パッド部８２１の表面８０１とを接続するボンディングワイヤ８５をワイヤボンディングにより形成する。ボンディングワイヤ８５が半導体装置Ａ１０のボンディングワイヤ４に対応する。本実施形態にかかるボンディングワイヤ８５は、たとえばＡｕから構成される。

次いで、図１８に示すように、ケース８３の凹部８３１に封止樹脂８６をポッティングにより充填する。封止樹脂８６が半導体装置Ａ１０の封止樹脂６に対応する。本実施形態にかかる封止樹脂６は、たとえば蛍光体（図示略）が含有されたシリコーン樹脂である。このとき、半導体素子８４１およびボンディングワイヤ８５が封止樹脂８６に覆われる。

最後に、図１９に示すように、導電性基材８０を個片に分割し、かつ第１支持部８１２および第２支持部８２２に曲げ加工（フォーミング）を施す。ここで、導電性基材８０を個片に分割する前に、ケース８３から露出した第１支持部８１２および第２支持部８２２を覆う外装めっき層８７を形成する。外装めっき層８７が半導体装置Ａ１０の外装めっき層７に相当する。外装めっき層８７は、導電性基材８０を導電経路とした電解めっきにより形成される。本実施形態にかかる外装めっき層８７は、Ａｇから構成される。外装めっき層８７を形成した後、導電性基材８０をダイシングにより個片に分割し、かつ第１支持部８１２および第２支持部８２２の双方にＬ字状の曲げ加工を施す。このとき、第１支持部８１２の裏面８０２と、第２支持部８２２の裏面８０２とは、ともにケース８３に対向する。この状態の個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。

次に、半導体装置Ａ１０の作用効果について説明する。

半導体装置Ａ１０は、第１端子部２１および第１パッド部２２を有し、かつ一体成形された第１リード２を備える。回路基板に対向する第１端子部２１の第１実装面２１１と反対側を向く第１実装裏面２１２の縁には、バリ２９１が形成されている。この場合、第１実装面２１１の縁には、バリ２９１が形成されていない（ダレ２９２が形成されている）。このような構成をとることによって、半導体装置Ａ１０を回路基板に実装する際、第１実装面２１１の全体が平滑面となり、第１実装面２１１へのはんだの付着がバリ２９１により阻害されないため、回路基板に対する半導体装置Ａ１０の実装性が向上する。また、半導体素子１１が搭載される第１リード２の第１パッド部２２の搭載面２２１の縁には、バリ２９３が形成されている。このような構成をとることによって、搭載面２２１における平面部の面積割合が大きくなり、第１リード２（第１パッド部２２）に対する半導体素子１１の接合性が向上する。したがって、半導体装置Ａ１０によれば、回路基板に対する実装性と、リードに対する半導体素子の接合性との双方の向上を図ることが可能となる。

また、半導体装置Ａ１０は、第２端子部３１および第２パッド部３２を有し、かつ一体成形されるとともに、平面視において第１リード２から離間して配置された第２リード３を備える。回路基板に対向する第２端子部３１の第２実装面３１１と反対側を向く第２実装裏面３１２の縁には、バリ３９１が形成されている。この場合、第２実装面３１１の縁には、バリ３９１が形成されていない（ダレ３９２が形成されている）。このような構成をとることによって、半導体装置Ａ１０を回路基板に実装する際、第２実装面３１１の全体が平滑面となり、第２実装面３１１へのはんだの付着がバリ２９１により阻害されないため、回路基板に対する半導体装置Ａ１０の実装性がさらに向上する。

ここで、半導体装置Ａ１０の製造方法によれば、第１リード２に対応する第１導電部材８１と、第２リード３に対応する第２導電部材８２とは、ともに第１加工Ｂ１および第２加工Ｂ２を含む打抜き加工により形成される。第１加工Ｂ１では、導電性基材８０の裏面８０２からパンチ８８１を押し当てることによって、第１パッド部２２および第２パッド部３２が形成される。第２加工Ｂ２では、導電性基材８０の表面８０１からパンチ８８１を押し当てることによって、第１端子部２１を含む第１支持部８１２と、第２端子部３１を含む第２支持部８２２とが形成される。このような製造方法をとることによって、第１端子部２１の第１実装裏面２１２の縁にバリ２９１を、第１パッド部２２の搭載面２２１の縁にバリ２９３を、それぞれ形成することができる。あわせて、第２端子部３１の第２実装裏面３１２の縁にバリ３９１を、第２パッド部３２の接続面３２１の縁にバリ３９３を、それぞれ形成することができる。

第１リード２において、第１パッド部２２の搭載面２２１の縁に形成されたバリ２９３の突出高さΔｈ２２は、第１端子部２１の第１実装裏面２１２の縁に形成されたバリ２９１の突出高さΔｈ２１よりも低い。また、第２リード３において、第２パッド部３２の接続面３２１の縁に形成されたバリ３９３の突出高さΔｈ３２は、第２端子部３１の第２実装裏面３１２の縁に形成されたバリ３９１の突出高さΔｈ３１よりも低い。このような構成をとることによって、半導体装置Ａ１０の製造において、バリ２９３およびバリ３９３に阻害されずにボンディングワイヤ８５を形成することができる。

ここで、半導体装置Ａ１０の製造方法のうち第２加工Ｂ２にあたっては、先に形成された第１パッド部８１１および第１支持部８１２をダイ８８２およびストリッパ８８３により挟んだ状態で、第１支持部８１２および第２支持部８２２を形成する。このような製造方法をとることによって、第１パッド部８１１の表面８０１の縁に形成されたバリ２９３と、第２パッド部８２１の表面８０１の縁に形成されたバリ３９３が、ともにダイ８８２およびストリッパ８８３により押しつぶされる。したがって、半導体装置Ａ１０では、バリ２９３の突出高さΔｈ２２をバリ２９１の突出高さΔｈ２１よりも低く設定し、かつバリ３９３の突出高さΔｈ３２をバリ３９１の突出高さΔｈ３１よりも低く設定することができる。

第１リード２の第１支持部２３は、半導体装置Ａ１０の外部に露出する第１外側面２３１と、ケース５に対向する第１内側面２３２を有する。第１内側面２３２の縁には、バリ２９１が形成されているため、第１外側面２３１の縁には、バリ２９１が形成されていない（ダレ２９２が形成されている）。このような構成をとることによって、半導体装置Ａ１０を実装する際、第１外側面２３１の全体が平滑面となるため、第１外側面２３１においてはんだフィレットの形成を促進させることができる。このことは、回路基板に対する半導体装置Ａ１０の実装性の向上に寄与する。

同様に、第２リード３の第２支持部３３は、半導体装置Ａ１０の外部に露出する第２外側面３３１と、ケース５に対向する第２内側面３３２を有する。第２内側面３３２の縁には、バリ３９３が形成されているため、第２外側面３３１の縁には、バリ３９１が形成されていない（ダレ３９２が形成されている）。このような構成をとることによって、半導体装置Ａ１０を実装する際、第２外側面３３１の全体が平滑面となるため、第２外側面３３１においてはんだフィレットの形成を促進させることができる。このことは、回路基板に対する半導体装置Ａ１０の実装性の向上に寄与する。

本実施形態では、第１パッド部２２の搭載面２２１を覆う内装めっき層２８が形成されている。内装めっき層２８は、搭載面２２１に半導体素子１１をダイボンディングにより搭載する際、衝撃から第１パッド部２２を保護する効果がある。また、本実施形態では、第２パッド部３２の接続面３２１を覆う内装めっき層３８が形成されている。内装めっき層３８は、接続面３２１にボンディングワイヤ４をワイヤボンディングにより接続する際、衝撃から第２パッド部３２を保護する効果がある。

本実施形態にかかる半導体素子１１は、発光ダイオードである。半導体装置Ａ１０は、半導体素子１１を収容する凹部５２が形成されたケース５を備える。凹部５２は、ケース５の頂面５１と平行であり、かつ半導体素子１１が搭載される第１パッド部２２の一部が露出する底面５２１と、底面５２１に対して傾斜し、かつ半導体素子１１を囲む内周面５２２を有する。このような構成をとることによって、半導体素子１１から発せられた光は内周面５２２で反射し、凹部５２において光が拡散された状態となる。このことは、半導体装置Ａ１０から発せられる光の輝度向上に寄与する。

また、凹部５２は、透光性を有する封止樹脂６により充填されている。封止樹脂６は、半導体素子１１から発せられる光の取り出し効率を向上させる効果がある。

〔第２実施形態〕
図２０〜図２３に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

図２０は、半導体装置Ａ２０の斜視図である。図２１は、半導体装置Ａ２０の平面図である。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。図２３は、図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。

これらの図に示す半導体装置Ａ２０は、たとえば自動車電装の回路基板に表面実装されるＳＯＰ形式のパッケージである。図２０および２１に示すように、半導体装置Ａ２０の平面視の形状は、矩形状である。半導体装置Ａ２０は、半導体素子１１および封止樹脂６の構成が先述した半導体装置Ａ１０と異なる。また、図２０〜図２３に示すように、半導体装置Ａ２０は、ケース５を備えない。

本実施形態にかかる半導体素子１１は、ダイオードであり、たとえばショットキーバリアダイオードである。素子主面１１１の一部はｐ側電極（アノード）である。当該Ｐ側電極は、たとえばＡｌ層を主体とし、これに半導体素子１１の外方に向かってＮｉ層よびＰｄ層が互いに積層されたものである。本実施形態では、半導体素子１１の内部と素子主面１１１との間に金属薄膜（図示略）が介在することによって、ショットキー障壁が形成されている。当該金属薄膜は、たとえばＭｏまたはＴｉから構成される。また、素子裏面１１２はｎ側電極である。なお、本実施形態では、当該ｐ側電極に半導体装置Ａ１０と同様のボンディングワイヤ４が接続されている。ここで、半導体装置Ａ２０の用途が大電流用である場合は、ボンディングワイヤ４に替えて金属片により当該ｐ側電極（素子主面１１１）と第２パッド部３２の接続面３２１（第２リード３）とを接続してもよい。当該金属片は、たとえばＣｕを主成分とする合金から構成される。

図２０〜図２３に示すように、本実施形態にかかる封止樹脂６は、電気絶縁性および熱硬化性を有する合成樹脂である。当該合成樹脂は、たとえば黒色のエポキシ樹脂である。封止樹脂６は、半導体素子１１、第１パッド部２２（第１リード２）、第２パッド部３２（第２リード３）およびボンディングワイヤ４の全てを覆っている。

次に、半導体装置Ａ２０の作用効果について説明する。

半導体装置Ａ２０は、半導体装置Ａ１０と同じく、回路基板に対向する第１端子部２１の第１実装面２１１と反対側を向く第１実装裏面２１２の縁には、バリ２９１が形成されている。この場合、第１実装面２１１の縁には、バリ２９１が形成されていない。このため、回路基板に対する半導体装置Ａ２０の実装性が向上する。

また、半導体装置Ａ２０は、半導体装置Ａ１０と同じく、半導体素子１１が搭載される第１リード２の第１パッド部２２の搭載面２２１の縁には、バリ２９３が形成されている。このため、第１リード２（第１パッド部２２）に対する半導体素子１１の接合性が向上する。したがって、半導体装置Ａ２０によっても、回路基板に対する実装性と、リードに対する半導体素子の接合性との双方の向上を図ることが可能となる。

本実施形態にかかる半導体素子１１は、ダイオードである。本発明では、半導体素子１１の種類は限定されず、第１リード２への搭載が可能であれば様々な種類の半導体素子１１を適用することができる。

本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。

Ａ１０，Ａ２０：半導体装置
１１：半導体素子
１１１：素子主面
１１２：素子裏面
１２：接合層
２：第１リード
２１：第１端子部
２１１：第１実装面
２１２：第１実装裏面
２２：第１パッド部
２２１：搭載面
２２２：第１パッド裏面
２３：第１支持部
２３１：第１外側面
２３２：第１内側面
２８：内装めっき層
２９１：バリ
２９２：ダレ
２９３：バリ
２９４：ダレ
３：第２リード
３１：第２端子部
３１１：第２実装面
３１２：第２実装裏面
３２：第２パッド部
３２１：接続面
３２２：第２パッド裏面
３３：第２支持部
３３１：第２外側面
３３２：第２内側面
３８：内装めっき層
３９１：バリ
３９２：ダレ
３９３：バリ
３９４：ダレ
４：ボンディングワイヤ
５：ケース
５１：頂面
５２：凹部
５２１：底面
５２２：内周面
６：封止樹脂
７：外装めっき層
８０：導電性基材
８０１：表面
８０２：裏面
８１：第１導電部材
８１１：第１パッド部
８１１ａ：内装めっき層
８１２：第１支持部
８２：第２導電部材
８２１：第２パッド部
８２１ａ：内装めっき層
８２２：第２支持部
８３：ケース
８３１：凹部
８４１：半導体素子
８４２：接合材
８５：ボンディングワイヤ
８６：封止樹脂
８７：外装めっき層
８８１：パンチ
８８２：ダイ
８８３：ストリッパ
Δｈ２１，Δｈ２２，Δｈ３１，Δｈ３２：突出高さ
Ｂ１：第１加工
Ｂ２：第２加工
Ｚ：厚さ方向
Ｘ：第１方向
Ｙ：第２方向

Claims (16)

1. 半導体素子と、
   前記半導体素子の厚さ方向において互いに反対側を向く第１実装面と第１実装裏面を有し、かつ前記第１実装面が回路基板に対向する第１端子部と、前記第１実装裏面と同一方向を向き、かつ前記半導体素子が搭載された搭載面を有するとともに、前記厚さ方向において前記第１端子部から離間して配置された第１パッド部と、前記第１端子部から前記厚さ方向に起立し、かつ前記第１パッド部を支持する第１支持部と、を有するとともに、一体成形された第１リードと、
   前記半導体素子と、前記第１パッド部の少なくとも一部と、を覆う封止樹脂と、を備え、
   前記第１実装裏面の縁、および前記搭載面の縁には、ともにバリが形成されており、
   前記搭載面の縁に形成されたバリの突出高さは、前記第１実装裏面の縁に形成されたバリの突出高さよりも低く、
   前記半導体素子は、前記搭載面と同一方向を向く素子主面を有し、
   前記素子主面に接続されたボンディングワイヤをさらに備え、
   平面視において、前記搭載面の縁に形成されたバリは、前記ボンディングワイヤが延びる方向に対して直交する方向の両側に位置し、かつ前記半導体素子を間に挟んで位置することを特徴とする、半導体装置。
2. 前記厚さ方向において互いに反対側を向く第２実装面と第２実装裏面を有し、かつ前記第２実装面が前記回路基板に対向する第２端子部と、前記第２実装裏面と同一方向を向き、かつ前記ボンディングワイヤが接続された接続面を有するとともに、前記厚さ方向において前記第２端子部から離間して配置され、かつ少なくとも一部が前記封止樹脂に覆われた第２パッド部と、前記第２端子部から前記厚さ方向に起立し、かつ前記第２パッド部を支持する第２支持部と、を有するとともに、前記平面視において前記第１リードから離間して配置され、かつ一体成形された第２リードをさらに備え、
   前記第２実装裏面の縁、および前記接続面の縁には、ともにバリが形成されており、
   前記接続面の縁に形成されたバリの突出高さは、前記第２実装裏面の縁に形成されたバリの突出高さよりも低い、請求項１に記載の半導体装置。
3. 前記第１支持部は、前記第１実装裏面につながる第１内側面を有し、
   前記第２支持部は、前記第２実装裏面につながる第２内側面を有し、
   前記第１内側面および前記第２内側面は、互いに対向している、請求項２に記載の半導体装置。
4. 前記第１内側面の縁、および前記第２内側面の縁には、ともにバリが形成されている、請求項３に記載の半導体装置。
5. 前記第１リードおよび前記第２リードは、同一の導電性基材からなる、請求項２ないし４のいずれかに記載の半導体装置。
6. 前記導電性基材は、Ｃｕを主成分とする合金を含む、請求項５に記載の半導体装置。
7. 前記半導体素子は、前記素子主面とは反対側を向く素子裏面を有し、
   導電性を有するとともに、前記素子裏面と前記搭載面との間に介在する接合層をさらに備える、請求項２ないし６のいずれかに記載の半導体装置。
8. 前記搭載面および前記接続面を覆う内装めっき層をさらに備える、請求項２ないし７のいずれかに記載の半導体装置。
9. 前記内装めっき層は、Ａｇを含む、請求項８に記載の半導体装置。
10. 前記半導体素子は、発光ダイオードである、請求項２ないし９のいずれかに記載の半導体装置。
11. 前記素子主面と同一方向を向く頂面を有するとともに、前記頂面から窪み、かつ前記半導体素子を収容する凹部が形成された合成樹脂製のケースをさらに備え、
    前記封止樹脂は、透光性を有し、
    前記凹部は、前記封止樹脂により充填されている、請求項１０に記載の半導体装置。
12. 前記凹部は、前記頂面に平行である底面と、前記底面および前記頂面につながり、かつ前記半導体素子を囲む内周面と、を有し、
    前記内周面は、前記底面に対して傾斜している、請求項１１に記載の半導体装置。
13. 前記底面から、前記搭載面および前記接続面のそれぞれ一部ずつが露出している、請求項１２に記載の半導体装置。
14. 前記第１支持部は、前記第１実装面につながる第１外側面を有し、
    前記第２支持部は、前記第２実装面につながる第２外側面を有し、
    前記第１外側面および前記第２外側面は、ともに外部に露出している、請求項２ないし１３のいずれかに記載の半導体装置。
15. 前記第１実装面および前記第１外側面と、前記第２実装面および前記第２外側面と、を覆う外装めっき層をさらに備える、請求項１４に記載の半導体装置。
16. 前記外装めっき層は、Ａｇを含む、請求項１５に記載の半導体装置。

Images