JP6897163B2 - 貫通電極基板及びその製造方法 - Google Patents
貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP6897163B2 JP6897163B2 JP2017039770A JP2017039770A JP6897163B2 JP 6897163 B2 JP6897163 B2 JP 6897163B2 JP 2017039770 A JP2017039770 A JP 2017039770A JP 2017039770 A JP2017039770 A JP 2017039770A JP 6897163 B2 JP6897163 B2 JP 6897163B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- columnar conductor
- electrode
- semiconductor chip
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
H1≧H2+8μm
11 …基板
12 …貫通孔
13 …第1導電層
14、14A、14B …貫通電極
15 …柱状導電体
16 …第1絶縁層
17 …第2導電層
20 …半導体チップ
Claims (10)
- 第1面と前記第1面に対して反対の側の第2面とを有し、前記第1面と前記第2面と貫通する貫通孔を有する基板と、
前記貫通孔に配置された貫通電極と、
前記基板上に実装され、前記貫通電極に電気的に接続された半導体チップと、
前記貫通電極と連続し、かつ、前記基板から突出した柱状導電体と、
を有し、
前記柱状導電体の幅は、前記貫通孔の開口幅よりも小さい、
貫通電極基板。 - 前記貫通電極の側面は、前記貫通孔の側壁から内側に向かって傾斜する傾斜面を有し、前記貫通電極及び前記柱状導電体が前記傾斜面を介して接続されている、請求項1に記載の貫通電極基板。
- 前記柱状導電体の側面は、前記貫通孔の外縁から内側に向かって傾斜する傾斜面を有する、請求項1に記載の貫通電極基板。
- 前記柱状導電体の周囲に配置された絶縁層をさらに備える、請求項1〜3のいずれか一項に記載の貫通電極基板。
- 前記半導体チップ、前記柱状導電体、及び前記絶縁層が前記基板の同じ面に配置されており、前記半導体チップの接続部が前記基板とは反対側に位置しており、前記柱状導電体と前記半導体チップの前記接続部とが、前記絶縁層上に配置された導電層を介して接続されている、請求項4に記載の貫通電極基板。
- 前記柱状導電体から前記半導体チップまでの距離は、前記柱状導電体の高さの1倍以上である、請求項5に記載の貫通電極基板。
- 前記半導体チップと前記導電層との間に前記絶縁層が配置されており、前記半導体チップと前記導電層との間の前記絶縁層の厚みが8μm以上である、請求項5又は6に記載の貫通電極基板。
- 第1面と前記第1面に対して反対の側の第2面とを有し、前記第1面と前記第2面を貫通する貫通孔を有する基板を提供する工程と、
前記基板の前記第1面に金属層を形成する工程と、
前記基板の前記第2面にレジストを形成する工程と、
前記貫通孔の貫通電極と、前記基板の前記第2面から突出する柱状導電体とを一体的に形成する工程と、
前記レジストを除去する工程と、
前記基板の前記第2面に、接続部を有する半導体チップを配置する工程と、
前記基板の前記第2面において前記柱状導電体及び前記半導体チップを覆うように絶縁層を形成する工程と、
前記柱状導電体及び前記半導体チップの前記接続部に対応する前記絶縁層の部分を除去する工程と、
前記柱状導電体と前記半導体チップの前記接続部とを接続するように導電層を形成する工程と、
を含む貫通電極基板の製造方法。 - 前記レジストを形成する工程は、前記レジストを前記貫通孔の外縁よりも内側に入り込むように形成することを含む、請求項8に記載の貫通電極基板の製造方法。
- 前記レジストを形成する工程は、前記レジストを前記貫通孔の側壁に接するように形成することを含む、請求項9に記載の貫通電極基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039770A JP6897163B2 (ja) | 2017-03-02 | 2017-03-02 | 貫通電極基板及びその製造方法 |
JP2021095747A JP2021145142A (ja) | 2017-03-02 | 2021-06-08 | 貫通電極基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017039770A JP6897163B2 (ja) | 2017-03-02 | 2017-03-02 | 貫通電極基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021095747A Division JP2021145142A (ja) | 2017-03-02 | 2021-06-08 | 貫通電極基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018147972A JP2018147972A (ja) | 2018-09-20 |
JP6897163B2 true JP6897163B2 (ja) | 2021-06-30 |
Family
ID=63591630
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017039770A Active JP6897163B2 (ja) | 2017-03-02 | 2017-03-02 | 貫通電極基板及びその製造方法 |
JP2021095747A Pending JP2021145142A (ja) | 2017-03-02 | 2021-06-08 | 貫通電極基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021095747A Pending JP2021145142A (ja) | 2017-03-02 | 2021-06-08 | 貫通電極基板 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6897163B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9472453B2 (en) * | 2014-03-13 | 2016-10-18 | Qualcomm Incorporated | Systems and methods of forming a reduced capacitance device |
CN105097720B (zh) * | 2015-06-30 | 2017-12-08 | 通富微电子股份有限公司 | 封装结构的形成方法 |
-
2017
- 2017-03-02 JP JP2017039770A patent/JP6897163B2/ja active Active
-
2021
- 2021-06-08 JP JP2021095747A patent/JP2021145142A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2018147972A (ja) | 2018-09-20 |
JP2021145142A (ja) | 2021-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7363972B2 (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
TWI834012B (zh) | 封裝核心組件及製造方法 | |
JP4003780B2 (ja) | 半導体装置及びその製造方法 | |
US9392705B2 (en) | Wiring board with through wiring | |
US10045436B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2005216937A (ja) | 半導体装置およびその製造方法 | |
KR101939864B1 (ko) | 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법 | |
JP2008305897A (ja) | 半導体装置およびその製造方法 | |
JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
US9374889B2 (en) | Interposer and electronic component package | |
JP6928896B2 (ja) | 実装基板及び実装基板の製造方法 | |
US10129980B2 (en) | Circuit board and electronic component device | |
KR100452820B1 (ko) | 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판 | |
KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
JP2021097243A (ja) | インターポーザーの製造方法 | |
JP5511155B2 (ja) | インターポーザ基板とその製造方法 | |
JP6897163B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2018147947A (ja) | 貫通電極基板及びその製造方法 | |
JP2015012157A (ja) | 配線基板および電子装置 | |
US20080268210A1 (en) | Manufacturing method of electronic component | |
JP7125679B2 (ja) | キャパシタ及びその製造方法 | |
JP2005093943A (ja) | 半導体装置 | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6897163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |