JP6880167B2 - 計時回路、電子機器および計時回路の制御方法 - Google Patents

計時回路、電子機器および計時回路の制御方法 Download PDF

Info

Publication number
JP6880167B2
JP6880167B2 JP2019501049A JP2019501049A JP6880167B2 JP 6880167 B2 JP6880167 B2 JP 6880167B2 JP 2019501049 A JP2019501049 A JP 2019501049A JP 2019501049 A JP2019501049 A JP 2019501049A JP 6880167 B2 JP6880167 B2 JP 6880167B2
Authority
JP
Japan
Prior art keywords
passive elements
switching time
value
time
periodic signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019501049A
Other languages
English (en)
Other versions
JPWO2018154876A1 (ja
Inventor
渡辺 裕之
裕之 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018154876A1 publication Critical patent/JPWO2018154876A1/ja
Application granted granted Critical
Publication of JP6880167B2 publication Critical patent/JP6880167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F3/00Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals with driving mechanisms, e.g. dosimeters with clockwork
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electric Clocks (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Electronic Switches (AREA)

Description

本技術は、計時回路、電子機器および計時回路の制御方法に関する。詳しくは、抵抗素子および容量素子を設けた計時回路、電子機器および計時回路の制御方法に関する。
従来より、時刻に基づいて様々な処理を実行する電子装置において、時刻を計時するためにタイマが用いられている。例えば、スリープタイマーにより、スリープ間隔を計時して間欠的に無線通信を行うデバイスが提案されている(例えば、特許文献1参照。)。このスリープタイマーを動作させるクロック信号は、例えば、抵抗素子および容量素子を含むRC発振回路により生成される。
特開2015−111916号公報
上述の従来技術では、間欠的に無線通信を行うことにより、消費電力を低減することができる。しかしながら、RC発振回路を用いる場合には、水晶発振器を用いる場合と比較して、計時した時刻が不正確になるという問題がある。これは、RC発振回路が生成するクロック信号の周期は、プロセス、電源電圧および温度の条件に依存して変動し、その変動量は、一般に水晶発振器と比較して大きいためである。RC発振回路の代わりに水晶発振器を用いれば時刻の精度の問題は解消するが、部品点数やコストが増大するため望ましくない。
本技術はこのような状況に鑑みて生み出されたものであり、抵抗素子および容量素子を設けた計時回路において、時刻の精度を向上させることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、互いにインピーダンスの異なる複数の受動素子と、選択信号に従って上記複数の受動素子のいずれかを選択して電流を供給するスイッチと、上記複数の受動素子のうち上記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、上記周期信号が所定値に変化するたびに上記第1および第2の電圧の一方を初期化する初期化部と、上記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、上記タイマ値が所定の切替時刻を示すときに上記選択信号により上記電流の供給先を変更させる制御回路とを具備する計時回路、および、その制御方法である。これにより、切替時刻において電流の供給先が複数の受動素子のいずれかに切り替えられるという作用をもたらす。
また、この第1の側面において、上記第2の電圧を生成する抵抗素子をさらに具備し、上記複数の受動素子のそれぞれは容量素子であり、上記初期化部は、上記周期信号が所定値に変化するたびに上記第1の電圧を初期化してもよい。これにより、容量素子の切り替えにより周期信号の周波数が切り替えられるという作用をもたらす。
また、この第1の側面において、上記第2の電圧を生成する容量素子をさらに具備し、
上記複数の受動素子のそれぞれは抵抗素子であり、上記初期化部は、上記周期信号が所定値に変化するたびに上記第2の電圧を初期化してもよい。これにより、抵抗素子の切り替えにより周期信号の周波数が切り替えられるという作用をもたらす。
また、この第1の側面において、上記複数の受動素子の個数は2個より多く、上記所定の切替時刻は、複数の時刻を含んでもよい。これにより、電流の供給先が3個以上の抵抗素子のいずれかに切り替えられるという作用をもたらす。
また、この第1の側面において、上記複数の受動素子のそれぞれの上記インピーダンスの温度特性は、互いに異なってもよい。これにより、電流の供給先が、温度特性の異なる複数の受動素子のいずれかに切り替えられるという作用をもたらす。
また、本技術の第2の側面は、互いにインピーダンスの異なる複数の受動素子と、選択信号に従って上記複数の受動素子のいずれかを選択して電流を供給するスイッチと、上記複数の受動素子のうち上記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、上記周期信号が所定値に変化するたびに上記第1および第2の電圧の一方を初期化する初期化部と、上記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、上記タイマ値が所定の切替時刻を示すときに上記選択信号により上記電流の供給先を変更させる制御回路と、所定の目標時刻に基づいて上記所定の切替時刻を演算する切替時刻演算部とを具備する電子機器である。これにより、所定の目標時刻に基づいて演算された切替時刻において、電流の供給先が複数の受動素子のいずれかに切り替えられるという作用をもたらす。
また、この第2の側面において、上記切替時刻演算部は、上記所定の目標時刻に対する上記タイマ値の誤差が最小となるときの上記切替時刻を演算してもよい。これにより、タイマ値の誤差が最小となるときの切替時刻において、電流の供給先が切り替えられるという作用をもたらす。
また、この第2の側面において、上記複数の受動素子のそれぞれの上記インピーダンスの温度特性は、互いに異なり、上記切替時刻演算部は、上記温度特性に基づいて上記周期信号の周期が温度に依存しないときの上記切替時刻を演算してもよい。これにより、周期信号の周期が温度に依存しないときの切替時刻において、電流の供給先が切り替えられるという作用をもたらす。
本技術によれば、抵抗素子および容量素子を設けた計時回路において、時刻の精度を向上させることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第1の実施の形態における通信モジュールの一構成例を示すブロック図である。 本技術の第1の実施の形態におけるスリープタイマーの一構成例を示すブロック図である。 本技術の第1の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第1の実施の形態における制御回路の動作の一例を示す図である。 本技術の第1の実施の形態におけるスリープタイマーの動作の一例を示すタイミングチャートである。 本技術の第1の実施の形態における切替時刻と正規化誤差との関係の一例を示すグラフである。 本技術の第1の実施の形態におけるスリープタイマーの動作の一例を示すフローチャートである。 本技術の第2の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第2の実施の形態における制御回路の動作の一例を示す図である。 本技術の第3の実施の形態における通信モジュールの一構成例を示すブロック図である。 本技術の第3の実施の形態における発振回路の一構成例を示す回路図である。 本技術の第3の実施の形態における抵抗素子の温度特性の一例を示すグラフである。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(切替時刻で2つの受動素子のいずれかに切り替える例)
2.第2の実施の形態(切替時刻で3つの受動素子のいずれかに切り替える例)
3.第3の実施の形態(切替時刻で、温度特性の異なる2つの受動素子のいずれかに切り替える例)
<1.第1の実施の形態>
[通信モジュールの構成例]
図1は、本技術の第1の実施の形態における通信モジュール100の一構成例を示すブロック図である。この通信モジュール100は、BLE(Bluetooth(登録商標) Low Energy)などの通信規格に従って通信処理を行うものであり、例えば、ウェアラブル機器やモバイル機器に搭載される。そして、通信モジュール100は、通信処理部110、電源管理部120、切替時刻演算部130およびスリープタイマー200を備える。
通信処理部110は、所定の通信処理を実行するものである。この通信処理部110は、例えば、間欠的に無線信号を送受信する処理を行う。通信処理部110は、通信を一時的に停止する際に、電源停止を要求する制御信号を生成して電源管理部120に信号線119を介して供給し、目標時刻tを信号線118を介して切替時刻演算部130に供給する。ここで、目標時刻tは、通信を再開する時刻であり、所定の計時開始時刻に対する相対時刻が目標時刻として設定される。この目標時刻は、例えば、ミリ秒(ms)の単位で設定される。
電源管理部120は、通信モジュール100の電源を管理するものである。この電源管理部120は、通信モジュール100に電源が投入されると、電源電圧VDDを生成して信号線128を介して通信処理部110に供給する。そして、通信処理部110により電源停止が要求されると電源管理部120は、電源電圧VDDの供給を停止する。次に、整数値Nを切替時刻演算部130から受け取ると電源管理部120は、信号線129を介してスリープタイマー200にリセット信号を供給してタイマ値を初期値にリセットさせる。ここで、整数値Nは、目標時刻tに対応するタイマ値である。リセット後に電源管理部120は、タイマ値を参照し、そのタイマ値が整数値Nに達したときに電源電圧VDDの供給を再開する。
切替時刻演算部130は、目標時刻tに基づいて、切替時刻を示す整数値NSEL1と整数値Nとを演算するものである。ここで、切替時刻は、スリープタイマー200内の受動素子を切り替える時刻を示す。この切替時刻には、計時開始時刻に対する相対時刻が設定される。整数値NSEL1およびNの演算方法の詳細については後述する。切替時刻演算部130は、整数値Nを電源管理部120に信号線138を介して供給し、整数値NSEL1をスリープタイマー200に信号線139を介して供給する。
スリープタイマー200は、時刻を計時するものである。このスリープタイマー200は、インピーダンスの異なる複数の受動素子を備え、それらの受動素子のいずれかを用いてタイマ値の計数(すなわち、計時)を行う。受動素子としては、例えば、容量素子や抵抗素子が挙げられる。そして、タイマ値が整数値NSEL1になったときにスリープタイマー200は、受動素子を切り替え、計時を継続する。なお、スリープタイマー200は、特許請求の範囲に記載の計時回路の一例である。
なお、通信モジュール100にスリープタイマー200を設けているが、タイマ値に基づいて動作する機器であれば、通信モジュール100以外の電子機器に発振回路210を設けることもできる。また、通信モジュール100は、特許請求の範囲に記載の電子機器の一例である。
[スリープタイマーの構成例]
図2は、本技術の第1の実施の形態におけるスリープタイマー200の一構成例を示すブロック図である。このスリープタイマー200は、発振回路210、カウンタ回路250および制御回路260を備える。
発振回路210は、所定周波数の周期信号をクロック信号CLKとして生成し、カウンタ回路250に供給するものである。また、発振回路210は、インピーダンスの異なる複数の受動素子を備え、選択信号SELCに従って、その受動素子の内部接続を切り替える。
カウンタ回路250は、クロック信号CLKに同期して計数値を計数するものである。このカウンタ回路250は、計数値をタイマ値として制御回路260および電源管理部120に供給する。また、カウンタ回路250は、電源管理部120からのリセット信号に従って、タイマ値を初期値(例えば、「0」)にリセットする。
制御回路260は、タイマ値が整数値NSEL1になったときに選択信号SELCにより、定電流源211の接続先の受動素子を切り替えさせるものである。例えば、タイマ値が整数値NSEL1未満の場合に選択信号SELCに論理値「0」が設定され、タイマ値が整数値NSEL1以上の場合に選択信号SELCに論理値「1」が設定される。
[発振回路の構成例]
図3は、本技術の第1の実施の形態における発振回路210の一構成例を示す回路図である。この発振回路210は、定電流源211および216と、スイッチ212および215と、容量素子213および214と、抵抗素子217と、コンパレータ218とを備える。
定電流源211は、一定の電流をスイッチ212に供給するものである。定電流源216は、一定の電流を抵抗素子217に供給するものである。
スイッチ212は、選択信号SELCに従って、容量素子213および214のいずれかを選択して定電流源211に接続するものである。
また、容量素子213および214は、互いに静電容量が異なる。言い換えれば、容量素子213および214は、容量性のインピーダンスが互いに異なる。例えば、容量素子213の方が容量素子214よりも静電容量が大きいものとする。小さい方の容量素子214の静電容量は、容量素子213のa倍である。ここで、aは、1未満の実数である。
コンパレータ218は、非反転入力端子(+)の入力電圧Vinと、反転入力端子(−)の参照電圧Vrefとを比較して比較結果をクロック信号CLKとしてスイッチ215およびカウンタ回路250に出力するものである。非反転入力端子(+)は、定電流源211およびスイッチ212の接続点と、スイッチ215の一端とに接続される。また、反転入力端子(−)は、定電流源216および抵抗素子217の接続点に接続される。
スイッチ215は、クロック信号CLKが所定値(例えば、ハイレベル)になるたびに入力電圧Vinを初期化するものである。このスイッチ215の一端は、定電流源211およびスイッチ212の接続点に接続され、他端は、所定の基準電圧の端子(例えば、接地端子)に接続される。そして、スイッチ215は、例えば、クロック信号CLKがローレベルの場合に開状態に移行し、ハイレベルの場合に閉状態に移行する。スイッチ215が閉状態になることにより、容量素子213または容量素子214が放電されて入力電圧Vinが初期化される。なお、スイッチ215は、特許請求の範囲に記載の初期化部の一例である。
上述の構成により、容量素子213および214のいずれかに定電流源211からの電流が供給され、接続された方の容量素子において過渡的に変化する入力電圧Vinが生じる。一方、抵抗素子217には、電流の供給により一定の参照電圧Vrefが生じる。コンパレータ218は、これらの電圧を比較し、入力電圧Vinが参照電圧Vrefを超えるとスイッチ215は、接続された方の容量素子を放電させる。この一連の動作を繰り返すことにより、クロック信号CLKが一定の周期で発振する。
そして、クロック信号CLKの周期は、容量素子213または214の静電容量をC、抵抗素子217の抵抗値をRとすると、時定数CRに比例する。また、前述したように、容量素子214の静電容量は容量素子213のa倍である。このため、静電容量の大きな方の容量素子213が接続されているときの周期をTCKとすると、小さな方の容量素子214が接続されているときの周期は、a×TCKである。
切替時刻演算部130は、目標時刻tが入力されると、次の式で表される誤差dtの絶対値が最小になるときの整数値Nを求める。
dt=t−N×TCK ・・・式1
例えば、目標時刻tを7.5ミリ秒(ms)とし、周期TCKを1/(32.768)ミリ秒(ms)とすると、誤差dtの絶対値が最小になるときの整数値Nは、「246」である。また、このときの誤差dtは、式1より約「+7.324×10−3」ミリ秒(ms)である。
次に、切替時刻演算部130は、次の式で表される誤差dtの絶対値が最小になるときの整数値NSEL1を求める。
dt1=te-{NSEL1×TCK+(N0-NSEL1)×a1×TCK} ・・・式2
例えば、aを0.76とすると、誤差dtの絶対値が最小になるときの整数値NSEL1は、「245」である。また、このときの誤差dtは、式2より「0」ミリ秒(ms)である。
上述の誤差dtは、タイマ値が整数値Nに達するまで容量素子の切替えを行わない場合の時刻の誤差であり、誤差dtは、途中の整数値NSEL1で容量素子を切り替えた場合の時刻の誤差である。誤差dtは「0」となるため、切り替えることにより、誤差を無くすことができる。目標時刻や周期TCKの組合せによっては、誤差を「0」にすることができないこともあるが、その場合であっても、切替えにより誤差を小さくすることができる。
なお、発振回路210は、容量素子を切り替えているが、容量素子以外の受動素子を切り替えてもよい。例えば、発振回路210は、後述するように、複数の容量素子の代わりに複数の抵抗素子を備え、それらを切り替えてもよい。なお、容量素子213および214は、特許請求の範囲に記載の受動素子の一例である。
また、切替時刻演算部130が整数値NSEL1を演算しているが、製品出荷後においてユーザが、予め演算しておいた整数値NSEL1をレジスタなどに設定する構成としてもよい。この場合には、切替時刻演算部130は不要であり、スリープタイマー200は、そのレジスタから整数値NSEL1を読み出せばよい。
また、スリープタイマー200より精度の高い高精度タイマを利用して整数値NSEL1を補正することもできる。例えば、所定の補正開始時刻において、その補正開始時刻から目標時刻までを高精度タイマと、整数値NSEL1を設定したスリープタイマー200とが個別に計時する。そして、切替時刻演算部130が、高精度タイマに対するスリープタイマー200のタイマ値の誤差を測定する。そして、切替時刻演算部130は、誤差が低減するように整数値NSEL1を補正して再設定する。整数値NSEL1の補正は、例えば、1回のみ、または、定期的に実行される。また、高精度タイマは、通信モジュール100に内蔵してもよいし、通信モジュール100の外部に設けてもよい。
図4は、本技術の第1の実施の形態における制御回路260の動作の一例を示す図である。タイマ値が、切替時刻に対応する整数値NSEL1未満である場合に制御回路260は、選択信号SELCに論理値「0」を設定して、静電容量が大きい方の容量素子213を選択させる。一方、タイマ値が整数値NSEL1以上である場合に制御回路260は、選択信号SELCに論理値「1」を設定して、静電容量が小さい方の容量素子214を選択させる。
図5は、本技術の第1の実施の形態におけるスリープタイマー200の動作の一例を示すタイミングチャートである。同図におけるaは、容量素子を切り替えた場合のスリープタイマー200の動作の一例を示すタイミングチャートである。同図におけるbは、容量素子を切り替えない比較例の動作の一例を示すタイミングチャートである。
計時開始時刻tstにおいて、電源管理部120は、電源電圧VDDの供給を停止し、タイマ値を「0」にリセットする。また、発振回路210は、クロック信号CLKを生成し、カウンタ回路250は、そのクロック信号CLKに同期してタイマ値を増分する。
タイマ値が、切替時刻に対応する整数値NSEL1(例えば、「245」)に達するまでにおいて、制御回路260は、選択信号SELCに「0」を設定する。この期間のクロック信号CLKの周波数を32.768キロヘルツ(kHz)とすると、周期TCKは、約30.518マイクロ秒(μs)である。
そして、図5におけるaに例示するようにタイマ値がNSEL1(「245」)以上となると、制御回路260は、選択信号SELCに「1」を設定する。これにより、定電流源211の接続先の容量素子が切り替えられ、周期は、a(例えば、「0.76」)倍となる。タイマ値が整数値N(例えば、「246」)になると、電源管理部120は、電源電圧VDDの供給を再開する。タイマ値が初期値(「0」)から整数値N(「246」)になるまでの計測時間は、7.5ミリ秒(ms)であり、式2より、目標時刻に対する誤差dtは「0」ミリ秒(ms)である。
ここで、図5におけるbに例示するように、スリープタイマー200が容量素子を途中で切り替えずに計時を行った比較例について考える。この場合には、タイマ値が整数値N(「246」)になるまでの計測時間は、7.5ミリ秒(ms)からずれた値となってしまう。式1より、目標時刻に対する誤差dtは約「+7.324」ミリ秒(ms)である。
図5におけるaおよびbに例示したように、スリープタイマー200が、定電流源211の接続先の容量素子を切り替えることにより、切り替えない場合と比較して、計時した時刻の目標時刻に対する誤差を低減することができる。すなわち、スリープタイマー200が計時する時刻の精度を向上させることができる。
図6は、本技術の第1の実施の形態における切替時刻と正規化誤差dtとの関係の一例を示すグラフである。同図における縦軸は正規化誤差dtを示し、横軸は整数値NSEL1およびNの差を示す。また、同図における白丸は、容量素子213および214の容量比が、1:0.995の場合のプロットを示す。また、三角は、容量比が1:0.99の場合のプロットを示し、黒丸は、容量比が1:0.97の場合のプロットを示す。
ここで、正規化誤差dtは、次の式により表される。この正規化誤差dtの単位は、ppm(parts per million)である。
dt=(dt/t)×10−6
また、図6のグラフにおいて、容量比以外の条件は、図5と同様である。すなわち、周期TCKは、1/(32.768)ミリ秒(ms)であり、目標時刻は、7.5ミリ秒(ms)である。図6に例示するように、容量比により、誤差が最小となるときの整数値NSEL1は異なる。切替えない場合の正規化誤差は、約±4089ppmであるが、切替えにより、この正規化誤差を低減することができる。
[スリープタイマーの動作例]
図7は、本技術の第1の実施の形態におけるスリープタイマー200の動作の一例を示すフローチャートである。この動作は、例えば、スリープタイマー200にリセット信号が入力されたときに開始される。
スリープタイマー200は、タイマ値を初期化し(ステップS901)、クロック信号CLKに同期してタイマ値を増分する(ステップS902)。そして、スリープタイマー200は、タイマ値が、切替時刻に対応する整数値NSEL1であるか否かを判断する(ステップS903)。
タイマ値が整数値NSEL1である場合に(ステップS903:Yes)、スリープタイマー200は、定電流源211の接続先の容量素子を切り替える(ステップS904)。タイマ値が整数値NSEL1でない場合(ステップS903:No)、または、ステップS904の後に、スリープタイマー200は、ステップS902以降を繰り返し実行する。
なお、スリープタイマー200は、クロック信号CLKに同期してタイマ値を増分しているが、減分してもよい。
このように、本技術の第1の実施の形態によれば、スリープタイマー200において、計時した時刻が目標時刻に略一致するときの切替時刻で定電流源211の接続先を切り替えることにより、計時した時刻の目標時刻に対する誤差を低減することができる。
<2.第2の実施の形態>
上述の第1の実施の形態では、スリープタイマー200に容量素子213および214を設け、定電流源211の接続先をそれらの容量素子のいずれかに切り替えていた。しかし、この構成では、容量比や目標時刻の値によっては、精度を十分に向上させることができない場合がある。例えば、図6のグラフにおいて容量比が1:0.85で、他の条件が同一である場合には、誤差は、±610ppmとなる。BLEの規格では、±500ppm以下が要求されるため、誤差をさらに低下させる必要がある。例えば、スリープタイマー200が容量の異なる3つ以上の容量素子を備え、定電流源211の接続先をそれらの容量素子のいずれかに順に切り替えれば、さらに精度を向上させることができる。この第2の実施の形態のスリープタイマー200は、定電流源211の接続先を3つ以上の容量素子のいずれかに順に切り替える点において第1の実施の形態と異なる。
図8は、本技術の第2の実施の形態における発振回路210の一構成例を示す回路図である。この第2の実施の形態の発振回路210は、スイッチ212の代わりにスイッチ221を備え、容量素子222をさらに備える点において第1の実施の形態と異なる。この容量素子222の静電容量は、容量素子213および214のいずれとも異なる。例えば、容量素子222の静電容量は、3つの容量素子の中で最小であるものとする。この容量素子222の静電容量は、容量素子213のa倍である。ここで、aは、a未満の実数である。
スイッチ221は、選択信号SELCに従って、容量素子213、214および222のいずれかを選択して定電流源211に接続する。
第2の実施の形態の切替時刻演算部130は、式1および式2を用いて整数値NおよびNSEL1を求める。次に、切替時刻演算部130は、次の式で表される誤差dtの絶対値が最小になるときの整数値NSEL2を求める。
dt=t−NSEL1×TCK−(NSEL2−NSEL1)×a×TCK
−(N−NSEL2)×a×TCK ・・・式3
制御回路260は、タイマ値が整数値NSEL1になったときに容量素子213から容量素子214に切り替えさせ、タイマ値が整数値NSEL2になったときに容量素子214から容量素子222に切り替えさせる。
図9は、本技術の第2の実施の形態における制御回路260の動作の一例を示す図である。タイマ値が、整数値NSEL1未満である場合に制御回路260は、選択信号SELCに「0」を設定して、静電容量が最大の容量素子213を選択させる。また、タイマ値が整数値NSEL1以上、かつ、NSEL2未満の場合に制御回路260は、選択信号SELCに「1」を設定して、静電容量が2番目に大きい容量素子214を選択させる。
また、タイマ値が整数値NSEL2以上の場合に制御回路260は、選択信号SELCに「2」を設定して、静電容量が最小の容量素子222を選択させる。
第2の実施の形態において容量比aを0.85、容量比aを0.99とし、目標時刻等の他の条件を第1の実施の形態と同様とする。この条件下で切替時刻演算部130は、式2を用いて整数値NSEL1を演算する。前述したようにスイッチ221が切り替えない場合の正規化誤差が約±4089ppmであるのに対し、整数値NSEL1に基づいて切替えを1回のみ行う場合の正規化誤差は、約±610ppmとなる。さらに、切替時刻演算部130は、式3を用いて整数値NSEL2を演算する。タイマ値が整数値NSEL1のときと、タイマ値がNSEL2のときとのそれぞれでスイッチ221が切替えを行う場合の正規化誤差は、約±40.7ppmにまで低減する。
なお、スリープタイマー200は、定電流源211の接続先を3つの容量素子にしているが、インピーダンスが互いに異なる4つ以上の容量素子を備えて定電流源211の接続先を、それらの容量素子のいずれかに切り替えてもよい。また、スリープタイマー200は、容量素子の代わりに抵抗素子などの受動素子を切り替えてもよい。
このように、本技術の第2の実施の形態では、スリープタイマー200が、定電流源211の接続先を3つの容量素子のいずれかに順に切り替えるため、切替え先の容量素子が2つの場合と比較して目標時刻に対する誤差をさらに低減することができる。
<3.第3の実施の形態>
上述の第1の実施の形態では、スリープタイマー200は、温度に依存してクロック信号CLKの周期TCKが変化しないことを前提として、定電流源211の接続先を切り替えていた。しかし、実際には、温度が変化すると発振回路210内の抵抗素子の抵抗値や、容量素子の静電容量が変動し、その結果、周期TCKが変化することがある。この周期TCKの変化は、時刻の精度を低下させてしまうため、温度に関わらず、周期TCKは一定であることが望ましい。この第3の実施の形態のスリープタイマー200は、温度変化による周期TCKの変動を抑制する点において第1の実施の形態と異なる。
図10は、本技術の第3の実施の形態における通信モジュール100の一構成例を示すブロック図である。この第3の実施の形態の通信モジュール100は、切替時刻演算部130の代わりに切替時刻演算部131を備える点において第1の実施の形態と異なる。
切替時刻演算部131は、スリープタイマー200内の複数の受動素子のそれぞれの温度係数に基づいて、切替時刻に対応する整数値NSEL1を演算する。整数値NSEL1の演算方法の詳細については後述する。
図11は、本技術の第3の実施の形態における発振回路210の一構成例を示す回路図である。この第3の実施の形態の発振回路210は、容量素子213および214の代わりに容量素子233を備え、抵抗素子217の代わりに抵抗素子231および232を備える点において第1の実施の形態と異なる。
抵抗素子231および232は、互いにインピーダンスが異なる。また、抵抗素子231の温度特性は、抵抗素子232と逆である。例えば、温度が高くなるほど、抵抗素子231のインピーダンスが大きくなるのに対し、抵抗素子232のインピーダンスは小さくなる。抵抗素子231の一端は、スイッチ212に接続され、他端は接地端子に接続される。抵抗素子232の一端もスイッチ212に接続され、他端は接地端子に接続される。
また、抵抗素子231および232のインピーダンスは可変であり、製品出荷後においてユーザは、それらの値をレジスタ設定により調整することができる。
第3の実施の形態のスイッチ212は、選択信号SELRに従って、定電流源211の接続先を抵抗素子231および232のいずれかに接続する。
容量素子233の一端は、定電流源216とスイッチ215の一端とコンパレータ218の非反転入力端子(+)とに接続され、他端は接地端子に接続される。コンパレータ218は、反転入力端子(−)の入力電圧Vrefと、非反転入力端子(+)の入力電圧Vinとを比較する。
また、スイッチ215は、クロック信号CLKがローレベルからハイレベルに反転したときに閉状態となり、容量素子233を放電させる。これにより、入力電圧Vinが初期化される。
図12は、本技術の第3の実施の形態における抵抗素子231および232の温度特性の一例を示すグラフである。同図におけるaは、抵抗素子231の温度特性の一例を示すグラフである。同図におけるbは、抵抗素子232の温度特性の一例を示すグラフである。また、同図における縦軸は、抵抗素子の抵抗値を示し、横軸は温度を示す。
図12におけるaに例示するように、ある測定温度における抵抗素子231の抵抗値Rpは次の式により表される。
Rp=Rp+m×dT ・・・式4
上式において、Rpは、所定の基準温度のときの抵抗素子231の抵抗値である。mは、抵抗素子231の温度係数である。dTは、基準温度と測定温度との差である。また、温度の単位は、例えば、ケルビン(K)である。
一方、図12におけるbに例示するように、ある測定温度における抵抗素子232の抵抗値Rnは次の式により表される。
Rn=Rn−m×dT ・・・式5
上式において、Rnは、所定の基準温度のときの抵抗素子232の抵抗値である。また、mは、抵抗素子232の温度係数である。
前述したようにクロック信号CLKの周期は、時定数CRに比例する。静電容量Cも温度に依存して変動することがあるが、一般的に、静電容量Cと比較して抵抗値の変化の方が支配的であるため、容量素子233の静電容量Cは、一定とする。静電容量Cを一定とすると、式4より次の式が導かれる。
CKm=TCKm0+m×dTCK ・・・式6
上式において、TCKmは、抵抗素子231に接続した際の測定温度における周期である。TCKm0は、抵抗素子231に接続した際の基準温度における周期である。また、dTCKは、抵抗素子231に接続した際の測定温度における周期とTCKm0との差を温度係数mにより割った場合の商である。
一方、式5より次の式が導かれる。
CKn=TCKn0−m×dTCK ・・・式7
上式において、TCKnは、抵抗素子232に接続した際の測定温度における周期である。TCKn0は、抵抗素子232に接続した際の基準温度における周期である。
式6および式7を式2に代入すると次の式が得られる。
dt=t−NSEL1×(TCKm0+m×dTCK
−(N−NSEL1)×(TCKn0−m×dTCK)…式8
式8において温度差dTに応じたdTCKの項を消去するには、次の式を満たすNSEL1を設定すればよい。
SEL1:(N−NSEL1)=m:m ・・・式9
式9を満たすNSEL1を設定した場合の誤差dtは、次の式により表される。
dt1=te-NSEL1×TCKm0-(N0-NSEL1)×TCKn0 ・・・式10
式10により表される誤差dtは、「0」になるとは限らないが、許容範囲内であるものとする。切替時刻演算部131は、式1を用いて整数値Nを演算し、次に式9を満たすNSEL1を演算する。
式9に例示したように、温度係数mおよびmに基づいて切替時刻を求めて切り替えることにより、温度差dTに応じたdTCKの項を消去することができる。これにより、スリープタイマー200は、誤差を許容範囲内に低減しつつ、温度に依存して周期が変動することを抑制することができる。
なお、スリープタイマー200は、2つの抵抗素子を切り替えているが、温度特性の異なる3つ以上の抵抗素子を備え、それらを順に切り替えてもよい。また、スリープタイマー200は、抵抗素子の代わりに容量素子などの受動素子を切り替えてもよい。なお、抵抗素子231および232は、特許請求の範囲に記載の受動素子の一例である。
このように、本技術の第3の実施の形態によれば、温度特性に基づいて求めた切替時刻で抵抗素子を切り替えるため、温度変化による周期の変動を抑制することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disc)、メモリカード、ブルーレイディスク(Blu-ray(登録商標)Disc)等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
(1)互いにインピーダンスの異なる複数の受動素子と、
選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化部と、
前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と
を具備する計時回路。
(2)前記第2の電圧を生成する抵抗素子をさらに具備し、
前記複数の受動素子のそれぞれは容量素子であり、
前記初期化部は、前記周期信号が所定値に変化するたびに前記第1の電圧を初期化する
前記(1)記載の計時回路。
(3)前記第2の電圧を生成する容量素子をさらに具備し、
前記複数の受動素子のそれぞれは抵抗素子であり、
前記初期化部は、前記周期信号が所定値に変化するたびに前記第2の電圧を初期化する
前記(1)記載の計時回路。
(4)前記複数の受動素子の個数は2個より多く、
前記所定の切替時刻は、複数の時刻を含む
前記(1)から(3)のいずれかに記載の計時回路。
(5)前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なる
前記(1)から(4)のいずれかに記載の計時回路。
(6)互いにインピーダンスの異なる複数の受動素子と、
選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化部と、
前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と、
所定の目標時刻に基づいて前記所定の切替時刻を演算する切替時刻演算部と
を具備する電子機器。
(7)前記切替時刻演算部は、前記所定の目標時刻に対する前記タイマ値の誤差が最小となるときの前記切替時刻を演算する
前記(6)記載の電子機器。
(8)前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なり、
前記切替時刻演算部は、前記温度特性に基づいて前記周期信号の周期が温度に依存しないときの前記切替時刻を演算する
前記(6)記載の電子機器。
(9)選択信号に従って互いにインピーダンスの異なる複数の受動素子のいずれかを選択して電流を供給する選択手順と、
前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力する比較手順と、
前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化手順と、
前記周期信号に同期して計数値を計数してタイマ値として出力する計数手順と、
前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御手順と
を具備する計時回路の制御方法。
100 通信モジュール
110 通信処理部
120 電源管理部
130、131 切替時刻演算部
200 スリープタイマー
210 発振回路
211、216 定電流源
212、215、221 スイッチ
213、214、222、233 容量素子
217、231、232 抵抗素子
218 コンパレータ
250 カウンタ回路
260 制御回路

Claims (9)

  1. 互いにインピーダンスの異なる複数の受動素子と、
    選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
    前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
    前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化部と、
    前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
    前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と
    を具備する計時回路。
  2. 前記第2の電圧を生成する抵抗素子をさらに具備し、
    前記複数の受動素子のそれぞれは容量素子であり、
    前記初期化部は、前記周期信号が所定値に変化するたびに前記第1の電圧を初期化する
    請求項1記載の計時回路。
  3. 前記第2の電圧を生成する容量素子をさらに具備し、
    前記複数の受動素子のそれぞれは抵抗素子であり、
    前記初期化部は、前記周期信号が所定値に変化するたびに前記第2の電圧を初期化する
    請求項1記載の計時回路。
  4. 前記複数の受動素子の個数は2個より多く、
    前記所定の切替時刻は、複数の時刻を含む
    請求項1記載の計時回路。
  5. 前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なる
    請求項1記載の計時回路。
  6. 互いにインピーダンスの異なる複数の受動素子と、
    選択信号に従って前記複数の受動素子のいずれかを選択して電流を供給するスイッチと、
    前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力するコンパレータと、
    前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化部と、
    前記周期信号に同期して計数値を計数してタイマ値として出力するカウンタ回路と、
    前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御回路と、
    所定の目標時刻に基づいて前記所定の切替時刻を演算する切替時刻演算部と
    を具備する電子機器。
  7. 前記切替時刻演算部は、前記所定の目標時刻に対する前記タイマ値の誤差が最小となるときの前記切替時刻を演算する
    請求項6記載の電子機器。
  8. 前記複数の受動素子のそれぞれの前記インピーダンスの温度特性は、互いに異なり、
    前記切替時刻演算部は、前記温度特性に基づいて前記周期信号の周期が温度に依存しないときの前記切替時刻を演算する
    請求項6記載の電子機器。
  9. 選択信号に従って互いにインピーダンスの異なる複数の受動素子のいずれかを選択して電流を供給する選択手順と、
    前記複数の受動素子のうち前記選択された受動素子に生じた第1の電圧と第2の電圧とを比較して当該比較結果を周期信号として出力する比較手順と、
    前記周期信号が所定値に変化するたびに前記第1および第2の電圧の一方を初期化する初期化手順と、
    前記周期信号に同期して計数値を計数してタイマ値として出力する計数手順と、
    前記タイマ値が所定の切替時刻を示すときに前記選択信号により前記電流の供給先を変更させる制御手順と
    を具備する計時回路の制御方法。
JP2019501049A 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法 Active JP6880167B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017033658 2017-02-24
JP2017033658 2017-02-24
PCT/JP2017/041014 WO2018154876A1 (ja) 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法

Publications (2)

Publication Number Publication Date
JPWO2018154876A1 JPWO2018154876A1 (ja) 2019-12-12
JP6880167B2 true JP6880167B2 (ja) 2021-06-02

Family

ID=63254331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019501049A Active JP6880167B2 (ja) 2017-02-24 2017-11-15 計時回路、電子機器および計時回路の制御方法

Country Status (2)

Country Link
JP (1) JP6880167B2 (ja)
WO (1) WO2018154876A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135349A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 発振装置
JP5556579B2 (ja) * 2010-10-21 2014-07-23 カシオ計算機株式会社 電子機器およびクロック補正方法
JP5573781B2 (ja) * 2011-06-13 2014-08-20 株式会社デンソー Cr発振回路およびその周波数補正方法
JP5886015B2 (ja) * 2011-12-01 2016-03-16 ラピスセミコンダクタ株式会社 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法

Also Published As

Publication number Publication date
WO2018154876A1 (ja) 2018-08-30
JPWO2018154876A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
US7477098B2 (en) Method and apparatus for tuning an active filter
US8471619B2 (en) Circuit and method for generating a clock signal
TWI485986B (zh) 時脈訊號合成之方法與裝置
US10483984B2 (en) Temperature compensated oscillation controller and temperature compensated crystal oscillator including the same
JP5867652B2 (ja) モジュールおよび容量検出方法
JP6567403B2 (ja) 周波数校正回路および周波数校正方法
JP2016134916A (ja) クロック発生器及びこれを含むオンチップオシレータ
TW201535970A (zh) 用於微機電系統諧振器的驅動電路
CN107040243A (zh) 低频精密振荡器
CN102638247B (zh) 无晶振cmos时钟产生方法及电路
JP2006033783A (ja) プロセッサおよび水晶発振器エミュレータを備えた集積回路
US8552804B1 (en) Frequency synthesizers with dynamic calibration intervals
TW201717546A (zh) 調整時脈訊號中之工作周期的裝置與方法
JP2017010297A (ja) クロック信号生成回路、半導体集積回路装置、及び、電子機器
US7443255B2 (en) Oscillator circuit and method for adjusting oscillation frequency of same
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
TWI551034B (zh) 振盪器
JP2008311884A (ja) 発振周波数制御方法及び発振器
JP6880167B2 (ja) 計時回路、電子機器および計時回路の制御方法
US8076981B2 (en) Self-calibrating oscillator
CN107820681A (zh) 目标窗口内多曲线校准的合成器的快速粗调和精调校准
CN114978163A (zh) 一种鉴频电路、时钟校正电路、芯片以及信息处理装置
CN114826156A (zh) 振荡器电路输出频率的调节方法、装置、设备及存储介质
CN207490904U (zh) 一种片上低功耗高精度参考时钟
KR20220064637A (ko) 주파수 생성 장치 및 그의 주파수 보정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210430

R150 Certificate of patent or registration of utility model

Ref document number: 6880167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150