CN102638247B - 无晶振cmos时钟产生方法及电路 - Google Patents

Abstract

本发明是有关于无晶振CMOS时钟产生方法及时钟产生电路，其中的方法包括：利用数控振荡器产生高频正弦振荡信号；将高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求并输出；其中数控振荡器中的可变电容阵列受控于频率锁定控制信息，频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和降频处理后的时钟信号的频率差产生频率锁定控制信息。本发明能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了***的集成度以及稳定性，降低了***实现成本和功耗。

Description

无晶振CMOS时钟产生方法及电路

技术领域

本发明涉及时钟产生技术，特别是涉及一种无晶振CMOS时钟产生方法以及无晶振CMOS时钟产生电路。

背景技术

时钟信号对于很多电子产品来说是非常重要的，电子产品中的各元件可以在时钟信号的作用下协同工作。

目前，时钟产生方式主要包括如下三种：

方式一、利用锁相环(Phase Lock Loop，PLL)频率综合器产生时钟信号。锁相环频率综合器的一个具体例子如图1所示。

图1中的锁相环频率综合器主要包括：晶振、分频器(包括图1中的可编程分频器)、鉴频鉴相器、电荷泵、低通滤波器以及压控振荡器。鉴频鉴相器比较两个输入信号的相位，并产生与此相位差成正比的电压。低通滤波器滤除上述电压中的高频分量和噪声，以增加***的稳定性。压控振荡器受电压控制，输出相应的时钟信号，该时钟信号的频率通常是晶振频率的倍数，如整数倍或者小数倍。

方式二、利用体声波压电谐振器产生时钟信号。

体声波压电谐振器具有很高的Q值(可达到48000)，可以产生品质很好的振荡信号(如10MHz的时钟信号的相位噪声为-125dBc/Hz1kHz)，且可以通过MEMS(Micro-electromechanical System，微机电***)技术将体声波压电谐振器嵌入到芯片的封装中。

方式三、利用薄膜体声波谐振器产生时钟信号。

薄膜体声波谐振器(FBAR，Film Bulk Acoustic Resonator)利用了压电薄膜的物理特性，Q值较高(通常大于1000)，不但可以产生品质很好的振荡信号，而且，功耗非常低。另外，FBAR还具有较高的工作频率(如＞5GHz)、较低的温度系数以及可以采用IC(集成电路)工艺等特点。

发明人在实现本发明过程中发现：上述方式一存在片外实现且功耗高等问题；具体的，随着大规模集成电路技术的发展，芯片的集成度越来越高，芯片的面积越来越小，晶振通常采用片外实现的方式；然而片外实现方式会影响***的面积、成本以及可靠性；另外，晶振及其附加电路的功耗并不低，从而成为低功耗产品的一个发展瓶颈。上述方式二中的MEMS技术与目前主流的集成电路CMOS工艺不兼容，存在制作成本高且应用范围有限等问题。上述方式三虽然可以采用IC工艺，但是，由于压电薄膜需要一些特殊的材料如AIN、ZnO来制作，因此，与标准CMOS工艺流程并不兼容；另外，薄膜体声波谐振器和体声波压电谐振器一样，虽然可以嵌入到芯片的封装中，但是很难实现***的真正的全面集成。

发明内容

本发明的目的在于，克服现有的时钟产生技术存在的问题，而提供一种无晶振CMOS时钟产生方法及电路，所要解决的技术问题是，使能够提供高精度时钟信号的时钟产生电路的体积更小且功耗更低，并且可以利用低成本的CMOS技术在芯片内实现，从而进一步提高***的集成度以及稳定性，并降低***实现成本和功耗。

本发明的目的及解决其技术问题可采用以下的技术方案来实现。

依据本发明提出的一种无晶振CMOS时钟产生方法电路，包括：利用数控振荡器产生高频正弦振荡信号；将所述高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整所述时钟信号的占空比，使所述时钟信号的占空比满足预定时钟占空比要求，输出占空比调整后的时钟信号；其中，所述数控振荡器中的可变电容阵列受控于频率锁定控制信息，且所述频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和所述降频处理后的时钟信号的频率差产生频率锁定控制信息。

依据本发明提出的一种无晶振CMOS时钟产生电路，包括：数控振荡器，用于产生高频正弦振荡信号，并输出；电平转换模块，与所述数控振荡器连接，用于将所述高频正弦振荡信号转换为单端模式输出的方波信号；可编程分频器，与所述电平转换模块连接，用于根据预定分频比对所述方波信号进行降频处理，并输出降频处理后得到的具有预定频率的时钟信号；占空比校正电路，与所述可编程分频器连接，用于调整所述时钟信号的占空比，使所述时钟信号的占空比满足预定时钟占空比要求，输出占空比调整后的时钟信号；频率锁定模块，与所述可编程分频器连接，且在设置频率锁定控制信息的过程中，所述频率锁定模块还与外部晶振连接，用于根据所述外部晶振的输出信号和所述可编程分频器的输出信号的频率差产生频率锁定控制信息，并输出，所述频率锁定控制信息用于控制所述数控振荡器的可变电容阵列；非挥发性存储器，与所述频率锁定模块和数控振荡器分别连接，用于存储所述频率锁定模块输出的频率锁定控制信息，所述数控振荡器从所述非挥发性存储器处获取所述频率锁定控制信息。

本发明的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述数控振荡器包括：MOS管Mn1、Mn2、Mp1、Mp2和Mp3、LC谐振槽以及频率自校准模块；

所述MOS管Mn1、Mn2、Mp1和Mp2形成交叉耦合单元，用于为所述LC谐振槽提供负阻能量；所述MOS管Mp3与所述交叉耦合单元连接，用于为所述交叉耦合单元提供偏置尾电流；所述LC谐振槽包括：电感、固定电容和两组可变电容阵列，且所述电感、固定电容和两组可变电容阵列分别与所述交叉耦合单元连接，其中一组可变电容阵列受控于频率自校准模块，另一组可变电容阵列受控于所述频率锁定控制信息。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述频率自校准模块包括：温度传感器和与其连接的模数转换器，且所述模数转换器与所述交叉耦合单元连接。

较佳的，前述的无晶振CMOS时钟产生电路，其中每组可变电容阵列均包括多个可变电容单元，且每一个可变电容单元均包括：一个可变电容和一个与其连接的开关管。

较佳的，前述的无晶振CMOS时钟产生电路，其中可变电容包括：N型MOS变容管和P型MOS变容管，且N型MOS变容管和P型MOS变容管并联。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述数控振荡器还包括：幅度检测单元和共模反馈单元，且所述幅度检测单元和共模反馈单元分别与所述交叉耦合单元并接。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述电平转换模块包括：第一转换子模块，用于将数控振荡器输出的高频正弦振荡信号转换为单端模式正弦信号；第二转换子模块，用于将所述单端模式正弦信号转换为单端模式输出的方波信号。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述可编程分频器为采用级联式结构设计的可编程分频器。

较佳的，前述的无晶振CMOS时钟产生电路，其中所述可编程分频器中存储有预定分频比，且该预定分频比的数值可被修改；所述预定时钟占空比要求包括：50％。

借由上述技术方案，本发明的无晶振CMOS时钟产生方法及电路至少具有下列优点及有益效果：本发明通过仅在时钟信号的频率校准过程中使用晶振来设置数控振荡器中的可变电容阵列的频率锁定控制信息，即在时钟信号的频率校准之后，不再使用晶振，且执行时钟信号产生操作的各元件均与低成本的集成电路CMOS工艺完全兼容，避免了芯片外设置、不能够真正的全面集成以及高功耗等问题；从而本发明提供的无晶振CMOS时钟产生电路由于不需要在正常工作过程中使用晶振，且可以采用标准CMOS工艺将其集成于芯片中，因此，实现了真正的全集成单片时钟产生电路，不但可以使***电路的体积更小，功耗更低，成本也更低，而且还可以避免电路因受冲撞和震动而造成电路损坏的现象，进而本发明提高了***的集成度以及稳定性，并降低了***的实现成本和功耗。

综上所述，本发明在技术上有显著的进步，并具有明显的积极技术效果，成为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征以及优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有的锁相环频率综合器的示意图；

图2为本发明实施例的无晶振CMOS时钟产生电路的示意图；

图3为本发明实施例的数控振荡器的示意图；

图4为本发明实施例的可变电容的示意图；

图5为单个NMOS变容管和单个PMOS变容管的C-V特性曲线示意图；

图6为本发明的可变电容的C-V特性曲线示意图；

图7为频率锁定模块的工作原理示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的无晶振CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)时钟产生方法及电路其具体实施方式、结构、特征及功效，详细说明如后。

实施例一、无晶振CMOS时钟产生方法。

本实施例的方法是在数控振荡器的基础上产生高精度的时钟信号的方法。需要说明的是，本发明中的“无晶振”是指需要时钟信号的电子设备在正常使用过程中(如出厂后)不需要使用晶振，即电子设备的时钟信号并不是由晶振提供的；晶振仅在设置数控振荡器中的可变电容阵列的频率锁定控制信息时使用，如晶振仅在电子设备出厂之前或者电子设备维修时使用。

本实施例的方法具体包括：

首先，数控振荡器产生高频正弦振荡信号。这里的高频正弦振荡信号是经过数控振荡器差分处理后的信号，因此，该高频正弦振荡信号也可以称为差分正弦信号。本发明的数控振荡器可以为具有频率自校准功能(如基于温度的频率自校准功能)的数控振荡器，以保持恒定的振荡频率。该数控振荡器可以包括可变电容阵列(如两组可变电容阵列)，且可变电容阵列(如其中一组可变电容阵列)可以受控于频率锁定控制信息。该频率锁定控制信息应该是预先设置好的，并且在一次性设置完成后，可以不再需要重新设置；例如，在电子设备出厂时该频率锁定控制信息就已经设置好了，这样，在电子设备的正常使用过程中就不需要再进行设置操作了。本实施例可以采用现有的数控振荡器；然而，为了提高时钟信号的精度，本发明可以对现有的数控振荡器进行改进，如采用附图3示出的数控振荡器，该数控振荡器的具体结构如下述实施例二中的描述，在此不再详细说明。

其次，将数控振荡器产生的高频正弦振荡信号转换为单端模式输出的方波信号。本实施例可以采用现有的信号转换技术来实现高频正弦振荡信号到单端模式输出的方波信号的转换，例如，可以先将数控振荡器输出的高频正弦振荡信号转换为单端模式正弦信号，再将该单端模式正弦信号转换为单端模式输出的方波信号。本实施例可以采用现有的元件来实现上述的信号转换。

再次，根据预定分频比对上述转换后获得的方波信号进行降频处理，以得到预定频率的时钟信号。这里的预定分频比是根据电子设备对时钟频率的实际需求而预先设置的。本实施例可以采用现有的元件来实现上述的降频处理。

最后，调整上述降频处理得到的时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求，输出占空比调整后的时钟信号。占空比调整后输出的时钟信号即为本实施例为电子设备提供的无晶振的高精度时钟信号。这里的预定时钟占空比要求是根据电子设备对时钟信号的占空比的实际需求而预先设置的，可以为一个具体的数值，如50％。本实施例可以采用现有的元件来实现上述的占空比调整。

上述针对数控振荡器中的可变电容阵列设置其频率锁定控制信息的具体方式可以为：接收临时的外部晶振输出的信号以及降频处理后的时钟信号，确定两者之间的频率差，并根据该频率差产生频率锁定控制信息，该频率锁定控制信息可以存储起来，从而在电子设备正常使用时，可以根据该存储直接获得频率锁定控制信息，以控制数控振荡器中的可变电容阵列。上述设置过程也可以称为时钟信号的频率校准过程。

实施例二、无晶振CMOS时钟产生电路。该电路的结构如附图2所示。

图2中的无晶振CMOS时钟产生电路包括：数控振荡器101、电平转换模块102、可编程分频器103、占空比校正电路104、频率锁定模块105以及非挥发性存储器106。其中，数控振荡器101与电平转换模块102和非挥发性存储器106分别连接，可编程分频器103与电平转换模块102、占空比校正电路104以及频率锁定模块105分别连接，非挥发性存储器106与频率锁定模块105连接。

数控振荡器101主要用于产生高频正弦振荡信号(也可以称为差分正弦信号)，并向电平转换模块102输出该高频正弦振荡信号。数控振荡器101是产生时钟信号的核心电路，具有频率自校准功能，例如，当外界环境温度发生变化时，数控振荡器101可以通过其频率自校准功能保证输出振荡频率不变的高频正弦振荡信号。

数控振荡器101可以包括：五个MOS管(即Mn1、Mn2、Mp1、Mp2以及Mp3)、LC谐振槽以及频率自校准模块；另外，该数控振荡器101还可以包括：幅度检测单元203和共模反馈单元204。上述频率自校准模块可以具体为温度传感器201和与其连接的模数转换器202。

数控振荡器101的一个具体的例子如附图3所示。

图3中，五个MOS管中的四个MOS管即Mn1、Mn2、Mp1和Mp2形成交叉耦合单元，交叉耦合单元主要用于为LC谐振槽提供负阻能量，另一个MOS管即Mp3与上述交叉耦合单元连接，且Mp3主要用于为交叉耦合单元提供偏置尾电流。LC谐振槽包括：一个电感L、一个固定电容C以及可变电容阵列，且电感L、固定电容C和两组可变电容阵列分别与上述交叉耦合单元连接；其中的可变电容阵列可以分为两组，一组由m个可变电容Cf和m个开关管Tf组成(m＞2)，受控于温度传感器201，当外界环境温度发生变化时，时钟信号会发生偏移，温度传感器201在检测到温度的变化后，通过模数转换器202为该组可变电容阵列提供数字信号，可以改变可变电容的大小，从而调整其输出的信号的频率；另一组由n个可变电容Cr和n个开关管Tr组成(n＞2)，受控于频率锁定控制信息(即从图2的非挥发性存储器106中读取出的频率锁定控制信息)。幅度检测单元203和共模反馈单元204分别与上述交叉耦合单元并接，且幅度检测单元203和共模反馈单元204的作用包括：使数控振荡器101的输出信号的幅度保持在一个固定的范围内(即输出信号幅度保持稳定)，这样，不仅有利于后级电路的处理，而且提高了数控振荡器101的相位噪声性能。

上述可变电容Cf或者Cr的一个具体的例子如附图4所示。

图4中，可变电容Cf或者Cr包括一个N型MOS(即NMOS)变容管Mn0和一个P型MOS(即PMOS)变容管Mp0，且Mn0和Mp0并联连接。单个的NMOS变容管和单个的PMOS变容管的C-V特性曲线如附图5所示。

从图5可以看出，无论是单个的NMOS变容管，还是单个的PMOS变容管，其C-V特性曲线都比较陡峭，也就是说，即便是控制电压Vctrl发生很小的变化，单个的NMOS变容管和单个的PMOS变容管的可变电容值都会随着产生较大的变化，这种现象不利于数控振荡器101的频率调整。

图6示出了本发明的采用Mn0和Mp0并联连接的可变电容的C-V特性曲线。从图6可以看出，相比于图5中的NMOS变容管和PMOS变容管的C-V特性曲线来说，本发明的可变电容的C-V特性曲线要平坦的多，因此，该结构的可变电容更适合应用于数控振荡器101中。

电平转换模块102主要用于将数控振荡器101输出的高频正弦振荡信号转换为单端模式输出的方波信号，以便于后续电路的处理。电平转换模块102可以包括：第一转换子模块和第二转换子模块。第一转换子模块主要用于将数控振荡器101输出的高频正弦振荡信号转换为单端模式正弦信号，并向第二转换子模块输出该单端模式正弦信号；第二转换子模块主要用于将其接收到的单端模式正弦信号转换为单端模式输出的方波信号。电平转换模块102也可以采用其它方式实现信号的转换。

可编程分频器103主要用于根据预定分频比对电平转换模块102输出的方波信号进行降频处理，得到具有预定频率的时钟信号，并向占空比校准电路104输出该时钟信号。可编程分频器103可以采用级联式结构设计的可编程分频器。上述预定分频比可以存储在可编程分频器103中，且该预定分频比可以根据所需时钟信号的频率改变，即本发明可以通过改变预定分频比的大小来使无晶振CMOS时钟产生电路对外提供不同频率的时钟信号，而时钟信号的性能却不会发生改变。

占空比校正电路104主要用于调整其接收到的时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求，并输出占空比调整后的时钟信号，从而为电子设备中的其它元件提供高精度的时钟信号。上述预定时钟占空比要求可以为一个具体的数值如50％，且预定时钟占空比要求可以存储在占空比校正电路104中。

频率锁定模块105主要在设置数控振荡器101的频率锁定控制信息的过程中发挥作用，在成功设置完成后，频率锁定模块105可以不再继续工作。在设置频率锁定控制信息的过程中，频率锁定模块105主要用于接收外部晶振的输出信号和可编程分频器的输出信号，并确定两者的频率差，从而根据该频率差产生频率锁定控制信息(也可以称为控制字)，并将该频率锁定控制信息存储在非挥发性存储器106中，即频率锁定模块105通过将可编程分频器103输出的时钟信号与高精度的时钟信号进行比对，以确立一组合适的控制字，该控制字可以控制选取数控振荡器101的可变电容，从而保证晶振CMOS时钟产生电路可以对外提供高稳定性的时钟信号。

本发明的频率锁定模块105执行的操作可以只是在无晶振CMOS时钟产生电路所在的芯片正式使用前进行，即实现一次性校准。所以当校准完毕以后，所述的频率锁定模块就不需要再工作。如要获得不同的时钟频率，通过更改分频比的大小即可，不影响时钟信号的性能。

本发明的频率锁定模块105的工作原理如附图7所示。

图7中，频率锁定模块105的输入包括可编程分频器103的输出和外部晶振的输出，频率锁定的过程由使能信号控制。当无晶振CMOS时钟产生电路第一次工作时(如出厂时)，使能信号为高电平，表示开始进行频率校准的过程。图7中的目标信号是数控振荡器101产生的高频正弦振荡信号经过电平转换模块102以及可编程分频器103处理后的输出。图7中的参考信号是外部晶振输出的稳定的高精度时钟信号，两者经过计数器来比较频率的高低。REF信号和CLK信号的能够被识别的最小频率差值由计数器的位数决定，计数器的位数越高，能够比较出的频率差就越小，即频率比较的分辨率就越高；当然，计数器的电路也会越复杂。具体的频率比较过程是在图7中的增减计数器和状态机中进行的。如果CLK信号的计数器达到高位状态，而REF信号的计数器还没有被复位，则说明CLK信号的频率比较高，要求寄存器存储的值要增加，从而增加数控振荡器101中的LC谐振槽的电容值，降低振荡频率；相反，如果REF信号的计数器被复位，而CLK信号的计数器还在低位，则说明CLK信号的频率比较低，要求寄存器存储的值要减小，从而减小数控振荡器101中的LC谐振槽的电容值，提高振荡频率。经过几次比较过程，最后REF信号和CLK信号的频率相等，CLK信号的频率精度和外部晶振的时钟信号的频率精度相同，从而频率校准过程结束。此时，使能信号变为低电平，寄存器中的n位字节被存储到非挥发性存储器106中。下次无晶振CMOS时钟产生电路上电时，数控振荡器101中的Cr组可变电容阵列的控制字可以直接从非挥发性存储器106中读出，频率锁定模块105不需要工作，也就不再需要晶振了。

非挥发性存储器106主要用于存储频率锁定模块105输出的频率锁定控制信息，从而数控振荡器101可以从非挥发性存储器106处读取频率锁定控制信息。该非挥发性存储器106可以具体为ROM等。

以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已经以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种无晶振CMOS时钟产生方法，其特征在于，适用于需要时钟信号且在时钟信号的频率校准后不需要使用晶振的电子设备，所述方法包括：

利用数控振荡器产生高频正弦振荡信号；

将所述高频正弦振荡信号转换为单端模式输出的方波信号；

根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；

调整所述时钟信号的占空比，使所述时钟信号的占空比满足预定时钟占空比要求，输出占空比调整后的时钟信号；

其中，所述数控振荡器中的可变电容阵列受控于频率锁定控制信息，且所述频率锁定控制信息的设置方式包括：在时钟信号的频率校准过程中，根据外部晶振的输出信号和所述降频处理后的时钟信号的频率差产生频率锁定控制信息。

2.一种无晶振CMOS时钟产生电路，其特征在于，适用于需要时钟信号且在时钟信号的频率校准后不需要使用晶振的电子设备，所述无晶振CMOS时钟产生电路包括：

数控振荡器，用于产生高频正弦振荡信号，并输出；

电平转换模块，与所述数控振荡器连接，用于将所述高频正弦振荡信号转换为单端模式输出的方波信号；

可编程分频器，与所述电平转换模块连接，用于根据预定分频比对所述方波信号进行降频处理，并输出降频处理后得到的具有预定频率的时钟信号；

占空比校正电路，与所述可编程分频器连接，用于调整所述时钟信号的占空比，使所述时钟信号的占空比满足预定时钟占空比要求，输出占空比调整后的时钟信号；

频率锁定模块，与所述可编程分频器连接，且在设置频率锁定控制信息的过程中，所述频率锁定模块还与外部晶振连接，用于在时钟信号的频率校准过程中，根据所述外部晶振的输出信号和所述可编程分频器的输出信号的频率差产生频率锁定控制信息，并输出，所述频率锁定控制信息用于控制所述数控振荡器的可变电容阵列；

非挥发性存储器，与所述频率锁定模块和数控振荡器分别连接，用于存储所述频率锁定模块输出的频率锁定控制信息，所述数控振荡器从所述非挥发性存储器处获取所述频率锁定控制信息。

3.根据权利要求2所述的无晶振CMOS时钟产生电路，其特征在于，所述数控振荡器包括：MOS管Mn1、Mn2、Mp1、Mp2和Mp3、LC谐振槽以及频率自校准模块；

所述MOS管Mn1、Mn2、Mp1和Mp2形成交叉耦合单元，用于为所述LC谐振槽提供负阻能量；

所述MOS管Mp3与所述交叉耦合单元连接，用于为所述交叉耦合单元提供偏置尾电流；

所述LC谐振槽包括：电感、固定电容和两组可变电容阵列，且所述电感、固定电容和两组可变电容阵列分别与所述交叉耦合单元连接，其中一组可变电容阵列受控于频率自校准模块，另一组可变电容阵列受控于所述频率锁定控制信息。

4.根据权利要求3所述的无晶振CMOS时钟产生电路，其特征在于，所述频率自校准模块包括：温度传感器和与其连接的模数转换器，且所述模数转换器与所述交叉耦合单元连接。

5.根据权利要求3所述的无晶振CMOS时钟产生电路，其特征在于，每组可变电容阵列均包括多个可变电容单元，且每一个可变电容单元均包括：一个可变电容和一个与其连接的开关管。

6.根据权利要求5所述的无晶振CMOS时钟产生电路，其特征在于，所述可变电容包括：N型MOS变容管和P型MOS变容管，且所述N型MOS变容管和P型MOS变容管并联。

7.根据权利要求3或4或5或6所述的无晶振CMOS时钟产生电路，其特征在于，所述数控振荡器还包括：幅度检测单元和共模反馈单元，且所述幅度检测单元和共模反馈单元分别与所述交叉耦合单元并接。

8.根据权利要求2或3或4或5或6所述的无晶振CMOS时钟产生电路，其特征在于，所述电平转换模块包括：

第一转换子模块，用于将数控振荡器输出的高频正弦振荡信号转换为单端模式正弦信号；

第二转换子模块，用于将所述单端模式正弦信号转换为单端模式输出的方波信号。

9.根据权利要求2或3或4或5或6所述的无晶振CMOS时钟产生电路，其特征在于，所述可编程分频器为采用级联式结构设计的可编程分频器。

10.根据权利要求2或3或4或5或6所述的无晶振CMOS时钟产生电路，其特征在于，所述可编程分频器中存储有预定分频比，且该预定分频比的数值可被修改；所述预定时钟占空比要求包括：50％。