JP6863556B2 - Multilayer capacitor and its manufacturing method - Google Patents

Multilayer capacitor and its manufacturing method Download PDF

Info

Publication number
JP6863556B2
JP6863556B2 JP2016216762A JP2016216762A JP6863556B2 JP 6863556 B2 JP6863556 B2 JP 6863556B2 JP 2016216762 A JP2016216762 A JP 2016216762A JP 2016216762 A JP2016216762 A JP 2016216762A JP 6863556 B2 JP6863556 B2 JP 6863556B2
Authority
JP
Japan
Prior art keywords
ceramic
manufacturing
block
multilayer capacitor
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016216762A
Other languages
Japanese (ja)
Other versions
JP2017204627A (en
Inventor
ウーン キム、ジュン
ウーン キム、ジュン
ハク チョイ、チャン
ハク チョイ、チャン
ファ リー、チ
ファ リー、チ
ホーン キム、チャン
ホーン キム、チャン
ヒー ナム、クワン
ヒー ナム、クワン
ヤン キム、ドー
ヤン キム、ドー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017204627A publication Critical patent/JP2017204627A/en
Application granted granted Critical
Publication of JP6863556B2 publication Critical patent/JP6863556B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205—Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3215—Barium oxides or oxide-forming salts thereof

Description

本発明は、積層型キャパシター及びその製造方法に関するものである。 The present invention relates to a multilayer capacitor and a method for manufacturing the same.

積層型キャパシター（ＭＬＣＣ：Ｍｕｌｔｉｌａｙｅｒｅｄ Ｃａｐａｃｉｔｏｒ）は、小型でありながらも高容量が保障され、且つ実装が容易である利点を有する電子部品であって、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピューター、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの種々の電子製品の回路基板に取り付けられ、電気を充電または放電させる役割を担うチップ形態のコンデンサーである。 Multilayer capacitors (MLCCs) are electronic components that have the advantages of being compact, with high capacity guaranteed, and easy to mount, and are liquid crystal displays (LCDs: Liquid Crystal Display) and plasma display panels. A chip that is attached to the circuit board of various electronic products such as video equipment such as (PDP: Plasma Display Panel), computers, mobile information terminals (PDA: Personal Digital Assistants) and mobile phones, and plays a role of charging or discharging electricity. It is a form of capacitor.

近年、電子製品の小型化及び高速化の傾向に伴い、上記積層型キャパシターにおいても、超小型化及び超高容量化が要求されるとともに、ＤＣ電圧の印加時における容量の低下を防止するように、優れたＤＣ特性及び耐電圧特性を有する高信頼性が要求されている。 In recent years, with the trend of miniaturization and high speed of electronic products, the above-mentioned multilayer capacitors are also required to be ultra-compact and ultra-high capacity, and to prevent a decrease in capacity when a DC voltage is applied. , High reliability with excellent DC characteristics and withstand voltage characteristics is required.

したがって、上記積層型キャパシターの高信頼性を実現するためには、誘電体層及び内部電極の薄層化が求められるだけでなく、製品の製造工程上、焼成時に低温で急速に焼成を行う焼成工程が必要であるため、このような低温／急速焼成工程に適した材料の開発が要求されている。 Therefore, in order to realize high reliability of the laminated capacitor, not only thinning of the dielectric layer and the internal electrode is required, but also firing is performed rapidly at a low temperature during firing in the product manufacturing process. Since a process is required, the development of a material suitable for such a low temperature / rapid firing process is required.

韓国公開特許第２００７−００２３２２８号公報Korean Publication No. 2007-0023228 特開２０１１−２５６０９１号公報Japanese Unexamined Patent Publication No. 2011-256091

本発明の目的は、低温で急速な焼成処理が可能となるように構成され、高い誘電率及び高い信頼性を同時に確保することができる積層型キャパシター及びその製造方法を提供することにある。 An object of the present invention is to provide a laminated capacitor which is configured to enable rapid firing processing at a low temperature and can simultaneously secure high dielectric constant and high reliability, and a method for producing the same.

本発明の一側面は、キャパシター本体の誘電体層が、強誘電体を含むと共に内側部分（コア部）と外殻部分（シェル部）から構成されるコア（ｃｏｒｅ）−シェル（ｓｈｅｌｌ）構造を有し、且つシェル部上に１〜２ｎｍの厚さのコーティング膜がさらに形成された複数のブロック状セラミック組成物を少なくとも２層以上積層することでなる積層型キャパシターを提供する。 One aspect of the present invention is a core-shell structure in which the dielectric layer of the capacitor body contains a ferroelectric substance and is composed of an inner portion (core portion) and an outer shell portion (shell portion). Provided is a laminated capacitor in which at least two or more layers of a plurality of block-shaped ceramic compositions having a coating film having a thickness of 1 to 2 nm further formed on the shell portion are laminated.

本発明の他の側面は、誘電体層を形成するためのセラミックシートに用いられるセラミック組成物を製造し、上記セラミック組成物は、Ｂａ（ＯＨ）２に金属異物とＴｉＯ２を添加してシードを合成する段階と、上記シードに粒成長抑制剤を添加した後、粒成長させて、シードをコア−シェル構造に形成する段階と、上記シードのモル比を調節する段階と、上記シードの表面に単分子型吸着剤をパッチ（ｐａｔｃｈ）させた後、硝酸塩または塩酸塩形態の金属イオンを添加してから反応させて、１〜２ｎｍのコーティング膜を形成する段階と、上記コーティング膜が形成されたシードを乾燥することで、ブロック状粉末を製造する段階と、を含んで製造される積層型キャパシターの製造方法を提供する。 Another aspect of the present invention is to produce a ceramic composition used for a ceramic sheet for forming a dielectric layer, which is seeded by adding a metallic foreign substance and TiO 2 to Ba (OH) 2. The step of synthesizing the seed, the step of adding a grain growth inhibitor to the seed and then growing the grain to form the seed into a core-shell structure, the step of adjusting the molar ratio of the seed, and the surface of the seed. After patching a monomolecular type adsorbent to the ceramic ion, a nitrate or a metal ion in the form of a hydrochloride is added and then reacted to form a coating film having a diameter of 1 to 2 nm, and the coating film is formed. Provided is a step of producing a block-shaped powder by drying the seeds, and a method of producing a laminated capacitor produced by including.

本発明の一実施形態によると、積層型キャパシターの高い誘電率及び高い信頼性を同時に確保することができるという効果がある。 According to one embodiment of the present invention, there is an effect that high dielectric constant and high reliability of the multilayer capacitor can be ensured at the same time.

本発明の一実施形態による積層セラミックキャパシターの概略的な構造を示した斜視図である。It is a perspective view which showed the schematic structure of the multilayer ceramic capacitor by one Embodiment of this invention. 図１に示すＩ−Ｉ'線を切断面とした場合の積層セラミックキャパシターの断面図である。It is sectional drawing of the multilayer ceramic capacitor when the line I-I'shown in FIG. 1 is a cut surface. 図２においてＡ部分を拡大して示した断面図である。FIG. 2 is an enlarged cross-sectional view showing a portion A in FIG. 図１において内部電極の積層構造を示した分離斜視図である。FIG. 1 is a separated perspective view showing a laminated structure of internal electrodes in FIG. 本発明の一実施形態によるセラミック組成物をＳＴＥＭ−ＥＤＳで示した写真である。It is a photograph which showed the ceramic composition by one Embodiment of this invention by STEM-EDS. 本発明の一実施形態によるセラミック組成物を製造する方法を順に示したフローチャートである。It is a flowchart which showed the method of manufacturing the ceramic composition by one Embodiment of this invention in order. 本発明の一実施形態による積層型キャパシターを製造する方法を順に示したフローチャートである。It is a flowchart which showed the method of manufacturing the laminated capacitor by one Embodiment of this invention in order.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention can be transformed into various other embodiments, and the scope of the invention is not limited to the embodiments described below. Also, embodiments of the present invention are provided to more fully explain the present invention to those having average knowledge in the art. Therefore, the shape and size of the elements in the drawings may be enlarged or reduced (or highlighted or simplified) for a clearer explanation.

なお、各実施形態の図面に示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。 The components having the same function within the scope of the same idea shown in the drawings of each embodiment will be described using the same reference numerals.

さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていないない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。 Further, in the entire specification, "including" a component does not mean to exclude the other component unless a different explanation is given, but may further include the other component. It means that you can do it.

図１及び図２を参照すると、本実施形態による積層セラミックキャパシター１００は、本体１１０と、第１及び第２外部電極１３１、１３２と、を含む。 Referring to FIGS. 1 and 2, the multilayer ceramic capacitor 100 according to the present embodiment includes a main body 110 and first and second external electrodes 131 and 132.

本実施形態を明確に説明するために本体１１０の方向を定義すると、図面上に表示されたＬ、Ｗ、及びＴはそれぞれ、長さ方向、幅方向、及び厚さ方向を示す。 When the direction of the main body 110 is defined to clearly explain the present embodiment, L, W, and T displayed on the drawing indicate the length direction, the width direction, and the thickness direction, respectively.

ここで、厚さ方向は、誘電体層１１１が積層された積層方向と同一の概念として用いることができる。 Here, the thickness direction can be used as the same concept as the stacking direction in which the dielectric layers 111 are laminated.

また、本体１１０の形状は特に制限されず、例えば、略六面体形状を有することができる。 The shape of the main body 110 is not particularly limited, and may have, for example, a substantially hexahedral shape.

また、本実施形態では、説明の便宜のために、誘電体層１１１が積層されて成る本体１１０の壁面のうち、厚さ方向Ｔにおいて互いに対向する一対の面を第１面及び第２面、上記第１面と第２面とを接続し、且つ長さ方向Ｌにおいて互いに対向する一対の面を第３面及び第４面、これに垂直に交差し、且つ幅方向において互いに対向する一対の面を第５面及び第６面と定義する。 Further, in the present embodiment, for convenience of explanation, among the wall surfaces of the main body 110 in which the dielectric layers 111 are laminated, a pair of surfaces facing each other in the thickness direction T are the first surface and the second surface. A pair of surfaces that connect the first surface and the second surface and face each other in the length direction L are intersecting the third and fourth surfaces perpendicularly to each other and facing each other in the width direction. The faces are defined as the fifth and sixth faces.

本体１１０は、活性領域１１５と、マージン部である上部カバー１１２及び下部カバー１１３と、からなる。 The main body 110 includes an active region 115, and an upper cover 112 and a lower cover 113 which are margin portions.

活性領域１１５はキャパシター１００の容量形成に寄与する部分であって、複数の誘電体層１１１と、複数の第１内部電極１２１及び複数の第２内部電極１２２と、を含む。 The active region 115 is a portion that contributes to the capacitance formation of the capacitor 100, and includes a plurality of dielectric layers 111, a plurality of first internal electrodes 121, and a plurality of second internal electrodes 122.

このような活性領域１１５は、複数の誘電体層１１１と、各々の誘電体層１１１を間に挟んで交互に配置される第１内部電極１２１及び第２内部電極１２２と、を厚さ方向Ｔに積層してから焼成したものである。 In such an active region 115, a plurality of dielectric layers 111 and first internal electrodes 121 and second internal electrodes 122 that are alternately arranged with the respective dielectric layers 111 interposed therebetween are arranged in the thickness direction T. It is baked after laminating on.

誘電体層１１１は焼結された状態であって、隣接する誘電体層１１１の間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認することが困難な程度に一体化された状態とすることができる。 The dielectric layer 111 is in a sintered state, and the boundary between adjacent dielectric layers 111 is difficult to confirm without using a scanning electron microscope (SEM). It can be in an integrated state.

図３を参照すると、誘電体層１１１は、強誘電体を含む高誘電率のセラミック粉末１１１ａを少なくとも２層以上、好ましくは３層〜５層にわたって積層することにより構成される。 Referring to FIG. 3, the dielectric layer 111 is formed by laminating at least two or more layers, preferably three to five layers, of a ceramic powder 111a having a high dielectric constant containing a ferroelectric substance.

セラミック粉末１１１ａを形成する材料は、例えば、ＢａＴｉＯ３（チタン酸バリウム）系のものであって、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶した（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３、またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などを含むことができるが、本発明に係るセラミック粉末の形成材料はこれらに限定されるものではない。 The material forming the ceramic powder 111a is, for example, be of BaTiO 3 (barium titanate) based, Ca (calcium) in BaTiO 3, etc. Zr (zirconium) is solid-solved part (Ba 1-x Ca x) TiO 3, Ba (Ti 1-y Ca y) O 3, and (Ba 1-x Ca x) (Ti 1-y Zr y) O 3 or Ba (Ti 1-y Zr y ) O 3, However, the material for forming the ceramic powder according to the present invention is not limited thereto.

また、セラミック粉末１１１ａは、内側のコア部（ｃｏｒｅ）と表層部であるシェル部（ｓｈｅｌｌ）からなるコア−シェル構造を有し、図５に示すように、上記シェル部上に１〜２ｎｍの厚さのコーティング膜がさらに形成されて、略四面体からなるブロック状にそれぞれ構成される。 Further, the ceramic powder 111a has a core-shell structure composed of an inner core portion (core) and a shell portion (shell) which is a surface layer portion, and as shown in FIG. 5, 1 to 2 nm on the shell portion. A thick coating film is further formed to form blocks of substantially tetrahedrons.

この際、上記コーティング膜の厚さが２ｎｍを超えると、各粉末のコーティング膜が互いに凝集するため膜の形態が維持されず、島（ｉｓｌａｎｄ）状に（点在する島のように）凝集塊が形成されてしまうという問題が発生する恐れがある。その一方で、上記コーティング膜の厚さが１ｎｍ未満であると、層の形態が安定して維持されず、却って焼成時の焼結性を阻害する原因となり得る。 At this time, if the thickness of the coating film exceeds 2 nm, the coating films of the respective powders agglomerate with each other, so that the morphology of the film is not maintained, and agglomerates in an island shape (like scattered islands). May occur. On the other hand, if the thickness of the coating film is less than 1 nm, the morphology of the layer is not stably maintained, which may rather hinder the sinterability during firing.

また、上記コーティング膜は、アルカリ金属原子を含む単分子型吸着剤と、硝酸塩または塩酸塩形態の添加剤と、を反応させることで形成することができる。 Further, the coating film can be formed by reacting a monatomic adsorbent containing an alkali metal atom with an additive in the form of nitrate or hydrochloride.

この際、上記単分子型吸着剤としては、例えば、分子型電解質またはケトン系の物質を用いることができ、上記アルカリ金属は、原子番号が２０以下のアルカリ金属元素であって、例えば、Ｎａ（ナトリウム）、Ｋ（カリウム）、またはＬｉ（リチウム）の少なくとも一つとすることができる。 At this time, as the monomolecular adsorbent, for example, a molecular electrolyte or a ketone substance can be used, and the alkali metal is an alkali metal element having an atomic number of 20 or less, for example, Na ( It can be at least one of sodium), K (potassium), or Li (lithium).

一方、製造されたセラミック粉末１１１ａは、粒の大きさ（粒径など）が全て異なった状態であるため、上下に積層した時に、それぞれのセラミック粉末１１１ａの間には空隙（ｖｏｉｄ）が生じ得る。そのため、上記のような粒の大きさのばらつきによって生じる空隙を除去し、セラミック粉末１１１ａの積層時の高さを設計通りにするために、誘電体層１１１にはガラス（ｇｌａｓｓ）１１１ｂをさらに含ませることができる。 On the other hand, since the produced ceramic powders 111a are in a state in which the grain sizes (particle size, etc.) are all different, voids may occur between the ceramic powders 111a when they are laminated one above the other. .. Therefore, in order to remove the voids caused by the variation in grain size as described above and to make the height of the ceramic powder 111a at the time of lamination as designed, the dielectric layer 111 further contains glass 111b. Can be made.

この際、ガラス１１１ｂは、１００モルのセラミック粉末１１１ａに対して含有比率（モル比）が１〜５モル％となるように含まれることができる。ガラス１１１ｂの含量比が１モル％未満である場合、本体１１０の焼成時に誘電体層が十分に焼結されないという問題が発生し得る。また、ガラス１１１ｂの含量比が５モル％を超える場合、本体１１０の誘電体特性が十分に発現されないという問題が発生し得る。 At this time, the glass 111b can be contained so that the content ratio (molar ratio) is 1 to 5 mol% with respect to 100 mol of the ceramic powder 111a. If the content ratio of the glass 111b is less than 1 mol%, there may be a problem that the dielectric layer is not sufficiently sintered when the main body 110 is fired. Further, when the content ratio of the glass 111b exceeds 5 mol%, there may be a problem that the dielectric property of the main body 110 is not sufficiently exhibited.

図４を参照すると、第１内部電極１２１及び第２内部電極１２２は互いに異なる極性を有する電極であって、誘電体層１１１の積層方向において互いに対向するように配置され、第１内部電極１２１と第２内部電極１２２の間に配置された誘電体層１１１によって互いに電気的に絶縁されるようにすることができる。 Referring to FIG. 4, the first internal electrode 121 and the second internal electrode 122 are electrodes having different polarities, are arranged so as to face each other in the stacking direction of the dielectric layer 111, and are arranged with the first internal electrode 121. Dielectric layers 111 arranged between the second internal electrodes 122 can be made to be electrically insulated from each other.

第１内部電極１２１及び第２内部電極１２２の各々は、本体１１０内の長さ方向Ｌに沿ってそれぞれ延在し、第１内部電極１２１及び第２内部電極１２２の各々は、一方の端部が本体１１０の長さ方向Ｌにおける両端面を形成する第３面及び第４面にそれぞれ露出するように配置することができる。 Each of the first internal electrode 121 and the second internal electrode 122 extends along the length direction L in the main body 110, and each of the first internal electrode 121 and the second internal electrode 122 has one end. Can be arranged so as to be exposed on the third surface and the fourth surface forming both end surfaces in the length direction L of the main body 110, respectively.

また、本体１１０の長さ方向Ｌにおける両端面を形成する第３面及び第４面に露出した第１内部電極１２１及び第２内部電極１２２の一方の端部は、本体１１０の長さ方向Ｌにおける両端面を形成する第３及面び第４面に露出した箇所において第１外部電極１３１及び第２外部電極１３２とそれぞれ電気的に接続されるようにすることができる。 Further, one end of the first internal electrode 121 and the second internal electrode 122 exposed on the third and fourth surfaces forming both end faces in the length direction L of the main body 110 is formed by the length direction L of the main body 110. It is possible to electrically connect the first external electrode 131 and the second external electrode 132 at the portions exposed on the third and fourth surfaces forming the both end surfaces of the above.

上述のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、互いに対向する第１内部電極１２１と第２内部電極１２２との間に電荷が蓄積される。この際、積層型キャパシター１００の静電容量は、誘電体層１１１の積層方向に沿って第１内部電極１２１と第２内部電極１２２とが互いに重なり合う重複領域の面積に比例する。 With the above configuration, when a predetermined voltage is applied to the first and second external electrodes 131 and 132, electric charges are accumulated between the first internal electrode 121 and the second internal electrode 122 facing each other. .. At this time, the capacitance of the laminated capacitor 100 is proportional to the area of the overlapping region where the first internal electrode 121 and the second internal electrode 122 overlap each other along the stacking direction of the dielectric layer 111.

また、第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定することができ、例えば、本体１１０のサイズを考慮して、０．０５〜２．５μｍの範囲内となるように決定することができるが、本発明における内部電極１２１、１２２の厚みは、このような寸法に限定されるものではない。 Further, the thicknesses of the first and second internal electrodes 121 and 122 can be determined according to the application, and are in the range of 0.05 to 2.5 μm in consideration of the size of the main body 110, for example. However, the thicknesses of the internal electrodes 121 and 122 in the present invention are not limited to such dimensions.

また、第１及び第２内部電極１２１、１２２は導電性金属で形成され、本実施形態ではニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明における内部電極１２１，１２２の形成材料はこれらに限定されるものではない。 Further, the first and second internal electrodes 121 and 122 are formed of a conductive metal, and a material such as nickel (Ni) or a nickel (Ni) alloy can be used in the present embodiment, but the internal electrodes 121 in the present invention. , 122 The forming material is not limited to these.

上記導電性金属の印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明における導電性金属の印刷方法は、これらに限定されるものではない。 As the printing method of the conductive metal, a screen printing method, a gravure printing method, or the like can be used, but the printing method of the conductive metal in the present invention is not limited to these.

上記カバーは上部カバー１１２及び下部カバー１１３を含む。 The cover includes an upper cover 112 and a lower cover 113.

図面を参照すると、上部カバー１１２は、活性領域１１５において最上部に配置された第１内部電極１２１の上面に所定の厚さとなるように形成された部分であり、下部カバー１１３は、活性領域１１５において最下部に配置された第２内部電極１２２の下面に所定の厚さとなるように形成された部分である。 With reference to the drawings, the upper cover 112 is a portion formed on the upper surface of the first internal electrode 121 arranged at the uppermost portion in the active region 115 so as to have a predetermined thickness, and the lower cover 113 is the active region 115. It is a portion formed on the lower surface of the second internal electrode 122 arranged at the lowermost portion so as to have a predetermined thickness.

このような上部カバー１１２及び下部カバー１１３は、例えば、活性領域１１５に含まれる誘電体層１１１を、キャパシター１００の本体１１０における活性領域１１５の上部と下部にそれぞれ少なくとも一つ以上積層することで形成することができる。 Such an upper cover 112 and a lower cover 113 are formed by, for example, laminating at least one or more dielectric layers 111 included in the active region 115 on the upper portion and the lower portion of the active region 115 in the main body 110 of the capacitor 100. can do.

第１及び第２外部電極１３１、１３２は、本体１１０の長さ方向Ｌにおける両端面を形成する第３及び第４面に配置され、第１及び第２内部電極１２１、１２２が第３面と第４面にそれぞれ露出した部分とそれぞれ接触して電気的に接続される。 The first and second external electrodes 131 and 132 are arranged on the third and fourth surfaces forming both end faces in the length direction L of the main body 110, and the first and second internal electrodes 121 and 122 are the third surface. Each of the exposed portions on the fourth surface is in contact with each other and electrically connected.

この際、第１及び第２外部電極１３１、１３２は、本体１１０の壁面のうち、厚さ方向Ｔにおいて互いに対向する第１面及び第２面の一部まで延在させる形で設けることができる。 At this time, the first and second external electrodes 131 and 132 can be provided so as to extend to a part of the first surface and the second surface facing each other in the thickness direction T on the wall surface of the main body 110. ..

また、第１及び第２外部電極１３１、１３２は、必要に応じて、本体１１０の壁面のうち、幅方向Ｗにおいて互いに対向する第５面及び第６面の一部まで延在させる形で設けることができ、それにより、本体１１０に対する外部電極１３１、１３２の固着強度を向上させることができる。 Further, the first and second external electrodes 131 and 132 are provided so as to extend to a part of the fifth and sixth surfaces of the wall surface of the main body 110 facing each other in the width direction W, if necessary. This makes it possible to improve the adhesion strength of the external electrodes 131 and 132 to the main body 110.

かかる第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストを印刷したり塗布したりする方法により形成することができる。 The first and second external electrodes 131 and 132 can be formed by a method of printing or applying a conductive paste containing a conductive metal.

上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、またはこれらの合金を含むことができるが、本発明において用いられる導電性材料は、これらに限定されるものではない。 The conductive metal may include nickel (Ni), copper (Cu), palladium (Pd), gold (Au), or an alloy thereof, but the conductive material used in the present invention is limited to these. It is not something that is done.

一方、必要に応じて、第１及び第２外部電極１３１、１３２の表面に、ニッケル（Ｎｉ）またはスズ（Ｓｎ）などを用いてめっき層（不図示）をさらに形成することができる。 On the other hand, if necessary, a plating layer (not shown) can be further formed on the surfaces of the first and second external electrodes 131 and 132 by using nickel (Ni), tin (Sn) or the like.

積層型キャパシターの製造方法
以下、本発明の一実施形態による積層型キャパシター１００の製造方法を図６および図７に示すフローチャートを用いて説明する。 Method for Manufacturing a Stacked Capacitor Hereinafter, a method for manufacturing a stacked capacitor 100 according to an embodiment of the present invention will be described with reference to the flowcharts shown in FIGS. 6 and 7.

先ず、本発明の誘電体層１１１を形成するのに使用されるセラミック組成物を製造する方法について説明する。 First, a method for producing a ceramic composition used for forming the dielectric layer 111 of the present invention will be described.

本実施形態に係るセラミック組成物は、先ず、Ｂａ（ＯＨ）２を準備し（ステップＳ１０）、このＢａ（ＯＨ）２に結晶軸比の値を高めるために金属異物を添加し（ステップＳ２１）、ＴｉＯ２をさらに添加して（ステップＳ２２）、シードを合成する（ステップＳ２０）。 In the ceramic composition according to the present embodiment, first, Ba (OH) 2 is prepared (step S10), and a metallic foreign substance is added to the Ba (OH) 2 in order to increase the value of the crystal axis ratio (step S21). , TiO 2 is further added (step S22) to synthesize seeds (step S20).

次に、上記シードに粒成長抑制剤を添加し（ステップＳ３１）、誘電体粉末の結晶性を上昇させながら粒成長させて、シードをコア−シェル構造に形成する（ステップＳ３０）。 Next, a grain growth inhibitor is added to the seed (step S31), and the grain is grown while increasing the crystallinity of the dielectric powder to form the seed into a core-shell structure (step S30).

次に、上記粒成長したシードのモル比を調節する（ステップＳ４０）。 Next, the molar ratio of the grain-grown seed is adjusted (step S40).

上記モル比が調節されたシードは、水系で重量比が約２０〜４０重量％の固形分を有するスラリー状に分散している。 The seeds having an adjusted molar ratio are dispersed in a slurry having a solid content having a weight ratio of about 20 to 40% by weight in an aqueous system.

したがって、上記シードに単分子型吸着剤を添加してシードの表面にパッチさせた後、硝酸塩または塩酸塩形態の金属イオンを添加して反応させて（ステップＳ５１）、図５に示すように、シードのシェル部に１〜２ｎｍの厚さのコーティング膜を形成する（ステップＳ５０）。 Therefore, a monomolecular adsorbent is added to the seed to patch the surface of the seed, and then a nitrate or a metal ion in the form of a hydrochloride is added and reacted (step S51), as shown in FIG. A coating film having a thickness of 1 to 2 nm is formed on the shell portion of the seed (step S50).

この際、上記単分子型吸着剤としては分子型電解質またはケトン系の物質を用いることができ、上記アルカリ金属原子はＮａ（ナトリウム）またはＫ（カリウム）などの金属元素とすることができる。 At this time, a molecular electrolyte or a ketone substance can be used as the monomolecular adsorbent, and the alkali metal atom can be a metal element such as Na (sodium) or K (potassium).

次に、上記コーティング膜が形成されたシードを乾燥する（ステップＳ６０）ことで、ブロック状の粉末形態からなるセラミック組成物が完成する。 Next, the seed on which the coating film is formed is dried (step S60) to complete a ceramic composition in the form of a block-shaped powder.

本実施形態の積層型キャパシター１００を製造するためには、先ず、上記のような方法により製造されたセラミック組成物を用いて、複数のセラミックシートを製造する（ステップＳ１１０）。 In order to manufacture the laminated capacitor 100 of the present embodiment, first, a plurality of ceramic sheets are manufactured using the ceramic composition produced by the method as described above (step S110).

上記セラミックシートは、本体１１０の活性領域１１５と上部カバー１１２及び下部カバー１１３に含まれる誘電体層１１１を形成するためのものである。 The ceramic sheet is for forming the active region 115 of the main body 110 and the dielectric layer 111 included in the upper cover 112 and the lower cover 113.

上記セラミックシートは、セラミック粉末、ポリマー、及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどによりキャリアフィルム上に塗布及び乾燥することで、数μｍの厚さのシート（ｓｈｅｅｔ）状となるように製作することが可能である。 The ceramic sheet is prepared by mixing ceramic powder, polymer, solvent, etc. to produce a slurry, and the slurry is applied onto a carrier film with a doctor blade or the like and dried to obtain a sheet having a thickness of several μm. It is possible to manufacture it so that it has a shape.

この際、追加材料として、セラミック組成物の間に配置されるようにガラス（ｇｌａｓｓ）をさらに添加することができる。 At this time, as an additional material, glass can be further added so as to be arranged between the ceramic compositions.

上記ガラスは、セラミック組成物１００モルに対する含有比率（モル比）が１〜５モル％となるように含まれることができる。 The glass can be contained so that the content ratio (molar ratio) with respect to 100 mol of the ceramic composition is 1 to 5 mol%.

次に、上記それぞれのセラミックシートの少なくとも一面に、ニッケルなどの導電性粉末を含む導電性ペーストを所定の厚さの層となるように印刷することで、第１及び第２内部電極１２１、１２２を形成する（ステップＳ１２０）。 Next, by printing a conductive paste containing a conductive powder such as nickel on at least one surface of each of the above ceramic sheets so as to form a layer having a predetermined thickness, the first and second internal electrodes 121 and 122 are printed. (Step S120).

また、第１及び第２内部電極１２１、１２２の各々は、セラミックシートの長さ方向Ｌにおける一方の端部が本体部１１０の両端面（第３面と第４面）にそれぞれ露出するように形成することができる。 Further, each of the first and second internal electrodes 121 and 122 is such that one end portion in the length direction L of the ceramic sheet is exposed to both end surfaces (third surface and fourth surface) of the main body portion 110, respectively. Can be formed.

この際、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明における印刷方法は、これらに限定されるものではない。 At this time, as the printing method of the conductive paste, a screen printing method, a gravure printing method, or the like can be used, but the printing method in the present invention is not limited to these.

次に、第１及び第２内部電極１２１、１２２が形成された複数のセラミックシートを、それぞれのセラミックシートを挟んで第１及び第２内部電極１２１、１２２が互いに対向して配置されるように積層する。そして、その上面と下面に内部電極１２１、１２２が形成されていないセラミックシートを配置した後、加圧することで積層体を製造する（ステップＳ１３０）。 Next, a plurality of ceramic sheets on which the first and second internal electrodes 121 and 122 are formed are arranged so that the first and second internal electrodes 121 and 122 face each other with the respective ceramic sheets interposed therebetween. Laminate. Then, after arranging ceramic sheets on which the internal electrodes 121 and 122 are not formed on the upper surface and the lower surface thereof, a laminated body is manufactured by applying pressure (step S130).

次に、上記積層体を１個のキャパシターに対応する領域毎に切断することでチップ化し、焼成することで、厚さ方向Ｔにおいて互いに対向する第１面及び第２面を壁面として有し、第１及び第２内部電極１２１、１２２の各々の一端が交互に露出しており、長さ方向Ｌにおける両端面を形成する第３及び第４面を壁面としてさらに有し、幅方向Ｗにおいて互いに対向する第５及び第６面を壁面としてさらに有する本体１１０を製造する（ステップＳ１４０）。 Next, the laminate is formed into chips by cutting each region corresponding to one capacitor, and fired to have first and second surfaces facing each other in the thickness direction T as wall surfaces. One ends of the first and second internal electrodes 121 and 122 are alternately exposed, and the third and fourth surfaces forming both end faces in the length direction L are further provided as wall surfaces, and each other is provided in the width direction W. A main body 110 having the fifth and sixth surfaces facing each other as a wall surface is manufactured (step S140).

この際、上記積層体を成すセラミックシート内のセラミック組成物はブロック状の構造を有しており、相互接触が点接触でなく面接触となった状態で焼成されるため、焼成速度を速くすることができる。 At this time, the ceramic composition in the ceramic sheet forming the laminated body has a block-like structure and is fired in a state where the mutual contact is not a point contact but a surface contact, so that the firing rate is increased. be able to.

また、このようなセラミック組成物の相互間における面接触は、セラミックシートの添加剤がグレイン内で全体的に拡散することを抑制する作用をもたらすため、セラミック組成物におけるコア部分に高誘電率の領域を確保することが可能となる。 Further, since the surface contact between the ceramic compositions has an effect of suppressing the total diffusion of the additives of the ceramic sheet in the grain, the core portion of the ceramic composition has a high dielectric constant. It is possible to secure an area.

したがって、このようなセラミックシートの特性により、積層型キャパシター１００の誘電率及び信頼性を同時に向上させる効果を期待することができる。 Therefore, due to the characteristics of such a ceramic sheet, the effect of simultaneously improving the dielectric constant and reliability of the laminated capacitor 100 can be expected.

次に、本体１１０の長さ方向Ｌにおいて両端面を形成する第３及び第４面の上に、第１及び第２内部電極１２１、１２２が露出している部分とそれぞれ電気的に接続されるように、導電性ペーストを用いて第１及び第２外部電極１３１、１３２を形成する（ステップＳ１５０）。 Next, the first and second internal electrodes 121 and 122 are electrically connected to the exposed portions on the third and fourth surfaces forming both end surfaces in the length direction L of the main body 110, respectively. As described above, the first and second external electrodes 131 and 132 are formed using the conductive paste (step S150).

この際、第１及び第２外部電極１３１、１３２はディッピングまたはローラーなどの方法により形成することができるが、本発明における外部電極１３１、１３２の形成方法は、これらの方法に限定されるものではない。 At this time, the first and second external electrodes 131 and 132 can be formed by a method such as dipping or a roller, but the method for forming the external electrodes 131 and 132 in the present invention is not limited to these methods. Absent.

次に、上記のように形成したキャパシタを焼成して積層型キャパシター１００を完成する（ステップＳ１６０）。 Next, the capacitor formed as described above is fired to complete the laminated capacitor 100 (step S160).

従来の誘電体層１１１の製造方法は、母材として球状の粒形状を有するＢａＴｉＯ３と、添加剤としての無定形金属酸化物粉末とを混合し、有機溶剤を溶媒として均一に分散させた後、それをシート状に成形してから乾燥することで製造していた。 In the conventional method for producing the dielectric layer 111, BaTIO 3 having a spherical grain shape as a base material and an amorphous metal oxide powder as an additive are mixed and uniformly dispersed using an organic solvent as a solvent. , It was manufactured by molding it into a sheet and then drying it.

しかし、上記誘電体層１１１は、添加剤として用いられる金属酸化物粉末の高い活性化エネルギー（ａｃｔｉｖａｔｉｏｎ ｅｎｅｒｇｙ）により、過度な粒成長が生じて信頼性が低下する。そのため、低速かつ高温となる条件下での焼成は可能であるが、急速かつ低温となる条件下での焼成や、薄層化した状態での焼成は困難であるという問題があった。 However, the reliability of the dielectric layer 111 is lowered due to excessive grain growth due to the high activation energy of the metal oxide powder used as an additive. Therefore, although it is possible to bake under conditions of low speed and high temperature, there is a problem that it is difficult to bake under conditions of rapid and low temperature or in a thin layered state.

上記の問題を解消するために、添加剤として用いられる金属酸化物粉末を２０ｎｍ以下の粒径を有するナノ金属酸化物に製造する技術や、添加剤をＢａＴｉＯ３の表面にコーティングする技術が知られている。 In order to solve the above problems, a technique for producing a metal oxide powder used as an additive into a nanometal oxide having a particle size of 20 nm or less and a technique for coating the surface of BaTIO 3 with the additive are known. ing.

しかし、上記ナノ金属酸化物の場合、微粒分散の限界により、急速かつ低温となる条件下での焼成や薄層化した状態での焼成の効果が高くない。 However, in the case of the nanometal oxide, the effect of firing under conditions of rapid and low temperature or firing in a thin layer state is not high due to the limitation of fine particle dispersion.

また、上記添加剤をＢａＴｉＯ３の表面にコーティングする技術の場合、過度な粒成長の発生は一部抑えることができるが、粒子同士の点接触の焼結特性を示す幾何学的（Ｇｅｏｍｅｔｒｉｃ）特性により、依然として長い焼成時間が必要となる。 Further, in the case of the technique of coating the surface of BaTiO 3 with the above additive, the occurrence of excessive grain growth can be partially suppressed, but the geometric property (Geometric property) showing the sintering property of the point contact between the particles. Therefore, a long firing time is still required.

以上より、本実施形態によると、誘電体層を成すセラミック組成物がコア−シェル構造を有し、このうちシェル部上に１〜２ｎｍの厚さのコーティング膜が形成されることで、硝酸塩または塩酸塩などの添加剤が母材とは速く反応するが、概ねシェル部でのみ部分的に反応し、コア部に至るまで完全に拡散することは最小限に抑えられるため、低温で急速な焼成が可能となる。 From the above, according to the present embodiment, the ceramic composition forming the dielectric layer has a core-shell structure, and a coating film having a thickness of 1 to 2 nm is formed on the shell portion of the ceramic composition to form a nitrate or a nitrate. Additives such as hydrochloride react quickly with the base metal, but generally react only partially at the shell and minimize complete diffusion to the core, resulting in rapid firing at low temperatures. Is possible.

したがって、このような材料で誘電体層１１１及びキャパシター１００の本体１１０を製造すると、積層型キャパシター１００の高誘電率及び高信頼性を同時に確保することができる。 Therefore, when the dielectric layer 111 and the main body 110 of the capacitor 100 are manufactured from such a material, the high dielectric constant and high reliability of the laminated capacitor 100 can be ensured at the same time.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to this, and various modifications and modifications are made within the scope of the technical idea of the present invention described in the claims. It is clear to those with ordinary knowledge in the art that this is possible.

１００ 積層型キャパシター
１１０ 本体
１１１ 誘電体層
１１１ａ セラミック組成物
１１１ｂ ガラス
１１２ 上部カバー
１１３ 下部カバー
１１５ 活性領域
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極 100 Stacked Capacitor 110 Body 111 Dielectric Layer 111a Ceramic Composition 111b Glass 112 Top Cover 113 Bottom Cover 115 Active Regions 121, 122 First and Second Internal Electrodes 131, 132 First and Second External Electrodes

Claims (8)

複数の誘電体層、及び前記複数の誘電体層の各々を挟んで交互に配置される第１及び第２内部電極を含む本体と、
前記本体の長手方向における両端面上にそれぞれ配置され、前記両端面上に前記第１及び第２内部電極がそれぞれ露出している部分とそれぞれ電気的に接続されるように構成される第１及び第２外部電極と、
を含み、
前記複数の誘電体層の各々は、強誘電体を含むコア−シェル構造を有し、且つ前記コア−シェル構造を構成するシェル部の表面上に１〜２ｎｍの厚さのコーティング膜がさらに形成された複数のブロック状セラミック組成物が少なくとも２層以上コーティング膜が互いに面接触した状態で積層されてなり、
前記コーティング膜が、アルカリ金属原子を含む単分子型吸着剤と、硝酸塩または塩酸塩形態の添加剤と、を反応させることで形成される、
積層型キャパシター。 A main body including a plurality of dielectric layers and first and second internal electrodes arranged alternately with each of the plurality of dielectric layers interposed therebetween.
The first and second internal electrodes are arranged on both end faces in the longitudinal direction of the main body, and are configured to be electrically connected to the exposed portions of the first and second internal electrodes on both end faces, respectively. With the second external electrode
Including
Each of the plurality of dielectric layers has a core-shell structure containing a ferroelectric substance, and a coating film having a thickness of 1 to 2 nm is further formed on the surface of the shell portion constituting the core-shell structure. Ri Na plurality of block-shaped ceramic compositions are laminated in a state in which at least two layers coated film is in surface contact with each other,
The coating film is formed by reacting a monatomic adsorbent containing an alkali metal atom with an additive in the form of a nitrate or a hydrochloride.
Multilayer capacitor. 前記単分子型吸着剤が分子型電解質またはケトン系の物質を含み、
前記アルカリ金属原子がＮａ（ナトリウム）またはＫ（カリウム）である、
請求項１に記載の積層型キャパシター。 The monomolecular adsorbent contains a molecular electrolyte or a ketone substance and contains
The alkali metal atom is Na (sodium) or K (potassium),
The multilayer capacitor according to claim 1. 前記複数の誘電体層の各々は、前記複数のブロック状セラミック組成物の間に配置されるガラス（ｇｌａｓｓ）をさらに含む、
請求項１または２に記載の積層型キャパシター。 Each of the plurality of dielectric layers further comprises glass disposed between the plurality of block ceramic compositions.
The multilayer capacitor according to claim 1 or 2. 前記複数の誘電体層の各々は、セラミック粉末に対してガラスを含有させた材料から形成され、
１００モルの前記セラミック粉末に対する含有比率が１〜５モル％となるように前記ガラスが含まれている、
請求項３に記載の積層型キャパシター。 Each of the plurality of dielectric layers is formed from a material containing glass relative to the ceramic powder.
The glass is contained so that the content ratio of 100 mol to the ceramic powder is 1 to 5 mol%.
The multilayer capacitor according to claim 3. ブロック状セラミック組成物を少なくとも２層以上積層してセラミックシートを製造する段階と、
前記セラミックシートに、導電性ペーストを用いて第１及び第２内部電極パターンをそれぞれ形成する段階と、
前記第１及び第２内部電極パターンが形成されたセラミックシートを交互に積層した後、加圧することで、積層体を製造する段階と、
前記第１及び第２内部電極パターンの一部がそれぞれ露出するように前記積層体を切断した後、焼成することで、第１及び第２内部電極を含む本体を製造する段階と、
前記本体に、前記第１及び第２内部電極がそれぞれ露出している部分とそれぞれ電気的に接続されるように、導電性ペーストを用いて第１及び第２外部電極を形成する段階と、
前記第１及び第２外部電極が形成された本体を焼成する段階と、
を含み、
前記ブロック状セラミック組成物は、少なくとも、
Ｂａ（ＯＨ）２に金属異物とＴｉＯ２を添加してシードを合成する段階と、
前記シードに粒成長抑制剤を添加した後、粒成長させて、シードをコア−シェル構造に形成する段階と、
前記シードのモル比を調節する段階と、
前記シードの表面に単分子型吸着剤をパッチさせた後、硝酸塩または塩酸塩形態の金属イオンを添加して反応させることで、１〜２ｎｍの厚みを有するコーティング膜を形成する段階と、
前記コーティング膜が形成されたシードを乾燥することでブロック状粉末を製造する段階と、
により製造され、
前記セラミックシートを製造する段階で、前記セラミックシートは複数のブロック状セラミック組成物をコーティング膜が互いに面接触した状態で積層して製造される、
積層型キャパシターの製造方法。 At the stage of manufacturing a ceramic sheet by laminating at least two layers of the block-shaped ceramic composition, and
At the stage of forming the first and second internal electrode patterns on the ceramic sheet using the conductive paste, respectively.
A stage of manufacturing a laminated body by alternately laminating ceramic sheets on which the first and second internal electrode patterns are formed and then pressurizing the ceramic sheets.
A step of manufacturing a main body including the first and second internal electrodes by cutting the laminate so that a part of the first and second internal electrode patterns is exposed and then firing the laminate.
A step of forming the first and second external electrodes using the conductive paste so that the first and second internal electrodes are electrically connected to the exposed portions of the main body, respectively.
The stage of firing the main body on which the first and second external electrodes are formed, and
Including
The block-shaped ceramic composition is at least
The stage of synthesizing seeds by adding metallic foreign matter and TiO 2 to Ba (OH) 2 and
A step of adding a grain growth inhibitor to the seed and then growing the seed to form a seed into a core-shell structure.
The step of adjusting the molar ratio of the seed and
A step of forming a coating film having a thickness of 1 to 2 nm by patching the surface of the seed with a monomolecular adsorbent and then adding a metal ion in the form of nitrate or hydrochloride to react.
The stage of producing a block-shaped powder by drying the seed on which the coating film is formed, and
Produced by,
At the stage of producing the ceramic sheet, the ceramic sheet is produced by laminating a plurality of block-shaped ceramic compositions in a state where the coating films are in surface contact with each other.
A method for manufacturing a multilayer capacitor. 前記ブロック状セラミック組成物の製造方法において、
前記単分子型吸着剤がアルカリ金属原子を含むと共に、
分子型電解質またはケトン系の物質を含み、
前記アルカリ金属原子がＮａ（ナトリウム）またはＫ（カリウム）である、
請求項５に記載の積層型キャパシターの製造方法。 In the method for producing a block-shaped ceramic composition,
The monomolecular adsorbent contains an alkali metal atom and
Contains molecular electrolytes or ketones
The alkali metal atom is Na (sodium) or K (potassium),
The method for manufacturing a multilayer capacitor according to claim 5. 前記セラミックシートを製造する段階で、
前記セラミックシートは、積層されたブロック状セラミック組成物の間にガラスをさらに配置して製造される、
請求項５または請求項６に記載の積層型キャパシターの製造方法。 At the stage of manufacturing the ceramic sheet
The ceramic sheet is manufactured by further arranging glass between the laminated block ceramic compositions.
The method for manufacturing a multilayer capacitor according to claim 5 or 6. 前記セラミックシートは、１００モルの前記ブロック状セラミック組成物に対する含有比率が１〜５モル％となるようにガラスを含む、
請求項７に記載の積層型キャパシターの製造方法。 The ceramic sheet contains glass so that the content ratio of 100 mol to the block-shaped ceramic composition is 1 to 5 mol%.
The method for manufacturing a multilayer capacitor according to claim 7.
JP2016216762A 2016-05-12 2016-11-04 Multilayer capacitor and its manufacturing method Active JP6863556B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0057965 2016-05-12
KR1020160057965A KR102642908B1 (en) 2016-05-12 2016-05-12 Multilayered Capacitor and Manufacturing Method the Same

Publications (2)

Publication Number Publication Date
JP2017204627A JP2017204627A (en) 2017-11-16
JP6863556B2 true JP6863556B2 (en) 2021-04-21

Family

ID=60321582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216762A Active JP6863556B2 (en) 2016-05-12 2016-11-04 Multilayer capacitor and its manufacturing method

Country Status (2)

Country Link
JP (1) JP6863556B2 (en)
KR (1) KR102642908B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289500B2 (en) * 1994-07-19 2002-06-04 株式会社村田製作所 Manufacturing method of ceramic raw material powder
JP2001240466A (en) * 2000-02-28 2001-09-04 Taiyo Yuden Co Ltd Porcelain of dielectrics and electronic parts of laminated ceramics
JP4779689B2 (en) * 2005-03-22 2011-09-28 Ｔｄｋ株式会社 Powder manufacturing method, powder and multilayer ceramic capacitor using the powder
KR100716124B1 (en) 2005-08-23 2007-05-10 학교법인 인제학원 Coated barium titanate particle and preparation method thereof
JP2011256091A (en) 2010-06-11 2011-12-22 Murata Mfg Co Ltd Dielectric ceramic and laminated ceramic capacitor using the same

Also Published As

Publication number Publication date
JP2017204627A (en) 2017-11-16
KR102642908B1 (en) 2024-03-04
KR20170127647A (en) 2017-11-22

Similar Documents

Publication Publication Date Title
US11605505B2 (en) Multilayer ceramic electronic component
KR101933417B1 (en) Dielectric Powder and Multilayered Capacitor Using the Same
JP2021121035A (en) Multilayer ceramic capacitor
US20210327650A1 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component
US11574773B2 (en) Multilayer electronic component
CN112309718B (en) Multilayer electronic component
JP2014049435A (en) Conductive paste composition for external electrode, multilayered ceramic electronic component including the same, and manufacturing method thereof
US20210265114A1 (en) Multilayer electronic component and manufacturing method thereof
US8936737B2 (en) Conductive paste for internal electrodes, multilayer ceramic electronic component using the same, and method of manufacturing the same
JP2022105470A (en) Laminated electronic component
US9208946B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US20230326673A1 (en) Multilayer electronic component
JP6863556B2 (en) Multilayer capacitor and its manufacturing method
US20220208462A1 (en) Multilayer electronic component
KR20150093022A (en) Multi-layered ceramic electronic part, manufacturing method thereof and board having the same mounted thereon
KR101444613B1 (en) Composite conductive powder, Paste compound for termination electrode and manufacturing method of multilayer ceramic capacitor
US11955286B2 (en) Multilayered electronic component and method of manufacturing the same
US11791095B2 (en) Multilayer electronic component
US20230260709A1 (en) Multilayer electronic component
US20230290574A1 (en) Ceramic electronic component
JP2023099470A (en) Laminate-type electronic component
KR20230057161A (en) Ceramic electronic component
JP2023079141A (en) Multilayer ceramic capacitor
JP2022105266A (en) Laminated electronic component
JP2022111041A (en) Multilayered electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210323

R150 Certificate of patent or registration of utility model

Ref document number: 6863556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250