JP6861871B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP6861871B2 JP6861871B2 JP2020072357A JP2020072357A JP6861871B2 JP 6861871 B2 JP6861871 B2 JP 6861871B2 JP 2020072357 A JP2020072357 A JP 2020072357A JP 2020072357 A JP2020072357 A JP 2020072357A JP 6861871 B2 JP6861871 B2 JP 6861871B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- display device
- semiconductor
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 150
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 description 377
- 239000000758 substrate Substances 0.000 description 85
- 239000010410 layer Substances 0.000 description 82
- 238000000034 method Methods 0.000 description 79
- 239000013078 crystal Substances 0.000 description 45
- 239000000463 material Substances 0.000 description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 28
- 239000001301 oxygen Substances 0.000 description 28
- 229910052760 oxygen Inorganic materials 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 27
- 230000006870 function Effects 0.000 description 23
- 239000010409 thin film Substances 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 125000004430 oxygen atom Chemical group O* 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000002411 adverse Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- -1 for example Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 230000017105 transposition Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HMERQROICABIOC-UHFFFAOYSA-N [O-2].[Zn+2].[Sn+2]=O.[In+3] Chemical compound [O-2].[Zn+2].[Sn+2]=O.[In+3] HMERQROICABIOC-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Description
本発明は表示装置、表示装置の作製方法および電子機器に関する。 The present invention relates to a display device, a method for manufacturing the display device, and an electronic device.
液晶表示装置やＥＬ（Ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの表示
装置の駆動方式は、パッシブマトリクス方式とアクティブマトリクス方式とに大別できる
。このうち、アクティブマトリクス方式は、パッシブマトリクス方式と比較して、低消費
電力化、高精細化、基板の大型化等が可能であるため、テレビ受像器や携帯電話等の画像
表示部に広く採用されている。
The drive system of a display device such as a liquid crystal display device or an EL (Electroluminescence) display device can be roughly classified into a passive matrix method and an active matrix method. Of these, the active matrix method is widely used in image display units such as television receivers and mobile phones because it can reduce power consumption, increase definition, and increase the size of the substrate compared to the passive matrix method. Has been done.
駆動方式としてアクティブマトリクス方式が適用されたパネルは、大型化及び高精細化が
進み、画像表示部の駆動状態を制御するための駆動回路にも高い性能が求められている。
例えば、単結晶シリコン基板などの移動度が非常に高い材料を用いて駆動回路を形成して
樹脂等で封止した、高性能な半導体集積回路（以下、集積回路とも記載する。）を作製し
、当該集積回路をＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式やＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式を用いて画像表示部の形成された基板に実装する
技術が採用されている（例えば、ＣＯＧ方式については特許文献１を参照。）。
Panels to which the active matrix method is applied as the drive method are becoming larger and finer, and high performance is also required for the drive circuit for controlling the drive state of the image display unit.
For example, a high-performance semiconductor integrated circuit (hereinafter, also referred to as an integrated circuit) in which a drive circuit is formed using a material having extremely high mobility such as a single crystal silicon substrate and sealed with a resin or the like is manufactured. , The integrated circuit is a COG (Chip on Glass) method or TAB (Tape Au).
A technique of mounting on a substrate on which an image display unit is formed by using a synchronized bonding method is adopted (for example, refer to Patent Document 1 for the COG method).
ＣＯＧ方式やＴＡＢ方式では、集積回路の備える駆動回路と画像表示部間の配線引き回し
距離を極力短くするために、集積回路は、画像表示部の周辺に、画像表示部に近接して設
置される。なお、表示装置において、集積回路が設置されているため画像表示部として機
能しない画像表示部周辺領域は、「額縁部分」などと呼ばれる。
In the COG method and the TAB method, the integrated circuit is installed in the vicinity of the image display unit and close to the image display unit in order to shorten the wiring routing distance between the drive circuit provided in the integrated circuit and the image display unit as much as possible. .. In the display device, the area around the image display unit that does not function as the image display unit because the integrated circuit is installed is called a “frame portion” or the like.
近年、より大きなサイズの画像表示部を筐体に設置する（つまり、画像表示部の大きさを
保ったまま製品を小型化できる）、表示装置のデザイン性を高めるといった観点から、表
示装置の額縁部分をいかに小さくするか（いわゆる、狭額縁化。）が、製品を設計する上
での重要な要素の一つと位置付けられている。
In recent years, from the viewpoint of installing a larger size image display unit in the housing (that is, the product can be miniaturized while maintaining the size of the image display unit) and improving the design of the display device, the frame of the display device How to make the part smaller (so-called narrowing the frame) is positioned as one of the important factors in designing the product.
また、電子看板などの大型の表示装置では、複数枚の表示装置を並べて擬似的に１枚のデ
ィスプレイ（マルチディスプレイなどとも言われる。）として用いる、といった使用方法
が採用されている。この場合、視認者に対して複数枚の表示装置をあたかも一枚の表示装
置と認識させるためには、各表示装置の額縁部分を極力小さくし、隣接する表示装置の画
像表示部を極力近接させることが望まれている。
Further, in a large display device such as an electronic signboard, a usage method is adopted in which a plurality of display devices are arranged side by side and used as a pseudo single display (also referred to as a multi-display or the like). In this case, in order for the viewer to recognize a plurality of display devices as if they were one display device, the frame portion of each display device is made as small as possible, and the image display units of adjacent display devices are made as close as possible. Is desired.
表示装置の狭額縁化を達成する方法としては、例えば特許文献２のように、基板の裏面側
（つまり、画像表示部が形成されていない面。）に集積回路を設置し、画像表示部側から
折り返すようにして集積回路に配線を電気的に接続する技術が開示されている。
As a method of achieving a narrow frame of the display device, for example, as in Patent Document 2, an integrated circuit is installed on the back surface side of the substrate (that is, the surface on which the image display unit is not formed), and the image display unit side. A technique for electrically connecting a wiring to an integrated circuit by folding back from is disclosed.
しかしながら上述の方法を用いて基板の裏面側に集積回路を設置した場合、集積回路と画
像表示部を電気的に接続する配線の距離が長くなるため、表示装置の性能が低下する原因
となる。
However, when the integrated circuit is installed on the back surface side of the substrate by using the above method, the distance between the integrated circuit and the wiring for electrically connecting the image display unit becomes long, which causes the performance of the display device to deteriorate.
また、配線部分が露出しているため、表示装置の設置環境等により配線部分が変質する、
表示装置に外部から負荷が加わること配線部分が劣化（例えば断線など。）するなど、表
示装置の信頼性の観点からも好ましい構造とは言えない。
In addition, since the wiring part is exposed, the wiring part may change in quality depending on the installation environment of the display device.
It cannot be said that the structure is preferable from the viewpoint of the reliability of the display device, for example, the wiring portion deteriorates (for example, disconnection) due to an external load applied to the display device.
上記問題に鑑み、本発明は、額縁サイズが小さく、高性能かつ信頼性の高い表示装置を提
供することを課題の一つとする。
In view of the above problems, one of the problems of the present invention is to provide a display device having a small frame size, high performance and high reliability.
また、上述表示装置の作製方法を提供することを課題の一つとする。 Another issue is to provide a method for manufacturing the above-mentioned display device.
また、上述表示装置を備える、付加価値の高い電子機器を提供することを課題の一つとす
る。
Another issue is to provide a high value-added electronic device equipped with the above-mentioned display device.
駆動回路を構成するトランジスタの半導体膜として、単結晶半導体基板から分離した単結
晶半導体膜を用いた構成とすることで、駆動回路を、高い駆動性能を備えた薄膜構造とす
る。そして、画像表示部を、少なくとも一部が駆動回路と重なる状態に、駆動回路上に配
した構成とする。
The drive circuit has a thin film structure with high drive performance by using a single crystal semiconductor film separated from the single crystal semiconductor substrate as the semiconductor film of the transistors constituting the drive circuit. Then, the image display unit is arranged on the drive circuit so that at least a part of the image display unit overlaps with the drive circuit.
ＣＯＧ方式やＴＡＢ方式では、駆動回路を備える集積回路を画像表示部に重ねると、表示
画像の一部が集積回路に遮られてしまうため、画像表示部に近接した位置（つまり、画像
表示部外周部より外側。）に集積回路を設置する必要がある。この方法では少なくとも集
積回路のサイズ（駆動回路のサイズに加え、駆動回路などを封止する樹脂のサイズも含む
。）以上の額縁部分が、表示装置に生じてしまう。
In the COG method and the TAB method, when an integrated circuit provided with a drive circuit is superimposed on the image display unit, a part of the displayed image is blocked by the integrated circuit, so that the position close to the image display unit (that is, the outer circumference of the image display unit). It is necessary to install an integrated circuit on the outside of the part. In this method, a frame portion larger than the size of the integrated circuit (including the size of the resin that seals the drive circuit and the like is included in addition to the size of the drive circuit) is generated in the display device.
これに対し、表示装置を上述構造とすることにより、駆動回路と画像表示部を重ねること
で画像表示部からの駆動回路のはみ出しを少なく、または無くすことができるため、額縁
部分のサイズを小さくできる。
On the other hand, by adopting the above-mentioned structure of the display device, it is possible to reduce or eliminate the protrusion of the drive circuit from the image display unit by overlapping the drive circuit and the image display unit, so that the size of the frame portion can be reduced. ..
また、駆動回路の性能低下を抑制するため、駆動回路と画素表示部を電気的に接続する配
線についても少なくとも一部が画像表示部と重なる構造とする。
Further, in order to suppress deterioration of the performance of the drive circuit, at least a part of the wiring for electrically connecting the drive circuit and the pixel display unit is configured to overlap with the image display unit.
ＣＯＧ方式、ＴＡＢ方式を用いた場合、集積回路と画像表示部の間には少なからず隙間が
生じ、基板の面方向に当該隙間を横切って配線を引き回し、集積回路と画像表示部を電気
的に接続する必要があるため、配線の引き回し距離が長くなる。
When the COG method and the TAB method are used, a not a little gap is generated between the integrated circuit and the image display unit, and wiring is routed across the gap in the surface direction of the substrate to electrically connect the integrated circuit and the image display unit. Since it is necessary to connect, the wiring routing distance becomes long.
これに対し、表示装置を上述構造とすることにより、駆動回路または画像表示部と重なる
位置で配線を引き回し、駆動回路と画像表示部を電気的に接続することができるため、配
線の引き回し距離を非常に短くでき、表示装置の性能低下を抑制できる。
On the other hand, by adopting the above-mentioned structure of the display device, the wiring can be routed at a position overlapping the drive circuit or the image display unit, and the drive circuit and the image display unit can be electrically connected. It can be made very short, and deterioration of the performance of the display device can be suppressed.
また、各種電子機器に上述記載の表示装置を用いることにより、画像表示部の大きさを保
ったまま製品を小型化できる、表示装置のデザイン性を高めることができるため、電子機
器の付加価値を高めることができる。
Further, by using the display device described above for various electronic devices, the product can be miniaturized while maintaining the size of the image display unit, and the design of the display device can be enhanced, so that the added value of the electronic device can be added. Can be enhanced.
すなわち、本発明の一態様は、ベース基板と、ベース基板上の走査線駆動回路および信号
線駆動回路と、走査線駆動回路および信号線駆動回路を覆う第１の層間膜と、第１の層間
膜上に設けられ、走査線駆動回路および信号線駆動回路と電気的に接続された配線と、配
線を覆う第２の層間膜と、第２の層間膜上に設けられ、配線により走査線駆動回路および
信号線駆動回路と電気的に接続された、複数の画素をマトリクス状に備える画像表示部と
、を有し、走査線駆動回路および信号線駆動回路の少なくとも一方は画像表示部と重なり
、配線は少なくとも一部が画像表示部と重なり、走査線駆動回路および信号線駆動回路の
備えるトランジスタの活性層が、単結晶半導体基板から分離した単結晶半導体薄膜を用い
て構成されることを特徴とする表示装置である。
That is, one aspect of the present invention is a base substrate, a scanning line driving circuit and a signal line driving circuit on the base substrate, a first interlayer film covering the scanning line driving circuit and the signal line driving circuit, and a first interlayer layer. A wiring provided on the membrane and electrically connected to the scanning line driving circuit and the signal line driving circuit, a second interlayer film covering the wiring, and a scanning line driven by the wiring provided on the second interlayer film. It has an image display unit that is electrically connected to the circuit and a signal line drive circuit and has a plurality of pixels in a matrix, and at least one of the scan line drive circuit and the signal line drive circuit overlaps the image display unit. The wiring is characterized in that at least a part of it overlaps with the image display unit, and the active layer of the transistor included in the scanning line driving circuit and the signal line driving circuit is formed by using a single crystal semiconductor thin film separated from the single crystal semiconductor substrate. It is a display device to be used.
表示装置を上述のように、第１の層間膜および第２の層間膜に挟まれた配線により、走査
線駆動回路および信号線駆動回路の少なくとも一方が画像表示部と重なるように電気的に
接続することにより、額縁部分のサイズを小さくできる。
As described above, the display device is electrically connected by the wiring sandwiched between the first interlayer film and the second interlayer film so that at least one of the scanning line drive circuit and the signal line drive circuit overlaps with the image display unit. By doing so, the size of the frame portion can be reduced.
また、本発明の一態様は、ベース基板と、ベース基板上の走査線駆動回路および信号線駆
動回路と、走査線駆動回路および信号線駆動回路を覆う第１の層間膜と、第１の層間膜上
に設けられ、走査線駆動回路および信号線駆動回路と電気的に接続された配線と、配線を
覆う第２の層間膜と、第２の層間膜上に設けられ、配線により走査線駆動回路および信号
線駆動回路と電気的に接続された、複数の画素をマトリクス状に備える画像表示部とを有
し、走査線駆動回路および信号線駆動回路の両方は画像表示部と重なり、走査線駆動回路
および信号線駆動回路の備えるトランジスタの活性層が単結晶半導体基板から分離した単
結晶半導体薄膜を用いて構成されることを特徴とする表示装置である。
Further, one aspect of the present invention is a base substrate, a scanning line drive circuit and a signal line driving circuit on the base substrate, a first interlayer film covering the scanning line driving circuit and the signal line driving circuit, and a first interlayer film. A wiring provided on the membrane and electrically connected to the scanning line drive circuit and the signal line driving circuit, a second interlayer film covering the wiring, and a scanning line driven by the wiring provided on the second interlayer film. It has an image display unit that is electrically connected to the circuit and signal line drive circuit and has a plurality of pixels in a matrix, and both the scan line drive circuit and the signal line drive circuit overlap with the image display unit and scan lines. The display device is characterized in that the active layer of a transistor included in a drive circuit and a signal line drive circuit is formed by using a single crystal semiconductor thin film separated from a single crystal semiconductor substrate.
表示装置を、上述のように第１の層間膜および第２の層間膜に挟まれた配線により、走査
線駆動回路および信号線駆動回路の両方が画像表示部と重なるように電気的に接続するこ
とにより、額縁部分のサイズをより小さくできる。
The display device is electrically connected so that both the scanning line drive circuit and the signal line drive circuit overlap with the image display unit by the wiring sandwiched between the first interlayer film and the second interlayer film as described above. Thereby, the size of the frame portion can be made smaller.
なお、上述表示装置において、走査線駆動回路および信号線駆動回路の両方が、画像表示
部の周端部よりも内側に位置する構造とすることで、額縁部分のサイズを更に小さくする
ことができる。
In the above-mentioned display device, the size of the frame portion can be further reduced by adopting a structure in which both the scanning line drive circuit and the signal line drive circuit are located inside the peripheral end portion of the image display portion. ..
また、上述表示装置において、配線の全てを画像表示部と重なる位置に設けた構造とする
ことにより、額縁部分のサイズを更に小さくできる。
Further, in the above-mentioned display device, the size of the frame portion can be further reduced by having a structure in which all the wiring is provided at a position overlapping the image display portion.
そして、上述の額縁サイズの縮小された表示装置を電子機器の表示部として用いることに
より、電子機器の筐体サイズを大きくすることなく、表示部のサイズをより大きくするこ
とができるため、表示装置を付加価値の高いものにできる。また、筐体サイズを変えるこ
となく画面サイズを大きくできるため、表示装置の軽量化にも繋がる。
Then, by using the above-mentioned display device having a reduced frame size as the display unit of the electronic device, the size of the display unit can be further increased without increasing the housing size of the electronic device. Can be made into a high value-added product. In addition, since the screen size can be increased without changing the housing size, the weight of the display device can be reduced.
また、３００ｎｍ以上７００ｎｍ以下の波長の光が８０％以上透過する基板を表示装置の
ベース基板として用い、当該表示装置を、隣接する表示装置において画像表示部と額縁部
分が重なるように複数枚設置することにより、表示部の継ぎ目（つまり、額縁部分。）が
分かり難く、あたかも一枚の表示装置と認識できるマルチディスプレイとすることができ
る。
Further, a substrate that transmits 80% or more of light having a wavelength of 300 nm or more and 700 nm or less is used as a base substrate of a display device, and a plurality of the display devices are installed in adjacent display devices so that the image display unit and the frame portion overlap. As a result, the seam of the display unit (that is, the frame portion) is difficult to understand, and the multi-display can be recognized as if it were a single display device.
表示装置の備える駆動回路と画像表示部が重なる構造とすることで、画像表示部からの駆
動回路のはみ出しを少なくできるため、額縁部分のサイズを小さくできる。
By adopting a structure in which the drive circuit provided in the display device and the image display unit overlap, the protrusion of the drive circuit from the image display unit can be reduced, so that the size of the frame portion can be reduced.
駆動回路と画素表示部を電気的に接続する配線を、画像表示部と重なる構造とすることで
画像表示部からはみ出すことなく配線を形成できるため、配線の引き回し距離を短くでき
、駆動回路の性能低下を抑制できる。
By making the wiring that electrically connects the drive circuit and the pixel display unit overlap with the image display unit, the wiring can be formed without protruding from the image display unit, so the wiring routing distance can be shortened and the performance of the drive circuit can be shortened. The decrease can be suppressed.
また、各種電子機器に上述記載の表示装置を用いることにより、画像表示部の大きさを保
ったまま製品を小型化できる、表示装置のデザイン性を高めることができるため、電子機
器の付加価値を高めることができる。
Further, by using the display device described above for various electronic devices, the product can be miniaturized while maintaining the size of the image display unit, and the design of the display device can be enhanced, so that the added value of the electronic device can be added. Can be enhanced.
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱すること
なくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従
って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
Hereinafter, embodiments of the invention disclosed in the present specification will be described in detail with reference to the drawings.
However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the form and details thereof can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of the embodiments shown below.
なお、以下に説明する実施の形態において、同一部分または同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
In the embodiments described below, the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted.
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
Further, the position, size, range, etc. of each configuration shown in the drawings and the like may not represent the actual position, size, range, etc. for the sake of easy understanding. Therefore, the disclosed invention is not necessarily limited to the position, size, range, etc. disclosed in the drawings and the like.
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
In addition, it is added that the ordinal numbers such as "first", "second", and "third" in the present specification and the like are added to avoid confusion of the components, and are not limited numerically. To do.
また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「Ａ上のＢ」の表現であれば、
ＡとＢとの間に他の構成要素を含むものを除外しない。
Further, in the present specification and the like, the terms "upper" and "lower" do not limit the positional relationship of the components to be "directly above" or "directly below". For example, in the case of the expression "B on A"
Do not exclude those containing other components between A and B.
また、本明細書等において、基板に形成された膜や基板の一部を、他の基板に移し替える
（載せ替える、とも表現できる。）工程を、「転置」または「転置工程」と記載する。
Further, in the present specification and the like, a step of transferring (also expressing as “replacement”) a film formed on a substrate or a part of the substrate to another substrate is described as “transposition” or “transposition step”. ..
（実施の形態１）
本実施の形態では、図１を用いて表示装置の構成の一例を説明すると共に、表示装置の作
製方法の一例を、図２および図３を用いて説明する。
(Embodiment 1)
In the present embodiment, an example of the configuration of the display device will be described with reference to FIG. 1, and an example of a method of manufacturing the display device will be described with reference to FIGS. 2 and 3.
＜表示装置の構成例＞
表示装置の一例として、本実施の形態では、一対の電極間挟まれた液晶材料に対して電圧
印加を行い、外部からの光を用いて画像を表示する表示装置１００（反射型表示装置とも
表現できる。）の構成を、図１を用いて説明する。図１（Ａ）は表示装置の平面図である
。また、図１（Ｂ）は図１（Ａ）のＡ１−Ａ２部分の断面を示す図面である。なお、Ａ１
−Ａ２断面における回路層の構造を全て記載することは難しいため、図１（Ｂ）では、駆
動回路部および画像表示部ならびに、外部配線接続部について記載する。また、図１（Ａ
）では、表示装置１００の各構成要素の位置を理解しやすくするため、一部の構成要素（
例えば、対向基板１３８など。）を記載していない。
<Display device configuration example>
As an example of a display device, in the present embodiment, a display device 100 (also referred to as a reflective display device) that applies a voltage to a liquid crystal material sandwiched between a pair of electrodes and displays an image using light from the outside. The configuration of) can be described with reference to FIG. FIG. 1A is a plan view of the display device. Further, FIG. 1B is a drawing showing a cross section of the A1-A2 portion of FIG. 1A. In addition, A1
Since it is difficult to describe the entire structure of the circuit layer in the −A2 cross section, FIG. 1 (B) describes the drive circuit unit, the image display unit, and the external wiring connection unit. In addition, FIG. 1 (A)
), In order to make it easier to understand the position of each component of the
For example, opposed substrate 138. ) Is not described.
表示装置１００は図１（Ａ）に示すように、ベース基板１０２上に走査線駆動回路１５０
、信号線駆動回路１５２および画像表示部１５４を備える回路層１８０が形成されており
、画像表示部１５４の周辺に設けた封止材料１３６により、ベース基板１０２上に対向基
板１３８（図示しない。）が貼り合わされている。また、ベース基板１０２上には、回路
層に備えられた構成要素に対して電源電圧を供給するための外部配線１７２が、導電材料
１７０を介して接続されている。
As shown in FIG. 1A, the
A
回路層１８０は図１（Ｂ）に示すように、走査線駆動回路１５０および信号線駆動回路１
５２が少なくとも形成された第１の回路層１５６と、画像表示部１５４が少なくとも形成
された第２の回路層１６０を有している。なお、図１（Ｂ）では第１の回路層１５６中に
走査線駆動回路１５０のみしか記載していないが、第１の回路層１５６中に信号線駆動回
路１５２も含まれている。
As shown in FIG. 1B, the
It has a
第１の回路層１５６の備える走査線駆動回路１５０および信号線駆動回路１５２、第２の
回路層１６０の備える画像表示部１５４には、実際には様々な素子（例えば薄膜トランジ
スタや容量素子など。）が形成されるが、図１（Ｂ）では、走査線駆動回路１５０の構成
要素として用いられるトランジスタ１５８を第１の回路層１５６に記載し、画像表示部の
構成要素として用いられるトランジスタ１６２を第２の回路層１６０に記載している。
The scanning
走査線駆動回路１５０（および信号線駆動回路１５２）の備えるトランジスタ１５８は、
ベース基板１０２上に形成された絶縁膜１０４と、絶縁膜１０４上に形成された半導体膜
１０６と、絶縁膜１０４および半導体膜１０６上に形成され、トランジスタ１５８のソー
ス線（ソース電極とも表現できる。）やドレイン線（ドレイン電極とも表現できる。）と
して機能する導電膜１０８と、半導体膜１０６および導電膜１０８上に形成され、トラン
ジスタ１５８のゲート絶縁膜として機能する絶縁膜１１０と、絶縁膜１１０を挟んで半導
体膜１０６と重なる位置に形成され、トランジスタ１５８のゲート電極として機能する導
電膜１１２を有している。また、トランジスタ１５８は第１の層間膜１１４で覆われ第１
の回路層１５６が形成されている。
The
The insulating
トランジスタ１５８は走査線駆動回路１５０や信号線駆動回路１５２の構成要素であり、
表示装置が大型化および高精細化するほど高い駆動性能が求められる。このため、例えば
アモルファスシリコンのような移動度の低い半導体膜をトランジスタ１５８の半導体膜１
０６として用いる（トランジスタ１５８の活性層として用いる、とも表現できる。）こと
は適切でない。
The
Higher drive performance is required as the display device becomes larger and has higher definition. Therefore, for example, a semiconductor film having low mobility such as amorphous silicon is used as the semiconductor film 1 of the
It is not appropriate to use it as 06 (it can also be expressed as being used as an active layer of transistor 158).
トランジスタの駆動性能を高めるために、単結晶半導体基板（例えば、単結晶シリコン基
板など。）にトランジスタを形成する方法もあるが、当該方法を用いた場合、表示装置は
非常に高価になるため、特に表示装置を大型化する場合などにおいては現実的な方法とは
言い難い。
There is also a method of forming a transistor on a single crystal semiconductor substrate (for example, a single crystal silicon substrate) in order to improve the driving performance of the transistor, but if this method is used, the display device becomes very expensive. It is hard to say that this is a realistic method, especially when the display device is enlarged.
上述の点を鑑み、本実施の形態に記載の表示装置では、トランジスタ１５８の半導体膜（
活性層とも言える。）を、単結晶半導体基板から分離した単結晶半導体薄膜を用いて構成
することを特徴の一つとしている。
In view of the above points, in the display device according to the present embodiment, the semiconductor film of the transistor 158 (
It can be said to be an active layer. ) Is configured by using a single crystal semiconductor thin film separated from the single crystal semiconductor substrate.
後に記載するが、単結晶半導体薄膜は、内部に脆化領域を形成した単結晶半導体基板を別
の基板（ここでは支持基板と記載する。）に貼り付けた後、支持基板から単結晶半導体基
板を分離することで、支持基板上に単結晶半導体基板の一部である単結晶半導体薄膜を形
成できる。そのため、ベース基板１０２が非常に大きなサイズであっても、ベース基板１
０２上の走査線駆動回路１５０および信号線駆動回路１５２を形成する領域に上述の単結
晶半導体薄膜を形成することにより、表示装置の大型化にも対応できる。
As will be described later, in the single crystal semiconductor thin film, a single crystal semiconductor substrate having an embrittlement region formed therein is attached to another substrate (hereinafter referred to as a support substrate), and then the support substrate is used as a single crystal semiconductor substrate. By separating the above, a single crystal semiconductor thin film that is a part of the single crystal semiconductor substrate can be formed on the support substrate. Therefore, even if the
By forming the above-mentioned single crystal semiconductor thin film in the region where the scanning
なお、半導体層１０６として上述のように単結晶半導体基板から分離した単結晶半導体薄
膜を用いた場合、走査線駆動回路１５０や信号線駆動回路１５２の厚さを非常に薄くでき
るため、走査線駆動回路１５０および信号線駆動回路１５２上に平坦化膜を形成して表面
凹凸を緩和することで、走査線駆動回路１５０および信号線駆動回路１５２と重なる位置
に、画像表示部１５４を容易に形成できる。
When the single crystal semiconductor thin film separated from the single crystal semiconductor substrate is used as the
上述特徴を生かし、走査線駆動回路１５０および信号線駆動回路１５２の少なくとも一部
と重なる状態に、駆動回路上に画像表示部１５４を配した構成とすることで、表示装置１
００の額縁部分のサイズを大幅に縮小することが可能となる。
Taking advantage of the above-mentioned features, the display device 1 is configured by arranging the
It is possible to significantly reduce the size of the frame portion of 00.
なお、走査線駆動回路１５０および信号線駆動回路１５２は、画像表示部１５４と重なる
位置に備えられているため、本実施の形態に記載するな反射型表示装置の場合、画像表示
部１５４の映像が走査線駆動回路１５０および信号線駆動回路１５２に遮られるることが
ない。また、基板１０２側から照射する光を用いた表示装置（透過型表示装置や半透過型
表示装置とも表現できる。）に本実施の形態を適用した場合においても、各種導電膜や配
線の線幅を細くして透過領域を増加させる、各種導電膜や配線に透光性を有する導電膜を
用いることにより、走査線駆動回路１５０および信号線駆動回路１５２と画像表示部１５
４が重なっていても、画像表示を得ることができる。
Since the scanning
Even if 4 overlaps, an image display can be obtained.
また、走査線駆動回路１５０および信号線駆動回路１５２の備えるトランジスタ１５８は
、ベース基板１０２および第２の回路層１６０等により覆われた構造となっているため、
トランジスタ１５８に悪影響を及ぼす要因（例えば水分など。）の侵入を効果的に抑制す
る構造であると言える。
Further, since the
It can be said that the structure effectively suppresses the intrusion of factors (for example, moisture) that adversely affect the
そして、第１の回路層１５６上には第２の層間膜１１６および絶縁膜１１８を挟んで、少
なくとも画像表示部１５４が形成された第２の回路層１６０が形成されている。
A
第２の層間膜１１６は、第１の回路層１５６の形成（走査線駆動回路１５０および信号線
駆動回路１５２の形成、とも言える。）により生じた段差を平坦化し、走査線駆動回路１
５０および信号線駆動回路１５２と重なる領域に画像表示部１５４を形成しやすくする効
果を有している。
The
It has the effect of facilitating the formation of the
絶縁膜１１８は、トランジスタ１５８に悪影響を及ぼし得る水分などの不純物が、外部か
ら侵入することを抑制する効果がある。加えて、第１の回路層１５６中の不純物（例えば
、第１の回路層１５６中に存在する水素や、絶縁層１１６中に存在する水分など。）が第
２の回路層１６０に拡散することを抑制する効果がある。
The insulating
画像表示部１５４の備えるトランジスタ１６２は、絶縁膜１１８上に形成された下地膜１
２０と、下地膜１２０上に形成された、トランジスタ１６２のゲート電極として機能する
導電膜１２２と、下地膜１２０および導電膜１２２上に形成された、トランジスタ１６２
のゲート絶縁膜として機能する絶縁膜１２４と、絶縁膜１２４上に形成された半導体膜１
２６と、絶縁膜１２４および半導体膜１２６上に形成され、トランジスタ１６２のソース
線（ソース電極とも表現できる。）やドレイン線（ドレイン電極とも表現できる。）とし
て機能する導電膜１２８を有している。
The
20 and a
The insulating
It has 26 and a
トランジスタ１６２は絶縁膜１３０および絶縁膜１３２で覆われており、絶縁膜１３２上
に形成された導電膜１３４が、絶縁膜１３０および絶縁膜１３２の一部に設けられた開口
部を介して導電膜１２８と電気的に接続され、第２の回路層１６０を成している。なお、
導電膜１３４は、画像表示部１５４において画素電極として機能する。
The
The
トランジスタ１６２は画像表示部１５４の構成要素（画像表示部１５４のスイッチング素
子とも表現できる。）であり、一般的に、走査線駆動回路１５０や信号線駆動回路１５２
ほどに高い駆動性能は求められない。このため、半導体膜１２６には様々な材質の膜を用
いることができる。表示装置１００の大型化及び高精細化の観点から鑑みると、半導体膜
１２６に形成されるチャネル形成領域は、少なくとも１［ｃｍ２／Ｖｓ］の移動度を有し
ていることが好ましいため、半導体膜１２６として、例えば半導体膜１０６と同様に、単
結晶半導体基板から分離した単結晶半導体膜、多結晶半導体膜を用いることができる。な
お、半導体膜の材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコンまたはガリウム砒素などを用いることができる。
The
Not as high drive performance is required. Therefore, films of various materials can be used for the
また、半導体膜１２６の材料として、酸化物半導体を用いることもできる。酸化物半導体
材料を用いた半導体膜１２６は、単結晶、多結晶（ポリクリスタルともいう。）または非
晶質などの状態をとる。
Further, an oxide semiconductor can also be used as the material of the
好ましくは、半導体膜１２６はＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
Preferably, the
It is used as a stalline oxide semiconductor) membrane.
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
The CAAC-OS film is neither completely single crystal nor completely amorphous. The CAAC-OS film is an oxide semiconductor film having a crystal-amorphous mixed phase structure having a crystal portion and an amorphous portion in an amorphous phase. The crystal portion often has a size that fits in a cube having a side of less than 100 nm. In addition, a transmission electron microscope (TEM: Transmission Electro)
In the observation image by n Microscope), the boundary between the amorphous part and the crystalline part contained in the CAAC-OS film is not clear. In addition, grain boundaries (also referred to as grain boundaries) cannot be confirmed on the CAAC-OS film by TEM. Therefore, the CAAC-OS film suppresses the decrease in electron mobility due to the grain boundaries.
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
The crystal part contained in the CAAC-OS film is triangular when the c-axis is aligned in the direction parallel to the normal vector of the surface to be formed or the normal vector of the surface of the CAAC-OS film and is viewed from the direction perpendicular to the ab plane. It has a shape or hexagonal atomic arrangement, and the metal atoms are arranged in layers or the metal atoms and oxygen atoms are arranged in layers when viewed from the direction perpendicular to the c-axis. The orientations of the a-axis and the b-axis may be different between different crystal portions. In the present specification, when it is simply described as vertical, 8
The range of 5 ° or more and 95 ° or less is also included. Also, when simply describing parallel, -5
The range of ° or more and 5 ° or less is also included.
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
In the CAAC-OS film, the distribution of crystal portions does not have to be uniform. For example, CAA
In the process of forming the C-OS film, when crystals are grown from the surface side of the oxide semiconductor film, the proportion of the crystal portion in the vicinity of the surface may be higher than that in the vicinity of the surface to be formed. Also, CA
By adding an impurity to the AC-OS film, the crystal part may become amorphous in the impurity-added region.
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
Since the c-axis of the crystal portion contained in the CAAC-OS film is aligned in the direction parallel to the normal vector of the surface to be formed or the normal vector of the surface of the CAAC-OS film, the shape of the CAAC-OS film (plane to be formed). Depending on the cross-sectional shape of the surface or the cross-sectional shape of the surface), they may face different directions. The direction of the c-axis of the crystal portion is parallel to the normal vector of the surface to be formed or the normal vector of the surface when the CAAC-OS film is formed. The crystal part is formed by forming a film or by performing a crystallization treatment such as a heat treatment after the film formation.
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
A transistor using a CAAC-OS film can reduce fluctuations in electrical characteristics due to irradiation with visible light or ultraviolet light. Therefore, the transistor has high reliability.
酸化物半導体は、エネルギーギャップが３．０〜３．５ｅＶ以上と大きく、酸化物半導体
を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件
下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚ
Ａ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることがで
きる。このため、消費電力の小さい表示装置を実現することができる。
Oxide semiconductors have a large energy gap of 3.0 to 3.5 eV or more, and in transistors obtained by processing oxide semiconductors under appropriate conditions, off-current is used under temperature conditions (for example, 25). ℃), 100 zA (1 × 10-19 A) or less, or 10 z
A (1 × 10 -20 A) or less, further may be 1zA (1 × 10 -21 A) or less. Therefore, it is possible to realize a display device having low power consumption.
そして、第２の回路層１６０上に、一方の面に表示装置１００の共通電極として機能する
導電膜１４０が、他方の面にカラーフィルター１４２が形成された対向基板１３８が、第
２の回路層１６０と導電膜１４０が対向する状態に、封止材料１３６を用いてベース基板
１０２と貼り合わされている。貼り合わされたベース基板１０２と対向基板１３８間の隙
間は、スペーサー１４４に調整することができ、スペーサー１４４により形成されたベー
ス基板１０２と対向基板１３８間の隙間に、液晶材料１４６が注入されている。
Then, on the
また、走査線駆動回路１５０（および信号線駆動回路１５２）の備えるトランジスタ１５
８と、画像表示部１５４の備えるトランジスタ１６２は、第１の回路層１５６と第２の回
路層１６０間に形成された、少なくとも一部が画像表示部と重なる導電膜１４８（接続配
線とも記載できる。）を介して電気的に接続されている。
Further, the transistor 15 included in the scanning line driving circuit 150 (and the signal line driving circuit 152) is provided.
8 and the
導電膜１４８の形成位置を上述の位置とすることで、導電膜１４８は第１の回路層１５６
や第２の回路層１６０と重なる位置に形成でき、画像表示部１５４の外周部（つまり、額
縁部分。）を引き回す必要がない。このため、導電膜１４８の引き回しにより表示装置１
００の額縁部分が大きくなることを抑制できる。
By setting the formation position of the
It can be formed at a position overlapping with the
It is possible to prevent the frame portion of 00 from becoming large.
本実施の形態に記載の表示装置は、以上のような構成を備えている。 The display device described in this embodiment has the above-mentioned configuration.
＜表示装置の作製方法＞
次に、図２乃至図８を用いて、図１に示す表示装置１００の作製工程の一例について説明
する。
<How to make a display device>
Next, an example of the manufacturing process of the
まず、ベース基板１０２上に絶縁膜１０４および半導体膜１０６を形成する（図１（Ａ）
参照。）。
First, the insulating
reference. ).
本実施の形態等に記載の半導体膜１０６は、単結晶半導体基板の一部を分離することで得
られる単結晶半導体膜を用いて形成されている。単結晶半導体基板の一部を分離して、ベ
ース基板１０２上に単結晶半導体薄膜を形成する方法としては、例えば、公知文献である
「特開２００８−２７７７８９」などに記載の方法を用いることができる。勿論、当該公
知文献に限らず、他の公知技術を用いてベース基板１０２上に単結晶半導体薄膜を形成し
てもよい。なお、絶縁膜１０４および半導体膜１０６の形成方法や材料などについては、
上述公知文献を参酌することができるため、ここでは説明を省略する。
The
Since the above-mentioned publicly known documents can be referred to, the description thereof will be omitted here.
なお、ベース基板１０２は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有してい
ることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスな
どのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることが
できる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基
板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板などを適用するこ
とも可能である。
The
次に、絶縁膜１０４および半導体膜１０６上に、トランジスタ１６２のソース線（ソース
電極とも表現できる。）やドレイン線（ドレイン電極とも表現できる。）として機能する
導電膜１０８と、トランジスタ１５８のゲート絶縁膜として機能する絶縁膜１１０と、ト
ランジスタ１５８のゲート電極として機能する導電膜１１２を形成し、トランジスタ１５
８を構成する。また、トランジスタ１５８上に第１の層間膜１１４を形成することで第１
の回路層１５６を構成する（図２（Ｂ）参照。）。なお、図２（Ｂ）では、第１の回路層
１５６中には２つのトランジスタ１５８が構成されているのみであるが、実際には第１の
回路層１５６中には走査線駆動回路１５０および信号線駆動回路１５２が少なくとも形成
されている。
Next, on the insulating
8 is configured. Further, by forming the
(See FIG. 2 (B)). In FIG. 2B, only two
なお、本実施の形態等では、第１の回路層１５６には第１の層間膜１１４が含まれた構造
となっているが、少なくとも走査線駆動回路１５０および信号線駆動回路１５２が含まれ
ている構造であれば、当該構造に限らず第１の回路層１５６と表現することができる。
In the present embodiment and the like, the
導電膜１０８は、ベース基板１０２および絶縁膜１０４上に導電膜を成膜し、フォトリソ
グラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マ
スクを用いて導電膜の一部を選択的に除去することで形成する。
The
導電膜１０８の形成に用いる導電膜は、真空蒸着法やスパッタリング法などの物理気相成
長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やプラズマＣＶ
Ｄ法などの化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）を用いて、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、
タングステンから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物
膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を単層膜または積層膜とし
て形成すればよい。また、アルミニウム、銅などの金属膜の下側又は上側の一方又は双方
にチタン、モリブデン、タングステンなどの高融点金属膜又はそれらの金属窒化物膜（窒
化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた膜を用いてもよい。
又は、導電性の金属酸化物膜を成膜してもよい。導電性の金属酸化物膜としては酸化イン
ジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸
化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２
Ｏ３−ＺｎＯ）又はこれらの金属酸化物膜に酸化シリコンを含ませたものを用いることが
できる。導電性の金属酸化物膜は可視光領域の光を透過し易いため、特に表示装置１００
を、基板１０２側から照射する光を用いた表示装置とする場合において、基板１０２側か
ら照射される光が画像表示部１５４側に透過し易いため好ましい。
The conductive film used for forming the
Chemical Vapor Deposition (CVD) such as D method
using on), for example, aluminum, chromium, copper, tantalum, titanium, molybdenum,
A metal film containing an element selected from tungsten, or a metal nitride film containing the above-mentioned elements as a component (titanium nitride film, molybdenum nitride film, tungsten nitride film) may be formed as a single-layer film or a laminated film. Further, a refractory metal film such as titanium, molybdenum, or tungsten or a metal nitride film thereof (titanium nitride film, molybdenum nitride film, tungsten nitride film) is formed on one or both of the lower side or the upper side of the metal film such as aluminum and copper. A film in which the above layers are laminated may be used.
Alternatively, a conductive metal oxide film may be formed. Conductive metal oxide film as the indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), (abbreviated as In 2 O 3 -SnO 2, ITO ) of indium oxide and tin oxide, Indium tin oxide zinc oxide (In 2
O 3- ZnO) or a metal oxide film containing silicon oxide can be used. Since the conductive metal oxide film easily transmits light in the visible light region, the
In the case where the display device uses the light emitted from the
絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい
。絶縁膜１１０としては、例えば、真空蒸着法やスパッタリング法などの物理気相成長法
（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やプラズマＣＶＤ法
などの化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）を用いて、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン
膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アル
ミニウム膜、酸化ガリウム膜、酸化イットリウム膜、酸化ランタン膜などを、単層でまた
は積層構造して形成すればよい。なお、プラズマＣＶＤ法を用いて絶縁膜１１０を形成す
る場合、マイクロ波（例えば、２．４５ＧＨｚのマイクロ波。）により生成したプラズマ
を用いることで、マイクロ波を用いない場合と比較して膜密度が高くかつ界面準位密度の
低い高品質な絶縁膜を形成できる。
As the insulating
), Silicon oxide film, silicon nitride film, silicon nitride film, silicon nitride film, aluminum oxide film, aluminum nitride film, aluminum nitride film, aluminum nitride film, gallium oxide film, yttrium oxide film, oxidation A lantern film or the like may be formed in a single layer or in a laminated structure. When the insulating
また、絶縁膜１１０として酸化ハフニウム膜、ハフニウムシリケート膜（ＨｆＳｉｘＯｙ
ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート膜（ＨｆＳｉＯｘＮｙ（ｘ
＞０、ｙ＞０））、ハフニウムアルミネート膜（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））な
どのｈｉｇｈ−ｋ材料を絶縁膜１１０の少なくとも一部として用いてもよい。これにより
ゲートリーク電流を低減することができる。
Further, a hafnium oxide film as the insulating
x> 0, y> 0)), nitrogen-added hafnium silicate film (HfSiO x N y (x)
> 0, y> 0)) , hafnium aluminate film (HfAl x O y (x> 0, y> 0)) The high-k material such as may be used as at least part of the insulating
導電膜１１２は、絶縁膜１１０上に導電膜を成膜し、フォトリソグラフィ法、印刷法、イ
ンクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一
部を選択的に除去することで形成する。
The
導電膜１１２の形成に用いる導電膜は、例えば、真空蒸着法やスパッタリング法などの物
理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やプラ
ズマＣＶＤ法などの化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）を用いて、モリブデン膜、チタン膜、タンタル膜、タングステン膜、アル
ミニウム膜、銅膜、ネオジム膜、スカンジウム膜等の金属膜又はこれらを主成分とする膜
を単層または積層構造で形成すればよい。また、導電性の金属酸化膜を用いて形成しても
よい。導電性の金属酸化膜としては酸化インジウム（Ｉｎ２Ｏ３）膜、酸化スズ（ＳｎＯ
２）膜、酸化亜鉛（ＺｎＯ）膜、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯ
と略記する場合がある）膜、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）膜、または、
これらの金属酸化物膜にシリコン若しくは酸化シリコンを含有させた膜を導電膜１１２の
一部あるいは全部に用いることもできる。
The conductive film used for forming the
Using site), a metal film such as a molybdenum film, a titanium film, a tantalum film, a tungsten film, an aluminum film, a copper film, a neodymium film, a scandium film, or a film containing these as a main component is formed in a single layer or a laminated structure. Just do it. Further, it may be formed by using a conductive metal oxide film. Conductive metal oxide films include indium oxide (In 2 O 3 ) film and tin oxide (SnO).
2 ) Membrane, zinc oxide (ZnO) film, indium tin oxide (In 2 O 3- SnO 2 , ITO
(May be abbreviated as) film, indium zinc oxide (In 2 O 3- ZnO) film, or
A film in which silicon or silicon oxide is contained in these metal oxide films can be used for a part or all of the
以上の工程により、ベース基板１０２上に、走査線駆動回路１５０および信号線駆動回路
１５２の備えるトランジスタ１５８を形成できる。
Through the above steps, the
なお、第１の回路層１５６の形成に用いるトランジスタ１５８上の第１の層間膜１１４は
、絶縁膜１１０の説明にて記載された材料および方法を参酌して形成すればよい。
The
次に、第１の層間膜１１４上に、第２の層間膜１１６、絶縁膜１１８および下地膜１２０
、ならびに、画像表示部１５４と走査線駆動回路１５０および信号線駆動回路１５２を電
気的に接続する配線として機能する導電膜１４８を形成する（図２（Ｃ）参照。）。なお
、後の工程にて外部配線１７２と走査線駆動回路１５０および信号線駆動回路１５２を電
気的に接続するために用いる配線１４５を、導電膜１４８の形成工程にて形成する（図２
（Ｃ）参照。）。
Next, on the
, And a
See (C). ).
第２の層間膜１１６は、第１の回路層１５６の形成により生じた段差を少なくするための
平坦化層としての役割を主に有している。第２の層間膜１１６としては、例えば、スピン
コート法、印刷法などの湿式法を用いて、アクリル樹脂、ポリイミド樹脂、ポリアミド樹
脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂を第１の回路層１５６上に塗布し
、加熱処理などにより硬化させて形成すればよい。また、低誘電率材料（ｌｏｗ−ｋ材料
）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用い
ることができる。なお、これらの材料で形成される膜を複数積層させてもよい。なお、上
述の有機材料は水分などの不純物を比較的多く含んでいる場合が多いため、有機材料を用
いて形成する膜に接して、水蒸気透過性の低い膜（例えば、酸化アルミニウムや酸化アル
ミニウムを含む積層膜など。）を形成してもよい。なお、第１の回路層１５６の形成によ
り生じた段差が、第２の回路層１６０の形成に悪影響を与えない程度に十分小さい場合は
、必ずしも第１の回路層１５６を設ける必要はない。
The
絶縁膜１１８は、トランジスタ１５８の電気特性に悪影響を及ぼし得る不純物が外部から
侵入する事を抑制する効果、トランジスタ１６２の電気特性に悪影響を及ぼし得る不純物
が第１の回路層１５６中から拡散する事を抑制する効果などを有している。なお、絶縁膜
１１８は必ずしも設ける必要はないが、第２の回路層１６０の半導体膜１２６として酸化
物半導体膜を用いる場合、酸化物半導体膜１２６の膜中に水素が多量に含まれると、酸化
物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生
じてしまい、トランジスタ１６２のしきい値電圧のマイナス方向へのシフト、トランジス
タの初期特性のバラツキの増大、トランジスタの電気特性に関するＬ長依存性の増大、Ｂ
Ｔストレス試験において電気特性劣化が大きくなる、といった問題が生じる原因となる恐
れがあるため、絶縁膜１１８を設けることが望ましいと言える。
The insulating
It can be said that it is desirable to provide the insulating
絶縁膜１１８および下地膜１２０は、絶縁膜１１０の説明にて記載された材料および方法
を参酌して形成すればよい。
The insulating
なお、トランジスタ１６２の備える半導体膜１０６として酸化物半導体膜を用いる場合、
下地膜１２０を、加熱処理により酸素を放出する膜（以下、酸素供給膜と記載する場合も
ある。）とすることが好ましい。以下に理由を記載する。
When an oxide semiconductor film is used as the
It is preferable that the
酸化物半導体膜を半導体膜１２６として用いたトランジスタは、半導体膜１２６中のチャ
ネル形成領域に酸素欠損が存在した場合、酸素欠損に起因して電荷が生じる場合がある。
一般に酸化物半導体膜の酸素欠損は一部がドナーとなりキャリアである電子を放出する。
この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。
In a transistor using an oxide semiconductor film as the
In general, oxygen deficiency in an oxide semiconductor film partially serves as a donor and emits electrons as carriers.
As a result, the threshold voltage of the transistor shifts in the negative direction.
下地膜１２０が酸素供給膜として機能する場合、加熱処理によって酸素供給膜中の酸素の
一部を放出できるので、後述する半導体膜１２６を成膜後、酸素供給層を加熱して半導体
膜１２６に酸素を供給し、半導体膜１２６中の酸素欠損を補填することができる。これに
より、トランジスタ１６２のしきい値電圧のマイナス方向へのシフトを抑制できる。特に
、下地膜１２０中に少なくとも化学量論的組成比を超える量の酸素が存在することが好ま
しい。例えば、下地膜１２０として酸化シリコンを用いる場合、ＳｉＯ２＋α（ただし、
α＞０）で表される酸化シリコン膜を用いることが好ましい。なお、このような化学量論
的組成比よりも酸素を過剰に含む領域（以下、酸素過剰領域と記載する場合もある。）は
、下地膜１２０の少なくとも一部に存在していればよい。
When the
It is preferable to use a silicon oxide film represented by α> 0). A region containing an excess of oxygen than such a stoichiometric composition ratio (hereinafter, may be referred to as an excess oxygen region) may be present in at least a part of the
なお、上述の「加熱処理により酸素を放出する膜」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅ
ｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原
子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３
．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは１．０×７０２０ａｔｏｍｓ
／ｃｍ３以上、さらに好ましくは３．０×７０２０ａｔｏｍｓ／ｃｍ３以上であることを
いう。
The above-mentioned "membrane that releases oxygen by heat treatment" is TDS (Thermal De).
In the selection Spectroscopy) analysis, the amount of oxygen released in terms of oxygen atoms is 1.0 × 10 19 atoms / cm 3 or more, preferably 3.
.. 0 × 10 19 atoms / cm 3 or more, more preferably 1.0 × 702 0 atoms
/ Cm 3 or more, more preferably refers to is 3.0 × 702 0 atoms / cm 3 or more.
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
Here, a method for measuring the amount of oxygen released in terms of oxygen atoms by TDS analysis will be described below.
ＴＤＳ分析による気体の放出量は、スペクトルの積分値に比例する。このため、測定した
スペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することがで
きる。標準試料の基準値は、所定の原子密度を有する試料において、スペクトルの積分値
に対する原子密度の割合である。
The amount of gas released by TDS analysis is proportional to the integral value of the spectrum. Therefore, the amount of gas released can be calculated from the ratio of the integrated value of the measured spectrum to the reference value of the standard sample. The reference value of the standard sample is the ratio of the atomic density to the integral value of the spectrum in the sample having a predetermined atomic density.
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、式（１）で求
めることができる。ここで、ＴＤＳ分析で得られる質量電荷比（Ｍ／ｚ）が３２で検出さ
れるスペクトルの全てが酸素分子由来と仮定する。Ｍ／ｚが３２のものとしてほかにＣＨ
３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子
の同位体であるＭ／ｚが１７の酸素原子およびＭ／ｚが１８の酸素原子を含む酸素分子に
ついても、自然界における存在比率が極微量であるため考慮しない。
For example, the amount of oxygen molecules released from the insulating film (NO2 ) can be calculated by the formula (1) from the TDS analysis result of a silicon wafer containing hydrogen having a predetermined density, which is a standard sample, and the TDS analysis result of the insulating film. Can be done. Here, it is assumed that all the spectra obtained by the TDS analysis with a mass-to-charge ratio (M / z) of 32 are derived from oxygen molecules. CH as M / z of 32
There is 3 OH, but it is not considered here as it is unlikely to exist. Also, oxygen molecules containing oxygen atoms with an M / z of 17 and oxygen atoms with an M / z of 18, which are isotopes of oxygen atoms, are not considered because their abundance ratio in nature is extremely small.
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳによるスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／Ｓ
Ｈ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析によるスペクトルの積分値である。αは、Ｔ
ＤＳにおけるスペクトル強度に影響する係数である。式（１）の詳細に関しては、特開平
６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会
社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１
６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
NH2 is a value obtained by converting hydrogen molecules desorbed from the standard sample by density. SH2 is an integral value of the spectrum of the standard sample by TDS. Here, the reference value of the standard sample is set to NH2 / S.
Let it be H2. SO2 is an integral value of the spectrum of the insulating film obtained by TDS analysis. α is T
It is a coefficient that affects the spectral intensity in DS. For details of the formula (1), refer to JP-A-6-275697. The amount of oxygen released from the insulating film was 1 × 10 1 as a standard sample using the temperature-temperature desorption analyzer EMD-WA1000S / W manufactured by Denshi Kagaku Co., Ltd.
Measured using a silicon wafer containing hydrogen atoms 6 atoms / cm 3.
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
Also, in TDS analysis, some of the oxygen is detected as oxygen atoms. The ratio of oxygen molecule to oxygen atom can be calculated from the ionization rate of oxygen molecule. Since the above-mentioned α contains the ionization rate of oxygen molecules, the amount of oxygen atoms released can also be estimated by evaluating the amount of oxygen molecules released.
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
NO2 is the amount of oxygen molecules released. The amount released when converted to oxygen atoms is twice the amount released of oxygen molecules.
膜中への酸素の導入は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング
法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプ
ラズマ処理などを用いることができる。
For the introduction of oxygen into the membrane, heat treatment in an oxygen atmosphere, ion implantation method, ion doping method, plasma implantation ion implantation method, plasma treatment performed in an atmosphere containing oxygen, or the like can be used.
なお、加熱処理により下地膜１２０から半導体膜１２６に酸素を供給する場合、下地膜１
２０から放出される酸素が半導体膜１２６に効率的に供給されるように、下地膜１２０の
下層に酸素透過性や水蒸気透過性（水分透過性とも表現できる。）の低い膜（以下、バリ
ア膜と記載する場合もある。）を形成することが好ましい。例えば下地膜１２０に接する
絶縁膜１１８として、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニ
ウム膜などのバリア膜を形成した構造とすればよい。なお、酸化アルミニウム膜を用いる
場合、膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）と
することが好ましい。
When oxygen is supplied from the
A film having low oxygen permeability and water vapor permeability (also referred to as water permeability) (hereinafter, also referred to as a barrier film) under the
導電膜１４８は、導電膜１０８の説明にて記載された材料および方法を参酌して形成すれ
ばよい。
The
次に、下地膜１２０上に、トランジスタ１６２のゲート電極として機能する導電膜１２２
、トランジスタ１６２のゲート絶縁膜として機能する絶縁膜１２４、半導体膜１２６、ト
ランジスタ１６２のソース線（ソース電極とも表現できる。）やドレイン線（ドレイン電
極とも表現できる。）として機能する導電膜１２８を形成し、トランジスタ１６２を形成
する。また、トランジスタ１６２上に絶縁膜１３０、絶縁膜１３２および導電膜１３４を
形成することで、画像表示部１５４を備える第２の回路層１６０を形成する（図２（Ｄ）
参照。）。導電膜１３４は、絶縁膜１３０および絶縁膜１３２に設けられた開口部を介し
てトランジスタ１６２と電気的に接続されており、画像表示部１５４の画素電極として機
能する。
Next, the
, An insulating
reference. ). The
また、後の工程にて外部配線１７２と走査線駆動回路１５０および信号線駆動回路１５２
を電気的に接続するために用いる配線１２９および配線１３５を、それぞれ導電膜１２８
および導電膜１３４の形成工程にて形成する（図２（Ｄ）参照。）。
Further, in a later process, the
The
And the
なお、第２の回路層１６０は当該構造に限定されず、少なくとも画像表示部１５４が含ま
れている構造であれば、当該構造に限らず第２の回路層１６０と表現することができる。
The
導電膜１２２は、導電膜１１２の説明にて記載された材料および方法を参酌して形成すれ
ばよい。
The
なお、半導体膜１２６として酸化物半導体膜を用いる場合、導電膜１２２の少なくとも絶
縁膜１２４と接する面に、半導体膜１２６として用いる膜よりも仕事関数の大きな膜を用
いることが好ましい。当該膜としては、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含む
Ｉｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を
含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）などの、窒
素を含む金属酸化物膜などを用いることができる。これらの膜は５ｅＶ（電子ボルト）、
好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、当該膜をゲート電極として
用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノ
ーマリーオフのスイッチング素子を実現できる。
When an oxide semiconductor film is used as the
Preferably, it has a work function of 5.5 eV (electron volt) or more, and when the film is used as a gate electrode, the threshold voltage of the electrical characteristics of the transistor can be made positive, so-called normally-off switching. The element can be realized.
絶縁膜１２４は、絶縁膜１１０の説明にて記載された材料および方法を参酌して形成すれ
ばよい。
The insulating
なお、半導体膜１２６としてインジウムを含む酸化物半導体膜を用いる場合、絶縁膜１２
４と半導体膜１２６が直接接していると、半導体膜１２６中のインジウムが絶縁膜１２４
中に拡散し、トランジスタ１６２の電気特性に悪影響を与えることがある。このため、絶
縁膜１２４と半導体膜１２６の間に、インジウムの拡散を抑制する機能を備える膜を形成
してもよい。当該膜としては、例えば、酸化ガリウム、酸化亜鉛ガリウムなどを用いるこ
とができる。また、絶縁膜１２４自体をインジウムの拡散を抑制する機能を備える膜とし
てもよい。
When an oxide semiconductor film containing indium is used as the
When 4 and the
It may diffuse inside and adversely affect the electrical characteristics of the
半導体膜１２６としては、例えば半導体膜１０６と同様に、単結晶半導体基板から分離し
た単結晶半導体膜を用いることができる。また、シリコン、ゲルマニウム、シリコンゲル
マニウム、炭化シリコンまたはガリウム砒素などの多結晶（ポリクリスタルとも言われる
。）膜、微結晶（マイクロクリスタルとも言われる。）膜または非晶質膜を半導体膜とし
て用いてもよい。これらの膜は、公知の技術を用いて形成すればよい。
As the
また、半導体膜１２６として、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌｅｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａ
ｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて酸化物半導体膜を成膜した後に、フォトリ
ソグラフィ法、印刷法、インクジェット法などを用いて酸化物半導体膜上にマスクを形成
し、当該マスクを用いて酸化物半導体膜の一部を選択的に除去して半導体膜１２６を形成
してもよい。酸化物半導体膜を用いることもできる。酸化物半導体材膜は、単結晶、多結
晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
Further, as the
m Epitaxy) method, CVD method, pulsed laser deposition method, ALD (Atomic La)
After forming an oxide semiconductor film using the yer Deposition method or the like, a mask is formed on the oxide semiconductor film using a photolithography method, a printing method, an inkjet method, or the like, and the oxide semiconductor is formed using the mask. A part of the film may be selectively removed to form the
半導体膜１２６として酸化物半導体膜を用いる場合、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａ
ｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜
とすることが好ましい。
When an oxide semiconductor film is used as the
It is preferable to use a light Crystalline Oxide Semiconductor) film.
なお、半導体膜１２６としてＣＡＡＣ−ＯＳ膜を成膜する場合、以下の三つの方法で成膜
すればよい。第１の方法は、２００℃以上４５０℃以下の成膜温度で酸化物半導体膜を成
膜してＣＡＡＣ−ＯＳ膜とする方法である。第２の方法は、酸化物半導体膜を成膜した後
、当該膜に対して２００℃以上７００℃以下の熱処理を行うことでＣＡＡＣ−ＯＳ膜とす
る方法である。第３の方法は、酸化物半導体膜を２層に分けて成膜し、１層目の酸化物半
導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い１層目の膜をＣＡＡ
Ｃ−ＯＳ膜とし、当該膜上に２層目の成膜を行うことで、１層目の結晶を種結晶として２
層目の酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする方法である。
When a CAAC-OS film is formed as the
By forming a C-OS film and forming a second layer on the film, the crystal of the first layer can be used as a seed crystal.
This is a method in which the oxide semiconductor film of the layer is used as a CAAC-OS film.
導電膜１２８は、導電膜１０８の説明にて記載された材料および方法を参酌して形成すれ
ばよい。
The
なお、第１の回路層１５６に備えられた走査線駆動回路１５０（および信号線駆動回路１
５２）と第２の回路層１６０に備えられた画像表示部１５４を電気的に接続するため、絶
縁膜１２４、下地膜１２０、絶縁膜１１８および第２の層間膜１１６の一部に開口部を形
成して導電膜１４８を露出させた状態で導電膜１２８を形成する。
The scanning line drive circuit 150 (and the signal line drive circuit 1) provided in the
52) and the
絶縁膜１３０は、絶縁膜１１８の説明にて記載された材料および方法を参酌して形成すれ
ばよい。また、絶縁膜１３２は、第２の層間膜１１６にて記載された材料および方法を参
酌して形成すればよい。
The insulating
導電膜１３４は、画像表示部１５４の画素電極として機能する。導電膜１３４は、導電膜
１０８の説明にて記載された材料および方法を参酌して形成すればよい。
The
次に、絶縁膜１３２および導電膜１３４上に、一方の面に表示装置１００の共通電極とし
て機能する導電膜１４０が形成され、他方の面にカラーフィルター１４２が形成された対
向基板１３８を、第２の回路層１６０と導電膜１４０が対向する状態に、封止材料１３６
を用いてベース基板１０２と貼り合わせる。なお、貼り合わせに際し、ベース基板１０２
と対向基板１３８間には、両者の隙間サイズを調整するためにスペーサー１４４を挟んだ
状態で貼り合わせを行う。そして、スペーサー１４４により形成されたベース基板１０２
と対向基板１３８間の隙間に、液晶材料１４６を注入することにより、表示装置１００が
完成する（図３（Ａ）参照。）。
Next, on the insulating
Is attached to the
In order to adjust the gap size between the two
The
対向基板１３８は、ベース基板１０２の説明にて記載された材料および方法を参酌して形
成すればよい。また、導電膜１４０は、導電膜１０８の説明にて記載された材料および方
法を参酌して形成すればよい。
The facing
カラーフィルター１４２、スペーサー１４４および液晶材料１４６については、材料や形
成方法に特段の限定はなく、公知技術を用いることができる。また、封止材料１３６の材
料および形成方法、ならびに、ベース基板１０２と対向基板１３８の貼り合わせ方法につ
いても、公知の技術を用いることができる。
Regarding the
次に、第１の回路層１５６の備える走査線駆動回路１５０（および信号線駆動回路１５２
）と電気的に接続された配線１３５に、導電材料１７０を用いて外部配線１７２を貼り合
わせる（図３（Ｂ）参照。）。
Next, the scan line drive circuit 150 (and the signal line drive circuit 152) included in the
), And the
導電材料１７０および外部配線１７２としては、様々な公知材料を用いることができるが
、例えば、導電材料１７０として異方性導電樹脂（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）や異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐ
ｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いることができ、外部配線１７２としては
フレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉ
ｔｓ）を用いることができる。
Various known materials can be used as the
ondactive Paste) and anisotropic conductive film (ACF: Anisotrop)
An ic Conducive Film) can be used, and the
ts) can be used.
以上の工程を経ることにより、図１に記載の表示装置１００を形成できる。
By going through the above steps, the
当該発光装置は、走査線駆動回路１５０および信号線駆動回路１５２の構成要素であるト
ランジスタ１５８の半導体膜１０６が、単結晶半導体基板から分離した単結晶半導体薄膜
を用いて形成された薄膜トランジスタであるため、高い駆動能力を備えている。
Since the light emitting device is a thin film transistor in which the
また、走査線駆動回路１５０および信号線駆動回路１５２を上述のように薄膜素子（例え
ば薄膜トランジスタなど。）を用いて構成することにより、走査線駆動回路１５０および
信号線駆動回路１５２を備える第１の回路層１５６の厚さを非常に薄くできることができ
るため、第１の回路層１５６と重なる状態に画像表示部１５４を備える第２の回路層１６
０を形成できる。
Further, by configuring the scanning
0 can be formed.
加えて、画像表示部１５４と、走査線駆動回路１５０および信号線駆動回路１５２を電気
的に接続する導電膜１４８が、画像表示部１５４と重なる位置に形成されている。
In addition, the
したがって、表示装置１００において画像表示部１５４の周辺に走査線駆動回路１５０お
よび信号線駆動回路１５２を設置する必要が無く、また、画像表示部１５４と、走査線駆
動回路１５０および信号線駆動回路１５２間の配線引き回しスペースを無くすことができ
るため、表示装置１００の額縁部分を大幅に減少させることができる。
Therefore, it is not necessary to install the scanning
また、走査線駆動回路１５０および信号線駆動回路１５２を備える第１の回路層１５６が
、ベース基板１０２および第２の回路層１６０に挟まれた構造であるため、走査線駆動回
路１５０および信号線駆動回路１５２の構成要素の一つであるトランジスタ１５８に対し
て、外部から不純物（例えば水分など。）が侵入しにくい構造となっている。したがって
、走査線駆動回路１５０および信号線駆動回路１５２を、長期にわたって特性の安定した
信頼性の高いものとできる。
Further, since the
なお、本実施の形態における表示装置１００の画像表示部１５４は、回路層１８０の備え
る導電膜１３４と、対向基板１３８の備える導電膜１４０間に液晶材料を挟み、電極に対
して電源電圧印加を行うことにより画像を表示する、いわゆる液晶表示装置の構成を記載
したが、図４に示すように、導電膜１３４の端部を覆う状態に隔壁４０２が形成され、導
電膜１３４上に少なくとも発光性の有機化合物を含む発光層を備えるＥＬ層４０４が形成
され、ＥＬ層４０４上に、ＥＬ層４０４を挟む状態に導電膜１３４と重なる導電膜４０６
が形成された構成の画像表示部を備える表示装置４００としてもよい。なお、図４の表示
装置４００は、対向基板１３８にカラーフィルター１４２が形成されているが、画像表示
部から射出される光のみで所望の映像表示が可能であれば、カラーフィルター１４２は必
ずしも設ける必要はない。
The
The
（実施の形態２）
本明細書等に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の一例を、以下
にて説明する。
(Embodiment 2)
The semiconductor device disclosed in the present specification and the like can be applied to various electronic devices (including game machines). Examples of electronic devices include television devices (also referred to as televisions or television receivers), monitors for computers, digital cameras, cameras such as digital video cameras, digital photo frames, and mobile phones (mobile phones, mobile phones). (Also referred to as a device), a portable game machine, a mobile information terminal, a sound reproduction device, a large game machine such as a pachinko machine, and the like. An example of an electronic device including the display device described in the above embodiment will be described below.
図５（Ａ）は、携帯型の情報端末５００の一例を示す図であり、筐体５０１には表示部５
０２、スピーカ５０３、カメラ５０４、マイク５０５および外部接続端子５０６などが設
けられている。されている。なお、筐体５０１の内部には様々な電子部品（例えば、ＣＰ
Ｕ、ＭＰＵ、記憶素子など。）が組み込まれている。
FIG. 5A is a diagram showing an example of the
02, a
U, MPU, memory element, etc. ) Is incorporated.
情報端末５００の表示部５０２として、上述実施の形態にて記載した構造の表示装置を用
いることにより、情報端末５００の額縁を極めて小さくすることができる。このため、筐
体５０１のサイズを大きくすることなく、表示部５０２のサイズをより大きくすることが
できるため、例えば、人が片手で持てる形状を維持しながら画面サイズを大きくして、情
報端末５００の付加価値を高めることができる。また、筐体サイズを変えることなく画面
サイズを大きくできるため、情報端末５００の軽量化にも繋がる。
By using the display device having the structure described in the above-described embodiment as the
なお、情報端末５００内に通信装置を設け、携帯電話（スマートフォンとも言える。）と
して用いてもよい。
A communication device may be provided in the
図５（Ｂ）は、テレビジョン装置５１０の一例を示す図であり、筐体５１１に表示部５１
２などが組み込まれており、スタンド５１３にて支持されている。
FIG. 5B is a diagram showing an example of the
2 and the like are incorporated and supported by the
テレビジョン装置５１０の表示部５１２として、上述実施の形態にて記載した構造の表示
装置を用いることにより、テレビジョン装置の額縁を極めて小さくすることができる。こ
のため、筐体５１１のサイズを大きくすることなく、表示部５１２のサイズをより大きく
することができるため、テレビジョン装置５１０を高いデザイン性を備えた付加価値の高
いものとできる。また、筐体サイズを変えることなく画面サイズを大きくできるため、テ
レビジョン装置５１０の軽量化にも繋がる。
By using the display device having the structure described in the above-described embodiment as the
テレビジョン装置５１０の操作は、表示部５１２に表示される操作ボタンなどを直接触れ
ることにより行うことができる。また、筐体５１１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。
The operation of the
テレビジョン装置５１０は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
The
なお、本実施の形態にて記載した構造の表示装置を備えるテレビジョン装置５１０は、額
縁部分が極めて小さいため、図５（Ｃ）のように、表示部５１２を備える筐体５１１を複
数台並べてマルチディスプレイ５２０として用いた場合においても、視認者には表示部５
１２の継ぎ目（つまり、額縁部分。）が分かり難くいため、視認者にあたかも一枚の表示
装置と認識させることができるといった利点を備えている。
Since the
Since the 12 seams (that is, the frame portion) are difficult to understand, it has an advantage that the viewer can recognize it as a single display device.
特に、３００ｎｍ以上７００ｎｍ以下の波長の光が８０％以上透過する基板をベース基板
として用いた表示装置を、図５（Ｄ）（図５（Ｃ）点線四角部分の拡大図。）に示すよう
に、隣接する表示装置において画像表示部と額縁部分が重なるように設置することが好ま
しい。実施の形態１に記載の表示装置は、画像表示部と重ならない部分（つまり、額縁部
分。）には、走査線駆動回路や信号線駆動回路などの、光を遮蔽する回路が形成されてい
ない、あるいは形成されている領域が極めて少ないため、表示部５１２は、筐体５１１の
額縁部分と重なっていても視認者に対して鮮明に表示されるため、表示装置間の額縁部分
を完全に無くし、視認者に１枚の表示装置と認識させることができる。
In particular, as shown in FIG. 5 (D) (enlarged view of the dotted square portion in FIG. 5 (C)), a display device using a substrate that transmits 80% or more of light having a wavelength of 300 nm or more and 700 nm or less as a base substrate is shown. , It is preferable to install the image display unit and the frame portion so as to overlap each other in the adjacent display device. In the display device according to the first embodiment, a circuit that blocks light, such as a scanning line drive circuit or a signal line drive circuit, is not formed in a portion that does not overlap with the image display portion (that is, a frame portion). Or, since the formed area is extremely small, the
以上のように、本発明の適用範囲はきわめて広く、あらゆる分野の電子機器や情報表示手
段に用いることができる。
As described above, the scope of application of the present invention is extremely wide, and it can be used for electronic devices and information display means in all fields.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
１００ 表示装置
１０２ ベース基板
１０４ 絶縁膜
１０６ 半導体膜
１０８ 導電膜
１１０ 絶縁膜
１１２ 導電膜
１１４ 第１の層間膜
１１６ 第２の層間膜
１１８ 絶縁膜
１２０ 下地膜
１２２ 導電膜
１２４ 絶縁膜
１２６ 半導体膜
１２８ 導電膜
１２９ 配線
１３０ 絶縁膜
１３２ 絶縁膜
１３４ 導電膜
１３５ 配線
１３６ 封止材料
１３８ 対向基板
１４０ 導電膜
１４２ カラーフィルター
１４４ スペーサー
１４５ 配線
１４６ 液晶材料
１４８ 導電膜
１５０ 走査線駆動回路
１５２ 信号線駆動回路
１５４ 画像表示部
１５６ 第１の回路層
１５８ トランジスタ
１６０ 第２の回路層
１６２ トランジスタ
１７０ 導電材料
１７２ 外部配線
１８０ 回路層
４００ 表示装置
４０２ 隔壁
４０４ ＥＬ層
４０６ 導電膜
５００ 情報端末
５０１ 筐体
５０２ 表示部
５０３ スピーカ
５０４ カメラ
５０５ マイク
５０６ 外部接続端子
５１０ テレビジョン装置
５１１ 筐体
５１２ 表示部
５１３ スタンド
５２０ マルチディスプレイ
100
Claims (4)
前記画素電極の下方に位置する第１の絶縁膜と、
前記第１の絶縁膜の下方に位置する第１の半導体膜を有する第１のトランジスタと、
前記第１の半導体膜の下方に位置する第２の絶縁膜と、
前記第２の絶縁膜の下方に位置する第２の半導体膜を有する第２のトランジスタと、を有し、
前記第１の半導体膜は、酸化物半導体を有し、
前記第２の半導体膜は、シリコンを有し、
前記第１のトランジスタは、前記画素電極と電気的に接続され、
前記第１のトランジスタは、前記第２のトランジスタと電気的に接続され、
前記画素電極は、前記第２の半導体膜の上方に位置し、且つ前記第２の半導体膜と重なる領域を有する表示装置。 With pixel electrodes,
A first insulating film located below the pixel electrode and
A first transistor having a first semiconductor film located below the first insulating film, and a first transistor.
A second insulating film located below the first semiconductor film and
It has a second transistor having a second semiconductor film located below the second insulating film, and has.
The first semiconductor film has an oxide semiconductor and has an oxide semiconductor.
The second semiconductor film has silicon and has silicon.
The first transistor is electrically connected to the pixel electrode and is connected to the pixel electrode.
The first transistor is electrically connected to the second transistor.
The pixel electrode is a display device that is located above the second semiconductor film and has a region that overlaps with the second semiconductor film.
前記画素電極の下方に位置する第１の絶縁膜と、
前記第１の絶縁膜の下方に位置する第１の半導体膜を有する第１のトランジスタと、
前記第１の半導体膜の下方に位置する第２の絶縁膜と、
前記第２の絶縁膜の下方に位置する導電膜と、
前記導電膜の下方に位置する第３の絶縁膜と、
前記第３の絶縁膜の下方に位置する第２の半導体膜を有する第２のトランジスタと、を有し、
前記第１の半導体膜は、酸化物半導体を有し、
前記第２の半導体膜は、シリコンを有し、
前記第１のトランジスタは、前記画素電極と電気的に接続され、
前記第１のトランジスタは、前記導電膜を介して前記第２のトランジスタと電気的に接続され、
前記画素電極は、前記第２の半導体膜の上方に位置し、且つ前記第２の半導体膜と重なる領域を有する表示装置。 With pixel electrodes,
A first insulating film located below the pixel electrode and
A first transistor having a first semiconductor film located below the first insulating film, and a first transistor.
A second insulating film located below the first semiconductor film and
A conductive film located below the second insulating film and
A third insulating film located below the conductive film and
It has a second transistor having a second semiconductor film located below the third insulating film, and has.
The first semiconductor film has an oxide semiconductor and has an oxide semiconductor.
The second semiconductor film has silicon and has silicon.
The first transistor is electrically connected to the pixel electrode and is connected to the pixel electrode.
The first transistor is electrically connected to the second transistor via the conductive film.
The pixel electrode is a display device that is located above the second semiconductor film and has a region that overlaps with the second semiconductor film.
前記画素電極の下方に位置する第１の絶縁膜と、
前記第１の絶縁膜の下方に位置する第１の半導体膜と、
前記第１の半導体膜の下方に位置する第２の絶縁膜と、
前記第２の絶縁膜の下方に位置する導電膜と、
前記導電膜の下方に位置する第３の絶縁膜と、
前記第３の絶縁膜の下方に位置する第２の半導体膜と、を有し、
前記第１の半導体膜は、酸化物半導体を有し、
前記第２の半導体膜は、シリコンを有し、
前記第１の半導体膜をチャネル形成領域に有する第１のトランジスタは、前記画素電極と電気的に接続され、
前記第１のトランジスタは、前記第２の半導体膜をチャネル形成領域に有する第２のトランジスタと電気的に接続され、
前記画素電極は、前記第２の半導体膜の上方に位置し、且つ前記第２の半導体膜と重なる領域を有する表示装置。 With pixel electrodes,
A first insulating film located below the pixel electrode and
The first semiconductor film located below the first insulating film and
A second insulating film located below the first semiconductor film and
A conductive film located below the second insulating film and
A third insulating film located below the conductive film and
It has a second semiconductor film located below the third insulating film, and has.
The first semiconductor film has an oxide semiconductor and has an oxide semiconductor.
The second semiconductor film has silicon and has silicon.
The first transistor having the first semiconductor film in the channel forming region is electrically connected to the pixel electrode.
The first transistor is electrically connected to a second transistor having the second semiconductor film in the channel forming region.
The pixel electrode is a display device that is located above the second semiconductor film and has a region that overlaps with the second semiconductor film.
前記画素電極の下方に位置する第１の絶縁膜と、
前記第１の絶縁膜の下方に位置する第１の半導体膜と、
前記第１の半導体膜の下方に位置する第２の絶縁膜と、
前記第２の絶縁膜の下方に位置する導電膜と、
前記導電膜の下方に位置する第３の絶縁膜と、
前記第３の絶縁膜の下方に位置する第２の半導体膜と、を有し、
前記第１の半導体膜は、酸化物半導体を有し、
前記第２の半導体膜は、シリコンを有し、
前記第１の半導体膜をチャネル形成領域に有する第１のトランジスタは、前記画素電極と電気的に接続され、
前記第１のトランジスタは、前記導電膜を介して前記第２の半導体膜をチャネル形成領域に有する第２のトランジスタと電気的に接続され、
前記画素電極は、前記第２の半導体膜の上方に位置し、且つ前記第２の半導体膜と重なる領域を有する表示装置。 With pixel electrodes,
A first insulating film located below the pixel electrode and
The first semiconductor film located below the first insulating film and
A second insulating film located below the first semiconductor film and
A conductive film located below the second insulating film and
A third insulating film located below the conductive film and
It has a second semiconductor film located below the third insulating film, and has.
The first semiconductor film has an oxide semiconductor and has an oxide semiconductor.
The second semiconductor film has silicon and has silicon.
The first transistor having the first semiconductor film in the channel forming region is electrically connected to the pixel electrode.
The first transistor is electrically connected to the second transistor having the second semiconductor film in the channel forming region via the conductive film.
The pixel electrode is a display device that is located above the second semiconductor film and has a region that overlaps with the second semiconductor film.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020072357A JP6861871B2 (en) | 2020-04-14 | 2020-04-14 | Display device |
| JP2021057637A JP7118202B2 (en) | 2020-04-14 | 2021-03-30 | Display device |
| JP2022123262A JP7399229B2 (en) | 2020-04-14 | 2022-08-02 | display device |
| JP2023205139A JP2024028848A (en) | 2020-04-14 | 2023-12-05 | display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020072357A JP6861871B2 (en) | 2020-04-14 | 2020-04-14 | Display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018061517A Division JP6692382B2 (en) | 2018-03-28 | 2018-03-28 | Display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021057637A Division JP7118202B2 (en) | 2020-04-14 | 2021-03-30 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020129119A JP2020129119A (en) | 2020-08-27 |
| JP6861871B2 true JP6861871B2 (en) | 2021-04-21 |
Family
ID=72174511
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020072357A Active JP6861871B2 (en) | 2020-04-14 | 2020-04-14 | Display device |
| JP2021057637A Active JP7118202B2 (en) | 2020-04-14 | 2021-03-30 | Display device |
| JP2022123262A Active JP7399229B2 (en) | 2020-04-14 | 2022-08-02 | display device |
| JP2023205139A Pending JP2024028848A (en) | 2020-04-14 | 2023-12-05 | display device |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021057637A Active JP7118202B2 (en) | 2020-04-14 | 2021-03-30 | Display device |
| JP2022123262A Active JP7399229B2 (en) | 2020-04-14 | 2022-08-02 | display device |
| JP2023205139A Pending JP2024028848A (en) | 2020-04-14 | 2023-12-05 | display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (4) | JP6861871B2 (en) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000047259A (en) * | 1998-07-29 | 2000-02-18 | Sharp Corp | Liquid crystal display device |
| JP2002040472A (en) * | 2000-07-31 | 2002-02-06 | Seiko Epson Corp | Method for manufacturing liquid crystal device, liquid crystal device and electronic equipment |
| US7436050B2 (en) * | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
| JP2004247373A (en) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP4045446B2 (en) * | 2004-02-12 | 2008-02-13 | カシオ計算機株式会社 | Transistor array and image processing apparatus |
| JP2010003910A (en) | 2008-06-20 | 2010-01-07 | Toshiba Mobile Display Co Ltd | Display element |
| KR101048965B1 (en) * | 2009-01-22 | 2011-07-12 | 삼성모바일디스플레이주식회사 | Organic electroluminescent display |
| KR101065407B1 (en) | 2009-08-25 | 2011-09-16 | 삼성모바일디스플레이주식회사 | Organic light emitting diode display and method for manufacturing the same |
| KR101708847B1 (en) | 2010-04-08 | 2017-02-22 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
| US8664658B2 (en) * | 2010-05-14 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2020
- 2020-04-14 JP JP2020072357A patent/JP6861871B2/en active Active
-
2021
- 2021-03-30 JP JP2021057637A patent/JP7118202B2/en active Active
-
2022
- 2022-08-02 JP JP2022123262A patent/JP7399229B2/en active Active
-
2023
- 2023-12-05 JP JP2023205139A patent/JP2024028848A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024028848A (en) | 2024-03-05 |
| JP2020129119A (en) | 2020-08-27 |
| JP2021119385A (en) | 2021-08-12 |
| JP2022172088A (en) | 2022-11-15 |
| JP7399229B2 (en) | 2023-12-15 |
| JP7118202B2 (en) | 2022-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6034048B2 (en) | Display device, electronic equipment | |
| JP7038777B2 (en) | Semiconductor device | |
| TWI730899B (en) | Semiconductor device and manufacturing method thereof | |
| JP6008927B2 (en) | Field effect transistor | |
| TWI652828B (en) | Semiconductor device | |
| TWI620331B (en) | Semiconductor device | |
| TWI575663B (en) | Semiconductor device | |
| JP6585780B2 (en) | Luminescent display device | |
| JP2015092590A (en) | Transistor | |
| TW201025606A (en) | Semiconductor device and method for manufacturing the same | |
| TW201036162A (en) | Semiconductor device manufacturing method thereof | |
| JP6692382B2 (en) | Display device | |
| JP6861871B2 (en) | Display device | |
| JP6316901B2 (en) | Display device | |
| TW202412317A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6861871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |