JP6860262B2 - 構造の表面を平滑化するためのプロセス - Google Patents

構造の表面を平滑化するためのプロセス Download PDF

Info

Publication number
JP6860262B2
JP6860262B2 JP2017001311A JP2017001311A JP6860262B2 JP 6860262 B2 JP6860262 B2 JP 6860262B2 JP 2017001311 A JP2017001311 A JP 2017001311A JP 2017001311 A JP2017001311 A JP 2017001311A JP 6860262 B2 JP6860262 B2 JP 6860262B2
Authority
JP
Japan
Prior art keywords
smoothing
temperature
heat treatment
soi structure
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017001311A
Other languages
English (en)
Other versions
JP2017126746A (ja
Inventor
ランドル ディディエ
ランドル ディディエ
コノンチュク オレグ
コノンチュク オレグ
デーヴィッド キャロル
デーヴィッド キャロル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2017126746A publication Critical patent/JP2017126746A/ja
Application granted granted Critical
Publication of JP6860262B2 publication Critical patent/JP6860262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、有用な半導体層、誘電体層、及びキャリア基板を備える構造を連続的に作製するためのプロセスに関する。本発明は、詳細には有用層の表面を平滑化するためのプロセスに関する。これらの構造は、マイクロエレクトロニクス、マイクロメカニクス、フォトニクスなどの分野において特に応用可能である。
表面半導体層、誘電体層、及びキャリア基板を連続して備える中間構造を形成することができる様々なプロセスが従来技術から知られている。この従来技術は、例えば、層移送作製プロセス（Ｓｍａｒｔ Ｃｕｔ（商標）又はＥｌｔｒａｎ（商標）という名前によって知られているプロセス）、又はさらには酸素注入作製プロセス（頭字語ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎによって知られている）に関して問題となる場合がある。
この中間構造は、後続の仕上げステップ中に、表面層を、特に平均厚さ、厚さ均一性、粗さ、結晶品質などの点で期待される特性すべてを有する有用層に変換するために様々な処理を受ける。
これらの公知のプロセスは、シリコンオンインシュレータ（ＳＯＩ）構造の作製のために特に用いられる。この場合、有用層になる表面層、及びキャリアは、典型的にはシリコン及び二酸化シリコンの誘電体層から構成される。
これらのＳＯＩ構造は、非常に精密な仕様を満たさなければならない。有用層の最終粗さ、並びに有用層及び下にある誘電体層の厚さ均一性に対してこのことが特にあてはまる。これらの仕様を満たすことが、有用層内及び有用層上に形成される半導体デバイスの良好な動作に必要である。
中間構造に適用される標準仕上げ処理の中でも、典型的には１１００℃を上回る高温にされた不活性又は還元性雰囲気に表面層をさらすことにある平滑化アニール処理が知られている。とりわけ、この処理は、表面再構成によって、高温雰囲気にさらされた層の粗さを低下させることができる。
これらのアニール動作は、炉の熱的均質性を促進するように、制御された不活性又は還元性ガス流の下で、複数のＳＯＩ構造を同時に処理するのに適した炉において行われることがある。このガスは、シリコンと反応することが可能なすべての汚染物質（Ｏ２、Ｈ２Ｏ、ＣＯ２など）が表面平滑化を妨害するため、極めて純粋（１ｐｐｍ未満の不純物）となるようにフィルタリングされる。不完全な平滑化は、有用層の表面の残留する又は不均一な粗さの程度によって特徴付けられる。
粗さ測定は、一般に原子間力顕微鏡（ＡＦＭ）を使用して行われていることを想起されるであろう。粗さは、このタイプの装置を用いて、１×１μｍ２〜１０×１０μｍ２、場合によっては５０×５０μｍ２、又はさらには１００×１００μｍ２未満の範囲にあるＡＦＭ顕微鏡の先端部によって走査される表面に対して測定される。表面粗さを他の方法によって、特に「ヘイズ」測定を用いて測定することも可能である。この方法は、特に、有用層の全表面にわたって粗さの均一性を速やかに特徴付けるという利点を有する。ｐｐｍを単位として測定されるこの「ヘイズ」は、特徴付けられる表面の光学的な反射率特性を使用する方法に由来し、表面のミクロ粗さのために、表面によって散乱された光信号に対応する。本明細書で開示される「ヘイズ」値は、任意単位で表されており、同一のプロトコルに従って、及び同一の装置によって、この場合、ＫＬＡ Ｔｅｎｃｏｒ Ｓｕｒｆｓｃａｎ ＳＰ（登録商標）タイプの器機によって測定されたことを明記する。
薄い表面層を有するＳＯＩ構造の表面を平滑化するために使用される高温及びアニール時間の範囲で、下にある酸化物層の溶解現象が発生することがある。溶解現象は、ｊｏｕｒｎａｌ Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｅｎｏｍｅｎａ，１５６〜１５８巻（２０１０年）６９〜７６ページに掲載されたＯ．Ｋｏｎｏｎｃｈｕｃｋらによる文献「Ｎｏｖｅｌ ｔｒｅｎｄｓ ｉｎ ＳＯＩ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＣＭＯＳ ａｐｐｌｉｃａｔｉｏｎｓ」において特に報告されている。この文献は、高温の不活性又は還元処理雰囲気中で、誘電体層の酸素原子が表面層を通り抜けて拡散し、不活性ガス流によって炉の雰囲気内へ排出される揮発性種（一酸化ケイ素ガスＳｉＯ）を生成するように表面層の表面と反応することが可能であることを明確に説明している。また、この文献は薄い表面層を有するＳＯＩ構造について、表面層を通り抜ける酸素の拡散が構造の表面から揮発性種を排出する能力によって制限されており、したがって、溶解現象の程度が、表面近傍の炉の雰囲気のガス速度に局所的に関連付けられていることを説明している。
一酸化ケイ素ガス（ＳｉＯ）が熱処理中に表層の表面に蓄積する場合、これによって、局所的に溶解が遅くなり、最終製品の表面層及び誘電体層の厚さに差が生じ、このことは、特に有害である。ＳｉＯは、炉を流れる不活性又は還元性ガス流によって精密に排気されるため、ＳｉＯの局所的な蓄積を制限するように、炉内で高いガス流を維持することが必要である。
本出願人は、高温での、及び高い不活性又は還元性ガス流の下での平滑化熱処理中に、炉内のガス流の均一性及び純度を制御しているにもかかわらず、あるＳＯＩ構造が期待されたレベルよりも大きな「ヘイズ」レベルを有することを観察した。このことは、図１に示されるように、これらの構造のエッジにおいて特にあてはまる。高い残留粗さの周辺ゾーン１００は、有用層に存在し、この周辺ゾーン１００が、より大きな粗さを表すより暗いゾーンによって図１の「ヘイズ」マッピングに示されている（マッピングの中央部は、蝶の羽の形態をした「ヘイズクロス」としても知られているより暗い領域を有するが、この領域は、より大きな粗さにではなく、使用される測定法のアーチファクトに対応していることに留意されたい）。周辺ゾーン１００は、ＳＯＩ構造の表面の表面粗さ及びその均一性が主要パラメーターである最終製品に対して問題である。
それゆえ、従来技術による平滑化アニール動作によってＳＯＩ構造の表面を全体的に平滑化することが可能となり、（溶解に関連付けられた揮発性種が十分に排出されるため）最終のＳＯＩ構造の良好な厚さ均一性が保証されるが、ある処理された構造に対しては最終製品の粗さ仕様と互いに相容れない残留粗さの周辺ゾーン１００を生成する。
したがって、本発明の１つの目的は、従来技術の欠点を除去するプロセスを提案することである。本発明の１つの主題は、表面層、及び埋込み誘電体の厚さ均一性を劣化させずに、残留粗さの周辺ゾーンの出現を制限することが可能となる、特にシリコーンオンインシュレータ構造の表面を平滑化するためのプロセスである。
本発明は、シリコンオンインシュレータ構造の表面を熱処理中に不活性又は還元性ガス流に、及び高温にさらすことを含むシリコンオンインシュレータ構造を平滑化するためのプロセスに関し、本プロセスは、第１の温度での、及び第１の流量によって規定される第１のガス流の下での第１の熱処理ステップを含む。本プロセスは、第１の温度よりも低い第２の温度での、及び第１の流量よりも小さい第２の流量によって規定される第２のガス流の下での第２の熱処理ステップも含むことが注目に値する。
プロセスの第１のステップによって、均一な溶解現象と同時に有効面の平滑化が可能となる。プロセスの第２のステップ中に、表面の平滑化も行うことができ、第１のステップ中に生成された残留粗さの周辺ゾーンを平らにすることができる。第２の熱処理の温度条件は、溶解現象が非常に遅いか、又は存在さえしないようなものであり、この温度条件によって、ガス流を低減させ、したがって平滑化を妨げる可能性のある、（特に残留粗さの前記周辺ゾーンの生成によって）炉内に注入される汚染物質を制限することが可能となり、こうして、プロセスの第２のステップによって、表面層、及び埋め込まれた誘電体の厚さ均一性を劣化させずに、特に周辺ゾーンで表面の平滑化を改善することが可能となる。
本発明の有利な特徴によると、以下単独で、又は組合せにおいて、
本プロセスは、誘電体層に置かれた薄い表面層を備えるＳＯＩ構造を供給する準備のステップであって、それ自体がキャリア基板に置かれ、表面層が５００ｎｍ未満の厚さを有する、ステップを含み、
第１の温度がしきい値温度よりも高く、第２の温度が１１５０℃〜１１７０℃である前記しきい値温度よりも低く、
第１の温度が１１６０℃〜１２００℃、好ましくは、１１７０℃〜１２００℃であり、
第２の温度が１１３０℃〜１１７０℃、好ましくは、１１３０℃〜１１６０℃であり、
第２の熱処理ステップが所与の持続時間の第２の温度での保持を含み、
保持の持続時間が１分〜２時間であり、
第２の熱処理ステップが第２の温度から開始する、０．１°／分〜２０°／分の温度減少ランプを含み、
第１の流量が２０ｓｌｍよりも大きく、
第２の流量が１５ｓｌｍよりも小さく、
不活性ガスがアルゴン、又はアルゴンと水素の混合物から選択され、
第１の熱処理ステップ及び第２の熱処理ステップが同一の熱処理中に互いに関連付けられている。
本発明の他の特徴及び利点は、添付図面を参照して、本発明の以下の詳細な説明から明らかになるであろう。
残留粗さの周辺ゾーンを備えるＳＯＩ構造の表面に対して測定された「ヘイズ」マッピングである。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによるＳＯＩ構造を作製するステップである。 従来技術の平滑化プロセスの後に各ＳＯＩ構造に対して測定された最大粗さレベルに関するグラフである。 本発明による平滑化プロセスの後に各ＳＯＩ構造に対して測定された最大粗さレベルに関するグラフである。 本発明による平滑化プロセスの後に各ＳＯＩ構造に対して測定された最大粗さレベルに関するグラフである。
図２は、Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスの一実施形態によるシリコンオンインシュレータ（ＳＯＩ）構造１１’を作製するステップを表す。シリコンドナー基板１は、ＳＯＩ構造の将来の埋込み誘電体層２のサイズを増加させるように熱酸化工程（図２の（ａ））を受ける。酸化物の厚さは、例えば数ナノメートル〜数百ナノメートルの間で変わることがある。次いで、ドナー基板１に軽イオン３が注入される（図２の（ｂ））。例として、将来のシリコン表面層の所望の厚さに適したエネルギーで、ヘリウム（１ｅ１６／ｃｍ２）及び水素（１ｅ１６／ｃｍ２）の共注入が行われてもよい。この注入ステップは、ドナー基板１内に、埋め込まれた脆弱な平面４を形成する。次いで、注入されたドナー基板１は、例えば分子付着による接合によってキャリア基板５と共に組み立てられる（図２の（ｃ））。次いで、埋め込まれた脆弱な平面４でドナー基板１の分離が生じるように、例えば温度範囲３５０〜６００℃での剥離アニール動作によって、埋め込まれた脆弱な平面４内の空胴のサイズを増加させることが可能となる。次いで、中間のＳＯＩ構造１１が形成され（図２の（ｄ））、この中間のＳＯＩ構造１１は、ドナー基板１から生じた、誘電体層２に置かれた表面層１０を備え、それ自体がキャリア基板５に組み立てられている。この段階では、表面層１０の表面は、粗い（例えば、約３〜１０ｎｍＲＭＳ−ＡＦＭ測定）。この表面層１０がマイクロエレクトロニクス用途と互いに相容れるためには、表面層１０の粗さを、約０．０５〜０．５ｎｍＲＭＳ（ＡＦＭ測定）の値に、ＳＯＩ構造の全表面にわたって一様に低減させることが必要である。
このために、特に犠牲酸化及び化学機械研磨のステップにおいて様々な処理が行われることがある。それにもかかわらず、（例えば、５００ｎｍ未満の、又はさらには３００ｎｍ未満の厚さを有する）薄い表面層１０に対しては、基板の表面層１０の厚さ均一性が不可欠であり（典型的には、ＰＶ（ｐｅａｋ−ｔｏ−ｖａｌｌｅｙ：山対谷）＜３ｎｍ）、研磨は、粗さを低減させるのに効果的ではあるが、除去の不均一性が大きすぎるため最終のＳＯＩ構造１１’の仕様と互いに相容れないとういう欠点を有するように思われる。
したがって、平滑化熱処理を適用することは、特に有利であり、この平滑化熱処理によって、有用層１０’のより高い最終の厚さ均一性を得ることが可能となる（図２の（ｅ））。
これらの平滑化熱処理中に、中間のＳＯＩ構造１１の表面は、典型的には１１００℃を上回る温度で、不活性又は還元性ガス流にさらされ、これらの条件の下では、シリコン原子の表面流動性は、高く、さらされた表面層１０の表面の平滑化につながる。温度が高くなるほど、表面の平滑化がより効果的で、より速くなる。構造がさらされる不活性又は還元性雰囲気は、優先的にはアルゴン、又はアルゴンと水素（例えば、＜１％の水素）の混合物から構成される。
これらの熱処理は、有利には複数の中間のＳＯＩ構造１１を収容することができる大型の炉内で行われる。
本出願人は、炉へのガスの注入の近傍に置かれたあるＳＯＩ構造が炉の残りの部分で得られるレベルよりも大きな「ヘイズ」レベルを有することを観察した。このことは、（図１に示される）構造のエッジにおいて特にあてはまる。有用層１０’上の高い残留粗さのこれらの周辺ゾーン１００は、ＳＯＩ構造１１’の表面の表面粗さ、及び表面粗さの均一性が主要パラメーターである最終製品にとって問題である。
この残留粗さは、「ヘイズ」マッピング（図１）上で、及び平滑化処理後に各ＳＯＩ構造１１’に対して測定された最大「ヘイズ」値から識別されることがある。図３は、炉の様々な位置（Ｘ軸）に置かれた構造に対して測定された最大「ヘイズ」値をＹ軸に示す。位置７４〜８６の構造が他の位置と比較して、より高い「ヘイズ」レベルを有することが明らかにわかり、特に、０．１７（任意単位）よりも大きな「ヘイズ」レベルは、対象用途と互いに相容れない。
本出願人は、様々な試験から、好ましくはＳＯＩ構造のエッジにおける残留粗さのこれらのゾーン１００は、ごく少量であったとしても、汚染物質（例えばＯ２、Ｈ２Ｏ、ＣＯ２など）を含むフレッシュガスにこれらのエッジをさらすことによるものであったと推定した。特に、このタイプの汚染物質の存在は、表面のシリコン原子の流動性を局所的に阻止することによって、平滑化現象を妨害する。その場合、周辺ゾーン１００が処理された有用層１０’に残り、この有用層１０’のゾーン内で、粗さが期待されたレベルよりも大きくなり、このことが、最終のＳＯＩ構造１１’を対象用途と互いに相容れなくする。
本発明によるＳＯＩ構造１１を平滑化するためのプロセスは、構造１１の表面を、熱処理中に、不活性又は還元性ガス流に、及び高温にさらすことを含む。本プロセスは、第１の温度で、及び第１の流量によって規定された第１のガス流の下で熱処理する第１のステップを含む。この第１のステップ中に、表面層１０の表面の第１の平滑化が、下にある酸化物層２の第１の溶解と共に行われる。第１の温度は、特に１１６０℃〜１２００℃、好ましくは１１７０℃〜１２００℃の高温の範囲から選択される。この高温の範囲は、したがって、表面平滑化がシリコン表面層に対して効果的な熱バジェットの範囲にあり、第１の平滑化によって、１２００℃で５分〜１１７０℃で約２時間の範囲であってもよい適度に短い時間で、所望される空間周波数の全範囲にわたって表面層１０の表面の粗さを０．１ｎｍ〜数ミクロンに低減させることが可能となる。
前述したように、高温のこの範囲内では、埋め込み酸化物層２の溶解現象が発生することがある。したがって、表面層１０及び誘電体層２の厚さ均一性を劣化させないようにするために、平滑化アニール動作中に、溶解現象によって形成されたＳｉＯ揮発性種を排気するのに十分なガス流を維持することが重要である。
この第１のステップ中に、炉内のガス流は、酸化物層２の溶解現象に関連付けられた揮発性種のいかなる蓄積も回避するように、高い第１の流量に維持される。第１のガス流量は、２０ｓｌｍ（標準リットル／分）よりも大きいのが好ましい。したがって、溶解現象は、表面層１０及び埋め込み酸化物層２を対象用途と互いに相容れなくする点にまでそれらの厚さ均一性を劣化させることがない程度に十分に均質である。
本発明による平滑化プロセスのこの第１の熱処理ステップによって、表面層１０の粗さの大部分をなくし、且つ炉内で処理される構造のすべてに対して良好な平均粗さレベルを実現することが可能となる。それにもかかわらず、特に炉内へのガスの注入の近傍に位置するＳＯＩ構造に残留粗さの周辺ゾーン１００が残り、この局所的な残留粗さによって前記ＳＯＩ構造が期待仕様と互いに相容れなくなる（これらの構造の最大「ヘイズ」値が０．１７（ａ．ｕ．）を超える）。
したがって、本発明による平滑化プロセスは、第１の温度よりも低い第２の温度での、及び第１の流量よりも遅い第２の流量によって規定される第２のガス流の下での第２の熱処理ステップを含む。この第２のステップ中に、表面層１０の表面の第２の平滑化が行われる。第２の温度は、第１の温度よりも低く、特に、第２の温度は、１１３０℃〜１１７０℃、好ましくは１１３０℃〜１１６０℃の温度範囲から選ばれる。したがって、この温度範囲は、表面平滑化がなお活性ではあるが、溶解現象の反応速度が非常に遅い熱バジェットの範囲にある。表面層１０の表面平滑化及び埋め込み酸化物層２の溶解現象は、両方とも熱的に活性であり、すなわちそれらの現象は、温度が高いほどより速い。平滑化現象は、シリコン原子の表面拡散に対しては、２ｅＶに等しい活性化エネルギーによって規定される熱反応速度を有する。溶解現象は、酸素原子のシリコン内への拡散に対しては、４ｅＶに等しい活性化エネルギーによって規定される熱反応速度を有する。したがって、溶解は、平滑化よりも温度にはるかにより敏感である。したがって、プロセスの第２のステップ中に、１１７０℃を下回る、好ましくは１１６０℃を下回る温度で、溶解は、事実上ゼロである（現象の速度が非常に遅い）が、平滑化は、たとえ平滑化がより高温の場合よりもより低い有効性を有するとしても、依然として重要である。
この第２のステップ中、炉内のガス流は、ＳＯＩ構造の表面に接触する汚染物質の量を制限するために第２の低流量によって有利には規定される。第２のガス流量は、１５ｓｌｍ（標準リットル／分）未満であるのが好ましく、第２の流量は、約５ｓｌｍであるのが有利である。溶解の速度が非常に遅いため、このステップ中のＳＯＩ構造１１の表面でのＳｉＯの蓄積は無視でき、したがって、低ガス流条件にもかかわらず、層の厚さ均一性の劣化はない。
本出願人は、意外にも、本発明による平滑化プロセスのこの第２の熱処理ステップによって、残留粗さの周辺ゾーン１００の粗さレベルが最終製品の期待仕様と互いに相容れるようになるまで、この粗さレベルを著しく低下せることが可能となることを観察した。したがって、低ガス流量（第２の流量）に関連付けられた汚染物質の量の低減によって、第１の温度よりも低い第２の温度にもかかわらず、周辺ゾーン１００に対して良好な有効度で平滑化現象を起こすことができる。
第１のステップ及び第２のステップは、しきい値温度よりも高い第１の温度、及びしきい値温度よりも低い第２の温度でそれぞれ行われる。前記しきい値温度は、表面層１０の厚さが好ましくは２００ｎｍ〜５００ｎｍであるシリコンオンインシュレータ構造の場合、１１５０℃〜１１７０℃である。この範囲外の厚さに対しては、しきい値温度は、特に溶解現象が表面層１０の厚さに依存するため、実質的に異なってもよい。
特に異なる性質の表面層１０（例えば、ＳｉＧｅ、炭素ドープされたＳｉなど）を備える他の構造の場合、しきい値温度は、しきい値温度が平滑化現象（原子の表面拡散）及び溶解現象（表面層１０を通り抜ける酸化物の拡散）に依存するため、異なる温度範囲内にあってもよい。
本発明による平滑化プロセスを実施する第１の方法によると、第１の熱処理ステップ及び第２の熱処理ステップは、２つの異なるアニール動作から構成され、この２つのアニール動作間で、処理されたＳＯＩ構造１１は、周囲温度に戻る。
本発明による平滑化プロセスを実施する第２の方法によると、第１の熱処理ステップ及び第２の熱処理ステップは、同一のアニール動作中に互いに関連付けられる。第１の変形形態によると、第１のステップの終わりに、例えば、第１のガス流を維持しながら、温度は、第１の温度から第２の温度に向かう下降ランプを辿る。或は、第２の温度に達するまで、温度の下降中にガス流を徐々に低減させることができる。
次いで、第２のステップは、規定された持続時間、第２の温度を維持しながら、第２のガス流の下で開始する。前記持続時間は、例えば数分〜数時間、特に５分〜２時間の間で変わってもよい。
一変形形態によると、第２のステップは、温度が第１の温度から第２の温度に変化するときに開始する。その場合、ガス流は、第１の流量から第２の流量に変化する。第２のステップは、保持がなく、第２の温度から開始して、例えば０．１°／分〜２０°／分の温度下降ランプ中に行われる。
表面層１０の厚さが薄いほど、溶解現象に関連付けられた揮発性種（ＳｉＯ）の蓄積がより速いことを想起されるであろう。したがって、本発明による平滑化プロセスは、ＳＯＩ構造１１の表面層１０がより薄いほど、さらに最終構造１１’の有用層１０’並びに誘電体層２の粗さ及び厚さ均一性の仕様の要求が厳しいほど、より有利である。本発明による平滑化プロセスは、５００ｎｍ未満の表面層に対して有利であるのが好ましい。
ここで、２つの実施態様の例が、図４及び図５を参照して記載される。
実施例１
本発明による平滑化プロセスは、３００ｎｍの表面層１０、３０ｎｍの埋め込み酸化物層２、及びキャリア基板５を備える中間のＳＯＩ構造１１に適用される。
第１の熱処理ステップ及び第２の熱処理ステップは、同一のアニール動作において相互に関連付けられている。
第１の熱処理ステップは、第１のアルゴン流の下で、１１７５℃（第１の温度）で１３５分のアニールから構成され、第１のアルゴン流の体積流量は５０ｓｌｍである。炉の頂部位置、すなわちガスの注入の近傍に位置するＳＯＩ構造１１は、残留粗さの周辺ゾーン１００の存在に関連付けられた高い「ヘイズ」レベルを有する。
図４のグラフは、炉の様々な位置（Ｘ軸）に位置するＳＯＩ構造１１それぞれに対して測定された最大「ヘイズ」値をＹ軸に示す。点線の曲線は、プロセスの第１の熱処理ステップと等価なアニール後の最大「ヘイズ」値に対応する。いくつかの構造、特に位置８５〜１１０の構造が０．１５〜０．１７（ａ．ｕ．）よりも大きな最大「ヘイズ」値を有することを観察することができ、このヘイズ値が、これらの構造を、仕様が０．１７未満の最大「ヘイズ」を必要とする対象用途と互いに相容れなくしている。
第１のステップの１１７５℃の保持が完了すると、温度は、第１のアルゴン流の下で、降下ランプを辿り、温度が１１６０℃（第２の温度）に達するとすぐに、平滑化プロセスの第２の熱処理ステップが開始し、その場合、アルゴン流は、５ｓｌｍの第２の体積流量によって規定される。この場合の第２のステップは、第２のガス流の下で１１６０℃から開始する温度減少ランプを含む。
炉の出口で、処理されたＳＯＩ構造１１’は、第１の熱処理ステップ前の状態に比べて大きく改善された「ヘイズ」レベルを有し、この改善は、特に炉の位置７０〜１１０に位置するＳＯＩ構造に対する周辺ゾーン１００の残留粗さの大幅な低減に対応する。実線の曲線は、本発明による平滑化プロセスによって処理されたＳＯＩ構造の最大「ヘイズ」レベルに対応する。
本発明による平滑化プロセスは、処理されたＳＯＩ構造のすべてにわたって粗さレベルを低減させ、最大「ヘイズ」値を０．１５未満（ａ．ｕ．）に引き下げていることが有利には観察される。
実施例２
本発明による平滑化プロセスは、３００ｎｍの表面層１０、３０ｎｍの埋め込み酸化物層２、及びキャリア基板５を備える中間のＳＯＩ構造１１に適用される。
第１の熱処理ステップは、第１のアルゴン流の下で、１２００℃（第１の温度）で５分のアニールから構成され、第１のアルゴン流の体積流量は２５ｓｌｍである。炉の頂部位置、すなわちガスの注入の近傍に位置するＳＯＩ構造は、残留粗さの周辺ゾーン１００の存在に関連付けられた高い「ヘイズ」レベルを有する。
図５は、ボックスプロットの形態で、炉の様々な位置に位置するそれぞれのＳＯＩ構造に対して測定された最大「ヘイズ」値を示す。左側のボックスは、プロセスの第１の熱処理ステップに相当するアニール後に測定された最大「ヘイズ」値に対応する。０．１８〜０．２４（ａ．ｕ．）の範囲にあるこれらの「ヘイズ」値の高い分散を観察することができ、この分散が、対応するＳＯＩ構造を、仕様が０．１７未満（ａ．ｕ．）の最大「ヘイズ」が必要な対象用途と互いに相容れなくする。
本発明による平滑化プロセスの第２の熱処理ステップは、第２のアルゴン流の下での、１１６０℃（第２の温度）で２時間のアニールから構成され、第２のアルゴン流の体積流量は、５ｓｌｍである。
炉の出口で、処理されたＳＯＩ構造１１’は、（周辺ゾーン１００の残留粗さの大幅な低減に対応する）大きく改善された「ヘイズ」レベルを有する。図５の右側のボックスは、本発明による平滑化プロセスによって処理された各ＳＯＩ構造に対して測定された最大「ヘイズ」値を含む。値がすべて０．１７（ａ．ｕ．）未満に低下したことが観察され、この０．１７（ａ．ｕ．）は、対象製品に対して期待される最大「ヘイズ」値である。最大「ヘイズ」値の分散の非常に著しい低減も観察され、したがって、本発明による平滑化プロセスは、処理されたＳＯＩ構造のすべてにわたって明らかに粗さレベルを低減させている。
第１の熱処理ステップ及び第２の熱処理ステップは、同一のアニール動作において互いに関連付けられても、又は２つの別個のアニール動作から構成されてもよい。
もちろん、本発明は記載された実施形態及び例に限定されず、実施形態の変形形態が、特許請求の範囲によって規定されるような本発明の範囲から逸脱せずに、本発明に導入されてもよい。
１ ドナー基板
２ 誘電体層
３ 軽イオン
４ 平面
５ キャリア基板
１０ 表面層
１０’ 有用層
１１ ＳＯＩ構造
１１’ ＳＯＩ構造
１００ 周辺ゾーン

Claims (10)

  1. シリコンオンインシュレータ構造（１１）の表面を、熱処理中に不活性又は還元性ガス流に、及び高温にさらすことを含む前記シリコンオンインシュレータ構造（１１）を平滑化するためのプロセスであって、
    １１５０℃〜１１７０℃であるしきい値温度よりも高い第１の温度での、及び２０ｓｌｍよりも大きい第１の流量によって規定される第１のガス流の下での第１の熱処理ステップを含む、シリコンオンインシュレータ構造（１１）を平滑化するためのプロセスにおいて、
    前記第１の温度及び前記しきい値温度よりも低い、かつ１１３０℃よりも高い第２の温度での、及び前記第１の流量よりも低い、かつ１５ｓｌｍよりも小さい第２の流量によって規定される第２のガス流の下での第２の熱処理ステップを含むことを特徴とする、シリコンオンインシュレータ構造（１１）を平滑化するためのプロセス。
  2. 誘電体層（２）に置かれた薄い表面層（１０）を備える前記ＳＯＩ構造（１１）を供給する準備のステップであって、それ自体がキャリア基板（５）に置かれ、前記表面層（１０）が５００ｎｍ未満の厚さを有する、ステップを含む、請求項１に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  3. 前記第１の温度が１１６０℃〜１２００℃である、請求項１又は２に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  4. 前記第２の温度が１１３０℃〜１１７０℃である、請求項１〜３のいずれか一項に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  5. 前記第２の熱処理ステップが所与の持続時間の前記第２の温度での保持を含む、請求項１〜４のいずれか一項に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  6. 前記保持の前記持続時間が５分〜２時間である、請求項５に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  7. 前記第２の熱処理ステップが前記第２の温度から開始する、０．１°／分〜２０°／分の温度減少ランプを含む、請求項１〜６のいずれか一項に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  8. 前記不活性ガスがアルゴン、又はアルゴンと水素の混合物から選択される、請求項１〜７のいずれか一項に記載のＳＯＩ構造（１１）を平滑化するためのプロセス。
  9. 前記第１の熱処理ステップ及び第２の熱処理ステップが同一の熱処理中に互い関連付けられている、請求項１〜８のいずれか一項に記載のＳＯＩ構造を平滑化するためのプロセス。
  10. 前記第１の熱処理ステップ中に、前記ＳＯＩ構造（１１）の前記表面が平滑化され、絶縁層の溶解が起こる、請求項１〜９のいずれか一項に記載のＳＯＩ構造を平滑化するためのプロセス。
JP2017001311A 2016-01-14 2017-01-06 構造の表面を平滑化するためのプロセス Active JP6860262B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650279A FR3046877B1 (fr) 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure
FR1650279 2016-01-14

Publications (2)

Publication Number Publication Date
JP2017126746A JP2017126746A (ja) 2017-07-20
JP6860262B2 true JP6860262B2 (ja) 2021-04-14

Family

ID=55590039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017001311A Active JP6860262B2 (ja) 2016-01-14 2017-01-06 構造の表面を平滑化するためのプロセス

Country Status (8)

Country Link
US (1) US10134602B2 (ja)
EP (1) EP3193355B1 (ja)
JP (1) JP6860262B2 (ja)
KR (1) KR102583420B1 (ja)
CN (1) CN107039269B (ja)
FR (1) FR3046877B1 (ja)
SG (1) SG10201700309WA (ja)
TW (1) TWI710027B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
WO2013150636A1 (ja) * 2012-04-05 2013-10-10 国立大学法人東北大学 シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置
CN102741977A (zh) * 2010-02-04 2012-10-17 国立大学法人东北大学 硅晶片和半导体装置
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007194B1 (fr) * 2013-06-18 2015-06-12 Soitec Silicon On Insulator Procede de fabrication d'une pluralite de structures

Also Published As

Publication number Publication date
JP2017126746A (ja) 2017-07-20
KR20170085443A (ko) 2017-07-24
US10134602B2 (en) 2018-11-20
KR102583420B1 (ko) 2023-10-04
CN107039269A (zh) 2017-08-11
FR3046877B1 (fr) 2018-01-19
FR3046877A1 (fr) 2017-07-21
EP3193355B1 (en) 2019-11-13
US20170207101A1 (en) 2017-07-20
TW201735165A (zh) 2017-10-01
SG10201700309WA (en) 2017-08-30
EP3193355A1 (en) 2017-07-19
CN107039269B (zh) 2021-10-29
TWI710027B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
JP4958797B2 (ja) ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
KR100784581B1 (ko) 표면 거칠기 감소 방법
KR100893182B1 (ko) 웨이퍼 세정방법
EP0926719A2 (en) Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JP2006191029A5 (ja)
JP2009532872A (ja) 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造
JP4442560B2 (ja) Ｓｏｉウエーハの製造方法
JP6860262B2 (ja) 構造の表面を平滑化するためのプロセス
CN105655243B (zh) 组合两个衬底的方法
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JPS63129633A (ja) 半導体表面処理方法
JP5179401B2 (ja) 貼り合わせウェーハ及びその製造方法
JP2007527604A (ja) ウェハの表面粗さを改善する方法
US9679799B2 (en) Process for fabricating a semiconductor-on-insulator substrate
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP2006156858A (ja) 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
JPH03270209A (ja) 直接接合シリコン基板の作製方法
JPH0714827A (ja) 半導体装置の製造方法
JPH03286551A (ja) 半導体装置の製造方法
KR20030032448A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
JP2002359205A (ja) アンチモン拡散方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6860262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250