JP6858657B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6858657B2
JP6858657B2 JP2017124884A JP2017124884A JP6858657B2 JP 6858657 B2 JP6858657 B2 JP 6858657B2 JP 2017124884 A JP2017124884 A JP 2017124884A JP 2017124884 A JP2017124884 A JP 2017124884A JP 6858657 B2 JP6858657 B2 JP 6858657B2
Authority
JP
Japan
Prior art keywords
power semiconductor
solder paste
solder
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017124884A
Other languages
English (en)
Other versions
JP2019009328A (ja
Inventor
堀田 学
学 堀田
範之 別芝
範之 別芝
石井 隆一
隆一 石井
真裕 山本
真裕 山本
出田 吾朗
吾朗 出田
真次 朝山
真次 朝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017124884A priority Critical patent/JP6858657B2/ja
Publication of JP2019009328A publication Critical patent/JP2019009328A/ja
Application granted granted Critical
Publication of JP6858657B2 publication Critical patent/JP6858657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Description

本発明は、電流経路用の主端子と信号端子を備え、パワー半導体素子と端子、それを結線するワイヤを封止材で封止した電力用半導体装置に関し、特に、はんだペーストによる接合を適用する電力用半導体装置に関する。
電力変換用の電力用半導体装置は、輸送用機器から生活家電まで様々な製品に組み込まれている。また、これまで電力用半導体装置を備えていなかった製品においても、省電力化と高効率化の観点から、組み込まれるケースが増加している。これらの製品では、さらなる小型化や耐久性の向上が求められており、搭載される電力用半導体装置でも、小型化と高耐久化が必須条件となっている。
電力用半導体装置は、家庭用電化製品あるいはコンピュータなどに使われる半導体素子に比べて、高電圧、大電流、高周波での動作が可能である。一方で、電力用半導体装置は、動作時における発熱が顕著で高温になりやすい。
例えば、電力変換装置として幅広く利用されているスイッチング電源は、大電流回路を高速に、繰り返し開閉し続けることで電力を制御している。このような制御を行うことで、スイッチング電源は、スイッチング素子として使われるパワー半導体のオン抵抗および順方向の電圧降下による電力損失で発熱する。このため、パワー半導体素子の大電流経路となる主端子のはんだ接合性は、モジュール製品の耐久性、信頼性などに大きな影響を及ぼす要因の1つになっている。
パワーモジュールでは、リフロー工程による部品の接続が一般的であり、その際、フラックス成分を含むはんだペーストが用いられる。パワーモジュールのように電極面積が大きくなると、リフロー時の温度を上げても、はんだペーストの濡れ拡がり性は改善されない。そのため、はんだペーストを多めに使用してはんだ付け性を確保している。しかしながら、はんだペーストを多めに使用することによって、ボイドの発生、フラックスやはんだ粒子の飛散などの不具合を引き起こす。
熱によるパワーモジュール用部品における接続端子の不具合を防止する従来技術としては、リード電極面の中央部に穴を開け、煙突効果を利用してはんだ接合部のガス(ボイド)を放出させるものがある(例えば、特許文献1参照)。
特開2007−335767号公報
しかしながら、この従来技術には、以下のような課題がある。上述した特許文献1記載の半導体パワーモジュール用部品接続端子において、リード電極面の中央部に開けられる穴は、はんだ接続部のガスを外に放出する目的である。このため、この穴の形状は、端子下面の開口が広く上方に向かうに従い狭くなる逆テーパー型である。また、この特許文献1は、部品の接続については、あらかじめはんだペーストが塗布されており、その上に部品を載せるものである。
この場合、はんだペースト上に部品を載せるための加圧力で、あらかじめ塗布してあるはんだペーストの周囲への押出し、フラックスやはんだ粒子の飛散などが生じる。そのため、溶融後のはんだペーストが、隣接するチップあるいは配線に接触し、電気的なショートを引き起こすおそれがある。さらに、フラックスやはんだ粒子が飛散することで、十分なはんだ溶融性を得るために必要な量のはんだが残らないという問題もある。
また、板はんだなど固形はんだを使用する場合には、はんだ、または接合部材の表面酸化により、はんだ溶融時の濡れ性が著しく悪くなる。そのため、事前にフラックス剤を塗布すること、あるいはギ酸などの還元雰囲気におけるはんだ溶融を行うことが必要となる。
一方、フラックスを塗布してはんだ溶融した場合には、信頼性上の問題により、はんだ溶融後にフラックス残渣の洗浄工程が必要であった。この結果、作業工程の追加、あるいは作業者の追加が必要となり、コストの増加につながる。
さらに、小さな部品を配置する場合には、あるいは構造的に複雑な場合など、フラックス残渣を完全に取り除けない場合も考えられる。このため、信頼性劣化への懸念が残る。
ギ酸雰囲気によるはんだ溶融の場合では、ギ酸の取扱い、管理上の問題、およびギ酸専用の雰囲気形成装置の導入が必要となる。従って、ギ酸雰囲気によるはんだ溶融の場合には、コストの増加に加え、作業性も悪くなるといった問題がある。
本発明は、かかる課題を解決するためになされたものであり、はんだペーストを適用した接合を行う際に、はんだペーストに含まれるフラックス成分の流れを制御可能にし、小型・軽量化、大電流・高耐圧化、および低コスト・高信頼化を実現できる電力用半導体装置を得ることを目的とする。
本発明に係る電力用半導体装置は、パワー半導体素子がAgシンターによりチップ搭載され、はんだ接合用のランド部を有する金属配線基板と、ランド部と一端がはんだ接合により電気的に接続された主端子と、主端子の他端が外部に突出するように組み込まれるとともに、パワー半導体素子が搭載された金属配線基板の周囲を覆う樹脂製のフレーム枠とを備えて構成された電力用半導体装置であって、主端子は、はんだ接合される一端に、フラックスを含むはんだペーストを注入するための開口が設けられるとともに、開口を形成する周囲の一部分に、はんだペーストを外部に流出させるための切り欠きを有し、切り欠きは、開口部に注入されたはんだペーストが、パワー半導体素子およびAgシンターからずれた方向に流出する位置に設けられ、はんだペーストに含まれるフラックス成分の流れ制御を可能とするものである。
本発明によれば、主端子の一端において、特定の方向にはんだペーストを流出させるための切り欠きを有する開口を備えることで、多めにはんだペーストが塗布された場合にも、主端子から漏洩するはんだペーストを適切に誘導、排出できる構成を実現している。この結果、はんだペーストを適用した接合を行う際に、はんだペーストに含まれるフラックス成分の流れを制御可能にし、小型・軽量化、大電流・高耐圧化、および低コスト・高信頼化を実現できる電力用半導体装置を得ることができる。
本発明の実施の形態1に係る電力用半導体装置の構成を示す図である。 本発明の実施の形態1に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。 本発明の実施の形態1に係る電力用半導体装置の主端子の上面およびIII−III線に沿った断面を示した図である。 本発明の実施の形態1に係る電力用半導体装置におけるはんだペーストの流れ出しを模式的に示す図である。 本発明の実施の形態1に係る電力用半導体装置の主端子の断面を拡大した図である。 本発明の実施の形態1に係る電力用半導体装置の主端子の形状例である。 本発明の実施の形態2に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。 本発明の実施の形態2に係る電力用半導体装置におけるはんだペーストの流れ出しを模式的に示す図である。 本発明の実施の形態3に係る電力用半導体装置の主端子に載せる具体的なすり鉢状治具および治具を主端子上に搭載した場合の断面を示す図である。 本発明の実施の形態3に係る電力用半導体装置の主端子に載せるフレーム枠一体型治具の断面を示す図である。 本発明の実施の形態4における電力用半導体装置の製造工程を示すフローチャートである。
以下、本発明の電力用半導体装置の好適な実施の形態につき、図面を用いて説明する。
実施の形態1.
図1は、本発明の実施の形態1に係る電力用半導体装置の構成を示す図である。本実施の形態1に係る電力用半導体装置は、モジュールの樹脂製フレーム枠2から突出して形成された、主端子5および複数本の信号端子6を備えて構成されている。
主端子5は、電力用半導体装置の主電源を入力するための電源端子である。主端子5は、金属製であり、例えば、銅やステンレス鋼を基材とした合金から形成されている。主端子5の表面は、基材の金属が露出していても良いし、当該表面の少なくとも一部にめっき処理が施されていても良い。
信号端子6は、一端が、モジュールのフレーム枠から突出して形成されている。信号端子6は、パワー半導体素子3の動作を制御する信号を外部から入力するための端子である。信号端子6は、主端子5と同様に、金属製であり、合金で形成されている。また、信号端子6は、リードの表面の少なくとも一部または全体にめっき処理が施されていてもよい。
フレーム枠2は、射出成型可能であり、高耐熱性樹脂からなる。高耐熱性樹脂の具体例としては、PPS(ポリファニレンサルファイド)、フッ素系樹脂などが挙げられる。フレーム枠2には、半導体素子の電源端子である主端子5と動作制御用の信号端子6、さらにワイヤボンド結線用の端子が組み込まれている。
このフレーム枠2は、半導体素子を搭載する基板1と、接着剤により接着されている。接着剤は、シリコーン系またはエポキシ系の熱硬化型接着剤が一般的である。
パワー半導体素子3は、パワー半導体素子3の上面に設けられた上面電極、およびパワー半導体素子3の下面に設けられた下面電極を備えている。パワー半導体素子3の下面電極は、配線基板の端子上に導電性部材を介して接合されることによって、配線基板と機械的および電気的に接続されている。
また、パワー半導体素子3の上面電極は、主端子5の下部と導電性部材を介して接合されることによって、機械的および電気的に接続されている。さらに、パワー半導体素子3は、ワイヤにより外部端子であるリードに接続されている。パワー半導体素子3は、オン時にはその厚さ方向に電流を流し、オフ時には電流を遮断する特徴をもつ。
なお、パワー半導体素子3の材料としては、例えば、Siのみならず、SiC、GaN、GaAsなどの化合物半導体が用いられても良い。また、パワー半導体素子3の上面電極の表面には、Niめっき層など、はんだ付けをできる層が設けられてもよい。
電力用半導体装置は、電力の制御または供給を行う半導体装置であり、大きな電圧、電流を扱うことが特徴である。電力用半導体装置は、電圧の変換、周波数の変換、直流から交流への変換、あるいは交流から直流への変換など、電力変換用途に用いられている。また、電力用半導体装置は、エアコン、冷蔵庫、洗濯機などの家電製品のインバータ、電気・ハイブリッド自動車、電気鉄道車両の駆動系装置、照明機器の照度制御用途などに使用されている。
導電性部材は、パワー半導体素子3の上面電極または配線基板と、主端子5との間、およびパワー半導体素子3の下面電極と、配線基板との間、にそれぞれ配設される。導電性部材には、例えば、銀(Ag)ペーストが用いられる。Agペーストは、高温耐久性、放熱性に優れたダイボンド材料の一つとして、パワー半導体製品に用いられるようになってきた。
Agペーストは、Agナノ粒子に有機溶剤を加えてペースト状にしたものである。Agナノ粒子は、金属の中でも高い伝導率を持ち、耐熱性、高温耐久性および信頼性に優れている。さらに、Agナノ粒子は、金属をナノスケールまで微粒子化して反応性を高めることで、接合材料を融解することなく低温で焼結させて、金属接合層を形成する。
シリコーンゲルは、パワー半導体素子3と端子、ワイヤなどを覆い、パワー半導体素子を光、熱、湿度、振動などの外部環境要因から保護することを目的に、モジュール用封止材料として使用される。
また、シリコーンゲルは、シリコーン特有の耐熱・耐寒性に優れ、腐食性がなく、硬化時の収縮が小さい、などの性質と、低架橋密度から生じる粘着性および密着性に優れ、シール性、耐湿性を有する性質とを持っている。さらに、シリコーンゲルは、振動吸収性にも優れた特性を併せ持ち、封止・保護材、充填剤として広く使用されている。
配線基板は、絶縁層と導体層を持ち、パワー半導体素子3の下面電極と導電性部材を介して接合されている。配線基板は、セラミック素材に、銅あるいはアルミニウムなどで配線されたものである。
すり鉢状治具12は、はんだ溶融温度を上回る耐熱性の材質でできている。フレーム枠2と同様に、すり鉢状治具12には、PPS(ポリファニレンサルファイド)、あるいはフッ素系樹脂が用いられ、セラミックも使用可能である。
本発明の治具であるすり鉢状治具12は、はんだ塗布工程で端子部にセットされ、はんだ塗布後に取り外される。または、すり鉢状治具12は、リフロー工程のはんだ溶融後に取り外されるか、もしくはそのまま取り外すことなく、後工程のシリコーンゲルで封入されることも可能である。
また、フレーム枠2の製造工程において、金型設計により主端子5の上部位置に予めすり鉢状治具12に相当する形状をフレーム枠製造時に射出一体成型することが可能である。この場合には、フレーム枠2とすり鉢形状とが一体構造になるため、パワー半導体素子の組み立て工程で、すり鉢状治具12を主端子5の上に設置する作業が不要となる。この結果、工程削減、作業者削減など時間短縮とコスト削減が可能である。
図2は、本発明の実施の形態1に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。図2に示した電力用半導体装置に用いられる基板1は、セラミックなどの絶縁層とCuなどの表面導体層、裏面導体層から構成されている。そして、この基板1の表面導体層には、Agペーストにより、パワー半導体素子3(IGBT;Insulated Gate Bipolar Transistorとフリーホイールダイオード)が各2個ずつダイボンドされている。
また、基板1の裏面は、パワー半導体動作時の発熱を逃がす効果を有するヒートシンクに接合されている。
基板表面のチップ外周部に、シリコーン接着剤などを用いてフレーム枠2を接着し、熱硬化させる。フレーム枠2には、パワー半導体を動作させるための大電流の経路となる主端子5と、電力制御用の8本の信号端子6が、フレーム枠の垂直方向(Z軸方向)に突出している。
また、フレーム枠の水平方向(XY方向)には、基板1とはんだ付け接合するための主端子5と、パワー半導体素子3の電極パッドとワイヤボンドで結線するための信号端子6とが、それぞれ突出している。
基板1にフレーム枠2を接着剤で接着、硬化させると、基板1上のランドとフレーム枠2から突出している主端子5とが位置決めされた状態となる。接着・硬化された電力用パワー半導体装置は、チップ上の電極とフレーム上の端子がアルミワイヤにより結線された後に、はんだ塗布工程の治具にセットされる。
ディスペンサユニットを主端子5上の開口部に移動させ、はんだペーストを注入する。はんだペーストは、ディスペンサユニットのエア圧力、ヘッド部の移動速度、ディスペンサ先端部と主端子間の距離(GAP)を変数として、最適な塗布量が得られるように調整可能である。
使用するはんだペーストは、無残渣、あるいは洗浄工程不要な低残渣のタイプを用いることで、はんだ付け前のフラックス塗布、およびはんだ塗布後のギ酸還元雰囲気における溶融を回避できる。従って、このようなはんだペーストを用いることで、汎用の窒素リフロー装置における低酸素濃度雰囲気でのはんだペーストの溶融が可能となる。
図3は、本発明の実施の形態1に係る電力用半導体装置の主端子5の上面およびIII−III線に沿った断面を示した図である。
主端子5は、フレーム枠2からXY方向に突出している、はんだを塗布するための端子である。この端子は、Z方向の端子上面の開口寸法が下面の開口寸法より広く、いわゆるテーパー形状10を有している。
この端子の上部から、ディスペンサユニットを用いてはんだペーストの塗布を行った場合を、次に説明する。
本発明による主端子5の構造によれば、はんだペーストが、端子の上面に載ったままになったり、端子上面から端子外側に漏洩したりすることを防止できる。さらに、塗布したはんだペーストが、端子下面のランド部15(図2参照)まで溶融したまま流動する。そのため、基板1のランド部15と端子下面および側面部において、良好なフィレットを形成するために必要な量のはんだペーストを充填することが可能である。
図4は、本発明の実施の形態1に係る電力用半導体装置におけるはんだペーストの流れ出しを模式的に示す図である。主端子5は、先の図3に示したように、先端の一部分が切れたC字の切れ目9をしている。図4において、この切れた部分は、基板1上に2個並んで搭載されている半導体チップ3の間に位置する。主端子5の中にはんだペースト14が注入されている。
ディスペンサユニットで、はんだペースト14を注入する際に、はんだペースト14の量が多くなると、主端子5の開口部から余分なはんだペースト14が漏出する。この時、主端子5の先端に導入したC字の切れ目9が、開口部に対して垂直方向へはんだペースト14の流れを誘導させることで、半導体素子(チップ)3やAgシンターエリア8へ流れこむはんだペースト14の量を低減できる。すなわち、C字の切れ目9を有することで、はんだペースト14に含まれるフラックス成分の流れ制御を実現できる。
この効果により、漏洩したはんだペースト14による電気的なショートが防止できる。さらに、はんだペースト14に含有されるフラックス成分が、Agシンターエリア8に付着して生じる、Agイオンマイグレーションの発生も回避でき、製品の信頼性を向上できる。
図5は、本発明の実施の形態1に係る電力用半導体装置の主端子5の断面を拡大した図である。図5には、フレーム枠2の断面も重ねて描画している。この主端子5は、図3と同様に、端子上面部の開口が広く、下面に行くほど狭くなるテーパーを持っている。さらに、主端子5の下面の外側が、基板方向に向かって鍵形(L字)に曲がったカギ部11を有する構造となっている。
ディスペンサユニットからはんだペースト14を注入する時に、はんだペースト14の粘度、または端子と基板ランドの間隔によって、端子下面に流動したはんだペースト14がそのままランドの外に押し出されるおそれがある。そこで、このカギ部11は、はんだペースト14がランドの外に押し出されることを防止するための防波堤の役割をするために設けられている。
本実施の形態1に係る主端子5の構造により、はんだペースト14、およびそれに含まれるフラックスが、端子、ランド周辺に流れ出して半導体素子(チップ)3と電気的にショートすることを回避することができる。これにより、はんだ接合用のランド、チップと配線の間隔を狭めてモジュールの小型化、軽量化を図ることが可能である。さらには、主端子5の簡便な構成によりはんだペーストに含まれるフラックス成分の流れ制御を実現でき、使用部材の削減が可能となり、コストを低減できる。
図6は、本発明の実施の形態1に係る電力用半導体装置の主端子5の形状例である。はんだペースト14の流出方向を誘導し制御するために、端子の一部分を用途に合わせて切り欠いた例である。
図6(a)は、端子の横方向が切れた端子を例示している。図6(b)は、任意の角度をつけて切り取った端子を例示している。なお、端子の形状は、図6(a)、図6(b)に示したような形状に限定されない。
端子と半導体素子(チップ)3の距離あるいは相互配置、ランドのサイズ、はんだ接合に必要な面積、はんだペーストの塗布量などによって、はんだペーストの流出方向を考慮して、端子の形状、端子の切れ位置、切れ幅を設計することが可能である。その具体例として、図6(c)は、菱形形状の端子を例示しており、図6(d)は、三角形状の端子を例示している。
実施の形態2.
図7は、本発明の実施の形態2に係る電力用半導体装置の上面および断面の具体的な構成を示す図である。図7においては、セラミックなどの絶縁層とCuなどの表面導体層、裏面導体層からなる基板1の表面導体層に、Agペーストでパワー半導体素子(IGBTとフリーホイールダイオード)3が各1個ずつダイボンドされている。基板表面のチップ外周部に、シリコーン接着剤などを用いてフレーム枠2を接着し、熱硬化させる。
フレーム枠2には、パワー半導体を動作させるための大電流の経路となる主端子5と、電力制御用の5本の信号端子6が、フレーム枠2の垂直方向(Z軸方向)に突出している。また、フレーム枠2の水平方向(XY方向)には、基板1とはんだ付け接合するための主端子5と、パワー半導体素子3の電極パッドとワイヤボンドで結線するための信号端子6とが、それぞれ突出している。
基板1にフレーム枠2を接着剤で接着、硬化させた後に、アルミワイヤでチップ電極とフレーム上の端子を結線する。次に、ディスペンサユニットで端子開口部にはんだペースト14を注入する。はんだペースト14は、無残渣、あるいは洗浄工程不要な低残渣のタイプを用いることで、フラックス塗布やギ酸還元雰囲気における溶融を回避できる。従って、このようなはんだペースト14を用いることで、汎用の窒素リフロー装置における低酸素濃度雰囲気でのはんだペースト14の溶融が可能となる。
図8は、本発明の実施の形態2に係る電力用半導体装置におけるはんだペースト14の流れ出しを模式的に示す図である。主端子5は、端子片側の横サイドを切り欠いた形状である。はんだペースト14の量が多くなると、端子の開口部から漏れ出したはんだペースト14が、端子の切れ目に対して垂直方向に流れ出すように誘導され、半導体素子(チップ)3やAgシンターエリア8へ向かわないように、主端子の切れ目が配置されている。
これにより、流れ出したはんだペーストとチップとのショートが防止できる。すなわち、Agシンターエリア8において、はんだペーストに含有されるフラックス成分が付着することで引き起こされる、Agイオンマイグレーションの発生を回避し、製品の信頼性を向上させることが可能である。
実施の形態3.
図9は、本発明の実施の形態3に係る電力用半導体装置の主端子5に載せる具体的なすり鉢状治具12および治具を主端子5上に搭載した場合の断面を示す図である。本実施の形態3におけるすり鉢状治具12は、フレーム枠2と同じ材質のPPS(ポリフェニレンスルファイド)などの射出成形可能な樹脂からなる。
ディスペンサユニットによる端子上部からのはんだペースト14塗布前に、このすり鉢状治具12を端子上部に機械制御、または人手により位置決めして設置した後に、はんだペースト14を塗布する。
通常、ディスペンサユニットで端子開口内にはんだペースト14を注入し、基板ランド部15と端子のすき間にはんだペースト14を充填させるためには、ディスペンサヘッド先端のノズル(またはニードル)を、端子上面に数十ミクロンから数百ミクロンの距離に近付ける位置決め精度が必要となる。
しかし、量産工程を想定した場合、電力用半導体装置の部材公差、組立公差、搬送の位置決め精度により、ディスペンサユニットのノズル先端と端子開口の相対位置にばらつきが生じる。
そこで、量産工程でのノズル先端と端子開口の位置決め精度のばらつきに影響されないために、本実施の形態2では、すり鉢状治具12を用いている。具体的には、すり鉢状治具12を端子上面に設置し、すり鉢状治具12の開口内にはんだペーストを注入するためのノズル先端を配置する。ここで、図9に示すように、すり鉢状治具12は、すり鉢状治具12の開口部の断面積が、主端子5の上面開口部の断面積よりも大きくなるような形状として形成されている。
このような形状を有するすり鉢状治具12を用いることで、ディスペンサヘッド先端のノズルの位置決め精度を緩和し、はんだペースト注入時のタレや漏れを防止し、チップや配線にはんだペースト、およびそれに含まれるフラックスがかかり、電気的にショートすることを防止できる。
図10は、本発明の実施の形態3に係る電力用半導体装置の主端子5に載せるフレーム枠一体型治具13の断面を示す図である。図10に示したフレーム枠一体型治具13は、図9と異なり、金型設計により、すり鉢状治具12が樹脂製フレーム枠と一体形成されている。この結果、フレーム枠2とすり鉢状治具13の位置合わせ機構が不要である。
フレーム枠2は、例えば、PPS(ポリファニレンサルファイド)等の樹脂でできている。従って、すり鉢状部分のある金型を設計し、フレーム枠2の製造工程において、すり鉢状部分のある金型を使うことで、フレーム枠一体型治具13を射出成型することが可能となる。この結果、製品品質、歩留まり的にも安定し、高コストになることもなく、大量生産が可能である。
実施の形態3におけるすり鉢状治具13は、はんだペーストをディスペンサユニットで端子上部から塗布する時の、ディスペンサユニットの位置決め精度を緩和することができる。この結果、端子とディスペンサユニットの相対位置ずれによるはんだペーストのタレ、漏れ、はみ出し等を抑制し、端子開口部と端子下と基板ランド間の隙間に必要な量のはんだペーストを塗布することが可能となる。
さらに、十分なフィレットを形成させ、良好なはんだペーストの溶融性を確保するために、多めにはんだペーストを塗布した場合でも、はんだペーストがチップや配線部へもれ出して、はんだブリッジによる電気的ショートを引き起こすことなどによる製品品質不良を防止することが可能である。
耐熱性のすり鉢状治具は、はんだペースト塗布後、またはリフロー工程のはんだペーストの溶融後に取り外して後続のモジュールに再設置するリサイクルが可能である。しかし、耐熱治具を取り外して再設置するための人手や設備などを考慮して、コスト的に高くなると判断される場合は、耐熱治具を付けたまま後工程へ流動し、半導体素子や端子、ワイヤと共に耐熱治具をシリコーンゲルで充填することも可能である。
実施の形態4.
本実施の形態4では、本発明の係る電力用半導体装置の一連の製造工程について、フローチャートを用いて具体的に説明する。図11は、本発明の実施の形態4における電力用半導体装置の製造工程を示すフローチャートである。
まず、セラミック基板(基板1)にAgペーストを印刷し(ステップS1101)、パワー半導体素子3(チップ3)をダイボンドする(ステップS1102)。
次に、エポキシ系接着剤をフレーム枠2裏面に塗布し、基板1とフレーム枠2を重ね合わせて組み付けた後、硬化炉で基板1とフレーム枠2を硬化させる(ステップS1103)。
次に、アルミワイヤでチップ3の電極(パッド)とフレーム枠2表面にある電極端子とをワイヤボンドで結線する(ステップS1104)。
次に、主端子リード4がフレーム枠2から突出している主端子5に設けられたはんだ付け部にはんだペースト14を塗布し、リフロー工程にて、低酸素濃度雰囲気ではんだを溶融、冷却して、主端子5と基板1と接合させる(ステップS1105)。
この工程において、先の実施の形態1〜3で説明したように、一端において、特定の方向にはんだペースト14を流出させるための切り欠きを有する開口を備える主端子5が適用される。このような主端子5を適用することにより、多めにはんだペースト14が塗布された場合にも、主端子5から漏洩するはんだペースト14を適切に誘導、排出でき、はんだペースト14に含まれるフラックス成分の流れ制御が可能となる。
次に、ヒートシンクにはんだを設置し、その上に複数個の電力用半導体装置を載せる。また、電力用半導体装置のチップ上の電極にはんだを載せて、その上にリード(端子と同様の金属製部品)を設置し、リフロー工程にて溶融、冷却してはんだ接合にてリードを組み付ける(ステップS1106)。
次に、シリコーン系ゲルにてフレーム枠2の内部にゲルを注入し、硬化炉でゲルを硬化させる(ステップS1107)。
次に、サポートを取り付けて主端子をTIG(Tungsten Inert Gas)溶接し(ステップS1108)、シリコーンゲルでパワー半導体装置を搭載するサポート内部全体をゲル封止する(ステップS1109)。
ゲル封止後に、冷却用のパイプを圧入し(ステップS1110)、特性を検査する(ステップS1111)。
なお、この組み立て工程フローに記載していないが、外観目視検査、超音波探傷検査(SAT・C−SAM)、X線検査、電気特性検査などの品質検査工程、あるいは還元・洗浄工程は、工程フロー途中の予め規定されたタイミングで実施されるものとする。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
1 基板、2 フレーム枠、3 パワー半導体素子(半導体チップ)、4 主端子リード、5 主端子(はんだ付け部)、6 信号端子、7 位置決めピン、8 Agシンターエリア、9 端子切り欠き部、10 テーパー部、11 カギ(¬)部、12 すり鉢状治具、13 フレーム枠一体型すり鉢状治具、14 はんだペースト、15 ランド部。

Claims (5)

  1. パワー半導体素子がAgシンターにより搭載され、はんだ接合用のランド部を有する金属配線基板と、
    前記ランド部と一端がはんだ接合により電気的に接続される主端子と、
    前記主端子の他端が外部に突出するように組み込まれるとともに、前記パワー半導体素子が搭載された前記金属配線基板の周囲を覆う樹脂製のフレーム枠と
    を備えて構成された電力用半導体装置であって、
    前記主端子は、はんだ接合される前記一端に、フラックスを含むはんだペーストを注入するための開口部が設けられるとともに、前記開口部を形成する周囲の一部分に、前記はんだペーストを外部に流出させるための切り欠きを有し、
    前記切り欠きは、前記開口部に注入された前記はんだペーストが、前記パワー半導体素子および前記Agシンターからずれた方向に流出する位置に設けられ、前記はんだペーストに含まれるフラックス成分の流れ制御を可能とする
    電力用半導体装置。
  2. 前記主端子は、前記開口部の縦方向断面形状が、前記ランド部にはんだ接合される下面側に対して上面側を広くし、上面方向に進むに従い開口部が広がるテーパー形状を有する
    請求項1に記載の電力用半導体装置。
  3. 前記主端子は、前記一端の先端部分の縦方向断面形状が、前記ランド部にはんだ接合される下面側の方向へ曲がった鍵形状を有する
    請求項1または2に記載の電力用半導体装置。
  4. 前記開口部の上面に搭載され、前記開口部の上面の断面積を拡大させるすり鉢形状を有する治具
    をさらに備える請求項1から3のいずれか1項に記載の電力用半導体装置。
  5. 前記治具は、前記フレーム枠と一体成形されている
    請求項4に記載の電力用半導体装置。
JP2017124884A 2017-06-27 2017-06-27 電力用半導体装置 Active JP6858657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017124884A JP6858657B2 (ja) 2017-06-27 2017-06-27 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017124884A JP6858657B2 (ja) 2017-06-27 2017-06-27 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2019009328A JP2019009328A (ja) 2019-01-17
JP6858657B2 true JP6858657B2 (ja) 2021-04-14

Family

ID=65029005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017124884A Active JP6858657B2 (ja) 2017-06-27 2017-06-27 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6858657B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352380A1 (en) * 2021-03-05 2023-11-02 Mitsubishi Electric Corporation Method for manufacturing semiconductor device, semiconductor device, electric power conversion device, and mobile body
JP2022144436A (ja) 2021-03-19 2022-10-03 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023748A (ja) * 2005-12-07 2011-02-03 Mitsubishi Electric Corp 電子機器装置
JP2007335767A (ja) * 2006-06-19 2007-12-27 Hitachi Ltd 半導体パワーモジュール用部品接続端子
JP4968195B2 (ja) * 2008-06-24 2012-07-04 株式会社デンソー 電子装置の製造方法
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP2012028681A (ja) * 2010-07-27 2012-02-09 Toyota Industries Corp 電極部材の接合体及び電極部材の接合方法
JP5542600B2 (ja) * 2010-09-24 2014-07-09 株式会社デンソー 半導体モジュール
DE112015006049T5 (de) * 2015-01-26 2017-10-12 Mitsubishi Electric Corporation Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE112016005807B4 (de) * 2015-12-16 2024-05-08 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
JP2019009328A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
JP5183642B2 (ja) 半導体装置およびその製造方法
JP6234441B2 (ja) 半導体装置の製造方法
US20150179551A1 (en) Semiconductor device
US9029995B2 (en) Semiconductor device and method of manufacturing the same
JP6147588B2 (ja) 半導体装置
JP4559777B2 (ja) 半導体装置及びその製造方法
JP5714157B1 (ja) パワー半導体装置
JPWO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JPWO2014203798A1 (ja) 半導体装置
JP6858657B2 (ja) 電力用半導体装置
US10777490B2 (en) Semiconductor device and method of manufacturing the same
JP4557804B2 (ja) 半導体装置及びその製造方法
JP5233853B2 (ja) 半導体装置
CN108022900B (zh) 半导体装置
JP2011023458A (ja) 半導体装置およびその製造方法
JP2015041676A (ja) 電力用半導体装置およびその製造方法
JP6381489B2 (ja) 半導体装置の製造方法
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP2013038224A (ja) 電子装置の製造方法及び電子装置
US20210074666A1 (en) Semiconductor device
WO2020067059A1 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
CN117083708A (zh) 半导体装置及半导体装置的制造方法
JP2016009819A (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250