JP6856193B2 - Schottky barrier diode manufacturing method - Google Patents
Schottky barrier diode manufacturing method Download PDFInfo
- Publication number
- JP6856193B2 JP6856193B2 JP2016193848A JP2016193848A JP6856193B2 JP 6856193 B2 JP6856193 B2 JP 6856193B2 JP 2016193848 A JP2016193848 A JP 2016193848A JP 2016193848 A JP2016193848 A JP 2016193848A JP 6856193 B2 JP6856193 B2 JP 6856193B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier diode
- schottky
- schottky barrier
- heat treatment
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 27
- 230000000630 rising effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 55
- 239000000758 substrate Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ショットキーバリアダイオードの製造方法に関する。 The present invention relates to a method of manufacturing a Schottky barrier diode.
従来、Ｇａ２Ｏ３単結晶にＰｔからなるショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献１参照）。非特許文献１に記載されたショットキーバリアダイオードの立ち上がり電圧（順方向電圧）は１．２３Ｖである。 Conventionally, a Schottky barrier diode in which a Schottky electrode made of Pt is connected to a Ga 2 O 3 single crystal is known (see, for example, Non-Patent Document 1). The rising voltage (forward voltage) of the Schottky barrier diode described in Non-Patent Document 1 is 1.23V.
また、従来、Ｇａ２Ｏ３単結晶基板にＰｔからなるショットキー電極が接続された紫外線センサーが知られている（例えば、特許文献１参照）。特許文献１には、Ｇａ２Ｏ３単結晶基板にＰｔを蒸着した後、熱処理を施すことが開示されている。 Further, conventionally, an ultraviolet sensor in which a Schottky electrode made of Pt is connected to a Ga 2 O 3 single crystal substrate is known (see, for example, Patent Document 1). Patent Document 1 discloses that Pt is vapor-deposited on a Ga 2 O 3 single crystal substrate and then heat-treated.
また、従来、Ｇａ２Ｏ３単結晶上にＮｉ／Ａｕ積層構造を有するショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献２参照）。 Further, conventionally, a Schottky barrier diode in which a Schottky electrode having a Ni / Au laminated structure is connected on a Ga 2 O 3 single crystal is known (see, for example, Non-Patent Document 2).
ショットキーバリアダイオードの損失は、立ち上がり電圧と微分オン抵抗によって決まる。すなわち、立ち上がり電圧と微分オン抵抗を低減することにより、ショットキーバリアダイオードの損失を低減することができる。 The loss of the Schottky barrier diode is determined by the rising voltage and the differential on-resistance. That is, the loss of the Schottky barrier diode can be reduced by reducing the rising voltage and the differential on-resistance.
特許文献１によれば、開示された紫外線センサーの電流−電圧特性から、Ｐｔの蒸着後の熱処理によってショットキー接合の立ち上がり電圧が低下する可能性があることが読み取れる。しかしながら、電流値が立ち上がった後の微分オン抵抗が極めて高く、特許文献１の紫外線センサーをショットキーバリアダイオードとして用いることは困難である。 According to Patent Document 1, from the disclosed current-voltage characteristics of the ultraviolet sensor, it can be read that the rising voltage of the Schottky junction may decrease due to the heat treatment after the vapor deposition of Pt. However, the differential on resistance after the current value rises is extremely high, and it is difficult to use the ultraviolet sensor of Patent Document 1 as a Schottky barrier diode.
具体的には、例えば、一般的なショットキーバリアダイオードの場合、１〜２Ｖ程度の電圧を印加したときに１００Ａ／ｃｍ２程度の電流が流れなければならないところ、特許文献１の紫外線センサーにおいては１〜２Ｖ程度の電圧を印加したときに流れる電流が１Ａ／ｃｍ２にも満たない。 Specifically, for example, in the case of a general Schottky barrier diode, a current of about 100 A / cm 2 must flow when a voltage of about 1 to 2 V is applied. The current that flows when a voltage of about 1 to 2 V is applied is less than 1 A / cm 2.
また、非特許文献２のショットキーバリアダイオードにおいては、上述のように、ショットキー電極のＧａ２Ｏ３単結晶とショットキー接合を形成する層にＮｉが用いられている。しかしながら、Ｎｉは酸化しやすいため、ショットキー電極のＮｉとＧａ２Ｏ３単結晶が反応しやすく、時間の経過とともに界面にＮｉＯ膜が形成されて、デバイス特性が劣化するおそれがある。 Further, in the Schottky barrier diode of Non-Patent Document 2, Ni is used for the layer forming the Schottky junction with the Ga 2 O 3 single crystal of the Schottky electrode as described above. However, since Ni is easily oxidized, Ni of the Schottky electrode and the Ga 2 O 3 single crystal are likely to react with each other, and a NiO film may be formed at the interface with the passage of time, which may deteriorate the device characteristics.
また、ショットキーバリアダイオードの立ち上がり電圧は、低いほど順方向損失が小さくなるが、一方で逆方向リーク電流が大きくなるため、低すぎても問題がある。本発明者らがデバイスシミュレーションを行った結果、Ｇａ２Ｏ３を用いたショットキーバリアダイオード、特にトレンチＭＯＳ型ショットキーバリアダイオードの場合、立ち上がり電圧を０．６〜０．９Ｖ程度、好ましくは０．６〜０．７Ｖ程度にすることで、逆方向リーク電流が小さく、かつ順方向損失の小さいデバイスを実現できることがわかった。しかしながら、Ｇａ２Ｏ３に対して、このような範囲の立ち上がり電圧が得られ、かつオン抵抗が十分に小さくなるような電極を形成する方法は知られていなかった。 Further, the lower the rising voltage of the Schottky barrier diode, the smaller the forward loss, but on the other hand, the reverse leakage current becomes large, so that there is a problem even if it is too low. As a result of device simulation by the present inventors, in the case of a Schottky barrier diode using Ga 2 O 3 , particularly a trench MOS type Schottky barrier diode, the rising voltage is about 0.6 to 0.9 V, preferably 0. It was found that a device with a small reverse leakage current and a small forward loss can be realized by setting the voltage to about 0.6 to 0.7 V. However, there is no known method for forming an electrode for Ga 2 O 3 so that a rising voltage in such a range can be obtained and the on-resistance is sufficiently reduced.
このため、本発明の目的は、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、ショットキー電極とＧａ２Ｏ３系半導体の反応が抑制され、逆方向リーク電流が小さく、かつ低損失のショットキーバリアダイオード及びその製造方法を提供することにある。 Therefore, an object of the invention is a composed Schottky barrier diode of Ga 2 O 3 based semiconductor, shot reaction of key electrodes and Ga 2 O 3 based semiconductor is suppressed, a small reverse leakage current, Further, it is an object of the present invention to provide a low-loss Schottky barrier diode and a method for manufacturing the same.
本発明の一態様は、上記目的を達成するために、下記［１］〜［２］のショットキーバリアダイオードの製造方法を提供する。 One aspect of the present invention provides the following methods for manufacturing Schottky barrier diodes [1] to [2 ] in order to achieve the above object.
［１］Ｇａ２Ｏ３系単結晶からなる半導体層上に、Ｐｔ層を含むショットキー電極を前記Ｐｔ層が前記半導体層に接触するように形成する工程と、前記ショットキー電極を形成した後、３５０℃以上かつ６５０℃以下の熱処理を施す工程と、を含み、前記熱処理を施す工程における前記熱処理の温度を４５０℃以上かつ５５０℃以下とすることにより、前記立ち上がり電圧を０．６Ｖ以上かつ０．７Ｖ以下に制御し、前記熱処理を施す工程における前記熱処理の温度を３５０℃以上かつ４５０℃以下又は５５０℃以上かつ６５０℃以下とすることにより、前記立ち上がり電圧を０．７Ｖ以上かつ０．９Ｖ以下に制御する、ショットキーバリアダイオードの製造方法。 [1] A step of forming a Schottky electrode including a Pt layer on a semiconductor layer made of a Ga 2 O 3 system single crystal so that the Pt layer comes into contact with the semiconductor layer, and after forming the Schottky electrode. Including a step of performing a heat treatment of 350 ° C. or higher and 650 ° C. or lower, by setting the temperature of the heat treatment in the step of performing the heat treatment to 450 ° C. or higher and 550 ° C. or lower, the rising voltage is 0.6 V or higher and By controlling the voltage to 0.7 V or less and setting the temperature of the heat treatment in the step of performing the heat treatment to 350 ° C. or higher and 450 ° C. or lower or 550 ° C. or higher and 650 ° C. or lower, the rising voltage is 0.7 V or higher and 0. A method for manufacturing a Schottky barrier diode controlled to 9 V or less.
［２］前記Ｐｔ層が１０ｎｍ以上の厚さを有する、前記［１］に記載のショットキーバリアダイオードの製造方法。 [ 2 ] The method for producing a Schottky barrier diode according to the above [1], wherein the Pt layer has a thickness of 10 nm or more.
本発明によれば、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、ショットキー電極とＧａ２Ｏ３系半導体の反応が抑制され、逆方向リーク電流が小さく、かつ低損失のショットキーバリアダイオード及びその製造方法を提供することができる。 According to the present invention, there is provided a composed Schottky barrier diode of Ga 2 O 3 system semiconductor, the Schottky electrode and the Ga 2 O 3 system semiconductor of the reaction is suppressed, a small reverse leakage current, and low loss Schottky barrier diode and a method for manufacturing the same can be provided.
〔実施の形態〕
（ショットキーバリアダイオードの構成）
図１は、実施の形態に係るショットキーバリアダイオード１の垂直断面図である。ショットキーバリアダイオード１は、縦型のショットキーバリアダイオードであり、半導体層１０と、半導体層１０の一方の面上に形成されたアノード電極としてのショットキー電極１１と、半導体層１０の他方の面上に形成されたカソード電極としてのオーミック電極１２と、を有する。
[Embodiment]
(Schottky barrier diode configuration)
FIG. 1 is a vertical cross-sectional view of the Schottky barrier diode 1 according to the embodiment. The Schottky barrier diode 1 is a vertical Schottky barrier diode, which is a semiconductor layer 10, a Schottky electrode 11 as an anode electrode formed on one surface of the semiconductor layer 10, and the other of the semiconductor layer 10. It has an ohmic electrode 12 as a cathode electrode formed on the surface.
半導体層１０は、Ｇａ２Ｏ３系単結晶からなる平板状の部材であり、典型的にはＧａ２Ｏ３系基板である。半導体層１０は、アンドープ（意図的にドーピングされていない）でもよいし、Ｓｉ、Ｓｎ等のドーパントを含んでもよい。半導体層１０のキャリア濃度は、例えば、１×１０１５ｃｍ−３以上かつ１×１０１８ｃｍ−３以下であることが好ましい。 The semiconductor layer 10 is a flat plate-like member made of a Ga 2 O 3 system single crystal, and is typically a Ga 2 O 3 system substrate. The semiconductor layer 10 may be undoped (not intentionally doped) or may contain a dopant such as Si or Sn. The carrier concentration of the semiconductor layer 10 is preferably, for example, 1 × 10 15 cm -3 or more and 1 × 10 18 cm -3 or less.
ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。 Here, the Ga 2 O 3 system single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added. For example, it is a Ga 2 O 3 single crystal to which Al and In are added (Ga x Al y In (1-xy) ) 2 O 3 (0 <x ≦ 1, 0 ≦ y <1, 0 <x + y). ≦ 1) It may be a single crystal. When Al is added, the bandgap widens, and when In is added, the bandgap narrows. The Ga 2 O 3 single crystal described above has, for example, a β-type crystal structure.
半導体層１０の厚さは、ショットキーバリアダイオード１の十分な耐圧特性を確保するために、１００ｎｍ以上であることが好ましい。ショットキーバリアダイオード１の耐圧は、半導体層１０の厚さ及びキャリア濃度によって決定される。なお、半導体層１０の厚さの上限は特に限定されないが、厚さの増加に伴って厚さ方向の電気抵抗が増加するため、要求される耐圧特性が得られる範囲でなるべく薄くすることが好ましい。 The thickness of the semiconductor layer 10 is preferably 100 nm or more in order to secure sufficient withstand voltage characteristics of the Schottky barrier diode 1. The withstand voltage of the Schottky barrier diode 1 is determined by the thickness of the semiconductor layer 10 and the carrier concentration. The upper limit of the thickness of the semiconductor layer 10 is not particularly limited, but since the electrical resistance in the thickness direction increases as the thickness increases, it is preferable to make the semiconductor layer 10 as thin as possible within the range in which the required withstand voltage characteristics can be obtained. ..
また、半導体層１０は、２層以上のＧａ２Ｏ３系単結晶層からなる多層構造を有してもよい。この場合、例えば、半導体層１０は、Ｇａ２Ｏ３系単結晶基板と、その上にエピタキシャル成長するＧａ２Ｏ３系単結晶膜から構成される。Ｇａ２Ｏ３系単結晶膜にショットキー電極１１が接続され、Ｇａ２Ｏ３系単結晶基板にオーミック電極１２が接続される場合、例えば、Ｇａ２Ｏ３系単結晶膜のキャリア濃度が１×１０１５ｃｍ−３以上かつ１×１０１７ｃｍ−３以下に設定され、Ｇａ２Ｏ３系単結晶基板のキャリア濃度が１×１０１７ｃｍ−３以上かつ４×１０１９ｃｍ−３以下に設定される。 Further, the semiconductor layer 10 may have a multilayer structure composed of two or more Ga 2 O 3 system single crystal layers. In this case, for example, the semiconductor layer 10 is composed of a Ga 2 O 3 system single crystal substrate and a Ga 2 O 3 system single crystal film epitaxially grown on the Ga 2 O 3 system single crystal substrate. Ga 2 O 3 based Schottky electrode 11 on the single crystal film is connected, if the ohmic electrode 12 is connected to the Ga 2 O 3 system single crystal substrate, for example, the carrier concentration of Ga 2 O 3 single crystal film 1 It is set to × 10 15 cm -3 or more and 1 × 10 17 cm -3 or less, and the carrier concentration of the Ga 2 O 3 system single crystal substrate is 1 × 10 17 cm -3 or more and 4 × 10 19 cm -3 or less. Set.
ショットキー電極１１は、Ｐｔ層を含む。すなわち、Ｐｔ層から構成される単層構造、及びＰｔ／Ｔｉ／Ａｕ等のＰｔ層を含む多層構造を有する。いずれの場合も、ショットキー電極１１のＰｔ層が半導体層１０に接合され、ショットキー接合を形成する。 The Schottky electrode 11 includes a Pt layer. That is, it has a single-layer structure composed of a Pt layer and a multi-layer structure including a Pt layer such as Pt / Ti / Au. In either case, the Pt layer of the Schottky electrode 11 is bonded to the semiconductor layer 10 to form a Schottky bond.
Ｐｔは酸化しにくい材料であるため、ショットキー電極１１のＰｔ層は半導体層１０と反応しにくい。このため、Ｎｉ等のＧａ２Ｏ３系単結晶と反応しやすい材料からなる電極を用いる場合と比べて、時間の経過によるデバイス特性の劣化を抑えることができる。 Since Pt is a material that does not easily oxidize, the Pt layer of the Schottky electrode 11 does not easily react with the semiconductor layer 10. Therefore, as compared with the case of using an electrode made of a material that easily reacts with a Ga 2 O 3 system single crystal such as Ni, deterioration of device characteristics over time can be suppressed.
ショットキー電極１１のＰｔ層は、１０ｎｍ以上の厚さを有することが好ましい。厚さが１０ｎｍに満たない場合、ピンホールが発生して良好な整流性が得られなくなるおそれがある。ショットキー電極１１のＰｔ層の厚さが１０ｎｍ以上であれば、良好な整流性が得られ、電流値が立ち上がった後の微分オン抵抗が小さくなる。 The Pt layer of the Schottky electrode 11 preferably has a thickness of 10 nm or more. If the thickness is less than 10 nm, pinholes may occur and good rectification may not be obtained. When the thickness of the Pt layer of the Schottky electrode 11 is 10 nm or more, good rectification can be obtained and the differential on resistance after the current value rises becomes small.
また、ショットキー電極１１のＰｔ層の厚さの上限については、素子の性能面からの制約はない。しかしながら、Ｐｔは蒸気圧の低い金属であるため、蒸着によって厚い膜を形成するのは困難である。また、Ｐｔは高価であるため、製造コストの点からも薄い方が好ましい。このため、ショットキー電極１１のＰｔ層は、１００ｎｍ以下の厚さを有することが好ましい。 Further, the upper limit of the thickness of the Pt layer of the Schottky electrode 11 is not restricted from the aspect of device performance. However, since Pt is a metal having a low vapor pressure, it is difficult to form a thick film by vapor deposition. Further, since Pt is expensive, it is preferable that it is thin from the viewpoint of manufacturing cost. Therefore, the Pt layer of the Schottky electrode 11 preferably has a thickness of 100 nm or less.
ショットキー電極１１がＰｔ／Ｔｉ／Ａｕ積層構造を有する場合、Ｔｉ層はＰｔ層とＡｕ層の密着性を向上させる目的で用いられ、Ａｕ層は電極自体の配線抵抗を低減するために用いられる。Ｔｉ層は、Ｐｔ層とＡｕ層を十分に密着させるため、５ｎｍ以上の厚さを有することが好ましい。Ａｕ層の厚さは、配線抵抗を下げるためには厚いほどよいが、製造コストの点から５０００ｎｍ以下であることが好ましい。 When the Schottky electrode 11 has a Pt / Ti / Au laminated structure, the Ti layer is used for the purpose of improving the adhesion between the Pt layer and the Au layer, and the Au layer is used for reducing the wiring resistance of the electrode itself. .. The Ti layer preferably has a thickness of 5 nm or more so that the Pt layer and the Au layer are sufficiently adhered to each other. The thickness of the Au layer may be thicker in order to reduce the wiring resistance, but is preferably 5000 nm or less from the viewpoint of manufacturing cost.
ショットキー電極１１は、真空蒸着等により半導体層１０上にショットキー電極１１を構成する金属の膜を形成した後、３５０℃以上かつ６５０℃以下の熱処理を施すことにより形成される。 The Schottky electrode 11 is formed by forming a metal film constituting the Schottky electrode 11 on the semiconductor layer 10 by vacuum vapor deposition or the like, and then performing a heat treatment at 350 ° C. or higher and 650 ° C. or lower.
この３５０℃以上かつ６５０℃以下の熱処理を施すことにより、立ち上がり電圧が０．６Ｖ以上かつ０．９Ｖ以下のショットキーバリアダイオード１が得られる。熱処理温度が３５０℃に満たないと、熱処理による立ち上がり電圧低減の効果はほとんど得られない。また、ショットキー電極１１がＰｔ／Ｔｉ／Ａｕのような積層構造を有する場合、熱処理温度が６５０℃を超えると、Ｐｔが他の金属（例えば、ＴｉやＡｕ）と反応して整流性が得られなくなるおそれがある。 By performing this heat treatment at 350 ° C. or higher and 650 ° C. or lower, a Schottky barrier diode 1 having a rising voltage of 0.6 V or higher and 0.9 V or lower can be obtained. If the heat treatment temperature is less than 350 ° C., the effect of reducing the rising voltage by the heat treatment can hardly be obtained. Further, when the Schottky electrode 11 has a laminated structure such as Pt / Ti / Au, when the heat treatment temperature exceeds 650 ° C., Pt reacts with other metals (for example, Ti and Au) to obtain rectification. There is a risk that it will not be possible.
より細かくは、４５０℃以上かつ５５０℃以下の熱処理を施すことにより、立ち上がり電圧が０．６Ｖ以上かつ０．７Ｖ以下のショットキーバリアダイオード１が得られ、３５０℃以上かつ４５０℃以下又は５５０℃以上かつ６５０℃以下の熱処理を施すことにより、立ち上がり電圧が０．７Ｖ以上かつ０．９Ｖ以下のショットキーバリアダイオード１が得られる。 More specifically, by performing a heat treatment at 450 ° C. or higher and 550 ° C. or lower, a Schottky barrier diode 1 having a rising voltage of 0.6 V or higher and 0.7 V or lower can be obtained, and 350 ° C. or higher and 450 ° C. or lower or 550 ° C. or lower. By performing the heat treatment above and below 650 ° C., the Schottky barrier diode 1 having a rising voltage of 0.7 V or more and 0.9 V or less can be obtained.
オーミック電極１２は、Ｔｉ等の金属からなり、半導体層１０とオーミック接合を形成する。オーミック電極１２は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。オーミック電極１２と半導体層１０を確実にオーミック接触させるため、オーミック電極１２の半導体層１０と接触する層がＴｉからなることが好ましい。 The ohmic electrode 12 is made of a metal such as Ti and forms an ohmic contact with the semiconductor layer 10. The ohmic electrode 12 may have a multilayer structure in which different metal films are laminated, for example, Ti / Au or Ti / Al. In order to ensure ohmic contact between the ohmic electrode 12 and the semiconductor layer 10, it is preferable that the layer in contact with the semiconductor layer 10 of the ohmic electrode 12 is made of Ti.
ショットキーバリアダイオード１においては、ショットキー電極１１とオーミック電極１２との間に順方向の電圧（ショットキー電極１１側が正電位）を印加することにより、半導体層１０から見たショットキー電極１１と半導体層１０との界面のエネルギー障壁が低下し、ショットキー電極１１からオーミック電極１２へ電流が流れる。一方、ショットキー電極１１とオーミック電極１２との間に逆方向の電圧（ショットキー電極１１側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。 In the Schottky barrier diode 1, a forward voltage (a positive potential on the Schottky electrode 11 side) is applied between the Schottky electrode 11 and the ohmic electrode 12, so that the Schottky electrode 11 is viewed from the semiconductor layer 10. The energy barrier at the interface with the semiconductor layer 10 is lowered, and a current flows from the Schottky electrode 11 to the ohmic electrode 12. On the other hand, when a voltage in the opposite direction (negative potential on the Schottky electrode 11 side) is applied between the Schottky electrode 11 and the ohmic electrode 12, no current flows due to the Schottky barrier.
（ショットキーバリアダイオードの製造方法）
以下に、ショットキーバリアダイオード１の製造方法の一例について説明する。
(Manufacturing method of Schottky barrier diode)
An example of a method for manufacturing the Schottky barrier diode 1 will be described below.
まず、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより、半導体層１０としてのＧａ２Ｏ３系基板を形成する。 First, a semiconductor layer is formed by slicing a bulk crystal of a Ga 2 O 3 single crystal grown by a melt growth method such as an FZ (Floating Zone) method or an EFG (Edge Defined Film Fed Growth) method and polishing the surface. A Ga 2 O 3 system substrate as 10 is formed.
次に、真空蒸着等により、半導体層１０の表面と裏面に、それぞれショットキー電極１１とオーミック電極１２を形成する。 Next, the Schottky electrode 11 and the ohmic electrode 12 are formed on the front surface and the back surface of the semiconductor layer 10 by vacuum deposition or the like, respectively.
ショットキー電極１１については、ショットキー電極１１を構成する金属の膜を蒸着した後、３５０℃以上かつ６５０℃以下の熱処理を施す。 The Schottky electrode 11 is subjected to a heat treatment of 350 ° C. or higher and 650 ° C. or lower after depositing a metal film constituting the Schottky electrode 11.
（実施の形態の効果）
上記実施の形態によれば、Ｇａ２Ｏ３系半導体から構成される、逆方向リーク電流が小さく、かつ低損失のショットキーバリアダイオードを得ることができる。
(Effect of embodiment)
According to the above embodiment, it is possible to obtain a Schottky barrier diode having a small reverse leakage current and a low loss, which is composed of a Ga 2 O 3 system semiconductor.
以下に、上記実施の形態に係るショットキーバリアダイオード１の一形態の評価結果を述べる。 The evaluation result of one form of the Schottky barrier diode 1 according to the above embodiment will be described below.
本評価においては、半導体層１０として、主面の面方位が（００１）であり、両面にＣＭＰ処理が施されたＧａ２Ｏ３基板を用いた。また、このＧａ２Ｏ３基板は意図的なドーピングが行われていない基板であり、１×１０１７〜５×１０１７ｃｍ−３程度のキャリア濃度を有する。 In this evaluation, as the semiconductor layer 10, a Ga 2 O 3 substrate having a main surface orientation of (001) and having CMP treatment on both sides was used. Further, this Ga 2 O 3 substrate is a substrate that has not been intentionally doped, and has a carrier concentration of about 1 × 10 17 to 5 × 10 17 cm -3.
初めに、半導体層１０の裏面の全面に、Ｔｉ／Ａｕ積層構造を有するオーミック電極１２を真空蒸着により形成した。 First, an ohmic electrode 12 having a Ti / Au laminated structure was formed by vacuum vapor deposition on the entire back surface of the semiconductor layer 10.
次に、半導体層１０の表面に、直径が１００μｍの円形のＰｔ／Ｔｉ／Ａｕ積層構造を有するショットキー電極１１を形成した。このショットキー電極１１のＰｔ層、Ｔｉ層、Ａｕ層の厚さは、それぞれ２３ｎｍ、５ｎｍ、２８０ｎｍとした。 Next, a Schottky electrode 11 having a circular Pt / Ti / Au laminated structure having a diameter of 100 μm was formed on the surface of the semiconductor layer 10. The thicknesses of the Pt layer, Ti layer, and Au layer of the Schottky electrode 11 were set to 23 nm, 5 nm, and 280 nm, respectively.
ショットキー電極１１の形成においては、真空蒸着によりＰｔ／Ｔｉ／Ａｕ積層構造を形成した後、２００〜６００℃の熱処理を施した。この熱処理の雰囲気は窒素、熱処理時間は１０分とした。 In the formation of the Schottky electrode 11, a Pt / Ti / Au laminated structure was formed by vacuum vapor deposition, and then a heat treatment at 200 to 600 ° C. was performed. The atmosphere of this heat treatment was nitrogen, and the heat treatment time was 10 minutes.
そして、ショットキー電極１１の形成において熱処理を施す前の試料、及び２００℃、３００℃、４００℃、５００℃、又は６００℃の熱処理を施した試料の順方向特性（電流密度−電圧特性）を調べた。 Then, the forward characteristics (current density-voltage characteristics) of the sample before the heat treatment in the formation of the Schottky electrode 11 and the sample subjected to the heat treatment at 200 ° C., 300 ° C., 400 ° C., 500 ° C., or 600 ° C. are examined. Examined.
図２は、ショットキー電極１１の形成における熱処理の温度と試料の順方向特性との関係を示すグラフである。 FIG. 2 is a graph showing the relationship between the heat treatment temperature and the forward characteristics of the sample in the formation of the Schottky electrode 11.
図２は、熱処理によって試料の立ち上がり電圧が変化することを示している。ここでは、各曲線上の電流密度が５０Ａ／ｃｍ２である点と１５０Ａ／ｃｍ２である点を通る直線が横軸（電流密度が０Ａ／ｃｍ２である直線）と交わる点の電圧を立ち上がり電圧とした。 FIG. 2 shows that the rising voltage of the sample changes due to the heat treatment. Here, the voltage at the point where the straight line passing through the point where the current density is 50 A / cm 2 and the point where the current density is 150 A / cm 2 on each curve intersects the horizontal axis (the straight line where the current density is 0 A / cm 2 ) rises. The voltage was used.
また、図２は、各試料の電流値が立ち上がった後の微分オン抵抗が十分に低く、各試料がショットキーバリアダイオードとして機能することを示している。例えば、３００℃、４００℃、５００℃、６００℃の熱処理を施した試料では、それぞれ１．０８Ｖ、０．９９Ｖ、０．８９Ｖ、０．９９Ｖの電圧を印加したときに電流密度が１００Ａ／ｃｍ２を超える。 Further, FIG. 2 shows that the differential on-resistance after the current value of each sample rises is sufficiently low, and each sample functions as a Schottky barrier diode. For example, in the samples heat-treated at 300 ° C., 400 ° C., 500 ° C., and 600 ° C., the current densities are 100 A / cm when voltages of 1.08 V, 0.99 V, 0.89 V, and 0.99 V are applied, respectively. More than 2.
図３は、熱処理の温度と図２から読み取られた立ち上がり電圧との関係を示すグラフである。熱処理を施す前の試料の立ち上がり電圧はおよそ１．０１Ｖであり、２００℃、３００℃、４００℃、５００℃、又は６００℃の熱処理を施した試料の立ち上がり電圧は、それぞれおよそ０．９７Ｖ、０．９１Ｖ、０．８２Ｖ、０．６６Ｖ、０．８２Ｖである。 FIG. 3 is a graph showing the relationship between the heat treatment temperature and the rising voltage read from FIG. The rising voltage of the sample before the heat treatment is about 1.01V, and the rising voltage of the sample heat-treated at 200 ° C., 300 ° C., 400 ° C., 500 ° C., or 600 ° C. is about 0.97V and 0, respectively. It is .91V, 0.82V, 0.66V, 0.82V.
この結果から、およそ４５０℃以上かつ５５０℃以下の熱処理を施すことにより、立ち上がり電圧がおよそ０．６Ｖ以上かつ０．７Ｖ以下のショットキーバリアダイオード１が得られ、およそ３５０℃以上かつ４５０℃以下又はおよそ５５０℃以上かつ６５０℃以下の熱処理を施すことにより、立ち上がり電圧がおよそ０．７Ｖ以上かつ０．９Ｖ以下のショットキーバリアダイオード１が得られることがわかる。 From this result, a Schottky barrier diode 1 having a rising voltage of about 0.6 V or more and 0.7 V or less can be obtained by performing a heat treatment of about 450 ° C. or more and 550 ° C. or less, and about 350 ° C. or more and 450 ° C. or less. Alternatively, it can be seen that the Schottky barrier diode 1 having a rising voltage of about 0.7 V or more and 0.9 V or less can be obtained by performing a heat treatment of about 550 ° C. or higher and 650 ° C. or lower.
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 Although the embodiments and examples of the present invention have been described above, the present invention is not limited to the above-described embodiments and examples, and various modifications can be carried out within a range that does not deviate from the gist of the invention.
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 Further, the embodiments and examples described above do not limit the invention according to the claims. It should also be noted that not all combinations of features described in the embodiments and examples are essential to the means for solving the problems of the invention.
１…ショットキーバリアダイオード、１０…半導体層、１１…ショットキー電極、１２…オーミック電極 1 ... Schottky barrier diode, 10 ... Semiconductor layer, 11 ... Schottky electrode, 12 ... Ohmic electrode
Claims (2)
前記ショットキー電極を形成した後、３５０℃以上かつ６５０℃以下の熱処理を施す工程と、
を含み、
前記熱処理を施す工程における前記熱処理の温度を４５０℃以上かつ５５０℃以下とすることにより、前記立ち上がり電圧を０．６Ｖ以上かつ０．７Ｖ以下に制御し、前記熱処理を施す工程における前記熱処理の温度を３５０℃以上かつ４５０℃以下又は５５０℃以上かつ６５０℃以下とすることにより、前記立ち上がり電圧を０．７Ｖ以上かつ０．９Ｖ以下に制御する、
ショットキーバリアダイオードの製造方法。 A step of forming a Schottky electrode containing a Pt layer on a semiconductor layer made of a Ga 2 O 3 system single crystal so that the Pt layer comes into contact with the semiconductor layer.
After forming the Schottky electrode, a step of performing a heat treatment at 350 ° C. or higher and 650 ° C. or lower, and
Including
By setting the temperature of the heat treatment in the step of performing the heat treatment to 450 ° C. or higher and 550 ° C. or lower, the rising voltage is controlled to 0.6 V or higher and 0.7 V or lower, and the temperature of the heat treatment in the step of performing the heat treatment. The rise voltage is controlled to 0.7 V or more and 0.9 V or less by setting the temperature to 350 ° C. or higher and 450 ° C. or lower or 550 ° C. or higher and 650 ° C. or lower.
Manufacturing method of Schottky barrier diode.
請求項１に記載のショットキーバリアダイオードの製造方法。 The Pt layer has a thickness of 10 nm or more.
The method for manufacturing a Schottky barrier diode according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016193848A JP6856193B2 (en) | 2016-09-30 | 2016-09-30 | Schottky barrier diode manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016193848A JP6856193B2 (en) | 2016-09-30 | 2016-09-30 | Schottky barrier diode manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018056493A JP2018056493A (en) | 2018-04-05 |
| JP6856193B2 true JP6856193B2 (en) | 2021-04-07 |
Family
ID=61836017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016193848A Active JP6856193B2 (en) | 2016-09-30 | 2016-09-30 | Schottky barrier diode manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6856193B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260059A (en) * | 2008-04-17 | 2009-11-05 | Nippon Light Metal Co Ltd | Method of manufacturing ultraviolet sensor |
| JP6283364B2 (en) * | 2013-08-19 | 2018-02-21 | 出光興産株式会社 | Oxide semiconductor substrate and Schottky barrier diode |
| JP2016174070A (en) * | 2015-03-17 | 2016-09-29 | 住友電気工業株式会社 | Schottky barrier diode and method for manufacturing the same |
| JP6758569B2 (en) * | 2015-03-20 | 2020-09-23 | 株式会社タムラ製作所 | High withstand voltage Schottky barrier diode |
-
2016
- 2016-09-30 JP JP2016193848A patent/JP6856193B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018056493A (en) | 2018-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7037142B2 (en) | diode | |
| KR102070847B1 (en) | Schottky barrier diode | |
| JP5892495B2 (en) | Method for forming Ga2O3-based crystal film and crystal laminated structure | |
| JP6991503B2 (en) | Schottky barrier diode | |
| JP5818853B2 (en) | Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate | |
| CN110326115B (en) | Schottky barrier diode | |
| WO2016031633A1 (en) | Semiconductor element and crystalline laminate structure | |
| WO2009119248A1 (en) | Semiconductor device | |
| US20100270653A1 (en) | Crystalline thin-film photovoltaic structures and methods for forming the same | |
| JP5110593B2 (en) | Semiconductor material, solar cell using the same, and manufacturing method thereof | |
| CN108431963B (en) | Semiconductor element and electric device using the same | |
| JP2017112126A (en) | Laminate, schottky barrier diode and electrical equipment | |
| TWI751999B (en) | Semiconductor components and electrical equipment using the same | |
| Narita et al. | Increase of reverse leakage current at homoepitaxial GaN pn junctions induced by continuous forward current stress | |
| US20110287626A1 (en) | Ohmic electrode and method of forming the same | |
| CN109979996B (en) | Half-metal/semiconductor Schottky junction and preparation method thereof and Schottky diode | |
| JP6856193B2 (en) | Schottky barrier diode manufacturing method | |
| JP2007042771A (en) | P-type wide gap semiconductor | |
| JP6673984B2 (en) | Schottky barrier diode | |
| JP6204436B2 (en) | Schottky barrier diode | |
| Conibeer | Si and other group IV quantum dot based materials for tandem solar cells | |
| WO2023042568A1 (en) | P-n junction diode | |
| JP6367436B2 (en) | Schottky barrier diode | |
| Magdenko et al. | Mechanism of ohmic Cr/Ni/Au contact formation on p-GaN | |
| CN115483292A (en) | Enhanced gallium oxide power transistor and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200728 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201208 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201216 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6856193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |