JP6849347B2 - 変換規則導出装置、通信装置、変換規則導出提供方法 - Google Patents

Description

本発明は、変換規則導出装置、通信装置、変換規則導出提供方法に関する。

デジタル変調を行う通信装置は、複数の多値度の変調方式に対応していることがある。例えば、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）の規格であるＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）８０２．１１ａｃにおいて、通信装置は、ＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）、６４ＱＡＭおよび２５６ＱＡＭによる変調に対応する必要がある。

また、ケーブルテレビジョン回線を利用して通信する通信装置が、複数の多値度の変調方式に対応している場合がある。例えば、ケーブルテレビジョン回線を利用した通信方式の規格であるＤＯＣＳＩＳ（Ｄａｔａ Ｏｖｅｒ Ｃａｂｌｅ Ｓｅｒｖｉｃｅ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ）３．１において、通信装置は、下り通信で１０２４ＱＡＭ、２０４８ＱＡＭおよび４０９６ＱＡＭ、上り通信で１２８ＱＡＭ、２５６ＱＡＭ、５１２ＱＡＭ、１０２４ＱＡＭ、２０４８ＱＡＭおよび４０９６ＱＡＭによる変調に対応する必要がある。

ＱＡＭは、Ｉ（Ｉｎ−ｐｈａｓｅ）成分とＱ（Ｑｕａｄｒａｔｕｒｅ）成分とからなる２次元座標系において対応する信号点に、２進数のデータをマッピングする変調方式である。例えば、２５６ＱＡＭでは、２次元座標系（Ｉ軸と、Ｑ軸とからなる２次元複素平面座標系）における２５６個の信号点のいずれかに、８ビットのデータがマッピングされる。

特許文献１に記載された発明では、入力されたビット列の所定の位置にビットが追加され、さらに、入力されたビット列の一部または全部のビットの値が反転されることにより、ビット列の変換が行われる。そして、特許文献１に記載された発明では、変調方式に対応する信号空間ダイヤグラム上のいずれかのシンボルに、変換されたビット列をマッピングするマッピング処理が行われる。

特開２０１４−１４３５３２号公報

特許文献１に記載された発明では、ビットの追加操作およびビットの反転操作のみを行い、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭおよび２５６ＱＡＭに適用可能であるが、１２８ＱＡＭ等の特定の変調方式にも適用可能であることが好ましい。

本発明は、上記課題に鑑み、様々な変調方式に対応でき、かつ、マッピングに必要な情報量を削減することのできる変換規則導出装置、通信装置、変換規則導出提供方法を提供することを目的とする。

本発明の変換規則導出装置は、通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段と、前記記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出する制御手段と、前記制御手段が導出した前記変換規則を前記通信装置に提供する提供手段と、を備える。

本発明の通信装置は、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第１のデジタル変調方式に応じた送信用データを前記第２のデジタル変調方式に応じた変換後データに変換するデータ変換手段と、前記変換後データに、前記第２のデジタル変調方式で変調を施して送信信号を生成する変調手段と、前記送信信号を送信する送信手段と、を備える。

本発明の他の態様の通信装置は、受信した送信信号を前記送信信号に応じた復調方式で変換後データに復調する復調手段と、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第２のデジタル変調方式に応じた変換後データを前記第１のデジタル変調方式に応じた送信用データに変換するデータ変換手段と、を備える。

本発明の変換規則導出提供方法は、通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出し、導出した前記変換規則を前記通信装置に提供する。

幅広い変調方式に対応でき、かつ、マッピングに必要な情報量を削減できる。

第１の実施形態における通信システムの構成例を示す図である。 第１の実施形態における変換規則導出装置の構成例を示すブロック図である。 第１の実施形態における１２８ＱＡＭに応じた信号空間ダイヤグラムの一例を示す図である。 第１の実施形態における１２８ＱＡＭの各信号点に応じたビット列の情報の一例を示す図である。 第１の実施形態における２５６ＱＡＭに応じた信号空間ダイヤグラムの一例を示す図である。 第１の実施形態における２５６ＱＡＭの各信号点に応じたビット列の情報の一例を示す図である。 第１の実施形態における２５６ＱＡＭに応じた信号点に対応するビット列の情報のうち、１２８ＱＡＭに応じた信号点に対応するビット列と重複するビット列の情報を示す図である。 第１の実施形態における通信装置の構成例を示すブロック図である。 第１の実施形態において、２５６ＱＡＭに応じたビット列と、１２８ＱＡＭに応じたビット列とを相互に変換するための変換規則の例を示す説明図である。 第１の実施形態における通信装置の構成例を示すブロック図である。 第１の実施形態における変換規則導出装置の処理を示すフローチャートである。 第１の実施形態における通信装置の処理を示すフローチャートである。 第１の実施形態における２５６ＱＡＭに応じた各信号点のうち、１２８ＱＡＭに応じたデータ（ビット列）がマッピングされる信号点の一例を示す図である。 第１の実施形態における通信装置の処理を示すフローチャートである。 第１の実施形態において、２５６ＱＡＭに応じたビット列と、６４ＱＡＭに応じたビット列とを相互に変換するための変換規則の一例を示す図である。 第１の実施形態において、２５６ＱＡＭに応じたビット列と、３２ＱＡＭに応じたビット列とを相互に変換するための変換規則の一例を示す図である。 第１の実施形態において、２５６ＱＡＭに応じたビット列と、１６ＱＡＭに応じたビット列とを相互に変換するための変換規則の一例を示す図である。 第１の実施形態において、２５６ＱＡＭに応じたビット列と、ＱＰＳＫに応じたビット列とを相互に変換するための変換規則の一例を示す図である。 第２の実施形態における通信システムの構成例を示す図である。 第３の実施形態における変換規則導出装置の構成例を示すブロック図である。 第４の実施形態における通信装置の構成例を示すブロック図である。 第５の実施形態における通信装置の構成例を示すブロック図である。

＜第１の実施形態＞
図１は、第１の実施形態の通信システム１の構成例を示すブロック図である。通信システム１は、変換規則導出装置１００と、送信側の通信装置２００と、受信側の通信装置３００とを含む。変換規則導出装置１００と、通信装置２００と、通信装置３００とは、互いに通信可能に接続され、例えば、無線伝送路または有線伝送路を介して互いの間で通信が行われる。

図２は、変換規則導出装置１００の構成例を示すブロック図である。図２に示すように、変換規則導出装置１００は、制御部１１０と、記憶部１２０と、出力部１３０とを含む。

制御部１１０は、記憶部１２０に格納されている所定の変調方式に応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値に基づき、所定の変調方式に応じたビット列を、別の所定の変調方式に応じたビット列に変換するための変換規則を導出する。

例えば、制御部１１０は、２５６ＱＡＭのデータに応じたビット列と、１２８ＱＡＭのデータに応じたビット列とを相互に変換するための変換規則を導出する。例えば、制御部１１０は、１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されているメモリアドレスに対応するビット列と、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されているメモリアドレスに対応するビット列とを比較し、変換規則を導出する。制御部１１０による変換規則の導出処理の詳細は、後述する。

また、例えば、制御部１１０は、プログラム制御に従って処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や複数の回路等によって実現される。

記憶部１２０には、所定の変調方式に応じたデータ（ビット列）をメモリアドレスとした、所定の変調方式に応じた各信号点の位置のＩ成分の値およびＱ成分の値が格納されている。

図３は、１２８ＱＡＭに応じた信号空間ダイヤグラムの一例を示す図である。図４は、１２８ＱＡＭの各信号点に応じたビット列の情報の一例を示す図である。図５は、２５６ＱＡＭに応じた信号空間ダイヤグラムの一例を示す図である。図６は、２５６ＱＡＭの各信号点に応じたビット列の情報の一例を示す図である。図７は、２５６ＱＡＭに応じた信号点に対応するビット列の情報のうち、１２８ＱＡＭに応じた信号点に対応するビット列と重複するビット列の情報を示す図である。

例えば、記憶部１２０には、図３に示すような１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が、図４に示すような１２８ＱＡＭの各信号点に応じたビット列のメモリアドレスに格納されている。また、例えば、記憶部１２０には、図５に示すような２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点のうち、１２８ＱＡＭの各信号点に応じた位置のＩ成分の値およびＱ成分の値が、図７に示すような２５６ＱＡＭの各信号点に応じたビット列のメモリアドレスに格納されている。

例えば、図３に示されている信号点１４０は、図４に示す７ビットのビット列１５０（“００００００１”）に対応しており、ビット列１５０は、信号点１４０にマッピングされることが示され、記憶部１２０のメモリアドレス“００００００１”に、信号点１４０の位置のＩ成分の値およびＱ成分の値が格納されている。また、図５に示されている信号点１８０は、図６および図７に示す８ビットのビット列１９０（“０１１０００１１”）に対応しており、ビット列１９０は、信号点１８０にマッピングされることが示され、記憶部１２０のメモリアドレス“０１１０００１１”に信号点１８０の位置のＩ成分の値およびＱ成分の値が格納されている。

なお、記憶部１２０において、例えば、１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている１２８ＱＡＭの各信号点に応じたビット列のメモリアドレスと、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点のうち、１２８ＱＡＭの各信号点に応じた位置のＩ成分の値およびＱ成分の値が格納されている２５６ＱＡＭの各信号点に応じたビット列のメモリアドレスとは、互いに重複しないように設定されている。

例えば、１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値は、記憶部１２０において、１２８ＱＡＭの各信号点に応じたビット列の先頭に“００”という２ビットを付加したメモリアドレスに格納されている。例えば、図３に示されている信号点１４０の位置のＩ成分の値およびＱ成分の値は、記憶部１２０のメモリアドレス“００００００００１”に格納されている。

また、例えば、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点のうち、１２８ＱＡＭの各信号点に応じた位置のＩ成分の値およびＱ成分の値は、記憶部１２０において、２５６ＱＡＭの各信号点に応じたビット列の先頭に“１”という１ビットを付加したメモリアドレスに格納されている。例えば、図５に示されている信号点１８０の位置のＩ成分の値およびＱ成分の値は、記憶部１２０のメモリアドレス“１０１１０００１１”に格納されている。なお、先頭に上記１ビットまたは２ビットが付加された場合に、例えば、制御部１１０は、後述する変換規則を導出する際には、先頭に付加された上記１ビットまたは２ビットを削除する。

なお、例えば、記憶部１２０には、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点のうち、１２８ＱＡＭの各信号点に応じた位置のＩ成分の値およびＱ成分の値のみが格納されていてもよいし、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点に応じた位置のＩ成分の値およびＱ成分の値が全て格納されていてもよい。

また、記憶部１２０には、変数ｍと、変数ｎとが格納される。ここで、変数ｍは、入力された１２８ＱＡＭに応じたデータのビット位置を示す。１２８ＱＡＭに応じたデータは、７ビットであるため、ｍは０以上６以下の値である。また、変数ｎは、２５６ＱＡＭに応じたデータのビット位置を示す。２５６ＱＡＭに応じたデータは、８ビットであるため、ｎは、０以上７以下の値である。

なお、各ビット列において、０ビット目が、ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：最下位ビット）である。また、１２８ＱＡＭに応じたデータのビット列において、６ビット目（ｍ＝６）が、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：最上位ビット）であり、２５６ＱＡＭに応じたデータのビット列において、７ビット目（ｎ＝７）が、ＭＳＢである。

また、記憶部１２０には、制御部１１０が導出した変換規則の情報が格納される。なお、例えば、記憶部１２０は、メモリ等によって実現される。

出力部１３０は、制御部１１０によって導出された変換規則の情報を送信する。例えば、出力部１３０は、送信機およびアンテナ等によって実現され、通信装置２００および通信装置３００に、変換規則の情報を送信する。

図８は、通信装置２００の構成例を示すブロック図である。図８に示すように、通信装置２００は、制御部２１０と、記憶部２２０と、通信部２３０とを含む。通信装置２００は、例えば、ケーブルテレビジョン回線等を利用して有線通信を行う通信装置や、無線通信を行う基地局やユーザ端末等の通信装置である。

記憶部２２０には、所定の変調方式に応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている。また、記憶部２２０には、制御部２１０によって使用される変換規則の情報が格納される。なお、記憶部２２０は、例えば、メモリやハードディスク等によって実現される。

例えば、記憶部２２０には、図５に示すような２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が、図６に示すような２５６ＱＡＭの各信号点に対応するビット列のメモリアドレスに格納されている。例えば、図５において、信号点１６０は、図６に示す８ビットのビット列１７０（“００００００００”）と対応しており、ビット列１７０は、信号点１６０にマッピングされることを示しており、記憶部２２０のメモリアドレス“００００００００”に信号点１６０のＩ成分の値およびＱ成分の値が格納されている。

図９は、変換規則の例を示す説明図である。例えば、記憶部２２０には、図９に示すような、１２８ＱＡＭに応じたデータを、２５６ＱＡＭに応じたデータに変換するための変換規則が格納される。例えば、図９には、２５６ＱＡＭに応じたビットのビット列“Ｄ、ｙ３、ｙ２、Ｃ、Ｂ、ｙ１、ｙ０、Ａ”と、１２８ＱＡＭに応じたビットのビット列 “Ｄ、ｘ２、ｘ１、Ｃ、Ｂ、ｘ０、Ａ”とを相互に変換するための変換規則が示されている。なお、図９では、１２８ＱＡＭに応じたビットのビット列が、実線で示した矢印の方向で、２５６ＱＡＭに応じたビットのビット列に変換される。図９に示す変換規則では、１２８ＱＡＭに応じたビット列および２５６ＱＡＭに応じたビット列に含まれる、Ａ、Ｂ、ＣおよびＤに対応する位置のビットの値は、それぞれ同じ値となる。

また、１２８ＱＡＭに応じたビット列に含まれるｘ０、ｘ１およびｘ２に対応する位置におけるそれぞれのビットの値の組合せに応じて、２５６ＱＡＭに応じたビット列に含まれるｙ０、ｙ１、ｙ２およびｙ３に対応する位置におけるそれぞれのビットの値の組合せが決定される。

ｘ０、ｘ１およびｘ２に対応する位置のビットの値の組合せと、ｙ０、ｙ１、ｙ２およびｙ３に対応する位置のビットの値の組合せとの関係が、図９に示す変換規則テーブル１２１に示されている。例えば、１２８ＱＡＭに応じたビット列に含まれるｘ０、ｘ１およびｘ２に対応する位置のビットの値がすべて“０”の場合（図９に示す変換規則テーブル１２１の２行目の場合）に、２５６ＱＡＭに応じたビット列に含まれるｙ３、ｙ２、ｙ１およびｙ０に対応する位置のそれぞれのビットの値が“１”、“１”、“０”および“１”に決定される。

制御部２１０は、変調方式を示す制御信号と、記憶部２２０に格納される変換規則の情報とに基づき、通信部２３０から入力された入力データ（ビット列）を変換する。

また、制御部２１０は、記憶部２２０に格納されている所定の変調方式に応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値に基づき、入力データを対応する信号点にマッピングし、マッピングした信号点の位置のＩ成分の値およびＱ成分の値を通信部２３０に入力する。例えば、制御部２１０は、入力データのビット列に応じた記憶部２２０のメモリアドレスを参照し、当該参照したメモリアドレスに格納されている信号点の位置のＩ成分の値およびＱ成分の値を取得し、取得した信号点の位置のＩ成分の値およびＱ成分の値を通信部２３０に入力する。

なお、通信装置２００は、変調方式を決定する変調方式決定部を含み、制御信号は、変調方式決定部から入力された信号でもよい。また、通信装置２００とは別の装置が変調方式を決定し、制御信号は、当該別の装置から送信された信号でもよい。

また、制御部２１０は、通信部２３０に、入力データの変調方式を示す情報を入力する。入力データの変調方式を示す情報は、例えば、１２８ＱＡＭに応じた入力データ（ビット列）が２５６ＱＡＭに応じた入力データ（ビット列）に変換された場合に、１２８ＱＡＭであることを示す情報である。また、入力データの変調方式を示す情報は、例えば、２５６ＱＡＭに応じたデータ（ビット列）が入力されたことによって、制御部２１０において変換処理が行われなかった場合に、２５６ＱＡＭであることを示す情報である。制御部２１０は、例えば、プログラム制御に従って処理を実行するＣＰＵや複数の回路等によって実現される。

通信部２３０は、変換規則導出装置１００から送信された変換規則の情報を受信し、記憶部２２０に変換規則の情報を入力する。また、通信部２３０は、外部機器等から入力された入力データを制御部２１０に入力する。また、通信部２３０は、制御部２１０から入力されたＩ成分の値およびＱ成分の値に基づき、搬送波を変調し、変調後の搬送波を送信する。また、制御部２１０から、入力データの変調方式を示す情報が入力された場合に、通信部２３０は、入力データの変調方式を示す情報を含む変調後の搬送波を送信する。例えば、通信部２３０は、送信機、受信機およびアンテナ等によって実現される。

例えば、通信装置２００が基地局である場合に、通信部２３０は、変調後の搬送波を通信端末（ユーザ端末等）に送信する。また、通信装置２００が通信端末（ユーザ端末等）である場合に、通信部２３０は、変調後の搬送波を基地局に送信する。

図１０は、通信装置３００の構成例を示すブロック図である。図１０に示すように、通信装置３００は、制御部３１０と、記憶部３２０と、通信部３３０とを含む。通信装置３００は、例えば、ケーブルテレビジョン回線等を利用して有線通信を行う通信装置や、無線通信を行う基地局やユーザ端末等の通信装置である。

記憶部３２０には、所定の変調方式に応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている。また、記憶部３２０には、制御部３１０によって使用される変換規則の情報が格納される。なお、記憶部３２０は、例えば、メモリやハードディスク等によって実現される。

例えば、記憶部３２０には、図５に示すような２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が、図６に示すような２５６ＱＡＭの各信号点に対応するビット列のメモリアドレスに格納されている。例えば、図５において、信号点１６０は、図６に示す８ビットのビット列１７０（“００００００００”）と対応しており、ビット列１７０は、信号点１６０にマッピングされることを示しており、記憶部３２０のメモリアドレス“００００００００”に信号点１６０のＩ成分の値およびＱ成分の値が格納されている。

また、例えば、記憶部３２０には、図９に示すような、２５６ＱＡＭに応じたデータを、１２８ＱＡＭに応じたデータに変換するための変換規則が格納される。例えば、図９には、１２８ＱＡＭに応じたビットのビット列“Ｄ、ｘ２、ｘ１、Ｃ、Ｂ、ｘ０、Ａ”と、２５６ＱＡＭに応じたビットのビット列“Ｄ、ｙ３、ｙ２、Ｃ、Ｂ、ｙ１、ｙ０、Ａ”とを相互に変換するための変換規則が示されている。なお、図９では、２５６ＱＡＭに応じたビットのビット列が、破線で示した矢印の方向で、１２８ＱＡＭに応じたビットのビット列に変換される。図９に示す変換規則では、１２８ＱＡＭに応じたビット列および２５６ＱＡＭに応じたビット列に含まれる、Ａ、Ｂ、ＣおよびＤに対応する位置のビット値は、それぞれ同じ値となる。

また、１２８ＱＡＭに応じたビット列に含まれるｘ０、ｘ１およびｘ２に対応する位置におけるそれぞれのビットの値の組合せに応じて、２５６ＱＡＭに応じたビット列に含まれるｙ０、ｙ１、ｙ２およびｙ３に対応する位置におけるそれぞれのビットの値の組合せが決定される。

ｘ０、ｘ１およびｘ２に対応する位置のビットの値の組合せと、ｙ０、ｙ１、ｙ２およびｙ３に対応する位置のビットの値の組合せとの関係が、図９に示す変換規則テーブル１２１に示されている。例えば、２５６ＱＡＭに応じたビット列に含まれるｙ３、ｙ２、ｙ１およびｙ０に対応する位置のそれぞれのビットの値が“１”、“１”、“０”および“１”の場合（図９に示す変換規則テーブル１２１の２行目の場合）に、１２８ＱＡＭに応じたビット列に含まれるｘ０、ｘ１およびｘ２に対応する位置のビットの値がすべて“０”に決定される。

通信部３３０は、変換規則導出装置１００から送信された変換規則の情報を受信し、記憶部３２０に変換規則の情報を入力する。また、通信部３３０は、通信装置２００から送信された信号を受信し、制御部３１０に当該信号を入力する。また、通信部３３０は、制御部３１０から入力された通信装置２００の入力データを、例えば、セットトップボックス等の外部機器に出力する。例えば、通信部３３０は、送信機、受信機およびアンテナ等によって実現される。

例えば、通信装置３００が基地局である場合に、通信部３３０は、変調後の搬送波を通信端末（ユーザ端末等）から受信する。また、通信装置３００が通信端末（ユーザ端末等）である場合に、通信部３３０は、変調後の搬送波を基地局から受信する。

通信部３３０は、受信した信号に、入力データの変調方式を示す情報が含まれているか否かを判断する。そして、通信部３３０は、入力データの変調方式を示す情報が含まれていると判断した場合に、制御部３１０に、変調方式を示す制御信号を入力する。変調方式を示す制御信号は、例えば、通信装置２００において、１２８ＱＡＭに応じた入力データ（ビット列）が２５６ＱＡＭに応じた入力データ（ビット列）に変換された場合に、１２８ＱＡＭであることを示す制御信号である。また、変調方式を示す制御信号は、例えば、通信装置２００において、１２８ＱＡＭに応じた入力データ（ビット列）が２５６ＱＡＭに応じた入力データ（ビット列）に変換されていない場合に、２５６ＱＡＭであることを示す制御信号である。

なお、例えば、通信部３３０が、通信装置３００とは別の装置から変調方式を示す信号を受信し、当該変調方式を示す信号に基づき、制御部３１０に、変調方式を示す制御信号を入力してもよい。例えば、変調方式を示す信号は、１２８ＱＡＭであることを示す信号、または２５６ＱＡＭであることを示す信号である。例えば、通信部３３０は、１２８ＱＡＭであることを示す信号を受信した場合に、制御部３１０に、１２８ＱＡＭであることを示す制御信号を入力する。なお、通信装置３００とは別の装置によって送信された変調方式を示す制御信号を受信し、受信した制御信号を制御部３１０に入力する変調方式決定部を通信装置３００が備えるように構成されていてもよい。

制御部３１０は、通信部３３０が受信した変調された搬送波を復調する。例えば、制御部３１０は、通信部３３０が信号を受信した場合、受信した信号のＩ成分の値およびＱ成分の値を取得する。そして、例えば、制御部３１０は、受信した信号に施された変調に対応した信号点の位置のＩ成分の値およびＱ成分の値を取得し、このＩ成分の値およびＱ成分の値が格納されている記憶部３２０のメモリアドレスを参照し、当該メモリアドレスの値を受信したデータ（ビット列）として取得する。

制御部３１０は、変調方式を示す制御信号が入力された場合に、記憶部３２０に格納される変換規則の情報に基づき、取得した受信データ（ビット列）を通信装置２００の入力データに変換する。例えば、制御部３１０は、制御信号によって、１２８ＱＡＭであることが示されている場合に、記憶部３２０に格納される図９に示す変換規則に基づき、２５６ＱＡＭに応じた受信データ（ビット列）を変換し、１２８ＱＡＭに応じた通信装置２００の入力データ（ビット列）を取得する。そして、制御部３１０は、取得した通信装置２００の入力データを通信部３３０に入力する。なお、制御部３１０は、例えば、プログラム制御に従って処理を実行するＣＰＵや複数の回路等によって実現される。

図１１は、変換規則導出装置１００による変換規則導出の処理を示すフローチャートである。図１１に示すフローチャートでは、変換規則導出装置１００は、１２８ＱＡＭに応じたデータのビット列（７ビット）と、２５６ＱＡＭに応じたデータのビット列（８ビット）とを相互に変換するための変換規則を導出する。

制御部１１０は、変数ｍおよび変数ｎの値を０に設定し、記憶部１２０に変数ｍおよび変数ｎの値を格納する（ステップＳ１０１）。

制御部１１０は、１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている記憶部１２０のメモリアドレスに対応するビット列と、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている記憶部１２０のメモリアドレスに対応するビット列とを比較する。そして、制御部１１０は、各信号点において、１２８ＱＡＭに応じたビット列のｍビット目の値と、２５６ＱＡＭに応じたビット列のｎビット目の値とが等しいか否かを判断する（ステップＳ１０２）。

例えば、制御部１１０は、ステップＳ１０２の処理で、ｍ＝０かつｎ＝０の場合、図３に示す信号点１４０に対応する、図４に示すビット列１５０（“００００００１”）の０ビット目の値と、図５に示す信号点１８０に対応する、図７に示すビット列１９０（“０１１０００１１”）の０ビット目の値とが等しいか否かを判断する。本例では、制御部１１０は、信号点１４０に対応するビット列１５０の０ビット目の値と、信号点１４０と同じ信号点の位置となる信号点１８０に対応するビット列１９０の０ビット目の値とが等しいと判断する。

制御部１１０は、１２８ＱＡＭに応じたビット列のｍビット目の値と２５６ＱＡＭに応じたビット列のｎビット目の値とが等しいと判断した場合に（ステップＳ１０２のＹＥＳ）、１２８ＱＡＭに応じたビット列のｍビット目の値を２５６ＱＡＭに応じたビット列のｎビット目に配置する変換規則を導出する（ステップＳ１０３）。そして、制御部１１０は、ステップＳ１０４の処理に移行する。

制御部１１０は、１２８ＱＡＭに応じたビット列のｍビット目の値と２５６ＱＡＭに応じたビット列のｎビット目の値とが等しくないと判断した場合に（ステップＳ１０２のＮＯ）、ステップＳ１０４の処理に移行する。

制御部１１０は、ステップＳ１０４の処理で、ｍの値が、１２８ＱＡＭに応じたビット列のＭＳＢであるか否かを判断する（ステップＳ１０４）。

制御部１１０は、ｍの値が、１２８ＱＡＭに応じたビット列のＭＳＢでないと判断した場合に（ステップＳ１０４のＮＯ）、ｎの値が２５６ＱＡＭに応じたビット列のＭＳＢであるか否かを判断する（ステップＳ１０５）。

制御部１１０は、ｎの値が２５６ＱＡＭに応じたビット列のＭＳＢでないと判断した場合に（ステップＳ１０５のＮＯ）、ｎの値に１を加算し（ステップＳ１０６）、記憶部１２０に変更後のｎの値を格納した後、制御部１１０は、ステップＳ１０２の処理に移行する。

制御部１１０は、ｎの値が２５６ＱＡＭに応じたビット列のＭＳＢであると判断した場合に（ステップＳ１０５のＹＥＳ）、ｍの値に１を加算し、ｎの値を０とし（ステップＳ１０７）、記憶部１２０に変更後のｍおよびｎの値を格納した後、制御部１１０は、ステップＳ１０２の処理に移行する。

以上の処理を行うことにより、変換規則導出装置１００は、例えば、図９の左上欄に示す１２８ＱＡＭに応じたビット列と、右上欄に示す２５６ＱＡＭに応じたビット列とにおけるＡ、Ｂ、ＣおよびＤに対応する位置のビットに対する変換規則を導出できる。図９に示す例では、１２８ＱＡＭに応じたビット列におけるＡ、Ｂ、ＣおよびＤに対応する位置のビットの値が、２５６ＱＡＭに応じたビット列におけるＡ、Ｂ、ＣおよびＤに対応する位置のビットにそれぞれ配置されることを示している。

制御部１１０は、ｍの値が、１２８ＱＡＭに応じたビット列のＭＳＢであると判断した場合に（ステップＳ１０４のＹＥＳ）、１２８ＱＡＭに応じたビット列におけるビットのうち、２５６ＱＡＭに応じたビット列におけるビットに変換されていないビット値の変換規則を導出する。

具体的には、１２８ＱＡＭに応じたビット列のビットのうち、２５６ＱＡＭに応じたビット列のビットに変換されていないビットの値の組合せをＸとし、２５６ＱＡＭに応じたビット列のビットのうち、１２８ＱＡＭに応じたビット列におけるビットの値が配置されていないビットの値の組合せをＹとする。

図９に示す例の場合、１２８ＱＡＭに応じたビット列のビットのうち、ｘ２、ｘ１およびｘ０に対応する位置の各ビットの値の組合せがＸとなり、２５６ＱＡＭに応じたビット列のビットのうち、ｙ３、ｙ２、ｙ１およびｙ０に対応する位置の各ビットの値の組合せがＹとなる。なお、組合せＸと組合せＹとは互いに対応し、それぞれ所定の値の組合せに相当する。

制御部１１０は、１２８ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている記憶部１２０のメモリアドレスに対応するビット列と、２５６ＱＡＭに応じた信号空間ダイヤグラム上の各信号点の位置のＩ成分の値およびＱ成分の値が格納されている記憶部１２０のメモリアドレスに対応するビット列とを比較する。そして、制御部１１０は、各信号点において、特定の組合せＸに対し、組合せＹが同一の値となるか否かを判断する（ステップＳ１０８）。

例えば、制御部１１０は、１２８ＱＡＭに応じた“Ｄ００ＣＢ０Ａ”（ｘ２、ｘ１およびｘ０に対応する位置のビットの値がいずれも０）というビット列に対応する１２８ＱＡＭにおける各信号点と同じ位置になる、２５６ＱＡＭにおける各信号点に対応するビット列のＹの値が、すべて同じ値となるか否かを調べる。

１２８ＱＡＭに応じた“Ｄ００ＣＢ０Ａ”というビット列の場合に、図４および図７に示すビット列を照らし合わせると、同じ位置になる信号点における２５６ＱＡＭに応じたビット列は、すべて“Ｄ１１ＣＢ０１Ａ”となる。本例では、ｘ２、ｘ１およびｘ０に対応する位置のビットの値がいずれも０となる組合せＸの場合に、制御部１１０は、ｙ３、ｙ２、ｙ１およびｙ０に対応する位置のそれぞれのビットの値が“１”、“１”、“０”および“１”になる（すなわち、組合せＹが、“１１０１”となる）と判断する。よって、図９に示す下段の変換規則テーブル１２１における、２行目の変換規則が導出される。

制御部１１０は、組合せＸがとり得るすべての組合せについて、それぞれ対応する組合せＹが同一の値となるか否かを判断する。本例では、制御部１１０は、ｘ２、ｘ１およびｘ０に対応する位置の合計３ビットがとり得る合計８通りの組合せＸについて、それぞれ対応する組合せＹが同一の値となるか否かを判断する。

制御部１１０は、特定の組合せＸに対し、組合せＹが同一の値となると判断した場合に（ステップＳ１０８のＹＥＳ）、組合せＸおよび組合せＹにおける変換規則を示す変換規則テーブルを導出し、記憶部１２０に、導出された変換規則テーブルと、ステップＳ１０３で導出された変換規則とを含む変換規則の情報を格納する（ステップＳ１０９）。出力部１３０は、導出された変換規則テーブルと、ステップＳ１０３で導出された変換規則とを含む変換規則の情報を通信装置２００および通信装置３００に送信し（ステップＳ１０９）、処理を終了する。

したがって、図９には、１２８ＱＡＭに応じたビット列に含まれるｘ２、ｘ１およびｘ０に対応する位置のビットの値と、２５６ＱＡＭに応じたビット列に含まれるｙ３、ｙ２、ｙ１およびｙ０に対応する位置のビットの値とを相互に変換するための、変換規則テーブル１２１を含む変換規則が示されている。例えば、１２８ＱＡＭに応じたビット列に含まれるｘ０、ｘ１およびｘ２に対応する位置のビットの値がすべて“０”の場合（図９に示す変換規則テーブル１２１の２行目の場合）に、２５６ＱＡＭに応じたビット列に含まれるｙ３、ｙ２、ｙ１およびｙ０に対応する位置のそれぞれのビットの値が“１”、“１”、“０”および“１”に決定される。

制御部１１０は、特定の組合せＸに対し、組合せＹが同一の値とならないと判断した場合に（ステップＳ１０８のＮＯ）、変換規則テーブルを導出せずに、処理を終了する。例えば、制御部１１０は、特定の組合せＸのいずれか一つについて、組合せＹが同一の値とならないと判断した場合に、変換規則テーブルを導出せずに、処理を終了する。

図１２は、通信装置２００が、変換規則に基づき、所定の変調方式に応じた入力データを、別の所定の変調方式に応じた入力データに変換する場合の処理を示すフローチャートある。図１２には、通信装置２００が、基地局である場合を例に処理が示されているが、通信装置２００が通信端末（ユーザ端末等）の場合も同様の処理が行われる。また、以下では、通信装置２００が、１２８ＱＡＭに応じた入力データを、２５６ＱＡＭに応じた入力データに変換する場合の処理例について説明する。

通信部２３０は、変換規則導出装置１００から送信された変換規則の情報を受信し、記憶部２２０に変換規則の情報を入力する（ステップＳ２０１）。そして、記憶部２２０には、通信部２３０から入力された変換規則の情報が格納される。

制御信号によって１２８ＱＡＭを使用した変調が指定されて、入力データを送信する場合に、制御部２１０は、変換規則の情報に基づき、入力データを２５６ＱＡＭに応じたビット列に変換する（ステップＳ２０２）。

例えば、制御部２１０は、入力データを７ビットずつに区切り、記憶部２２０に格納されている変換規則の情報に基づき、７ビットの入力データを８ビットのデータに変換する。例えば、制御部２１０は、図９に示す変換規則に基づき、１２８ＱＡＭに応じた７ビットのビット列 “Ｄ、ｘ２、ｘ１、Ｃ、Ｂ、ｘ０、Ａ”を、２５６ＱＡＭに応じた８ビットのビット列“Ｄ、ｙ３、ｙ２、Ｃ、Ｂ、ｙ１、ｙ０、Ａ”に変換する。例えば、制御部２１０は、図９に示す変換規則に基づき、図３に示す信号点１４０に対応する図４に示すビット列１５０“００００００１”を、図５に示す信号点１８０に対応する図７に示すビット列１９０“０１１０００１１”に変換する。

制御部２１０は、変換されたビット列と、変換されたビット列に対応するメモリアドレスに格納されている２５６ＱＡＭの信号点の位置のＩ成分の値およびＱ成分の値とに基づき、対応する信号点に、変換されたビット列をマッピングする（ステップＳ２０３）。そして、制御部２１０は、マッピングした信号点の位置のＩ成分の値およびＱ成分の値を通信部２３０に入力する。図１３は、２５６ＱＡＭに応じた各信号点のうち、１２８ＱＡＭに応じたデータがマッピングされる信号点の一例を示す図である。例えば、１２８ＱＡＭに応じたデータは、図１３に示すように、２５６ＱＡＭに応じた信号点のうち、枠１２２内の信号点にマッピングされることとなる。図７は、枠１２２内の各信号点に対応するビット列の情報を示す説明図である。

通信部２３０は、マッピングされた信号点の位置のＩ成分の値およびＱ成分の値に基づき、搬送波を変調し、変調後の搬送波を通信装置３００に送信する（ステップＳ２０４）。

なお、制御信号によって２５６ＱＡＭが示されている場合、制御部２１０は、ビット列を変換しない。

図１４は、通信装置３００が、変換規則に基づき、所定の変調方式の受信データを、別の所定の変調方式の受信データに変換する処理を示すフローチャートである。図１４には、通信装置３００が、基地局である場合を例に処理が示されているが、通信装置３００が通信端末（ユーザ端末等）の場合も同様の処理が行われる。また、以下では、通信装置３００が、２５６ＱＡＭに応じた受信データを、１２８ＱＡＭに応じた受信データに変換する場合の処理例について説明する。

通信部３３０は、変換規則導出装置１００から変換規則の情報を受信し、記憶部３２０に、変換規則の情報を入力する（ステップＳ３０１）。そして、記憶部３２０には、通信部３３０から入力された変換規則の情報が格納される。

通信部３３０が２５６ＱＡＭに変調された信号を受信した場合に、制御部３１０は、受信した信号に基づき、受信した信号に含まれるデータがマッピングされた信号点の位置のＩ成分の値およびＱ成分の値を取得する。そして、制御部３１０は、取得したＩ成分の値およびＱ成分の値に対応する記憶部３２０のメモリアドレスを参照し、受信した２５６ＱＡＭに応じたデータ（ビット列）として、当該メモリアドレスの値を取得する（ステップＳ３０２）。

制御信号によって、１２８ＱＡＭであることが示されている場合に、制御部３１０は、変換規則の情報に基づき、２５６ＱＡＭに応じたデータを、１２８ＱＡＭに応じたデータに変換し、１２８ＱＡＭに応じたデータを取得する（ステップＳ３０３）。例えば、制御部３１０は、図９に示す変換規則に基づき、２５６ＱＡＭに応じた８ビットのビット列“Ｄ、ｙ３、ｙ２、Ｃ、Ｂ、ｙ１、ｙ０、Ａ”を、１２８ＱＡＭに応じた７ビットのビット列 “Ｄ、ｘ２、ｘ１、Ｃ、Ｂ、ｘ０、Ａ”に変換する。例えば、制御部３１０は、図９に示す変換規則に基づき、図５に示す信号点１８０に対応する図７に示すビット列１９０“０１１０００１１”を変換し、図３に示す信号点１４０に対応する図４に示すビット列１５０“００００００１”を取得する。なお、制御信号によって、２５６ＱＡＭであることが示されている場合に、制御部３１０は、ビット列を変換しない。

なお、変換規則導出装置１００は、通信装置２００に含まれてもよい。また、変換規則導出装置１００は、通信装置３００に含まれてもよい。

本実施形態によれば、変換規則導出装置１００は、１２８ＱＡＭに適用可能な変換規則を導出することができる。したがって、通信装置２００は、変換規則に基づき、１２８ＱＡＭに応じたビット列を、２５６ＱＡＭに応じたビット列に変換できる。そして、通信装置２００は、２５６ＱＡＭに応じた信号点の位置のＩ成分の値およびＱ成分の値を利用して、１２８ＱＡＭに応じた７ビットの入力データのマッピングを行うことができる。

したがって、通信装置２００の記憶部２２０に、３８４個分の信号点の位置のＩ成分の値およびＱ成分の値（１２８ＱＡＭに用いられる１２８個分の信号点の位置のＩ成分の値およびＱ成分の値、および２５６ＱＡＭに用いられる２５６個分の信号点の位置のＩ成分の値およびＱ成分の値）が格納される必要がなく、２５６ＱＡＭに用いられる２５６個分の信号点の位置のＩ成分の値およびＱ成分の値のみが格納されればよく、記憶部２２０に格納される情報量が削減される。ワード数に換算すると、記憶部２２０には、合計７６８ワードの情報が格納される必要があったところ、合計５１２ワードの情報のみが格納されればよいこととなる。

同様に、通信装置３００は、変換規則に基づき、２５６ＱＡＭに応じたビット列を、１２８ＱＡＭに応じたビット列に変換できる。したがって、記憶部３２０には、２５６ＱＡＭに用いられる２５６個分の信号点の位置のＩ成分の値およびＱ成分の値のみが格納されればよく、記憶部３２０に格納される情報量が削減される。さらに、通信装置３００は、２５６ＱＡＭに応じた信号点の位置のＩ成分の値およびＱ成分の値を参照すれば、複数の変調方式に対応可能であり、受信したデータの変調方式に応じて互いに異なる信号点の位置のＩ成分の値およびＱ成分の値を参照する場合に比べて、参照する情報を選択するための処理負荷を軽減できる。

また、本実施形態によれば、変換規則導出装置１００は、様々な変調方式に対応した変換規則を導出できる。様々な変調方式に対応した変換規則を使用することにより、通信装置２００および通信装置３００は、様々な変調方式に対応できる。

なお、本実施形態では、変換規則導出装置１００は、１２８ＱＡＭに応じたデータと２５６ＱＡＭに応じたデータとを相互に変換するための変換規則を導出したが、他の変調方式に対応した変換規則を導出してもよい。例えば、変換規則導出装置１００は、１２８ＱＡＭに応じたデータと、６４ＱＡＭに応じたデータとを相互に変換する変換規則や、６４ＱＡＭに応じたデータと、３２ＱＡＭに応じたデータとを相互に変換する変換規則を導出するように構成されていてもよい。

また、本実施形態では、変換規則導出装置１００の制御部１１０は、１２８ＱＡＭに応じたデータと２５６ＱＡＭに応じたデータとを相互に変換する変換規則のみを導出したが、これに限られない。例えば、制御部１１０は、ＱＰＳＫ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭ、１２８ＱＡＭおよび２５６ＱＡＭ等、複数の変調方式に対応した複数個の変換規則を導出してもよい。

図１５は、２５６ＱＡＭに応じたデータ（ビット列）と、６４ＱＡＭに応じたデータ（ビット列）とを相互に変換するための変換規則の一例を示す図である。図１６は、２５６ＱＡＭに応じたデータ（ビット列）と、３２ＱＡＭに応じたデータ（ビット列）とを相互に変換するための変換規則の一例を示す図である。図１７は、２５６ＱＡＭに応じたデータ（ビット列）と、１６ＱＡＭに応じたデータ（ビット列）とを相互に変換するための変換規則の一例を示す図である。図１８は、２５６ＱＡＭに応じたデータ（ビット列）と、ＱＰＳＫに応じたデータ（ビット列）とを相互に変換するための変換規則の一例を示す図である。図１５、図１６、図１７および図１８は、本実施形態の一変形例の説明図である。

例えば、制御部１１０は、図１５、図１６、図１７および図１８に示すように、１２８ＱＡＭ用の変換規則だけでなく、６４ＱＡＭに応じたデータ（６ビット）、３２ＱＡＭに応じたデータ（５ビット）、１６ＱＡＭに応じたデータ（４ビット）およびＱＰＳＫに応じたデータ（２ビット）のそれぞれと、２５６ＱＡＭに応じたデータ（８ビット）とを相互に変換する変換規則を導出してもよい。

なお、図１５、図１６、図１７および図１８では、６４ＱＡＭに応じたデータ、３２ＱＡＭに応じたデータ、１６ＱＡＭに応じたデータおよびＱＰＳＫに応じたデータのそれぞれが、実線で示した矢印の方向で、２５６ＱＡＭに応じたデータに変換される。また、図１５、図１６、図１７および図１８では、２５６ＱＡＭに応じたデータが、破線で示した矢印の方向で、６４ＱＡＭに応じたデータ、３２ＱＡＭに応じたデータ、１６ＱＡＭに応じたデータおよびＱＰＳＫに応じたデータのそれぞれに変換される。

例えば、図１５に示す変換規則では、６４ＱＡＭに応じたビット列および２５６ＱＡＭに応じたビット列に含まれる、Ａ、Ｂ、ＣおよびＤに対応する位置のビットの値は、それぞれ同じ値となる。また、６４ＱＡＭに応じたビット列に含まれるｘ０およびｘ１に対応する位置におけるそれぞれのビットの値の組合せに応じて、２５６ＱＡＭに応じたビット列に含まれるｙ０、ｙ１、ｙ２およびｙ３に対応する位置におけるそれぞれのビットの値の組合せが決定される。

ｘ０およびｘ１に対応する位置のビットの値の組合せと、ｙ０、ｙ１、ｙ２およびｙ３に対応する位置のビットの値の組合せとの関係が、変換規則テーブル１２１に示されている。例えば、６４ＱＡＭに応じたビット列に含まれるｘ０およびｘ１に対応する位置のビットの値がすべて“０”の場合（図１５に示す変換規則テーブル１２１の２行目の場合）に、２５６ＱＡＭに応じたビット列に含まれるｙ３、ｙ２、ｙ１およびｙ０に対応する位置のそれぞれのビットの値が“１”、“１”、“１”および“１”に決定される。

なお、図１８には、所定のビットの位置に所定のビットの値が付加されたり、所定のビットの位置におけるビットの値が削除されたりすることにより、ＱＰＳＫに応じたビット列と、２５６ＱＡＭに応じたビット列とを相互に変換する変換規則が示されている。

したがって、通信装置２００および通信装置３００のそれぞれの記憶部に、各多値度に応じた信号点の位置のＩ成分の値およびＱ成分の値が格納される必要が無くなり、格納される情報量がさらに削減される。

例えば、ＱＰＳＫ、１６ＱＡＭ、３２ＱＡＭ、６４ＱＡＭ、１２８ＱＡＭおよび２５６ＱＡＭに変調できる通信装置は、それぞれの変調方式に用いられる５００個分の信号点の位置のＩ成分の値およびＱ成分の値を格納するための記憶容量、すなわち、１０００ワード分の記憶容量を確保する必要がある。しかしながら、上述した複数の変換規則の情報が格納されることにより、通信装置は、２５６ＱＡＭに用いられる２５６個分の信号点の位置のＩ成分の値およびＱ成分の値を格納するための記憶容量、すなわち、５１２ワード分の記憶容量のみを確保すればよい。すなわち、本変形例では、変調できる多値度数が多く、また、多値度が高位であるほど、通信装置に格納される情報量が削減されるという効果が発揮される。

また、変換規則導出装置１００の制御部１１０は、通信装置２００および通信装置３００が対応可能な最高位の多値度の変調方式用の変換規則を導出するように構成されていてもよい。

例えば、通信装置２００が、最高位の多値度の変調方式として、５１２ＱＡＭに対応可能な場合、制御部１１０は、例えば、５１２ＱＡＭよりも多値度が低位となる変調方式に応じたデータを、５１２ＱＡＭに応じたデータに変換する変換規則を導出するように構成されていてもよい。

このように構成されることにより、記憶部２２０には、最高位の多値度の変換規則の情報のみが格納されることとなり、記憶部２２０に格納される情報量が削減される。また、制御部１１０は、複数の変換規則を導出する必要がなくなり、制御部１１０の処理負荷を低減することもできる。

なお、通信装置２００および通信装置３００は、予め通信装置２００および通信装置３００が対応可能な最高位の多値度の変調方式を示す情報を変換規則導出装置１００に送信するように構成されていてもよい。そして、変換規則導出装置１００は、対応可能な最高位の多値度の変調方式を示す情報を受信し、制御部１１０は、受信した最高位の多値度の変調方式を示す情報に基づき、最高位の多値度の変調方式用の変換規則を導出するように構成されていてもよい。

また、通信装置２００の通信部２３０および通信装置３００の通信部３３０は、変換規則の導出要求を変換規則導出装置１００に送信するように構成されていてもよい。変換規則導出装置１００は、当該導出要求に応じて、変換規則を導出するように構成されていてもよい。

そのような構成によれば、要求があった場合にのみ変換規則導出装置１００が変換規則を導出するため、変換規則導出装置１００の処理負荷を低減できる。

例えば、通信装置２００に送信すべき送信データが生じた場合に、通信部２３０が変換規則導出装置１００に導出要求を送信する。また、例えば、通信装置３００が通信装置２００から信号を受信した場合に、通信部３３０が変換規則導出装置１００に導出要求を送信する。そして、変換規則導出装置１００は、当該導出要求を受信し、導出要求に応じて変換規則を導出するように構成されていてもよい。

＜第２の実施形態＞
図１９は、第２の実施形態の通信システム２の構成例を示すブロック図である。

通信システム２は、変換規則導出装置１００Ａと、変換規則導出装置１００Ｂと、送信側の通信装置２００と、受信側の通信装置３００とを含む。変換規則導出装置１００Ａおよび通信装置２００と、変換規則導出装置１００Ｂおよび通信装置３００と、通信装置２００および通信装置３００とはそれぞれ互いに、無線伝送路または有線伝送路を介して、通信可能に接続されている。

変換規則導出装置１００Ａおよび変換規則導出装置１００Ｂの構成は、第１の実施形態の変換規則導出装置１００の構成と同様である。また、通信装置２００の構成は、第１の実施形態の通信装置２００の構成と同様である。また、通信装置３００の構成は、第１の実施形態の通信装置３００と同様である。

変換規則導出装置１００Ａの出力部１３０は、導出した変換規則の情報を通信装置２００に送信する。また、変換規則導出装置１００Ｂの出力部１３０は、導出した変換規則の情報を通信装置３００に送信する。

本実施形態によれば、複数の通信装置のそれぞれに変換規則導出装置が接続され、それぞれの変換規則導出装置が、導出した変換規則の情報をそれぞれの通信装置に送信することにより、変換規則導出装置の処理負荷を分散できる。

＜第３の実施形態＞
図２０は、第３の実施形態の変換規則導出装置１０の構成例を示すブロック図である。図２０に示すように、変換規則導出装置１０は、記憶部１１と、制御部１２と、提供部１３とを含む。

記憶部１１は、例えば、図２に示す第１の実施形態における記憶部１２０に相当する。制御部１２は、例えば、図２に示す第１の実施形態における制御部１１０に相当する。提供部１３は、例えば、図２に示す第１の実施形態における出力部１３０に相当する。

記憶部１１には、通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が当該信号点に対応するビット列に対応付けられて記憶されている。なお、通信装置は、例えば、図１に示す第１の実施形態における通信装置２００や通信装置３００に相当する。

制御部１２は、記憶部１１に記憶されている値に基づいて、信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、第２のデジタル変調方式において当該信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出する。

提供部１３は、制御部１２が導出した変換規則を通信装置に提供する。

本実施形態によれば、変換規則導出装置１０には、通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が当該信号点に対応するビット列に対応付けられて記憶されている。そして、変換規則導出装置１０は、当該値に基づいて、信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、第２のデジタル変調方式において当該信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出し、導出した変換規則を通信装置に提供する。したがって、通信装置が、変換規則に基づきビット列を変換できるため、幅広い変調方式に対応でき、かつ、マッピングに必要な情報量を削減できる。

＜第４の実施形態＞
図２１は、第４の実施形態の通信装置１４の構成例を示すブロック図である。図２１に示すように、通信装置１４は、データ変換部１５と、変調部１６と、送信部１７とを含む。

データ変換部１５は、例えば、図８に示す第１の実施形態における制御部２１０に相当する。変調部１６および送信部１７は、例えば、図８に示す第１の実施形態における通信部２３０に相当する。

データ変換部１５は、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、当該各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、第１のデジタル変調方式に応じた送信用データを第２のデジタル変調方式に応じた変換後データに変換する。

変調部１６は、変換後データに、第２のデジタル変調方式で変調を施して送信信号を生成する。

送信部１７は、送信信号を送信する。

本実施形態によれば、通信装置１４は、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、当該各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、第１のデジタル変調方式に応じた送信用データを第２のデジタル変調方式に応じた変換後データに変換する。そして、通信装置１４は、変換後データに、第２のデジタル変調方式で変調を施して送信信号を生成し、送信信号を送信する。したがって、通信装置１４が、変換規則に基づきビット列を変換できるため、幅広い変調方式に対応でき、かつ、マッピングに必要な情報量を削減できる。

＜第５の実施形態＞
図２２は、第５の実施形態の通信装置１８の構成例を示すブロック図である。図２２に示すように、通信装置１８は、復調部１９と、データ変換部２０とを含む。

復調部１９およびデータ変換部２０は、例えば、図１０に示す第１の実施形態における制御部３１０に相当する。

復調部１９は、受信した送信信号を送信信号に応じた復調方式で変換後データに復調する。

データ変換部２０は、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、当該各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、第２のデジタル変調方式に応じた変換後データを第１のデジタル変調方式に応じた送信用データに変換する。

本実施形態によれば、通信装置１８は、受信した送信信号を送信信号に応じた復調方式で変換後データに復調し、信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、当該各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、第２のデジタル変調方式に応じた変換後データを第１のデジタル変調方式に応じた送信用データに変換する。したがって、通信装置１８が、変換規則に基づきビット列を変換できるため、幅広い変調方式に対応でき、かつ、マッピングに必要な情報量を削減できる。

以上、本発明の実施形態を説明したが、本発明は、上記したそれぞれの実施形態に限定されるものではない。本発明は、各実施形態の変形・置換・調整に基づいて実施できる。また、本発明は、各実施形態を任意に組合せて実施することもできる。すなわち、本発明は、本明細書の全ての開示内容、技術的思想に従って実現できる各種変形、修正を含む。なお、各図面に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段と、
前記記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出する制御手段と、
前記制御手段が導出した前記変換規則を前記通信装置に提供する提供手段と、
を備えたことを特徴とする変換規則導出装置。

（付記２）
前記各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値は、前記記憶手段において、対応するビット列をメモリアドレスとする領域に記憶されている、
付記１に記載の変換規則導出装置。

（付記３）
前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、値が互いに等しいか否かに基づいて、変換規則を導出する、
付記１または付記２に記載の変換規則導出装置。

（付記４）
前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、一方のビット列におけるビットと他方のビット列におけるビットとで値が互いに等しい桁がある場合に、一方のビット列における桁の値を他方のビット列における桁に適用する変換規則を導出する、
付記３に記載の変換規則導出装置。

（付記５）
前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、一方のビット列におけるビットと他方のビット列におけるビットとで値が互いに等しくない桁がある場合に、一方のビット列における前記桁の値の組合せに、対応する所定の値の組合せを適用する変換規則を導出する、
付記３または付記４に記載の変換規則導出装置。

（付記６）
信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第１のデジタル変調方式に応じた送信用データを前記第２のデジタル変調方式に応じた変換後データに変換するデータ変換手段と、
前記変換後データに、前記第２のデジタル変調方式で変調を施して送信信号を生成する変調手段と、
前記送信信号を送信する送信手段と、
を備えたことを特徴とする通信装置。

（付記７）
前記変換規則を導出する変換規則導出装置を含む、
付記６に記載の通信装置。

（付記８）
受信した送信信号を前記送信信号に応じた復調方式で変換後データに復調する復調手段と、
信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第２のデジタル変調方式に応じた変換後データを前記第１のデジタル変調方式に応じた送信用データに変換するデータ変換手段と、
を備えたことを特徴とする通信装置。

（付記９）
前記変換規則を導出する変換規則導出装置を含む、
付記８に記載の通信装置。

（付記１０）
通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出し、
導出した前記変換規則を前記通信装置に提供する、
ことを特徴とする変換規則導出提供方法。

（付記１１）
前記各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が対応付けられているビット列は、前記記憶手段におけるメモリアドレスである
付記１０に記載の変換規則導出提供方法。

（付記１２）
コンピュータに、
通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出する導出処理と、
導出した前記変換規則を前記通信装置に提供する提供処理とを実行させる
ための変換規則導出提供用プログラム。

（付記１３）
前記各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が対応付けられているビット列は、前記記憶手段におけるメモリアドレスである
付記１２に記載の変換規則導出提供用プログラム。

１、２ 通信システム
１０、１００、１００Ａ、１００Ｂ 変換規則導出装置
１１、１２０、２２０、３２０ 記憶部
１２、１１０ 制御部
１２１ 変換規則テーブル
１２２ 枠
１３ 提供部
１３０ 出力部
１４、１８、２００、３００ 通信装置
１４０、１６０、１８０ 信号点
１５、２０ データ変換部
１５０、１７０、１９０ ビット列
１６ 変調部
１７ 送信部
１９ 復調部
２１０、３１０ 制御部
２３０ 通信部
３３０ 通信部

Claims (8)

1. 通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段と、
   前記記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出する制御手段と、
   前記制御手段が導出した前記変換規則を前記通信装置に提供する提供手段と、
   を備えたことを特徴とする変換規則導出装置。
2. 前記各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値は、前記記憶手段において、対応するビット列をメモリアドレスとする領域に記憶されている、
   請求項１に記載の変換規則導出装置。
3. 前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、値が互いに等しいか否かに基づいて、変換規則を導出する、
   請求項１または請求項２に記載の変換規則導出装置。
4. 前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、一方のビット列におけるビットと他方のビット列におけるビットとで値が互いに等しい桁がある場合に、一方のビット列における桁の値を他方のビット列における桁に適用する変換規則を導出する、
   請求項３に記載の変換規則導出装置。
5. 前記制御手段は、前記第１のデジタル変調方式と前記第２のデジタル変調方式とにおける前記信号空間ダイヤグラムで互いに重複する信号点のそれぞれに対応するビット列において、一方のビット列におけるビットと他方のビット列におけるビットとで値が互いに等しくない桁がある場合に、一方のビット列における前記桁の値の組合せに、対応する所定の値の組合せを適用する変換規則を導出する、
   請求項３または請求項４に記載の変換規則導出装置。
6. 信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第１のデジタル変調方式に応じた送信用データを前記第２のデジタル変調方式に応じた変換後データに変換するデータ変換手段と、
   前記変換後データに、前記第２のデジタル変調方式で変調を施して送信信号を生成する変調手段と、
   前記送信信号を送信する送信手段と、を備え、
   前記変換規則を導出する変換規則導出装置を含む、
   ことを特徴とする通信装置。
7. 受信した送信信号を前記送信信号に応じた復調方式で変換後データに復調する復調手段と、
   信号空間ダイヤグラムにおける信号配置に基づき、第１のデジタル変調方式の各信号点の値に応じたビット列と、前記各信号点に重複する、第２のデジタル変調方式における各信号点の値に応じたビット列とを相互に変換するための変換規則に基づいて、前記第２のデジタル変調方式に応じた変換後データを前記第１のデジタル変調方式に応じた送信用データに変換するデータ変換手段と、を備え、
   前記変換規則を導出する変換規則導出装置を含む、
   ことを特徴とする通信装置。
8. 通信装置が対応可能な複数のデジタル変調方式において、各デジタル変調方式の信号空間ダイヤグラムにおける信号点に応じた値が前記信号点に対応するビット列に対応付けられて記憶されている記憶手段に記憶されている前記値に基づいて、前記信号空間ダイヤグラムにおいて、第１のデジタル変調方式における各信号点のうち、第２のデジタル変調方式における信号点と重複する信号点に対応するビット列と、前記第２のデジタル変調方式において前記信号点と重複する信号点に対応するビット列とを相互に変換するための変換規則を導出し、
   導出した前記変換規則を前記通信装置に提供する、
   ことを特徴とする変換規則導出提供方法。

Images