CN117826928A - 用于带隙基准电路的二阶温度补偿电路及带隙基准电路 - Google Patents

用于带隙基准电路的二阶温度补偿电路及带隙基准电路 Download PDF

Info

Publication number
CN117826928A
CN117826928A CN202311753642.4A CN202311753642A CN117826928A CN 117826928 A CN117826928 A CN 117826928A CN 202311753642 A CN202311753642 A CN 202311753642A CN 117826928 A CN117826928 A CN 117826928A
Authority
CN
China
Prior art keywords
current
nmos tube
tube
control end
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311753642.4A
Other languages
English (en)
Inventor
张�林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202311753642.4A priority Critical patent/CN117826928A/zh
Publication of CN117826928A publication Critical patent/CN117826928A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请公开了一种用于带隙基准电路的二阶温度补偿电路及带隙基准电路。该带隙基准电路包括基准核心模块，用于输出具有一阶温度补偿的带隙基准电压，其中，二阶温度补偿电路包括：第一电流支路，用于产生具有零温度系数的第一电流；第二电流支路，用于产生具有负温度系数的第二电流；第一电流镜模块，用于对第一电流进行复制以得到第一镜像电流；第二电流镜模块，用于对第二电流进行复制以得到第二镜像电流；以及补偿输出模块，用于根据第一镜像电流和第二镜像电流之间的差值向基准核心模块提供补偿电流，以消除带隙基准电压中的二阶温度系数，可以有效地实现带隙基准电压的二阶温度补偿，抵消温度对电路的影响，提高电路的稳定性和精确性。

Description

用于带隙基准电路的二阶温度补偿电路及带隙基准电路
技术领域
本发明涉及集成电路技术领域，更具体地，涉及一种用于带隙基准电路的二阶温度补偿电路及带隙基准电路。
背景技术
带隙基准电路是模拟集成电路设计领域的基础模块，其作用是为整体电路提供一个随外界因素变化很小的基准电压，该电压应具有良好的温度稳定性和较高的电源抑制比，即随温度和电源电压变化较小。因此，带隙基准电路的性能对电路***的性能和精度有着至关重要的影响。
随着电子产品在人们生活中的广泛应用，作为芯片核心模块的带隙基准电路需求量也越来越大。此外，由于环境温度变化以及电子***产生的热量，芯片所处的环境温度也会发生很大的变化。为了确保电路能够在一定的温度范围内稳定工作，低温漂系数的带隙基准电路已成为当前芯片领域不可或缺的一部分。
传统的带隙基准电路利用双极结型晶体管BJT和运放钳位技术，得到一路随温度成正相关的电流IPTAT和一路随温度成负相关的电流ICTAT，然后两者相加再和电阻相乘得到基准电压。通过该方案使得温度系数的一次项消掉。
然而，上述方法仅将温度特性曲线进行了一阶补偿，得到的基准电压仍然含有与温度相关的高次项，所以温度特性曲线呈现出以二次项占主导的抛物线形状，这种基准电压经计算得到温度系数一般仍有十几或几十，一般难以满足例如热电能量采集领域、工业领域等高精度模拟集成电路设计中所提出的高稳定性要求。
发明内容
鉴于上述问题，本发明的目的在于提供一种用于带隙基准电路的二阶温度补偿电路及带隙基准电路，可以快速有效地实现带隙基准电压的二阶温度补偿，改善带隙基准电压的温漂问题。
根据本发明的一方面，提供一种用于带隙基准电路的二阶温度补偿电路，所述带隙基准电路包括基准核心模块，用于输出具有一阶温度补偿的带隙基准电压，其中，所述二阶温度补偿电路包括：第一电流支路，用于产生具有零温度系数的第一电流；第二电流支路，用于产生具有负温度系数的第二电流；第一电流镜模块，用于对所述第一电流进行复制以得到第一镜像电流；第二电流镜模块，用于对所述第二电流进行复制以得到第二镜像电流；以及补偿输出模块，用于根据所述第一镜像电流和所述第二镜像电流之间的差值向所述基准核心模块提供补偿电流，以消除所述带隙基准电压中的二阶温度系数。
可选地，所述第一电流支路包括：第一电阻器，其第一端与第一电源电压连接；第一双极型晶体管，其第一端与所述第一电阻器的第二端连接，其第二端与地连接；第二双极型晶体管，其第一端与所述第一双极型晶体管的控制端连接，其第二端与地连接；以及第一NMOS管，其第一端和控制端与所述第二双极型晶体管的控制端连接，其第二端与地连接，其中，所述第一NMOS管采用镜像的方式输出所述第一电流。
可选地，所述第二电流支路包括：第二电阻器，其第一端与第一电源电压连接；第三双极型晶体管，其第一端与所述第二电阻器的第二端连接，其第二端与地连接；以及第二NMOS管，其第一端和控制端与所述第三双极型晶体管的控制端连接，其第二端与地连接，其中，所述第二NMOS管采用镜像的方式输出所述第二电流。
可选地，所述第一电流镜模块包括：第一和第二PMOS管，所述第一和第二PMOS管的第一端与第二电源电压连接，所述第一和第二PMOS管的控制端与第一PMOS管的第二端连接；第三NMOS管，其第一端与所述第一PMOS管的第二端连接，其控制端与所述第一NMOS管的控制端连接，其第二端与地连接；第四NMOS管，其第一端与所述第二PMOS管的第二端连接，其第二端与地连接；第五NMOS管，其第一端与所述第四NMOS管的控制端连接，其控制端与所述第一NMOS管的控制端连接，其第二端与地连接；以及第六NMOS管，其控制端与所述第二PMOS管的第二端及所述第四NMOS管的第一端连接，其第二端与所述第四NMOS管的控制端及所述第五NMOS管的第一端连接，其中，所述第六NMOS管的第一端为所述第一镜像电流的输出端。
可选地，所述第二电流镜模块包括：第三和第四PMOS管，所述第三和第四PMOS管的第一端与第二电源电压连接，所述第三和第四PMOS管的控制端与第三PMOS管的第二端连接；第七NMOS管，其第一端与所述第三PMOS管的第二端连接，其控制端与所述第二NMOS管的控制端连接，其第二端与地连接；第八NMOS管，其第一端与所述第四PMOS管的第二端连接，其第二端与地连接；第九NMOS管，其第一端与所述第八NMOS管的控制端连接，其控制端与所述第二NMOS管的控制端连接，其第二端与地连接；第十NMOS管，其控制端与所述第四PMOS管的第二端及所述第八NMOS管的第一端连接，其第二端与所述第八NMOS管的控制端及所述第九NMOS管的第一端连接；第五PMOS管，其控制端和第二端与所述第十NMOS管的第一端连接；第六PMOS管，其第一端与所述第二电源电压连接，其控制端和第二端与所述第五PMOS管的第一端连接；第七PMOS管，其第一端与所述第二电源电压连接，其控制端与所述第六PMOS管的控制端连接；以及第八PMOS管，其第一端与所述第七PMOS管的第二端连接，其控制端与所述第五PMOS管的控制端连接，其中，所述第八PMOS管的第二端为所述第二镜像电流的输出端。
可选地，所述补偿输出模块包括：第四双极型晶体管，其第一端用于接收所述第一镜像电流与所述第二镜像电流的差值，其第二端与地连接；第十一NMOS管，其第一端和控制端与所述第四双极型晶体管的控制端连接，其第二端与地连接；以及第十二NMOS管，其第二端与地连接，其控制端与所述第十一NMOS管的控制端连接，其第一端用于输出所述补偿电流。
可选地，所述补偿输出模块还包括：连接在所述第十一NMOS管的控制端和所述第十二NMOS管的控制端之间的使能控制单元，所述使能控制单元用于根据输入使能信号控制所述第十一NMOS管和所述第十二NMOS管之间的导通路径。
可选地，所述使能控制单元包括：第十三NMOS管，其第一端与所述第十一NMOS管的控制端连接，其第二端与所述第十二NMOS管的控制端连接，其控制端用于接收第一使能信号；第九PMOS管，其第一端与所述第十一NMOS管的控制端连接，其第二端与所述第十二NMOS管的控制端连接，其控制端用于接收第二使能信号；以及第十四NMOS管，其第一端与所述第十二NMOS管的控制端连接，其第二端与地连接，其控制端用于接收所述第二使能信号，其中，所述第一使能信号和所述第二使能信号互为反相信号。
可选地，所述第二电源电压大于所述第一电源电压，其中，所述第二电源电压的电压值等于3.3V，所述第一电源电压的电压值等于1.2V。
根据本发明的另一方面，提供一种带隙基准电路，包括：基准核心模块，用于输出具有一阶温度补偿的带隙基准电压；以及上述的二阶温度补偿电路，所述二阶温度补偿电路用于向所述基准核心模块提供补偿电流，以消除所述带隙基准电压中的二阶温度系数。
综上所述，本发明的用于带隙基准电路的二阶温度补偿电路通过第一电流支路产生具有零温度系数的第一电流，通过第二电流支路产生具有负温度系数的第二电流，然后通过将第一电流和第二电流相减得到具有二阶温度系数的补偿电流，再把具有二阶温度系数的补偿电流作用到一阶温度补偿后的带隙基准电压上，实现了带隙基准电压的二阶温度补偿，可以有效地抵消温度对电路的影响，提高电路的稳定性和精确性，特别是在需要高精度和高稳定性的应用中，如精密测量仪器、传感器、模拟电路等，低温漂的带隙基准电压可以显著提高***的性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术的一种带隙基准电路的示意性电路图。
图2示出根据本发明实施例的一种带隙基准电路的示意性电路框图。
图3示出根据本发明实施例的一种二阶温度补偿电路的示意性电路图。
图4示出了根据本发明实施例提供的一种电子设备的示意性电路框图。
具体实施方式
现在将详细说明本公开的示例性实施方式，其示例在附图中示出。尽可能在整个附图中使用相同的附图标记来表示相同或相似的部分。
在说明书中，应该注意，在其他附图中已经用于表示相似部件的相似附图标记尽可能用于这些元件。在以下描述中，当本领域技术人员已知的功能和配置与本公开的基本配置无关时，将省略它们的详细描述。说明书中描述的术语应理解如下。
通过以下参考附图描述的实施方式，将阐述本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施方式。而是，提供这些实施方式是为了使本公开全面和完整，以向本领域技术人员充分传达将本公开的范围。此外，本公开仅由权利要求书的范围限定。
用于描述本公开实施方式的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，因此本公开不限于所例示的细节。相似的附图标记始终表示相似的元件。在以下描述中，当确定相关已知功能或构造的详细描述将不可避免地掩盖本公开的重点时，将省略详细描述。
如同本领域技术人员能够充分理解的，本公开的各实施方式的特征可以部分或全部彼此联合或组合，并且可以彼此以各种方式互相操作和技术地驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依从关系一起执行。
在本申请中，MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOS管的导通状态，电流从第一端流至第二端。PMOS管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS管的第一端、第二端和控制端分别为漏极、源极和栅极。双极型晶体管(又称为双极型晶体管)包括第一端、第二端和控制端，在双极型晶体管的导通状态，电流从第一端流至第二端。PNP管的第一端、第二端和控制端分别为发射极、集电极和基极，NPN管的第一端、第二端和控制端分别为集电极、发射极和基极。
图1示出根据现有技术的一种带隙基准电路的示意性电路图。如图1所示，现有的带隙基准电路100包括运算放大器A1、电阻器R1至R3以及双极型晶体管Q1和Q2，其中，双极型晶体管Q1和Q2为PNP管。电阻器R1的第一端与运算放大器A1的输出端连接，电阻器R2的第一端与电阻器R1的第二端连接于节点A，电阻器R2的第二端与PNP双极型晶体管Q1的发射极连接，PNP双极型晶体管Q1的集电极与地连接。电阻器R3的第一端与运算放大器A1的输出端，电阻器R3的第二端与PNP双极型晶体管Q2的发射极连接于节点B，PNP双极型晶体管Q2的基极与PNP双极型晶体管Q1的基极连接，PNP双极型晶体管Q2的集电极与地连接。运算放大器A1具有非反相输入端和反相输入端，其反相输入端与电阻器R1和R2之间的节点A连接，其非反相输入端与电阻器R3和PNP双极型晶体管Q2之间的节点B连接，运算放大器A1的输出端用于输出带隙基准电压Vref。
在现有的带隙基准电路100中，在相同电流密度下，两个双极型晶体管的基极-发射极电压差ΔVBE为正温度系数电压，单个双极型晶体管的基极-发射极电压VBE为负温度系数的电压，通过调整正温度系数电压ΔVBE的系数值，可以实现与负温度系数电压的抵消，最终获得一个低温漂的参考电压，这个参考电压作为整个电路的基准电压。现有的带隙基准电路只考虑VBE的一阶项，忽略高阶项。这样只需要调整电阻器之间的比值就可以得到与温度一阶不相关的带隙基准电压Vref。但是在一些对温度变化较大的应用领域中，如热电能量采集领域、工业领域等，就必须消除温度高阶项的影响，以得到更低温漂系数的带隙基准电压源。
如前述所提及的：在高精度需求的模数转换器等应用场合，一阶温度补偿的带隙基准电压越来越不能满足要求，迫切需要使用二阶温度补偿的带隙基准电压；而现有二阶补偿技术大部分停留在理论或者模型阶段，实用的很少。
基于此，本发明提出一种带隙基准电压的二阶温度补偿技术方案：在生成具有一阶温度补偿的带隙基准电压的基础上，利用一个零温度系数电流和一个负温度系数电流产生具有二阶温度系数的补偿电流，再利用补偿电流对带隙基准电压进行二阶温度补偿。
在以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图2示出根据本发明实施例的一种带隙基准电路的示意性电路框图。如图2所示，本实施例的带隙基准电路200包括基准核心模块210、快速启动模块220以及二阶温度补偿电路300。
其中，基准核心模块210用于产生具有一阶温度补偿的带隙基准电压Vref。在一种实施例中，所述基准核心模块210包括运算放大器A1、电阻器R1至R3以及双极型晶体管Q1和Q2，其中，双极型晶体管Q1和Q2为PNP管。电阻器R1的第一端与运算放大器A1的输出端连接，电阻器R2的第一端与电阻器R1的第二端连接于节点A，电阻器R2的第二端与PNP双极型晶体管Q1的发射极连接，PNP双极型晶体管Q1的集电极与地连接。电阻器R3的第一端与运算放大器A1的输出端，电阻器R3的第二端与PNP双极型晶体管Q2的发射极连接于节点B，PNP双极型晶体管Q2的基极与PNP双极型晶体管Q1的基极连接，PNP双极型晶体管Q2的集电极与地连接。运算放大器A1具有非反相输入端和反相输入端，其反相输入端与电阻器R1和R2之间的节点A连接，其非反相输入端与电阻器R3和PNP双极型晶体管Q2之间的节点B连接，运算放大器A1的输出端用于输出带隙基准电压Vref。
启动模块220用于使得基准核心模块210在电路上电后能正常工作。其中，启动模块220包括反相器INV1和NMOS管M1，其中反相器INV1的输入端与运算放大器A1的输出端连接，反相器INV1的输出端与NMOS管M1的栅极连接，NMOS管M1的漏极与电源电压VDD2连接，NMOS管M1的源极与运算放大器A1的非反相输入端连接。当带隙基准电压Vref还未建立时，NMOS管M1导通，将运算放大器A1的非反相输入端与电源电压VDD2接通，从而可以在电路上电时使得带隙基准电压Vref可以快速地建立。
在本实施例中，当没有二阶补偿电路时，由于运算放大器A1的反馈作用，节点A和节点B的电压近似相等，则有：
VBE2＝VBE1+IR2×R2 (1)
即：
IR2＝(VBE2―VBE1)/R2＝ΔVBE/R2 (2)
其中，VBE1是双极型晶体管Q1的基极-发射极电压，VBE2是双极型晶体管Q2的基极-发射极电压，ΔVBE是VBE2与VBE1的电压差，则当没有二阶温度补偿时，电路输出的带隙基准电压为：
Vref＝VBE1+IR2×(R1+R2)
＝VBE1+[(VBE2―VBE1)×(R1+R2)]/R2
＝VBE1+[ΔVBE×(R1+R2)]/R2 (3)
其中，ΔVBE＝VT×ln(M)，VT＝KT/q，VT是双极型晶体管的热电压并随温度正向变化，K是玻尔兹曼常数，T是绝对温度，q是电子电荷，M是双极型晶体管Q2和Q1的面积之比。考虑到VBE的非线性性：
其中，Vg0是0K下硅材料的带隙电压，典型值为1.205V，常温T0＝300K，γ、α分别为与双极型晶体管基区空穴迁移率和集电极电流指数温度系数相关的系数。
由此可以看出，双极型晶体管E-B结电压具有较强的温度非线性特性，利用传统的线性正温度电压来补偿VBE的温度特性，其补偿后的基准电压中仍然包含有非线性温度系数，在高温和低温区域，表现出基准电压随温度变化而变化较大的特点。
在本实施例中，二阶温度补偿电路300的输出与运算放大器A1的反相输入端和非反相输入端连接，用于向所述运算放大器A1的非反相输入端提供补偿电流Icomp，以消除所述带隙基准电压Vref中的二阶项。
具体地，图3示出根据本发明实施例的一种二阶温度补偿电路的示意性电路图。如图3所示，本实施例的二阶温度补偿电路300包括第一电流支路310、第二电流支路320、第一电流镜模块330、第二电流镜模块340以及补偿输出模块350。其中，第一电流支路310用于产生具有近似零温度系数的第一电流I1，第二电流支路320用于产生具有负温度系数的第二电流I2，第一电流镜模块330用于对第一电流I1进行复制以得到第一镜像电流Ib1，第二电流镜模块340用于对所述第二电流I2进行复制以得到第二镜像电流Ib2，所述补偿输出模块350用于根据第一镜像电流Ib1和第二镜像电流Ib2之间的差值向所述基准核心模块210提供所述补偿电流Icomp。
更详细地，如图3所示，第一电流支路310包括电阻器R4、PNP双极型晶体管Q3和Q4以及NMOS管Mn6。其中电阻器R4的第一端与电源电压VDD1连接，电阻器R4的第二端与双极型晶体管Q3的发射极连接，双极型晶体管Q3的基极与双极型晶体管Q4的发射极连接，双极型晶体管Q3的集电极与双极型晶体管Q4的集电极以及地AGND连接，双极型晶体管Q4的基极与NMOS管Mn6的栅极和漏极连接，NMOS管Mn6的源极与地AGND连接。其中，流经电阻器R4的电流为所述第一电流I1，并且该第一电流I1通过NMOS管Mn6采用镜像的方式进行输出。
更详细地，第二电流支路320包括电阻器R5、PNP双极型晶体管Q5以及NMOS管Mn5。其中电阻器R5的第一端与电源电压VDD1连接，电阻器R5的第二端与双极型晶体管Q5的发射极连接，双极型晶体管Q5的集电极与地AGND连接，双极型晶体管Q5的基极与NMOS管Mn5的漏极和栅极连接，NMOS管Mn5的源极与地连接。其中，流经电阻器R5的电流为所述第二电流I2，并且所述第二电流I2通过NMOS管Mn5采用镜像的方式进行输出。
更详细地，第一电流镜模块330包括PMOS管Mp5和Mp6、NMOS管Mn7、Mn8、Mn9以及Mn10。其中，PMOS管Mp5和Mp6的源极与电源电压VDD2连接，PMOS管Mp5和Mp6的栅极与PMOS管Mp5的漏极连接，PMOS管Mp5的漏极与NMOS管Mn7的漏极连接，NMOS管Mn7的栅极与NMOS管Mn6的栅极连接，NMOS管Mn7的源极与地AGND连接。PMOS管Mp6的漏极与NMOS管Mn8的漏极以及NMOS管Mn9的栅极连接，NMOS管Mn8的栅极与NMOS管Mn9的源极连接，NMOS管Mn8的源极与地AGND连接，NMOS管Mn10的栅极与NMOS管Mn6的栅极连接，NMOS管Mn10的源极与地AGND连接，NMOS管Mn10的漏极与NMOS管Mn9的源极以及NMOS管Mn8的栅极连接。其中，NMOS管Mn10与Mn6构成一个电流镜，并通过该电流镜将所述NMOS管Mn6所在支路的电流，即所述第一电流I1，镜像到所述NMOS管Mn10所在的支路，NMOS管Mn9的漏极作为所述第一镜像电流Ib1的输出端。此外，NMOS管Mn6与Mn7构成的电流镜以及PMOS管Mp5和Mp6构成的电流镜还用于将所述第一电流I1镜像到NMOS管Mn9的栅极并结合NMOS管Mn8向所述NMOS管Mn9提供偏置电压。
更详细地，第二电流镜模块340包括PMOS管Mp1、Mp2、Mp3、Mp4、Mp7和Mp8以及NMOS管Mn1、Mn2、Mn3以及Mn4。其中，PMOS管Mp1和PMOS管Mp7的源极与电源电压VDD2连接，PMOS管Mp1和PMOS管Mp7的栅极与PMOS管Mp1的漏极以及PMOS管Mp2的源极连接，PMOS管Mp7的漏极与PMOS管Mp8的源极连接，PMOS管Mp2和PMOS管Mp8的栅极与PMOS管Mp2的漏极以及NMOS管Mn1的漏极连接，NMOS管Mn1的源极与NMOS管Mn2的漏极连接，NMOS管Mn2的栅极与NMOS管Mn5的栅极连接，NMOS管Mn2的源极与地AGND连接。其中，NMOS管Mn2和NMOS管Mn5构成的电流镜用于将NMOS管Mn5所在支路的电流，即第二电流I2，镜像到NMOS管Mn2所在的支路，然后通过PMOS管Mp1和PMOS管Mp7以及PMOS管Mp2和PMOS管Mp8构成的电流镜将该电流进行输出，PMOS管Mp8的漏极作为所述第二镜像电流Ib2的输出端。PMOS管Mp3和PMOS管Mp4以及NMOS管Mn3和NMOS管Mn4用于为NMOS管Mn1提供偏置电压，其中PMOS管Mp3和PMOS管Mp4的源极与电源电压VDD2连接，PMOS管Mp3和PMOS管Mp4的栅极与PMOS管Mp3的漏极以及NMOS管Mn4的漏极连接，NMOS管Mn4的栅极与NMOS管Mn5的栅极连接，NMOS管Mn4的源极与地AGND连接，PMOS管Mp4的漏极与NMOS管Mn1的栅极以及NMOS管Mn3的漏极连接，NMOS管Mn3的栅极与NMOS管Mn1的源极连接，NMOS管Mn3的源极与地AGND连接。
更详细地，补偿输出模块350包括PNP双极型晶体管Q6、NMOS管Mn11、Mn12、Mn13、Mn14和Mn15以及PMOS管Mp9。其中，双极型晶体管Q6的发射极与PMOS管Mp8的漏极以及NMOS管Mn9的漏极连接于节点C，用于输入第一镜像电流Ib1和第二镜像电流Ib2的差值电流，双极型晶体管Q6的集电极与地AGND连接，双极型晶体管Q6的基极与NMOS管Mn11的漏极和栅极连接，NMOS管Mn11的源极与地AGND连接，NMOS管Mn14的栅极通过NMOS管Mn12、PMOS管Mp9以及NMOS管Mn13构成的使能控制单元连接到NMOS管Mn11的栅极，NMOS管Mn14的漏极与图2中的运算放大器A1的非反相输入端连接作为补偿电流Icomp的输出端，NMOS管Mn14的源极与地AGND连接，NMOS管Mn15的漏极与图2中的运算放大器A1的反相输入端连接，NMOS管Mn15的栅极和源极与地AGND连接。
进一步的，NMOS管Mn12的源极与NMOS管Mn11的栅极和漏极连接，NMOS管Mn12的漏极与NMOS管Mn14的栅极连接，NMOS管Mn12的栅极与第一使能信号ENP连接，PMOS管Mp9的源极与NMOS管Mn11的栅极和漏极连接，PMOS管Mp9的漏极与NMOS管Mn14的栅极连接，PMOS管Mp9的栅极与第二使能信号ENN连接，NMOS管Mn13的漏极与NMOS管Mn14的栅极连接，NMOS管Mn13的源极与地AGND连接，NMOS管Mn13的栅极与第二使能信号ENN连接。
在本实施例中，NMOS管Mn12、PMOS管Mp9以及NMOS管Mn13构成的使能控制单元用于根据输入使能信号EN控制NMOS管Mn11和NMOS管Mn14的栅极之间的电流路径。进一步的，第一使能信号ENP为输入使能信号EN的同相信号，第二使能信号ENN为输入使能信号EN的反相信号，第一使能信号ENP与第二使能信号ENN互为反相信号。当输入使能信号EN为低电平时，NMOS管Mn12和PMOS管Mp9关断，NMOS管Mn13导通，本实施例的二阶温度补偿电路300不输出补偿信号；当输入使能信号EN为高电平时，NMOS管Mn12和PMOS管Mp9导通，NMOS管Mn13关断，NMOS管Mn11和NMOS管Mn14的栅极之间的电流路径被导通，通过NMOS管Mn11和NMOS管Mn14构成的电流镜将双极型晶体管Q6中的第一镜像电流Ib1和第二镜像电流Ib2的差值电流镜像到NMOS管Mn14的漏极，作为补偿电流Icomp进行输出。NMOS管Mn15主要作为NMOS管Mn14的匹配管，起到阻抗匹配的作用。
进一步的，在本实施例中，电源电压VDD2要高于电源电压VDD1，示例的，电源电压VDD2的电压值等于3.3V，电源电压VDD1的电压值等于1.2V。
在本实施例的二阶补偿电路300中，第一电流I1为：
其中，VDD1为电源电压VDD1的电压值，VBEQ3和VBEQ4分别为双极型晶体管Q3和Q4的基极-发射极电压，VGS,N6为NMOS管Mn6的栅源电压。
第二电流I2为：
其中，VBEQ5为双极型晶体管Q5的基极-发射极电压，VGS,N5为NMOS管Mn5的栅源电压。
则流经双极型晶体管Q6的电流为：
IQ6＝BI2―AI1 (7)
其中，B表示电流镜Mn2和Mn5的电流放大倍数，A表示电流镜Mn6和Mn10的电流放大倍数。
令b＝B/R5，a＝A/R4(8)
根据BJT的高阶电流表达式可以得到：
其中，Vg0是0K下硅材料的带隙电压，典型值为1.205V，η是与BJT掺杂有关的变量，Tr是常量，ΔT＝T＝Tr，其中：
其中，假设使用正温度系数电流偏置的晶体管的m用1代替，使用恒定电流偏置的晶体管的m用0代替，则根据公式(7)(8)和(9)可以得到：
其中，
由公式(12)可以看出，双极型晶体管Q6中的电流IQ6中包含温度T的一阶系数，通过令/> 则可以将温度T的一阶系数相互抵消掉，继而使得电流IQ6中只携带有二阶温度系数，然后将电流IQ6通过电流镜作用到运算放大器A1的非反相输入端，就可以实现对带隙基准电压的二阶温度补偿。假设电流IQ6被电流镜放大了N倍，则可以得到带隙基准电路的输出电压为：
Vref＝VBE1+[(R1+R2)][(VBE2―VBE1)/R2+NIQ6] (13)
综上所述，本发明的用于带隙基准电路的二阶温度补偿电路通过第一电流支路产生具有零温度系数的第一电流，通过第二电流支路产生具有负温度系数的第二电流，然后通过将第一电流和第二电流相减得到具有二阶温度系数的补偿电流，再把具有二阶温度系数的补偿电流作用到一阶温度补偿后的带隙基准电压上，实现了带隙基准电压的二阶温度补偿，可以有效地抵消温度对电路的影响，提高电路的稳定性和精确性，特别是在需要高精度和高稳定性的应用中，如精密测量仪器、传感器、模拟电路等，低温漂的带隙基准电压可以显著提高***的性能。
此外，本发明的其他实施例还提供了一种电子设备400。
图4示出了根据本发明实施例提供的一种电子设备的示意性电路框图。如图4所示，电子设备400包括带隙基准电路200。其中带隙基准电路200可以为结合图2和图3示出的上述实施例示出的任意一种带隙基准电路。
示例的，这里所说的这里所说的电子设备是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。
应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。
此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种用于带隙基准电路的二阶温度补偿电路，所述带隙基准电路包括基准核心模块，用于输出具有一阶温度补偿的带隙基准电压，其中，所述二阶温度补偿电路包括：
第一电流支路，用于产生具有零温度系数的第一电流；
第二电流支路，用于产生具有负温度系数的第二电流；
第一电流镜模块，用于对所述第一电流进行复制以得到第一镜像电流；
第二电流镜模块，用于对所述第二电流进行复制以得到第二镜像电流；以及
补偿输出模块，用于根据所述第一镜像电流和所述第二镜像电流之间的差值向所述基准核心模块提供补偿电流，以消除所述带隙基准电压中的二阶温度系数。
2.根据权利要求1所述的二阶温度补偿电路，其中，所述第一电流支路包括：
第一电阻器，其第一端与第一电源电压连接；
第一双极型晶体管，其第一端与所述第一电阻器的第二端连接，其第二端与地连接；
第二双极型晶体管，其第一端与所述第一双极型晶体管的控制端连接，其第二端与地连接；以及
第一NMOS管，其第一端和控制端与所述第二双极型晶体管的控制端连接，其第二端与地连接，
其中，所述第一NMOS管采用镜像的方式输出所述第一电流。
3.根据权利要求1所述的二阶温度补偿电路，其中，所述第二电流支路包括：
第二电阻器，其第一端与第一电源电压连接；
第三双极型晶体管，其第一端与所述第二电阻器的第二端连接，其第二端与地连接；以及
第二NMOS管，其第一端和控制端与所述第三双极型晶体管的控制端连接，其第二端与地连接，
其中，所述第二NMOS管采用镜像的方式输出所述第二电流。
4.根据权利要求2所述的二阶温度补偿电路，其中，所述第一电流镜模块包括：
第一和第二PMOS管，所述第一和第二PMOS管的第一端与第二电源电压连接，所述第一和第二PMOS管的控制端与第一PMOS管的第二端连接；
第三NMOS管，其第一端与所述第一PMOS管的第二端连接，其控制端与所述第一NMOS管的控制端连接，其第二端与地连接；
第四NMOS管，其第一端与所述第二PMOS管的第二端连接，其第二端与地连接；
第五NMOS管，其第一端与所述第四NMOS管的控制端连接，其控制端与所述第一NMOS管的控制端连接，其第二端与地连接；以及
第六NMOS管，其控制端与所述第二PMOS管的第二端及所述第四NMOS管的第一端连接，其第二端与所述第四NMOS管的控制端及所述第五NMOS管的第一端连接，
其中，所述第六NMOS管的第一端为所述第一镜像电流的输出端。
5.根据权利要求3所述的二阶温度补偿电路，其中，所述第二电流镜模块包括：
第三和第四PMOS管，所述第三和第四PMOS管的第一端与第二电源电压连接，所述第三和第四PMOS管的控制端与第三PMOS管的第二端连接；
第七NMOS管，其第一端与所述第三PMOS管的第二端连接，其控制端与所述第二NMOS管的控制端连接，其第二端与地连接；
第八NMOS管，其第一端与所述第四PMOS管的第二端连接，其第二端与地连接；
第九NMOS管，其第一端与所述第八NMOS管的控制端连接，其控制端与所述第二NMOS管的控制端连接，其第二端与地连接；
第十NMOS管，其控制端与所述第四PMOS管的第二端及所述第八NMOS管的第一端连接，其第二端与所述第八NMOS管的控制端及所述第九NMOS管的第一端连接；
第五PMOS管，其控制端和第二端与所述第十NMOS管的第一端连接；
第六PMOS管，其第一端与所述第二电源电压连接，其控制端和第二端与所述第五PMOS管的第一端连接；
第七PMOS管，其第一端与所述第二电源电压连接，其控制端与所述第六PMOS管的控制端连接；以及
第八PMOS管，其第一端与所述第七PMOS管的第二端连接，其控制端与所述第五PMOS管的控制端连接，
其中，所述第八PMOS管的第二端为所述第二镜像电流的输出端。
6.根据权利要求1所述的二阶温度补偿电路，其中，所述补偿输出模块包括：
第四双极型晶体管，其第一端用于接收所述第一镜像电流与所述第二镜像电流的差值，其第二端与地连接；
第十一NMOS管，其第一端和控制端与所述第四双极型晶体管的控制端连接，其第二端与地连接；以及
第十二NMOS管，其第二端与地连接，其控制端与所述第十一NMOS管的控制端连接，其第一端用于输出所述补偿电流。
7.根据权利要求6所述的二阶温度补偿电路，其中，所述补偿输出模块还包括：
连接在所述第十一NMOS管的控制端和所述第十二NMOS管的控制端之间的使能控制单元，所述使能控制单元用于根据输入使能信号控制所述第十一NMOS管和所述第十二NMOS管之间的导通路径。
8.根据权利要求7所述的二阶温度补偿电路，其中，所述使能控制单元包括：
第十三NMOS管，其第一端与所述第十一NMOS管的控制端连接，其第二端与所述第十二NMOS管的控制端连接，其控制端用于接收第一使能信号；
第九PMOS管，其第一端与所述第十一NMOS管的控制端连接，其第二端与所述第十二NMOS管的控制端连接，其控制端用于接收第二使能信号；以及
第十四NMOS管，其第一端与所述第十二NMOS管的控制端连接，其第二端与地连接，其控制端用于接收所述第二使能信号，
其中，所述第一使能信号和所述第二使能信号互为反相信号。
9.根据权利要求4或5所述的二阶温度补偿电路，其中，所述第二电源电压大于所述第一电源电压，
其中，所述第二电源电压的电压值等于3.3V，所述第一电源电压的电压值等于1.2V。
10.一种带隙基准电路，包括：
基准核心模块，用于输出具有一阶温度补偿的带隙基准电压；以及
权利要求1-9任一项所述的二阶温度补偿电路，所述二阶温度补偿电路用于向所述基准核心模块提供补偿电流，以消除所述带隙基准电压中的二阶温度系数。
CN202311753642.4A 2023-12-19 2023-12-19 用于带隙基准电路的二阶温度补偿电路及带隙基准电路 Pending CN117826928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311753642.4A CN117826928A (zh) 2023-12-19 2023-12-19 用于带隙基准电路的二阶温度补偿电路及带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311753642.4A CN117826928A (zh) 2023-12-19 2023-12-19 用于带隙基准电路的二阶温度补偿电路及带隙基准电路

Publications (1)

Publication Number Publication Date
CN117826928A true CN117826928A (zh) 2024-04-05

Family

ID=90520132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311753642.4A Pending CN117826928A (zh) 2023-12-19 2023-12-19 用于带隙基准电路的二阶温度补偿电路及带隙基准电路

Country Status (1)

Country Link
CN (1) CN117826928A (zh)

Similar Documents

Publication Publication Date Title
US7750728B2 (en) Reference voltage circuit
US7636010B2 (en) Process independent curvature compensation scheme for bandgap reference
US7612606B2 (en) Low voltage current and voltage generator
US7750726B2 (en) Reference voltage generating circuit
US6891358B2 (en) Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
US7777558B2 (en) Bandgap reference circuit
US7880533B2 (en) Bandgap voltage reference circuit
US9459647B2 (en) Bandgap reference circuit and bandgap reference current source with two operational amplifiers for generating zero temperature correlated current
US11650615B2 (en) System and method for voltage generation
JP2008108009A (ja) 基準電圧発生回路
CN102393785B (zh) 一种低失调带隙基准电压源
CN114840049A (zh) 一种二阶曲率补偿的带隙基准电路
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN114690831B (zh) 一种电流自偏置的串联cmos带隙基准源
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN102147631B (zh) 一种非带隙电压基准源
CN103399612A (zh) 无电阻的带隙基准源
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN111521284A (zh) 温度检测电路及集成电路
CN112433556A (zh) 一种改进的带隙基准电压电路
CN117826928A (zh) 用于带隙基准电路的二阶温度补偿电路及带隙基准电路
TW202303330A (zh) 參考電流/電壓產生器與電路系統
Casañas et al. A Review of CMOS Currente References
CN112306142A (zh) 一种负电压基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination