JP6835051B2 - 回路基板及び部品実装基板、並びに、それらの製造方法 - Google Patents

回路基板及び部品実装基板、並びに、それらの製造方法 Download PDF

Info

Publication number
JP6835051B2
JP6835051B2 JP2018180393A JP2018180393A JP6835051B2 JP 6835051 B2 JP6835051 B2 JP 6835051B2 JP 2018180393 A JP2018180393 A JP 2018180393A JP 2018180393 A JP2018180393 A JP 2018180393A JP 6835051 B2 JP6835051 B2 JP 6835051B2
Authority
JP
Japan
Prior art keywords
circuit board
insulating substrate
conductive paste
circuit pattern
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018180393A
Other languages
English (en)
Other versions
JP2020053524A (ja
Inventor
勝又 雅昭
雅昭 勝又
晃治 田口
晃治 田口
典史 笹岡
典史 笹岡
洋輔 能田
洋輔 能田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018180393A priority Critical patent/JP6835051B2/ja
Priority to US16/583,160 priority patent/US10887988B2/en
Publication of JP2020053524A publication Critical patent/JP2020053524A/ja
Priority to US17/107,953 priority patent/US11864317B2/en
Application granted granted Critical
Publication of JP6835051B2 publication Critical patent/JP6835051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139Blade or squeegee, e.g. for screen printing or filling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本開示は、回路基板及び部品実装基板、並びに、それらの製造方法に関する。
回路基板の層間接続部は、部品実装工程での熱処理や半田付け作業時の熱衝撃に耐える接続信頼性が必要である。従来の回路基板では、めっきによるスルーホール接続が多く用いられている。しかし、めっきによる接続ではウェットプロセスが必要なため、貫通穴に導電性ペーストを充填する接続方法が提案されている。
例えば、特許文献1には、被圧縮性を有する多孔質基材の貫通孔に充填された導電性ペーストの充填量を均一にした多層基板の製造方法が開示されている。また、特許文献2には、貫通もしくは有底のバイアホールに所定の導電性ペーストが充填された多層基板が開示されている。また、特許文献3には、有機樹脂を含む絶縁層内に、金属粉末と有機樹脂を含む導電性ペーストを充填してなるスルーホール導体を具備するプリント配線基板の製造方法が開示されている。
特開平7−176871号公報 特開2008−108629号公報 特開平10−190191号公報
しかしながら、近年においては、大電流を流すことができる回路基板が求められている。
本開示に係る実施形態は、大電流を流すことが可能な回路基板及び部品実装基板、並びに、それらの製造方法を提供することを課題とする。
本開示の実施形態に係る回路基板は、絶縁基板と前記絶縁基板の表面及び裏面に設けられる回路パターンとを持ち、前記絶縁基板及び前記回路パターンを貫通する貫通穴が形成されている回路パターン付き絶縁基板と、前記貫通穴に充填され、前記回路パターンと電気的に接続される導電性ペーストと、を備え、前記回路パターンはCuが主成分であり、前記導電性ペーストは、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型であり、前記導電性ペーストと前記回路パターンとが接する部位において、前記回路パターンに含まれるCuと、前記導電性ペーストに含まれるSnと、が拡散反応している。
本開示の実施形態に係る部品実装基板は、前記の回路基板に、実装部品が実装されたものである。
本開示の実施形態に係る回路基板の製造方法は、絶絶縁基板と前記絶縁基板の表面及び裏面に設けられるCuを主成分とする回路パターンに、前記絶縁基板及び前記回路パターンを貫通する貫通穴を形成する工程と、前記貫通穴に、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型の導電性ペーストを充填し、前記導電性ペーストが前記貫通穴から突出した突出部を形成する工程と、前記貫通穴付近において、前記突出部を加圧処理する工程と、前記突出部を加圧処理した前記絶縁基板を熱処理して、前記回路パターンと前記導電性ペーストとを電気的に接続する工程と、を含む。
本開示の実施形態に係る部品実装基板の製造方法は、前記記載の回路基板の製造方法で製造された回路基板の表面及び裏面にレジストを形成する工程と、前記レジストを形成した回路基板に部品を実装する工程と、を含む。
本開示に係る実施形態の回路基板及び部品実装基板、並びに、それらの製造方法によれば、大電流を流すことが可能となる。
実施形態に係る回路基板の構成を模式的に示す平面図である。 実施形態に係る回路基板の構成を模式的に示す断面図であり、図1AのIB−IB線に相当する断面を示す。 実施形態に係る回路基板の構成の一部を模式的に示す断面図である。 実施形態に係る回路基板の製造方法のフローチャートである。 実施形態に係る回路基板の製造方法における、回路パターンを形成する前の状態を示す断面図である。 実施形態に係る回路基板の製造方法における、回路パターンを形成する工程を示す断面図である。 実施形態に係る回路基板の製造方法における、貫通穴を形成する工程を示す断面図である。 実施形態に係る回路基板の製造方法における、突出部を形成する工程を示す断面図であり、貫通穴に導電性ペーストを充填する工程を示す断面図である。 実施形態に係る回路基板の製造方法における、突出部を形成する工程を示す断面図であり、突出部が形成された状態を示す断面図である。 実施形態に係る回路基板の製造方法における、突出部を加圧処理する工程を示す断面図である。 実施形態に係る回路基板の製造方法における、突出部を加圧処理した後の状態を示す断面図である。 実施形態に係る部品実装基板の構成を模式的に示す断面図である。 実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、回路基板の表面にレジストを形成する工程を示す断面図である。 実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、回路基板の裏面にレジストを形成する工程を示す断面図である。 実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、接着層を形成する工程を示す断面図である。 実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、部品を実装した後の状態を示す断面図である。 第1実施例における、回路基板の断面のSEM画像である。 第1実施例における、SEM画像及びEDX分析の画像である。 第2実施例における、実施例の回路基板の断面の画像である。 第2実施例における、比較例の回路基板の断面の画像である。 第3実施例における、実施例の抵抗値ヒストグラムのグラフである。 第3実施例における、比較例の抵抗値ヒストグラムのグラフである。 第3実施例における、比較例の抵抗値ヒストグラムのグラフである。
<実施形態>
実施形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本実施形態の技術思想を具現化するための回路基板及び部品実装基板、並びに、それらの製造方法を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置などは、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、単なる例示に過ぎない。なお、各図面が示す部材の大きさや位置関係などは、説明を明確にするために誇張していることがある。
[回路基板]
まず、本実施形態に係る回路基板について説明する。
図1Aは、実施形態に係る回路基板の構成を模式的に示す平面図である。図1Bは、実施形態に係る回路基板の構成を模式的に示す断面図であり、図1AのIB−IB線に相当する断面を示す。図1Cは、実施形態に係る回路基板の構成の一部を模式的に示す断面図である。
回路基板100は、回路パターン付き絶縁基板15と、導電性ペースト6と、を備えている。
回路パターン付き絶縁基板15は、絶縁基板4と、絶縁基板4の表面に設けられる表面回路パターン2と、絶縁基板4の裏面に設けられる裏面回路パターン3と、を持ち、絶縁基板4及び、表面回路パターン2及び裏面回路パターン3を貫通して導電性ペースト6が設けられる貫通穴1が形成されている。
絶縁基板4としては、1枚もしくは複数枚のガラスクロスやガラス不織布などにエポキシ樹脂などの熱硬化性絶縁樹脂を含侵させ、この熱硬化性絶縁樹脂を硬化させたガラスエポキシや、液晶ポリマーなどから形成される。なお、絶縁基板4は、一般的に両面に銅箔が張り付いた両面銅張積層板として製造されている。
絶縁基板4の厚みは、50μm以上1000μm以下とすることが好ましい。絶縁基板4の厚みを50μm以上とすることにより絶縁基板4の強度を向上させることができる。また、厚みを1000μm以下とすることにより回路基板100を薄くすることができる。このように、絶縁基板4の厚みを50μm以上1000μm以下とすることにより貫通穴1に確実に導電性ペースト6を確実に充填することができる。
また、絶縁基板4の厚みを50μm以上300μm以下とすることによりフレキシブル性を持たせることもできる。絶縁基板4の厚みは、100μm以上500μm以下が好ましく、150μm以上400μm以下がさらに好ましい。
絶縁基板4の厚み方向の線膨張係数は、50ppm以下とすることが好ましい。絶縁基板4の厚み方向の線膨張係数が50ppm以下であれば、回路基板100の平坦性が向上し、回路基板100に部品を実装しやすくなる。また、導電性ペースト6の温度サイクル時における寸法変化が小さくなり表面回路パターン2及び裏面回路パターン3の接続信頼性が高くなる。なお、絶縁基板4の厚み方向の線膨張係数は、例えば、35ppm程度である。
表面回路パターン2は、絶縁基板4の表面上に形成されている。裏面回路パターン3は、絶縁基板4の裏面上に形成されている。表面回路パターン2及び裏面回路パターン3は、所望の形状に配線されるように形成されている。表面回路パターン2及び裏面回路パターン3は、金属材料が用いられ、Cuが主成分となるように形成されている。「主成分」とは、表面回路パターン2などの母材の70質量%以上、好ましくは80質量%以上にCuが使用されていることをいう。
表面回路パターン2及び裏面回路パターン3の厚みは、12μm以上70μm以下とすることが好ましい。表面回路パターン2及び裏面回路パターン3の厚みが12μm以上であれば、表面回路パターン2及び裏面回路パターン3を形成しやすい。また、導電性ペースト6との接続抵抗を低くすることができる。一方、厚みが70μm以下であれば、回路基板100を薄く、かつ微細配線を形成することができる。
貫通穴1は、表面回路パターン2、絶縁基板4、及び、裏面回路パターン3を貫通するように形成されている。貫通穴1の直径は、例えば、0.2mm以上0.3mm以下である。
表面回路パターン2の厚みは、同じ単位として、絶縁基板4の表面における貫通穴1の直径で割った値が0.075以上0.25以下の範囲となるように形成されることが好ましい。また、裏面回路パターン3の厚みは、同じ単位として、絶縁基板4の表面における貫通穴1の直径で割った値が0.075以上0.25以下の範囲となるように形成されることが好ましい。
前記した値が0.075以上であれば、導電性ペースト6との接続抵抗を低くすることが可能となる。一方、前記した値が0.25以下であれば、絶縁基板4の厚みが1000μmの場合であっても高い接続信頼性を得ることができる。
回路基板100は、貫通穴1が形成されている部分における平面視において、絶縁基板4の表面に形成された部分の直径R2及び絶縁基板4の裏面に形成された部分の直径R3に対し、厚み方向の中心部の直径R1の方が大きい。すなわち、回路基板100に形成される貫通穴1は、一方の穴開口部分の直径R2及び他方の穴開口部分の直径R3に対し、厚み方向の穴中心部の直径R1の方が大きい。貫通穴1の穴形状は、穴開口部分の直径R2、R3よりも穴中心部の直径R1が大きいことで、貫通穴1に充填された導電性ペースト6は樽型形状に形成される。
樽型形状は、貫通穴1に充填された導電性ペースト6が、より高密度に圧縮されることで穴中心部の直径R1と穴開口部分の直径R2、R3の値が異なるように形成される。このような形状とすることで、導電性ペースト6の密度がより高くなるため、層間接続部の抵抗値が低くなる。また、圧縮時にボイドが潰れて消失するため、層間接続部にボイドが生じにくくなる。
回路基板100に形成される貫通穴1は、一方の穴開口部分の直径R2及び他方の穴開口部分の直径R3に対し、厚み方向の穴中心部の直径R1の方が3%以上大きいことが好ましい。このような構成によれば、導電性ペースト6の密度がより高くなるため、層間接続部の抵抗値が低くなる。また、層間接続部にボイドが生じにくくなる。なお、穴開口部分の直径R2、R3に対する穴中心部の直径R1の大きさの上限値については、例えば、7.5%程度とすればよい。
なお、貫通穴1内の導電性ペースト6が圧縮されていれば、穴開口部分の直径R2、R3と、穴中心部の直径R1と、が同じであってもよい。このような構成であっても、導電性ペースト6の密度が高くなるため、層間接続部の抵抗値が低くなる。また、圧縮時にボイドが潰れて消失するため、層間接続部にボイドが生じにくくなる。
導電性ペースト6は、貫通穴1に充填され、表面回路パターン2及び裏面回路パターン3と電気的に接続される。導電性ペースト6は、表面回路パターン2と裏面回路パターン3とを電気的に接続する部位である。貫通穴1に充填された導電性ペースト6は、層間接続部となる。層間接続部は、貫通穴1に導電性ペーストを充填して形成されることで、部品などを実装する工程での熱衝撃に対する接続信頼性が向上する。
導電性ペースト6は、製造時に、例えば、後述するように、導電性ペースト6が貫通穴1から突出した突出部を加圧処理することで、貫通穴1内で圧縮されている。
導電性ペースト6としては、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型の導電性ペースト6を用いる。このような導電性ペースト6を用いることで、後述するように、表面回路パターン2及び裏面回路パターン3に含まれるCuと、導電性ペースト6に含まれるSnとが拡散反応する。ここで「融点シフト型」とは、単体のCuの融点が1085℃であり、Sn−Bi半田粉の融点が140℃である場合に、熱硬化処理を行った後、次の熱処理工程において導電性ペーストの融点が140℃でほぼ見られない材料をいう。つまり、このように1回目の熱処理でSn−Bi半田の融点が見られ反応性が高く、2回目の熱処理工程ではSn−Bi半田の融点が見られないため接続信頼性を高くすることができ、大電流を流すことが可能となる。
導電性ペースト6は、導電性ペースト100質量部に対して、Sn−Bi半田粉が40質量部以上60質量部以下、Cu粉が20質量部以上35質量部以下、含んでなることが好ましい。このような導電性ペースト6を用いることで、拡散反応をより促進させることができる。また、Sn−Bi半田粉は適切な組成比率のSnとBiをそれぞれ添加してもよい。また、導電性ペースト6の線膨張係数を調整するためにAg、Fe、Ni、Zn、Al、Tiなどの粉末を加えてもよい。Sn−Bi半田粉において、Sn:Biの質量比は38:62乃至46:54が好ましく、41:59乃至43:57がさらに好ましい。
導電性ペースト6に含まれる樹脂としては、例えば、エポキシ樹脂、変性エポキシ樹脂、ガラスエポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、ポリオレフィン系樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、アクリル樹脂、アクリレート樹脂、メタクリル樹脂(PMMAなど)、ウレタン樹脂、ポリイミド樹脂、ポリノルボルネン樹脂、フッ素樹脂などが挙げられる。
回路基板100は、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型の導電性ペースト6を用い、貫通穴1内の導電性ペースト6が圧縮された後、絶縁基板4が加熱されることで、導電性ペースト6と、表面回路パターン2及び裏面回路パターン3とが接する部位において、表面回路パターン2及び裏面回路パターン3に含まれるCuと、導電性ペースト6に含まれるSnとが拡散反応してCu−Sn合金が形成される。これにより、導電性ペースト6と、表面回路パターン2及び裏面回路パターン3との電気的な接続が良好となり、冷熱サイクルなどに対する信頼性に優れたものとなる。また、回路基板100の表面及び裏面において層間接続部の接続抵抗値が低くなり、大電流を流すことが可能となる。このため、大電流が継続的に流れるLEDなどの実装に適した回路基板100を提供することが可能となる。なお、拡散反応した部位16は、層状になって拡散反応層を形成してもよい。
以上説明した通り、本実施形態では、回路基板100は、表面回路パターン2及び裏面回路パターン3に含まれるCuと、導電性ペースト6に含まれるSnとが拡散反応した部位16を有する。これにより、回路基板100は、大電流を流すことが可能となる。
なお、特許文献1の技術では、非圧縮性の多孔質基材を用いているため、熱プレスで加熱、圧縮する際に基材に含まれる樹脂が溶融する。そのため、導電性ペーストが変形し、接続が安定しないという懸念がある。
また、特許文献2の技術では、貫通穴内部の導電性ペーストは、気泡を含みやすく、信頼性が低いという懸念がある。さらに貫通穴を含む表面及び裏面のCu箔に導電性ペーストを印刷しているため、平坦性が悪化し、部品実装時の信頼性に欠けるというおそれがある。
また、特許文献3の技術は、基板に貫通穴を設け、貫通穴の内部に導電性ペーストを充填し、さらに別途準備したエッチング済みの銅箔を加圧圧縮して基板に埋め込み、接続を安定させるものである。この技術では、表面及び裏面の銅箔と貫通穴の3種の材料の位置合わせが困難な上、さらに銅箔の面積が広くなった場合、銅箔を樹脂基板に埋め込むことが困難で、接続安定性が設計に左右されることもある。
ここで、昨今の顧客からの回路基板への要求事項は年々厳しくなってきている。特にLED用の回路基板においては、大電流対応の高信頼性の基板が求められている。このため、従来の接続構造をもつ多層基板では、これらの要求に応えることができなくなっている。
本実施形態では、回路基板100は、拡散反応した部位16を有するため、大電流を流すことが可能である。また、回路基板100は、未硬化の絶縁基板を用いる必要がないため、貫通穴1に充填した導電性ペースト6の形状が安定し、導電性ペースト6の密度が高くなるため、層間接続部の抵抗値が低く、かつ安定する。
[回路基板の製造方法]
次に、本実施形態に係る回路基板の製造方法の一例について説明する。
図2は、実施形態に係る回路基板の製造方法のフローチャートである。図3Aは、実施形態に係る回路基板の製造方法における、回路パターンを形成する前の状態を示す断面図である。図3Bは、実施形態に係る回路基板の製造方法における、回路パターンを形成する工程を示す断面図である。図3Cは、実施形態に係る回路基板の製造方法における、貫通穴を形成する工程を示す断面図である。図3Dは、実施形態に係る回路基板の製造方法における、突出部を形成する工程を示す断面図であり、貫通穴に導電性ペーストを充填する工程を示す断面図である。図3Eは、実施形態に係る回路基板の製造方法における、突出部を形成する工程を示す断面図であり、突出部が形成された状態を示す断面図である。図3Fは、実施形態に係る回路基板の製造方法における、突出部を加圧処理する工程を示す断面図である。図3Gは、実施形態に係る回路基板の製造方法における、突出部を加圧処理した後の状態を示す断面図である。
本実施形態の回路基板の製造方法は、回路パターンを形成する工程S101と、貫通穴を形成する工程S102と、突出部を形成する工程S103と、加圧処理する工程S104と、電気的に接続する工程S105と、を含み、この順に行う。なお、各部材の材質や配置などについては、前記した回路基板100の説明で述べた通りであるので、ここでは適宜、説明を省略する。
(回路パターンを形成する工程)
回路パターンを形成する工程S101は、絶縁基板4の表面及び裏面に表面回路パターン2及び裏面回路パターン3を形成する工程である。
この工程S101では、例えば、まず、シート状の1枚もしくは複数枚のガラスクロスにエポキシ樹脂を含浸させ、その表面に表面銅箔2a、裏面に裏面銅箔3aを接合してエポキシ樹脂を硬化させて形成した市販の両面銅張積層板を用意する。次に、表面銅箔2a及び裏面銅箔3aにエッチングを施して表面回路パターン2及び裏面回路パターン3を形成する。
なお、市販の両面銅張積層板を用いずに、絶縁基板4の表面に表面銅箔2a及び裏面に裏面銅箔3aを接合してもよい。また、あらかじめ、表面回路パターン2及び裏面回路パターン3が形成された両面銅張積層板を購入してもよい。
(貫通穴を形成する工程)
貫通穴を形成する工程S102は、絶縁基板4と絶縁基板4の表面に設けられるCuを主成分とする表面回路パターン2、及び、絶縁基板4の裏面に設けられるCuを主成分とする裏面回路パターン3に、絶縁基板4及び、表面回路パターン2及び裏面回路パターン3を貫通する貫通穴1を形成する工程である。
この工程S102では、絶縁基板4における表面回路パターン2及び裏面回路パターン3が存在する部分において、絶縁基板4の表面側から、例えば、ドリルによる穴明け加工もしくはパンチング加工により、貫通穴1を形成する。
(突出部を形成する工程)
突出部を形成する工程S103は、貫通穴1に、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型の導電性ペースト6を充填し、導電性ペースト6が貫通穴1から突出した突出部17を形成する工程である。
突出部17の形成は、貫通穴1に導電性ペースト6を充填する前に、絶縁基板4に被覆部材11を設けることで、表面回路パターン2との間に段差を形成する。そして、貫通穴1に導電性ペースト6を充填した後に、被覆部材11を剥離することで、絶縁基板4の表面よりも被覆部材11の厚み分、導電性ペースト6が貫通穴1から突出した突出部17を形成する。被覆部材11としては、例えば、メタルマスク、スクリーンマスク、及び絶縁フィルムのいずれか用いる。
この工程S103では、例えば、まず、導電性ペースト6cを、被覆部材11を介して、絶縁基板4の表面からスクリーン印刷法で貫通穴1に充填する。スクリーン印刷の条件は、例えば、クリアランス0mm以上2mm以下とし、厚み20μm以上60μm以下、開口穴径φ0.2mm以上0.5mmのメタルマスク(被覆部材11)、又は、150メッシュ以上400メッシュ以下、乳剤厚5μm以上20μm以下のスクリーンマスク(被覆部材11)と、硬度70以上80以下のウレタンゴムのスキージ40とを用い、スキージ実効角度15度以上30度以下、印圧0.2MPa以上0.4MPa以下、スキージ速度10mm/sec以上50mm/sec以下、スキージ片道印刷とすることができる。そして、被覆部材11を剥離する。このようにして導電性ペースト6が被覆部材11の厚み分、貫通穴1から突出した突出部17が形成される。
なお、メタルマスク又はスクリーンマスクの代わりに、厚み5μm以上60μm以下の絶縁フィルムを用いてもよい。絶縁フィルムを用いる場合には、貫通穴1を形成する前に、回路パターン付き絶縁基板15の表面側に絶縁フィルムを貼り、絶縁フィルム、絶縁基板4、表面回路パターン2及び裏面回路パターン3を貫通する貫通穴1を形成してもよい。
なお、導電性ペースト6cを貫通穴1に充填しやすくする観点から、スキージ往復印刷としてもよい。また、直接スキージング法により、導電性ペースト6cを貫通穴1に充填してもよい。しかし、突出部17を形成しやすくする観点から、メタルマスク、スクリーンマスク、及び絶縁フィルムのいずれかを用いることが好ましい。
この工程S103において、絶縁基板4の厚みに対し突出部17の厚みが5%以上20%以下となるように突出部17を形成することが好ましい。絶縁基板4の厚みに対し突出部17の厚みが5%以上であれば、後記する工程において、貫通穴1に充填された導電性ペースト6をより高密度に圧縮しやすくなる。一方、絶縁基板4の厚みに対し突出部17の厚みが20%以下であれば、貫通穴1に充填された導電性ペースト6の圧縮がより適度なものとなる。
この工程S103において、表面回路パターン2の表面からの突出部17の表面までの高さが15μm以上となるように突出部17を形成することが好ましい。表面回路パターン2の表面からの突出部17の表面までの高さが15μm以上であれば、貫通穴1に充填された導電性ペースト6をより高密度に圧縮しやすくなる。表面回路パターン2の表面からの突出部17の表面までの高さは、貫通穴1に充填された導電性ペースト6の圧縮をより適度にする観点から、60μm以下であることが好ましい。
(加圧処理する工程)
加圧処理する工程S104は、貫通穴1付近において、突出部17を加圧処理する工程である。貫通穴1付近とは、例えば、貫通穴1の周辺における、絶縁基板4上の導電性ペースト6が存在する部位である。
この工程S104では、例えば、絶縁基板4の両面から、紙などのセパレータ51を介して、熱ロール50により絶縁基板4を加圧することで、突出部17を加圧処理する。この加圧処理により、貫通穴1に充填された導電性ペースト6が圧縮される。
この工程S104では、加熱温度が60℃以上130℃以下であることが好ましい。加熱温度が60℃以上であれば、導電性ペースト6が柔らかくなり、突出部17の加圧が行いやすくなる。一方、加熱温度が130℃以下であれば、加熱のためのエネルギーを少なくすることができ、経済的である。
また、加圧処理の際の圧力は、例えば、1MPa以上6MPa以下とすることができる。なお、絶縁基板4の両面にAl板を置き、Al板を介して熱ロール50により絶縁基板4を加圧すると、一層、層間接続部の抵抗値が低く安定する。
(電気的に接続する工程)
電気的に接続する工程S105は、突出部17を加圧処理した絶縁基板4を熱処理して、表面回路パターン2及び裏面回路パターン3と導電性ペースト6とを電気的に接続する工程である。
この工程S105により、表面回路パターン2及び裏面回路パターン3に含まれるCuと、導電性ペースト6に含まれるSnとが拡散反応して合金化する。
この工程S105では、熱処理温度が180℃以上280℃以下であることが好ましい。熱処理温度が180℃以上であれば、拡散反応が促進されやすくなる。一方、熱処理温度が280℃以下であれば、絶縁基板4にかかる負担を軽減することができる。なお、熱処理時間は、例えば、3分以上60分以下とすることができる。
この工程S105では、熱処理を窒素雰囲気で行うことが好ましい。熱処理を窒素雰囲気で行うことで、拡散反応が促進されやすくなる。
[部品実装基板]
次に、本実施形態に係る部品実装基板について説明する。
図4は、実施形態に係る部品実装基板の構成を模式的に示す断面図である。
部品実装基板101は、回路基板100に実装部品10が実装されたものである。
部品実装基板101は、回路基板100と、回路基板100の表面における一部の領域に設けられた表面レジスト7と、回路基板100の裏面に設けられた裏面レジスト8と、回路基板100の表面の導電性ペースト6上に、半田ペーストである接着層9を介して設けられた実装部品10と、を備える。
表面レジスト7は、ソルダーレジストであり、実装部品10の周辺に形成されている。すなわち、表面レジスト7は、導電性ペースト6とその近傍を除く表面回路パターン2上に設けられている。裏面レジスト8は、ソルダーレジストであり、裏面回路パターン3と、導電性ペースト6を覆うように形成されている。
表面レジスト7及び裏面レジスト8としては、例えば、エポキシなどの共重合樹脂に溶剤や消泡剤などを混合した一般的なものや、酸化チタンなどのフィラーを添加した白色化したものを用いることができる。なお、表面レジスト7及び裏面レジスト8は絶縁層となる。表面レジスト7及び裏面レジスト8の厚みは、例えば、10μm以上30μm以下である。表面レジスト7と裏面レジスト8との厚みは同一でもよいが異なっていてもよい。
接着層9の材料としては、例えば、Sn−Ag−Cu、Au、Ag、Cu、Sn、Biなどやこれらの合金を用いることができる。実装部品10としては、例えば、LED、チップ抵抗器、コンデンサなどが挙げられる。
[部品実装基板の製造方法]
次に、本実施形態に係る部品実装基板の製造方法について説明する。
図5Aは、実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、回路基板の表面にレジストを形成する工程を示す断面図である。図5Bは、実施形態に係る部品実装基板の製造方法における、レジストを形成する工程を示す断面図であり、回路基板の裏面にレジストを形成する工程を示す断面図である。図5Cは、実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、接着層を形成する工程を示す断面図である。図5Dは、実施形態に係る部品実装基板の製造方法における、部品を実装する工程を示す断面図であり、部品を実装した後の状態を示す断面図である。
なお、各工程においてスキージやマスクに同一番号を付しているが、物理的同一物を用いている訳ではなく、機能や性状などが共通するだけであり、異なる大きさ、材質などを使用することができる。
本実施形態の部品実装基板の製造方法は、一例として、前記した回路基板にレジストを形成する工程と、部品を実装する工程と、を含み、この順に行う。なお、各部材の材質や配置などについては、前記した部品実装基板の説明で述べた通りであるので、ここでは適宜、説明を省略する。なお、図5Bは、回路基板の向きが、図5C、図5Dとは上下面反対として示されている。
(レジストを形成する工程)
レジストを形成する工程は、回路基板100の表面及び裏面に表面レジスト7及び裏面レジスト8を形成する工程である。ここでは回路基板100の表面、裏面の順に表面レジスト7、裏面レジスト8を形成するが、回路基板100の裏面、表面の順に裏面レジスト8、表面レジスト7を形成してもよい。
この工程では、まず、回路基板100の表面回路パターン2上に、所望の塗布パターンを形成したスクリーンマスク12、表面レジスト7cを用いて、スクリーン印刷法で表面レジスト7を形成する。
スクリーン印刷の条件は、例えば、クリアランス0.5mm以上5.0mm以下とし、100メッシュ以上400メッシュ以下、乳剤厚10μm以上20μm以下のスクリーンマスク12と、硬度60以上80以下のウレタンゴムのスキージ40とを用い、スキージ実効角度60度以上80度以下、印圧0.2MPa以上0.4MPa以下、スキージ速度20mm/sec以上100mm/sec以下、スキージ片道印刷とすることができる。その後、表面レジスト7を50℃以上250℃以下で、5分以上60分以下加熱させ硬化させる。
続いて、裏面回路パターン3上に、スクリーンマスク12、裏面レジスト8cを用いて、スクリーン印刷法で裏面レジスト8を形成する。裏面レジスト8は、絶縁基板4の表面から印刷形成したレジストと同じものを使用することができ、スクリーン印刷の条件は、表面レジスト7の印刷形成時と同じ条件とすることができる。その後、裏面レジスト8を50℃以上250℃以下で、5分以上60分以下加熱させ硬化させる。これにより、表面回路パターン2と裏面回路パターン3の所望の範囲に絶縁層が形成される。
(部品を実装する工程)
部品を実装する工程は、表面レジスト7及び裏面レジスト8を形成した回路基板100に部品を実装する工程である。
この工程では、まず、部品の実装部分に開口部を設けたメタルマスク13、スキージ40を用いて半田ペースト9cを印刷し、接着層9を形成する。次に、接着層9上に実装部品10を載せ、接着層9を硬化させて実装部品10を回路基板100と接続し固定させる。
この例では、半田ペースト9cを導電性ペースト6上に直接塗布したが、部品の接合強度の観点から、あらかじめ部品の実装部分にめっき処理や有機防錆処理をしておいてもよい。
以下、実施例について説明する。
図6Aは、第1実施例における、回路基板の断面のSEM画像である。図6Bは、第1実施例における、SEM画像及びEDX分析の画像である。図7Aは、第2実施例における、実施例の回路基板の断面の画像である。図7Bは、第2実施例における、比較例の回路基板の断面の画像である。図8Aは、第3実施例における、実施例の抵抗値ヒストグラムのグラフである。図8Bは、第3実施例における、比較例の抵抗値ヒストグラムのグラフである。図8Cは、第3実施例における、比較例の抵抗値ヒストグラムのグラフである。
[第1実施例]
以下のようにして、回路基板を作製した。
(サンプルNo.1)
まず、厚みが400μm、厚み方向の線膨張係数が35ppm程度の絶縁基板(ガラスエポキシ)の表面及び裏面に、厚みが35μmの銅箔を接合し、層間接続部における回路基板の総厚みを470μmとした。次に、両面の銅箔にエッチングを施して表面回路パターン及び裏面回路パターンを形成した。次に、絶縁基板の表面側からドリル加工して、貫通穴径φ0.2mmの貫通穴を形成した。
次に、導電性ペーストを、被覆部材を介して、絶縁基板の表面からスクリーン印刷法で貫通穴に充填した。スクリーン印刷の条件は、クリアランス0mm以上1mm以下とし、厚み20μm以上60μm以下、開口穴径φ250μmのメタルマスクと、硬度80のウレタンゴムのスキージとを用い、スキージ実効角度15度、印圧0.3MPa、スキージ速度50mm/sec、スキージ片道印刷とした。そして、メタルマスクを剥離した。
導電性ペーストとしては、導電性ペースト100質量部に対して、Sn−Bi半田粉が55質量部、Cu粉が30質量部含み、その他、樹脂を含むものを用いた。
次に、熱ロールを用いて、加熱温度を120℃、圧力を2MPaとして、絶縁基板表面の導電性ペーストの突出部を加圧処理した。次に、絶縁基板を約200℃の温度で15分加熱して、回路基板を得た。
なお、貫通穴が形成されている部分における平面視において、絶縁基板の表面及び絶縁基板の裏面に形成された部分の直径に対し、厚み方向の中心部の直径の方が約2%大きかった。
このようにして得られたサンプルについて、日立ハイテック社製の走査電子顕微鏡にてSEM観察を行うとともに、エネルギー分散型X線分光法(Energy Dispersive X-ray Spectroscopy:EDX)を用いて組成分析を行った。
図6Bについて、Aは、導電性ペーストを貫通穴に充填した状態の画像であり、Bは、突出部を加圧処理した後、絶縁基板を加熱する前の状態の画像であり、Cは、突出部を加圧処理し、絶縁基板を加熱した後の画像である。
図6Bに示すように、突出部を加圧処理する前、及び、突出部を加圧処理した後、絶縁基板を加熱する前は、回路パターンに含まれるCuと、導電性ペーストに含まれるSnとの拡散反応が不良であった。一方、絶縁基板を加熱した後は、拡散反応が良好であった。
[第2実施例]
(サンプルNo.2、3)
前記したサンプルNo.1と同様の方法で回路基板を得た。
(サンプルNo.4、5)
突出部を加圧処理しない以外は、前記したサンプルNo.1と同様の方法で回路基板を得た。
図7Aに示すように、実施例であるNo.2、3の回路基板は、ボイドが発生していなかった。一方、図7Bに示すように、比較例であるNo.4、5の回路基板は、ボイド(図中の矢印の部分)が発生した。
[第3実施例]
(サンプルNo.6)
前記したサンプルNo.1と同様の方法で回路基板を得た。
(サンプルNo.7、8)
突出部を加圧処理しない以外は、前記したサンプルNo.1と同様の方法で回路基板を得た。ただし、サンプルNo.7は、貫通穴径をφ0.3mmとし、No.8は、貫通穴径をφ0.25mmとした。
サンプルNo.6、7、8の貫通穴の数(層間接続部の数)は、それぞれ、140である。
これらのサンプルについて、HIOKI社製のX−Yボードハイテスターを用い、5600ポイントTEGの区間抵抗値ヒストグラムを作製した。
また、回路パターンの抵抗値と層間接続部の抵抗値との比率(回路パターンの抵抗値÷層間接続部の抵抗値)を算出した。なお、回路パターンの抵抗値は1.0とした。
図8A〜8Cに示すように、実施例であるNo.6(図8A)の回路基板は、比較例であるNo.7、8(それぞれ図8B、図8C)の回路基板に比べて、ヒストグラムにおいてばらつきが小さかった。
また、実施例であるNo.6の回路基板は、抵抗値の比率が0.75であり、比較例であるNo.7、8の回路基板は、抵抗値の比率が、それぞれ、1.3、1.8であった。このように、実施例であるNo.6の回路基板は、層間接続部の抵抗値が回路パターンの抵抗値よりも低かった。
また、層間接続部における抵抗値の平均値を求めた。その結果、サンプルNo.6は、1.256Ω、サンプルNo.7は、1.430Ω、サンプルNo.8は、3.077Ωであった。このように、実施例であるNo.6の回路基板は、層間接続部の抵抗値が、比較例であるNo.7、8よりも低かった。
以上、本実施形態に係る回路基板、部品実装基板及びそれぞれの製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれる。
例えば、回路基板の製造方法では、突出部を形成する工程において、電性ペーストを、被覆部材を介して絶縁基板の表面からスクリーン印刷法で貫通穴に充填するものとした。しかし、電性ペーストを表面から充填した後、導電性ペーストを、被覆部材を介して絶縁基板の裏面からスクリーン印刷法で貫通穴に充填し、絶縁基板の裏面に突出部を形成してもよい。
また、突出部を形成する工程において、絶縁基板の裏面からのみ、導電性ペーストを貫通穴に充填し、絶縁基板の裏面に突出部を形成してもよい。
また、回路基板の製造方法及び部品実装基板の製造方法は、前記各工程に悪影響を与えない範囲において、前記各工程の間、あるいは前後に、他の工程を含めてもよい。例えば、製造途中に混入した異物を除去する異物除去工程などを含めてもよい。
本開示の実施形態に係る回路基板及び部品実装基板は、電子機器、ディスプレイなどに利用することができる。
1 貫通穴
2 表面回路パターン
2a 表面銅箔
3 裏面回路パターン
3a 裏面銅箔
4 絶縁基板
6、6c 導電性ペースト
7、7c 表面レジスト
8、8c 裏面レジスト
9 接着層
9c 半田ペースト
10 実装部品
11 被覆部材
12 スクリーンマスク
13 メタルマスク
15 回路パターン付き絶縁基板
16 拡散反応した部位
17 突出部
40 スキージ
50 熱ロール
51 セパレータ
100 回路基板
101 部品実装基板
R1 貫通穴の中心部の直径
R2 貫通穴の表面部分の直径
R3 貫通穴の裏面部分の直径

Claims (16)

  1. 絶縁基板と前記絶縁基板の表面及び裏面に設けられる回路パターンとを持ち、前記絶縁基板及び前記回路パターンを貫通する貫通穴が形成されている回路パターン付き絶縁基板と、
    前記貫通穴に充填され、前記回路パターンと電気的に接続される導電性ペーストと、を備え、
    前記回路パターンはCuが主成分であり、
    前記導電性ペーストは、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型であり、
    前記導電性ペーストと前記回路パターンとが接する部位において、前記回路パターンに含まれるCuと、前記導電性ペーストに含まれるSnと、が拡散反応した拡散反応層を含み、
    前記拡散反応層は、前記回路パターンの内側面に配置されている回路基板。
  2. 前記貫通穴が形成されている部分における平面視において、前記絶縁基板の表面及び前記絶縁基板の裏面に形成された部分の直径に対し、厚み方向の中心部の直径の方が大きい請求項1に記載の回路基板。
  3. 前記貫通穴が形成されている部分における平面視において、前記絶縁基板の表面及び前記絶縁基板の裏面に形成された部分の直径に対し、前記厚み方向の中心部の直径の方が3%以上大きい請求項2に記載の回路基板。
  4. 前記回路パターンの厚みを、前記絶縁基板の表面における前記貫通穴の直径で割った値が0.075以上0.25以下の範囲である請求項1乃至請求項3のいずれか一項に記載の回路基板。
  5. 前記導電性ペーストは、前記導電性ペースト100質量部に対して、前記Sn−Bi半田粉が40質量部以上60質量部以下、前記Cu粉が20質量部以上35質量部以下、含んでなる請求項1乃至請求項4のいずれか一項に記載の回路基板。
  6. 前記絶縁基板の厚みは50μm以上1000μm以下である請求項1乃至請求項5のいずれか一項に記載の回路基板。
  7. 前記絶縁基板の厚み方向の線膨張係数が50ppm以下である請求項1乃至請求項6のいずれか一項に記載の回路基板。
  8. 請求項1乃至請求項7のいずれか一項に記載の回路基板に、実装部品が実装された部品実装基板。
  9. 絶縁基板と前記絶縁基板の表面及び裏面に設けられるCuを主成分とする回路パターンに、前記絶縁基板及び前記回路パターンを貫通する貫通穴を形成する工程と、
    前記貫通穴に、Sn−Bi半田粉、Cu粉及び樹脂を含む融点シフト型の導電性ペーストを充填し、前記導電性ペーストが前記貫通穴から突出した突出部を形成する工程と、
    前記貫通穴付近において、前記突出部を加圧処理する工程と、
    前記突出部を加圧処理した前記絶縁基板を熱処理して、前記回路パターンと前記導電性ペーストとを電気的に接続する工程と、を含み、
    前記回路パターンと前記導電性ペーストとを電気的に接続する工程において、前記回路パターンに含まれるCuと、前記導電性ペーストに含まれるSnと、が拡散反応した拡散反応層を形成し、
    前記拡散反応層は、前記回路パターンの内側面に配置されている回路基板の製造方法。
  10. 前記貫通穴に前記導電性ペーストを充填する前に、前記絶縁基板にメタルマスク、スクリーンマスク、及び絶縁フィルムのいずれかを設け、
    前記貫通穴に前記導電性ペーストを充填した後に、前記メタルマスク、前記スクリーンマスク、及び前記絶縁フィルムのいずれかを剥離する請求項9に記載の回路基板の製造方法。
  11. 前記突出部を形成する工程において、前記絶縁基板の厚みに対し前記突出部の厚みが5%以上20%以下となるように前記突出部を形成する請求項9又は請求項10に記載の回路基板の製造方法。
  12. 前記突出部を形成する工程において、前記回路パターンの表面からの前記突出部の表面までの高さが15μm以上となるように前記突出部を形成する請求項9又は請求項10に記載の回路基板の製造方法。
  13. 前記突出部を加圧処理する工程において、加熱温度が60℃以上130℃以下である請求項9乃至請求項12のいずれか一項に記載の回路基板の製造方法。
  14. 前記回路パターンと前記導電性ペーストとを電気的に接続する工程において、熱処理温度が180℃以上280℃以下である請求項9乃至請求項13のいずれか一項に記載の回路基板の製造方法。
  15. 前記回路パターンと前記導電性ペーストとを電気的に接続する工程において、前記熱処理を窒素雰囲気で行う請求項9乃至請求項14のいずれか一項に記載の回路基板の製造方法。
  16. 請求項9乃至請求項15のいずれか一項に記載の回路基板の製造方法で製造された回路基板の表面及び裏面にレジストを形成する工程と、
    前記レジストを形成した回路基板に部品を実装する工程と、を含む部品実装基板の製造方法。
JP2018180393A 2018-09-26 2018-09-26 回路基板及び部品実装基板、並びに、それらの製造方法 Active JP6835051B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018180393A JP6835051B2 (ja) 2018-09-26 2018-09-26 回路基板及び部品実装基板、並びに、それらの製造方法
US16/583,160 US10887988B2 (en) 2018-09-26 2019-09-25 Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate
US17/107,953 US11864317B2 (en) 2018-09-26 2020-12-01 Sn—Bi and copper powder conductive paste in through hole of insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180393A JP6835051B2 (ja) 2018-09-26 2018-09-26 回路基板及び部品実装基板、並びに、それらの製造方法

Publications (2)

Publication Number Publication Date
JP2020053524A JP2020053524A (ja) 2020-04-02
JP6835051B2 true JP6835051B2 (ja) 2021-02-24

Family

ID=69884828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180393A Active JP6835051B2 (ja) 2018-09-26 2018-09-26 回路基板及び部品実装基板、並びに、それらの製造方法

Country Status (2)

Country Link
US (2) US10887988B2 (ja)
JP (1) JP6835051B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6835051B2 (ja) * 2018-09-26 2021-02-24 日亜化学工業株式会社 回路基板及び部品実装基板、並びに、それらの製造方法
KR20220131684A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 인쇄회로기판을 포함하는 전자장치 및 인쇄회로기판의 제조방법
WO2024122429A1 (ja) * 2022-12-06 2024-06-13 株式会社フジクラ プリント配線板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176847A (ja) 1993-12-20 1995-07-14 Tokuyama Corp 回路基板及びその製造方法
JPH07176871A (ja) 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd 樹脂多層基板の製造方法
JP3220400B2 (ja) 1996-12-27 2001-10-22 京セラ株式会社 プリント配線基板の製造方法
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
KR100757163B1 (ko) 2002-05-31 2007-09-07 다츠다 덴센 가부시키가이샤 도전성 페이스트, 이를 이용한 다층기판과 그 제조방법
JP2005093556A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd プリント配線基板とその製造方法
US7427717B2 (en) 2004-05-19 2008-09-23 Matsushita Electric Industrial Co., Ltd. Flexible printed wiring board and manufacturing method thereof
JP4389664B2 (ja) * 2004-05-19 2009-12-24 パナソニック株式会社 フレキシブルプリント配線板の製造方法
JP4468750B2 (ja) 2004-06-29 2010-05-26 タツタ システム・エレクトロニクス株式会社 導電性ペースト及びこれを用いた多層基板
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP4949802B2 (ja) 2006-10-26 2012-06-13 タツタ電線株式会社 導電性ペースト及びこれを用いた多層基板
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP2011096900A (ja) 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
WO2012066795A1 (ja) * 2010-11-19 2012-05-24 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP5099272B1 (ja) * 2011-12-26 2012-12-19 パナソニック株式会社 多層配線基板とその製造方法
JP2014067819A (ja) * 2012-09-25 2014-04-17 Fujikura Ltd 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2015032807A (ja) 2013-08-07 2015-02-16 パナソニック株式会社 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法
US20170062100A1 (en) * 2015-08-24 2017-03-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer substrate
JP6756569B2 (ja) * 2016-10-11 2020-09-16 トヨタ自動車株式会社 多層配線板の製造方法
JP6835051B2 (ja) * 2018-09-26 2021-02-24 日亜化学工業株式会社 回路基板及び部品実装基板、並びに、それらの製造方法

Also Published As

Publication number Publication date
US11864317B2 (en) 2024-01-02
US20210084763A1 (en) 2021-03-18
US20200100360A1 (en) 2020-03-26
JP2020053524A (ja) 2020-04-02
US10887988B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
JP5382270B1 (ja) 配線基板とその製造方法
JP4616927B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP5333701B1 (ja) 配線基板とその製造方法
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
US11864317B2 (en) Sn—Bi and copper powder conductive paste in through hole of insulating substrate
WO2011105050A1 (ja) 多層配線基板、及び多層配線基板の製造方法
JP4795488B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP5333702B1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP4227482B2 (ja) 部品内蔵モジュールの製造方法
JP5945262B2 (ja) プリント配線板及びその製造方法
TWI412313B (zh) 多層印刷配線板及其製法
JP2022066525A (ja) 多層基板、および、部品実装基板
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP3862454B2 (ja) 金属ベース多層回路基板
JP2020053587A (ja) 多層基板及び部品実装基板、並びに、それらの製造方法
JP5526818B2 (ja) プリント配線板
JP5718607B2 (ja) プリント配線板の製造方法、及び多層プリント配線板の製造方法
WO2013099204A1 (ja) 配線基板とその製造方法
JPH11126972A (ja) 多層回路基板及びその製造方法
JPH09172260A (ja) 多層印刷配線板およびその製造方法
JP2013145815A (ja) 多層配線基板とその製造方法
JP2006339502A (ja) 多層プリント配線板の製造方法及び多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R150 Certificate of patent or registration of utility model

Ref document number: 6835051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250