JP6830551B2 - 液晶ディスプレイパネル及び装置 - Google Patents
液晶ディスプレイパネル及び装置 Download PDFInfo
- Publication number
- JP6830551B2 JP6830551B2 JP2019554353A JP2019554353A JP6830551B2 JP 6830551 B2 JP6830551 B2 JP 6830551B2 JP 2019554353 A JP2019554353 A JP 2019554353A JP 2019554353 A JP2019554353 A JP 2019554353A JP 6830551 B2 JP6830551 B2 JP 6830551B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- crystal display
- common line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 95
- 239000010409 thin film Substances 0.000 claims description 56
- 238000012360 testing method Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
- G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Spectroscopy & Molecular Physics (AREA)
Description
本発明は、ディスプレイの技術分野に関し、特に液晶ディスプレイパネル及び装置に関する。
液晶ディスプレイパネルの精細度の向上につれて、画素のサイズがますます小さくなり、画素開口率もその分小さくなることにより、表示輝度に影響する。
表示輝度を向上させるために、図１に示すように、従来のディスプレイパネルは、メイン画素部１０１、サブ画素部１０２、及び３つの薄膜トランジスタＴ１〜Ｔ３を含み、Ｔ１〜Ｔ３のゲート電極が走査線１２に接続され、Ｔ１とＴ２のソース電極がともにデータ線１１に接続され、Ｔ３のソース電極がビアを介して共通線１３に接続される。そのうち、Ｔ３の内部抵抗がＴ２の内部抵抗より遥かに小さく、Ｔ３のサイズがＴ２のサイズより小さい。Ｔ２、Ｔ３の２つのＴＦＴ内部抵抗による分圧作用によって、サブ画素部１０２の電位をメイン画素部１０１の電位よりも低くし、８個の表示ドメインを実現することにより、視野角を向上させる。
しかしながら、実際の製造プロセスでは、成膜厚さ、露光、エッチングなどの複数の点の影響を受けることにより、Ｔ３の内部抵抗及びビアの抵抗の精度を制御することが困難になる。すなわち、Ｔ３の内部抵抗及びビアの抵抗には変動が発生しやすいため、サブ画素部１０２の電圧不均一となり、光配向時に配向むらを引き起こしやすく、表示効果を低下させる。
従って、従来技術の問題を解決するために、液晶ディスプレイパネル及び装置を提供する必要がある。
本発明は、表示効果を向上させることができる液晶ディスプレイパネル及び装置を提供することを目的とする。
上記技術的課題を解決するために、本発明は、液晶ディスプレイパネルを提供し、
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられ、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得され、
上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられ、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得され、
上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
本発明の液晶ディスプレイパネルでは、上記第２共通線と上記データ線は、ともに接地されている。
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
本発明の液晶ディスプレイパネルでは、上記サブ画素部の電圧は、以下に示されるとおりであり、
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ＶＣｏｍ２は上記第２共通線が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれ上記第１薄膜トランジスタ、第２薄膜トランジスタ及び第２薄膜トランジスタの内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”は上記サブ画素部の電圧を表す。
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ＶＣｏｍ２は上記第２共通線が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれ上記第１薄膜トランジスタ、第２薄膜トランジスタ及び第２薄膜トランジスタの内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”は上記サブ画素部の電圧を表す。
本発明は、液晶ディスプレイパネルを提供し、
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられる。
液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられる。
本発明の液晶ディスプレイパネルでは、上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
本発明の液晶ディスプレイパネルでは、上記第２共通線と上記データ線は、ともに接地されている。
本発明の液晶ディスプレイパネルでは、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得される。
本発明の液晶ディスプレイパネルでは、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
本発明は、液晶表示装置をさらに提供し、液晶表示装置は、バックライトモジュール及び液晶ディスプレイパネルを含み、該液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、上記第１共通線は、共通電圧を提供することに用いられ、上記第２共通線は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部の電圧が固定値に等しくなるようにし、上記メイン画素部の電圧が上記サブ画素部の電圧に等しくならないようにすることに用いられる。
本発明の液晶表示装置では、上記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、上記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線に接続され、上記第１ソース電極が上記データ線に接続され、上記第１ドレイン電極が上記第１画素電極に接続され、
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
上記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、上記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、上記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線に接続され、上記第２ソース電極が上記データ線に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極に接続され、上記第３ソース電極が上記第２共通線に接続される。
本発明の液晶表示装置では、液晶ディスプレイパネルに対して配向を行うときに、上記第２共通線が入力する電圧は上記データ線が入力する電圧に等しく、且つ上記第２共通線が入力する電圧は上記第１共通線が入力する電圧に等しくない。
本発明の液晶表示装置では、上記第２共通線と上記データ線は、ともに接地されている。
本発明の液晶表示装置では、上記サブ画素部の電圧は、上記第２共通線が入力する電圧に基づき取得される。
本発明の液晶表示装置では、液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線が入力する電圧は、上記第１共通線が入力する電圧に等しい。
本発明の液晶ディスプレイパネル及び装置は、別途の共通線を追加することで、サブ画素部の配向プロセスにおける電圧を一定に維持することにより、サブ画素部の電圧不均一を回避し、配向をさらに均一にし、表示効果を向上させる。
以下の各実施例の説明は、添付した図面を参照して、本発明の適用に用いられ得る特定の実施例を例示することに用いられる。本発明において言及される方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」及び「側面」などは、添付した図面を参照する方向に過ぎない。従って、使用される方向用語は、本発明を説明及び理解するためのものであり、本発明を限定しないためではない。図には、構造が類似したユニットは、同一符号で示される。
図２を参照すると、図２は、従来の液晶ディスプレイパネルの等価回路図である。
図２に示すように、従来の液晶ディスプレイパネルの電気的原理は、具体的には、以下のとおりである。走査線１２がオンになると、Ｔ２、Ｔ３が導通し、その内部抵抗とビア抵抗が分圧回路を構成する。
表示プロセスにおいて、サブ画素部１０２の電圧は、式１に示されるとおりである。
（式１）
Ｖｓｕｂ＝（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ２＋Ｒ４）＊Ｖｍａｉｎ
ここで、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの内部抵抗を表し、Ｖｓｕｂはサブ画素部１０２の電圧を表し、Ｖｍａｉｎはメイン画素部１０１の電圧を表す。
Ｖｓｕｂ＝（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ２＋Ｒ４）＊Ｖｍａｉｎ
ここで、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの内部抵抗を表し、Ｖｓｕｂはサブ画素部１０２の電圧を表し、Ｖｍａｉｎはメイン画素部１０１の電圧を表す。
ＨＶＡ光配向時、共通線１３の電圧ＶＣｏｍは、交流電圧であり、例えば振幅は１２Ｖである。データ線１１が接地され、データ線の電圧がＶｄであり、この時、サブ画素部１０２の電圧Ｖｓｕｂ’は、式２に示されるとおりである。
（式２）
Ｖｓｕｂ’＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ
Ｖｓｕｂ’＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ
しかし、実際の製造プロセスでは、成膜、露光、エッチングなどの多方面の技法的な制限を受けることによって、ディスプレイパネルの異なる領域Ｒ３、Ｒ４に差異が存在することにより、サブ画素部１０２の電圧に差異が存在し、つまり、ディスプレイパネルの異なる領域のサブ画素部の配向電圧を異ならせ、配向不良を招いてしまう。
図３を参照すると、図３は、本発明の液晶ディスプレイパネルの構造模式図である。
図３に示すように、本発明の液晶ディスプレイパネルは、データ線１１、走査線１２、第１共通線２１及び第２共通線２２を含み、上記液晶ディスプレイパネルは、メイン画素部２０１及びサブ画素部２０２をさらに含む。
データ線１１は、データ信号を入力することに用いられ、走査線１２は、走査信号を入力することに用いられる。上記第１共通線２１は、共通電圧ＶＣｏｍ１を提供することに用いられ、上記第２共通線２２は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部２０２の電圧を固定値に等しくし、つまり、サブ画素部の電圧を一定に維持することに用いられる。第１共通線２１と第２共通線２２は、同一金属層に対してパターン化処理を行うことによって得られ得る。そのうち、上記メイン画素部２０１の電圧が上記サブ画素部２０２の電圧に等しくない。
一実施形態では、該メイン画素部２０１は、第１薄膜トランジスタＴ１及び第１画素電極２０３を有し、上記第１薄膜トランジスタＴ１は、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線１２に接続され、上記第１ソース電極が上記データ線１１に接続され、上記第１ドレイン電極が上記第１画素電極２０３に接続される。
該サブ画素部２０２は、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３及び第２画素電極２０４を有する。上記第２薄膜トランジスタＴ２は、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有する。上記第３薄膜トランジスタＴ３は、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有する。上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線１２に接続され、上記第２ソース電極が上記データ線１１に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極２０４に接続され、上記第３ソース電極が上記第２共通線２２に接続される。そのうち、第３ソース電極がビアを介して第２共通線２２に接続される。
液晶ディスプレイパネルに対して配向を行うときに、第１共通線２１が交流電圧を入力し、該電圧の振幅は１２Ｖである。上記第２共通線２２が入力する電圧は上記データ線１１が入力する電圧に等しく、且つ上記第２共通線２２が入力する電圧は上記第１共通線２１が入力する電圧に等しくない。そのうち、上記第２共通線２２と上記データ線１１は、ともに接地されている。
この時、サブ画素部２０２の電圧Ｖｓｕｂ”は、式３に示されるとおりである。
（式３）
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ここで、ＶＣｏｍ２は上記第２共通線２２が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”はこの時のサブ画素部１０２の電圧を表す。つまり、上記サブ画素部２０２の電圧は、上記第２共通線２２が入力する電圧に基づき取得される。
第２共通線２２が接地されているため、Ｖｓｕｂ”の電圧を接地電圧に等しくし、つまり、サブ画素部２０２の電圧を固定することにより、各サブ画素部の電圧差を一致させ、ＴＦＴの内部抵抗とビアの内部抵抗による影響を受けることがなくなることにより、液晶ディスプレイパネル全体内のサブ画素部の配向電圧を同じにして、配向不良の状況を解消する。
液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線２２が入力する電圧は、上記第１共通線２１が入力する電圧に等しく、つまり、ＶＣｏｍ２がＶＣｏｍ１に等しい。具体的には、パネルの表示又はテストのプロセスにおいて、第１共通線２１と第２共通線２２が電気的に接続されてもよい。
本発明の液晶ディスプレイパネルは、別途の共通線を増加することで、製造技法によるＴ３の内部抵抗及びビアの抵抗への影響を回避することにより、サブ画素部の配向時の電圧を同じにし、つまり、サブ画素部の配向プロセスにおける電圧を一定に維持し、サブ画素部の電圧不均一の状況を回避し、配向をさらに均一にし、表示効果を向上させる。
本発明は、液晶表示装置をさらに提供し、液晶表示装置は、バックライトモジュール及び液晶ディスプレイパネルを含み、図３に示すように、該液晶ディスプレイパネルは、データ線１１、走査線１２、第１共通線２１及び第２共通線２２を含み、上記液晶ディスプレイパネルは、メイン画素部２０１及びサブ画素部２０２をさらに含む。
データ線１１は、データ信号を入力することに用いられ、走査線１２は、走査信号を入力することに用いられる。上記第１共通線２１は、共通電圧ＶＣｏｍ１を提供することに用いられ、上記第２共通線２２は、液晶ディスプレイパネルに対して配向を行うときに、上記サブ画素部２０２の電圧を固定値に等しくし、つまり、サブ画素部の電圧を一定に維持することに用いられる。第１共通線２１と第２共通線２２は、同一金属層に対してパターン化処理を行うことによって得られ得る。上記メイン画素部２０１の電圧が上記サブ画素部２０２の電圧に等しくない。
一実施形態では、該メイン画素部２０１は、第１薄膜トランジスタＴ１及び第１画素電極２０３を有し、上記第１薄膜トランジスタＴ１は、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、上記第１ゲート電極が上記走査線１２に接続され、上記第１ソース電極が上記データ線１１に接続され、上記第１ドレイン電極が上記第１画素電極２０３に接続される。
該サブ画素部２０２は、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３及び第２画素電極２０４を有する。上記第２薄膜トランジスタＴ２は、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有する。上記第３薄膜トランジスタＴ３は、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有する。上記第２ゲート電極及び上記第３ゲート電極がともに上記走査線１２に接続され、上記第２ソース電極が上記データ線１１に接続され、上記第２ドレイン電極が上記第３ドレイン電極に接続され、上記第３ドレイン電極が上記第２画素電極２０４に接続され、上記第３ソース電極が上記第２共通線２２に接続される。そのうち、第３ソース電極がビアを介して第２共通線２２に接続される。
液晶ディスプレイパネルに対して配向を行うときに、第１共通線２１が交流電圧を入力し、該電圧の振幅は１２Ｖである。上記第２共通線２２が入力する電圧は上記データ線１１が入力する電圧に等しく、且つ上記第２共通線２２が入力する電圧は上記第１共通線２１が入力する電圧に等しくない。そのうち、上記第２共通線２２と上記データ線１１は、ともに接地されている。
この時、サブ画素部２０２の電圧Ｖｓｕｂ”は、式３に示されるとおりである。
（式３）
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ここで、ＶＣｏｍ２は上記第２共通線２２が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれＴ１〜Ｔ３の内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”はこの時のサブ画素部１０２の電圧を表す。つまり、上記サブ画素部２０２の電圧は、上記第２共通線２２が入力する電圧に基づき取得される。
第２共通線２２が接地されているため、Ｖｓｕｂ”の電圧を接地電圧に等しくし、つまり、サブ画素部２０２の電圧を固定することにより、各サブ画素部の電圧差を一致させ、ＴＦＴの内部抵抗とビアの内部抵抗による影響を受けることがなくなることにより、液晶ディスプレイパネル全体内のサブ画素部の配向電圧を同じにして、配向不良の状況を解消する。
液晶ディスプレイパネルが表示を行うとき、又は液晶ディスプレイパネルに対してテストを行うときに、上記第２共通線２２が入力する電圧は、上記第１共通線２１が入力する電圧に等しく、つまり、ＶＣｏｍ２がＶＣｏｍ１に等しい。具体的には、パネルの表示又はテストのプロセスにおいて、第１共通線２１と第２共通線２２が電気的に接続されてもよい。
本発明の液晶表示装置は、別途の共通線を増加することで、製造技法によるＴ３の内部抵抗及びビアの抵抗への影響を回避することにより、サブ画素部の配向時の電圧を同じにし、つまり、サブ画素部の配向プロセスにおける電圧を一定に維持し、サブ画素部の電圧不均一の状況を回避し、配向をさらに均一にし、表示効果を向上させる。
上記のとおり、本発明は、好適な実施例で以下のように開示されたが、上記好適実施例は、本発明を限定するためのものではなく、当業者は、本発明の精神及び範囲を逸脱せずに、誰でも様々な変更や修飾を行うことができ、よって、本発明の保護範囲は、特許請求の範囲に定められた範囲を基準とする。
１１ データ線
１２ 走査線
１３ 共通線
２１ 第１共通線
２２ 第２共通線
１０１ メイン画素部
１０２ サブ画素部
２０１ メイン画素部
２０２ サブ画素部
２０３ 第１画素電極
２０４ 第２画素電極
１２ 走査線
１３ 共通線
２１ 第１共通線
２２ 第２共通線
１０１ メイン画素部
１０２ サブ画素部
２０１ メイン画素部
２０２ サブ画素部
２０３ 第１画素電極
２０４ 第２画素電極
Claims (15)
- 液晶ディスプレイパネルであって、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得され、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶ディスプレイパネル。 - 前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項１に記載の液晶ディスプレイパネル。
- 前記第２共通線と前記データ線は、ともに接地されている請求項２に記載の液晶ディスプレイパネル。
- 前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項１に記載の液晶ディスプレイパネル。
- 前記サブ画素部の電圧は、以下に示されるとおりであり、
Ｖｓｕｂ”＝Ｒ２／（Ｒ２＋Ｒ３＋Ｒ４）＊ＶＣｏｍ２
ＶＣｏｍ２は前記第２共通線が入力する電圧であり、Ｒ１〜Ｒ３はそれぞれ前記第１薄膜トランジスタ、前記第２薄膜トランジスタ及び前記第２薄膜トランジスタの内部抵抗を表し、Ｒ４はビアの抵抗を表し、Ｖｓｕｂ”は前記サブ画素部の電圧を表す請求項１に記載の液晶ディスプレイパネル。 - 液晶ディスプレイパネルであって、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶ディスプレイパネル。 - 前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項６に記載の液晶ディスプレイパネル。
- 前記第２共通線と前記データ線は、ともに接地されている請求項７に記載の液晶ディスプレイパネル。
- 前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得される請求項６に記載の液晶ディスプレイパネル。
- 前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項６に記載の液晶ディスプレイパネル。
- 液晶表示装置であって、
バックライトモジュール、及び液晶ディスプレイパネルを含み、
前記液晶ディスプレイパネルは、データ線、走査線、第１共通線、第２共通線、メイン画素部及びサブ画素部を含み、前記第１共通線は、共通電圧を提供することに用いられ、前記第２共通線は、前記液晶ディスプレイパネルに対して配向を行うときに、前記サブ画素部の電圧が固定値に等しくなるようにし、前記メイン画素部の電圧が前記サブ画素部の電圧に等しくならないようにすることに用いられ、
前記メイン画素部は、第１薄膜トランジスタ及び第１画素電極を有し、前記第１薄膜トランジスタは、第１ゲート電極、第１ソース電極及び第１ドレイン電極を有し、前記第１ゲート電極が前記走査線に接続され、前記第１ソース電極が前記データ線に接続され、前記第１ドレイン電極が前記第１画素電極に接続され、
前記サブ画素部は、第２薄膜トランジスタ、第３薄膜トランジスタ及び第２画素電極を有し、前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を有し、前記第３薄膜トランジスタは、第３ゲート電極、第３ソース電極及び第３ドレイン電極を有し、前記第２ゲート電極及び前記第３ゲート電極がともに前記走査線に接続され、前記第２ソース電極が前記データ線に接続され、前記第２ドレイン電極が前記第３ドレイン電極に接続され、前記第３ドレイン電極が前記第２画素電極に接続され、前記第３ソース電極が前記第２共通線に接続される液晶表示装置。 - 前記液晶ディスプレイパネルに対して配向を行うときに、前記第２共通線が入力する電圧は前記データ線が入力する電圧に等しく、且つ前記第２共通線が入力する電圧は前記第１共通線が入力する電圧に等しくない請求項１１に記載の液晶表示装置。
- 前記第２共通線と前記データ線は、ともに接地されている請求項１２に記載の液晶表示装置。
- 前記サブ画素部の電圧は、前記第２共通線が入力する電圧に基づき取得される請求項１１に記載の液晶表示装置。
- 前記液晶ディスプレイパネルが表示を行うとき、又は前記液晶ディスプレイパネルに対してテストを行うときに、前記第２共通線が入力する電圧は、前記第１共通線が入力する電圧に等しい請求項１１に記載の液晶表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710212754.7 | 2017-04-01 | ||
| CN201710212754.7A CN106814506B (zh) | 2017-04-01 | 2017-04-01 | 一种液晶显示面板及装置 |
| PCT/CN2017/082812 WO2018176565A1 (zh) | 2017-04-01 | 2017-05-03 | 一种液晶显示面板及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020513115A JP2020513115A (ja) | 2020-04-30 |
| JP6830551B2 true JP6830551B2 (ja) | 2021-02-17 |
Family
ID=59116567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019554353A Active JP6830551B2 (ja) | 2017-04-01 | 2017-05-03 | 液晶ディスプレイパネル及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP3608711A4 (ja) |
| JP (1) | JP6830551B2 (ja) |
| CN (1) | CN106814506B (ja) |
| WO (1) | WO2018176565A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107817631B (zh) * | 2017-10-26 | 2020-12-04 | 深圳市华星光电技术有限公司 | 一种液晶面板 |
| CN108646480B (zh) * | 2018-04-02 | 2020-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种垂直取向型液晶显示器 |
| CN109683411A (zh) * | 2019-01-15 | 2019-04-26 | 深圳市华星光电技术有限公司 | 一种像素结构及其显示面板 |
| TWI696991B (zh) * | 2019-05-21 | 2020-06-21 | 友達光電股份有限公司 | 顯示裝置及其驅動方法 |
| CN113985670B (zh) * | 2021-10-27 | 2022-09-27 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100526961C (zh) * | 2007-10-18 | 2009-08-12 | 上海广电光电子有限公司 | 垂直取向模式的液晶显示装置 |
| TWI382261B (zh) * | 2008-05-30 | 2013-01-11 | Chimei Innolux Corp | 液晶顯示面板及其驅動方法 |
| JP5707488B2 (ja) * | 2011-04-08 | 2015-04-30 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102393589B (zh) * | 2011-11-29 | 2015-08-05 | 南京中电熊猫液晶显示科技有限公司 | 多畴垂直配向型液晶显示面板及其子像素结构 |
| KR101991371B1 (ko) * | 2012-06-22 | 2019-06-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN103278977B (zh) * | 2013-05-31 | 2015-11-25 | 深圳市华星光电技术有限公司 | 液晶显示面板及其像素结构和驱动方法 |
| KR102283806B1 (ko) * | 2013-12-17 | 2021-08-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN103744208B (zh) * | 2014-01-23 | 2016-05-25 | 深圳市华星光电技术有限公司 | 用于改善色偏的子像素结构、液晶显示装置以及方法 |
| KR102179330B1 (ko) * | 2014-03-18 | 2020-11-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 제조 방법 |
| CN104483792B (zh) * | 2014-12-26 | 2017-04-12 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
| CN104698643A (zh) * | 2015-03-23 | 2015-06-10 | 深圳市华星光电技术有限公司 | 电容分压式低色偏像素电路 |
| CN105242425B (zh) * | 2015-10-12 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种显示面板、液晶显示器及显示面板的制备方法 |
-
2017
- 2017-04-01 CN CN201710212754.7A patent/CN106814506B/zh active Active
- 2017-05-03 EP EP17903277.6A patent/EP3608711A4/en not_active Withdrawn
- 2017-05-03 JP JP2019554353A patent/JP6830551B2/ja active Active
- 2017-05-03 WO PCT/CN2017/082812 patent/WO2018176565A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018176565A1 (zh) | 2018-10-04 |
| EP3608711A1 (en) | 2020-02-12 |
| CN106814506A (zh) | 2017-06-09 |
| EP3608711A4 (en) | 2020-11-18 |
| CN106814506B (zh) | 2018-09-04 |
| JP2020513115A (ja) | 2020-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6830551B2 (ja) | 液晶ディスプレイパネル及び装置 | |
| US10896653B2 (en) | Display device and electronic apparatus | |
| KR101006202B1 (ko) | 수평 전계형 액정 표시 장치용 픽셀 구조체 | |
| US10424600B2 (en) | Liquid crystal display device | |
| US20180315386A1 (en) | Lcd pixel driver circuit and tft substrate | |
| US8654271B2 (en) | Liquid crystal display | |
| WO2019192083A1 (zh) | 一种垂直取向型液晶显示器 | |
| JP6539741B2 (ja) | 液晶表示パネル及び装置 | |
| US8908136B2 (en) | Liquid crystal display panel with multi-domain pixel layout | |
| KR101582947B1 (ko) | 액정 표시 장치 | |
| US10303002B2 (en) | Pixel structure, driving method thereof, display substrate and display device | |
| US11754883B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| US8477253B2 (en) | Liquid crystal display | |
| KR20160060600A (ko) | 디스플레이 기판 및 디스플레이 장치 | |
| JP2020516956A (ja) | アレイ基板構造及びアレイ基板の製造方法 | |
| WO2018126684A1 (zh) | 一种显示基板、显示装置及驱动方法 | |
| JP6906066B2 (ja) | 液晶表示パネル及び装置 | |
| CN106024806B (zh) | 薄膜晶体管结构、显示面板及其控制方法 | |
| KR20160127210A (ko) | 액정 표시 장치 | |
| KR102294632B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| US10438552B2 (en) | Liquid crystal display panel and device | |
| KR20150079266A (ko) | 액정 표시 장치 | |
| KR102640064B1 (ko) | 디스플레이 패널 및 디스플레이 장치 | |
| CN109031816B (zh) | 阵列基板及控制方法、显示装置 | |
| CN106024805B (zh) | 一种阵列基板、显示面板及显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6830551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |