JP6829495B2 - 低温エピタキシャル層の形成方法 - Google Patents

低温エピタキシャル層の形成方法 Download PDF

Info

Publication number
JP6829495B2
JP6829495B2 JP2019522277A JP2019522277A JP6829495B2 JP 6829495 B2 JP6829495 B2 JP 6829495B2 JP 2019522277 A JP2019522277 A JP 2019522277A JP 2019522277 A JP2019522277 A JP 2019522277A JP 6829495 B2 JP6829495 B2 JP 6829495B2
Authority
JP
Japan
Prior art keywords
epitaxial
substrate
chamber
epitaxial layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019522277A
Other languages
English (en)
Other versions
JP2019537840A (ja
Inventor
ヨル ユ，ドゥ
ヨル ユ，ドゥ
ウ シン，スン
ウ シン，スン
ヨン ユ，チャ
ヨン ユ，チャ
ドク チョン，ウ
ドク チョン，ウ
ミン チェ，ホ
ミン チェ，ホ
ソク オ，ワン
ソク オ，ワン
ソク キム，ヘ
ソク キム，ヘ
ホ キム，ウン
ホ キム，ウン
ジン パク，ソン
ジン パク，ソン
Original Assignee
ユ−ジーン テクノロジー カンパニー．リミテッド
ユ−ジーン テクノロジー カンパニー．リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー．リミテッド, ユ−ジーン テクノロジー カンパニー．リミテッド filed Critical ユ−ジーン テクノロジー カンパニー．リミテッド
Publication of JP2019537840A publication Critical patent/JP2019537840A/ja
Application granted granted Critical
Publication of JP6829495B2 publication Critical patent/JP6829495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は，基板の上にエピタキシャル層を形成する方法に関し，より詳しくは，低温でエピタキシャル層を形成する方法に関する。
半導体素子は様々な単位工程を使用して製作されるが，単位工程のうち選択的エピタキシャル層形成工程が高集積半導体素子の製造に広く使用されている。選択的エピタキシャル層形成工程は，シリコン基板のような半導体基板の所定領域の上に半導体層を選択的に形成する工程である。このような選択的エピタキシャル層形成工程は，半導体素子のコンタクトプラグ，ＭＯＳトランジスタの上昇されたソース／ドレイン領域，又は単結晶薄膜トランジスタのボディ層を形成するのに広く使用されている。
選択的エピタキシャル層形成工程を使用して上昇されたソース／ドレイン領域を形成する方法は，米国特許第６，４２９，０８４Ｂ１号に「高められたソース及びドレインを有するＭＯＳトランジスタ（MOS transistors with raised sources and drains)」というタイトルでパクら(Park et al.)によって開示されている。パクらによると，前記選択的エピタキシャル形成工程は，７５０℃乃至８５０℃の高温で行われる。
これまで広く知られている選択的エピタキシャル層形成工程は，主に低圧化学気相蒸着技術(LPCVD technique)を使用して行われていた。このような低圧化学気相蒸着選択的エピタキシャル層形成工程(LPCVD SEG process)は，前記米国特許第６，４２９，０８４Ｂ１号に開示されているように７５０℃乃至８５０℃の高温で実施される。よって，前記低圧化学気相蒸着選択的エピタキシャル層形成工程が高集積半導体素子の製造に使用されると，前記ＭＯＳトランジスタの短チャネル効果を抑制するのに限界がある恐れがある。
更に，前記低圧化学気相蒸着選択的エピタキシャル成長工程は，１０乃至２０Torrの圧力下で行われる。この場合，前記低圧化学気相蒸着選択的エピタキシャル成長工程に使用される半導体ソースガス及び選択的エッチングガスから熱的に分解された原子は，１０乃至２０Torrの圧力下で数mm又はそれ以下の短い平均自由行路(short mean free path)を示す。その結果，エピタキシャル層の成長率及び選択的エッチング率が反応炉内に搬入された全ての半導体基板にわたって，又は各半導体基板の全面(entire surface)にわたって不均一になる恐れがある。よって，前記低圧化学気相蒸着選択的エピタキシャル層形成工程において，半導体ソースガス及び選択的エッチングガスは水素ガスのような輸送ガスと共に供給されるべきである。
前記低圧化学気相蒸着選択的エピタキシャル層形成工程が，枚葉式チャンバ(single wafer type chamber)を使用して行われても，輸送ガス（水素ガス）は枚葉式チャンバ内に少なくとも２０，０００sccm(standard cubic centimeter per minute)の高い流量(high flow rate)で注入される。この場合，前記水素ガスから分解された水素原子は，半導体基板の表面のダングリングボンドと結合して，エピタキシャル層の成長率及び／又はエピタキシャル層の成長率の均一度を逆に低下させる恐れがある。
本発明の目的は，７００℃以下の低温でエピタキシャル層を形成する方法を提供することにある。
本発明の他の目的は，下記発明の詳細な説明と添付した図面からより明確になるはずである。
本発明の一実施例によると，低温エピタキシャル層の形成方法は，基板をエピタキシャルチャンバに移送する工程と，前記基板に対するエピタキシャル工程を行って前記基板にエピタキシャル層を形成する工程と，を含むものであって，前記エピタキシャル工程は，前記基板を７００℃以下に加熱し，前記エピタキシャルチャンバの内部を３００Torr以下に調節した状態で，前記エピタキシャルチャンバの内部にシリコンガスを注入して第１エピタキシャル層を形成する工程と，前記シリコンガスの注入を中断し，前記エピタキシャルチャンバの内部にパージガスを注入して，前記エピタキシャルチャンバの内部を１次パージする工程と，前記基板を７００℃以下に加熱し，前記エピタキシャルチャンバの内部を３００Torr以下に調節した状態で，前記エピタキシャルチャンバの内部にシリコンガスを注入して第２エピタキシャル層を形成する工程と，前記シリコンガスの注入を中断し，前記エピタキシャルチャンバの内部にパージガスを注入して，前記エピタキシャルチャンバの内部を２次パージする工程と，を含む。
前記シリコンガスは，ＳｉＣｌ４，ＳｉＨＣｌ３，ＳｉＨ２Ｃｌ２，ＳｉＨ３Ｃｌ，Ｓｉ２Ｈ６，又はＳｉＨ４のうちいずれか一つ以上である。
前記エピタキシャル工程は，前記基板を７００℃以下に加熱し，前記エピタキシャルチャンバの内部を３００Torr以下に調節した状態で，前記エピタキシャルチャンバの内部にシリコンガスを注入して第ｎエピタキシャル層を形成する工程と，前記シリコンガスの注入を中断し，エピタキシャルチャンバの内部にパージガスを注入して，エピタキシャルチャンバの内部をｎ次パージする工程と，を更に含んでもよい（ｎ＝３，４，…ｋ，ｋは整数）。
前記第１及び第２エピタキシャル層を形成する工程は，前記基板を４８０℃に加熱し，前記エピタキシャル工程は，前記基板に６０Å超過７４Å以下のエピタキシャル層を形成させてもよい。
前記第１及び第２エピタキシャル層を形成する工程は，前記基板を５００℃に加熱し，前記エピタキシャル工程は，前記基板に６２Å超過１１５Å以下のエピタキシャル層を形成させてもよい。
前記第１及び第２エピタキシャル層を形成する工程は，前記基板を５２０℃に加熱し，前記エピタキシャル工程は，前記基板に７１Å超過１１０Å以下のエピタキシャル層を形成させてもよい。
本発明の一実施例によると，７００℃以下の低温でエピタキシャル層を形成することができる。
本発明の一実施例による半導体製造装置を概略的に示す図である。 本発明の一実施例によって処理された基板を示す図である。 本発明の一実施例によってエピタキシャル層を形成する工程を示すフローチャートである。 本発明の一実施例によってエピタキシャル層を形成する工程を，ガスの供給をするか否かによって示すグラフである。 本発明の一実施例によるエピタキシャル層を示す写真である。 従来の方式によるエピタキシャル層を示す写真である。 本発明の一実施例によるエピタキシャル層の形成方法により，４８０℃で臨界厚さが増加した結果を示すグラフである。 本発明の一実施例によるエピタキシャル層の形成方法により，５００℃で臨界厚さが増加した結果を示すグラフである。 本発明の一実施例によるエピタキシャル層の形成方法により，５２０℃で臨界厚さが増加した結果を示すグラフである。 本発明の一実施例によってエピタキシャル層を形成する装置を概略的に示す図である。
以下，本発明の好ましい実施例を添付した図１乃至図１０を参照してより詳細に説明する。本発明の実施例は，様々な形に変形されてもよく，本発明の範囲が後述する実施例に限られると解釈されてはならない。本実施例は，当該発明の属する技術分野における通常の知識を有する者に発明をより詳細に説明するために提供されるものである。よって，図面に示した各要素の形状はより明確な説明を強調するために誇張される可能性がある。
図１は，本発明の一実施例による半導体製造設備を概略的に示す図である。半導体製造設備は工程装置２，装置フロントエンドモジュール(Equipment Front End Module:EFEM)３，そして境界壁(interface wall)４を含む。装置フロントエンドモジュール３は工程装置２の前方に装着され，基板Ｗが収容される容器（図示せず）と工程装置２との間にウェハＷを移送する。
装置フロントエンドモジュール３は複数のロードポート(loadports)６０とフレーム(frame)５０を有する。フレーム５０はロードポート６０と工程装置２との間に位置する。基板Ｗを収容する前記容器はオーバーヘッドトランスファー（overhead transfer)，オーバーヘッドコンベヤー(overhead conveyor)又は無人搬送車(automatic guided vehicle)のような移送手段（図示せず）によってロードポート６０の上に置かれる。
前記容器は前面開放一体式ポッド(Front Open Unified Pod:FOUD)のような密閉容器が使用される。前記フレーム５０内にはロードポート６０に置かれた容器と工程装置２との間に基板Ｗを移送するフレームロボット７０が設置される。前記フレーム５０内には容器のドアを自動的に開閉するドアオープナー（図示せず）が設置される。また，前記フレーム５０には清浄空気が前記フレーム５０内で上部から下部に流れるように，前記清浄空気を前記フレーム５０内に供給するファンフィルターユニット(Fan Filter Unit:FFU)（図示せず）が提供される。
工程装置２内で，基板Ｗ毎に所定の工程が行われる。工程装置２は移送チャンバ(transfer chamber)１０２，ロードロックチャンバ(loadlock chamber)１０６，洗浄チャンバ(cleaning chamber)１０８ａ，１０８ｂ，バッファーチャンバ(buffer chamber)１１０，そしてエピタキシャルチャンバ(epitaxial chamber)（又はエピタキシャル装置）１１２ａ，１１２ｂ，１１２ｃを含む。移送チャンバ１０２は上部から見ると大よそ多角形状を有する。ロードロックチャンバ１０６，洗浄チャンバ１０８ａ，１０８ｂ，バッファーチャンバ１１０，そしてエピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃは移送チャンバ１０２の側面に設置される。
前記ロードロックチャンバ１０６は，前記移送チャンバ１０２の側部のうち前記装置フロントエンドモジュール３と隣接する側部に位置する。基板Ｗは，前記ロードロックチャンバ１０６内に一次的に留まってから前記工程装置２に搬入されて工程が行われ，工程が完了された後，基板Ｗは前記工程装置２から搬出されてロードロックチャンバ１０６内に一次的に留まる。前記移送チャンバ１０２，前記洗浄チャンバ１０８ａ，１０８ｂ，バッファーチャンバ１１０，そして前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃは真空に維持される。前記ロードロックチャンバ１０６は，真空及び大気圧に転換される。前記ロードロックチャンバ１０６は，外部の汚染物質が移送チャンバ１０２，洗浄チャンバ１０８ａ，１０８ｂ，バッファーチャンバ１１０，そしてエピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃに流入されることを防止する。また，基板Ｗが移送される間には基板Ｗが大気に露出されないため，基板Ｗの上で酸化膜が成長することを防止する。
前記ロードロックチャンバ１０６と前記移送チャンバ１０２との間，そしてロードロックチャンバ１０６と装置フロントエンドモジュール３との間にはゲートバルブ（図示せず）が設置される。装置フロントエンドモジュール３とロードロックチャンバ１０６との間に基板Ｗが移動すればロードロックチャンバ１０６と移送チャンバ１０２との間に提供された前記ゲートバルブが閉まる。また，ロードロックチャンバ１０６と移送チャンバ１０２との間に基板Ｗが移動すればロードロックチャンバ１０６と装置フロントエンドモジュール３との間に提供される前記ゲートバルブが閉まる。
基板ハンドラ１０４は，移送チャンバ１０２に配置される。基板ハンドラ１０４はロードロックチャンバ１０６，洗浄チャンバ１０８ａ，１０８ｂ，バッファーチャンバ１１０，そしてエピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃの間で基板Ｗを移送する。移送チャンバ１０２は基板Ｗが移動する際に真空を維持するように密封される。真空を維持することは，基板Ｗが汚染物質（例えば，Ｏ2，粒子状物質など）に露出されることを防止するためである。
前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃは，基板Ｗの上にエピタキシャル層を形成するために提供される。本実施例では，３つのエピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃが提供される。エピタキシャル工程は洗浄工程に比べ多くの時間が所要されるため，複数のエピタキシャルチャンバを介して製造歩留を向上させることができる。本実施例とは異なって，４つ以上や２つ以下のエピタキシャルチャンバが提供されてもよい。
洗浄チャンバ１０８ａ，１０８ｂは，エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃ内で基板Ｗに対するエピタキシャル工程が行われる前に基板Ｗを洗浄するために形成される。エピタキシャル工程が成功的に行われるためには，結晶基板の上に存在する酸化物の量が最小化されるべきである。基板の表面酸素含有量が高すぎれば酸素原子がシード基板の上の蒸着材料の結晶学的配置を妨害するため，エピタキシャル工程は有害な影響を受ける。例えば，シリコーンエピタキシャル蒸着の際，結晶基板の上の過度な酸素は，原子単位の酸素原子クラスタによってシリコーン原子をそのエピタキシャル位置から変位させる。このような局所的な原子変位は層がより厚く成長する際に後続原子配列に誤差を起こす恐れがある。このような現象はいわゆる積層欠陥又はヒロック欠陥（hillock defects）と称される。基板表面の酸素化（oxygenation）は，例えば基板が移送される際に大気に露出される場合に発生する。よって，基板Ｗの上に形成された自然酸化膜（native oxide）（又は表面酸化物）を除去する洗浄工程が洗浄チャンバ１０８ａ，１０８ｂ内で行われる。
前記洗浄工程とは，ラジカル状態の水素（Ｈ＊）とＮＦ３ガスを使用する乾式エッチング工程である。例えば，基板の表面に形成されたシリコーン酸化膜をエッチングする場合，チャンバ内に前記基板を配置して前記チャンバ内に真空雰囲気を形成した後，前記チャンバ内でシリコーン酸化膜と反応する中間生成物を発生させる。
例えば，チャンバ内に水素ガスのラジカル（Ｈ＊）とフッ化物ガス（例えば，フッ化窒素（ＮＦ３））のような反応性ガスを供給すると，下記反応式１のように反応性ガスが還元されてＮＨｘＦｙ（ｘ，ｙは任意の整数）のような中間生成物が生成される。
前記中間生成物はシリコーン酸化膜（ＳｉＯ２）と反応性が高いため，中間生成物がシリコーン基板の表面に到達するとシリコーン酸化膜と選択的に反応して下記反応式２のように反応生成物（（ＮＨ４）２ＳｉＦ６）が生成される。
次に，シリコーン基板を１００℃以上に加熱すると下記反応式３のように反応生成物が熱分解されて熱分解ガスになって蒸発される。結果的に，基板の表面からシリコーン酸化膜が除去される。下記反応式３のように，熱分解ガスは，ＨＦガスやＳｉＦ４ガスのようにフッ素を含有するガスが含まれる。
前記のように，洗浄工程は，反応生成物を生成する反応工程及び反応生成物を熱分解する加熱工程が含まれてもよい。前記反応工程及び前記加熱工程は，前記洗浄チャンバ１０８ａ，１０８ｂ内で一緒に行われてもよい。代わりに，前記洗浄チャンバ１０８ａ，１０８ｂのうちいずれか一つで前記反応工程が行われて，前記洗浄チャンバ１０８ａ，１０８ｂのうち他の一つで前記加熱工程が行われてもよい。
前記バッファーチャンバ１１０は，前記洗浄工程が完了された基板Ｗが積載される空間と前記エピタキシャル工程が行われた基板Ｗが積載される空間を提供する。前記洗浄工程が完了されると，基板Ｗは前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃに移送される前に前記バッファーチャンバ１１０に移動して前記バッファーチャンバ１１０内に積載される。前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃは，複数の基板に対する単一工程が行われるバッチ式（batch type）であってもよい。前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃ内で前記エピタキシャル工程が完了すると，前記エピタキシャル工程が行われた前記基板Ｗは，前記バッファーチャンバ１１０内に順次に積載される。また，前記洗浄工程が完了した基板Ｗは，前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃ内に順次に積載される。この際，前記基板Ｗは前記バッファーチャンバ１１０内に縦方向に積載される。
図２は，本発明の一実施例によって処理された基板を示す図である。上述したように，前記基板Ｗに対する前記エピタキシャル工程が行われる前に，基板Ｗに対する前記洗浄工程が前記洗浄チャンバ１０８ａ，１０８ｂ内で行われる。このように，前記洗浄工程を介して基板７０の表面に形成された酸化膜７２を除去する。前記酸化膜７２は，前記洗浄チャンバ１０８ａ，１０８ｂ内で前記洗浄工程を介して除去される。また，エピタキシャル層の成長を助けるために前記洗浄工程を介して，前記基板７０の表面上にエピタキシー表面７４が露出されてもよい。
次に，基板Ｗの上にエピタキシャル工程がエピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃ内で行われる。前記エピタキシャル工程は，化学気相蒸着によって行われてもよい。前記エピタキシャル工程は，エピタキシー表面７４上にエピタキシャル層７６を形成するために行われてもよい。前記基板７０上に形成されたエピタキシー表面７４は，シリコンガス（例えば，ＳｉＣｌ４，ＳｉＨＣｌ３，ＳｉＨ２Ｃｌ２，ＳｉＨ３Ｃｌ，Ｓｉ２Ｈ６，又はＳｉＨ４），及びキャリアガス（例えば，Ｎ２及び／又はＨ２）を含む反応ガスに露出されてもよい。また，エピタキシャル層７６がドーパントを含むことが要求されれば，シリコン含有ガスはドーパント含有ガス（例えば，アルシン（ＡｓＨ３），ホスフィン（ＰＨ３），及び／又はジボラン（Ｂ２Ｈ６））を含んでもよい。
図３は，本発明の一実施例によってエピタキシャル層を形成する工程を示すフローチャートであり，図４は，本発明の一実施例によってエピタキシャル層を形成する工程をガスの供給をするか否かによって示すグラフである。工程Ｓ１０において，基板Ｗは，基板Ｗ上にエピタキシャル工程が行われる前に洗浄チャンバ１０８ａ，１０８ｂに移送される。基板ハンドラ１０４は，前記基板Ｗを前記洗浄チャンバ１０８ａ，１０８ｂに移送する。前記移送は，真空に維持される移送チャンバ１０２を介して行われる。洗浄チャンバ１０８ａ，１０８ｂにおいて，基板Ｗに対する前記洗浄工程が行われる。上述したように，前記洗浄工程は，反応生成物を生成する反応工程，及び反応生成物を熱分解する加熱工程を含む。前記反応工程及び前記加熱工程は前記洗浄チャンバ１０８ａ，１０８ｂ内で共に行われてもよい。代わりに，前記洗浄チャンバ１０８ａ，１０８ｂのうちいずれか一つで前記反応工程が行われ，前記洗浄チャンバ１０８ａ，１０８ｂのうち他の一つで加熱工程が行われてもよい。
工程Ｓ２０において，前記基板Ｗは，エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃに移送される。前記移送は，真空に維持される前記移送チャンバ１０２を介して行われる。前記エピタキシャルチャンバ１１２ａ，１１２ｂ，１１２ｃにおいて，基板Ｗの上にエピタキシャル層が形成される。次に，工程が終了される。
具体的に説明すると，工程Ｓ２１０において，前記基板Ｗは，前記エピタキシャルチャンバ内で約６２０℃に加熱され，前記エピタキシャルチャンバ内の圧力は１００Torrに調節される。次に，前記チャンバ内に反応ガスが注入される。前記反応ガスは，シリコンガス（例えば，ＳｉＣｌ４，ＳｉＨＣｌ３，ＳｉＨ２Ｃｌ２，ＳｉＨ３Ｃｌ，Ｓｉ２Ｈ６，又はＳｉＨ４），及びキャリアガス（例えば，Ｎ２及び／又はＨ２）を含んでもよい（例えば，ＳｉＨ４ ５０sccm，Ｎ２２ ２０slm）。
反応ガスがチャンバ内に注入されると，シリコンガスは，熱エネルギー（thermal energy）によって分解されて（decomposed）半導体原子を生成する。例えば，チャンバ内にモノシランガスが注入されれば，前記モノシランガスはシリコン原子及び水素原子に分解される。分解された前記シリコン原子は，基板Ｗの表面でダングリングボンドと結合して吸着される。よって，基板Ｗの表面の上にシリコン原子が吸着されてシード層を形成し，基板Ｗの上にエピタキシャル層（約１５Å）が形成される。加えて，基板Ｗの表面に未反応原子が存在する可能性がある。
一方，上述した方法でエピタキシャル層を形成すれば，前記エピタキシャル層は一定厚さ以上を有することができない。これを臨界エピキタシー厚さ（critical epitaxy thickness）という。つまり，７００℃以下でエピタキシャル層を形成すれば，一定厚さ以上でエピタキシャル層が損傷して非結晶質のシリコン層に形成される。ここで，臨界厚さは，形成し得る厚さの上限を意味する。
他方，後述するように，エピタキシャル形成工程をいくつかの工程に分けて「形成」と「パージ」を繰り返せば，エピタキシャル層の損傷を防止して臨界厚さを増加させることができる。
工程Ｓ２２０において，前記チャンバ内にパージガスが注入され（例えば，Ｎ２ ３slm以上，好ましくは２０slm），前記パージガスは，チャンバ内に残存する反応ガス及び未反応原子をパージさせる。また，工程Ｓ２２０において，前記基板Ｗには熱処理（例えば，５２０℃以上，好ましくは６２０℃）が行われる。
次に，工程Ｓ２３０において，前記基板Ｗは，エピタキシャルチャンバ内で約６８０℃以下に再加熱され，エピタキシャルチャンバ内の圧力は３００Torr以下に再調節される。次に，チャンバ内に反応ガスが注再入される。ここで，前記反応ガスはシリコンガス（例えば，ＳｉＣｌ４，ＳｉＨＣｌ３，ＳｉＨ２Ｃｌ２，ＳｉＨ３Ｃｌ，Ｓｉ２Ｈ６，又はＳｉＨ４），及びキャリアガス（例えば，Ｎ２及び／又はＨ２）を含む。よって，先に形成されたエピタキシャル層の表面の上にシリコン原子が吸着されて，エピタキシャル層が更に形成される。加えて，基板Ｗの表面に未反応原子が存在する可能性がある。
工程Ｓ２４０において，チャンバ内にパージガスが注入され，前記パージガスはチャンバ内に残存する反応ガス及び未反応原子をパージさせる。また，工程Ｓ２４０において，基板Ｗには熱処理が行われる。
一方，本実施形態によるエピタキシャル工程では，エピタキシャル工程が２回のエピタキシャル層の形成（Ｓ２１０，Ｓ２０３）と２回のパージ（Ｓ２２０，Ｓ２４０）からなっているが，本発明はこれに限定されない。例えば，前記エピタキシャル工程は望みのエピタキシャル層の厚さによって３回以上のエピタキシャル層の形成とパージを含んでもよい。
図５は，本発明の一実施例によるエピタキシャル層を示す写真であり，図６は従来の方式によるエピタキシャル層を示す写真である。図５及び図６は，大体同じ厚さ（約１，０００Å）のエピタキシャル層を示している。図５のように，エピタキシャル層の形成とパージを繰り返して一定厚さのエピタキシャル層を形成すればエピタキシャル層の損傷は全くない。図６のように，パージなしにエピタキシャル層の形成を持続して一定厚さのエピタキシャル層を形成すれば，エピタキシャル層の損傷が発生することが分かる。
図７乃至図９は，本発明の一実施例によるエピタキシャル層の形成方法を介して臨界厚さが増加した結果を示すグラフである。図７を見ると，臨界厚さが６０Åから７４Åに増加していることが分かる（エピタキシャル層の形成温度が４８０℃の場合）。図８を見ると，臨界厚さが６２Åから１１５Åに増加していることが分かる（エピタキシャル層の形成温度が５００℃の場合）。図９を見ると，臨界厚さが７０Åから１１０Åに増加している（エピタキシャル層の形成温度が５２０℃の場合）ことが分かる。
図１０は，本発明の一実施例による，エピタキシャル層形成装置を概略的に示す図である。図１０に示したように，エピタキシャル層形成装置１は，メインチャンバ１０とチャンバ蓋２０を含む。メインチャンバ１０は，上部が開放された形状である。前記メインチャンバ１０の一側に基板Ｗが出入可能な通路Ｐが備えられている。前記基板Ｗは，メインチャンバ１０の一側に備えられた前記通路Ｐを介してメインチャンバ１０の内部に出入する。ゲート弁（図示せず）は，前記通路の外部に設置され，前記通路は，前記ゲート弁によって開放されるか閉鎖される。
前記チャンバ蓋２０は，前記メインチャンバ１０の開放された上部に連結されて，外部から遮断された工程空間３を形成する。前記メインチャンバ１０と前記チャンバ蓋２０との間にはシーリング部材（図示せず）が設置されて，工程空間３を完全に密閉する。ガス供給口７５はチャンバ蓋２０の天井壁を貫通するように形成される。また，反応ガスは反応ガス供給管７７を介してメインチャンバ１０の内部に供給され，キャリア／パージガスはキャリア／パージガス供給管１７７を介してメインチャンバ１０の内部に供給される。前記反応ガス供給管７７は反応ガス貯蔵タンク７０に連結され，弁７９を開閉して工程ガスの投入量を調節する。前記キャリア／パージガス供給管１７７は，キャリア／パージガス貯蔵タンク１７０に連結され，弁１７９を開閉してキャリア／パージガスの投入量を調節する。
チャンバ蓋２０の下端には，複数個の拡散孔６５を備えるシャワーヘッド６０が設置される。前記シャワーヘッド６０は，同じ高さに定められた複数個の前記拡散孔６５を介して，前記反応ガス及び前記キャリア／パージガスを基板Ｗの上に均一に供給する。前記シャワーヘッド６０は，前記ガス供給口７５を介して供給された前記反応ガスを基板Ｗに向かって拡散する。前記シャワーヘッド６０を介して供給された前記ガスは所定の工程を終えた後，メインチャンバ１０の他側に備えられた排気通路１３を介して排気される。
エピタキシャル層形成装置１の工程空間３には，ヒータ３０が設置される。ヒータ３０は，外部電源（図示せず）から電流を供給されて発熱し，ヒータ３０の上部面には基板Ｗが搬入されて安着される安着溝（図示せず）が形成される。前記ヒータ３０は，基板Ｗを均一に加熱するために基板Ｗの形状に対応する円形のディスク状を有する。また，ヒータ３０は，基板Ｗより広い表面積を有する。前記ヒータ３０の中央部の下側には貫通孔３１が形成されている。支持軸３５は，ヒータ３０の下部に連結されて前記ヒータ３０を支持する。前記支持軸３５は，駆動部（図示せず）に連結されて前記ヒータ３０と共に回転する。
また，エピタキシャル層形成装置１は，工程空間３内に，ベローズ３８を更に有していてもよい。基板Ｗを処理するに当たって，前記ベローズ３８は，内部雰囲気を真空状態に維持し，前記エピタキシャル層形成装置１の外部雰囲気を遮断する。ベローズ３８は圧縮及び伸張可能で，環状に形成されることが好ましい。また，ベローズ３８は支持軸３５を囲むように配置される。
一方，図１０に示したように，支持部材８８は前記メインチャンバ１０の側壁に固定設置される。排気リング５０はシャワーヘッド６０と支持部材８８との間に配置され，前記支持部材８８を介して支持される。排気リング５０はメインチャンバ１０の内側壁から離隔設置され，排気空間が排気リング５０とメインチャンバ１０の内側壁との間に形成される。排気通路１３はメインチャンバ１０の側壁に形成されて前記排気空間と連通され，排気ポート１５及び排気ライン１７が排気通路１３に連結される。よって，未反応ガス及び薄膜形成時に発生した反応副産物が排気ライン１７に設置された排気ポンプ１９を介して強制吸入され，排気リング５０に形成された複数の排気孔５３を介して前記排気空間に移動して，排気通路１３及び排気ポート１５，そして排気ライン１７を介して外部に排出される。
本発明を好ましい実施例を介して詳細に説明したが，これとは異なる形態の実施例も可能である。よって，以下に記載する請求項の技術的思想と範囲は好ましい実施例に限らない。
１：エピタキシャル層形成装置
２：工程モジュール
３：装置フロントエンドモジュール
４：境界壁
６０：ロードポート
７０：基板
７２：酸化膜
７４：エピタキシー表面
１０２：移送チャンバ
１０３，１０５ａ，１０５ｂ，１０７：ゲート弁
１０４：基板ハンドラ
１０８ａ，１０８ｂ：洗浄チャンバ
１１０：バッファーチャンバ

Claims (6)

  1. 基板をエピタキシャルチャンバに移送する工程と，
    前記基板に対するエピタキシャル工程を行って前記基板にエピタキシャル層を形成する工程と，を含むものであって，
    前記エピタキシャル工程は，
    前記基板を４８０〜５２０℃に加熱し，前記エピタキシャルチャンバの内部を１００Torrに調節した状態で，前記エピタキシャルチャンバの内部に第１シリコンガスを注入して前記第１シリコンガスから生成されるシリコン原子を前記基板に吸着させ，第１エピタキシャル層を形成する工程と，
    前記第１シリコンガスの注入を中断し，前記エピタキシャルチャンバの内部にパージガスを注入して，前記エピタキシャルチャンバの内部を１次パージし，前記基板を熱処理する工程と，
    前記１次パージし，基板を熱処理する工程に続いて，前記基板を４８０〜５２０℃に加熱し，前記エピタキシャルチャンバの内部を１００Torrに調節した状態で，前記エピタキシャルチャンバの内部に第２シリコンガスを注入して前記第２シリコンガスから生成されるシリコン原子を前記第１エピタキシャル層の表面に吸着させ，第２エピタキシャル層を形成する工程と，
    前記第２シリコンガスの注入を中断し，前記エピタキシャルチャンバの内部にパージガスを注入して，前記エピタキシャルチャンバの内部を２次パージし，前記基板を熱処理する工程と，を含む低温エピタキシャル層形成方法。
  2. 前記シリコンガスは，ＳｉＣｌ４，ＳｉＨＣｌ３，ＳｉＨ２Ｃｌ２，ＳｉＨ３Ｃｌ，Ｓｉ２Ｈ６，又はＳｉＨ４のうちいずれか一つ以上である請求項１記載の低温エピタキシャル層形成方法。
  3. 前記エピタキシャル工程は，
    前記基板を４８０〜５２０℃に加熱し，前記エピタキシャルチャンバの内部を１００Torrに調節した状態で，前記エピタキシャルチャンバの内部に第ｎシリコンガスを注入して前記第ｎシリコンガスから生成されるシリコン原子を前記基板あるいは先に基板上に形成されたエピタキシャル層の表面に吸着させ，第ｎエピタキシャル層を形成する工程と，
    前記シリコンガスの注入を中断し，前記エピタキシャルチャンバの内部に前記パージガスを注入して，前記エピタキシャルチャンバの内部をｎ次パージし，前記基板を熱処理する工程と，を更に含む請求項１記載の低温エピタキシャル層形成方法（ｎ＝３，４・・・ｋ，ｋは整数）。
  4. 前記第１及び第２エピタキシャル層を形成する工程は，前記基板を４８０℃に加熱し，
    前記エピタキシャル工程は，前記基板に６０Å超過７４Å以下の前記エピタキシャル層を形成する請求項１記載の低温エピタキシャル層形成方法。
  5. 前記第１及び第２エピタキシャル層を形成する工程は，前記基板を５００℃に加熱し，
    前記エピタキシャル工程は，前記基板に６２Å超過１１５Å以下のエピタキシャル層を形成する請求項１記載の低温エピタキシャル層形成方法。
  6. 前記第１及び第２エピタキシャル層を形成する工程は，前記基板を５２０℃に加熱し，
    前記エピタキシャル工程は，前記基板に７１Å超過１１０Å以下のエピタキシャル層を形成する請求項１記載の低温エピタキシャル層形成方法。
JP2019522277A 2016-11-03 2017-08-14 低温エピタキシャル層の形成方法 Active JP6829495B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0146049 2016-11-03
KR1020160146049A KR101960763B1 (ko) 2016-11-03 2016-11-03 저온 에피택셜층 형성방법
PCT/KR2017/008855 WO2018084409A1 (ko) 2016-11-03 2017-08-14 저온 에피택셜층 형성방법

Publications (2)

Publication Number Publication Date
JP2019537840A JP2019537840A (ja) 2019-12-26
JP6829495B2 true JP6829495B2 (ja) 2021-02-10

Family

ID=62076942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019522277A Active JP6829495B2 (ja) 2016-11-03 2017-08-14 低温エピタキシャル層の形成方法

Country Status (6)

Country Link
US (1) US10796915B2 (ja)
JP (1) JP6829495B2 (ja)
KR (1) KR101960763B1 (ja)
CN (1) CN109891555B (ja)
TW (1) TWI661472B (ja)
WO (1) WO2018084409A1 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429084B1 (en) 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains
KR100425579B1 (ko) * 2001-07-21 2004-04-03 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
KR101074186B1 (ko) * 2006-04-07 2011-10-14 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 필름 형성을 위한 클러스터 툴
JP4464949B2 (ja) * 2006-11-10 2010-05-19 株式会社日立国際電気 基板処理装置及び選択エピタキシャル膜成長方法
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
JP5315922B2 (ja) * 2008-10-27 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2011019920A1 (en) * 2009-08-12 2011-02-17 Georgia State University Research Foundation, Inc. High pressure chemical vapor deposition apparatuses, methods, and compositions produced therewith
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
KR20140039544A (ko) 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
TWI544623B (zh) * 2012-11-07 2016-08-01 聯華電子股份有限公司 磊晶層及其製作方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
KR102259080B1 (ko) 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
CN107546108A (zh) * 2014-10-30 2018-01-05 应用材料公司 在低温下生长薄外延膜的方法
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Also Published As

Publication number Publication date
US20190304785A1 (en) 2019-10-03
TW201830481A (zh) 2018-08-16
KR101960763B1 (ko) 2019-03-21
JP2019537840A (ja) 2019-12-26
TWI661472B (zh) 2019-06-01
KR20180049744A (ko) 2018-05-11
CN109891555B (zh) 2022-11-08
US10796915B2 (en) 2020-10-06
CN109891555A (zh) 2019-06-14
WO2018084409A1 (ko) 2018-05-11

Similar Documents

Publication Publication Date Title
US20180105951A1 (en) Equipment for manufacturing semiconductor
JP5844900B2 (ja) エピタキシャルプロセスのための半導体製造設備
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
KR101252742B1 (ko) 에피택셜 공정을 위한 반도체 제조설비
KR101536226B1 (ko) 박막의 형성 방법 및 성막 장치
US7108748B2 (en) Low temperature load and bake
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
KR100642646B1 (ko) 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
JP5844899B2 (ja) エピタキシャルプロセスのための半導体製造設備
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP6829495B2 (ja) 低温エピタキシャル層の形成方法
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
US20130153961A1 (en) In-situ pre-clean prior to epitaxy
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
US20230295837A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210107

R150 Certificate of patent or registration of utility model

Ref document number: 6829495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250