JP6806065B2 - 仮想計算機システムの性能予測装置、性能予測方法およびコンピュータプログラム - Google Patents
仮想計算機システムの性能予測装置、性能予測方法およびコンピュータプログラム Download PDFInfo
- Publication number
- JP6806065B2 JP6806065B2 JP2017535229A JP2017535229A JP6806065B2 JP 6806065 B2 JP6806065 B2 JP 6806065B2 JP 2017535229 A JP2017535229 A JP 2017535229A JP 2017535229 A JP2017535229 A JP 2017535229A JP 6806065 B2 JP6806065 B2 JP 6806065B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- virtual machine
- tat
- computer system
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Description
CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムの性能予測装置であって、
前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを計測する計測部と、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を生成する推定部と、
を有する。
CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムの性能を予測する方法であって、
前記計測部が、前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを計測し、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を生成する。
CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムに接続されたコンピュータに、
前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを計測する処理と、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を生成する処理と、
を実行させるコンピュータプログラムを記憶している。
[第1実施形態]
図1を参照すると、本発明に係る第1実施形態の性能予測装置200は、仮想計算機システム100と利用者端末300とに接続されている。
第2実施形態では、第1実施形態の性能予測装置200をより具体化した実施形態について説明する。
式(1):
推定TAT=A×CPU割当遅延時間+B×スケジューリングパラメータ+C
推定式Sにおいて、A、B、Cは係数である。この例の推定式Sは、推定TATが、CPU割当遅延時間をA倍した値と、スケジューリングパラメータをB倍した値と、係数Cとを足し合わせて得られることを表している。ここで、推定式Sにおけるスケジューリングパラメータは、第2実施形態では割当時間Taである。残りのスケジューリングパラメータである周期Peは、第2実施形態では所定値(固定値)である。
式(2):
推定TAT=30×CPU割当遅延時間+0.5×スケジューリングパラメータ+0.4
この例では、推定式Sにおける係数A、B、Cが、それぞれ、係数A=30、係数B=0.5、係数C=0.4に決定している。なお、これら係数の具体的な値は説明の便宜上のものであり、あくまで一例である。
第3実施形態では、第1実施形態の性能予測装置200をより具体化した他の実施形態について説明する。
状態(1):CPUが必要ない状態
状態(2):CPUが必要だけど割当てられてない状態、かつ、優先的にCPUが割当てられる状態
状態(3):CPUが必要だけど割当てられてない状態、かつ、優先的にCPUが割当てられない状態
状態(4):CPUがもらえている状態
110…物理マシン
111…CPU
120…ハイパーバイザ
130…仮想マシン
140…スケジューラ
200…性能予測装置
210…計測部
211、212…テーブル
220…推定部
300…利用者端末
Claims (7)
- CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムの性能予測装置であって、
前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを計測する計測手段と、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を生成する推定手段と、
を有する仮想計算機システムの性能予測装置。 - 前記スケジューリングパラメータは、周期的に前記仮想マシンに割当てるCPU時間を規定するパラメータである、
請求項1に記載の仮想計算機システムの性能予測装置。 - 前記推定手段は、前記スケジューリングパラメータの値を指定した場合における推定TATを要求する問合せを利用者端末から受信した場合に、前記指定されたスケジューリングパラメータの値および前記生成した推定式に基づいて前記推定TATを算出し当該算出した推定TATを前記利用者端末に返信する、
請求項1または2に記載の仮想計算機システムの性能予測装置。 - 前記推定手段は、前記計測手段の計測の結果に基づいて、前記スケジューリングパラメータの値と前記CPU割当遅延時間とが関連付けられているデータを生成し当該データを保持し、前記問合せを受信した場合には、前記指定されたスケジューリングパラメータの値に関連付けられている前記CPU割当遅延時間を前記データから取得し、該取得した前記CPU割当遅延時間と前記指定されたスケジューリングパラメータの値とを前記推定式に代入して前記推定TATを算出する、
請求項3に記載の仮想計算機システムの性能予測装置。 - 前記推定手段は、
前記推定式として、
TAT=A×遅延時間+B×スケジューリングパラメータ+C
ここで、A、B、Cは係数を使用し、
前記係数A、B、Cを前記計測手段による計測結果に基づいて決定する、
請求項1乃至4の何れかに記載の仮想計算機システムの性能予測装置。 - CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムの性能を性能予測装置が予測する方法であって、
前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを前記性能予測装置が計測し、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を前記性能予測装置が生成する、
仮想計算機システムの性能予測方法。
- CPU(Central Processing Unit)を有する物理マシンを利用する仮想マシンと、スケジューリングパラメータに基づいて前記仮想マシンに割当てるCPU時間を決定するスケジューラとを有する仮想計算機システムに接続されたコンピュータに、
前記スケジューリングパラメータにサンプル値を設定して前記仮想計算機システムを動作させ、前記仮想マシンが前記CPUの割当てを要求してから前記CPUが前記仮想マシンに割当てられるまでのCPU割当遅延時間と、処理が要求されてから処理結果が出力されるまでの前記仮想マシンのTAT(Turn Around Time)とを計測する処理と、
前記計測の結果に基づいて、前記スケジューリングパラメータと前記CPU割当遅延時間とを説明変数とし推定TATを目的変数とする推定式を生成する処理と、
を実行させるコンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015161622 | 2015-08-19 | ||
JP2015161622 | 2015-08-19 | ||
PCT/JP2016/003621 WO2017029785A1 (ja) | 2015-08-19 | 2016-08-05 | 仮想計算機システムの性能予測装置、性能予測方法およびプログラム記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017029785A1 JPWO2017029785A1 (ja) | 2018-07-05 |
JP6806065B2 true JP6806065B2 (ja) | 2021-01-06 |
Family
ID=58051508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017535229A Active JP6806065B2 (ja) | 2015-08-19 | 2016-08-05 | 仮想計算機システムの性能予測装置、性能予測方法およびコンピュータプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US10866830B2 (ja) |
EP (1) | EP3340058A4 (ja) |
JP (1) | JP6806065B2 (ja) |
WO (1) | WO2017029785A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11494214B2 (en) * | 2019-03-28 | 2022-11-08 | Amazon Technologies, Inc. | Verified isolated run-time environments for enhanced security computations within compute instances |
TWI756974B (zh) | 2020-12-09 | 2022-03-01 | 財團法人工業技術研究院 | 機器學習系統及其資源配置方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006059052A (ja) | 2004-08-19 | 2006-03-02 | Hitachi Ltd | 仮想計算機システム |
JP5596343B2 (ja) * | 2007-04-13 | 2014-09-24 | 日本電気株式会社 | 仮想計算機システムおよびその最適化方法 |
EP2395430B1 (en) * | 2009-02-09 | 2017-07-12 | Fujitsu Limited | Virtual computer allocation method, allocation program, and information processing device having a virtual computer environment |
US8850172B2 (en) * | 2010-11-15 | 2014-09-30 | Microsoft Corporation | Analyzing performance of computing devices in usage scenarios |
JP2014132419A (ja) | 2013-01-07 | 2014-07-17 | Nec Corp | 仮想化システムの性能予測装置、性能予測方法およびコンピュータ・プログラム |
JP2014153852A (ja) | 2013-02-07 | 2014-08-25 | Nec Corp | 閾値超過率を管理する情報処理装置、閾値超過率管理方法、及びそのためのプログラム |
-
2016
- 2016-08-05 EP EP16836783.7A patent/EP3340058A4/en not_active Withdrawn
- 2016-08-05 US US15/751,334 patent/US10866830B2/en active Active
- 2016-08-05 WO PCT/JP2016/003621 patent/WO2017029785A1/ja active Application Filing
- 2016-08-05 JP JP2017535229A patent/JP6806065B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017029785A1 (ja) | 2017-02-23 |
US10866830B2 (en) | 2020-12-15 |
EP3340058A1 (en) | 2018-06-27 |
EP3340058A4 (en) | 2018-08-08 |
US20180239638A1 (en) | 2018-08-23 |
JPWO2017029785A1 (ja) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11106495B2 (en) | Techniques to dynamically partition tasks | |
US9037717B2 (en) | Virtual machine demand estimation | |
CN111176419B (zh) | 估计在分布式计算机***的多个节点上运行的作业的功率性能的方法和装置 | |
Chen et al. | Cloudscope: Diagnosing and managing performance interference in multi-tenant clouds | |
KR101812583B1 (ko) | 태스크 할당 장치, 태스크 할당 방법 및 컴퓨터로 읽을 수 있는 저장 매체 | |
US20150089510A1 (en) | Device, system, apparatus, method and program product for scheduling | |
JP2011258119A5 (ja) | ||
Oprescu et al. | Budget estimation and control for bag-of-tasks scheduling in clouds | |
US9244733B2 (en) | Apparatus and method for scheduling kernel execution order | |
Stavrinides et al. | Energy-aware scheduling of real-time workflow applications in clouds utilizing DVFS and approximate computations | |
JP7081513B2 (ja) | ネットワーク性能保証システム及びネットワーク性能保証方法 | |
Pérez et al. | Estimating computational requirements in multi-threaded applications | |
JP2019179468A (ja) | 制御装置、制御方法、及び制御プログラム | |
JP6806065B2 (ja) | 仮想計算機システムの性能予測装置、性能予測方法およびコンピュータプログラム | |
EP2948841A1 (en) | Shared resource contention | |
JP2018139064A (ja) | 仮想計算機システムおよびそのリソース割当て方法 | |
McLean et al. | Mapping and scheduling automotive applications on ADAS platforms using metaheuristics | |
JP2012181578A (ja) | 更新制御装置及びプログラム | |
JP2018112837A (ja) | 仮想マシン管理装置、仮想マシン管理方法およびコンピュータプログラム | |
US11886901B2 (en) | VM performance guaranteeing system and VM performance guaranteeing method | |
US20190250919A1 (en) | Method for managing computation tasks on a functionally asymmetric multi-core processor | |
Bulej et al. | Self-adaptive K8S cloud controller for time-sensitive applications | |
CN115129481B (zh) | 一种计算资源分配方法、装置及电子设备 | |
US20200004903A1 (en) | Workflow Simulation Using Provenance Data Similarity and Sequence Alignment | |
Rumi et al. | Optimization techniques within the hadoop eco-system: A survey |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6806065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |