JP6801840B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6801840B2 JP6801840B2 JP2016188825A JP2016188825A JP6801840B2 JP 6801840 B2 JP6801840 B2 JP 6801840B2 JP 2016188825 A JP2016188825 A JP 2016188825A JP 2016188825 A JP2016188825 A JP 2016188825A JP 6801840 B2 JP6801840 B2 JP 6801840B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- finger
- metal layer
- pad
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
(2)前記ドレインフィンガーおよび前記ドレインパッドの上面は、それぞれ端部と中央部を有し、前記端部の膜厚は、前記中央部に比べて前記基板の厚み方向に対し大きく、前記金属層は前記中央部から前記端部に延在して形成され、かつ前記端部の一部は前記絶縁膜と接してもよい。これにより、金属層を介してドレインパッドおよびドレインフィンガーと絶縁膜との密着性を高くすることができる。
(3)前記半導体層の上面に接してオーミック電極が形成され、前記ドレインフィンガーおよび前記ソースフィンガーは前記オーミック電極に接して形成され、前記ドレインパッドは前記半導体層の上面に接して形成されてもよい。これによりオーミック電極の共晶を抑制し、電気抵抗の上昇を抑制することができる。
(4)前記窒化シリコンの屈折率は2.3以上であることが好ましい。金属層の金属原子とシリコン原子とが結合しやすい。シリコンリッチの絶縁膜と金属層とが結合することにより金属層と絶縁膜との密着性を高めることができる。
(5)前記ドレインフィンガーおよび前記ドレインパッドは、メッキで形成されてなり、その算術平均粗さは0.1μm以上0.3μm以下とすることができる。これによりドレインフィンガーおよびドレインパッドと絶縁膜との接触面積が大きくなり、絶縁膜の密着性が向上する。
図1は実施例1に係る半導体装置100を例示する平面図である。図1では絶縁膜を透視している。図2Aは図1の線A−Aに沿った断面図である。図2Bは図1の線B−Bに沿った断面図である。
次に半導体装置100の製造方法について説明する。図3A、図4A、図5A、図6A、図7A、図8A、図9A、図10Aおよび図11Aは図1の線A−Aに沿った断面における半導体装置の製造方法を例示する断面図である。図3B、図4B、図5B、図6B、図7B、図8B、図9B、図10Bおよび図11Bは図1の線B−Bに沿った断面における半導体装置の製造方法を例示する断面図である。ここではドレインパッド20およびドレインフィンガー22付近における製造方法を説明するが、ソースパッド30、ゲートパッド40およびソースフィンガー32付近においても同じ製造方法が適用される。
11 半導体層
12、14、16、18 絶縁膜
16a、18a、18b 開口部
20 ドレインパッド
20a 中央部
20b 端部
21 シードメタル
22 ドレインフィンガー
23、24 配線層
25 オーミック電極
26、36、46 バスライン
27 下部電極層
29 上部電極層
30 ソースパッド
32 ソースフィンガー
40 ゲートパッド
42 ゲートフィンガー
50 金属層
52、54、56 レジスト
100、200、300 半導体装置
Claims (5)
- 基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、
前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、
前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、
前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、
前記ドレインフィンガーおよび前記ドレインパッドの上面は、それぞれ端部と中央部を有し、
前記端部における前記ドレインフィンガーおよび前記ドレインパッドの上面の高さは、前記中央部における高さに対し大きく、
前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続し、前記中央部から前記端部に延在して形成され、かつ前記端部の一部は前記絶縁膜と接している半導体装置。 - 基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、
前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、
前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、
前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、
前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成され、
前記半導体層の上面に接してオーミック電極が形成され、
前記ドレインフィンガーおよび前記ソースフィンガーは前記オーミック電極に接して形成され、
前記ドレインパッドは前記半導体層の上面に接して形成されてなる半導体装置。 - 基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、
前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、
前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、
前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、
前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成され、
前記ドレインフィンガーおよび前記ドレインパッドは、メッキで形成されてなり、その算術平均粗さは0.1μm以上0.3μm以下である、半導体装置。 - 基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、
前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、
前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、タンタルおよびアルミニウムのいずれかからなる金属層と、
前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、
前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成されてなる半導体装置。 - 前記窒化シリコンの屈折率は2.3以上である請求項1から請求項4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188825A JP6801840B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188825A JP6801840B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056246A JP2018056246A (ja) | 2018-04-05 |
JP6801840B2 true JP6801840B2 (ja) | 2020-12-16 |
Family
ID=61837068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016188825A Active JP6801840B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6801840B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112019007079B4 (de) | 2019-03-25 | 2023-06-22 | Mitsubishi Electric Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
-
2016
- 2016-09-27 JP JP2016188825A patent/JP6801840B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056246A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9653592B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
JP6705592B2 (ja) | 半導体装置の製造方法 | |
US11881479B2 (en) | Nitride semiconductor device | |
JP5433175B2 (ja) | 半導体装置 | |
JP6725109B2 (ja) | 半導体装置 | |
JP2017123432A (ja) | 半導体装置 | |
KR102184252B1 (ko) | 반도체 장치 | |
US11626323B2 (en) | Semiconductor device | |
JP6874928B2 (ja) | 半導体装置 | |
US9564504B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
TWI819195B (zh) | 場效電晶體及半導體裝置 | |
JP6801840B2 (ja) | 半導体装置 | |
JP6179445B2 (ja) | 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法 | |
CN104051518A (zh) | 形成hemt半导体装置及其结构的方法 | |
US11171005B2 (en) | Semiconductor device manufacturing method | |
JP6029060B2 (ja) | 半導体装置 | |
JP6699867B2 (ja) | 半導体装置 | |
JP6776501B2 (ja) | 半導体装置の製造方法 | |
TW201842583A (zh) | 半導體裝置 | |
US20160260676A1 (en) | Semiconductor device having guard metal that suppress invasion of moisture | |
CN118103990A (zh) | 氮化物基半导体器件及其制造方法 | |
JP2013211484A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20190821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6801840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |