JP6799134B2 - 素子構造体の製造方法 - Google Patents

素子構造体の製造方法 Download PDF

Info

Publication number
JP6799134B2
JP6799134B2 JP2019501332A JP2019501332A JP6799134B2 JP 6799134 B2 JP6799134 B2 JP 6799134B2 JP 2019501332 A JP2019501332 A JP 2019501332A JP 2019501332 A JP2019501332 A JP 2019501332A JP 6799134 B2 JP6799134 B2 JP 6799134B2
Authority
JP
Japan
Prior art keywords
layer
substrate
resin material
film
inorganic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019501332A
Other languages
English (en)
Other versions
JPWO2018155425A1 (ja
Inventor
健介 清
健介 清
信 青代
信 青代
高橋　明久
明久 高橋
貴浩 矢島
貴浩 矢島
裕子 加藤
裕子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2018155425A1 publication Critical patent/JPWO2018155425A1/ja
Application granted granted Critical
Publication of JP6799134B2 publication Critical patent/JP6799134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、素子構造体の製造方法に関し、特に、酸素、水分等からデバイス等を保護する積層構造を有する素子構造体と、素子構造体の製造方法を用いる好適な技術に関する。
本願は、２０１７年２月２１日に日本に出願された特願２０１７−０３０３１６号に基づき優先権を主張し、その内容をここに援用する。
水分あるいは酸素等により劣化しやすい性質を有する化合物を含む素子として、例えば、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子等が知られている。このような素子については、化合物を含む層と、この層を被覆する保護層とが積層された積層構造を形成することによって、素子内への水分等の侵入を抑制する試みがなされている。例えば、下記特許文献１には、上部電極層の上に、無機膜と有機膜との積層膜で構成された保護膜を有する発光素子が記載されている。
日本国特開２０１３−７３８８０号公報
しかしながら、水蒸気等に対するバリア性を有する無機膜のカバレッジ特性（段差被覆性）は比較的低く、デバイス層を有する基板表面に凹凸があると、無機膜が当該凹凸を十分に被覆することができない。例えば、基板表面に形成された凹凸の境界部が無機膜で被覆されない被覆不良が生じるおそれがある。このような無機膜の被覆不良が発生すると、被覆不良が発生した箇所からの水分の侵入を阻止することができなくなるため、十分なバリア性を確保することが困難となる。
本発明は、上記の事情に鑑みてなされたもので、以下の少なくとも一つの目的を達成しようとするものである。
１．薄膜封止におけるバリア特性の低下を防止すること。
２．保護膜における水蒸気等に対するバリア性を確実に向上できること。
３．水蒸気等に対するバリア性を高めることができる素子構造体と、素子構造体の製造方法を提供すること。
本発明の一態様に係る素子構造体の製造方法は、凹凸がある基板に、有機物からなる樹脂材を、少なくとも凸部と平坦部との境界部の周辺が前記平坦部より厚くなるように形成する樹脂材形成工程と、前記凸部と前記平坦部との前記境界部の周辺に位置する前記樹脂材の一部を残存させ、前記平坦部の該樹脂材を除去し、前記境界部の周辺に前記樹脂材を偏在させる樹脂材エッチング工程と、を含み、前記樹脂材エッチング工程は、前記樹脂材をエッチング処理する条件のうち、特定の条件の変化を検出し、検出された検出結果を該エッチング処理の終点として用いることにより上記課題を解決した。
本発明の一態様において、前記特定の条件の変化は、前記基板に印加するバイアス電圧の変化であることがより好ましい。
本発明の一態様は、前記樹脂材エッチング工程の後、前記樹脂材が残存している前記基板上に無機材料からなる無機材料層を形成する無機膜形成工程をさらに含むことが可能である。
本発明の一態様に係る素子構造体の製造方法によれば、樹脂材の除去を正確に行うことが可能となり、これより下層に不要なダメージを与えることなく、樹脂材の不必要な部分を除去して、必要な部分のみ局在化させることが容易に可能となる。
本発明の一態様において、前記特定の条件の変化は、前記基板に印加するバイアス電圧の変化であるため、基板上の樹脂材の不必要部分が除去されたと正確に判断して、エッチング処理を終了し、正確に平坦部の樹脂材を除去することができる。このため、成膜工程に要する時間を短縮し、膜特性を安定させて、膜特性の変動を防ぐことが可能となる。
本発明の一態様は、前記樹脂材エッチング工程の後、前記樹脂材が残存している前記基板上に無機材料からなる無機材料層を形成する無機膜形成工程をさらに含むため、基板凸部に不要なダメージを与えることなく、樹脂材の不必要な部分を除去して、必要な部分のみ局在化させた後、無機材料層によって封止することが容易に可能となる。
本発明の一態様によれば、素子構造体において、水蒸気等に対するバリア性を高めることができるという効果を奏する。
本発明の一態様によれば、樹脂膜を過不足なくエッチングすることができる。樹脂材を必要な部分のみに残存させることができるため、残存した樹脂材の上に形成される無機膜のシール性が向上する。
本発明の第１実施形態に係る素子構造体の製造方法を行う製造装置を示す概略模式図である。 本発明の第１実施形態に係る素子構造体の製造方法を行う製造装置の樹脂成膜部を示す模式断面である。 本発明の第１実施形態に係る素子構造体の製造方法を行う製造装置の局在化処理部を示す模式断面である。 本発明の第１実施形態に係る素子構造体を示す概略断面図である。 本発明の第１実施形態に係る素子構造体を示す平面図である。 上記素子構造体の要部の拡大断面図である。 本発明の第１実施形態に係る素子構造体の製造方法における工程を示す工程図である。 本発明の第１実施形態に係る素子構造体の製造方法における工程を示す工程図である。 本発明の第１実施形態に係る素子構造体の製造方法における工程を示す工程図である。 本発明の第１実施形態に係る素子構造体の製造方法における工程を示す工程図である。 本発明の第１実施形態に係る素子構造体の製造方法における工程を示す工程図である。 本発明の第１実施形態に係る素子構造体の製造方法によって製造される素子構造体の構成の変形例を示す概略断面図である。 本発明の第１実施形態に係る素子構造体の製造方法によって製造される素子構造体の構成の変形例を示す概略断面図である。 本発明の第１実施形態に係る素子構造体の製造方法によって製造される素子構造体の構成の変形例を示す概略断面図である。 本発明の第１実施形態に係る素子構造体の製造方法におけるエッチング処理でのバイアス電圧を示すグラフである。
以下、本発明の第１実施形態に係る素子構造体の製造装置を、図面に基づいて説明する。
図１は、本実施形態に係る素子構造体の製造方法における製造装置を示す概略模式図である。図２は、本実施形態に係る樹脂成膜部を示す概略模式図である。図３は、本実施形態に係る素子構造体の製造装置の局在化処理部を示す概略模式図であり、図１において、符号１０００は、素子構造体の製造装置である。
本実施形態に係る素子構造体の製造装置１０００は、後述するように、有機ＥＬ素子などの素子構造体の製造を行う。製造装置１０００は、図１に示すように、第一層形成部２０１と、樹脂成膜部１００と、局在化処理部２０２と、第二層形成部２０３と、有機ＥＬ層となる機能層を形成する機能層形成部２０４と、コア室２００と、外部に接続されたロードロック室２１０と、を有する。コア室２００は、第一層形成部２０１、樹脂成膜部１００、局在化処理部２０２、第二層形成部２０３、機能層形成部２０４、及びロードロック室２１０に連結されている。
ロードロック室２１０の内部には、他の装置等から素子構造体の製造装置１０００に搬送された基板が挿入される。コア室２００には、例えば、図示しない基板搬送ロボットが配置される。これにより、コア室２００と、それぞれの第一層形成部２０１、樹脂成膜部１００、局在化処理部２０２、第二層形成部２０３、機能層形成部２０４、ロードロック室２１０との間で基板の搬送が可能になる。このロードロック室２１０を介して素子構造体の製造装置１０００の外側へ基板を搬送することが可能である。コア室２００、各成膜室１００，２０１，２０２，２０３，２０４、ロードロック室２１０は、それぞれ、図示しない真空排気システムが接続された真空チャンバを構成する。
上記構成を有する素子構造体の製造装置１０００を用いて素子構造体１０の製造を行うことにより、各製造工程をオートメーション化できるとともに、同時に複数の成膜室を用いて効率的に製造を行うことができ、生産性を高めることが可能となる。
第一層形成部２０１は、後述する素子構造体１０において、基板２の一面側２ａに配された機能層３を被覆するとともに、局所的な凸部を有する、シリコン窒化物（ＳｉＮｘ）等の無機材料からなる第一層４１を形成する。第一層形成部２０１は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により第一層４１を成膜する成膜室である。
機能層形成部２０４は、後述する素子構造体１０において、機能層３を形成する。なお、機能層形成部２０４は、ロードロック室２１０の外側に設けることもできる。
第二層形成部２０３は、後述する素子構造体１０において、第一層４１および樹脂材５１を被覆するように、第一層４１と同様に無機材料からなる第二層４２を形成する成膜室である。なお、第二層４２と第一層４１とが同一材料からなる場合には、第二層形成部２０３と第一層形成部２０１とを同一の構成とする、もしくは、一つの成膜室（共通の成膜室）を使用して第二層４２と第一層４１を形成することもできる。
さらに、第二層形成部２０３と第一層形成部２０１のいずれか、または、共通の成膜室が、プラズマＣＶＤ装置で構成される場合、この形成部２０１、２０３や成膜室は、上述した機能だけでなく、後述する局在化処理部２０２の機能を兼ね備えることができる。例えば、プラズマＣＶＤ装置に樹脂膜が形成された基板を搬入し、酸化性ガスを導入してプラズマを発生させることにより、樹脂膜をエッチングし樹脂膜を局在化して樹脂材を形成することができる。その後、そのままプラズマＣＶＤ装置内で第二層４２を形成することもできる。
樹脂成膜部１００は、気化した樹脂材料を樹脂成膜部１００の内部に供給して、第一層４１上に、樹脂材料からなる樹脂材料膜５ａを形成し、樹脂材料膜５ａを硬化して樹脂膜５を形成する成膜室である。
樹脂成膜部１００は、図２に示すように、内部空間が減圧可能なチャンバ１１０と、気化した樹脂材料をチャンバ１１０に供給する気化器３００と、を有する。
チャンバ１１０の内部空間は、後述するように、上部空間１０７、下部空間１０８から構成されている。
チャンバ１１０には、不図示の真空排気装置（真空排気手段、真空ポンプ等）が接続され、真空排気装置は、チャンバ１１０の内部空間が真空雰囲気となるように、内部空間のガスを排気できるように構成されている。
チャンバ１１０の内部空間には、シャワープレート１０５が配されており、チャンバ１１０内においてシャワープレート１０５より上側が上部空間１０７を構成する。チャンバ１１０の最上部には、紫外光を透過可能な部材からなる天板１２０が設けられ、天板１２０の上側には紫外光の照射装置１２２（照射手段、ＵＶランプ等）が配されている。
ここで、シャワープレート１０５も紫外光を透過可能な部材で形成されていることにより、照射装置１２２から上部空間１０７へ導入された紫外光は、さらにシャワープレート１０５を通過し、シャワープレート１０５の下側に位置する下部空間１０８へ進行可能である。これにより、後述する基板Ｓ上に形成されたアクリル材料膜５ａ（樹脂材料膜）に対して、成膜後に紫外光を照射し、アクリル材料膜を硬化させアクリル樹脂膜５（樹脂膜）を形成することが可能である。
チャンバ１１０内においてシャワープレート１０５より下側に位置する下部空間１０８には、アクリル膜が形成される基板Ｓを載置するステージ１０２（基板保持部）が配されている。
チャンバ１１０には、不図示の加温装置が配されている。上部空間１０７及び下部空間１０８を構成するチャンバ１１０の内壁面の温度は、樹脂材料の気化温度以上、好ましくは４０〜２５０℃程度となるように、加温装置によって制御される。樹脂材料膜が形成される基板Ｓの温度は、基板Ｓを載置するステージ１０２（基板保持部）に内蔵された冷却装置１０２ａにより制御され、樹脂材料の気化温度以下、好ましくは零度（０℃）以下、例えば、―３０〜０℃程度に制御される。
チャンバ１１０の上部空間１０７は、配管１１２及びバルブ１１２Ｖを介して、気化器３００と連通している。これにより、気化器３００は、チャンバ１１０の上部空間１０７に対して、気化された樹脂材料を供給可能である。気化器３００は、気化槽１３０と、吐出部１３２と、樹脂材料の原料容器１５０と、を有する。樹脂材料の原料は、配管１４０及びバルブ１４０Ｖを介して気化槽１３０へ供給される。気化器３００は、気化槽１３０の内部空間に向けて、吐出部１３２から樹脂材料を噴霧し加熱することにより、気化された樹脂材料を生成する。
上述した構成を有する樹脂成膜部１００において、気化槽１３０で気化された樹脂材料は、気化槽１３０からチャンバ１１０の上部空間１０７へ導入される。さらにシャワープレート１０５に設けられた多数の微細孔（不図示）を通じて、気化された樹脂材料は、上部空間１０７から下部空間１０８へ進行し、基板Ｓの成膜面（図１２において上面）に達する。
基板Ｓの成膜面上に、マスク（不図示）を配置することにより、マスクに設けられた開口部（不図示）に通じて、気化された樹脂材料が基板Ｓに付着する。その際、本発明の実施形態に係る製造装置においては、基板Ｓの温度が、基板Ｓを載置するステージ１０２に内蔵された冷却装置１０２ａにより、樹脂材料の気化温度以下に制御されているので、良好な膜質の樹脂材料膜５ａが基板Ｓ上に形成可能である。
ゆえに、本実施形態に係る樹脂成膜部１００においては、基板Ｓを載置する支持台であるステージ１０２が、基板Ｓを零度以下の温度帯域に保持する、温度制御装置である冷却装置１０２ａを内蔵している。
樹脂成膜部１００は、例えば、気化温度４０〜２５０℃程度の紫外線硬化型アクリル樹脂の原料の樹脂材料の成膜と、成膜された樹脂材料膜５ａの硬化のための紫外線照射とを同一のチャンバ１１０内で可能とするように構成されている。これにより、いずれの処理工程も同一の装置構成で行うことが可能となり、生産性を向上させることができる。
なお、図２に示した樹脂成膜部１００は、本発明の実施形態の一例である。基板Ｓを載置する支持台であるステージ１０２が、基板Ｓを樹脂材料の凝縮温度以下、例えば、零度以下の温度帯域に保持する、温度制御装置である冷却装置１０２ａを内蔵していれば、他の構成が採用されてもよい。
例えば、気化された樹脂材料が基板Ｓに向けて面内均一に進行可能（流動可能）であれば、チャンバ１１０の内部空間にシャワープレート１０５を配置する必要はない。
樹脂材料を成膜後、樹脂材料膜に紫外光を照射し、樹脂材料膜５ａを光重合して硬化し、樹脂膜を形成した後、マスクＭを除去して基板Ｓを局在化処理部２２０へ移動する。
局在化処理部２０２の構成としては、ドライエッチング処理装置、特に、プラズマエッチング処理装置の構成を採用することができる。
局在化処理部２０２は、図３に示すように、平行平板型のプラズマ処理装置である。具体的に、局在化処理部２０２は、チャンバ２２２内と、チャンバ２２２内に設けられ基板Ｓを載置する電極２２６と、チャンバ２２２内にエッチングガスを導入するガス導入管２２３と、エッチングガスにエネルギー源として高周波を供給する高周波電源２２４および、この高周波電源２２４に接続されたアンテナ２２５と、チャンバ２２２内の電極２２６にバイアス電圧を印加する高周波電源２２７と、チャンバ２２２内の圧力を一定に維持するための圧力制御バルブ２２８と、バイアス電圧センサ２２９と、を有する。
プラズマ処理装置２０２で局在化処理をするために、まず、チャンバ２２２内にガス導入管２２３からエッチングガスを導入する。このエッチングガスにエネルギー源として高周波電源２２４によって発生した高周波を、アンテナ２２５を介して、チャンバ２２２内に入射する。上記エッチングガスにこの高周波が照射されプラズマが生成される。チャンバ２２２内の電極２２６に高周波電源２２７からバイアス電圧を印加し、その電極２２６に載置された基板Ｓに上記プラズマ中に存在するイオンが引き込まれると、その基板Ｓの表面に形成された樹脂膜５がエッチングされる。
ここで、酸素等のエッチングガスから生じさせたプラズマ中のイオンによって樹脂膜５を異方性エッチングする。
なお、上述の第一層形成部２０１や第二層形成部２０３がスパッタ装置またはプラズマＣＶＤ装置を有する場合、この形成部２０１、２０３は、成膜機能を有するだけでなく、局在化処理部２０２の機能を兼ね備えることができる。この場合、例えば、第一層形成部２０１、第二層形成部２０３、及び局在化処理部２０２として、同一の処理装置を使用することが可能である。
局在化処理部２０２においては、例えば、エッチングガスとして酸素を用いるプラズマエッチングにより、基板Ｓに形成された樹脂膜５の大部分が除去される。このプラズマ処理は、樹脂膜５の膜厚とエッチングレートから基板Ｓ上の樹脂膜５の不必要部分が除去される処理時間を算出して、この時間にしたがって所定の処理時間行うことができる。
さらに、本実施形態における局在化処理部２０２において、バイアス電圧センサ２２９は、高周波電源２２７から電極２２６に印加するバイアス電圧Ｖｐｐを測定し、測定値の変化によって、基板Ｓ上の樹脂膜５の不必要部分が除去されたと判断し、その判断結果（検出結果）をエッチング処理の終点として用いる検出装置である。
本実施形態における局在化処理部２０２において、局在化処理中にバイアス電圧センサ２２９によって測定したバイアス電圧Ｖｐｐは、図１５に示すように、処理開始直後は、処理時間の経過とともに上昇する。また、エッチングレートから算出した基板Ｓ上の有機薄膜５の不必要部分が除去されるバイアス電圧Ｖｐｐを１００％とした際に、図１５に示すように、９７％程度で、バイアス電圧Ｖｐｐが一時的に一定値となる。さらに、エッチングを行うと、バイアス電圧Ｖｐｐは上昇し、その後一定となる。
これは、プラズマ処理によって、基板Ｓ上の有機薄膜５の不必要部分が除去されたことにともない、バイアス電圧Ｖｐｐが大きく変動したと考えられる。つまり、バイアス電圧Ｖｐｐが大きく変動した時点の前後で、樹脂膜５の有無状態が変化している。すなわち、樹脂膜５の平坦部分などの広い面積の部分で樹脂膜５が除去されている時間と、広い面積の平坦部分の除去が終了し、樹脂材が局在し、ほとんどエッチングさない時間とで、バイアス電圧Ｖｐｐが変化する。これは、多くエッチングされている間はプラズマ中にエッチングで発生したガス等が多く含まれるためプラズマ密度が高くなりバイアス電圧が上がりにくいためと考えられる。
本発明者らは、上述した現象を検証するために、プラズマエッチングにおけるバイアス電圧Ｖｐｐが大きく変動した時点の前後での樹脂膜５（アクリル膜）の有無をＳＥＭ画像により確認した。この結果、バイアス電圧Ｖｐｐが大きく変動した時点の前では、樹脂膜５（アクリル膜）が基板Ｓの平坦な表面部分に存在していることが確認できた。また、バイアス電圧Ｖｐｐが大きく変動した時点の後では、樹脂膜５（アクリル膜）が、局在化させて残す部分を除き、基板Ｓの表面のほとんどの部分で存在していなかった。この結果から、バイアス電圧Ｖｐｐ値の短時間における増加変動によって、基板Ｓ上の樹脂膜５の不必要部分が除去されエッチング処理の終点として判断することができる。すなわち、一時的に一定となった後、バイアス電圧Ｖｐｐが上昇した地点もしくは、その後一定時間内をエッチング処理の終点とすることができる。
以下、本実施形態に係る素子構造体の製造装置１０００で製造される素子構造体１０について説明する。
図４は、本実施形態に係る素子構造体を示す概略断面図である。図５は、図４の素子構造体を示す平面図である。図６は、素子構造体の要部を示す拡大図である。各図においてＸ軸、Ｙ軸及びＺ軸方向は相互に直交する３軸方向を示しており、本実施形態ではＸ軸及びＹ軸方向は相互に直交する水平方向、Ｚ軸方向は鉛直方向を示している。
本実施形態に係る素子構造体１０は、デバイス層３（機能層）を含む基板２と、基板２の表面２ａに形成され機能層３を被覆するとともに、局所的な凸部を有する、シリコン窒化物（ＳｉＮｘ）等の無機材料からなる第１の無機材料層４１（第一層）と、第１の無機材料層４１を被覆するように、第一層４１と同様に第２の無機材料層４２（第二層）とを備える。本実施形態において素子構造体１０は、有機ＥＬ発光層を有する発光素子で構成される。
基板２は、表面２ａ（第１の面）と裏面２ｃ（第２の面）とを有し、例えば、ガラス基板、プラスチック基板等で構成される。基板２の形状は、特に限定されず、本実施形態では矩形状に形成される。基板２の大きさ、厚み等は、特に限定されず、素子サイズの大きさに応じて、適宜の大きさ、厚みを有する基板が用いられる。本実施形態では、一枚の大型基板Ｓ上に作製された同一素子の集合体から複数の素子構造体１０が作製される。
デバイス層３（機能層）は、上部電極及び下部電極を含む有機ＥＬ発光層で構成される。このような構成以外にも、デバイス層３は、液晶素子における液晶層や発電素子における発電層等のような、水分、酸素等により劣化しやすい性質の材料を含む種々の機能素子で構成されてもよい。
デバイス層３は、基板２の表面２ａの所定領域に成膜される。デバイス層３の平面形状は、特に限定されず、本実施形態では略矩形状に形成されるが、このような形状以外にも、円形状、線形状等の形状が採用されてもよい。デバイス層３は、基板２の表面２ａに配置される例に限られず、基板２の表面２ａ及び裏面２ｃのうち少なくとも一方の面に配置されていればよい。
第１の無機材料層４１（第一層）は、デバイス層３が配置される基板２の面２ａに設けられ、デバイス層３の表面３ａ及び側面３ｓを被覆する凸部を構成する。第１の無機材料層４１は、基板２の表面２ａから図６における上方へ突出する立体構造を有する。
第１の無機材料層４１は、水分や酸素からデバイス層３を保護することが可能な無機材料で構成される。本実施形態において第１の無機材料層４１は、水蒸気バリア特性に優れたシリコン窒化物（ＳｉＮｘ）で構成されるが、この材料に限定されない。シリコン酸化物やシリコン酸窒化物等の他のシリコン化合物、あるいは酸化アルミニウム等の水蒸気バリア性を有する他の無機材料で、第１の無機材料層４１が構成されてもよい。
第１の無機材料層４１は、例えば、適宜のマスクを用いて基板２の表面２ａに成膜される。本実施形態では、デバイス層３を収容できる大きさの矩形開口部を有するマスクを用いて第１の無機材料層４１が成膜される。成膜方法は、特に限定されず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等が適用可能である。第１の無機材料層４１の厚みは、特に限定されず、例えば、２００ｎｍ〜２μｍである。
第２の無機材料層４２（第二層）は、第１の無機材料層４１と同様に、水分や酸素からデバイス層３を保護することが可能な無機材料で構成され、第１の無機材料層４１の表面４１ａ及び側面４１ｓを被覆するように基板２の表面２ａに設けられる。本実施形態において第２の無機材料層４２は、水蒸気バリア特性に優れたシリコン窒化物（ＳｉＮｘ）で構成されるが、この材料に限定されない。シリコン酸化物やシリコン酸窒化物等の他のシリコン化合物、あるいは酸化アルミニウム等の水蒸気バリア性を有する他の無機材料で、第２の無機材料層４２が構成されてもよい。
第２の無機材料層４２は、例えば、適宜のマスクを用いて基板２の表面２ａに成膜される。本実施形態では、第１の無機材料層４１を収容できる大きさの矩形開口部を有するマスクを用いて第２の無機材料層４２が成膜される。成膜方法は、特に限定されず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等が適用可能である。第２の無機材料層４２の厚みは、特に限定されず、例えば、２００ｎｍ〜２μｍである。
本実施形態に係る素子構造体１０は、第１の樹脂材５１をさらに有する。第１の樹脂材５１は、第１の無機材料層４１（凸部）の周囲に偏在する。本実施形態において第１の樹脂材５１は、第１の無機材料層４１と第２の無機材料層４２との間に介在し、第１の無機材料層４１の側面４１ｓと基板２の表面２ａとの境界部２ｂに偏在する。第１の樹脂材５１は、境界部２ｂ付近に形成された第１の無機材料層４１と基板表面２ａとの間の間隙Ｇ（図６）を充填する機能を有する。
図６では、素子構造体１０における境界部２ｂの周辺構造を拡大して示している。第１の無機材料層４１は、無機材料のＣＶＤ膜あるいはスパッタ膜で形成されるため、デバイス層３を含む基板２の凹凸構造面に対するカバレッジ特性が比較的低い。その結果、図６に示すようにデバイス層３の側面３ｓを被覆する第１の無機材料層４１は、基板表面２ａ付近でカバレッジ特性が低下し、被覆膜厚が極度に小さいか、被覆膜が存在しない状態になるおそれがある。
そこで本実施形態では、上述のような第１の無機材料層４１の周辺の被覆不良領域に第１の樹脂材５１を偏在させることで、当該被覆不良領域からデバイス層３内部への水分や酸素の侵入を抑制するようにしている。また、第２の無機材料層４２の成膜時には、第１の樹脂材５１が第２の無機材料層４２の下地層として機能することで、第２の無機材料層４２の適正な成膜を可能とし、第１の無機材料層４１の側面４１ｓを所望の膜厚で適切に被覆することが可能となる。
第１の樹脂材５１の形成方法は、噴霧気化によって気化した樹脂材料が、基板表面２ａに供給され凝縮して樹脂材料膜５ａを形成し、樹脂材料膜５ａを硬化して樹脂膜５を形成した後、不要部分を除去する局在化工程により形成される。
以下、本実施形態に係る素子構造体の製造装置による素子構造体の製造方法について説明する。
図７〜図１１は、本実施形態に係る素子構造体の製造方法における第１の樹脂材５１の形成方法を模式的に示す工程図である。
（デバイス層の形成工程例）
まず、図１に示す素子構造体の製造装置１０００において、ロードロック室２１０からコア室２００に搬入された基板Ｓは、図示しない基板搬送ロボットによりコア室２００から機能層形成部２０４に搬送される。この機能層形成部２０４において基板Ｓ上の所定の領域にデバイス層３（機能層）を形成する。
本実施形態において、機能層３となる領域としては、基板Ｓ上における複数箇所の領域、例えば、Ｘ軸方向及びＹ軸方向にそれぞれ２箇所ずつ所定間隔で配列された４箇所の領域や、単数の機能層３となる領域が用いられる。
デバイス層３の形成方法は、特に限られず、デバイス層３の材料、構成等によって適宜選択することが可能である。例えば、基板Ｓを機能層形成部２０４の成膜室等へ搬送し、基板Ｓ上へ所定の材料の蒸着、スパッタ等を行い、さらにパターン加工等することで、基板Ｓ上の所定の領域上に所望のデバイス層３を形成することができる。パターン加工の方法は、特に限られず、例えば、エッチング等を採用することが可能である。
なお、素子構造体の製造装置１０００の具体的な構成については、図１において詳細な説明を省いている。機能層形成部２０４が多数の処理室からなり、互いに隣り合う処理室の間で基板Ｓの搬送が可能な搬送装置を有する構成を採用することができる。あるいは、真空装置ではない構成を採用することもできる。つまり、ロードロック室２１０を介する必要はなく、素子構造体の製造装置１０００の外部での基板Ｓに対する処理を可能とすることもできる。
（第一層の形成工程例）
次に、デバイス層３が形成された基板Ｓは、図示しない基板搬送ロボットにより機能層形成部２０４から搬出されて、コア室２００を介して第一層形成部２０１に搬入される。
第一層形成部２０１においては、デバイス層３を被覆するように、デバイス層３の領域を含む基板Ｓ上の所定の領域に第１の無機材料層４１（第一層）を形成する。これにより、デバイス層３を被覆した第１の無機材料層４１が、図７に示すように、基板Ｓ上で凸部を有するように形成される。
本工程では、例えば、第１の無機材料層４１の領域に対応する個数の開口を有するマスクを用いて、例えば、窒化ケイ素からなる第１の無機材料層４１を保護層の一部として形成してもよい。
ここで、第一層形成部２０１は、ＣＶＤ処理装置、または、スパッタ処理装置を有する構成とすることができる。また、図示はしないが、第一層形成部２０１の成膜室には、基板Ｓを配置するためのステージと、基板Ｓ上に配置されるマスクと、マスクを支持し、ステージ上の基板Ｓに対してマスクの位置合わせ等を行うマスクアライメント装置、成膜材料供給装置等が設置される。
デバイス層３が形成された基板Ｓは、コア室２００に配置された基板搬送ロボット等により、第一層形成部２０１のステージ上に配置される。マスクアライメント装置等によって、マスクの開口を介してデバイス層３が露出するように基板Ｓ上の所定位置にマスクが配置される。
そして、例えば、ＣＶＤ法により、窒化ケイ素等からなる第１の無機材料層４１が、デバイス層３を被覆するように形成される。なお、第１の無機材料層４１の形成方法はＣＶＤ法に限られず、例えば、スパッタ法を採用することもできる。この場合に、第一層形成部２０１はスパッタリング装置を有するように構成される。
（樹脂材の形成工程例〜成膜工程）
次に、凸部を有する第１の無機材料層４１が形成された基板Ｓは、図示しない基板搬送ロボットにより第一層形成部２０１から搬出されて、コア室２００を介して樹脂成膜部１００に搬入される。
樹脂成膜部１００は、第１の無機材料層４１の形成された基板Ｓに、樹脂材料膜５ａを形成する工程と、樹脂材料膜５ａを硬化して樹脂膜５を形成する工程と、を行う。本工程では、まず、樹脂成膜部１００を用いて、例えば、紫外線硬化型アクリル樹脂の材料からなる樹脂材料膜５ａを形成する。
樹脂成膜部１００においては、まず、樹脂成膜部１００に搬入された基板Ｓがステージ１０２上に載置される。基板Ｓがチャンバ１１０内に搬入される前においては、チャンバ１１０内の気体は真空排気装置により排気され、チャンバ１１０内が真空状態に維持されている。また、基板Ｓがチャンバ１１０内に搬入される時には、チャンバ１１０の真空状態が維持されている。
このとき、チャンバ１１０は、加温装置により、少なくとも上部空間１０７（ＵＳ）および下部空間１０８の内面側の温度が、樹脂材料の気化温度以上となるように設定される。同時に、ステージ１０２上に配置された基板Ｓは、基板冷却装置１０２ａにより、ステージ１０２とともに樹脂材料の気化温度よりも低い温度に冷却される。
また、ヒータ１１２ｄにより、樹脂材料供給管１１２（第一配管）を樹脂材料の気化温度以上に加温した状態とする。
次いで、ステージ１０２上に配置された基板Ｓ上には、図示しないマスクが、マスク載置装置等によって、基板Ｓ上の所定位置へ配置される場合がある。
次いで、マスクアライメント状態、チャンバ１１０内の雰囲気、チャンバ１１０内壁温度、基板Ｓの温度等の条件が所定の状態になった後、気化器３００において気化した樹脂材料をチャンバ１１０に供給する。
気化器３００から供給された気化した樹脂材料は、上部空間１０７からシャワープレート１０５を介して下部空間１０８内に供給される。
下部空間１０８では、シャワープレート１０５によって基板Ｓの全面にほぼ均等に供給された気化された樹脂材料が、図８に示すように、基板表面２ａで凝縮して液状膜５ａとなる。基板表面２ａで凝縮した液状膜５ａにおいて、基板表面２ａ上で劣角を有する角部、凹部、隙間部等では、表面張力により、液状膜５ａの膜厚が厚くなる。
このとき、液状膜５ａは、図示していないマスクによって、凸部４１に近い部分（近傍の位置）といった領域のみに形成されるようにしてもよい。なお、樹脂材料の滴状化および成膜レートを勘案して、気化器３００から供給される樹脂材料の供給量を制御することが好ましい。基板Ｓの表面において滴状化した樹脂材料は、毛細管現象により微細な隙間に入り込み、または、樹脂材料の表面張力によってさらに凝集するため、基板Ｓ上における微細な凹凸を平滑化しながら液状膜５ａ（樹脂材料膜）を形成することが可能となる。これにより、基板表面２ａ上で劣角を有する角部、凹部、隙間部等では、液状膜５ａの膜厚が厚くなる。特に、第１の無機材料層４１の側面４１ｓと基板２の表面２ａとの境界部２ｂにおける微細な隙間を液状膜５ａで埋めることができる。
また、気化した樹脂材料の一部は、チャンバ１１０内壁等の表面にも付着するが、加温された内壁等において凝縮せずに再気化する。
所定の処理時間が経過して、基板Ｓの表面に所定の厚みの液状の樹脂材料膜５ａが形成された後、気化器３００からの樹脂材料の供給が停止される。続いて、チャンバ１１０内の真空雰囲気を維持しながら、ＵＶ照射装置１２２から紫外線を基板Ｓの表面に照射する。照射された紫外線は、石英等の紫外線透過材料からなる天板１２０およびシャワープレート１０５を透過してチャンバ１１０内の基板Ｓ上に到達する。
チャンバ１１０内において基板Ｓに向けて照射された紫外線の一部は基板Ｓの表面に入射して、基板Ｓの表面に形成された樹脂材料からなる液状膜５ａ（樹脂材料膜）に光重合反応が生じて、液状膜５ａが硬化する。図９に示すように、基板Ｓの表面に樹脂膜５が形成される。本実施形態ではアクリル樹脂の薄膜が形成される。次いで、図示しないマスクが、マスク載置装置等によって、基板Ｓ上となる成膜位置から、退避位置へ移動される。
（樹脂材の形成工程例〜局在化工程）
次に、樹脂膜５が形成された基板Ｓは、図示しない基板搬送ロボットにより樹脂成膜部１００から搬出されて、コア室２００を介して局在化処理部２０２に搬入される。
ここで、局在化処理部２０２は、上述したように、図３に示す構成を有する。局在化処理部２０２においては、プラズマエッチング処理を行う。ここで、酸素等のエッチングガスから生じさせたプラズマ中のイオンによって樹脂膜５を異方性エッチングする。このとき、イオンは、電極上の基板Ｓへ向けて異方的に引き込まれる。このため、電極へ印加するバイアス電圧Ｖｐｐの変動を検出することにより、検出されたバイアス電圧Ｖｐｐの変化（検出結果）によって、基板Ｓ上の樹脂膜５がほとんど除去されたと判断して、エッチング処理の終点として処理を終了する。
なお、上述の第一層形成部２０１や第二層形成部２０３がスパッタ装置またはプラズマＣＶＤ装置を有する場合、この形成部２０１、２０３は、成膜機能を有するだけでなく、局在化処理部２０２の機能を兼ね備えることができる。この場合、例えば、第一層形成部２０１、第二層形成部２０３、及び局在化処理部２０２として、同一の処理装置を使用することが可能である。
このドライエッチング処理により基板Ｓ上に残った第１の樹脂材５１は、図１１に示すように、第１の無機材料層４１の側面４１ｓと基板２の表面２ａとの境界部２ｂに局在化する（局所的に存在する）。さらに、第１の樹脂材５１は、第１の無機材料層４１表面の微細な凹凸を平滑化可能な部分に偏在する。
（第二層の形成工程例）
第１の樹脂材５１が局在して形成された基板Ｓは、図示しない基板搬送ロボットにより局在化処理部２０２から搬出されて、コア室２００を介して第二層形成部２０３に搬入される。
第二層形成部２０３においては、第１の樹脂材５１が形成された第１の無機材料層４１を被覆するように、凸部を含む基板Ｓ上の所定の領域に第２の無機材料層４２（第二層）を形成する。
本工程では、第１の無機材料層４１と同様に、第２の無機材料層４２の領域に対応する個数の開口を有するマスクを用いて、第１の無機材料層４１と同一材料とされる、例えば、窒化ケイ素からなる第２の無機材料層４２（第二層）を形成する。これにより、第１の無機材料層４１（第一層）、第１の樹脂材５１、および第２の無機材料層４２（第二層）によってデバイス層３（機能層）を被覆し、デバイス層３を保護する保護層として機能することができる。
ここで、第二層形成部２０３は、ＣＶＤ処理装置またはスパッタ処理装置を有する構成とすることができる。
第二層形成部２０３は、上述の第一層形成部２０１と同様の装置構成を有することができる。例えば、第一層形成部２０１及び第二層形成部２０３として、同一の処理装置を使用すること、あるいは、第二層形成部２０３が第一層形成部２０１の機能を兼ね備えることが可能である。
また、第二層形成部２０３が、プラズマＣＶＤ処理装置である場合は、局在化処理部２０２の機能を兼ね備えることができる。第二層形成部２０３にて第１の樹脂材５１の局在化を行えば、局在化の後に、そのまま第２の無機材料層４２（第二層）を形成することができる。
この後、第２の無機材料層４２が形成された基板Ｓは、図示しない基板搬送ロボットにより第二層形成部２０３から搬出されて、コア室２００およびロードロック室２１０を介して素子構造体の製造装置１０００の外部に搬出される。
本実施形態に係る素子構造体の製造装置１０００は、樹脂成膜部１００で樹脂膜５を形成した後、局在化処理部２０２でプラズマエッチング処理により局在化した第１の樹脂材５１を形成する。その後、第２の無機材料層４２（第二層）を形成することにより、境界部２ｂ等、保護層としてのバリア性を要求される箇所に、第２の無機材料層４２（第二層）を確実に形成することが可能となる。しかも、検出装置とされるバイアス電圧センサ２２９によって、高周波電源２２７から電極２２６に印加するバイアス電圧Ｖｐｐを測定し、測定値の変化によって、基板Ｓ上の樹脂膜５の不必要部分が除去されたと判断する。その判断結果（検出結果）に基づき、エッチング処理を終了することにより、正確に平坦部の樹脂膜５を除去することができる。このため、成膜工程に要する時間を短縮し、膜特性を安定させて、膜特性の変動を防ぐことが可能となる。
以下、本実施形態に係る素子構造体の製造装置１０００によって製造された素子構造体の他の例について説明する。
本実施形態に係る素子構造体の製造装置１０００によって製造された本例における素子構造体１０においては、樹脂材が第１の無機材料層４１（凸部）の周囲である境界部２ｂに偏在する構造のみに限られず、例えば、境界部２ｂ以外の基板２の表面２ａや第１の無機材料層４１の表面４１ａ等に当該樹脂材料が残留していてもよい。
この場合は、第２の無機材料層４２（第二層）は、図１２に示すように第２の樹脂材５２を介して第１の無機材料層４１の上に積層される領域を有することになる。第２の樹脂材５２は、第１の無機材料層４１と第２の無機材料層４２との間に介在し、第１の樹脂材５１とは独立して第１の無機材料層４１の表面４１ａに偏在する。この場合においても、第１の無機材料層４１と第２の無機材料層４２との密着性を維持できるため、素子構造体１０のバリア特性が損なわれることはない。
以上のように本実施形態に係る素子構造体１０によれば、デバイス層３の側面が第１の無機材料層４１（第一層）および第２の無機材料層４２（第二層）により被覆されているため、デバイス層３への水分や酸素の侵入を防止することができる。
また、本実施形態によれば、境界部２ｂに第１の樹脂材５１が偏在しているため、第１の無機材料層４１あるいは第２の無機材料層４２のカバレッジ不良に伴うバリア特性の低下を防止でき、長期にわたって安定した素子特性を維持することができる。
以下、本実施形態に係る素子構造体の製造装置１０００によって製造された素子構造体の他の例について説明する。
本例に係る素子構造体２０は、図１３に示すように、第１の無機材料層４１と第２の無機材料層４２との間に介在する第２の樹脂材５２をさらに有する。第２の樹脂材５２は、第１の樹脂材５１とは独立して第１の無機材料層４１の表面に偏在する。
本例に係る素子構造体２０において、第１の無機材料層４１の表面は必ずしも平坦ではなく、例えば、成膜前（基板搬送時あるいは成膜装置への投入前）あるいは成膜時等においてパーティクルＰが膜中に混入することで凹凸が形成された場合を例示している。第１の無機材料層４１にパーティクルが混入すると、デバイス層３に対する第１の無機材料層４１のカバレッジ特性が低下し所望のバリア特性が得られなくなるおそれがある。
そこで、本例に係る素子構造体２０は、パーティクルＰの混入等により生じた第１の無機材料層４１の被覆不良部に第２の樹脂材５２が充填された構造を有する。典型的には、この第２の樹脂材５２は、第１の無機材料層４１の表面とパーティクルＰの周面との境界部３２ｂに偏在する。これにより、デバイス層３の被覆性が高まるとともに、第２の樹脂材５２が下地として機能することで第２の無機材料層４２の適正な成膜が可能となる。
第２の樹脂材５２は、第１の樹脂材５１と同様な方法で形成される。第２の樹脂材５２は、第１の樹脂材５１と同一の樹脂で構成されてもよい。この場合、第１の樹脂材５１と第２の樹脂材５２とを同一工程において同時に形成することができる。
ここで、局在化処理部２０２において、平坦部分などの樹脂材が薄く形成された部分は除去され、第１の無機材料層４１が露出する。このとき、パーティクルＰの周辺等に形成された樹脂材は、厚く形成されているため残存する。上方から素子構造体２０を鉛直方向に眺めた際、平坦部の面積はパーティクルの周辺に形成された樹脂材の面積より圧倒的に大きいため、平坦部分の薄い樹脂材が除去された後は、エッチングされる量は大幅に減少し、エッチングによる反応が急激に減少する。このとき、圧力が変化し、バイアス電圧が変化する。本例では、平坦部のエッチングが終了すると、エッチングによるガスの発生が減少し、圧力が低下し（プラズマ密度が低下し）、バイアス電圧が上昇すると考えられる。
このとき、境界部２ｂにおいて樹脂膜５が除去されないで、樹脂膜５が局在化することで第１の樹脂材５１が形成される。同じく、樹脂膜５が境界部３２ｂで除去されずに、樹脂膜５が局在化することで第２の樹脂材５２が形成される。
本例においても上述の素子構造体１０の製造と同様に、検出装置とされるバイアス電圧センサ２２９によって、高周波電源２２７から電極２２６に印加するバイアス電圧Ｖｐｐを測定し、測定値の変化によって、基板Ｓ上の樹脂膜５の不必要部分が除去されたと判断する。その判断結果に基づき、エッチング処理を終了することにより、正確に樹脂膜５を除去して、平坦部分の第１の無機材料層４１（第一層）を確実に露出させることができる。さらに、偏在させたい樹脂材５３のオーバーエッチングを防止することができる。また、本例によれば、パーティクルＰの混入による膜質の低下を第２の樹脂材５２によって補うことができるため、所望のバリア特性を確保しつつ生産性の向上を図ることができる。
以下、本実施形態に係る素子構造体の製造装置１０００によって製造された素子構造体の他の例について説明する。
本例に係る素子構造体３０は、図１４に示すように、例えば、デバイス層３（機能層）を有する基板２１と、デバイス層３の側面３ｓを被覆する凸部４０と、凸部４０及びデバイス層３を被覆するように基板２１の表面に形成された第１の無機材料層４１（第一層）及び第２の無機材料層４２（第二層）を有する。
凸部４０は、基板２１の表面２１ａに形成され、中央部にデバイス層３を収容する凹部４０ａを有する。本例では、凹部４０ａの底面が基板２１の表面２１ａよりも高い位置に形成されているが、表面２１ａと同一の高さ位置に形成されてもよいし、表面２１ａよりも低い位置に形成されてもよい。
本例に係る素子構造体３０は、第１の無機材料層４１と第２の無機材料層４２との間に介在する樹脂材５３をさらに有する。樹脂材５３は、凸部４０の外側面と基板２１の表面２１ａとの境界部２１ｂと、凸部４０の内側面とデバイス層３との境界部２２ｂとにそれぞれ偏在している。これにより、凸部４０およびデバイス層３の表面３ａに対する第１の無機材料層４１および第２の無機材料層４２の被覆不良を抑制でき、バリア特性の向上を図ることができる。樹脂材５３は、上述の第１の樹脂材５１及び第２の樹脂材５２と同様な方法で形成されることができる。
このように凹凸を有する基板Ｓにおいて、無機材料層４１，４２でカバーできない部分を、偏在した樹脂材５１，５２，５３でより平坦化する。樹脂材の上に成膜する無機材料層４１，４２がより均一に、かつ、カバレッジよく成膜できるようになる。さらに、樹脂材５１，５２，５３は、水等に対するシールが無機材料層４１，４２より低いが、偏在した樹脂材５１，５２，５３は無機材料層４１，４２で覆われて外雰囲気に露出しないので、シール性が向上する。すなわち、樹脂材５１，５２，５３を、膜状ではなく、外雰囲気に露出しないように偏在させることが好ましい。
以上、本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。
例えば、以上の実施形態では、第１の無機材料層４１（第一層）を被覆する第２の無機材料層４２（第二層）は単一層で構成されたが、第２の無機材料層４２（第二層）は多層膜で構成されてもよい。この場合、各層を成膜する工程毎に樹脂材料を基板上に供給して基板の凹凸部に偏在する樹脂材を形成してもよく、これによりバリア性の更なる向上を図ることができる。
さらに、以上の実施形態では、第１の無機材料層４１（第一層）の形成後に、第１の樹脂材５１を凸部となる第１の無機材料層４１の周囲に局在化させたが、第一層形成部２０１による第１の無機材料層４１の形成前に、樹脂成膜部１００および局在化処理部２０２によって、デバイス層３の周囲に第１の樹脂材５１を偏在させてもよい。これにより第１の無機材料層４１によるデバイス層３の被覆効率を高めることができる。
本発明の活用例として、有機ＥＬ装置の封止や電子デバイスの封止を挙げることができる。
Ｓ，２，２１…基板
２ｂ，２１ｂ，２２ｂ，３２ｂ…境界部
３…デバイス層（機能層）
５…樹脂膜
５ａ…樹脂材料膜
１０，２０，３０…素子構造体
４０…凸部
４１…第１の無機材料層（第一層）
４２…第２の無機材料層（第二層）
５１，５３…第１の樹脂材
５２…第２の樹脂材
１００…樹脂成膜部（成膜室）
１０２…ステージ
１０５…シャワープレート
１０２ａ…基板冷却装置
１１２…樹脂材料供給管（第一配管）
１１２Ｖ…バルブ
１１３…樹脂材料迂回管（第二配管）
１１３Ｖ…バルブ
１２２…ＵＶ照射装置
１３０…気化槽
１３２…吐出部
１３５…加温部
１４０…樹脂材料液供給管
１５０…樹脂材料原料容器
２００…コア室
２０１…第一層形成部（成膜室）
２０２…局在化処理部
２２２…チャンバ
２２３…ガス導入管
２２４…高周波電源
２２５…アンテナ
２２６…電極
２２７…高周波電源
２２８…圧力制御バルブ
２２９…バイアス電圧センサ（検出装置）
２０３…第二層形成部（成膜室）
２０４…機能層形成部（成膜室）
２１０…ロードロック室
３００…気化器
４００…制御部
１０００…素子構造体の製造装置

Claims (3)

  1. 凹凸がある基板に、有機物からなる樹脂材を、少なくとも凸部と平坦部との境界部の周辺が前記平坦部より厚くなるように形成する樹脂材形成工程と、
    前記凸部と前記平坦部との前記境界部の周辺に位置する前記樹脂材の一部を残存させ、前記平坦部の該樹脂材を除去し、前記境界部の周辺に前記樹脂材を偏在させる樹脂材エッチング工程と、
    を含み、
    前記樹脂材エッチング工程は、前記樹脂材をエッチング処理する条件のうち、特定の条件の変化を検出し、検出された検出結果を該エッチング処理の終点として用いる、
    素子構造体の製造方法。
  2. 前記特定の条件の変化は、前記基板に印加するバイアス電圧の変化である、
    請求項１に記載の素子構造体の製造方法。
  3. 前記樹脂材エッチング工程の後、前記樹脂材が残存している前記基板上に無機材料からなる無機材料層を形成する無機膜形成工程をさらに含む、
    請求項１又は請求項２に記載の素子構造体の製造方法。
JP2019501332A 2017-02-21 2018-02-20 素子構造体の製造方法 Active JP6799134B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017030316 2017-02-21
JP2017030316 2017-02-21
PCT/JP2018/005953 WO2018155425A1 (ja) 2017-02-21 2018-02-20 素子構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018155425A1 JPWO2018155425A1 (ja) 2019-07-04
JP6799134B2 true JP6799134B2 (ja) 2020-12-09

Family

ID=63252757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019501332A Active JP6799134B2 (ja) 2017-02-21 2018-02-20 素子構造体の製造方法

Country Status (5)

Country Link
JP (1) JP6799134B2 (ja)
KR (1) KR102186663B1 (ja)
CN (1) CN109892012B (ja)
TW (1) TWI690106B (ja)
WO (1) WO2018155425A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108286A (en) * 1977-03-03 1978-09-20 Nichiden Varian Kk Etching control device
JPS5619624A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Detection of etching end point in plasma processor
JPH07201832A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体製造装置
JPH11286792A (ja) * 1998-03-31 1999-10-19 Jeol Ltd 高周波プラズマ装置
JP4193288B2 (ja) * 1999-06-14 2008-12-10 ヤマハ株式会社 エッチング終点検出方法
JP4917833B2 (ja) * 2005-06-29 2012-04-18 エルジー ディスプレイ カンパニー リミテッド 有機ｅｌディスプレイ及びその製造方法
JP2012064387A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2013073880A (ja) 2011-09-29 2013-04-22 Ulvac Japan Ltd 発光素子の製造方法
JP6054763B2 (ja) * 2013-02-12 2016-12-27 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
WO2014196137A1 (ja) * 2013-06-07 2014-12-11 株式会社アルバック 素子構造体及びその製造方法

Also Published As

Publication number Publication date
KR20190044112A (ko) 2019-04-29
TW201842693A (zh) 2018-12-01
CN109892012B (zh) 2021-06-29
KR102186663B1 (ko) 2020-12-04
WO2018155425A1 (ja) 2018-08-30
CN109892012A (zh) 2019-06-14
JPWO2018155425A1 (ja) 2019-07-04
TWI690106B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
KR100947157B1 (ko) 불연속 시트 상에 다층 코팅을 증착하기 위한 장치
JP5981115B2 (ja) 成膜装置
KR101504443B1 (ko) 유기막 형성 장치 및 유기막 형성 방법
KR20130135815A (ko) Bdeas로 증착된 실리콘 이산화물 층
JP6768918B2 (ja) 気化器および素子構造体の製造装置
TWI670756B (zh) 藉由沉積調整來解決ｆｃｖｄ的線條彎曲
WO2016204022A1 (ja) 成膜方法及び成膜装置
TWI632716B (zh) Manufacturing method of organic component, manufacturing device of organic component, and organic component
JP6799134B2 (ja) 素子構造体の製造方法
US20160072096A1 (en) Sealing film, method for producing same and functional element sealed by sealing film
US20110008525A1 (en) Condensation and curing of materials within a coating system
TWI689612B (zh) 用以防止ｈｄｐ-ｃｖｄ腔室發弧的先進塗層方法及材料
CN110268091B (zh) 成膜方法、成膜装置、元件结构体的制造方法及元件结构体的制造装置
US10249545B2 (en) Method for processing substrate including forming a film on a silicon-containing surface of the substrate to prevent resist from extruding from the substrate during an imprinting process
TW202033820A (zh) 成膜裝置
KR20240046906A (ko) 반도체 웨이퍼의 에지 영역의 복사 가열을 위한 장치들
KR20160032337A (ko) 화학기상증착장치 및 이를 이용한 디스플레이 장치 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6799134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250