JP6798452B2 - Ｉｉｉ族窒化物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6798452B2
JP6798452B2 JP2017160601A JP2017160601A JP6798452B2 JP 6798452 B2 JP6798452 B2 JP 6798452B2 JP 2017160601 A JP2017160601 A JP 2017160601A JP 2017160601 A JP2017160601 A JP 2017160601A JP 6798452 B2 JP6798452 B2 JP 6798452B2
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160601A
Other languages
English (en)
Other versions
JP2019040962A (ja
Inventor
浩司 奥野
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017160601A priority Critical patent/JP6798452B2/ja
Priority to US16/058,802 priority patent/US10439098B2/en
Publication of JP2019040962A publication Critical patent/JP2019040962A/ja
Application granted granted Critical
Publication of JP6798452B2 publication Critical patent/JP6798452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Description

本明細書の技術分野は、III 族窒化物半導体発光素子の製造方法に関する。
従来技術においては、III 族窒化物半導体発光素子を製造する際には、サファイア基板の上にＡｌＮまたはＧａＮから成る低温バッファ層を成膜する。そして、低温バッファ層の上にＧａＮ層等のIII 族窒化物半導体層を成膜する。
このように低温バッファ層を成膜してその上に半導体層を成長させる場合には、低温バッファ層を成膜した後に基板温度をIII 族窒化物半導体層の成長に好適な１０００℃以上に上昇させる。このとき、基板の温度上昇の過程で低温バッファ層が熱応力を受ける。これにより、低温バッファ層の品質が悪くなるおそれがある（特許文献１の段落［０００８］参照）。また、基板温度を上昇させるために時間を要する。
そこで、高温バッファ層を形成する技術が開発されてきている。特許文献１には、Ａｌ原料の供給を開始した後、Ｎ原料を間欠的に供給するとともにＡｌ原料を連続的に供給する技術が開示されている（特許文献１の請求項１および図１参照）。これにより、高温バッファ層を形成することができる。
特開２００８−０７８６１３号公報
ところで、Ａｌの融点は６６０℃程度である。そして、１０００℃以上の高温条件下では、Ａｌは揮発しやすい。特に、凹凸加工のある凹凸基板においては、Ａｌ原子はサファイア基板上に留まりにくい。つまり、凹凸基板の表面からＡｌ原子が離脱しやすい。そのため、特許文献１の技術を用いても、凹凸基板に高温ＡｌＮバッファ層を形成することは決して容易ではない。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。本明細書の技術が解決しようとする課題は、凹凸基板の上に高温ＡｌＮバッファ層を成膜することのできるIII 族窒化物半導体発光素子の製造方法を提供することである。
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、主面に凹凸形状部を有する凹凸基板を準備する凹凸基板準備工程と、凹凸基板の凹凸形状部の上にＡｌ層を成膜するＡｌ層成膜工程と、Ａｌ層を窒化するとともにＡｌＮバッファ層を形成するＡｌＮバッファ層形成工程と、ＡｌＮバッファ層の上にIII 族窒化物半導体層を形成する半導体層形成工程と、を有する。Ａｌ層成膜工程では、炉内の内圧を１ｋＰａ以上１９ｋＰａ以下にするとともに凹凸基板の温度を９００℃以上１５００℃以下とし、Ａｌを含有する有機金属ガスを１．５×１０-4ｍｏｌ／ｍｉｎ以上の供給速度で供給する。
このIII 族窒化物半導体発光素子の製造方法においては、凹凸基板の上にＡｌ層を形成し、そのＡｌ層を窒化するとともにさらにＡｌＮバッファ層を形成する。このＡｌＮバッファ層は、高温で成膜された高温ＡｌＮバッファ層である。高温ＡｌＮバッファ層の品質は安定しやすい。そのため、品質に優れた半導体発光素子が実現される。また、バッファ層の形成から半導体層の形成までの間に基板温度を昇降させる必要がない。そのため、この製造方法のサイクルタイムは短い。
本明細書では、凹凸基板の上に高温ＡｌＮバッファ層を成膜することのできるIII 族窒化物半導体発光素子の製造方法が提供されている。
第１の実施形態における半導体発光素子の概略構成を示す図である。 第１の実施形態の半導体発光素子の基板の凹凸形状を説明するための図である。 第１の実施形態における半導体発光素子の製造に用いられる製造装置の概略構成を示す図である。 第１の実施形態における半導体発光素子の製造方法を説明するための図（その１）である。 第１の実施形態における半導体発光素子の製造方法を説明するための図（その２）である。 第１の実施形態における半導体発光素子の製造方法を説明するための図（その３）である。 第１の実施形態における半導体発光素子の製造方法を説明するための図（その４）である。 従来におけるＡｌを含有する有機金属ガスを基板に供給する場合を説明するための図である。 実施例におけるＧａＮ層の表面を示す光学顕微鏡写真である。 比較例におけるＧａＮ層の表面を示す光学顕微鏡写真である。
以下、具体的な実施形態について、III 族窒化物半導体発光素子の製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
（第１の実施形態）
１．半導体発光素子
本実施形態の発光素子１００の概略構成を図１に示す。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。図１に示すように、発光素子１００は、基板１１０と、バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ側超格子層１７０と、ｐ型コンタクト層１８０と、透明電極ＴＥ１と、ｐ電極Ｐ１と、ｎ電極Ｎ１と、を有している。
基板１１０の主面上には、バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ側超格子層１７０と、ｐ型コンタクト層１８０とが、この順序で形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ここで、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０とは、ｎ型半導体層である。ｐ側超格子層１７０と、ｐ型コンタクト層１８０とは、ｐ型半導体層である。ただし、これらの層は、ノンドープの層を部分的に含んでいる場合がある。このように、発光素子１００は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、ｐ型半導体層の上の透明電極ＴＥ１と、透明電極ＴＥ１の上のｐ電極Ｐ１と、ｎ型半導体層の上のｎ電極Ｎ１と、を有する。
基板１１０は、ＭＯＣＶＤ法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その主面に凹凸加工がされている。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉなどの材質を用いてもよい。
バッファ層１２０は、基板１１０の主面上に形成されている。バッファ層１２０は、基板１１０に高密度の結晶核を形成するためのものである。これにより、平坦な表面を有する半導体結晶の成長が促進される。バッファ層１２０の材質はＡｌＮである。バッファ層１２０の膜厚は、５ｎｍ以上３５ｎｍ以下の範囲内である。バッファ層１２０は、９００℃以上の高温で堆積された高温ＡｌＮバッファ層である。
ｎ型コンタクト層１３０は、例えば、Ｓｉをドープされたｎ型ＡｌＧａＮ（０≦Ａｌ＜１）である。ｎ型コンタクト層１３０は、バッファ層１２０の上に形成されている。ｎ型コンタクト層１３０は、ｎ電極Ｎ１と接触をしている。
ｎ側静電耐圧層１４０は、半導体層の静電破壊を防止するための静電耐圧層である。ｎ側静電耐圧層１４０は、ｎ型コンタクト層１３０の上に形成されている。ｎ側静電耐圧層１４０は、例えば、ノンドープのｉ−ＡｌＧａＮ（０≦Ａｌ＜１）から成るｉ−ＡｌＧａＮ層と、Ｓｉをドープされたｎ型ＡｌＧａＮ（０≦Ａｌ＜１）から成るｎ型ＡｌＧａＮ層とを積層したものである。
ｎ側超格子層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１５０は、超格子構造を有する。ｎ側超格子層１５０は、例えば、ＩｎＧａＮ（０≦Ｉｎ＜１）層と、ｎ型ＡｌＧａＮ（０≦Ａｌ＜１）層とを繰り返し積層したものである。もちろん、ＡｌＧａＮ層等、その他の半導体層を含んでいてもよい。
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ側超格子層１５０の上に形成されている。発光層は、少なくとも井戸層と、障壁層とを有している。井戸層として、例えば、ＩｎＧａＮ層もしくはＧａＮ層を用いることができる。障壁層として、例えば、ＧａＮ層もしくはＡｌＧａＮ層を用いることができる。これらは例示であり、その他のＡｌＩｎＧａＮ層を用いてもよい。
ｐ側超格子層１７０は、発光層１６０の上に形成されている。ｐ側超格子層１７０は、ｐ型クラッド層である。ｐ側超格子層１７０は、例えば、ｐ型ＧａＮ層と、ｐ型ＡｌＧａＮ層と、ｐ型ＩｎＧａＮ層とを積層した積層体を、繰り返し形成したものである。
ｐ型コンタクト層１８０は、ｐ電極Ｐ１と電気的に接続された半導体層である。そのため、ｐ型コンタクト層１８０は、ｐ電極Ｐ１と接触している。ｐ型コンタクト層１８０は、ｐ側超格子層１７０の上に形成されている。ｐ型コンタクト層１８０は、例えば、Ｍｇをドープされたｐ型ＡｌＧａＮ（０≦Ａｌ＜１）から成る層である。
透明電極ＴＥ１は、ｐ型コンタクト層１８０の上に形成されている。透明電極ＴＥ１の材質は、ＩＴＯである。また、ＩＴＯの他に、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 の透明な導電性酸化物を用いることができる。
ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ｐ電極Ｐ１は、透明電極ＴＥ１を介してｐ型コンタクト層１８０と電気的に接続されている。ｐ電極Ｐ１は、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属から成る金属電極である。
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０と接触している。ｎ電極Ｎ１は、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属から成る金属電極である。
２．基板の凹凸形状
図２は、本実施形態の基板１１０の凹凸形状を説明するための図である。図２に示すように、基板１１０は、凹凸形状を有している。基板１１０は、第１面１１０ａと第２面１１０ｂとを有している。第１面１１０ａの側には、凹凸形状が形成されている。基板１１０の第１面１１０ａは、底面１１１と凸部１１２とを有している。
ここで、凸部１１２の形状は、六角錐形状である。または、円錐形状であってもよい。また、多角錐台形状であってもよい。また、円錐台形状であってもよい。凸部１１２は、基板１１０の第１面１１０ａの上にハニカム状に配置されている。すなわち、正六角形の頂点および中心の位置に、凸部１１２の頂点が配置されている。もちろん、凸部１１２は、ハニカム状に配置されている必要はない。ただし、ハニカム状であれば、凸部１１２を密集して配置することができる。
凸部１１２の高さＨ１は、０．５μｍ以上５μｍ以下の範囲内である。凸部１１２の幅Ｄ１は、０．５μｍ以上５μｍ以下の範囲内である。隣り合う凸部１１２同士に挟まれた底面１１１の幅Ｄ２は、０．１μｍ以上３μｍ以下の範囲内である。隣り合う凸部１１２同士のピッチ間隔Ｉ１は、０．６μｍ以上１０μｍ以下の範囲内である。これらの数値範囲は、あくまで目安である。
本実施形態において、基板１１０の第１面１１０ａに占める底面１１１の面積の割合は、１０％以上５０％以下の範囲内である。好ましくは、１５％以上４５％以下の範囲内である。つまり、基板１１０の第１面１１０ａに占める凸部１１２の面積の割合は、５０％以上９０％以下の範囲内である。好ましくは、５５％以上８５％以下の範囲内である。また、基板１１０の第１面１１０ａにおける凸部１１２の個数密度は、８×１０6 ／ｃｍ2 以上１×１０7 ／ｃｍ2 以下の範囲内である。
このように、基板１１０の第１面１１０ａに占める凸部１１２の面積の割合が多い場合には、減圧成長を慎重に行うことが好ましい。半導体製造装置における成長時の内部の圧力が低いほど、半導体層の横方向成長が促進されるからである。基板表面における原料のマイグレーションが促進されるためである。なお、高温条件下では、基板表面における原料のマイグレーションがさらに促進される。
３．製造装置（気相成長装置）
図３は、本実施形態の製造装置１０００の概略構成を示す図である。製造装置１０００は、成長基板の上に半導体層をエピタキシー成長させるＭＯＣＶＤ炉である。製造装置１０００は、気相成長装置の一種である。製造装置１０００は、サセプター１１１０と、加熱器１１２０と、回転軸１１３０と、チャンバー１２００と、ノズル１４１０と、吸引部１４２０と、制御部１５００と、を有している。
サセプター１１１０は、基板１１０を支持するための支持部材である。そのために、サセプター１１１０は、基板１１０を配置することができるようになっている。加熱器１１２０は、基板１１０を加熱するためのものである。加熱器１１２０は、サセプター１１１０に接触する接触式のものであってもよいし、誘導加熱のように非接触式のものであってもよい。回転軸１１３０は、サセプター１１１０を回転させるためのものである。これにより、基板１１０を回転させつつ、基板１１０の上に半導体層を成長させることができる。
チャンバー１２００は、各部を収容するための炉本体である。ノズル１４１０は、キャリアガスや原料ガスをチャンバー１２００の内部に供給するためのものである。製造装置１０００の使用時には、ノズル１４１０は、サセプター１１１０に配置されている基板１１０に向けてガスを供給する。吸引部１４２０は、チャンバー１２００の内部のガスを吸引するためのものである。
チャンバー１２００は、流路上面１３１０と、流路下面１３２０と、流路側面１３３０と、を有している。流路上面１３１０と、流路下面１３２０と、流路側面１３３０とは、サセプター１１１０に配置された基板１１０の上方に、ノズル１４１０から供給されたガスを通過させるためのものである。図３に示すように、本実施形態の製造装置１０００は、ガスを横方向から基板１１０に吹き付ける。
制御部１５００は、製造装置１０００の各部を制御するためのものである。制御部１５００は、ノズル１４１０から供給されるキャリアガスや原料ガス等の流量を制御する流量制御部を兼ねている。また、制御部１５００は、加熱器１１２０の温度や、回転軸１１３０の回転等を制御する。
４．半導体発光素子の製造方法
ここで、本実施形態の発光素子１００の製造方法について説明する。本実施形態の発光素子１００の製造方法は、バッファ層１２０の製造工程に特徴点を有する。本実施形態では、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。
この製造方法は、主面に凹凸形状部を有する凹凸基板を準備する凹凸基板準備工程と、凹凸基板の凹凸形状部の上にＡｌ層を成膜するＡｌ層成膜工程と、Ａｌ層を窒化するとともにＡｌＮバッファ層を形成するＡｌＮバッファ層形成工程と、ＡｌＮバッファ層の上にIII 族窒化物半導体層を形成する半導体層形成工程と、を有する。
ここで用いるキャリアガスとして、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）が挙げられる。後述する各工程において、特に言及がない場合には、これらのいずれを用いてもよい。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：「ＴＭＧ」）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：「ＴＭＩ」）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：「ＴＭＡ」）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
４−１．基板準備工程
基板準備工程では、第１面１１０ａに凹凸形状を備える基板１１０を準備する。具体的には、例えば、ＩＣＰによるドライエッチングにより、基板１１０の第１面１１０ａに底面１１１と複数の凸部１１２とを形成する。
４−２．基板洗浄工程
製造装置１０００のサセプター１１１０に基板１１０を配置する。次に、基板温度を１０００℃以上に加熱する。そして、水素ガスをチャンバー１２００の内部に供給する。これにより、基板１１０の表面は洗浄されるとともに還元される。この工程において、チャンバー１２００の内圧は大気圧である。減圧下であってもよい。
４−３．Ａｌ層成膜工程
次に、図４に示すように、製造装置１０００のチャンバー１２００の内部を減圧する。製造装置１０００の内圧は１ｋＰａ以上１９ｋＰａ以下である。好ましくは、１ｋＰａ以上１０ｋＰａ以下である。そして、基板温度を９００℃以上１５００℃以下まで上昇させる。この環境下でＴＭＡを供給する。ＴＭＡはＡｌを含有する有機金属ガスである。ＴＭＡの供給速度は、１．５×１０-4ｍｏｌ／ｍｉｎ以上である。そして、基板１１０の第１面１１０ａの上にＡｌ層を形成する。もしくは、基板１１０の表面にはＡｌドロップレットが形成されている。このように、基板１１０の表面はＡｌリッチな状態が実現されている。これは、ＴＭＡを高速で供給しているためである。ＴＭＡの供給速度は速いほどよい。ただし実際には、ＴＭＡの供給速度は、１５０×１０-4ｍｏｌ／ｍｉｎ以下である。
ここで、ガスの流路の断面積に対するガスの流量について説明する。製造装置１０００サセプターの位置におけるガスの流れる方向に垂直な断面の断面積あたりの有機金属ガスの流量は、１．５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以上１５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以下である。好ましくは、２．０×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以上１５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以下である。より好ましくは、３．７×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以上７．５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以下である。
４−４．ＡｌＮバッファ層形成工程
そして、ＴＭＡの供給を継続しつつＮＨ3 を供給する。Ａｌの融点は６６０℃近傍であり、上記の条件下では揮発しやすい。この工程では、ＮＨ3 の供給により、既に成膜したＡｌ層を窒化してＡｌＮバッファ層を形成するとともに、ＴＭＡおよびＮＨ3 の供給によりＡｌＮバッファ層をさらに成膜する。これにより、図５に示すように、５ｎｍ以上３５ｎｍ以下の膜厚のＡｌＮバッファ層が形成される。この工程における基板温度および内圧は、Ａｌ層成膜工程と同じでよい。つまり、基板温度は、９００℃以上１５００℃以下である。チャンバー１２００の内圧は、１ｋＰａ以上１９ｋＰａ以下である。この工程により、基板１１０の上にバッファ層１２０が形成される。バッファ層１２０は、前述のように高温ＡｌＮバッファ層である。
４−５．ｎ型コンタクト層形成工程
次に、バッファ層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、９００℃以上１２００℃以下の範囲内である。基板温度は、バッファ層形成工程と同じであることが好ましい。バッファ層１２０の形成後に待ち時間なくすぐにｎ型コンタクト層１３０を形成できるからである。このときの製造装置１０００の内圧は、減圧状態でも大気圧でもよい。これにより、ｎ型コンタクト層１３０が形成される。ここで、ｎ型コンタクト層１３０を成長させる際にファセット成長させてもよい。
４−６．ｎ側静電耐圧層形成工程
そして、ｎ型コンタクト層１３０の上にｎ側静電耐圧層１４０を形成する。ｉ−ＧａＮ層を形成するため、シラン（ＳｉＨ4 ）の供給を停止する。このときの基板温度は、７５０℃以上９５０℃以下の範囲内である。ｎ型ＧａＮを形成するため、再びシラン（ＳｉＨ4 ）を供給する。このときの基板温度は、ｉ−ＧａＮ層を形成する温度と同じ温度、すなわち７５０℃以上９５０℃以下の範囲内である。このときの製造装置１０００の内圧は、大気圧でよい。減圧下であってもよい。
４−７．ｎ側超格子層形成工程
次に、ｎ側静電耐圧層１４０の上にｎ側超格子層１５０を形成する。例えば、ＩｎＧａＮ層と、ｎ型ＧａＮ層と、を繰り返し積層する。その際の基板温度は、７００℃以上９５０℃以下の範囲内である。このときの製造装置１０００の内圧は、大気圧でよい。減圧下であってもよい。
４−８．発光層形成工程
次に、ｎ側超格子層１５０の上に発光層１６０を形成する。例えば、ＩｎＧａＮ層と、ＧａＮ層と、ＡｌＧａＮ層と、を繰り返し積層する。このときの基板温度を、７００℃以上９００℃以下の範囲内とする。このときの製造装置１０００の内圧は、大気圧でよい。減圧下であってもよい。
４−９．ｐ側超格子層形成工程（ｐ型クラッド層形成工程）
次に、発光層１６０の上にｐ側超格子層１７０を形成する。例えば、ｐ型ＧａＮ層と、ｐ型ＡｌＧａＮ層と、ｐ型ＩｎＧａＮ層と、を繰り返し積層する。ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いればよい。このときの製造装置１０００の内圧は、大気圧でよい。減圧下であってもよい。
４−１０．ｐ型コンタクト層形成工程
次に、ｐ側超格子層１７０の上にｐ型コンタクト層１８０を形成する。また、キャリアガスとして、少なくとも水素ガスを供給する。これにより、ｐ型コンタクト層１８０の表面平坦性は向上する。基板温度を、８００℃以上１２００℃以下の範囲内とする。これにより、図６に示すように、基板１１０に各半導体層が積層されることなる。このときの製造装置１０００の内圧は、大気圧でよい。減圧下であってもよい。
４−１１．透明電極形成工程
次に、ｐ型コンタクト層１８０の上に透明電極ＴＥ１を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
４−１２．電極形成工程
そして、図７に示すように、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。また、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
４−１３．その他の工程
また、上記の工程の他、絶縁膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図１の発光素子１００が製造される。
５．実施形態の技術と従来技術との比較
５−１．従来技術
ＴＭＡは、高温条件下で分解しやすい。そのため、図８に示すように、高温条件下ではＡｌ原子の多くが基板１１０の箇所までほとんど到達しない。つまり、Ａｌ原子の多くが基板１１０の手前のサセプターやチャンバー内壁に堆積することで消費されてしまう。また、Ａｌ原子が基板１１０に到達したとしても、基板１１０の表面に一様にＡｌ原子を供給することは困難である。したがって、基板１１０の上にＡｌ層を堆積させることは非常に難しい。
なお、従来においては、Ａｌを含有する有機金属ガスを０．５×１０-4ｍｏｌ／ｍｉｎ程度の供給速度で供給する。
５−２．実施形態の技術
本実施形態では、チャンバー１２００の内圧を１ｋＰａ以上１９ｋＰａ以下とし、基板温度を９００℃以上１５００℃以下とし、Ａｌを含有する有機金属ガスを１．５×１０-4ｍｏｌ／ｍｉｎ以上の供給速度で供給する。チャンバー１２００の内圧が低いため、チャンバー１２００の内部のガスの平均自由行程は長い。そのため、ＴＭＡは、分解消費される前に基板１１０の位置に到達する。
また、この環境下ではＡｌは蒸発しやすい。また、凹凸形状のある基板１１０では、Ａｌは非常に蒸発しやすい。本実施形態では、Ａｌ原子を含有するガスの供給速度がＡｌ原子の蒸発速度を上回るほどの高い速度でＴＭＡを供給する。そのため、Ａｌが蒸発する前にＡｌ原子が基板１１０の第１面１１０ａの上に堆積する。
このように、本実施形態では、バッファ層１２０の成膜温度とIII 族窒化物半導体の成膜温度とがほとんど同じである。そのため、本実施形態では、バッファ層１２０を形成した後に半導体層を形成するまでの間に基板温度を上昇させるための時間が必要ない。つまり、本実施形態ではサイクルタイムが短い。
また、高温ＡｌＮバッファ層の品質は、低温バッファ層の品質に比べて安定性を有する。
６．変形例
６−１．半導体層の成膜方法
基板１１０の上にバッファ層１２０を形成した後には、ＨＶＰＥ法等その他の気相成長法により半導体層を成膜してもよい。また、その他の液相エピタキシー法により半導体層を成膜してもよい。ただし、ＭＯＣＶＤ法により連続して成膜すると、サイクルタイムは短い。
６−２．基板の凹凸形状
基板１１０の凹凸形状は、実施形態で説明したものに限らない。凸部の配置はハニカム状でなくてもよい。また、凸部の代わりに凹部が形成されていてもよい。
６−３．フリップチップ
本実施形態の発光素子１００は、フェイスアップ型の発光素子である。しかし、本明細書の技術をフリップチップ型の発光素子に適用することができる。
６−４．組み合わせ
上記の変形例を自由に組み合わせてもよい。
７．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００の製造方法は、凹凸基板の上にＡｌ層を形成し、そのＡｌ層を窒化するとともにＡｌＮバッファ層を形成する。このＡｌＮバッファ層は、高温で成膜された高温ＡｌＮバッファ層である。高温ＡｌＮバッファ層の品質は安定しやすい。そのため、品質に優れた半導体発光素子が実現される。また、バッファ層の形成から半導体層の形成までの間に基板温度を昇降させる必要がない。そのため、この製造方法のサイクルタイムは短い。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や膜厚等、任意に選択してよい。
８．実験
８−１．基板
凹凸基板としてサファイア基板を用いた。サファイア基板は、図２に示すような六角錐形状の凸部１１２がハニカム状に配置されている。凸部１１２の高さＨ１は、１．９μｍである。凸部１１２の幅Ｄ１は、３μｍである。隣り合う凸部１１２同士に挟まれた底面１１１の幅Ｄ２は、０．５μｍである。隣り合う凸部１１２同士のピッチ間隔Ｉ１は、３．５μｍである。
８−２．ＡｌＮバッファ層の成膜
実施例として、ＭＯＣＶＤ炉の内部で凹凸基板の上に高温ＡｌＮバッファ層を成膜した。基板温度は１０８０℃であった。炉内圧力は４ｋＰａであった。この条件下でまず、ＮＨ3 を供給せずＴＭＡを供給した。ＴＭＡの供給速度は、２．０×１０-4ｍｏｌ／ｍｉｎであった。ＴＭＡの供給時間は１分であった。そして、ＴＭＡの供給を継続しつつＮＨ3 を供給してＡｌＮバッファ層を形成した。ＴＭＡの供給速度は、２．０×１０-4ｍｏｌ／ｍｉｎであった。
比較例として、ＭＯＣＶＤ炉の内部で凹凸基板の上に高温ＡｌＮバッファ層を成膜した。基板温度は１０８０℃であった。炉内圧力は４ｋＰａであった。この条件下でまず、ＮＨ3 を供給せずＴＭＡを供給した。ＴＭＡの供給速度は、１．０×１０-4ｍｏｌ／ｍｉｎであった。ＴＭＡの供給時間は２分であった。そして、ＴＭＡの供給を継続しつつＮＨ3 を供給してＡｌＮバッファ層を形成した。ＴＭＡの供給速度は、１．０×１０-4ｍｏｌ／ｍｉｎであった。このように、供給したＴＭＡの総量は、実施例と比較例とで同じである。
８−３．半導体層の成膜
実施例および比較例ともに、その後、基板温度をそのままに炉内圧力を１気圧に上昇させた。そして、高温ＡｌＮバッファ層の上に膜厚２μｍのＧａＮ層を成膜した。その後、基板温度を１１５０℃まで上昇させてＧａＮ層の平坦化を図った。そして、さらに膜厚４μｍのＧａＮ層を成膜した。
８−４．顕微鏡写真
図９は、本実験の実施例におけるＧａＮ層の表面を示す光学顕微鏡写真である。図９に示すように、実施例におけるＧａＮ層の表面は平坦である。
図１０は、本実験の比較例におけるＧａＮ層の表面を示す光学顕微鏡写真である。図１０に示すように、比較例におけるＧａＮ層の表面は非常に荒れている。
８−５．実験のまとめ
このように、高温ＡｌＮバッファ層を形成するためには、ＴＭＡの到達距離をかせぐために低圧で成膜する必要がある。しかし、低圧ではＡｌ原子は蒸発しやすい。基板に凹凸がある場合には、Ａｌ原子は基板からより離脱しやすい。このようにＡｌ原子がより蒸発しやすい凹凸基板にＡｌを成膜もしくは付着させるためには、有機金属ガスの供給速度がＡｌ原子の蒸発速度よりも速い必要がある。
Ａ．付記
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、主面に凹凸形状部を有する凹凸基板を準備する凹凸基板準備工程と、凹凸基板の凹凸形状部の上にＡｌ層を成膜するＡｌ層成膜工程と、Ａｌ層を窒化するとともにＡｌＮバッファ層を形成するＡｌＮバッファ層形成工程と、ＡｌＮバッファ層の上にIII 族窒化物半導体層を形成する半導体層形成工程と、を有する。Ａｌ層成膜工程では、炉内の内圧を１ｋＰａ以上１９ｋＰａ以下にするとともに凹凸基板の温度を９００℃以上１５００℃以下とし、Ａｌを含有する有機金属ガスを１．５×１０-4ｍｏｌ／ｍｉｎ以上の供給速度で供給する。
第２の態様におけるIII 族窒化物半導体発光素子の製造方法においては、半導体層形成工程では、III 族窒化物半導体層をファセット成長させる。
第３の態様におけるIII 族窒化物半導体発光素子の製造方法においては、凹凸基板を支持するサセプターを備える気相成長装置を用いる。Ａｌ層成膜工程では、気相成長装置のサセプターの位置におけるガスの流れる方向に垂直な断面の断面積あたりの有機金属ガスの流量は、１．５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以上１５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以下である。
１００…発光素子
１１０…基板
１２０…バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ側静電耐圧層
１５０…ｎ側超格子層
１６０…発光層
１７０…ｐ側超格子層
１８０…ｐ型コンタクト層
Ｎ１…ｎ電極
Ｐ１…ｐ電極

Claims (3)

  1. 主面に凹凸形状部を有する凹凸基板を準備する凹凸基板準備工程と、
    前記凹凸基板の前記凹凸形状部の上にＡｌ層を成膜するＡｌ層成膜工程と、
    前記Ａｌ層を窒化するとともにＡｌＮバッファ層を形成するＡｌＮバッファ層形成工程と、
    前記ＡｌＮバッファ層の上にIII 族窒化物半導体層を形成する半導体層形成工程と、
    を有し、
    前記Ａｌ層成膜工程では、
    炉内の内圧を１ｋＰａ以上１９ｋＰａ以下にするとともに前記凹凸基板の温度を９００℃以上１５００℃以下とし、
    Ａｌを含有する有機金属ガスを１．５×１０-4ｍｏｌ／ｍｉｎ以上の供給速度で供給すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 請求項１に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記半導体層形成工程では、
    前記III 族窒化物半導体層をファセット成長させること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  3. 請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記凹凸基板を支持するサセプターを備える気相成長装置を用い、
    前記Ａｌ層成膜工程では、
    前記気相成長装置の前記サセプターの位置におけるガスの流れる方向に垂直な断面の断面積あたりの前記有機金属ガスの流量は、
    １．５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以上１５×１０-6ｍｏｌ／（ｍｉｎ・ｃｍ2 ）以下であること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
JP2017160601A 2017-08-23 2017-08-23 Ｉｉｉ族窒化物半導体発光素子の製造方法 Active JP6798452B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017160601A JP6798452B2 (ja) 2017-08-23 2017-08-23 Ｉｉｉ族窒化物半導体発光素子の製造方法
US16/058,802 US10439098B2 (en) 2017-08-23 2018-08-08 Method for producing group III nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160601A JP6798452B2 (ja) 2017-08-23 2017-08-23 Ｉｉｉ族窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019040962A JP2019040962A (ja) 2019-03-14
JP6798452B2 true JP6798452B2 (ja) 2020-12-09

Family

ID=65437711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160601A Active JP6798452B2 (ja) 2017-08-23 2017-08-23 Ｉｉｉ族窒化物半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US10439098B2 (ja)
JP (1) JP6798452B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7123322B2 (ja) * 2017-08-31 2022-08-23 東芝マテリアル株式会社 半導体発光素子およびその製造方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
CN110224020A (zh) * 2019-05-28 2019-09-10 苏州汉骅半导体有限公司 制造高质量和高均匀性iii族氮化物外延结构的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289095A (ja) 2003-03-19 2004-10-14 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
WO2008153068A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物系半導体装置およびその製造方法
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2010258096A (ja) * 2009-04-22 2010-11-11 Panasonic Electric Works Co Ltd 窒化物半導体発光素子
JP5273081B2 (ja) * 2010-03-30 2013-08-28 豊田合成株式会社 半導体発光素子
JP5540834B2 (ja) * 2010-03-30 2014-07-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6124740B2 (ja) * 2013-08-30 2017-05-10 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2016072388A (ja) * 2014-09-29 2016-05-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法

Also Published As

Publication number Publication date
JP2019040962A (ja) 2019-03-14
US10439098B2 (en) 2019-10-08
US20190067512A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
CN204809250U (zh) 紫外光发光二极管
JP6798452B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5521981B2 (ja) 半導体発光素子の製造方法
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
CN102822996B (zh) 半导体发光器件
KR101316492B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
WO2014178248A1 (ja) 窒化物半導体発光素子
WO2007125860A1 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2011176130A (ja) 結晶成長方法
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP2008108924A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN104051590A (zh) 第iii族氮化物半导体发光器件及其制造方法
TWI360234B (en) Production method of group iii nitride semiconduct
US10700235B2 (en) Production method for group III nitride semiconductor
US6894323B2 (en) Group III nitride semiconductor device and its method of manufacture
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2015050247A (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2012227479A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
CN100356595C (zh) Ⅲ族氮化物半导体元件及其制造方法
KR100693805B1 (ko) 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법
CN105576085B (zh) 制造发光器件的方法及制造第iii族氮化物半导体的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6798452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150