JP6789570B2 - 活性領域がInNの層を含む発光ダイオード - Google Patents

活性領域がInNの層を含む発光ダイオード Download PDF

Info

Publication number
JP6789570B2
JP6789570B2 JP2016535482A JP2016535482A JP6789570B2 JP 6789570 B2 JP6789570 B2 JP 6789570B2 JP 2016535482 A JP2016535482 A JP 2016535482A JP 2016535482 A JP2016535482 A JP 2016535482A JP 6789570 B2 JP6789570 B2 JP 6789570B2
Authority
JP
Japan
Prior art keywords
layer
inn
thickness
type doping
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016535482A
Other languages
English (en)
Other versions
JP2016531442A5 (ja
JP2016531442A (ja
Inventor
イヴァン−クリストフ・ロビン
アメリ・デュセーニュ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
アレディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, アレディア filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2016531442A publication Critical patent/JP2016531442A/ja
Publication of JP2016531442A5 publication Critical patent/JP2016531442A5/ja
Application granted granted Critical
Publication of JP6789570B2 publication Critical patent/JP6789570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード(LED)の分野、及びこのようなLEDを備える発光デバイスの分野(スクリーン、プロジェクタ、スクリーンウォール等)に関する。本発明は、有利には、緑色及び/赤色に対応する波長範囲、すなわち約500nmから700nmの波長範囲で発光するLEDに適用され得る。
現在、緑色に対応する波長範囲で発光するLEDは、主に、ガリウムに対して約25%を超えるかなりのインジウム組成を含むInGaN量子井戸を用いて製造される。このようなLEDは、例えば、特許文献1及び非特許文献1に開示されている。
これらのLEDの問題の1つは、このようなInGaN量子井戸で起こる合金分離であり、それは、この合金分離によって生じる欠陥のために、良好な放射効率が、このような量子井戸内で得られることを可能にしない。これらのLEDのもう1つの問題は、障壁層のGaN(量子井戸がそれらの間に位置する)及び量子井戸のInGaNの間に存在する高い応力に関連し、この応力は、これらの両方の材料の間の格子定数の差に起因し、欠陥形成、例えば量子井戸内の転位を引き起こす。この応力はまた、量子井戸のInGaNの分離を促進する傾向にある。
量子井戸内の転位を低減するために、非特許文献2には、多重量子井戸のLEDが開示されており、これらの量子井戸の各々は、その厚さが1モノレイヤ又は2モノレイヤに等しいInN層によって形成され、各々のInN層は、約15nmの厚さを有する2つのGaN障壁層の間に配される。図1は、2モノレイヤの厚さに等しい厚さを有するInN層によって形成され、各々が約10nmの厚さを有する2つのGaN障壁層の間に配される量子井戸を含むLEDにおいて得られる、対数目盛上の放射再結合レート(/cm・s)を示す。しかし、この図において、InN層における放射再結合レートが、LEDのn側に位置するGaN障壁層におけるものと同程度であり、InN層における非常に低い密度の状態のために、比較的低い(1021再結合・cm−3・s−1程度)ことが見られる。さらに、このような量子井戸に関して、緑色に対応する波長範囲における発光を有することが困難である。
上記のLEDの発光波長範囲の問題を解決するために、非特許文献3には、GaN障壁層によってはなく、各々が約10nmの厚さを有するInGaN障壁層によって異なる量子井戸を分離するが提案されている。種々の量子井戸の間に障壁層を形成するためのInGaNの使用によって、LEDによって発光される波長の値が増加することが可能になる。
図2は、2モノレイヤの厚さに等しい厚さを有するInN層によって形成され、各々が約10nmの厚さを有する2つのIn0.2Ga0.8N障壁層の間に配される量子井戸において得られる、対数目盛上の放射再結合レート(/cm・s)を示す。しかし、その放射再結合レートが図1に示される量子井戸に関しては、InN層における放射再結合レートはまた、LEDのn側に位置するInGaN障壁層におけるものと同程度であり、InN層における非常に低い密度の状態のために、比較的低い(1021再結合・cm−3・s−1程度)。
特許文献2には、2つのInGaN障壁層の間に配されるInN中心層を含む対称的な量子井戸が記載されている。前述の通り、InN層における非常に低い密度の状態は、所望の波長範囲における十分な発光を得るために満足のいく放射再結合をレート有することを可能にしない。
米国特許出願公開第2013/0028281号明細書 米国特許出願公開第2011/0204328号明細書
Approaches for high internal quantum efficiency green InGaN light−emitting diodes with large overlap quantum wells" by H. Zhao et al., Optics Express, Vol. 19, Issue S4, pp. A991−A1007, 2011 "Proposal and achievement of novel structure InN/GaN multiple quantum wells consisting of 1 ML and fractional monolayer InN wells inserted in GaN matrix" by A. Yoshikawa and al., Appl. Phys. Lett. 90, 073101 (2007) "1−2 ML thick InN−based quantum wells with InGaN barriers for blue−green light emitters" by A. Yuki et al., PHYSICA STATUS SOLIDI C 6; No.S2;S417−S420 (2009)
本発明の1つの目的は、発光ダイオードの活性領域の欠陥及び合金分離の問題を避けながら、特に緑色又は赤色に対応する波長範囲において、良好な放射再結合レートが得られることを可能にし、そのため良好な発光効率を有する発光ダイオードを提供することである。
このために、本発明は、ダイオードのpn接合を共に形成する少なくとも1つのn型ドーピングInXnGa(1―Xn)N層及びp型ドーピングInXpGa(1−Xp)N層、並びに前記n型ドーピングInXnGa(1―Xn)N層及び前記p型ドーピングInXpGa(1−Xp)N層の間に配される活性領域を含む発光ダイオードであって、
放射再結合が生じることができ、
前記活性領域が、少なくとも
−厚さeInN106を有する第1のInN層、
−厚さeInN108を有する第2のInN層、
−前記第1のInN層及び前記第2のInN層の間に配される分離層であって、前記第1のInN層が、前記分離層及び前記n型ドーピングInXnGa(1―Xn)N層の間に配され、前記分離層が、InXbGa(1−Xb)Nを含み、約3nm以下の厚さを有する、分離層、
−前記n型ドーピングInXnGa(1―Xn)N層及び前記第1のInN層の間に配されるInX1Ga(1−X1)N層、
−前記p型ドーピングInXpGa(1―Xp)N層及び前記第2のInN層の間に配されるInX2Ga(1−X2)N層、
を含み、
前記インジウムの組成Xn、Xp、Xb、X1及びX2が、0から約0.25の間であり、前記厚さeInN106及び前記厚さeInN108がeInN106≦eInN108である、発光ダイオードを提供する。
両方のInN層を分離する層の厚さが小さいために、電荷キャリアは、一方のInN層から他方のInN層まで容易に切り替わることができる。そのため、ダイオードのp側に位置する第2のInN層は、正孔蓄積を形成し、これらの正孔は、ダイオードのn側に位置する第1のInN層に容易に切り替わる。実質的に、等価な電子及び正孔濃度が第1のInN層において得られ、それは、この第1のInN層において非常に大きい放射再結合レートを有することを可能にし、そのため、従来技術より発光ダイオードの良好な発光効率を有することを可能にする。さらに、使用される材料に関して、緑色又は赤色に対応する波長範囲における発光が実際に実現される。最後に、この優れた発光効率は、高いインジウム濃度のInGaNを用いることなく実現され、それは、発光ダイオードの活性領域における合金分離及び欠陥問題を避けることを可能にする。
そのため、両方のInN層を分離する層の3nm以下の厚さは、非対称的なトンネル効果を得ることを可能にし、すなわち、電子は、第1のInN層(n型ドーピングInXnGa(1−Xn)N層の側部に位置するもの)に捕獲され、正孔は、第2のInN層(p型ドーピングInXpGa(1−Xp)N層の側部に位置するもの)から第1のInN層まで切り替わることができる。第2のInN層は、正孔蓄積を形成し、第1のInN層は、ダイオードの発光層を形成する。
前記厚さeInN106及び前記厚さeInN108が、1モノレイヤから3モノレイヤの間であり、有利には、1モノレイヤから2モノレイヤの間である。
前記第1のInN層及び前記第2のInN層の1つ又は各々が、2モノレイヤから3モノレイヤの厚さを有するとき、前記インジウムの組成Xbが、約0.15以上であり得る。前記インジウムの組成Xbが約0.15未満であるとき、前記第1のInN層及び前記第2のInN層の前記1つ又は各々の厚さが、2モノレイヤ以下であり得る。
前記厚さeInN106及び前記厚さeInN108は、eInN106<eInN108であり得る。この構成は、第1のInN層及び第2のInN層によってそれぞれ行われる発光層及び正孔蓄積の役割が向上することを可能にする。
前記インジウムの組成X1及びX2は、X1≦X2であり得る。前記インジウムの組成Xn、Xp、Xb、X1及びX2は、Xn<X1<X2<Xpであり得、それは、電子分布が、活性領域の種々の層において均質化されることを可能にする。前記インジウムの組成Xn、Xp、Xb、X1及びX2は、Xn=Xp=0及び/又はX1=Xb=X2であり得、それは、前記発光ダイオードの製造が単純化されることを可能にする。
前記n型ドーピングInXnGa(1―Xn)N層の厚さ及び/又は前記p型ドーピングInXpGa(1−Xp)N層の厚さは、約20nmから10μmであり得、及び/又は、前記InX1Ga(1−X1)N層の厚さ及び/又は前記InX2Ga(1−X2)N層の厚さは、約1nmから200nmの間であり得る。
前記発光ダイオードは、前記n型ドーピングInXnGa(1―Xn)N層に対して配される第1の金属電極及び前記p型ドーピングInXpGa(1−Xp)N層に対して配される第2の金属電極をさらに含み得る。
前記発光ダイオードの活性領域は、2を超える数のInN層を含み得、これらのInN層の各々は、InGaN又はGaNを含み、約3nm以下の厚さを有する分離層によって前記隣接するInN層の1つ又は各々から分離される。
前記発光ダイオードは、前記n型ドーピングInXnGa(1―Xn)N層及び前記p型ドーピングInXpGa(1−Xp)N層の間に配され、放射再結合が生じることができる幾つかの活性領域を含み得る。
前記発光ダイオードは、前記n型ドーピングInXnGa(1―Xn)N層及び前記活性領域の間に、n型ドーピングInGaNバッファ層をさらに含み、前記バッファ層のn型ドーピングInGaNは、前記p型ドーピングInXpGa(1−Xp)Nのバンドギャップエネルギーの約97%以下のバンドギャップエネルギーを有する。
本発明はまた、前記発光ダイオードの層が、互いの上に成長することによって作られた平坦な層であり、又は、前記発光ダイオードの層が、半径方向又は軸方向のナノワイヤとして成長することによって作られた、以上に記載されたような発光ダイオードに関する。
本発明はまた、以上に記載されたような少なくとも1つの発光ダイオードを備える発光デバイスに関する。
本発明は、添付の図面を参照して、決して限定的な目的ではなく単に示される例示的な実施形態の詳細な説明を読むことによってより理解される。
従来技術の発光ダイオードにおいて得られる放射再結合レートを示す。 従来技術の発光ダイオードにおいて得られる放射再結合レートを示す。 特定の実施形態による本発明の対象である発光ダイオードを概略的に示す。 例示的な第1の実施形態による本発明の対象である発光ダイオードの活性領域において得られる放射再結合レートを示す。 例示的な第1の実施形態による本発明の対象である発光ダイオードの活性領域において得られる電子及び正孔濃度を示す。 例示的な第2の実施形態による本発明の対象である発光ダイオードにおいて得られる放射再結合を示す。 ナノワイヤとして作られる本発明の目的である発光ダイオードを概略的に示す。 ナノワイヤとして作られる本発明の目的である発光ダイオードを概略的に示す。
以下に記載される種々の図面の同一、類似又は等価な部品は、ある図面から他の図面に切り替わることを容易にするために同一の参照符号が付される。
図面において示される種々の部品は、図面をより理解し易くするために、必ずしも均一なスケールで示されていない。
種々の可能性(代替案及び実施形態)は、互いに排他的ではないものと解釈されるべきであり、互いに組み合され得る。
特定の実施形態による発光ダイオード100又はLED100を概略的に示す図3が初めに参照される。以下で使用されるInGa(1−X)Nとの標記において、Xは、その材料のインジウムの組成を表し、すなわち、材料InGa(1−X)Nにおけるインジウム及びガリウムの総量に対するインジウムの割合である。
LED100は、約3×1018ドナー/cmであるドナー濃度を有するn型ドーピングInXnGa(1―Xn)N層102(InXnGa(1―Xn)N−nとも称される)及び約2×1019アクセプタ/cmであるアクセプタ濃度を有するp型ドーピングInXpGa(1―Xp)N層104(InXpGa(1―Xp)N−pとも称される)によって形成されるpn接合を含む。これらの2つのドーピングされた層102及び104の各々は、例えば、約20nmから10μmの厚さ(図3において示される軸Zに沿った寸法)を有する。第1の金属電極101は、InXnGa(1−Xn)N−n層102に対して配置され、LED100のカソードを形成し、第2の金属電極103は、InXpGa(1−Xp)N−p層104に対して配置され、LED100のアノードを形成する。一般的に、InXnGa(1−Xn)N−n層102は、約1017から1020ドナー/cmのドナー濃度を有し得、InXpGa(1−Xp)N−p層104は、約1015から1020アクセプタ/cmのアクセプタ濃度を有し得る。
LED100は、ドーピングされた層102及び104の間に、LED100の発光を引き起こす放射再結合が生じる活性領域105を含む。
活性領域105は、特に、InXnGa(1−Xn)N−n層102の側部に位置する第1のInN層106、及びInXpGa(1−Xp)N−p層104の側部に位置する第2のInN層108を含む。InN層106及び108の両方は、InXbGa(1−xb)Nを含む薄い分離層110によって互いに分離される。さらに、第1のInN層106は、InX1Ga(1−X1)N層112によってInXnGa(1−Xn)N−n層102から分離され、第2のInN層108は、InX2Ga(1−X2)N層114によってInXpGa(1−Xp)N−p層104から分離される。
LED100の活性領域105の全ての層(すなわち、図3の実施例における層106、108、110、112及び114)は、非意図的にドーピングされた材料(約1017cm−3である残留ドナー濃度nnid、又は1016から1020ドナー/cmを有する)を含む。
一般的に、インジウムの組成X1、X2及びXbの各々は、0から0.25であり得る(これらのインジウムの組成の1つがゼロ値を有するとき、この組成に関連する材料は、GaNである)。さらにまた、X1≦X2である。有利には、インジウムの組成X1及びX2は、0.05≦X1≦0.08及び0.12≦X2≦0.2であり、インジウムの組成Xbは、0.05≦Xb≦0.2である。
これらの層102、112、114及び104のインジウムの組成Xn、X1、X2及びXpはそれぞれ、有利には、Xn<X1<X2<Xpであり、それは、電子分布が、LED100の活性領域105の層において均質化されることを可能にする。これらのインジウムの組成は、例えば、Xn=0(それは、n型ドーピング層102がGaN−nを含む場合を意味する)、X1=0.05、X2=0.1及びXp=0.18である。
LED100の製造を単純化するために、Xn=Xp=0(ドーピング層102及び104がそれぞれ、GaN−n及びGaN−pを含む)を有し、及び/又は、X1=Xb=X2を有することが可能であり、それは、例えば、これらの層102、104、110、112及び114が、同一の成長温度で作られることを可能にし、及び/又は、層106及び108が、同一の成長温度で作られることを可能にする。
それぞれeInN106及びeInN108で示されるInN層106及び108の厚さ(図3において示される軸Zに沿った寸法)は、eInN106≦eInN108である。これらの厚さeInN106及びeInN108の各々は、1モノレイヤから3モノレイヤの間であり(InNの1モノレイヤが、約0.25nmの厚さに対応する)、好ましくは、1モノレイヤから2モノレイヤである。しかしながら、両方の厚さeInN106及びeInN108の1つ又は各々が、2モノレイヤから3モノレイヤの間であるとき、例えば、Xb≧0.15を有することが可能である。補足的方法において、Xb<0.15であるとき、これらの層の1つ又は各々の厚さは、好ましくは、約2モノレイヤ以下であるように選択される。
第2のInN層108から第1のInN層106に電荷キャリアが容易に切り替わることができるように、分離層110の厚さは、約3nm以下であり、有利には、約2nm以下である。互いに隣り合って作られる2つの量子井戸と異なり、両方のInN層106及び108は、LED100の同一の活性領域の一部であり、LED100のこの活性領域105から発光を生成するように協働する。これらの層112及び114の厚さは、約1nmから約200nmである。
ダイオード100の例示的な第1の実施形態が以下に記載される。
n型ドーピング層102は、約500nmの厚さを有し、約3×1018ドナー/cmのドナー濃度を有するGaN−nを含む。p型ドーピング層104は、約500nmの厚さを有し、約2×1019アクセプタ/cmのアクセプタ濃度を有するGaN−pを含む。これらの層112及び114の各々は、約5nmの厚さを有し、非意図的にドーピングされた、約1017cm−3の残留ドナー濃度nnidを有するGaN(GaN−nid)を含む。InN層106及び108の各々は、約2モノレイヤの厚さを有し、InN−nidを含む。最後に、分離層110は、約1nmの厚さを有し、In0.2Ga0.8N−nidを含む。
以下に記載されるシミュレーションは、ATLAS(登録商標)のSILVACO(登録商標)シミュレーションソフトウェアを用いて行った。
図4は、以上に記載される例示的な第1の実施形態によるLED100の活性領域105の種々の層で得られた放射再結合レートを示す。LED100の種々の層の参照符号は、図4においても思い起され、図4に示される垂直線は、LED100の層間の界面を象徴するものである。この図において、約1024再結合・cm−3・s−1の最大放射再結合レートが、GaN−n層102の側部に位置する第1のInN層106において得られることが見られ、それは、図1及び図2に関連して前述されたような2つのInGaN又はGaNの障壁層の間に配される単一のInN層によって形成される量子井戸を用いて得られる約1021再結合・cm−3・s−1のレートより非常に大きい。
図5は、上記の例示的な第1の実施形態によるLED100の活性領域105の種々の層において得られた、cmあたりの電子(符号120が付されたクロスによって表される)及び正孔(符号122が付されたダイヤモンドによって表される)の濃度を示す。この図は、実際には、n型ドーピング層102の側部の第1のInN層106において、電子及び正孔の濃度が実質的に等しく、それが、この第1のInN層106において高い放射再結合レートを有することを可能にすることを示す。N型ドーピング層102の側部に位置する第1のInN層106におけるこの良好な放射効率は、特に、両方のInN層106、108の間の薄い分離層110の使用のおかげで得られる。それは、第2のInN層108が、それによって、第1のInN層106に向かって、これらの正孔が第1のInN層106に移動する正孔蓄積を形成するからである。
LED100の例示的な第2の実施形態が以下に記載される。
n型ドーピング層102は、約500nmの厚さを有し、約3×1018ドナー/cmのドナー濃度を有するGaN−nを含む。p型ドーピング層104は、約500nmの厚さを有し、約2×1019アクセプタ/cmのアクセプタ濃度を有するGaN−pを含む。これらの層112及び114の各々は、約2nmの厚さを有し、約1017cm−3の残留ドナー濃度nnidを有する、非意図的にドーピングされたIn0.2Ga0.8N(In0.2Ga0.8N−nid)を含む。2つのInN層106及び108の両方は、InN−nidを含む。しかしながら、例示的なこの第2の実施形態において、両方のInN層106及び108は、異なる厚さを有する。そのため、n型ドーピング層102の側部に位置する第1のInN層106は、約1モノレイヤの厚さを有し、p型ドーピング層104の側部に位置する第2のInN層108は、約3モノレイヤの厚さを有する。最後に、分離層110は、約2nmの厚さを有し、In0.2Ga0.8N−nidを含む。例示的な第2の実施形態によるLED100において得られる放射再結合レートは、図6に示される。
InN層106及び108の厚さにおけるこの非対称性は、最も薄いInN層(ここでは、n型ドーピング層102の側部に位置する第1のInN層106)によって作られた発光が、促進されることを可能にする。それは、この低い厚さが、第1のInN層106によって作られた発光における良好な制御を有することを可能にするからである。一方、第2のInN層108のより厚い厚さは、この層によって満たされた正孔の蓄積又は取り込み(アップテイク)の役割を高めることを可能にし、そのため、第1のInN層106において生じる再結合レートが増加されることを可能にする。他方、このような構造体に関して、第1のInN層106がより薄いので、そのギャップを修正することなく第1のInN層106における遷移エネルギーの増加を引き起こし、緑色に対応する波長である約530nmの波長における効率的な発光が得られる。
全てのモード及び前述の例示的な実施形態において、LED100の活性領域105は、2つを超えるInN−nid層を含み得、これらのInN層の各々は、この場合、層110と同様の薄い分離層によって、隣接するInN層の1つ又は各々から分離され、InGaN(これらの薄い分離層の各々のInGaNのインジウムの割合が、互いに同様であり、又は同様でないものであり得る)又はGaNを含む。
さらに、全てのモード及び前述の例示的な実施形態において、ドーピング層102及び104の間に、例えば前述の活性領域105と同様であり、一方が他方の上に配される幾つかの活性領域を含み、各々が、前述の分離層110と同様の薄い分離層によって互いに分離される少なくとも2つのInN層を含むように、LED100を作ることが可能である。次いで、LEDは、多重量子井戸LEDを形成する。
LED100の代替的な実施形態によれば、n型ドーピング層102及びInX1Ga(1−X1)N層112の間に、層104のInXpGa(1−Xp)N−pのバンドギャップエネルギーの約97%以下のバンドギャップエネルギーを有するInGaNバッファ層を形成することが可能である。p型ドーピング層104のバンドギャップエネルギーの約97%以下のバンドギャップエネルギーのために、すなわち、このバッファ層のギャップが、p型ドーピング層104(Egbuffer≦0.97Eg104)のギャップより少なくとも3%低いために、このようなバッファ層は、LED100の構造中に非対称性を生成し、特にLED100のpn接合に非対称性を生成する。この非対称性は、LED100の正孔の循環を容易にし、キャリア(電子及び正孔)のより均質な分布が、LED100の活性領域105において得られることを可能にする。これは、LED100の活性領域105からの良好な発光をもたらし、そのため、LED100の良好な内部量子収量をもたらす。このバッファ層は、有利には、p型ドーピング層104の半導体のインジウムの組成であるXp値より少なくとも2.5%だけ高いインジウムの組成を有するInGaNを含む。
バッファ層及びn型ドーピング層102は、同一の組成及び/又はドーピングを有する半導体を含み得る。そのため、n型ドーピング層102の半導体のインジウムの組成は、バッファ層の半導体のインジウムの組成と同様であり得、及び/又は、n型ドーピング層102の半導体のドナー濃度は、バッファ層のn型ドーピング半導体のドナー濃度と同様であり得る。
あるいは、バッファ層の半導体のインジウム組成は、バッファ層の厚さに沿って変わり得、そのため、バッファ層の厚さに沿ったインジウムの組成の勾配を生成する。バッファ層に対して(In、Ga)N/InGaNのスーパーネットワークを形成することも可能である。
LED100が、層114及びp型ドーピング層104の間に配される、例えばAlGaNを含む電子ブロッキング層を含むことも可能である。このような電子ブロッキング層は、電子がp型ドーピング層104に向かうことから避けることを可能にする。このような電子ブロッキング層はまた、LEDの電流密度が増加したときにおける内部量子効率の損失であるDROOPを低減することを可能にし、この損失は、部分的に、電流が増加したときにおける活性領域105からの電子の逃避によるものである。
このようなLED100は、半極性において、平面c(強力な内部電界の存在下)、平面M等に沿って、この構造体の配向に関係なく動作する。
LED100は、図3に示されるような平坦なダイオードとして、すなわち基板(図3に示されない基板)に形成される層のスタックとして作られ得、種々の層の主要面が、基板の平面に平行(平面(X,Y)に平行)に配される。
このような平坦なダイオードの形態のLED100の例示的な実施形態が以下に記載される。
初めに、約2μmの厚さを有する第1のGaN層の成長は、例えば、約1000℃の温度でMOCVD(Metal Organic Chemical Vapour Deposition)によってサファイア基板上で行われる。この成長は、約500nmの厚さを有する、3×1018ドナー/cmでシリコンがドーピングされたn−GaN層102を形成することによって完成される。次いで、この温度は、約830℃まで低下し、約10nmの非意図的にドーピングされたIn0.05Ga0.95Nを成長させ、層112を形成する。次いで、この温度は、約600℃まで低下し、非意図的にドーピングされたInNの3モノレイヤを成長させ、第1のInN層106を形成する。この温度は、約720℃まで上昇し、1nmの非意図的にドーピングされたIn0.2Ga0.8Nを成長させ、分離層110を形成する。この温度は、約600℃まで再び低下し、非意図的にドーピングされたInNの2モノレイヤを成長させ、第2のInN層108を形成する。この温度は、約750℃まで再び上昇し、約10nmの非意図的にドーピングされたIn0.12Ga0.88Nを成長させ、層114を形成する。この温度は、約730℃まで低下し、500nmのマグネシウムドーピングされたIn0.18Ga0.82Nを成長させ、層104を形成する。次いで、第2の金属電極103は、p型ドーピング層104にNi/Au層として作られ、第1の金属電極101は、最後に、n型ドーピング層102にTi/Au層として作られる(n型ドーピング層102が約2μmの厚さを有する第1のGaN層から固定されない後に)。
あるいは、LED100は、ナノワイヤとして作られ得る。図7Aは、軸方向のナノワイヤとして作られるこのようなLED100を示し、これらのナノワイヤは、成長される第1の電極101、n型半導体(例えば、ガリウム)の基板124、ナノワイヤを可能にする核形成層126、n型ドーピング層102、活性領域105、p型ドーピング層104、及び第2の電極103によって形成されるスタックを含む。絶縁材料128は、軸Zに平行に延びるこれらのナノワイヤの少なくとも一部を囲い得る。
図7Bは、半径方向のナノワイヤとして作られるLED100を示し、これらのナノワイヤは、第1の電極101、半導体基板124、核形成層126及びn型ドーピング層102によって形成されたスタックを含む。絶縁部分128は、n型ドーピング層102及び核形成層126を部分的に囲う。活性領域105(少なくとも層106、108、110、112及び114によって形成される)は、n型ドーピング層102を少なくとも部分的に囲うように作られる。p型ドーピング層104は、活性領域105を囲うように作られる。最後に、第2の電極103は、p型ドーピング層104を被覆することによって作られる。
図7A及び図7Bに記載される2つの例示的な実施形態に対する代替案として、この場合、p型ドーピング層104が作られる、例えばp型窒化ガリウムである半導体基板124、及び、図7A及び図7Bに記載されるものと逆の順序でLED100の他の要素を有するこれらのナノワイヤの構造体は、反転されることができる。
半径方向のナノワイヤの形態のダイオード100の例示的な実施形態が以下に記載される。
約3×1018ドナー/cmのドナー濃度を有するシリコンドーピングされたGaNナノワイヤは、サファイア基板上に、例えばMOCVDによって約1050℃の温度で成長し、また、ナノワイヤ間にシリコンドーピングされたGaN層を形成することによって作られ、この組立体は、第1のn型ドーピング層102に対応する。次いで、この温度は、約830℃まで低下し、約50nmの厚さの非意図的にドーピングされたIn0.05Ga0.95Nのシェルを成長させ、層112を形成する。次いで、この温度は、約600℃まで低下し、非意図的にドーピングされたInNの約3モノレイヤに等しい厚さを有するシェルを成長させ、第1のInN層106を形成する。この温度は、約720℃まで増加し、約1nmの厚さの非意図的にドーピングされたIn0.2Ga0.8Nのシェルを成長させ、分離層110を形成する。この温度は、約600℃まで再び低下し、非意図的にドーピングされたInNの約2モノレイヤの厚さを有するシェルを成長させ、第2のInN層108を形成する。この温度は、約750℃まで再び増加し、約10nmの厚さの非意図的にドーピングされたIn0.12Ga0.88Nを有するシェルを成長させ、層114を形成する。活性領域105は、ここで、互いの上にシェルのスタックを形成する。この温度は、約720℃まで低下し、約500nmの厚さのマグネシウムドーピングIn0.18Ga0.82Nを有するシェルを成長させ、p型ドーピング層104を形成する。第2の金属電極103は、次いで、MgドーピングIn0.18Ga0.82Nシェル上にNi/Auとして作られ、第1の金属電極101は、次いで、GaNナノワイヤ(前述のSi−n型ドーピング層102)の間に位置するSiドーピングされたGaN層上にTi/Au層として作られる。金属電極101を堆積する前に、ワイヤ間に堆積されたNi/Au電極103は、ニッケル用にフッ素化反応イオンエッチングによってエッチングされ、金用にKI化学エッチングによってエッチングされる。この実施形態によれば、n型ドーピングされたGaNの連続的な2D層によって接続されたn型ドーピングされたナノワイヤが得られる。この場合、電極は、ナノワイヤのp型外部シェルに接触し、電極は、ナノワイヤ間のn型GaN層に接触する。
平坦なタイプのLED100に対して既に説明された種々の特性(厚さ、ドーピング等)は、ナノワイヤとして作られるLED100において同様であり得る。平坦な又はナノワイヤ形態のLED100を作るための上述の温度は、使用されるMOCVDデバイスによって変わる。さらに、ナノワイヤの構造の場合において、温度は、ナノワイヤの直径、長さ及び密度に応じて変わる。多かれ少なかれインジウムがリッチである種々の層の間の急激な界面を得るために、InGaN成長の前に表面に事前のインジウム堆積物を作ること、及び/又は、InGaN成長の後に界面にインジウム蒸着物を作ることが可能である。
100 発光ダイオード
101 第1の金属電極
102 n型ドーピングInXnGa(1―Xn)N層
103 第2の金属電極
104 p型ドーピングInXpGa(1−Xp)N層
105 活性領域
106 第1のInN層
108 第2のInN層
110 分離層
112 InX1Ga(1−X1)N層
114 InX2Ga(1−X2)N層
120 電子
122 正孔
124 半導体基板
126 核形成層
128 絶縁部分

Claims (10)

  1. 発光ダイオード(100)のpn接合を共に形成する少なくとも1つのn型ドーピングInXnGa(1―Xn)N層(102)及びp型ドーピングInXpGa(1−Xp)N層(104)、並びに前記n型ドーピングInXnGa(1―Xn)N層(102)及び前記p型ドーピングInXpGa(1−Xp)N層(104)の間に配される活性領域(105)を含む発光ダイオード(100)であって、
    放射再結合が生じることができ、
    前記活性領域(105)が、少なくとも
    −発光層を形成し、1モノレイヤから3モノレイヤの間の厚さeInN106を有する第1のInN層(106)、
    −正孔蓄積を形成し、厚さeInN108を有する第2のInN層(108)、
    −前記第1のInN層(106)及び前記第2のInN層(108)の間に配される分離層(110)であって、前記第1のInN層(106)が、前記分離層(110)及び前記n型ドーピングInXnGa(1―Xn)N層(102)の間に配され、前記分離層(110)が、InXbGa(1−Xb)Nを含み、約3nm以下の厚さを有する、分離層(110)、
    −前記n型ドーピングInXnGa(1―Xn)N層(102)及び前記第1のInN層(106)の間に配されるInX1Ga(1−X1)N層(112)、
    −前記p型ドーピングInXpGa(1―Xp)N層(104)及び前記第2のInN層(108)の間に配されるInX2Ga(1−X2)N層(114)、
    を含み、
    前記インジウムの組成Xn、Xp、X1及びX2が、0から0.25の間であり、前記インジウムの組成Xbが0.05以上、0.25以下であり、前記厚さeInN106及び前記厚さeInN108がeInN106<eInN108である、発光ダイオード(100)。
  2. 前記厚さeInN108が、1モノレイヤから3モノレイヤの間である、請求項1に記載の発光ダイオード(100)。
  3. 前記第1のInN層(106)及び前記第2のInN層(108)の1つ又は各々が、2モノレイヤから3モノレイヤの厚さを有するとき、前記インジウムの組成Xbが、約0.15以上であり、又は、前記インジウムの組成Xbが約0.15未満であるとき、前記第1のInN層(106)及び前記第2のInN層(108)の前記1つ又は各々の厚さが、2モノレイヤ以下である、請求項2に記載の発光ダイオード(100)。
  4. 前記インジウムの組成X1及びX2が、X1≦X2であり、又は、前記インジウムの組成Xn、Xp、Xb、X1及びX2が、Xn<X1<X2<Xp、若しくは、Xn=Xp=0及び/又はX1=Xb=X2である、請求項1から3の何れか一項に記載の発光ダイオード(100)。
  5. 前記n型ドーピングInXnGa(1―Xn)N層(102)の厚さ及び/又は前記p型ドーピングInXpGa(1−Xp)N層(104)の厚さが、約20nmから10μmであり、及び/又は、前記InX1Ga(1−X1)N層(112)の厚さ及び/又は前記InX2Ga(1−X2)N層(114)の厚さが、約1nmから200nmの間である、請求項1から4の何れか一項に記載の発光ダイオード(100)。
  6. 前記n型ドーピングInXnGa(1―Xn)N層(102)上に形成される第1の金属電極(101)及び前記p型ドーピングInXpGa(1−Xp)N層(104)上に形成される第2の金属電極(103)をさらに含む、請求項1から5の何れか一項に記載の発光ダイオード(100)。
  7. 前記活性領域(105)が、前記第1のInN層(106)及び前記第2のInN層(108)に加えて、少なくとも1つの追加のInN層を含み、前記追加のInN層が、InGaN又はGaNを含み、約3nm以下の厚さを有する追加の分離層によって前記第1のInN層(106)及び前記第2のInN層(108)から分離される、請求項1から6の何れか一項に記載の発光ダイオード(100)。
  8. 前記活性領域(105)に加えて、前記n型ドーピングInXnGa(1―Xn)N層(102)及び前記p型ドーピングInXpGa(1−Xp)N層(104)の間に配され、放射再結合が生じることができる追加の活性領域を含む、請求項1から7の何れか一項に記載の発光ダイオード(100)。
  9. 前記n型ドーピングInXnGa(1―Xn)N層(102)及び前記活性領域(105)の間に、n型ドーピングInGaNバッファ層(110)をさらに含み、前記バッファ層(110)のn型ドーピングInGaNが、前記p型ドーピングInXpGa(1−Xp)Nのバンドギャップエネルギーの約97%以下のバンドギャップエネルギーを有する、請求項1から8の何れか一項に記載の発光ダイオード(100)。
  10. 前記発光ダイオード(100)の層が、互いの上に成長することによって作られた平坦な層であり、又は、前記発光ダイオード(100)の層が、半径方向又は軸方向のナノワイヤとして成長することによって作られた、請求項1から9の何れか一項に記載の発光ダイオード(100)の製造方法。
JP2016535482A 2013-08-22 2014-08-21 活性領域がInNの層を含む発光ダイオード Active JP6789570B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1358121A FR3009894B1 (fr) 2013-08-22 2013-08-22 Diode electroluminescente dont une zone active comporte des couches d'inn
FR1358121 2013-08-22
PCT/EP2014/067843 WO2015025007A1 (fr) 2013-08-22 2014-08-21 Diode electroluminescente dont une zone active comporte des couches d'inn

Publications (3)

Publication Number Publication Date
JP2016531442A JP2016531442A (ja) 2016-10-06
JP2016531442A5 JP2016531442A5 (ja) 2020-07-09
JP6789570B2 true JP6789570B2 (ja) 2020-11-25

Family

ID=49237495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535482A Active JP6789570B2 (ja) 2013-08-22 2014-08-21 活性領域がInNの層を含む発光ダイオード

Country Status (6)

Country Link
US (1) US10153393B2 (ja)
EP (1) EP3036776B1 (ja)
JP (1) JP6789570B2 (ja)
CN (1) CN105917476B (ja)
FR (1) FR3009894B1 (ja)
WO (1) WO2015025007A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3000612B1 (fr) * 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
WO2018098436A1 (en) 2016-11-28 2018-05-31 Spy Eye, Llc Unobtrusive eye mounted display
WO2019106931A1 (ja) * 2017-12-01 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子
US10673414B2 (en) 2018-02-05 2020-06-02 Tectus Corporation Adaptive tuning of a contact lens
US10505394B2 (en) 2018-04-21 2019-12-10 Tectus Corporation Power generation necklaces that mitigate energy absorption in the human body
US10838239B2 (en) 2018-04-30 2020-11-17 Tectus Corporation Multi-coil field generation in an electronic contact lens system
US10895762B2 (en) 2018-04-30 2021-01-19 Tectus Corporation Multi-coil field generation in an electronic contact lens system
US10790700B2 (en) 2018-05-18 2020-09-29 Tectus Corporation Power generation necklaces with field shaping systems
US11137622B2 (en) 2018-07-15 2021-10-05 Tectus Corporation Eye-mounted displays including embedded conductive coils
US10529107B1 (en) 2018-09-11 2020-01-07 Tectus Corporation Projector alignment in a contact lens
US10838232B2 (en) 2018-11-26 2020-11-17 Tectus Corporation Eye-mounted displays including embedded solenoids
US10644543B1 (en) 2018-12-20 2020-05-05 Tectus Corporation Eye-mounted display system including a head wearable object
US10944290B2 (en) 2019-08-02 2021-03-09 Tectus Corporation Headgear providing inductive coupling to a contact lens
CN113990989B (zh) * 2021-12-29 2022-03-08 材料科学姑苏实验室 一种紫外发光二极管外延片及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9913950D0 (en) 1999-06-15 1999-08-18 Arima Optoelectronics Corp Unipolar light emitting devices based on iii-nitride semiconductor superlattices
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
US7058105B2 (en) 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
FI20041213A0 (fi) * 2004-09-17 2004-09-17 Optogan Oy Puolijohdeheterorakenne
KR100658970B1 (ko) 2006-01-09 2006-12-19 주식회사 메디아나전자 복합 파장의 광을 발생시키는 발광 다이오드 소자
US20080111144A1 (en) 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
JP2010510655A (ja) 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア N面GaN、InNおよびAlNならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
JP4927606B2 (ja) 2007-03-08 2012-05-09 古河電気工業株式会社 半導体発光素子
JP5097532B2 (ja) 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
DE102009015569B9 (de) 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US10115859B2 (en) 2009-12-15 2018-10-30 Lehigh University Nitride based devices including a symmetrical quantum well active layer having a central low bandgap delta-layer
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
EP2503603B1 (en) * 2011-03-25 2019-09-25 LG Innotek Co., Ltd. Light emitting device and method for manufacturing the same
JP5633056B2 (ja) 2011-12-28 2014-12-03 豊田合成株式会社 半導体発光素子、発光装置
JP2014007291A (ja) * 2012-06-25 2014-01-16 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子および製造方法

Also Published As

Publication number Publication date
EP3036776B1 (fr) 2018-10-17
FR3009894A1 (fr) 2015-02-27
FR3009894B1 (fr) 2016-12-30
CN105917476A (zh) 2016-08-31
US10153393B2 (en) 2018-12-11
EP3036776A1 (fr) 2016-06-29
US20160204307A1 (en) 2016-07-14
CN105917476B (zh) 2018-04-06
JP2016531442A (ja) 2016-10-06
WO2015025007A1 (fr) 2015-02-26

Similar Documents

Publication Publication Date Title
JP6789570B2 (ja) 活性領域がInNの層を含む発光ダイオード
JP5940069B2 (ja) 発光するナノワイヤー系光電子デバイス
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
US8835902B2 (en) Nano-structured light-emitting devices
US9136433B2 (en) Light emitting diode
US8823049B2 (en) Light-emitting diode with current-spreading region
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
US9634182B2 (en) Semiconductor structures having active regions including indium gallium nitride, methods of forming such semiconductor structures, and related light emitting devices
JP2016531442A5 (ja)
TW201421733A (zh) 氮化物半導體結構及半導體發光元件
JP2015506592A (ja) 電荷キャリアの分布が改善された光活性デバイス及びその形成方法
JP4178410B2 (ja) 半導体発光素子
JPWO2005029587A1 (ja) 窒化物系半導体素子
CN109166950B (zh) 发光二极管的半导体芯片及其量子阱层和制造方法
KR20150078089A (ko) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
KR101903359B1 (ko) 반도체 발광소자
TWI610460B (zh) 氮化物半導體結構
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000340839A (ja) Iii族窒化物半導体発光素子
KR101199796B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법
TWI420696B (zh) 發光元件及其製造方法
KR20120041439A (ko) 질화물계 반도체 소자 및 그의 제조 방법
JP2017157774A (ja) 半導体発光素子、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200309

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201027

R150 Certificate of patent or registration of utility model

Ref document number: 6789570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250