JP6783738B2 - コンバータ - Google Patents

コンバータ Download PDF

Info

Publication number
JP6783738B2
JP6783738B2 JP2017209784A JP2017209784A JP6783738B2 JP 6783738 B2 JP6783738 B2 JP 6783738B2 JP 2017209784 A JP2017209784 A JP 2017209784A JP 2017209784 A JP2017209784 A JP 2017209784A JP 6783738 B2 JP6783738 B2 JP 6783738B2
Authority
JP
Japan
Prior art keywords
level
leg
switching element
circuit
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017209784A
Other languages
English (en)
Other versions
JP2018170948A (ja
Inventor
賢人 駿河
賢人 駿河
基久 人見
基久 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Co Ltd
Original Assignee
Origin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Co Ltd filed Critical Origin Co Ltd
Publication of JP2018170948A publication Critical patent/JP2018170948A/ja
Application granted granted Critical
Publication of JP6783738B2 publication Critical patent/JP6783738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本開示は、同期整流を行うコンバータに関する。
入力側と出力側とを絶縁するためにトランスを用いるＤＣ−ＤＣコンバータがある（例えば、特許文献１参照。）。このコンバータは、入力側の回路として４つのＭＯＳＦＥＴでフルブリッジ回路を構成している。このコンバータは、これらのＭＯＳＦＥＴのスイッチング動作で入力された直流を交流に変換してトランスの一次巻線に入力し、トランスの二次巻線から出力される交流をダイオードで構成された回路で整流して出力する。
しかし、ダイオードの損失はＭＯＳＦＥＴのオン抵抗導通時に比べて大きくコンバータの損失が大きくなるという課題がある。そこで、二次巻線側の回路もＭＯＳＦＥＴで構成し、ダイオードが導通するタイミングでＭＯＳＦＥＴをオンさせて損失を減らす同期整流方式を採用するコンバータもある（例えば、特許文献１の図７、特許文献２の図９、１０）。このようなＭＯＳＦＥＴを使った同期整流は、ＭＯＳＦＥＴのボディダイオードに流れる電流（二次側トランス電流）を検出し、その電流値があるしきい値を上回った場合にゲートをオン、下回った場合にゲートをオフすることで実現できる。
特許第５８１８２３５号 特許第５３８６３１２号 特開２０１４−０７５９４３号公報 特開２０１４−０７５９４４号公報
特許文献１や２の同期整流方式ではＭＯＳＦＥＴのボディダイオードに流れている二次側トランス電流が設定したしきい値を下回っている期間は同期整流が行われない。このため、特許文献１や２の同期整流方式ではボディダイオードの電流状態によってＭＯＳＦＥＴのゲートがオンしない、又はオンの時間が短くなり、コンバータの損失を低減することが困難になる。特許文献１や２の同期整流方式でＭＯＳＦＥＴのゲートをオンする期間を長くするためには、しきい値を低く設定することが考えられる。
しかし、ボディダイオードに流れている電流がしきい値を超えたときあるいはしきい値を下回ったとき（しきい値横断時）から実際にＭＯＳＦＥＴへゲート信号を入力するまで時間を要し、しきい値横断時からＭＯＳＦＥＴが動作するまで遅延（応答遅延）が生じていた。このため、しきい値を低くした場合、その値によってはゲートオフの応答遅延によりソースとドレインとの間で二次側トランス電流に逆流（ボディダイオードの逆方向）が発生することがある。
この二次側トランス電流の逆流は、トランスの励磁電流を利用して１次側スイッチ素子のＺＶＳ（ゼロボルトスイッチング）を実現する特許文献３や４のコンバータに対して大きな影響を及ぼす。二次側トランス電流の逆流は、トランスの一次側電流を減少させるため特許文献３や４のコンバータで１次側スイッチ素子のＺＶＳができなくなりコンバータのスイッチング損失の低減が難しくなる。
つまり、特許文献３や４のコンバータに同期整流を適用した場合、損失の低減を図るために前記しきい値を下げると応答遅延により１次側スイッチ素子のＺＶＳの実現が難しくなり、スイッチング損失の低減が困難になるため、コンバータのトータル損失の低減が困難という課題があった。
そこで、本発明は、上記課題を解決すべく、１次側スイッチ素子のＺＶＳの実現と同期整流による損失低減の双方を可能とするコンバータを提供することを目的とする。
上記目的を達成するために、本発明に係るコンバータは、同期整流のための二次側トランス電流のしきい値について、同期整流用スイッチ素子のオフ動作の遅延で二次側トランス電流がドレインからソースへ逆流しない程度の（応答遅延を考慮した）値とする一方、同期整流用スイッチ素子のオン動作をしきい値を利用せず、一次巻線側の回路のゲート信号を利用することとした。
具体的には、本発明に係るコンバータは、
１次巻線と２次巻線とを有するトランスと、
前記トランスの前記１次巻線又は前記２次巻線の電流を観測電流として検出する電流検出手段と、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグとを有し、前記１次巻線側に接続される第１回路と、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグとを有し、前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から前記トランスの前記１次巻線へ入力させる制御回路とを備え、
前記制御回路は、
前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子の導通により前記２次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第３、第４端子側に供給させるように前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフし、前記共にオン状態にある組となる第１回路のスイッチング素子のうち一方の前記第１回路のスイッチング素子を先にオフさせてから他方の前記第１回路のスイッチング素子を後からオフさせる制御を行い、
前記観測電流の絶対値のピークが所定のしきい値より大きい場合、前記後からオフさせる前記第１回路のスイッチング素子をオンするタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方のスイッチング素子をオンさせ、前記観測電流の絶対値が所定のしきい値より小さくなったときに、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせる同期整流動作を行う
ことを特徴とする。
本コンバータは、同期整流用スイッチング素子のボディダイオードに流れる電流（前記観測電流）の絶対値がしきい値を超えた場合、次の半周期から第１回路のゲート信号を用いて当該電流の絶対値がしきい値を超える前に同期整流用スイッチング素子のゲートをオンする。この動作で同期整流が適用される期間を伸ばし、同期整流用スイッチング素子のボディダイオードによる損失を低減することができる。
また、同期整流用スイッチ素子のゲートのオン動作は第１回路のゲート信号を使用するため設定するしきい値の影響を受けない。そのため、オフ時の応答遅延によってトランスの二次側を電流が逆流しない程度にしきい値を設定することができ、特許文献３や４のコンバータに同期整流を適用した場合でも１次側スイッチ素子のＺＶＳを実現できる。
従って、本発明は、１次側スイッチ素子のＺＶＳの実現と同期整流による損失低減の双方を可能とするコンバータを提供することができる。
本発明は、１次側スイッチ素子のＺＶＳの実現と同期整流による損失低減の双方を可能とするコンバータを提供することができる。
本発明に係るコンバータの回路図である。 本発明に関連するコンバータにおける同期整流動作を説明する波形図である。 本発明に係るコンバータにおける同期整流動作を説明する波形図である。 本発明に係るコンバータにおける同期整流動作を説明する波形図である。 本発明に係るコンバータにおける各制御信号の波形図である。 本発明に係るコンバータにおける各制御信号の波形図である。 本発明に係るコンバータにおける同期整流動作を説明する波形図である。 本発明に係るコンバータにおける同期整流動作を説明する波形図である。 本発明に係るコンバータの制御回路が備える許可信号生成回路を説明する回路図である。 本発明に係るコンバータにおける軽負荷同期整流動作を説明する波形図である。 本発明に係るコンバータにおける軽負荷同期整流動作を説明する波形図である。 本発明に係るコンバータにおける軽負荷同期整流動作を説明する波形図である。 本発明に係るコンバータにおける軽負荷同期整流動作を説明する波形図である。 本発明に係るコンバータの制御回路が備える軽負荷用許可信号を生成する回路を説明する回路図である。 本発明に係るコンバータにおける軽負荷同期整流動作と同期整流動作を説明する波形図である。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
図１は、本実施形態のコンバータの構成図を示す。図１に示されるコンバータは、トランス１１と、トランス１１の１次巻線１１ａ側に接続される第１回路１と、トランス１１の２次巻線１１ｂ側に接続される第２の回路２と、インダクタンス手段Ｌと、制御回路３とを備える。このコンバータは、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力し、トランス１１を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ電力を供給する。
第１端子Ｔ１、第２端子Ｔ２には外付けされる電源からの電力が入力される。第１端子Ｔ１、第２端子Ｔ２の間にはコンデンサ１６が接続されている。さらに第１端子Ｔ１、第２端子Ｔ２間には第１回路１が接続され、第１回路１は、第１レグ１２及び第２レグ１３の上下アームをスイッチング素子Ｓ１〜Ｓ４で構成したフルブリッジの回路となっている。
第１レグ１２、第２レグ１３は、第１端子Ｔ１と第２端子Ｔ２との間にそれぞれ並列に接続される。第１レグ１２は、スイッチング素子Ｓ１、Ｓ２を上下アームとし、第２レグ１３は、スイッチング素子Ｓ３、Ｓ４を上下アームとする。図１では、スイッチ素子Ｑ１〜Ｑ４に逆並列ダイオードＤ１〜Ｄ４と並列コンデンサＣ１〜Ｃ４とがそれぞれ並列に接続されたスイッチング素子Ｓ１〜Ｓ４を用いている。
第２回路２は、第３レグ１４、第４レグ１５は、第３端子Ｔ３と第４端子Ｔ４との間にそれぞれ並列に接続される。第３レグ１４は、スイッチング素子Ｓ５、Ｓ６を上下アームとし、第４レグ１５は、スイッチング素子Ｓ７、Ｓ８を上下アームとする。図１では、第１回路１と同様に第２回路２においても、スイッチ素子Ｑ５〜Ｑ８に逆並列ダイオードＤ５〜Ｄ８と並列コンデンサＣ５〜Ｃ８とがそれぞれ並列に接続されたスイッチング素子Ｓ５〜Ｓ８を用いている。
なお、本発明においては、第１回路１のスイッチ素子Ｑ１〜Ｑ４に並列に接続された逆並列ダイオードＤ１〜Ｄ４は、図１に示したようにスイッチング素子Ｓ１〜Ｓ４のボディダイオードを用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、第１回路１のスイッチ素子Ｑ１〜Ｑ４に並列に接続された並列コンデンサＣ１〜Ｃ４は、図１に示したようにスイッチング素子Ｓ１〜Ｓ４の寄生容量を用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。第２回路２のスイッチ素子Ｑ５〜Ｑ８に並列に接続された逆並列ダイオードＤ５〜Ｄ８及び並列コンデンサＣ５〜Ｃ８についても同様である。
第２回路２の第３レグ１４の上下アームの接続点側と第４レグ１５の上下アームの接続点側とには、トランス１１の２次巻線１１ｂが接続される。また、第３端子Ｔ３、第４端子Ｔ４の間にはコンデンサ１７が接続され、直流電圧が第３端子Ｔ３、第４端子Ｔ４の間に出力される。
インダクタンス手段Ｌは、第１レグ１２の上下アームの接続点側と第２レグ１３の上下アームの接続点側とにトランス１１の１次巻線１１ａを介して接続される。このインダクタンス手段Ｌは、第２回路２の第３レグ１４の上下アームの接続点側と第４レグ１５の上下アームの接続点側とにトランス１１の２次巻線１１ｂを介して接続させてもよい。また、図１では、インダクタンス手段Ｌの一端が第１レグ１２の上下アームの接続点側に、他端がトランス１１の１次巻線１１ａ側に接続されるが、インダクタンス手段Ｌの一端を第２レグ１３の上下アームの接続点側に、他端をトランス１１の１次巻線１１ａ側に接続させてもよい。インダクタンス手段Ｌが２次巻線１１ｂを介して接続される場合も同様である。
制御回路３は、図１の双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給する場合は、第１レグ１２又は第２レグ１３の上アームのスイッチング素子Ｓ１又はＳ３と第２レグ１３又は第１レグ１２の下アームのスイッチング素子Ｓ４又はＳ２とを組にして交互にオンオフさせて第１端子Ｔ１、第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力させる。ここでは、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、スイッチング素子Ｓ４を先にオフさせて、その後に、スイッチング素子Ｓ１を後からオフさせる。同様に、他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３のうち、スイッチング素子Ｓ３を先にオフさせて、その後に、スイッチング素子Ｓ２を後からオフさせる。
図１に示した第３、第４端子間側電圧検出手段１８は第３端子Ｔ３及び第４端子Ｔ４間側の電圧を検出し、第１、第２端子間側電圧検出手段１９は第１端子Ｔ１及び第２端子Ｔ２間側の電圧を検出する。第３、第４端子間側の電圧検出値及び第１、第２端子間側の電圧検出値は制御回路３に入力される。制御回路３は、第３、第４端子間側の電圧検出値、
第１、第２端子間側の電圧検出値にもとづいて第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８をオンオフさせて、第２回路２の出力電圧を制御する。例えば、制御回路３は、出力電圧となる第３、第４端子間側の電圧検出値又は第１、第２端子間側の電圧検出値を目標電圧値に近づけるように第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８のパルス幅や周波数等を変調させるパルス制御を行う。第３、第４端子間側電圧検出手段１８及び第１、第２端子間側電圧検出手段１９は、例えば出力側に抵抗を接続し、この抵抗に印加される電圧を検出する。なお、パルス制御とは、スイッチング素子の動作を制御するＰＷＭ制御、周波数制御、又は位相シフト制御を意味する。
第１回路１から第２回路２側へ電力を供給するときに出力側の第２回路のスイッチング素子をオンオフさせて、入力側である第１端子Ｔ１及び第２端子Ｔ２側からインダクタンス手段Ｌに蓄積させるエネルギー量を制御する。この場合は、制御回路３は、第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ駆動信号を与える。組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第２回路２のスイッチング素子Ｓ６又はＳ５をオン状態にさせることで、トランス１１の２次巻線１１ｂ側を短絡状態にする。これにより、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させる。
次に、組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態を継続している期間に、第２回路２のスイッチング素子Ｓ６又はＳ５をオフ状態とさせる。これにより、インダクタンス手段Ｌに蓄積させていたエネルギーが第３端子Ｔ３、第４端子Ｔ４側に供給される。その後、共にオン状態にある組となる第１回路のスイッチング素子Ｓ１とＳ４のうち一方のスイッチング素子Ｓ４を先にオフさせてから他方のスイッチング素子Ｓ１を後からオフさせる。
また、制御回路３は、第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合に、第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。具体的には、制御回路３は、組となる第１回路のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して、第３端子Ｔ３及び第４端子Ｔ４側に供給させるように第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。
同期整流をさせない特許文献４の場合、この動作では、制御回路３は、第２回路２のスイッチング素子Ｓ５〜Ｓ８を順方向に導通させないため、第２回路２は、逆並列ダイオードＤ７、Ｄ８が導通する整流回路として機能する。
同期整流を行う場合、スイッチ素子Ｓ７とＳ８を駆動させる。本発明に関連する技術（関連技術）では、次のように同期整流を行う。スイッチ素子Ｓ７とＳ８の逆並列ダイオードＤ７とＤ８に流れる電流をトランスの２次巻線の電流として電流計２１で検出し、当該電流を全波整流して二次側トランス電流として取得する。そして、二次側トランス電流がしきい値を超えた時にスイッチ素子Ｓ７又はＳ８をオンし、しきい値を下回った時にスイッチ素子Ｓ７又はＳ８をオフする。図２は、関連技術のコンバータにおける二次側トランス電流と各スイッチのゲート信号とを説明するタイミングチャートである。
なお、図２及び以降の図のタイミングチャートについては、第１回路１のスイッチング素子、第２回路２のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。
また、本明細書では、図１のように配置された電流計２１で２次巻線の電流を検出し、これを全波整流した二次側トランス電流を前述した「観測電流」として説明する。
二次側トランス電流がしきい値を超えた瞬間にスイッチ素子Ｓ７又はＳ８をオンし、しきい値を下回った瞬間にスイッチ素子Ｓ７又はＳ８をオフすることが理想である。しかし、電流計２１で電流を検出し、制御回路３でしきい値と比較し、スイッチ素子Ｓ７とＳ８にゲート信号を発生させるまでには応答時間がかかり、実際には二次側トランス電流がしきい値を超えて遅延時間経過後にスイッチ素子Ｓ７又はＳ８がオンし、しきい値を下回って遅延時間経過後にスイッチ素子Ｓ７又はＳ８がオフするという制御遅延が生じる。すなわち、関連技術のコンバータでは逆並列ダイオードでの損失を低減するためにしきい値を下げ過ぎると、上記制御遅延により二次側トランス電流が０Ａとなった後もスイッチ素子Ｓ７又はＳ８がオン状態となる時間が発生し、スイッチ素子Ｓ７又はＳ８を電流がドレインからソース側へ逆流するという現象が発生してしまう。
（実施形態１）
本実施形態のコンバータでは、このような現象を発生させないために制御遅延に依存しない手法でスイッチ素子Ｓ７とＳ８を制御することとした。
本実施形態のコンバータの制御回路３は、昇圧時において、
第３端子Ｔ３及び第４端子Ｔ４間側から出力される電圧、電流もしくは電力の検出値又は第１端子Ｔ１及び第２端子Ｔ２間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１レグ又は第２レグの上アームのスイッチング素子と前記第２レグ又は第１レグの下アームのスイッチング素子と（Ｓ１とＳ４／Ｓ３とＳ２）が共にオン状態の期間に第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）の導通により前記２次巻線を短絡状態にさせてインダクタンス手段Ｌに溜めたエネルギーを第３端子Ｔ３、第４端子Ｔ４側に供給させるように前記導通状態にある第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち一方（Ｓ６／Ｓ５）をオフし、前記共にオン状態にある組となる第１回路１のスイッチング素子（Ｓ１とＳ４／Ｓ３とＳ２）のうち一方の第１回路１のスイッチング素子（Ｓ４／Ｓ３）を先にオフさせてから他方の第１回路１のスイッチング素子（Ｓ１／Ｓ２）を後からオフさせる制御を行う。
また、制御回路３は、降圧時において、
出力側となる第３端子Ｔ３と第４端子Ｔ４側に出力される電圧を出力側の第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合には、組となる第１レグ又は第２レグの上アームのスイッチング素子と第２レグ又は第１レグの下アームのスイッチング素子と（Ｓ１とＳ４／Ｓ３とＳ２）が共にオン状態の期間に第１端子Ｔ１と第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して第３端子Ｔ３と第４端子Ｔ４側に供給させるように第２回路２の組となるスイッチング素子（Ｓ５とＳ８／Ｓ６とＳ７）を逆方向（ダイオードの順方向）に導通させるとともに、前記逆方向に導通させるときに第３レグ１４のスイッチング素子（Ｓ５／Ｓ６）をオンする制御を行う。
さらに、制御回路３は、
前記二次側トランス電流のピークが所定のしきい値より大きい場合、前記後からオフさせる第１回路１のスイッチング素子（Ｓ１／Ｓ２）をオンするタイミングで前記導通状態にある第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち他方のスイッチング素子（Ｓ８／Ｓ７）をオンさせ、前記二次側トランス電流が所定のしきい値より小さくなったときに、第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうちオンさせている他方のスイッチング素子（Ｓ８／Ｓ７）をオフさせる同期整流動作を行う。
図３は、本実施形態のコンバータにおける二次側トランス電流と各スイッチのゲート信号とを説明するタイミングチャートである。図３（Ａ）は昇圧時、図３（Ｂ）は降圧時である。本実施形態のコンバータは、スイッチ素子Ｓ７又はＳ８のオンするタイミングをしきい値判断せず、スイッチ素子Ｓ７はスイッチＱ２（スイッチ素子Ｓ２）と同じタイミングでオン、スイッチ素子Ｓ８はスイッチＱ１（スイッチ素子Ｓ１）と同じタイミングでオンすることとした。このように制御することで、スイッチ素子Ｓ７又はＳ８をオフする際の遅延時間を考慮し、二次側トランス電流がスイッチ素子Ｓ７又はＳ８を電流がドレインからソース側へ逆流しない程度のしきい値としておく一方、しきい値や制御遅延に依らずスイッチ素子Ｓ７又はＳ８をオンするタイミングを早めることができる。
図３（Ａ）の昇圧時の場合で説明する。まず、制御回路３は、二次側トランス電流のピークがしきい値を超えているか否かを判断する。具体的には、制御回路３は、後述するＰＷＭオフ検出信号又は位相シフトオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わるタイミングで二次側トランス電流がしきい値を超えているか否かを判断する。二次側トランス電流がしきい値を超えている場合、制御回路３は、２次巻線側を短絡状態にさせる時に、後からオフさせる第１回路のスイッチング素子（Ｓ１／Ｓ２）をオンするタイミングで導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち他方のスイッチング素子（Ｓ８／Ｓ７）をオンさせる。また、制御回路３は、導通状態にある第２回路の第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち一方のスイッチング素子（Ｓ６／Ｓ５）をオフした後に二次側トランス電流が所定の閾値より小さくなったときに、第２回路の第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうちオンさせている他方のスイッチング素子（Ｓ８／Ｓ７）をオフさせる。
なお、スイッチ素子Ｓ１、Ｓ２と同じタイミングでスイッチ素子Ｓ７、Ｓ８をオンさせた後、二次側トランス電流のピークがしきい値を超えない場合、スイッチ素子Ｓ７、Ｓ８をオフすることができなくなる。この現象に対してはスイッチ素子Ｓ３、Ｓ４、Ｓ５、Ｓ６のゲート信号を用いて電流がしきい値を超えたか否かを半周期に２回監視することで対策している。詳細は後述する。
制御回路３は、
許可レベルと不許可レベルの二値をとる許可信号と、
前記共にオン状態にある組となる第１回路のスイッチング素子（Ｓ１とＳ４／Ｓ３とＳ２）のうち先にオフさせる前記一方の第１回路のスイッチング素子（Ｓ４／Ｓ３）をオフするタイミングで第１レベルから第２レベルとなり、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち前記導通状態のときにオフさせた一方のスイッチング素子（Ｓ６／Ｓ５）をオンするタイミングで第２レベルから第１レベルとなるＰＷＭオフ検出信号と、
前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち一方（Ｓ６／Ｓ５）をオフするタイミングで第３レベルから第４レベルとなり、前記共にオン状態にある組となる第１回路のスイッチング素子（Ｓ１とＳ４／Ｓ３とＳ２）のうち先にオフさせる前記一方の第１回路のスイッチング素子（Ｓ４／Ｓ３）をオンするタイミングで第４レベルから第３レベルとなる位相シフトオフ検出信号と、
前記二次側トランス電流を確認して前記二次側トランス電流が所定の閾値より大きい場合に第５レベルから第６レベルとなり、前記第６レベルのときに前記二次側トランス電流が所定の閾値より小さくなった場合に第６レベルから第５レベルとなる電流比較結果と、
を生成する。
図４は、ＰＷＭオフ検出信号と位相シフトオフ検出信号を説明する図である。図４では、ＰＷＭオフ検出信号の第１レベルをＬｏｗレベル（オフ）、第２レベルをＨｉｇｈレベル（オン）、位相シフトオフ検出信号の第３レベルをＬｏｗレベル（オフ）、第４レベルをＨｉｇｈレベル（オン）として説明している。
ＰＷＭオフ検出信号は、スイッチング素子Ｓ４又はＳ３がオフするタイミングでＨｉｇｈレベルとなり、スイッチング素子Ｓ５又はＳ６がオンするタイミングでＬｏｗレベルに戻る。図４Ａでは、ＰＷＭオフ検出信号のＨｉｇｈレベルからＬｏｗレベルへの切り替えをスイッチング素子Ｓ５又はＳ６のゲート信号に基づいて行っている場合を記載している。ＰＷＭオフ検出信号をＨｉｇｈレベルからＬｏｗレベルへ切り替えするタイミングは、反対アームにあるスイッチング素子（ＰＷＭオフ検出信号がＨｉｇｈレベルとなったタイミングにオフしたスイッチング素子がＳ４であればスイッチング素子Ｓ３、該タイミングでオフしたスイッチング素子がＳ３であればスイッチング素子Ｓ４）がオフする前であればいつでもよく、スイッチング素子Ｓ５又はＳ６のゲート信号以外の信号や時間に基づいてもよい。例えば、図４Ｂのように、ＰＷＭオフ検出信号をＨｉｇｈレベルからＬｏｗレベルへ切り替えするタイミングが、上記反対アームにあるスイッチング素子をオンするタイミングであってもよい。
位相シフトオフ検出信号は、スイッチング素子Ｓ６又はＳ５がオフするタイミングでＨｉｇｈレベルとなり、スイッチング素子Ｓ３又はＳ４がオンするタイミングでＬｏｗレベルに戻る。図４Ａでは、位相シフトオフ検出信号のＨｉｇｈレベルからＬｏｗレベルへの切り替えをスイッチング素子Ｓ３又はＳ４のゲート信号に基づいて行っている場合を記載している。位相シフトオフ検出信号をＨｉｇｈレベルからＬｏｗレベルへ切り替えするタイミングは、反対アームにあるスイッチング素子（位相シフトオフ検出信号がＨｉｇｈレベルとなったタイミングにオフしたスイッチング素子がＳ６であればスイッチング素子Ｓ５、該タイミングでオフしたスイッチング素子がＳ５であればスイッチング素子Ｓ６）がオフする前であればいつでもよく、スイッチング素子Ｓ３又はＳ４のゲート信号以外の信号や時間に基づいてもよい。例えば、図４Ｂのように、位相シフトオフ検出信号をＨｉｇｈレベルからＬｏｗレベルへ切り替えするタイミングが、上記反対アームにあるスイッチング素子をオンするタイミングであってもよい。
そして、制御回路３は、
前記許可信号が不許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記電流比較結果を確認し、前記電流比較結果が第６レベルであれば前記許可信号を許可レベルへ切り替え、
前記許可信号が許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング及び該タイミングに続く前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて、あるいは前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミング及び該タイミングに続く前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミングにおいて、前記電流比較結果を確認し、双方の前記タイミングで前記電流比較結果が第５レベルであれば前記許可信号を不許可レベルへ切り替え、
前記許可信号が許可レベルのときだけ前記同期整流動作を行う。
図５は、同期整流動作を開始するときの各信号のタイミングチャートである。図５において、ＰＷＭオフ検出信号の第１レベルをＬｏｗレベル、第２レベルをＨｉｇｈレベル（オン）、位相シフトオフ検出信号の第３レベルをＬｏｗレベル、第４レベルをＨｉｇｈレベル、電流比較結果の第５レベルをＬｏｗレベル、第６レベルをＨｉｇｈレベル、許可信号の不許可レベルをＬｏｗレベル、許可レベルをＨｉｇｈレベルとして説明している。
ＰＷＭオフ検出信号又は位相シフトオフ検出信号が立ち上がる瞬間において、二次側トランス電流がしきい値を上回っていた場合、同期整流の許可信号がＨｉｇｈレベルとなる。図５は、位相シフトオフ検出のタイミングで二次側トランス電流がしきい値を超えた例である。許可信号がＨｉｇｈレベルとなった次の半周期から固定デッドタイムで動くスイッチ（スイッチＱ１又はＱ２）のオンと同時に同期整流用のゲート信号（スイッチング素子Ｓ８又はＳ７をオンする信号）が出される。例えば、図５の場合、スイッチ素子Ｑ７に電流が流れているときに、二次側トランス電流がしきい値を超えた場合は、次にスイッチング素子Ｓ１をオンするときに同時にスイッチング素子Ｓ８もオンとする。
また、制御回路３は、前記許可信号が不許可レベルから許可レベルへ切り変わる時に前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち他方（Ｓ８／Ｓ７）をオンさせて前記同期整流動作を開始してもよい。次の半周期を待たずにＴｘの時点で同期整流動作を開始することができる。
図６は、同期整流動作を終了するときの各信号のタイミングチャートである。図６において、各信号のレベルは図５で説明したレベルと同じである。
制御回路３は、許可信号がＨｉｇｈレベルのときは、二次側トランス電流がしきい値より小さいことを検出してスイッチング素子Ｓ８又はＳ７をオフする。ＰＷＭオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わった時に二次側トランス電流がしきい値を下回り、続く位相シフトオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わった時にも二次側トランス電流がしきい値を下回った場合、あるいは位相シフトオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わった時に二次側トランス電流がしきい値を下回り、続くＰＷＭオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わった時にも二次側トランス電流がしきい値を下回った場合、制御回路３は、許可信号をＨｉｇｈレベルからＬｏｗレベルへ切り替える。制御回路３は、許可信号がＨｉｇｈレベルからＬｏｗレベルへ切り替わると同時にスイッチング素子Ｓ８又はＳ７のゲート信号をオンからオフへ切り替え、同期整流動作を終了する。つまり、同期整流動作終了時のスイッチング素子Ｓ８又はＳ７のゲート信号は、スイッチング素子Ｓ１又はＳ２のゲート信号のオンと同時にオンした後、二次側トランス電流がピーク（しきい値には達しない）となる期間のみオンとなる。
なお、制御回路３は、ＰＷＭオフ検出信号がＨｉｇｈレベル（第２レベル）になるタイミング（Ａタイミングとする）、あるいは位相シフトオフ検出信号がＨｉｇｈレベル（第４レベル）になるタイミング（Ｂタイミングとする）において、電流比較結果がＨｉｇｈレベル（第６レベル）となっていれば許可信号を許可レベルとして同期整流動作を開始することができる。図５はＢタイミングで許可信号が許可レベルとなる場合を説明したものである。
また、図５では、位相シフトオフ検出信号がＬｏｗレベル（第４レベル）からＨｉｇｈレベル（第３レベル）になるＢタイミング時にＰＷＭオフ検出信号がＨｉｇｈレベル（第２レベル）になっているが、Ｂタイミング時に二次側トランス電流がしきい値を超えていれば（電流比較結果がＨｉｇｈレベルであれば）、ＰＷＭオフ検出信号のレベルに関わらず許可信号のレベルを許可レベルへ切り替える。
同様に、Ａタイミングで許可信号が許可レベルとなる場合も、Ａタイミング時に二次側トランス電流がしきい値を超えていれば（電流比較結果がＨｉｇｈレベルであれば）、位相シフトオフ検出信号のレベルに関わらず許可信号のレベルを許可レベルへ切り替える。
すなわち、制御回路３は、Ａタイミングに電流比較結果がＨｉｇｈ（第６レベル）且つ許可信号がＬｏｗ（不許可レベル）ならば、あるいはＢタイミングに電流比較結果がＨｉｇｈ（第６レベル）且つ許可信号がＬｏｗ（不許可レベル）ならば、許可信号をＨｉｇｈ（許可レベル）として同期整流動作を開始する。また、制御回路３は、Ａタイミングに電流比較結果がＨｉｇｈ（第６レベル）且つ許可信号がＨｉｇｈ（許可レベル）ならば、あるいはＢタイミングに電流比較結果がＨｉｇｈ（第６レベル）且つ許可信号がＨｉｇｈ（許可レベル）ならば、許可信号をＨｉｇｈ（許可レベル）に維持し、同期整流動作を継続する。
一方、ＡタイミングとＢタイミングのどちらかで電流比較結果がＨｉｇｈ（第６レベル）であれば許可信号が許可レベルになるため、制御回路３は、同期整流を終了させる（許可信号を不許可レベルにする）場合、ＰＷＭオフ時、位相シフトオフ時に二次側トランス電流がＡタイミングとＢタイミング、あるいはＢタイミングとＡタイミングで２回連続でしきい値を下回る必要がある。つまり、Ａタイミングに電流比較結果がＬｏｗ（第５レベル）であり、続くＢタイミング時にも電流比較結果がＬｏｗ（第５レベル）である場合、又はＢタイミング時に電流比較結果がＬｏｗ（第５レベル）であり、続くＡタイミングにも電流比較結果がＬｏｗ（第５レベル）である場合に、制御回路３は許可信号を許可レベルから不許可レベルに切り替え、同期整流動作を終了する。
図７は、制御回路３が備える許可信号生成回路の一例である。許可信号生成回路は、コンパレータで二次側トランス電流としきい値を比較し、比較結果を２つのＤ型フリップフロップのＤ入力に入力する。許可信号生成回路は、それぞれのＤ型フリップフロップのクロック入力にＰＷＭオフ検出信号又は位相シフトオフ信号を入力し、それぞれのＱ出力を論理和することで許可信号を得る。
同期整流のゲートをオフするためのしきい値はできるだけ低い方が損失低減に有利となる。しかし、しきい値が低すぎると制御回路３が二次側トランス電流がしきい値を下回ったことの検出からスイッチング素子Ｓ８又はＳ７へゲート信号を出力するまでの遅延時間によりダイオード電流はゼロになるがゲートがオンしている状態となり、ドレインからソースへ電流が逆流する可能性がある。この場合、トランス１１の一次側でトランス１１の一次側電流が減少し、特許文献３や４のコンバータにおいて一次側スイッチのソフトスイッチング（ＺＶＳ）が困難となる。そのため制御回路３は同期制御動作をするスイッチング素子Ｓ８又はＳ７のオン時間に制限を設けている。この制限時間は固定デッドタイムスイッチ（スイッチング素子Ｓ１又はＳ２）のオン時間よりも短くしている。
（実施形態２）
本実施形態のコンバータでは、同期整流適用期間の拡大を考える。実施形態１で説明した制御手法は、二次側トランス電流がしきい値に達しない軽負荷時には、同期整流動作をしない。そこで、軽負荷時の損失低減に向けて、本実施形態では、二次側トランス電流が前述のしきい値に達しない場合でも同期整流動作を可能とする制御方法を説明する。
なお、以降の説明では、実施形態１で説明したしきい値を「所定のしきい値」、軽負荷時の同期整流動作を行うために新たに設定するしきい値を「軽負荷用しきい値」として説明する。これらのしきい値には、絶対値において、
０＜「軽負荷用しきい値」＜「所定のしきい値」
の関係がある。
本実施形態のコンバータの構成は実施形態１で説明した図１のコンバータの構成と同じである。また、制御回路３が行う同期整流動作以外のコンバータの昇圧動作及び降圧動作における制御内容も実施形態１と同じである。
制御回路３が行う実施形態１と異なるコンバータの制御内容は次である。
制御回路３は、
前記二次側トランス電流についてゼロより大きく且つ前記所定のしきい値より小さい軽負荷用しきい値が設定されており、
前記二次側トランス電流のピークが前記所定のしきい値より小さく且つ前記軽負荷用しきい値より大きい場合、前記後からオフさせる第１回路１のスイッチング素子（Ｓ１／Ｓ２）をオンするタイミングで前記導通状態にある第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち他方のスイッチング素子（Ｓ８／Ｓ７）をオンさせ、前記二次側トランス電流がピークに達したときに、第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうちオンさせている他方のスイッチング素子（Ｓ８／Ｓ７）をオフさせる軽負荷同期整流動作を行う。
図８及び図９は、本実施形態のコンバータにおける二次側トランス電流と各信号とを説明するタイミングチャートである。図８は二次側トランス電流のピーク検出に位相シフトオフ検出信号を利用する場合、図９は二次側トランス電流のピーク検出にＰＷＭオフ検出を使用する場合である。
いずれの場合も、前述の所定のしきい値よりも小さい軽負荷用しきい値を新たに設ける。軽負荷用しきい値は、二次側トランス電流が流れているかどうかわかれば良く、この軽負荷用しきい値で同期整流用のスイッチング素子（Ｓ７／Ｓ８）をオフした場合、遅延時間によって逆流が発生してしまうような低い値で良い。軽負荷用しきい値の設定についてさらに説明する。
条件ａ：二次側トランス電流０Ａと前記所定のしきい値の間（つまり、０ ＜ 軽負荷用しきい値 ＜ 所定のしきい値）
条件ｂ：同期整流で低減できる損失 ＜ 同期整流の駆動損失 とならない負荷の範囲
条件ｃ：二次側トランス電流のピークで軽負荷同期整流をオフした後、スイッチング素子の動作に遅延（ここの「遅延」とは制御回路３からドライバを介して同期整流用のスイッチング素子（Ｓ７／Ｓ８）のゲートを駆動するまでの遅延を意味する。）があっても当該スイッチング素子の電流がゼロになる前にゲートをオフできる範囲（二次側トランス電流が逆流しない範囲）
これらの条件全てを満たした上で一番小さい値を軽負荷用しきい値とする。
本実施形態のコンバータも、スイッチング素子Ｓ７又はＳ８のオンするタイミングを軽負荷用しきい値で判断せず、スイッチング素子Ｓ７はスイッチＱ２（スイッチング素子Ｓ２）と同じタイミングでオン、スイッチング素子Ｓ８はスイッチＱ１（スイッチング素子Ｓ１）と同じタイミングでオンする。このため、軽負荷用しきい値や制御遅延に依らずスイッチング素子Ｓ７又はＳ８をオンするタイミングを早めることができる。そして、二次側トランス電流がピークとなった時にオンとなっているスイッチング素子Ｓ７又はＳ８をオフする。ＰＷＭオフ検出信号が第１レベル（Ｌｏｗ）から第２レベル（Ｈｉｇｈ）になるタイミング又は位相シフトオフ検出信号が第３レベル（Ｌｏｗ）から第４レベル（Ｈｉｇｈ）になるタイミングを二次側トランス電流がピークに達したときと判断してよい。
制御回路３は、
許可レベルと不許可レベルの二値をとる軽負荷用許可信号と、
前記二次側トランス電流を確認して前記二次側トランス電流が前記軽負荷用しきい値より大きい場合に第７レベルから第８レベルとなり、前記第８レベルのときに前記二次側トランス電流が前記軽負荷用しきい値より小さくなった場合に第８レベルから第７レベルとなる軽負荷用電流比較結果と、
をさらに生成する。
そして、制御回路３は、
前記軽負荷用許可信号が不許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第８レベルであれば前記軽負荷用許可信号を許可レベルへ切り替え、
前記軽負荷用許可信号が許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第７レベルであれば前記軽負荷用許可信号を不許可レベルへ切り替え、
前記軽負荷用許可信号が許可レベル且つ前記許可信号が不許可レベルのときだけ前記軽負荷同期整流動作を行う。
図１０は、位相シフトオフ検出信号を利用して軽負荷同期整流動作を開始するときの各信号のタイミングチャートである。図１０において、ＰＷＭオフ検出信号の第１レベルをＬｏｗレベル、第２レベルをＨｉｇｈレベル（オン）、位相シフトオフ検出信号の第３レベルをＬｏｗレベル、第４レベルをＨｉｇｈレベル、軽負荷用電流比較結果の第７レベルをＬｏｗレベル、第８レベルをＨｉｇｈレベル、軽負荷用許可信号の不許可レベルをＬｏｗレベル、許可レベルをＨｉｇｈレベルとして説明している。
ＰＷＭオフ検出信号又は位相シフトオフ検出信号が立ち上がる瞬間において、二次側トランス電流が軽負荷用しきい値を上回っていた場合（軽負荷用電流比較結果がＨｉｇｈレベルの場合）、軽負荷同期整流の軽負荷用許可信号がＨｉｇｈレベルとなる。図１０は、位相シフトオフ検出信号がＨｉｇｈレベルになるタイミングで二次側トランス電流が軽負荷用しきい値を超えた例である。軽負荷用許可信号がＨｉｇｈレベルとなった次の半周期から固定デッドタイムで動くスイッチ（スイッチＱ１又はＱ２）のオンと同時に同期整流用のゲート信号（スイッチング素子Ｓ８又はＳ７をオンする信号）が出される。例えば、図１０の場合、スイッチ素子Ｑ７に電流が流れているときに、二次側トランス電流が軽負荷用しきい値を超えた場合は、次にスイッチング素子Ｓ１をオンするときに同時にスイッチング素子Ｓ８もオンとする。
また、制御回路３は、軽負荷用許可信号が不許可レベルのときに、軽負荷用電流比較結果が第７レベルから第８レベルになるタイミングで導通状態にある第２回路２の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子（Ｓ６とＳ８／Ｓ５とＳ７）のうち他方（Ｓ８／Ｓ７）をオンさせて前記軽負荷同期整流動作を開始してもよい。次の半周期を待たずにＴｙの時点で軽負荷同期整流動作を開始することができる。
図１１は、位相シフトオフ検出信号を利用して軽負荷同期整流動作を終了するときの各信号のタイミングチャートである。図１１において、各信号のレベルは図１０で説明したレベルと同じである。
制御回路３は、軽負荷用許可信号がＨｉｇｈレベルのときは、位相シフトオフ検出信号又はＰＷＭオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わることを検出してスイッチング素子Ｓ８又はＳ７をオフする。位相シフトオフ検出信号又はＰＷＭオフ検出信号がＬｏｗレベルからＨｉｇｈレベルへ切り替わる時に軽負荷用電流比較結果がＬｏｗレベルである場合、制御回路３は、軽負荷用許可信号をＨｉｇｈレベルからＬｏｗレベルへ切り替えて、次の半周期で同期整流をしないようにする。
図１２は、制御回路３が備える軽負荷用許可信号の生成回路の一例である。この生成回路は、コンパレータで二次側トランス電流と軽負荷用しきい値を比較し、比較結果を２つのＤ型フリップフロップのＤ入力に入力する。軽負荷用許可信号の生成回路は、それぞれのＤ型フリップフロップのクロック入力にＰＷＭオフ検出信号又は位相シフトオフ信号を入力し、それぞれのＱ出力を論理和することで軽負荷用許可信号を得る。
（実施形態３）
実施形態１で説明した同期整流動作と実施形態２で説明した軽負荷同期整流動作とを組み合わせて動作させることができる。図１３は、同期整流動作と軽負荷同期整流動作とを組み合わせて制御するときの各信号のタイミングチャートである。本実施形態では、周期毎に二次側トランス電流のピークが大きくなる場合を説明する。二次側トランス電流のピークは、Ａ期間では軽負荷用しきい値を超えておらず、Ｂ期間では軽負荷用しきい値を超えているが所定のしきい値を超えておらず、Ｃ期間では所定のしきい値を超えている。
Ａ期間からＢ期間へは実施形態２で説明した制御通りであり、コンバータは時刻Ｔｙから軽負荷同期整流動作を開始する。Ｂ期間からＣ期間へは実施形態１で説明した制御通りであり、時刻Ｔｘにて許可信号がＨｉｇｈとなりコンバータは同期整流動作を開始する。ここで、Ｂ期間ですでに軽負荷同期整流動作が開始されている（図１３の場合、スイッチＱ７がオン状態である）ので、スイッチＱ７又はＱ８は時刻Ｔｘで同期整流動作に切り替わった後もオンを保ち続ける。
図１３のように、軽負荷同期整流動作から同期整流動作へ制御を切り替えるために、制御回路３は、図１３のように、時刻Ｔｘで、前記許可信号が不許可レベルから許可レベルになるタイミングで前記軽負荷用許可信号を許可レベルから不許可レベルへ切り替えてもよい。なお、制御回路３内で軽負荷同期整流動作と同期整流動作との制御の整合が取れるならば、軽負荷用許可信号を許可レベルを維持させていてもよい。
（他の実施形態）
上述した実施形態以外にも次のようなバリエーションがある。
１．観測電流（電流計２１の位置）
電流計２１は、図１では、トランスの２次巻線の電流を検出するためにトランス１１の２次巻線１１ｂと第４レグ１５の上下アームの接続点側との間に配置したが、２次巻線１１ｂと第３レグ１４の上下アームの接続点側との間に配置してもよい。また、電流計２１が、トランスの１次巻線の電流を検出する場合は、トランス１１の１次巻線１１ａと第１レグ１２の上下アームの接続点側又は第２レグ１３の上下アームの接続点側との間に配置してもよい。
また、複数の電流計２１を用いて観測電流を検出してもよい。２次巻線１１ｂの観測電流は、第４レグ１５の上アーム及び下アームのそれぞれに流れる電流を電流計で検出し、これらの合流により得ることができ、同様に、第３レグ１４の上アーム及び下アームのそれぞれに流れる電流を電流計で検出し、これらの合流により得ることができる。さらに、１次巻線１１ａ観測電流についても、第１レグ１２の上アーム及び下アームのそれぞれに流れる電流を電流計で検出し、これらの合流により得ることができ、同様に、第２レグ１３の上アーム及び下アームのそれぞれに流れる電流を電流計で検出し、これらの合流により得ることができる。
なお、電流計２１を一次側に配置した場合、観測電流の波形がトランス１１の巻数比や励磁電流により電流計２１を二次側に配置した場合の観測電流の波形と異なるため、所定のしきい値や軽負荷用しきい値を調整することで同期整流制御が可能になる。
２．非全波整流
本実施形態では、電流計２１が検出した電流を全波整流した信号とし観測電流としているが、当該電流を全波整流せずにそのまま観測電流とすることもできる。この場合の観測電流には、２次巻線１１ｂや１次巻線１１ａの電流の他に、上述のとおり、複数の電流計２１を用いて第１レグ１２から第４レグ１５のいずれか１つのレグにおいて上アーム及び下アームのそれぞれに流れる電流も含まれる。これら観測電流を全波整流せず、プラス側とマイナス側の電流が含まれる場合に、所定のしきい値と軽負荷用しきい値をプラス側とマイナス側に用意することで本発明の同期整流を行なうことができる。
３．スイッチ素子
（１）スイッチ素子の機能
本実施形態では、スイッチ素子Ｑ５とＱ６を位相シフト制御用、スイッチ素子Ｑ７とＱ８を同期整流制御用として説明した。しかし、スイッチ素子の機能を入れ替え、スイッチ素子Ｑ５とＱ６を同期整流制御用、スイッチ素子Ｑ７とＱ８を位相シフト制御用としてもよい。スイッチ素子の機能の入れ替えに応じたスイッチングを行うことでコンバータとして動作し、実施形態で説明した同期整流動作を行うことができる。
また、本実施形態では、第１回路１の第２レグの上下アームＳ３、Ｓ４を先にオフさせてから他方の第１レグの上下アームＳ１、Ｓ２を後からオフさせる制御を行っているが、第１レグの上下アームＳ１、Ｓ２を先にオフさせてから他方の第２レグの上下アームＳ３、Ｓ４を後からオフさせる制御を行ってもよい。
また、スイッチ素子の機能の入れ替えに応じて上述した観測電流のバリエーションを適用することができる。
（２）双方向性
本実施形態では、第１回路１から第２回路２側へ電力を供給する場合の同期整流動作について説明したが、第２回路２から第１回路１側へ電力を供給する場合の同期整流動作についても同様である。つまり、図１のコンバータは、スイッチング素子（Ｓ１〜Ｓ６）のゲート信号とトランス１１の二次側トランス電流を用いて第２回路２のスイッチング素子Ｓ７とＳ８を同期整流動作させ、スイッチング素子（Ｓ３〜Ｓ８）のゲート信号とトランス１１の一次側トランス電流を用いて第１回路１のスイッチング素子Ｓ１とＳ２を同期整流動作させることで、双方向コンバータとして機能する。また、図１のコンバータを双方向コンバータとして使用する場合、電力を供給する方向に応じて上述した観測電流のバリエーションを適用することができる。
４．他のバリエーション
上述した各バリエーションは、可能な限り組み合わせることができる。
本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。
より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、１・・・第１回路、２・・・第２回路、３・・・制御回路、１１・・・トランス、１１ａ・・・１次巻線、１１ｂ・・・２次巻線、１２・・・第１レグ、１３・・・第２レグ、１４・・・第３レグ、１５・・・第４レグ、１６、１７・・・コンデンサ、１８・・・第３、第４端子間側電圧検出手段、１９・・・第１、第２端子間側電圧検出手段、２１・・・電流計、Ｓ１〜Ｓ４・・・第１回路のスイッチング素子、Ｑ１〜Ｑ４・・・スイッチ素子、Ｄ１〜Ｄ４・・・逆並列ダイオード、Ｃ１〜Ｃ４・・・並列コンデンサ、Ｄ５〜Ｄ８・・・一方向性素子（逆並列ダイオード）、Ｓ５〜Ｓ８・・・第２回路のスイッチング素子、Ｑ５〜Ｑ８・・・スイッチ素子、Ｃ５〜Ｃ８・・・並列コンデンサ、Ｌ・・・インダクタンス手段

Claims (24)

  1. １次巻線と２次巻線とを有するトランスと、
    前記トランスの前記１次巻線又は前記２次巻線の電流を観測電流として検出する電流検出手段と、
    逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグとを有し、前記１次巻線側に接続される第１回路と、
    逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグとを有し、前記２次巻線側に接続される第２回路と、
    前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
    前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から前記トランスの前記１次巻線へ入力させる制御回路とを備え、
    前記制御回路は、
    前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子の導通により前記２次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第３、第４端子側に供給させるように前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフし、前記共にオン状態にある組となる第１回路のスイッチング素子のうち一方の前記第１回路のスイッチング素子を先にオフさせてから他方の前記第１回路のスイッチング素子を後からオフさせる制御を行い、
    前記観測電流の絶対値のピークが所定のしきい値より大きい場合、前記後からオフさせる前記第１回路のスイッチング素子をオンするタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方のスイッチング素子をオンさせ、前記観測電流の絶対値が所定のしきい値より小さくなったときに、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせる同期整流動作を行う
    ことを特徴とするコンバータ。
  2. 前記制御回路は、出力側となる前記第３端子と前記第４端子側に出力される電圧を出力側の前記第２回路のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合には、前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第１端子と前記第２端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第３端子と前記第４端子側に供給させるように前記第２回路の組となるスイッチング素子を逆方向に導通させるとともに、前記逆方向に導通させるときに前記第３レグのスイッチング素子をオンすることを特徴とする請求項１に記載のコンバータ。
  3. 前記制御回路は、
    許可レベルと不許可レベルの二値をとる許可信号と、
    前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオフするタイミングで第１レベルから第２レベルとなり、該タイミングでオフした前記一方の第１回路のスイッチング素子の反対アームにあるスイッチング素子をオフするタイミングより前の第１任意タイミングで第２レベルから第１レベルとなるＰＷＭオフ検出信号と、
    前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフするタイミングで第３レベルから第４レベルとなり、該タイミングでオフした前記一方のスイッチング素子の反対アームにあるスイッチング素子をオフするタイミングより前の第２任意タイミングで第４レベルから第３レベルとなる位相シフトオフ検出信号と、
    前記観測電流を確認して前記観測電流の絶対値が所定の閾値より大きい場合に第５レベルから第６レベルとなり、前記第６レベルのときに前記観測電流の絶対値が所定の閾値より小さくなった場合に第６レベルから第５レベルとなる電流比較結果と、
    を生成し、
    前記許可信号が不許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記電流比較結果を確認し、前記電流比較結果が第６レベルであれば前記許可信号を許可レベルへ切り替え、
    前記許可信号が許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング及び該タイミングに続く前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて、あるいは前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミング及び該タイミングに続く前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミングにおいて、前記電流比較結果を確認し、双方の前記タイミングで前記電流比較結果が第５レベルであれば前記許可信号を不許可レベルへ切り替え、
    前記許可信号が許可レベルのときだけ前記同期整流動作を行う
    ことを特徴とする請求項１又は２に記載のコンバータ。
  4. 前記第１任意タイミングが、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち前記導通状態のときにオフさせた一方のスイッチング素子をオンするタイミングであることを特徴とする請求項３に記載のコンバータ。
  5. 前記第１任意タイミングが、前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオフする前記タイミングでオフした前記一方の第１回路のスイッチング素子の反対アームにあるスイッチング素子をオンするタイミングであることを特徴とする請求項３に記載のコンバータ。
  6. 前記第２任意タイミングが、前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオンするタイミングであることを特徴とする請求項３に記載のコンバータ。
  7. 前記第２任意タイミングが、前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフする前記タイミングでオフした前記一方のスイッチング素子の反対アームにあるスイッチング素子をオンするタイミングであることを特徴とする請求項３に記載のコンバータ。
  8. 前記制御回路は、
    前記許可信号が不許可レベルから許可レベルへ切り変わる時に前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方をオンさせて前記同期整流動作を開始することを特徴とする請求項３から７のいずれかに記載のコンバータ。
  9. 前記制御回路は、
    前記許可信号が許可レベルから不許可レベルへ切り変わる時に第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせて前記同期整流動作を終了することを特徴とする請求項３から８のいずれかに記載のコンバータ。
  10. 前記制御回路は、
    前記後にオフさせる前記第１回路のスイッチング素子をオンさせる時間より短い制限時間を有し、前記同期整流動作において、前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方のスイッチング素子をオンさせた後に前記制限時間を経過した場合、第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせることを特徴とすることを特徴とする請求項３から９のいずれかに記載のコンバータ。
  11. 前記制御回路は、
    前記観測電流の絶対値についてゼロより大きく且つ前記所定のしきい値より小さい軽負荷用しきい値が設定されており、
    前記観測電流の絶対値のピークが前記所定のしきい値より小さく且つ前記軽負荷用しきい値より大きい場合、前記後からオフさせる前記第１回路のスイッチング素子をオンするタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方のスイッチング素子をオンさせ、前記観測電流の絶対値がピークに達したときに、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせる軽負荷同期整流動作を行う
    ことを特徴とする請求項１から１０に記載のコンバータ。
  12. 前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングを前記観測電流の絶対値がピークに達したときとすることを特徴とする請求項３から１０を引用する請求項１１に記載のコンバータ。
  13. 前記制御回路は、
    許可レベルと不許可レベルの二値をとる軽負荷用許可信号と、
    前記観測電流を確認して前記観測電流の絶対値が前記軽負荷用しきい値より大きい場合に第７レベルから第８レベルとなり、前記第８レベルのときに前記観測電流の絶対値が前記軽負荷用しきい値より小さくなった場合に第８レベルから第７レベルとなる軽負荷用電流比較結果と、
    をさらに生成し、
    前記軽負荷用許可信号が不許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第８レベルであれば前記軽負荷用許可信号を許可レベルへ切り替え、
    前記軽負荷用許可信号が許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第７レベルであれば前記軽負荷用許可信号を不許可レベルへ切り替え、
    前記軽負荷用許可信号が許可レベル且つ前記許可信号が不許可レベルのときだけ前記軽負荷同期整流動作を行う
    ことを特徴とする請求項３から１０を引用する請求項１１又は１２に記載のコンバータ。
  14. 前記制御回路は、
    前記許可信号が不許可レベルから許可レベルになるタイミングで前記軽負荷用許可信号を許可レベルから不許可レベルへ切り替える
    ことを特徴とする請求項１３に記載のコンバータ。
  15. 前記制御回路は、
    前記軽負荷用許可信号が不許可レベルのときに、前記軽負荷用電流比較結果が第７レベルから第８レベルになるタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方をオンさせて前記軽負荷同期整流動作を開始する
    ことを特徴とする請求項１３又は１４に記載のコンバータ。
  16. １次巻線と２次巻線とを有するトランスと、
    前記トランスの前記１次巻線又は前記２次巻線の電流を観測電流として検出する電流検出手段と、
    逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグとを有し、前記１次巻線側に接続される第１回路と、
    逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグとを有し、前記２次巻線側に接続される第２回路と、
    前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
    前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から前記トランスの前記１次巻線へ入力させる制御回路とを備え、
    前記制御回路は、
    前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子の導通により前記２次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第３、第４端子側に供給させるように前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフし、前記共にオン状態にある組となる第１回路のスイッチング素子のうち一方の前記第１回路のスイッチング素子を先にオフさせてから他方の前記第１回路のスイッチング素子を後からオフさせる制御を行い、
    前記観測電流の絶対値のピークが軽負荷用しきい値より大きい場合、前記後からオフさせる前記第１回路のスイッチング素子をオンするタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方のスイッチング素子をオンさせ、前記観測電流の絶対値がピークに達したときに、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうちオンさせている他方のスイッチング素子をオフさせる軽負荷同期整流動作を行う
    ことを特徴とするコンバータ。
  17. 前記制御回路は、出力側となる前記第３端子と前記第４端子側に出力される電圧を出力側の前記第２回路のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合には、前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第１端子と前記第２端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第３端子と前記第４端子側に供給させるように前記第２回路の組となるスイッチング素子を逆方向に導通させるとともに、前記逆方向に導通させるときに前記第３レグのスイッチング素子をオンすることを特徴とする請求項１６に記載のコンバータ。
  18. 前記制御回路は、
    許可レベルと不許可レベルの二値をとる軽負荷用許可信号と、
    前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオフするタイミングで第１レベルから第２レベルとなり、該タイミングでオフした前記一方の第１回路のスイッチング素子の反対アームにあるスイッチング素子をオフするタイミングより前の第１任意タイミングで第２レベルから第１レベルとなるＰＷＭオフ検出信号と、
    前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフするタイミングで第３レベルから第４レベルとなり、該タイミングでオフした前記一方のスイッチング素子の反対アームにあるスイッチング素子をオフするタイミングより前の第２任意タイミングで第４レベルから第３レベルとなる位相シフトオフ検出信号と、
    前記観測電流を確認して前記観測電流の絶対値が前記軽負荷用しきい値より大きい場合に第７レベルから第８レベルとなり、前記第８レベルのときに前記観測電流の絶対値が前記軽負荷用しきい値より小さくなった場合に第８レベルから第７レベルとなる軽負荷用電流比較結果と、
    を生成し、
    前記軽負荷用許可信号が不許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第８レベルであれば前記軽負荷用許可信号を許可レベルへ切り替え、
    前記軽負荷用許可信号が許可レベルのときに、前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングにおいて前記軽負荷用電流比較結果を確認し、前記軽負荷用電流比較結果が第７レベルであれば前記軽負荷用許可信号を不許可レベルへ切り替え、
    前記軽負荷用許可信号が許可レベルのときだけ前記軽負荷同期整流動作を行う
    ことを特徴とする請求項１６又は１７に記載のコンバータ。
  19. 前記第１任意タイミングが、前記第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち前記導通状態のときにオフさせた一方のスイッチング素子をオンするタイミングであることを特徴とする請求項１８に記載のコンバータ。
  20. 前記第１任意タイミングが、前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオフする前記タイミングでオフした前記一方の第１回路のスイッチング素子の反対アームにあるスイッチング素子をオンするタイミングであることを特徴とする請求項１８に記載のコンバータ。
  21. 前記第２任意タイミングが、前記共にオン状態にある組となる第１回路のスイッチング素子のうち先にオフさせる前記一方の第１回路のスイッチング素子をオンするタイミングであることを特徴とする請求項１８に記載のコンバータ。
  22. 前記第２任意タイミングが、前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち一方をオフする前記タイミングでオフした前記一方のスイッチング素子の反対アームにあるスイッチング素子をオンするタイミングであることを特徴とする請求項１８に記載のコンバータ。
  23. 前記ＰＷＭオフ検出信号が第１レベルから第２レベルになるタイミング又は前記位相シフトオフ検出信号が第３レベルから第４レベルになるタイミングを前記観測電流の絶対値がピークに達したときとすることを特徴とする請求項１８から２２のいずれかに記載のコンバータ。
  24. 前記制御回路は、
    前記軽負荷用許可信号が不許可レベルのときに、前記軽負荷用電流比較結果が第７レベルから第８レベルになるタイミングで前記導通状態にある第２回路の前記第３レグと第４レグの下アーム又は上アームのスイッチング素子のうち他方をオンさせて前記軽負荷同期整流動作を開始する
    ことを特徴とする請求項１８から２３のいずれかに記載のコンバータ。
JP2017209784A 2017-03-30 2017-10-30 コンバータ Active JP6783738B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066557 2017-03-30
JP2017066557 2017-03-30

Publications (2)

Publication Number Publication Date
JP2018170948A JP2018170948A (ja) 2018-11-01
JP6783738B2 true JP6783738B2 (ja) 2020-11-11

Family

ID=64018027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209784A Active JP6783738B2 (ja) 2017-03-30 2017-10-30 コンバータ

Country Status (1)

Country Link
JP (1) JP6783738B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7099351B2 (ja) * 2019-02-08 2022-07-12 株式会社明電舎 双方向絶縁型ｄｃ－ｄｃコンバータおよび制御方法
JP7441368B1 (ja) 2023-10-26 2024-02-29 株式会社オリジン Ｄｃ／ｄｃコンバータ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263968B2 (en) * 2011-06-22 2016-02-16 Eetrex, Inc. Bidirectional inverter-charger
JP5556852B2 (ja) * 2012-06-01 2014-07-23 Ｔｄｋ株式会社 双方向ｄｃｄｃコンバータ
JP6065753B2 (ja) * 2013-06-06 2017-01-25 三菱電機株式会社 Ｄｃ／ｄｃコンバータおよびバッテリ充放電装置
JP6217655B2 (ja) * 2015-01-15 2017-10-25 トヨタ自動車株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2018170948A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
US9859788B2 (en) Power factor correction circuit and switching power supply apparatus
JP6338867B2 (ja) 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法
US8036008B2 (en) DC/DC power converting apparatus
US9160242B2 (en) Electric power conversion device
US10211719B2 (en) Power converter
WO2015004825A1 (ja) Ｄｃ／ｄｃコンバータ
KR102116705B1 (ko) 컨버터 및 그 구동 방법
JP2011167059A (ja) 方法およびスイッチモード電源のためのコントローラ
WO2014034529A1 (ja) スイッチング電源装置
US20170025969A1 (en) Synchronous rectifier phase control to improve load efficiency
EP2892141A1 (en) Power converter with modulated secondary-side synchronous rectification
US8773875B2 (en) Power conversion apparatus
KR101851930B1 (ko) 교류-직류 컨버터
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
KR101654490B1 (ko) 컨버터 및 쌍방향 컨버터
JP5678860B2 (ja) 交流直流変換器
JP6783738B2 (ja) コンバータ
JP2018157643A (ja) 多入力コンバータ及び双方向コンバータ
JP5535290B2 (ja) 双方向コンバータ
WO2015072009A1 (ja) 双方向コンバータ
JP2006340590A (ja) Ａｃ−ｄｃコンバータ
WO2015178106A1 (ja) 電源装置
JP2015228760A (ja) スイッチング電源装置
KR102525753B1 (ko) 절연형 스위칭 전원 공급 장치
JP2017108592A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250