JP6775365B2 - Insulated switching power supply and power supply control - Google Patents
Insulated switching power supply and power supply control Download PDFInfo
- Publication number
- JP6775365B2 JP6775365B2 JP2016181325A JP2016181325A JP6775365B2 JP 6775365 B2 JP6775365 B2 JP 6775365B2 JP 2016181325 A JP2016181325 A JP 2016181325A JP 2016181325 A JP2016181325 A JP 2016181325A JP 6775365 B2 JP6775365 B2 JP 6775365B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- time
- voltage
- power supply
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、絶縁型スイッチング電源装置に関する。 The present invention relates to an isolated switching power supply device.
従来、入力される直流電圧を所望の直流電圧に変換するフライバック方式の絶縁型スイッチング電源装置が種々開発されている。この絶縁型スイッチング電源装置では、トランスの１次巻線に直列に接続されたスイッチング素子をスイッチング駆動することにより、トランスの２次側において出力電圧を得る。スイッチング素子をオンとしたときにトランスに励磁エネルギーが充電され、スイッチング素子をオフとすると励磁エネルギーがトランスの２次側に配されたダイオードおよび平滑コンデンサを介して放電される。絶縁型スイッチング電源装置の一例は、例えば特許文献１に開示される。
Conventionally, various flyback type isolated switching power supply devices that convert an input DC voltage into a desired DC voltage have been developed. In this isolated switching power supply device, an output voltage is obtained on the secondary side of the transformer by switching driving a switching element connected in series with the primary winding of the transformer. When the switching element is turned on, the transformer is charged with exciting energy, and when the switching element is turned off, the exciting energy is discharged via a diode and a smoothing capacitor arranged on the secondary side of the transformer. An example of an isolated switching power supply device is disclosed in, for example,
また、スイッチング電源装置の制御方式としては、従来より、線形制御方式（例えば、電圧モード制御方式、電流モード制御方式）、または非線形制御方式（例えば、オン時間固定方式、オフ時間固定方式、ヒステリシス・ウィンドウ方式）が採用されている。 Further, as a control method of the switching power supply device, a linear control method (for example, a voltage mode control method, a current mode control method) or a non-linear control method (for example, an on-time fixed method, an off-time fixed method, hysteresis) has been conventionally used. Window method) is adopted.
ここで、上述のようなフライバック方式の絶縁型スイッチング電源装置においては、トランスの漏れインダクタンスに起因して、スイッチング素子がオフしたときにスイッチング素子に印加される電圧にリンギングが生じることがある。このリンギングがスイッチング素子の耐圧を超えてスイッチング素子が破壊されることを防止するため、スナバ回路を設けてリンギングを抑制する場合が多い。 Here, in the flyback type isolated switching power supply device as described above, ringing may occur in the voltage applied to the switching element when the switching element is turned off due to the leakage inductance of the transformer. In order to prevent the ringing from being destroyed by exceeding the withstand voltage of the switching element, a snubber circuit is often provided to suppress the ringing.
しかしながら、上記スナバ回路は、ユーザにとって設計が困難な回路であり、設計が失敗した場合、スイッチング素子が破壊される虞があった。 However, the snubber circuit is a circuit that is difficult for the user to design, and if the design fails, the switching element may be destroyed.
上記状況に鑑み、本発明は、スナバ回路を用いずとも、スイッチング素子がオフするときにスイッチング素子に印加される電圧に生じるリンギングを抑えることが可能となる絶縁型スイッチング電源装置、および電源制御装置を提供することを目的とする。 In view of the above situation, the present invention provides an isolated switching power supply device and a power supply control device capable of suppressing ringing that occurs in the voltage applied to the switching element when the switching element is turned off without using a snubber circuit. The purpose is to provide.
上記目的を達成するために本発明の一態様に係る絶縁型スイッチング電源装置は、一端に入力電圧の印加端が接続される１次巻線と、２次巻線と、を含むトランスと、
前記１次巻線の他端に電流流入端が接続される主スイッチング素子と、
前記主スイッチング素子の前記電流流入端に、電流流入端が接続される副スイッチング素子と、
前記主スイッチング素子と前記副スイッチング素子がともにオンとなる状態、前記主スイッチング素子がオフとなって前記副スイッチング素子がオンとなる状態、前記主スイッチング素子と前記副スイッチング素子がともにオフとなる状態の順に遷移するよう、前記副スイッチング素子の制御端に電圧を印加する電圧印加部と、
を備えることとしている（第１の構成）。
In order to achieve the above object, the insulated switching power supply device according to one aspect of the present invention includes a transformer including a primary winding and a secondary winding to which an input voltage application end is connected to one end.
A main switching element in which a current inflow end is connected to the other end of the primary winding,
An auxiliary switching element to which the current inflow end is connected to the current inflow end of the main switching element,
A state in which both the main switching element and the sub-switching element are turned on, a state in which the main switching element is turned off and the sub-switching element is turned on, and a state in which both the main switching element and the sub-switching element are turned off. A voltage application unit that applies a voltage to the control end of the sub-switching element so as to transition in the order of
(First configuration).
また、上記第１の構成において、前記電圧印加部は、コンパレータであって、
前記コンパレータの一方の入力端には、前記主スイッチング素子の制御端が接続され、
前記コンパレータの他方の入力端には、前記主スイッチング素子の閾値電圧が基準電圧として印加され、
前記コンパレータの出力端は、前記副スイッチング素子の制御端に接続される、こととしてもよい（第２の構成）。
Further, in the first configuration, the voltage application unit is a comparator.
A control end of the main switching element is connected to one input end of the comparator.
A threshold voltage of the main switching element is applied as a reference voltage to the other input end of the comparator.
The output end of the comparator may be connected to the control end of the sub-switching element (second configuration).
また、上記第２の構成において、前記閾値電圧は、前記主スイッチング素子のミラー電圧より低い値に設定されることとしてもよい（第３の構成）。 Further, in the second configuration, the threshold voltage may be set to a value lower than the mirror voltage of the main switching element (third configuration).
また、上記第３の構成において、前記閾値電圧は、前記ミラー電圧と、前記主スイッチング素子自身の閾値電圧との間に設定されることとしてもよい（第４の構成）。 Further, in the third configuration, the threshold voltage may be set between the mirror voltage and the threshold voltage of the main switching element itself (fourth configuration).
また、上記第１の構成において、前記電圧印加部は、前記主スイッチング素子の制御端に印加させる電圧を遅延させて前記副スイッチング素子の制御端に印加させるフィルタであることとしてもよい（第５の構成）。 Further, in the first configuration, the voltage application unit may be a filter that delays the voltage applied to the control end of the main switching element and applies it to the control end of the sub-switching element (fifth). Composition).
また、上記第１〜第５のいずれかの構成において、前記副スイッチング素子の電流流入端は、抵抗素子を介して前記主スイッチング素子の電流流入端に接続されることとしてもよい（第６の構成）。 Further, in any of the first to fifth configurations, the current inflow end of the sub-switching element may be connected to the current inflow end of the main switching element via a resistance element (sixth). Constitution).
また、上記第１〜第６のいずれかの構成において、前記主スイッチング素子と前記副スイッチング素子は、同じ工程で製造されたものであることとしてもよい（第７の構成）。 Further, in any of the first to sixth configurations, the main switching element and the sub-switching element may be manufactured in the same process (seventh configuration).
また、上記第１〜第７のいずれかの構成において、前記主スイッチング素子は、前記副スイッチング素子よりもサイズが大きいこととしてもよい（第８の構成）。 Further, in any of the first to seventh configurations, the main switching element may be larger in size than the sub-switching element (eighth configuration).
また、本発明の別態様に係る電源制御装置は、一端に入力電圧の印加端が接続される１次巻線と、２次巻線と、を含むトランスを備える絶縁型スイッチング電源装置に用いられる電源制御装置であって、
前記１次巻線の他端に電流流入端が接続される主スイッチング素子と、
前記主スイッチング素子の前記電流流入端に、電流流入端が接続される副スイッチング素子と、
前記主スイッチング素子よりも遅れて前記副スイッチング素子がオフとなるように、前記副スイッチング素子の制御端に電圧を印加する電圧印加部と、を備えることとしている（第９の構成）。
Further, the power supply control device according to another aspect of the present invention is used for an isolated switching power supply device including a transformer including a primary winding and a secondary winding in which an input voltage application end is connected to one end. It is a power control device
A main switching element in which a current inflow end is connected to the other end of the primary winding,
An auxiliary switching element to which the current inflow end is connected to the current inflow end of the main switching element, and
A voltage application unit for applying a voltage to the control end of the sub-switching element is provided so that the sub-switching element is turned off later than the main switching element (9th configuration).
また、上記第９の構成において、前記主スイッチング素子の電流流入端と、前記副スイッチング素子の電流流入端との間に接続される抵抗素子をさらに備えることとしてもよい（第１０の構成）。 Further, in the ninth configuration, a resistance element connected between the current inflow end of the main switching element and the current inflow end of the sub-switching element may be further provided (tenth configuration).
本発明によると、スナバ回路を用いずとも、スイッチング素子がオフするときにスイッチング素子に印加される電圧に生じるリンギングを抑えることが可能となる。 According to the present invention, it is possible to suppress ringing that occurs in the voltage applied to the switching element when the switching element is turned off without using a snubber circuit.
＜絶縁型スイッチング電源装置の全体構成＞
以下に本発明の一実施形態について図面を参照して説明する。図１は、本発明の一実施形態に係る絶縁型スイッチング電源装置１０の全体構成を示す図である。絶縁型スイッチング電源装置１０は、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するフライバック方式のＤＣ／ＤＣコンバータである。また、絶縁型スイッチング電源装置１０は、制御方式として、後述するような適応型オン時間制御を行う。
<Overall configuration of isolated switching power supply>
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an overall configuration of an insulated switching
絶縁型スイッチング電源装置１０は、電源制御ＩＣ１と、電源制御ＩＣ１に外付けされた種々のディスクリート部品（トランスＴｒ１、ダイオードＤ２、平滑コンデンサＣ２、抵抗Ｒ１１、および抵抗Ｒ１２）と、を備えている。
The isolated switching
電源制御ＩＣ１（電源制御装置）は、絶縁型スイッチング電源装置１０の全体動作を統括的に制御する主体（半導体装置）である。電源制御ＩＣ１は、外部との電気的接続を確立するために、電源端子Ｔ１、帰還端子Ｔ２、スイッチング出力端子Ｔ３、グランド端子Ｔ４、およびＲＥＦ端子Ｔ５を有している。
The power supply control IC 1 (power supply control device) is a main body (semiconductor device) that comprehensively controls the overall operation of the isolated switching
直流電圧である入力電圧Ｖｉｎは、電源端子Ｔ１に印加されると共に、トランスＴｒ１の有する１次巻線Ｌ１の一端に印加される。１次巻線Ｌ１の他端は、外付けの抵抗Ｒ１１を介して帰還端子Ｔ２に接続されると共に、スイッチング出力端子Ｔ３に接続される。トランスＴｒ１の有する２次巻線Ｌ２の一端は、ダイオードＤ２のアノードに接続される。ダイオードＤ２のカソードと２次巻線Ｌ２の他端との間には、平滑コンデンサＣ２が接続される。コンデンサＣ２の一端とダイオードＤ２のカソードとの接続点に出力電圧Ｖｏｕｔが生じる。グランド端子Ｔ４には、グランド電位の印加端が接続される。ＲＥＦ端子Ｔ５には、外付けの抵抗Ｒ１２の一端が接続される。 The input voltage Vin, which is a DC voltage, is applied to the power supply terminal T1 and is also applied to one end of the primary winding L1 of the transformer Tr1. The other end of the primary winding L1 is connected to the feedback terminal T2 via an external resistor R11 and is also connected to the switching output terminal T3. One end of the secondary winding L2 of the transformer Tr1 is connected to the anode of the diode D2. A smoothing capacitor C2 is connected between the cathode of the diode D2 and the other end of the secondary winding L2. An output voltage Vout is generated at the connection point between one end of the capacitor C2 and the cathode of the diode D2. An application end of the ground potential is connected to the ground terminal T4. One end of an external resistor R12 is connected to the REF terminal T5.
図２は、電源制御ＩＣ１の内部構成を示すブロック図である。電源制御ＩＣ１は、差分回路１１と、コンパレータ１３と、ロジック部１４と、ドライバ１５と、タイマー部１６と、フィルタ１７と、リップル生成部１８と、ＯＣＰ部（過電流保護部）１９と、スイッチング素子Ｍ１と、を有しており、これらの各構成要素を１チップに集積化して構成される。
FIG. 2 is a block diagram showing an internal configuration of the power supply control IC1. The power
ＮチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）で構成されるスイッチング素子Ｍ１のドレインは、スイッチング出力端子Ｔ３を介して１次巻線Ｌ１の一端に接続される。スイッチング素子Ｍ１のソースは、グランド端子Ｔ４を介してグランド電位の印加端に接続される。 The drain of the switching element M1 composed of an N-channel MOSFET (metal-oxide-semiconductor field-effect transistor) is connected to one end of the primary winding L1 via the switching output terminal T3. The source of the switching element M1 is connected to the application end of the ground potential via the ground terminal T4.
スイッチング素子Ｍ１がオンとなると、トランスＴｒ１の１次巻線Ｌ１に電流が流れ、トランスＴｒ１に励磁エネルギーが充電される。このとき、ダイオードＤ２はオフである。次に、スイッチング素子Ｍ１がオフとなると、充電された励磁エネルギーがトランスＴｒ１の２次巻線Ｌ２からダイオードＤ２を通じて放電され、平滑コンデンサＣ２により平滑されて出力電圧Ｖｏｕｔが生成される。このとき、ダイオードＤ２に電流が流れる。 When the switching element M1 is turned on, a current flows through the primary winding L1 of the transformer Tr1, and the transformer Tr1 is charged with exciting energy. At this time, the diode D2 is off. Next, when the switching element M1 is turned off, the charged exciting energy is discharged from the secondary winding L2 of the transformer Tr1 through the diode D2, and is smoothed by the smoothing capacitor C2 to generate an output voltage Vout. At this time, a current flows through the diode D2.
スイッチング素子Ｍ１がオフのとき、１次巻線Ｌ１には、下記（１）式で示されるフライバック電圧ＶＯＲが発生する。
ＶＯＲ＝Ｎｐ／Ｎｓ×（Ｖｏｕｔ＋Ｖｆ） （１）
但し、Ｎｐ：１次巻線Ｌ１の巻数、Ｎｓ：２次巻線Ｌ２の巻数、Ｖｆ：ダイオードＤ２の順方向電圧
When the switching element M1 is off, the flyback voltage VOR represented by the following equation (1) is generated in the primary winding L1.
VOR = Np / Ns × (Vout + Vf) (1)
However, Np: the number of turns of the primary winding L1, Ns: the number of turns of the secondary winding L2, Vf: the forward voltage of the diode D2.
このとき、スイッチング素子Ｍ１のドレイン電圧であるスイッチング電圧Ｖｓｗは、下記（２）式で示される。
Ｖｓｗ＝Ｖｉｎ＋ＶＯＲ （２）
At this time, the switching voltage Vsw, which is the drain voltage of the switching element M1, is represented by the following equation (2).
Vsw = Vin + VOR (2)
差分回路１１は、入力電圧Ｖｉｎが印加される電源端子Ｔ１と、スイッチング電圧Ｖｓｗが一端に印加される抵抗Ｒ１１の他端と接続される帰還端子Ｔ２と、抵抗Ｒ１２の一端が接続されるＲＥＦ端子Ｔ５に接続される。これにより、差分回路１１によって、スイッチング電圧Ｖｓｗと入力電圧Ｖｉｎとの差分が抵抗Ｒ１１により電圧・電流変換され、変換後の電流と抵抗Ｒ１２とによりＲＥＦ端子Ｔ５にＲＥＦ端子電圧ＶＴｒｅｆが生成される。すなわち、ＲＥＦ端子電圧ＶＴｒｅｆは、フライバック電圧ＶＯＲを帰還した帰還信号として生成される。差分回路１１は、帰還信号出力部に相当する。
The
差分回路１１は、スイッチング素子Ｍ１１がオフのときにＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力ＶＴｒｅｆ２として出力する動作と、或るタイミングでの出力ＶＴｒｅｆ２を保持する動作を行う。差分回路１１は、出力ＶＴｒｅｆ２をコンパレータ１３に出力する。
The
コンパレータ１３は、出力ＶＴｒｅｆ２と、リップル生成部１８により生成される例えば三角波状の基準電圧Ｖｒｅｆとを比較し、比較結果としてのＦＥＴオントリガー信号Ｔｇｏｎをロジック部１４に出力する。コンパレータ１３は、オントリガー信号生成部に相当する。
The
ロジック部１４は、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２を生成する。第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２は、パルス状の信号であり、基本的にオンデューティが同一となる。
The
フィルタ１７は、第１ＰＷＭ信号ｐｗｍ１をフィルタリングすることによりオンデューティ情報を取り出す。フィルタ１７は、デューティ情報取得部に相当する。タイマー部１６およびロジック部１４は、フィルタ１７からのオンデューティ情報に基づき、スイッチング素子Ｍ１をオンとする期間であるオン時間を設定する。ロジック部１４は、設定されたオン時間となるようなタイミングでスイッチング素子Ｍ１をオンからオフへ切替えるべく、第２ＰＷＭ信号ｐｗｍ２をＬｏｗレベルとする。
The
また、タイマー部１６およびロジック部１４は、フィルタ１７からのオンデューティ情報に基づき、スイッチング素子Ｍ１をオフとする期間であるオフ時間の最小値である最小オフ時間を設定する。ロジック部１４は、設定された最小オフ時間と、コンパレータ１３からのＦＥＴオントリガー信号Ｔｇｏｎに基づくタイミングでスイッチング素子Ｍ１をオフからオンへ切替えるべく、第２ＰＷＭ信号ｐｗｍ２をＨｉｇｈレベルとする。
Further, the
ドライバ１５は、ロジック部１４により生成された第２ＰＷＭ信号ｐｗｍ２に基づいてゲート電圧ＧＴを生成してスイッチング素子Ｍ１のゲートに印加させる。これにより、スイッチング素子Ｍ１はオン／オフ制御される。
The
また、タイマー部１６は、差分回路１１に含まれるスイッチ（不図示）のオン／オフタイミングを指示するスイッチタイミング信号ＳＷＴを生成して差分回路１１に出力する。差分回路１１は、スイッチタイミング信号ＳＷＴがオンを指示する場合、ＲＥＦ端子電圧Ｖｔｒｅｆをそのまま出力ＶＴｒｅｆ２として出力し、オフを指示する場合、オンからオフへ切替わったタイミングでの出力ＶＴｒｅｆ２を保持する。
Further, the
＜オン時間／オフ時間設定制御について＞
次に、本実施形態に係る電源制御ＩＣ１によるオン時間／オフ時間を設定する制御について説明する。図３は、タイマー部１６およびロジック部１４の具体的な一構成例を示す図である。
<On time / off time setting control>
Next, the control for setting the on-time / off-time by the power supply control IC1 according to the present embodiment will be described. FIG. 3 is a diagram showing a specific configuration example of the
タイマー部１６は、最小オフ時間タイマー１６１と、１／２オン時間タイマー１６２と、最小オン時間タイマー１６３と、オン時間タイマー１６４と、インバータ１６５と、を有している。ロジック部１４は、第１ラッチ回路１４１と、第２ラッチ回路１４２と、ＡＮＤ回路１４３〜１４５と、ＯＲ回路１４６と、を有している。第１ラッチ回路１４１は、第１ＰＷＭ信号ｐｗｍ１を出力する。第２ラッチ回路１４２は、第２ＰＷＭ信号ｐｗｍ２をドライバ１５へ出力する。
The
第１ラッチ回路１４１と第２ラッチ回路１４２は、セット端子に入力される信号により同時にセットされ、リセット端子に入力される信号により基本的に同時に（ＯＣＰ部１９による過電流検出時は除く）リセットされるので、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２は同期してオンデューティは同じである。
The
第１ラッチ回路１４１がセットされることで第１ＰＷＭ信号ｐｗｍ１がＬｏｗからＨｉｇｈへ立ち上がったとき、すなわち第２ＰＷＭ信号ｐｗｍ２によりスイッチング素子Ｍ１がオンとなったとき、インバータ１６５の出力がＬｏｗとなることで最小オン時間タイマー１６３およびオン時間タイマー１６４がリセットされる。
When the
最小オン時間タイマー１６３は、リセットされると所定の最小オン時間（固定値）の計測を開始する。ここで、所定の最小オン時間は、出力電圧Ｖｏｕｔの過昇圧の程度を決めるパラメータである。オン時間タイマー１６４は、リセットされると、第１ＰＷＭ信号ｐｗｍ１に基づきフィルタ１７で生成されるフィルタ出力電圧Ｖ１によって設定されるオン時間の計測を開始する。
When the minimum on-
ここで、図４は、フィルタ１７の一構成例を示す図である。フィルタ１７は、抵抗Ｒ１７と、コンデンサＣ１７と、分圧用の抵抗Ｒ１７１およびＲ１７２と、を有している。抵抗Ｒ１７の一端には、第１ＰＷＭ信号ｐｗｍ１が印加される入力端子Ｔ１７１が接続される。抵抗Ｒ１７の他端は、コンデンサＣ１７の一端に接続されると共に、フィルタ出力電圧Ｖ１が生じる第１出力端子Ｔ１７２に接続される。コンデンサＣ１７の他端は、グランド電位の印加端に接続される。すなわち、抵抗Ｒ１７とコンデンサＣ１７とからローパスフィルタが構成され、第１ＰＷＭ信号ｐｗｍ１をローパスフィルタに通した後の信号がフィルタ出力電圧Ｖ１となる。従って、フィルタ出力電圧Ｖ１は第１ＰＷＭ信号ｐｗｍ１のオンデューティ情報を示す。
Here, FIG. 4 is a diagram showing a configuration example of the
また、図５は、オン時間タイマー１６４の一構成例を示す図である。オン時間タイマー１６４は、定電流回路Ｉｃと、コンデンサＣ１６４と、コンパレータＣＰ１６４と、を有する所謂ランプカウンターである。電源電圧Ｖｃｃとグランド電位との間には、定電流回路ＩｃとコンデンサＣ１６４が直列に接続され、その接続点はコンパレータＣＰ１６４の非反転入力端子（＋）に接続される。コンパレータＣＰ１６４の反転入力端子（−）には、フィルタ出力電圧Ｖ１が印加される。コンパレータＣＰ１６４の出力がオン時間タイマー１６４の出力となる。
Further, FIG. 5 is a diagram showing a configuration example of the on-
オン時間タイマー１６４がリセットされると、コンデンサＣ１６４に蓄えられた電荷が放電される。そして、定電流回路Ｉｃによって一定に制御される電流によってコンデンサＣ１６４は充電される。コンデンサＣ１６４の充電によってコンパレータＣＰ１６４の非反転入力端子における電圧が、基準電圧としてのフィルタ出力電圧Ｖ１に到達するまでの時間ｔは下記（３）式で表される。
ｔ＝Ｃ×Ｖ１／Ｉ （３）
但し、Ｃ：コンデンサＣ１６４の容量、Ｉ：定電流値
When the on-
t = C × V1 / I (3)
However, C: the capacity of the capacitor C164, I: the constant current value
リセット時はコンパレータＣＰ１６４の出力はＬｏｗであるが、上記時間ｔが経過してコンパレータＣＰ１６４の非反転入力端子における電圧が、フィルタ出力電圧Ｖ１に到達すると、コンパレータＣ１６４の出力はＨｉｇｈとなる。 At the time of reset, the output of the comparator CP164 is Low, but when the voltage at the non-inverting input terminal of the comparator CP164 reaches the filter output voltage V1 after the time t elapses, the output of the comparator C164 becomes High.
なお、最小オン時間タイマー１６３は、図５に示す構成と同様なランプカウンターによって構成することができる。このとき、コンパレータの基準電圧、定電流回路の定電流値、コンデンサの容量は、上記時間ｔが所定の最小オン時間となるよう適宜設定される。
The minimum on-
最小オン時間タイマー１６３の出力とオン時間タイマー１６４の出力は、ＡＮＤ回路１４５に入力される。ＡＮＤ回路１４５により、最小オン時間タイマー１６３とオン時間タイマー１６５の各出力がともにＨｉｇｈとなったときに、ＡＮＤ回路１４５の出力はＨｉｇｈとなる。すなわち、最小オン時間タイマー１６３により計測される所定の最小オン時間と、オン時間タイマー１６４により計測されるオン時間のうち長い方が計測されたタイミングでＡＮＤ回路１４５の出力がＨｉｇｈとなる。従って、オン時間が所定の最小オン時間より短い場合には、所定の最小オン時間に制限されることとなる。ＡＮＤ回路１４５は、オフタイミング決定部に相当する。
The output of the minimum on-
ＡＮＤ回路１４５の出力は、第１ラッチ回路１４１のリセット端子に入力されると共に、ＯＲ回路１４６に入力される。ＯＲ回路１４６には、ＯＣＰ部１９の出力も入力される。ＯＲ回路１４６の出力は、第２ラッチ回路１４２に入力される。過電流が検出されない通常時は、ＯＣＰ部１９の出力はＬｏｗとなるので、ＡＮＤ回路１４５の出力がＨｉｇｈとなったタイミングで、第１ラッチ回路１４１と第２ラッチ回路１４２がともにリセットされる。ＯＲ回路１４６と第２ラッチ回路１４２からオフ制御部が構成される。
The output of the AND circuit 145 is input to the reset terminal of the
これにより、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２ともにＬｏｗレベルに切替わり、第２ＰＷＭ信号ｐｗｍ２によってスイッチング素子Ｍ１はオフとされ、オン時間が規定される。 As a result, both the first PWM signal pwm1 and the second PWM signal pwm2 are switched to the Low level, the switching element M1 is turned off by the second PWM signal pwm2, and the on time is defined.
第１ＰＷＭ信号ｐｗｍ１がＬｏｗレベルとなると、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２がともにリセットされる。最小オフ時間タイマー１６１は、リセットされると所定の最小オフ時間（固定値）の計測を開始する。スイッチング素子Ｍ１がオフのときに差分回路１１によってＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力したり、出力を保持するが、スイッチング素子Ｍ１をオフした直後にスイッチング電圧Ｖｓｗにリンギングが生じるため、リンギングが安定するまでの時間を確保する必要があり、上記の所定の最小オフ時間を定めている。
When the first PWM signal pwm1 reaches the Low level, both the minimum off-
最小オフ時間タイマーは、図５に示す構成と同様なランプカウンターによって構成することができる。このとき、コンパレータの基準電圧、定電流回路の定電流値、コンデンサの容量は、上記時間ｔが所定の最小オフ時間となるよう適宜設定される。 The minimum off-time timer can be configured by a lamp counter similar to the configuration shown in FIG. At this time, the reference voltage of the comparator, the constant current value of the constant current circuit, and the capacity of the capacitor are appropriately set so that the time t becomes a predetermined minimum off time.
また、１／２オン時間タイマー１６２は、リセットされると、オン時間の５０％の時間の計測を開始する。ここで、スイッチング素子Ｍ１がオンであるときに１次巻線Ｌ１に流れる１次側電流Ｉｐが上昇し、スイッチング素子Ｍ１がオフとされると、２次巻線Ｌ２に流れる２次側電流Ｉｓには、１次側電流のピーク値に巻数比を乗じて得られるピーク値が生じる。そして、時間の経過とともに徐々に２次側電流は減少する。図６は、スイッチング素子Ｍ１をオフとしたときの２次側電流Ｉｓの減少の様子を示す一例の図である。図６のように、２次側電流Ｉｓは、オフとした時点でのピーク値Ｉｓｐｋから徐々に減少して、放電時間ｔｏｆｆ２が経過したときにゼロとなる。放電時間ｔｏｆｆ２の５０％（１／２ｔｏｆｆ２）の時間までの放電では、平均的な放電量（面積Ｓ１）に対して面積Ｓ２の放電量だけ放電量が多くなるので、効率的な放電が可能となる。逆に、放電時間ｔｏｆｆ２の５０％を超えると、効率が悪化してしまう。
Further, when the 1/2 on-
従って、放電時間（すなわちオフ時間）を放電時間ｔｏｆｆ２の５０％まで延長できればよいことになるが、実際の放電時間ｔｏｆｆ２はトランスＴｒ１および負荷状況に依存するので推測することが困難である。よって、本実施形態では、放電時間ｔｏｆｆ２の５０％に類似する目安として、オン時間の５０％までオフ時間を延長することとしている。 Therefore, it is sufficient if the discharge time (that is, the off time) can be extended to 50% of the discharge time toff2, but it is difficult to estimate the actual discharge time toff2 because it depends on the transformer Tr1 and the load condition. Therefore, in the present embodiment, the off time is extended to 50% of the on time as a guideline similar to 50% of the discharge time toff2.
具体的には、図４に示すフィルタ１７の構成において、フィルタ出力電圧Ｖ１を抵抗値の等しい抵抗Ｒ１７１、Ｒ１７２によって分圧して第２出力端子Ｔ１７３からフィルタ出力電圧Ｖ２として出力する。これにより、フィルタ出力電圧Ｖ２は、フィルタ出力電圧Ｖ１の５０％となる。そして、図５に示すランプカウンターの構成と同様に１／２オン時間タイマー１６２を構成し、コンパレータの基準電圧としてフィルタ出力電圧Ｖ２を印加させる。これにより、１／２オン時間タイマー１６２は、リセットされて出力がＬｏｗとなってからオン時間の５０％を計測した時点で出力をＨｉｇｈとする。
Specifically, in the configuration of the
ＡＮＤ回路１４４には、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２の各出力が入力される。ＡＮＤ回路１４４の出力は、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２の各出力がともにＨｉｇｈとなったときにＨｉｇｈとされる。すなわち、所定の最小オフ時間と、オン時間の５０％のうち長い方が最小オフ時間として選択されて設定されることになる。ＡＮＤ回路１４４は、最小オフ時間設定部に相当する。
The outputs of the minimum off-
そして、ＡＮＤ回路１４３には、ＦＥＴオントリガー信号Ｔｇｏｎと、ＡＮＤ回路１４４の出力が入力される。これにより、ＦＥＴオントリガー信号Ｔｇｏｎと、ＡＮＤ回路１４４の出力がともにＨｉｇｈとなったときに、ＡＮＤ回路１４３の出力がＨｉｇｈとされる。すなわち、ＦＥＴオントリガー信号ＴｇｏｎがＨｉｇｈとなるタイミングが上記設定された最小オフ時間経過後であれば、そのタイミングが選択され、上記設定された最小オフ時間の経過したタイミングがＦＥＴオントリガー信号ＴｇｏｎがＨｉｇｈとなるタイミングより後であれば、最小オフ時間の経過したタイミングが選択される。つまり、オフ時間は最小オフ時間より短くならないよう制限される。ＡＮＤ回路１４３は、オンタイミング決定部に相当する。
Then, the FET on-trigger signal Tgon and the output of the AND
ＡＮＤ回路１４３の出力は、第１ラッチ回路１４１と第２ラッチ回路１４２の各セット端子に入力される。よって、ＡＮＤ回路１４３の出力がＨｉｇｈとされたタイミングで、第１ラッチ回路１４１と第２ラッチ回路１４２はともにセットされ、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２はともにＨｉｇｈに切替わる。これにより、スイッチング素子Ｍ１はオンとなり、オフ時間が規定される。
The output of the AND
負荷変動によって出力電圧Ｖｏｕｔが低下した場合、上記設定された最小オフ時間をオフ時間とするようにスイッチング素子Ｍ１がオンとされる。このとき、第１ＰＷＭ信号ｐｗｍ１のオンデューティは大きくなり、フィルタ出力電圧Ｖ１によって設定されるオン時間が長くなる。このように、第１ＰＷＭ信号ｐｗｍ１のオンデューティの情報を用いてオン時間を設定する適応的なオン時間制御を行うことにより、負荷変動に対する応答特性を改善することができる。 When the output voltage Vout drops due to load fluctuation, the switching element M1 is turned on so that the minimum off time set above is set as the off time. At this time, the on-duty of the first PWM signal pwm1 becomes large, and the on-time set by the filter output voltage V1 becomes long. As described above, by performing adaptive on-time control for setting the on-time using the on-duty information of the first PWM signal pwm1, the response characteristic to the load fluctuation can be improved.
ここで、図７は、負荷変動により出力電圧Ｖｏｕｔが低下した過渡応答時の各ＰＷＭ信号および各タイマー出力の一例を示すタイミングチャートである。なお、図７には、その他にも、ＡＮＤ回路１４５、１４４の各出力、およびＦＥＴオントリガー信号Ｔｇｏｎも示す。タイミングｔ１にて、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２がともにＨｉｇｈとされ、スイッチング素子Ｍ１がオンとされる。すると、最小オン時間タイマー１６３とオン時間タイマー１６４がともにリセットされ、各タイマーの出力はＬｏｗとなる。
Here, FIG. 7 is a timing chart showing an example of each PWM signal and each timer output at the time of a transient response in which the output voltage Vout drops due to load fluctuation. In addition, FIG. 7 also shows the outputs of the AND
そして、最小オン時間タイマー１６３によって所定の最小オン時間が計測されると、最小オン時間タイマー１６３の出力がＨｉｇｈとされる（タイミングｔ２）。その後、オン時間タイマー１６４によってオン時間が計測されると、オン時間タイマー１６４の出力がＨｉｇｈとされる（タイミング３）。このタイミングで、ＡＮＤ回路１４５の出力がＨｉｇｈとなるので、第１ラッチ回路１４１と第２ラッチ回路１４２ともにリセットされ、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２がともにＬｏｗとされ、スイッチング素子Ｍ１はオフとされる。
Then, when the predetermined minimum on-time is measured by the minimum on-
このとき、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２はともにリセットされ、各タイマーの出力がＬｏｗとなる。その後、最小オフ時間タイマー１６１によって所定の最小オフ時間が計測されると、最小オフ時間タイマー１６１の出力がＨｉｇｈとされる（タイミングｔ４）。その後、１／２オン時間タイマー１６２によってオン時間の５０％の時間が計測されると、１／２オン時間タイマー１６２の出力がＨｉｇｈとされる（タイミングｔ５）。ここで、ＦＥＴオントリガー信号ＴｇｏｎがＨｉｇｈとなったタイミングはタイミングｔ５より前であるので、タイミングｔ５にてＡＮＤ回路１４３の出力はＨｉｇｈとなる。これにより、第１ラッチ回路１４１と第２ラッチ回路１４２はともにセットされ、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２がともにＨｉｇｈとされ、スイッチング素子Ｍ１はオンとされる。
At this time, both the minimum off-
このように、所定の最小オフ時間よりも長いオン時間の５０％の時間を最小オフ時間として設定するので、所定の最小オフ時間をオフ時間とする場合よりも放電時間を確保することができ、過渡応答を高速化することができる。なお、上記５０％という所定割合は一例であって、例えば２０％〜８０％の割合に設定すれば、一定の効果が奏される。 In this way, since 50% of the on-time longer than the predetermined minimum off time is set as the minimum off time, the discharge time can be secured as compared with the case where the predetermined minimum off time is set as the off time. The transient response can be accelerated. The predetermined ratio of 50% is an example, and if it is set to a ratio of, for example, 20% to 80%, a certain effect can be obtained.
また、ここで、仮に最小オフ時間タイマーのみを用いて最小オフ時間を設定する実施形態との比較を図８Ａおよび図８Ｂを用いて説明する。図８Ａは、最小オフ時間タイマーのみを用いる比較のための実施形態における各波形例を示すタイミングチャートである。図８Ａにおいて、上段から、ＰＷＭ信号、最小オフ時間タイマーの出力、１次側電流Ｉｐ、２次側電流Ｉｓの各波形例を示す。 Further, here, a comparison with an embodiment in which the minimum off time is set by using only the minimum off time timer will be described with reference to FIGS. 8A and 8B. FIG. 8A is a timing chart showing each waveform example in the embodiment for comparison using only the minimum off-time timer. In FIG. 8A, examples of waveforms of the PWM signal, the output of the minimum off-time timer, the primary side current Ip, and the secondary side current Is are shown from the upper stage.
図８Ａでは、ＰＷＭ信号がＨｉｇｈとなってスイッチング素子がオンとなるタイミングｔ１１以降、負荷変動により出力電圧Ｖｏｕｔが低下した場合を示す。スイッチング素子がオンの間、１次側電流Ｉｐは増加する。ＰＷＭ信号がＬｏｗとなってスイッチング素子がオフとなるタイミングｔ１２にて、最小オフ時間タイマーがリセットされて所定の最小オフ時間を計測開始する。タイミングｔ１２において、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが１側電流Ｉｐのピーク値に応じて発生し、以降減少する。 FIG. 8A shows a case where the output voltage Vout drops due to load fluctuation after the timing t11 when the PWM signal becomes High and the switching element is turned on. While the switching element is on, the primary current Ip increases. At the timing t12 when the PWM signal becomes Low and the switching element is turned off, the minimum off time timer is reset and measurement starts at a predetermined minimum off time. At the timing t12, the primary side current Ip becomes zero, the secondary side current Is is generated according to the peak value of the primary side current Ip, and then decreases.
タイミングｔ１３にて最小オフ時間を計測完了し、最小オフ時間タイマーの出力がＨｉｇｈとなる。ここで、出力電圧Ｖｏｕｔの低下によってＦＥＴオントリガー信号Ｔｇｏｎは、タイミングｔ１３より前にＨｉｇｈとなっているので、タイミングｔ１３においてＰＷＭ信号はＨｉｇｈとされ、スイッチング素子はオンとなる。ここで、２次側電流Ｉｓはゼロとなり、１次側電流Ｉｐは、２次側電流Ｉｓの値に応じて発生し、以降増加する。そして、タイミングｔ１４において、ＰＷＭ信号はＬｏｗとされ、スイッチング素子はオフとなる。このとき、１次側電流Ｉｐはゼロとなる。 The measurement of the minimum off time is completed at the timing t13, and the output of the minimum off time timer becomes High. Here, since the FET on-trigger signal Tgon is set to High before the timing t13 due to the decrease in the output voltage Vout, the PWM signal is set to High and the switching element is turned on at the timing t13. Here, the secondary side current Is becomes zero, the primary side current Ip is generated according to the value of the secondary side current Is, and then increases. Then, at the timing t14, the PWM signal is set to Low, and the switching element is turned off. At this time, the primary side current Ip becomes zero.
図８Ｂは、比較例に係る図８Ａと対応する本実施形態におけるタイミングチャートである。図８Ｂにおいて、上段から、第１ＰＷＭ信号ｐｗｍ１（および第２ＰＷＭ信号ｐｗｍ２）、最小オフ時間タイマー１６１の出力、１／２オン時間タイマー１６２の出力、１次側電流Ｉｐ、２次側電流Ｉｓの各波形例を示す。
FIG. 8B is a timing chart in the present embodiment corresponding to FIG. 8A according to the comparative example. In FIG. 8B, from the top, the first PWM signal pwm1 (and the second PWM signal pwm2), the output of the minimum off-
図８Ｂにおいて、第１ＰＷＭ信号ｐｗｍ１がＬｏｗとされてスイッチング素子Ｍ１がオフとなるタイミングｔ１２’において、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２がともにリセットされ、各タイマーは時間計測を開始する。ここで、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが発生して以降減少する。図８Ｂにおいては、最小オフ時間タイマー１６１が所定の最小オフ時間を計測完了するタイミングｔ１３’よりも後に、１／２オン時間タイマー１６２がオン時間の５０％をタイミングｔ１４’において計測完了する。ここで、出力電圧Ｖｏｕｔの低下によってＦＥＴオントリガー信号Ｔｇｏｎは、タイミングｔ１４’より前にＨｉｇｈとなっているので、タイミングｔ１４’において第１ＰＷＭ信号ｐｗｍ１はＨｉｇｈとされ、スイッチング素子Ｍ１はオンとなる。ここで、２次側電流Ｉｓはゼロとなり、１次側電流Ｉｐは、２次側電流Ｉｓの値に応じて発生し、以降増加する。そして、タイミングｔ１５’において、第１ＰＷＭ信号ｐｗｍ１はＬｏｗとされ、スイッチング素子Ｍ１はオフとなる。このとき、１次側電流Ｉｐはゼロとなる。
In FIG. 8B, at the timing t12'when the first PWM signal pwm1 is set to Low and the switching element M1 is turned off, both the minimum off-
図８Ｂでは、図８Ａに比べて、所定の最小オフ時間よりも長いオン時間の５０％を計測したタイミングでオフ時間が規定されるので、２次側の放電時間を確保することで２次側電流Ｉｓをより低い値まで減少させる。これにより、スイッチング素子Ｍ１がオンとなったときに生じる１次側電流Ｉｐの値を低くできるので、図８Ａにおける１次側電流のピーク値Ｉｐｐｋ１からピーク値Ｉｐｐｋ２への上昇変化量に比して、図８Ｂにおける１次側電流のピーク値Ｉｐｐｋ１’からピーク値Ｉｐｐｋ２’への上昇変化量を抑えることができる。 In FIG. 8B, the off time is defined at the timing of measuring 50% of the on time longer than the predetermined minimum off time as compared with FIG. 8A. Therefore, by securing the discharge time on the secondary side, the secondary side is secured. The current Is is reduced to a lower value. As a result, the value of the primary side current Ip generated when the switching element M1 is turned on can be lowered, so that the increase change amount of the primary side current from the peak value Ippk1 to the peak value Ippk2 in FIG. 8A can be reduced. , The amount of increase change of the primary side current from the peak value Ippk1'to the peak value Ippk2' in FIG. 8B can be suppressed.
また、図８Ｂでは、図８Ａに比して、スイッチング周期（スイッチング周波数）の変動を抑制できることが分かる。 Further, in FIG. 8B, it can be seen that the fluctuation of the switching cycle (switching frequency) can be suppressed as compared with FIG. 8A.
なお、所定の最小オフ時間と比較する時間は、オン時間の固定値である所定割合（例えば５０％）の時間に限らず、負荷状況に応じて上記所定割合を可変に制御してもよい。 The time to be compared with the predetermined minimum off time is not limited to the time of a predetermined ratio (for example, 50%) which is a fixed value of the on time, and the predetermined ratio may be variably controlled according to the load condition.
＜過電流保護時の動作について＞
次に、本実施形態に係る絶縁型スイッチング電源装置１０における過電流保護時の動作について図９Ａおよび図９Ｂを用いて説明する。
<Operation during overcurrent protection>
Next, the operation of the insulated switching
図９Ａは、本実施形態と比較するための比較例に係る絶縁型スイッチング電源装置における過電流保護時の動作の一例を示すタイミングチャートである。図９Ａでは、ＰＷＭ信号がＨｉｇｈとなってスイッチング素子がオンとなるタイミングｔ２１において、１次側電流Ｉｐが流れ始めて以降上昇する。そして、１次側電流Ｉｐに過電流が生じ、１次側電流Ｉｐが所定のＯＣＰレベルに達したことを検知されたタイミングｔ２２において、ＰＷＭ信号はＬｏｗとされ、スイッチング素子はオフとなる。このとき、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが発生して以降減少する。 FIG. 9A is a timing chart showing an example of the operation at the time of overcurrent protection in the insulated switching power supply device according to the comparative example for comparison with the present embodiment. In FIG. 9A, at the timing t21 when the PWM signal becomes High and the switching element is turned on, the primary side current Ip starts to flow and then increases. Then, at the timing t22 when it is detected that an overcurrent occurs in the primary side current Ip and the primary side current Ip reaches a predetermined OCP level, the PWM signal is set to Low and the switching element is turned off. At this time, the primary side current Ip becomes zero, and the secondary side current Is is generated and thereafter decreases.
タイミングｔ２２において最小オフ時間タイマーはリセットされ、所定の最小オフ時間を計測開始する。そして、タイミングｔ２３において最小オフ時間が計測完了されると、ＰＷＭ信号はＨｉｇｈとされ、スイッチング素子はオンとなる。このとき、２次側電流Ｉｓはゼロとなり、１次側電流Ｉｐが流れ始めて以降上昇する。そして、１次側電流ＩｐがＯＣＰレベルに達したことが検知されるタイミングｔ２４において、ＰＷＭ信号はＬｏｗとされ、スイッチング素子はオフとなる。このとき、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが流れ始める。 At the timing t22, the minimum off time timer is reset and measurement starts at a predetermined minimum off time. Then, when the minimum off time is measured at the timing t23, the PWM signal is set to High and the switching element is turned on. At this time, the secondary side current Is becomes zero and rises after the primary side current Ip starts to flow. Then, at the timing t24 when it is detected that the primary side current Ip has reached the OCP level, the PWM signal is set to Low and the switching element is turned off. At this time, the primary side current Ip becomes zero, and the secondary side current Is begins to flow.
これに対して、本実施形態においては過電流保護時の動作の一例として、図９Ｂに示すタイミングチャートとなる。ここで、図２に示すようにＯＣＰ部１９は、１次側電流Ｉｐの電流値にスイッチング素子Ｍ１のオン抵抗値を乗じて得られる電圧値であるスイッチング電圧Ｖｓｗが所定のリファレンス電圧に達したことを検知することにより、過電流を検知する。
On the other hand, in the present embodiment, the timing chart shown in FIG. 9B is used as an example of the operation during overcurrent protection. Here, as shown in FIG. 2, in the
図９Ｂでは、第１ＰＷＭ信号ｐｗｍ１および第２ＰＷＭ信号ｐｗｍ２がＨｉｇｈとなってスイッチング素子がオンとなるタイミングｔ２１’において、１次側電流Ｉｐが流れ始めて以降増加する。そして、ＯＣＰ部１９によって１次側電流Ｉｐの過電流がタイミングｔ２２’において検知されると、ＯＣＰ部１９はＨｉｇｈの出力信号をＯＲ回路１４６（図３）に出力する。これにより、ＯＲ回路１４６の出力がＨｉｇｈとなり、第２ラッチ回路１４２はリセットされ、第２ＰＷＭ信号ｐｗｍ２はＬｏｗとされ、スイッチング素子Ｍ１はオフとなる。このとき、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが流れ始めて以降減少する。
In FIG. 9B, at the timing t21'when the first PWM signal pwm1 and the second PWM signal pwm2 become High and the switching element is turned on, the primary side current Ip increases after the start of flow. Then, when the
しかしながら、タイミングｔ２２’において、ＡＮＤ回路１４５の出力はＬｏｗであり、１次側電流ＩｐがＯＣＰレベルに達したため第２ＰＷＭ信号ｐｗｍ２はＬｏｗとなるが、第１ラッチ回路１４１はリセットされず、第１ＰＷＭ信号ｐｗｍ１はＨｉｇｈを維持する。その後、ＡＮＤ回路１４５の出力がＨｉｇｈとなるタイミングｔ２３’において、第１ラッチ回路１４１がリセットされ、第１ＰＷＭ信号ｐｗｍ１はＬｏｗとなる。このとき、最小オフ時間タイマー１６１と１／２オン時間タイマー１６２はともにリセットされ、時間計測を開始する。
However, at the timing t22', the output of the AND circuit 145 is Low, and since the primary side current Ip reaches the OCP level, the second PWM signal pwm2 becomes Low, but the
そして、最小オフ時間タイマー１６１が所定の最小オフ時間を計測完了するタイミングｔ２４’よりも後に、タイミングｔ２５’において１／２オン時間タイマー１６２はオン時間の５０％の時間を計測完了する。またこのとき、過電流状態により出力電圧Ｖｏｕｔが低いので、ＦＥＴオントリガー信号Ｔｇｏｎは既にＨｉｇｈとなっている。従って、タイミング２５’において、第１ラッチ回路１４１と第２ラッチ回路１４２ともにセットされ、第１ＰＷＭ信号ｐｗｍ１と第２ＰＷＭ信号ｐｗｍ２ともにＨｉｇｈとされる。これにより、スイッチング素子Ｍ１はオンとなる。このとき、２次側電流Ｉｓはゼロとなり、１次側電流Ｉｐは流れ始めて以降増加する。
Then, after the timing t24'when the minimum off
そして、１次側電流ＩｐがＯＣＰレベルに達したことがＯＣＰ部１９により検知されるタイミングｔ２６’において、第２ＰＷＭ信号ｐｗｍ２がＬｏｗとされ、スイッチング素子Ｍ１はオフとなる。このとき、１次側電流Ｉｐはゼロとなり、２次側電流Ｉｓが流れ始めて以降減少する。
Then, at the timing t26'when the
このように本実施形態においては、過電流を検知したタイミングｔ２２’でスイッチング素子Ｍ１はオフとするが、その後のタイミングｔ２３’にて遅れて第１ＰＷＭ信号ｐｗｍ１をＬｏｗとして最小オフ時間タイマー１６１と１／２オン時間タイマー１６２をリセットするので、タイミングｔ２２’〜ｔ２３’の期間Ｔ１だけ２次側での放電時間が延びる。更に、本実施形態では、１／２オン時間タイマー１６２によって所定の最小オフ時間よりも長い期間Ｔ２を計測することでオフ期間を規定するので、より放電時間が延びる。
As described above, in the present embodiment, the switching element M1 is turned off at the timing t22'when the overcurrent is detected, but the first PWM signal pwm1 is set to Low at the subsequent timing t23', and the minimum off-
これにより、比較例に係る図９Ａで示す１次側電流Ｉｐの流れ始めの値の上昇変化量ΔＩｐよりも、本実施形態に係る図９Ｂで示す１次側電流Ｉｐの流れ始めの値の上昇変化量ΔＩｐ’を抑えることができる。図９Ａでは、上昇変化量ΔＩｐが大きくなり、１次側電流ＩｐがＯＣＰレベルにすぐに達してしまうので（タイミングｔ２４）、１次側における充電時間が短くなり、出力電圧の上昇が遅くなる。これに対して、図９Ｂでは、上昇変化量ΔＩｐ’を抑えることにより、１次側電流ＩｐがＯＣＰレベルに達するまでの時間（タイミングｔ２５’〜ｔ２６’）を長くすることで、１次側における充電時間を確保して、出力電圧Ｖｏｕｔの上昇を速めることができる。 As a result, the increase in the value at the start of the flow of the primary current Ip shown in FIG. 9A according to the comparative example increases from the amount of change ΔIp at the start of the flow of the primary current Ip shown in FIG. 9B according to the present embodiment. The amount of change ΔIp'can be suppressed. In FIG. 9A, the amount of increase change ΔIp becomes large, and the primary side current Ip reaches the OCP level immediately (timing t24), so that the charging time on the primary side becomes short and the increase of the output voltage becomes slow. On the other hand, in FIG. 9B, the time until the primary side current Ip reaches the OCP level (timing t25'to t26') is lengthened by suppressing the amount of increase change ΔIp', so that the primary side is on the primary side. The charging time can be secured and the rise of the output voltage Vout can be accelerated.
＜差分回路の出力タイミング制御について＞
次に、本実施形態に係る絶縁型スイッチング電源装置１０における差分回路１１の出力タイミング制御について説明する。先述したように、差分回路１１は、スイッチング素子Ｍ１がオフのときにＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力したり、出力を保持する。差分回路１１による出力タイミングを制御する構成について図１０に示す。図１０に示すタイマー部１６は、タイミング制御部に相当する。
<About output timing control of differential circuit>
Next, the output timing control of the
図１０に示すタイマー部１６は、最小オフ時間タイマー１６１１、１／２オン時間タイマー１６２１、インバータ１６６、ＡＮＤ回路１６７、マスク期間タイマー１６８、およびラッチ回路１６９を有している。なお、図１０に示すタイマー部１６は、先述した図３に示すタイマー部１６と同一のものであり、すなわち、図３のタイマー部１６では、図１０に示す構成を省略しているが、実際にはその構成を更に有している。
The
最小オフ時間タイマー１６１１は、最小オフ時間タイマー１６１が計測する所定の最小オフ時間の９５％の時間を計測する。１／２オン時間タイマー１６２１は、図５に示すランプカウンターと同様に構成し、コンパレータの基準電圧としてフィルタ１７が出力する出力電圧Ｖ３を印加させる。出力電圧Ｖ３は、先述した出力電圧Ｖ２（図４）の９５％の電圧である。これにより、１／２オン時間タイマー１６２１は、オン時間の５０％の更に９５％の時間を計測する。なお、最小オフ時間タイマー１６１１および１／２オン時間タイマー１６２１についての９５％という割合は一例であって、１００％より小さい割合であれば他の割合を用いてもよい（例えば７０％以上の割合）。
The minimum off-
インバータ１６６には、第１ラッチ回路１４１が出力する第１ＰＷＭ信号ｐｗｍ１が入力される。最小オフ時間タイマー１６１１、１／２オン時間タイマー１６２１、およびインバータ１６６の各出力は、ＡＮＤ回路１６７に入力される。ＡＮＤ回路１６７の出力は、ラッチ回路１６９のリセット端子に入力される。
The first PWM signal pwm1 output from the
マスク期間タイマー１６８は、所定のマスク期間（例えば２４０ｎｓｅｃ）を計測する。マスク期間タイマー１６８の出力は、ラッチ回路１６９のセット端子に入力される。ラッチ回路１６９の出力はスイッチタイミング信号ＳＷＴとしてサンプルホールド回路１２に入力される。
The
このような構成の動作について説明すると、第１ＰＷＭ信号ｐｗｍ１（および第２ＰＷＭ信号ｐｗｍ２）がＬｏｗとなり、スイッチング素子Ｍ１がオフとなると、マスク期間タイマー１６８はリセットされて時間計測を開始して出力がＬｏｗとなり、インバータ１６６の出力はＨｉｇｈとなる。このとき、最小オフ時間タイマー１６１１と１／２オン時間タイマー１６２１ともにリセットされ、時間計測を開始し、各タイマーの出力はＬｏｗとなる。なお、各時間計測が完了すると、各タイマーの出力はＨｉｇｈとなる。
Explaining the operation of such a configuration, when the first PWM signal pwm1 (and the second PWM signal pwm2) becomes Low and the switching element M1 is turned off, the
マスク期間タイマー１６８は、所定のマスク期間を計測すると、出力をＨｉｇｈとする。すると、ラッチ回路１６９はセットされ、スイッチタイミング信号ＳＷＴをＨｉｇｈとする。これにより、差分回路１１に含まれるスイッチ（不図示）はオンとなり、差分回路１１はＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力ＶＴｒｅｆ２として出力する動作を開始する。
When the
その後、最小オフ時間タイマー１６１１によって所定の最小オフ時間の９５％が計測されるタイミングと、１／２オン時間タイマー１６２１によってオン時間の５０％の更に９５％が計測されるタイミングのうち、遅い方のタイミングにてＡＮＤ回路１６７はＨｉｇｈとなる。すると、ラッチ回路１６９はリセットされ、スイッチタイミング信号ＳＷＴをＬｏｗとする。これにより、差分回路１１に含まれるスイッチはオフとされ、差分回路１１はオンからオフへの切替タイミングにおける出力ＶＴｒｅｆ２を保持する。
After that, the later of the timing at which the minimum off-
ここで、スイッチング素子Ｍ１をオフとしたときのスイッチング電圧Ｖｓｗの波形例を図１１に示す。図１１に示すように、スイッチング素子Ｍ１をオフとした直後は、トランスＴｒ１の１次巻線Ｌ１が有する漏れインダクタンスを起因として、スイッチング電圧Ｖｓｗにリンギングが生じる。そこで、マスク期間タイマー１６８によってマスク期間Ｔｍｓｋだけマスキングすることにより、リンギングが生じる期間はＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力する動作を行わないようにしている。
Here, FIG. 11 shows an example of a waveform of the switching voltage Vsw when the switching element M1 is turned off. As shown in FIG. 11, immediately after the switching element M1 is turned off, ringing occurs in the switching voltage Vsw due to the leakage inductance of the primary winding L1 of the transformer Tr1. Therefore, by masking only the mask period Tmsk with the
マスク期間Ｔｍｓｋが経過するとＲＥＦ端子電圧ＶＴｒｅｆをそのまま出力する動作が開始される。その後、所定の最小オフ時間の９５％の時間Ｔｍｉｎ＿ｏｆｆと、オン時間の５０％の更に９５％の時間Ｔ１／２ｏｎのうち、長い方が経過したときに、出力の保持が行われる（図１１の例ではＴ１／２ｏｎの方が長い）。Ｔｍｉｎ＿ｏｆｆの方が長い場合は、所定の最小オフ時間が経過するタイミング以降においてスイッチング素子Ｍ１はオンとされ、Ｔ１／２ｏｎの方が長い場合は、オン時間の５０％が経過するタイミング以降においてスイッチング素子Ｍ１はオンとされる。従って、出力の保持が行われるタイミングは、スイッチング素子Ｍ１がオンとなるタイミングよりも前であるので、２次側電流Ｉｓが流れているときに出力の保持を行うことができる。すなわち、スイッチング素子Ｍ１がオンとなるタイミングと出力を保持するタイミングが重なって、出力に異常が生じることを抑制できる。 When the mask period Tmsk elapses, the operation of outputting the REF terminal voltage VTref as it is is started. After that, the output is retained when the longer of the time Tmin_off of 95% of the predetermined minimum off time and the time T1 / 2on of 50% of the on time and further 95% of the on time elapses (FIG. 11). In the example, T1 / 2on is longer). When Tmin_off is longer, the switching element M1 is turned on after the timing when the predetermined minimum off time elapses, and when T1 / 2on is longer, the switching element is turned on after the timing when 50% of the on time elapses. M1 is turned on. Therefore, since the timing at which the output is held is earlier than the timing at which the switching element M1 is turned on, the output can be held when the secondary side current Is is flowing. That is, it is possible to prevent an abnormality from occurring in the output due to the overlap between the timing when the switching element M1 is turned on and the timing when the output is held.
また、ＲＥＦ端子電圧ＶＴｒｅｆはフライバック電圧ＶＯＲを帰還した信号であり、フライバック電圧ＶＯＲは上記（１）式で表される。（１）式のうちダイオードＤ２の順方向電圧Ｖｆ分が誤差分となるので、２次側電流Ｉｓがゼロに近づくほど、Ｖｆが小さくなり、誤差は小さくなる。すなわち、時間的に後になるほど出力を保持するタイミングとしては適切なものとなる。Ｔ１／２ｏｎがＴｍｉｎ＿ｏｆｆよりも長い場合は、出力を保持するタイミングを時間的により後とすることができる。 Further, the REF terminal voltage VTref is a signal obtained by feeding back the flyback voltage VOR, and the flyback voltage VOR is represented by the above equation (1). In the equation (1), the forward voltage Vf of the diode D2 is the error, so the closer the secondary current Is is to zero, the smaller the Vf and the smaller the error. That is, the later the time, the more appropriate the timing for holding the output. When T1 / 2on is longer than Tmin_off, the timing of holding the output can be later in time.
＜スイッチング素子に関する変形例＞
次に、以上説明した本実施形態に係る絶縁型スイッチング電源装置の変形例について述べる。変形例に係る絶縁型スイッチング電源装置１０’の構成を図１２に示す。図１２に示す絶縁型スイッチング電源装置１０’は、電源制御ＩＣ１’を備えている。
<Modification example of switching element>
Next, a modified example of the insulated switching power supply device according to the present embodiment described above will be described. FIG. 12 shows the configuration of the insulated switching power supply device 10'according to the modified example. The isolated switching power supply device 10'shown in FIG. 12 includes a power supply control IC 1'.
電源制御ＩＣ１’は、主スイッチング素子Ｍ１１と、副スイッチング素子Ｍ１２と、抵抗Ｒ１２と、コンパレータＣＰと、を有する構成としている。なお、電源制御ＩＣ１’において、図１２で示す構成以外の構成部については先述した実施形態（図２）と同様である。 The power supply control IC 1'has a configuration including a main switching element M11, a sub switching element M12, a resistor R12, and a comparator CP. In the power supply control IC 1', the components other than the configuration shown in FIG. 12 are the same as those in the above-described embodiment (FIG. 2).
ＮチャネルＭＯＳＦＥＴで構成される主スイッチング素子Ｍ１１は、スイッチング駆動されることで、絶縁型スイッチング電源装置１０’による出力電圧Ｖｏｕｔの生成に寄与するスイッチング素子である。主スイッチング素子Ｍ１１のドレイン（電流流入端）は、スイッチング出力端子Ｔ３に接続され、ソース（電流流出端）はグランド端子Ｔ４１に接続される。 The main switching element M11 composed of the N-channel MOSFET is a switching element that contributes to the generation of the output voltage Vout by the isolated switching power supply device 10'by being switched and driven. The drain (current inflow end) of the main switching element M11 is connected to the switching output terminal T3, and the source (current outflow end) is connected to the ground terminal T41.
副スイッチング素子Ｍ１２は、ＮチャネルＭＯＳＦＥＴで構成される。副スイッチング素子Ｍ１２のドレイン（電流流入端）は、抵抗Ｒ１２を介して、主スイッチング素子Ｍ１１のドレインとスイッチング出力端子Ｔ３との接続点に接続される。副スイッチング素子Ｍ１２のソース（電流流出端）は、グランド端子Ｔ４２に接続される。 The sub-switching element M12 is composed of an N-channel MOSFET. The drain (current inflow end) of the sub-switching element M12 is connected to the connection point between the drain of the main switching element M11 and the switching output terminal T3 via the resistor R12. The source (current outflow end) of the sub-switching element M12 is connected to the ground terminal T42.
主スイッチング素子Ｍ１１のゲート（制御端）には、不図示のドライバの出力端が接続される。コンパレータＣＰの非反転入力端子（＋）には、スイッチング素子Ｍ１１のゲートが接続される。コンパレータＣＰの反転入力端子（−）には、所定の閾値電圧Ｖｔｈ１が基準電圧として印加される。コンパレータＣＰの出力端は、副スイッチング素子Ｍ１２のゲート（制御端）に接続される。コンパレータＣＰは、電圧印加部に相当する。 An output terminal of a driver (not shown) is connected to the gate (control end) of the main switching element M11. The gate of the switching element M11 is connected to the non-inverting input terminal (+) of the comparator CP. A predetermined threshold voltage Vth1 is applied as a reference voltage to the inverting input terminal (−) of the comparator CP. The output end of the comparator CP is connected to the gate (control end) of the sub-switching element M12. The comparator CP corresponds to a voltage application unit.
ここで、主スイッチング素子Ｍ１１と副スイッチング素子Ｍ１２を用いた構成の動作を図１３を参照して説明する。図１３は、主スイッチング素子Ｍ１１をオフさせるときの各波形の一例を示すタイミングチャートである。図１３において、上段から、主スイッチング素子Ｍ１１のゲート電圧Ｖｇ１１、副スイッチング素子Ｍ１２のゲート電圧Ｖｇ１２、主スイッチング素子Ｍ１１を流れる電流（ドレイン電流）Ｉ１１、２次側電流Ｉｓ、スイッチング電圧Ｖｓｗ、および副スイッチング素子Ｍ１２を流れる電流（ドレイン電流）Ｉ１２を示す。 Here, the operation of the configuration using the main switching element M11 and the sub-switching element M12 will be described with reference to FIG. FIG. 13 is a timing chart showing an example of each waveform when the main switching element M11 is turned off. In FIG. 13, from the top, the gate voltage Vg11 of the main switching element M11, the gate voltage Vg12 of the sub switching element M12, the current (drain current) I11 flowing through the main switching element M11, the secondary side current Is, the switching voltage Vsw, and the sub The current (drain current) I12 flowing through the switching element M12 is shown.
主スイッチング素子Ｍ１１がオン（副スイッチング素子Ｍ１２はオフ）のときにタイミングｔ３１で、不図示のドライバによって主スイッチング素子Ｍ１１をオフとすべく主スイッチング素子Ｍ１１のゲート容量からの電荷の引抜きが開始される。すると、主スイッチング素子Ｍ１１のゲート電圧Ｖｇ１１は減少する。そして、ゲート電圧Ｖｇ１１がミラー電圧Ｖｍに達してから、ミラー電圧Ｖｍより低下するタイミングｔ３２において、電流Ｉ１１は減少を開始し、スイッチング電圧Ｖｓｗは立ち上がりを開始する。そして、ゲート電圧Ｖｇ１１が閾値電圧Ｖｔｈ１に達すると、コンパレータＣＰの出力はＬｏｗとなる（タイミングｔ３３）。これにより、副スイッチング素子Ｍ１２のゲート容量からの電荷の引抜きが開始され、ゲート電圧Ｖｇ１２は減少を開始する。そして、ゲート電圧Ｖｇ１１が主スイッチング素子Ｍ１１の閾値電圧Ｖｔｈ１１に達すると、電流Ｉ１１はゼロとなる（タイミングｔ３４）。 When the main switching element M11 is on (the sub-switching element M12 is off), at timing t31, a driver (not shown) starts extracting electric charge from the gate capacitance of the main switching element M11 in order to turn off the main switching element M11. To. Then, the gate voltage Vg11 of the main switching element M11 decreases. Then, after the gate voltage Vg11 reaches the mirror voltage Vm, the current I11 starts to decrease and the switching voltage Vsw starts to rise at the timing t32 when the gate voltage Vg11 falls below the mirror voltage Vm. Then, when the gate voltage Vg11 reaches the threshold voltage Vth1, the output of the comparator CP becomes Low (timing t33). As a result, the extraction of electric charge from the gate capacitance of the sub-switching element M12 is started, and the gate voltage Vg12 starts to decrease. Then, when the gate voltage Vg11 reaches the threshold voltage Vth11 of the main switching element M11, the current I11 becomes zero (timing t34).
タイミングｔ３２から、ゲート電圧Ｖｇ１２が副スイッチング素子Ｖｇ１２の閾値電圧Ｖｔｈ１２に達するタイミングｔ３５までの期間で、オンである副スイッチング素子Ｍ１２を電流Ｉ１２が流れる。タイミングｔ３５で、副スイッチング素子Ｍ１２はオフとなり、電流Ｉ１２は流れなくなる。従って、タイミングｔ３２から主スイッチング素子Ｍ１１の電流Ｉ１１がゼロとなるタイミングｔ３４までの期間は、主スイッチング素子Ｍ１１、副スイッチング素子Ｍ１２ともにオンである。そして、タイミングｔ３４からタイミングｔ３５までの期間は、主スイッチング素子Ｍ１１はオフで、副スイッチング素子Ｍ１２はオンである。そして、タイミングｔ３５以降に、主スイッチング素子Ｍ１１、副スイッチング素子Ｍ１２ともにオフとなる。 During the period from the timing t32 to the timing t35 when the gate voltage Vg12 reaches the threshold voltage Vth12 of the sub-switching element Vg12, the current I12 flows through the sub-switching element M12 which is on. At the timing t35, the sub-switching element M12 is turned off and the current I12 stops flowing. Therefore, during the period from the timing t32 to the timing t34 when the current I11 of the main switching element M11 becomes zero, both the main switching element M11 and the sub switching element M12 are on. Then, during the period from the timing t34 to the timing t35, the main switching element M11 is off and the sub switching element M12 is on. Then, after the timing t35, both the main switching element M11 and the sub switching element M12 are turned off.
ここで、トランスＴｒ１の１次巻線Ｌ１は漏れインダクタンスを有しており、スイッチング素子がオンのときにこの漏れインダクタンスにも電流が流れてエネルギーが蓄積されるが、他の巻線と結合していないため電力移行がされない。これにより、仮に副スイッチング素子Ｍ１２を設けない場合、主スイッチング素子Ｍ１１をオフとしたときにスイッチング電圧Ｖｓｗにリンギングが大きく、且つ長い期間生じる。 Here, the primary winding L1 of the transformer Tr1 has a leakage inductance, and when the switching element is on, a current flows through this leakage inductance and energy is stored, but it is combined with other windings. Power transfer is not performed because it is not installed. As a result, if the sub-switching element M12 is not provided, ringing will occur in the switching voltage Vsw for a long period of time when the main switching element M11 is turned off.
そこで、本実施形態では、副スイッチング素子Ｍ１２を設けて、主スイッチング素子Ｍ１１をオフさせるときに副スイッチング素子Ｍ１２に電流Ｉ１２を流すことで、スイッチング電圧Ｖｓｗに生じるリンギングを抑えることができる。図１２には、副スイッチング素子Ｍ１２を仮に設けない場合にスイッチング電圧Ｖｓｗに生じるリンギング（破線）のピーク値を、本実施形態では実線で示すスイッチング電圧Ｖｓｗのピーク値まで低下させることができることを示している。 Therefore, in the present embodiment, the sub-switching element M12 is provided, and the current I12 is passed through the sub-switching element M12 when the main switching element M11 is turned off, so that ringing that occurs in the switching voltage Vsw can be suppressed. FIG. 12 shows that the peak value of the ringing (broken line) that occurs in the switching voltage Vsw when the sub-switching element M12 is not provided can be reduced to the peak value of the switching voltage Vsw shown by the solid line in this embodiment. ing.
従来、リンギングを抑えるためにスナバ回路を用いることがあったが、スナバ回路はユーザにとって設計が困難な回路であり、設計に失敗するとスイッチング素子が破壊される虞があった。本実施形態により、このようなスナバ回路を用いずともリンギングを抑えることが可能となる。 Conventionally, a snubber circuit has been used to suppress ringing, but the snubber circuit is a circuit that is difficult for the user to design, and if the design fails, the switching element may be destroyed. According to this embodiment, ringing can be suppressed without using such a snubber circuit.
上述のように、コンパレータＣＰの閾値電圧Ｖｔｈ１は、主スイッチング素子Ｍ１１のミラー電圧Ｖｍと、主スイッチング素子Ｍ１１自身の閾値電圧Ｖｔｈ１１との間に設定しており、その理由を説明する。まず、主スイッチング素子Ｍ１１に流れる電流Ｉ１１は、ゲート電圧Ｖｇ１１がミラー電圧Ｖｍより低下するときから減少し、ゲート電圧Ｖｇ１１が閾値電圧Ｖｔｈ１１に達するときにゼロとなる。閾値電圧Ｖｔｈ１がミラー電圧Ｖｍ以上に設定された場合、ゲート電圧Ｖｇ１１が閾値電圧Ｖｔｈ１〜ミラー電圧Ｖｍとなる期間では、副スイッチング素子Ｍ１２にはほぼ電流が流れないため、その期間は機能しないことになる。一方、閾値電圧Ｖｔｈ１が閾値電圧Ｖｔｈ１１以下に設定された場合は、ゲート電圧Ｖｇ１２が閾値電圧Ｖｔｈ１２に達するタイミングが遅れてしまい、副スイッチング素子Ｍ１２に電流Ｉ１２が過剰に流れてしまう。従って、閾値電圧Ｖｔｈ１は、ミラー電圧Ｖｍより低く、さらには、ミラー電圧Ｖｍと閾値電圧Ｖｔｈ１１との間に設定することが好ましい。 As described above, the threshold voltage Vth1 of the comparator CP is set between the mirror voltage Vm of the main switching element M11 and the threshold voltage Vth11 of the main switching element M11 itself, and the reason will be described. First, the current I11 flowing through the main switching element M11 decreases from the time when the gate voltage Vg11 drops below the mirror voltage Vm, and becomes zero when the gate voltage Vg11 reaches the threshold voltage Vth11. When the threshold voltage Vth1 is set to the mirror voltage Vm or higher, almost no current flows through the sub-switching element M12 during the period when the gate voltage Vg11 becomes the threshold voltage Vth1 to the mirror voltage Vm, so that the period does not function. Become. On the other hand, when the threshold voltage Vth1 is set to the threshold voltage Vth11 or less, the timing at which the gate voltage Vg12 reaches the threshold voltage Vth12 is delayed, and the current I12 excessively flows through the sub-switching element M12. Therefore, the threshold voltage Vth1 is lower than the mirror voltage Vm, and it is preferable to set the threshold voltage Vth1 between the mirror voltage Vm and the threshold voltage Vth11.
また、抵抗Ｒ１２を設けているのは、電流Ｉ１２を制限するためである。主スイッチング素子Ｍ１１がオンのときに副スイッチング素子Ｍ１２がオンとなる期間（タイミングｔ３２〜ｔ３４）があるが、この期間において、スイッチング出力端子Ｔ３からグランド端子Ｔ４１、Ｔ４２の間に流れる電流としては、抵抗の低い主スイッチング素子Ｍ１１側に電流が流れ、副スイッチング素子Ｍ１２には抵抗Ｒ１２によって電流はほぼ流れない。電流Ｉ１２を仮に流し過ぎると、主スイッチング素子Ｍ１１をオフとしたときにスイッチング電圧Ｖｓｗの立ち上がりの電圧が異常に低くなってしまうからである。 Further, the resistor R12 is provided in order to limit the current I12. There is a period (timing t32 to t34) in which the sub-switching element M12 is turned on when the main switching element M11 is on. In this period, the current flowing between the switching output terminal T3 and the ground terminals T41 and T42 is A current flows through the main switching element M11 having a low resistance, and almost no current flows through the sub-switching element M12 due to the resistance R12. This is because if the current I12 is passed too much, the rising voltage of the switching voltage Vsw becomes abnormally low when the main switching element M11 is turned off.
また、本実施形態において、主スイッチング素子Ｍ１１と副スイッチング素子Ｍ１２は、同じ工程で製造されることが好ましく、主スイッチング素子Ｍ１１は副スイッチング素子Ｍ１２よりサイズが大きい（例えば１０００：１）。同じ工程で製造されるため、主スイッチング素子Ｍ１１と副スイッチング素子Ｍ１２は同じバラツキとなり、同じ特性を有する。従って、ゲート電圧の降下開始からゼロとなるまで（或いはスイッチング素子の閾値電圧に達するまで）の時間は、主スイッチング素子Ｍ１１と副スイッチング素子Ｍ１２でほぼ同じであり、主スイッチング素子Ｍ１１の電流Ｉ１１がゼロとなるとき、副スイッチング素子Ｍ１２がオンしていることが保証される。また、主スイッチング素子Ｍ１１のサイズが大きいと、定常のオン状態で流れる電流が大きく、共振現象を生じさせる寄生キャパシタの容量も大きくなり、副スイッチング素子Ｍ１２によってリンギングを抑制する効果は大きくなる。 Further, in the present embodiment, the main switching element M11 and the sub-switching element M12 are preferably manufactured in the same process, and the main switching element M11 is larger in size than the sub-switching element M12 (for example, 1000: 1). Since they are manufactured in the same process, the main switching element M11 and the sub switching element M12 have the same variation and have the same characteristics. Therefore, the time from the start of the drop of the gate voltage to zero (or the threshold voltage of the switching element is reached) is almost the same in the main switching element M11 and the sub-switching element M12, and the current I11 of the main switching element M11 is When it reaches zero, it is guaranteed that the sub-switching element M12 is on. Further, when the size of the main switching element M11 is large, the current flowing in the steady on state is large, the capacitance of the parasitic capacitor that causes the resonance phenomenon is also large, and the effect of suppressing ringing by the sub switching element M12 is large.
なお、上記のようにコンパレータＣＰを用いる構成の代わりに、主スイッチング素子Ｍ１１のゲートに印加させる電圧を遅延させて副スイッチング素子Ｍ１２のゲートに印加させるフィルタ等の遅延回路を用いた構成としてもよい。例えば、主スイッチング素子Ｍ１１の電流Ｉ１１がゼロとなる前に遅延時間が経過し、主スイッチング素子Ｍ１１の電流がゼロのときに副スイッチング素子Ｍ１２がオンを保持するようにすれば、リンギングを抑制することができる。 Instead of the configuration using the comparator CP as described above, a delay circuit such as a filter that delays the voltage applied to the gate of the main switching element M11 and applies it to the gate of the sub-switching element M12 may be used. .. For example, if a delay time elapses before the current I11 of the main switching element M11 becomes zero and the sub-switching element M12 is kept on when the current of the main switching element M11 is zero, ringing is suppressed. be able to.
＜その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変形が可能である。
<Others>
Although the embodiments of the present invention have been described above, the embodiments can be modified in various ways within the scope of the gist of the present invention.
例えば、スイッチング素子は、電源制御ＩＣが備えるのではなく、その外部に設けられるようにしてもよい。 For example, the switching element may be provided outside the power supply control IC instead of being provided.
また、本発明に係る絶縁型スイッチング電源装置は、例えば、ソーラーインバータ、ＦＡインバータ、蓄電システム等の産業機器インバータなどに用いることが好適である。 Further, the insulated switching power supply device according to the present invention is preferably used for, for example, an inverter for industrial equipment such as a solar inverter, an FA inverter, and a power storage system.
本発明は、例えば、インバータ用の絶縁型スイッチング電源装置に利用することができる。 The present invention can be used, for example, in an isolated switching power supply device for an inverter.
１ 電源制御ＩＣ
１０ 絶縁型スイッチング電源装置
Ｔｒ１ トランス
Ｌ１ １次巻線
Ｌ２ ２次巻線
Ｄ２ ダイオード
Ｃ２ 平滑コンデンサ
Ｔ１ 電源端子
Ｔ２ 帰還端子
Ｔ３ スイッチング出力端子
Ｔ４ グランド端子
Ｔ５ ＲＥＦ端子
Ｒ１１、Ｒ１２ 抵抗
１１ 差分回路
１３ コンパレータ
１４ ロジック部
１５ ドライバ
１６ タイマー部
１７ フィルタ
１８ リップル生成部
１９ ＯＣＰ部
Ｍ１ スイッチング素子
１４１ 第１ラッチ回路
１４２ 第２ラッチ回路
１４３〜１４５ ＡＮＤ回路
１４６ ＯＲ回路
１６１ 最少オフ時間タイマー
１６２ １／２オン時間タイマー
１６３ 最小オン時間タイマー
１６４ オン時間タイマー
１６５ インバータ
１６６ インバータ
１６７ ＡＮＤ回路
１６８ マスク期間タイマー
１６９ ラッチ回路
１６１１ 最少オフ時間タイマー
１６２１ １／２オン時間タイマー
Ｍ１１ 主スイッチング素子
Ｍ１２ 副スイッチング素子
Ｒ１２ 抵抗
ＣＰ コンパレータ
Ｔ４１、Ｔ４２ グランド端子
1 Power control IC
10 Insulated switching power supply Tr1 Transformer L1 Primary winding L2 Secondary winding D2 Diode C2 Smoothing capacitor T1 Power supply terminal T2 Feedback terminal T3 Switching output terminal T4 Ground terminal T5 REF terminal R11,
13
Claims (6)
前記１次巻線の他端に電流流入端が接続される主スイッチング素子と、
前記主スイッチング素子の前記電流流入端に、電流流入端が接続される副スイッチング素子と、
前記主スイッチング素子と前記副スイッチング素子がともにオンとなる状態、前記主スイッチング素子がオフとなって前記副スイッチング素子がオンとなる状態、前記主スイッチング素子と前記副スイッチング素子がともにオフとなる状態の順に遷移するよう、前記副スイッチング素子の制御端に電圧を印加する電圧印加部と、
を備え、
前記電圧印加部は、コンパレータであって、
前記コンパレータの一方の入力端には、前記主スイッチング素子の制御端が接続され、
前記コンパレータの他方の入力端には、所定の閾値電圧が基準電圧として印加され、
前記コンパレータの出力端は、前記副スイッチング素子の制御端に接続され、
前記閾値電圧は、前記主スイッチング素子のミラー電圧より低い値に設定されることを特徴とする電源制御装置。 A power supply control device used in an isolated switching power supply device including a transformer including a primary winding and a secondary winding in which an input voltage application end is connected to one end .
A main switching element in which a current inflow end is connected to the other end of the primary winding,
An auxiliary switching element to which the current inflow end is connected to the current inflow end of the main switching element,
A state in which both the main switching element and the sub-switching element are turned on, a state in which the main switching element is turned off and the sub-switching element is turned on, and a state in which both the main switching element and the sub-switching element are turned off. A voltage application unit that applies a voltage to the control end of the sub-switching element so as to transition in the order of
Equipped with a,
The voltage application unit is a comparator and is
A control end of the main switching element is connected to one input end of the comparator.
A predetermined threshold voltage is applied to the other input end of the comparator as a reference voltage.
The output end of the comparator is connected to the control end of the sub-switching element .
A power supply control device characterized in that the threshold voltage is set to a value lower than the mirror voltage of the main switching element.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181325A JP6775365B2 (en) | 2016-09-16 | 2016-09-16 | Insulated switching power supply and power supply control |
| TW106131364A TWI677177B (en) | 2016-09-16 | 2017-09-13 | Power supply control unit and isolation type switching power supply device |
| US15/704,256 US10491127B2 (en) | 2016-09-16 | 2017-09-14 | Power supply control unit and isolation type switching power supply device |
| CN201710833585.9A CN107834857B (en) | 2016-09-16 | 2017-09-15 | Power supply control device and insulated switching power supply device |
| EP17191372.6A EP3301802B1 (en) | 2016-09-16 | 2017-09-15 | Power supply control unit and isolation type switching power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016181325A JP6775365B2 (en) | 2016-09-16 | 2016-09-16 | Insulated switching power supply and power supply control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018046700A JP2018046700A (en) | 2018-03-22 |
| JP6775365B2 true JP6775365B2 (en) | 2020-10-28 |
Family
ID=61693797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016181325A Active JP6775365B2 (en) | 2016-09-16 | 2016-09-16 | Insulated switching power supply and power supply control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6775365B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169420A (en) * | 1980-05-30 | 1981-12-26 | Japan Radio Co Ltd | Pulse width converting circuit |
| JPS6356826U (en) * | 1986-09-30 | 1988-04-15 | ||
| JPH09285120A (en) * | 1996-04-19 | 1997-10-31 | Oki Electric Ind Co Ltd | Main switch control circuit of power source equipment |
| JP2004032838A (en) * | 2002-06-21 | 2004-01-29 | Lg Electronics Inc | Switching circuit |
| JP2012210023A (en) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | Switching power supply device and method of controlling switching power supply device |
-
2016
- 2016-09-16 JP JP2016181325A patent/JP6775365B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018046700A (en) | 2018-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173874B2 (en) | Boost converter | |
| JP6338867B2 (en) | Secondary controller for use in a synchronous flyback converter, power converter, and method of controlling a synchronous flyback converter | |
| US8669748B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| JP5668291B2 (en) | Power supply controller, power supply integrated circuit controller, and power supply | |
| US8908393B2 (en) | Soft transition apparatus and method for switching power converters | |
| US9647562B2 (en) | Power conversion with switch turn-off delay time compensation | |
| CN107834857B (en) | Power supply control device and insulated switching power supply device | |
| JP5418899B2 (en) | Control circuit for use in power converter and method for preventing transformer saturation in power converter | |
| EP3664295B1 (en) | Two-level switch driver for preventing avalanche breakdown for a synchronous rectification switch in a power converter operating in a low-power burst mode | |
| JP2010172092A (en) | Synchronous rectifier circuit | |
| US9401634B2 (en) | Saturation prevention in an energy transfer element of a power converter | |
| JP6806548B2 (en) | Power supply controller and isolated switching power supply | |
| JP6775365B2 (en) | Insulated switching power supply and power supply control | |
| JP5376512B2 (en) | Power supply | |
| EP4005079B1 (en) | A prestart control circuit for a switching power converter comprising a synchronous rectifier switch on the secondary side of an energy storage section | |
| JP6730892B2 (en) | Power supply control device and isolated switching power supply device | |
| JP6730893B2 (en) | Power supply control device and isolated switching power supply device | |
| TWI677177B (en) | Power supply control unit and isolation type switching power supply device | |
| CN112152453A (en) | Detection circuit, switching type voltage stabilizer with detection circuit and control method of switching type voltage stabilizer | |
| US20240171083A1 (en) | Switch mode power converter with synchronous rectifier implementing adaptive gate voltage regulation for fast turn-off | |
| WO2021084964A1 (en) | Switching control circuit and switching power supply apparatus | |
| JP7028634B2 (en) | DC / DC converter control circuit, control method, power supply management circuit and electronic equipment | |
| CN118041076A (en) | Switch mode power converter with synchronous rectifier for adaptive turn-off voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6775365 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |