JP6773305B2 - Goa回路及び液晶ディスプレイ - Google Patents
Goa回路及び液晶ディスプレイ Download PDFInfo
- Publication number
- JP6773305B2 JP6773305B2 JP2019531400A JP2019531400A JP6773305B2 JP 6773305 B2 JP6773305 B2 JP 6773305B2 JP 2019531400 A JP2019531400 A JP 2019531400A JP 2019531400 A JP2019531400 A JP 2019531400A JP 6773305 B2 JP6773305 B2 JP 6773305B2
- Authority
- JP
- Japan
- Prior art keywords
- switch tube
- connection terminal
- terminal
- control
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆である。
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
前記第1クランプ端子には第3のレベルが供給され、前記第1クランプ端子は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子に連結されており、
前記第2クランプ端子には第4のレベルが供給され、前記第3のレベルは前記第4のレベルよりも高く、
前記第1制御回路は、第12スイッチ管と、第13スイッチ管と、第14スイッチ管と、第15スイッチ管とを含み、前記第12スイッチ管の制御端子及び第1接続端子は第1制御信号を受信し、前記第13スイッチ管の制御端子は前記第12スイッチ管の第2接続端子に連結されており、前記第13スイッチ管の第1接続端子は前記第1制御信号を受信し、前記第13スイッチ管の第2接続端子は前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子に連結されており、前記第14スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第1接続端子は前記第12スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第15スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第1接続端子は前記第13スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第2接続端子は前記第2クランプ端子に連結されている。
前記第2制御回路は、第16スイッチ管と、第17スイッチ管と、第18スイッチ管と、第19スイッチ管とを含み、前記第16スイッチ管の制御端子及び第1接続端子は第2制御信号を受信し、前記第17スイッチ管の制御端子は前記第16スイッチ管の第2接続端子に連結されており、前記第17スイッチ管の第1接続端子は前記第2制御信号を受信し、前記第17スイッチ管の第2接続端子は前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子に連結されており、前記第18スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第1接続端子は前記第16スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第19スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第1接続端子は前記第17スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第2接続端子は前記第2クランプ端子に連結されている。
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、前記プルアップ回路はさらに、前記走査出力端子と前記第1スイッチ管の制御端子との間に連結されているキャパシタを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆である。
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
前記第1クランプ端子には第3のレベルが供給され、前記第1クランプ端子は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子に連結されており、
前記第2クランプ端子には第4のレベルが供給され、前記第3のレベルは前記第4のレベルよりも高く、
前記第1制御回路は、第12スイッチ管と、第13スイッチ管と、第14スイッチ管と、第15スイッチ管とを含み、前記第12スイッチ管の制御端子及び第1接続端子は第1制御信号を受信し、前記第13スイッチ管の制御端子は前記第12スイッチ管の第2接続端子に連結されており、前記第13スイッチ管の第1接続端子は前記第1制御信号を受信し、前記第13スイッチ管の第2接続端子は前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子に連結されており、前記第14スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第1接続端子は前記第12スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第15スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第1接続端子は前記第13スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第2接続端子は前記第2クランプ端子に連結されている。
前記第2制御回路は、第16スイッチ管と、第17スイッチ管と、第18スイッチ管と、第19スイッチ管とを含み、前記第16スイッチ管の制御端子及び第1接続端子は第2制御信号を受信し、前記第17スイッチ管の制御端子は前記第16スイッチ管の第2接続端子に連結されており、前記第17スイッチ管の第1接続端子は前記第2制御信号を受信し、前記第17スイッチ管の第2接続端子は前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子に連結されており、前記第18スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第1接続端子は前記第16スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第19スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第1接続端子は前記第17スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第2接続端子は前記第2クランプ端子に連結されている。
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆である。
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御する。
プルアップ回路は、第1スイッチ管と、第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、
プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、第3スイッチ管の第1接続端子は第2スイッチ管の第2接続端子に連結されており、第3スイッチ管の第2接続端子は第1スイッチ管の制御端子に連結されており、第4スイッチ管の制御端子は第1スイッチ管の制御端子に連結されており、第4スイッチ管の第1接続端子は第3スイッチ管の第1接続端子に連結されており、第4スイッチ管の第2接続端子は走査出力端子に連結されている。このように、第4スイッチ管の作用により、走査段階において、第3スイッチ管の第1接続端子のレベルを上げ、第3スイッチ管の制御端子のレベルを第1接続端子のレベルよりも小さくすることで、第3スイッチ管が閾値変動を起こした際に誤ってオンとなり、走査端子の出力に影響を及ぼすことを回避することができる。
Claims (19)
- GOA回路を含む液晶ディスプレイにおいて、前記GOA回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、前記プルアップ回路はさらに、前記走査出力端子と前記第1スイッチ管の制御端子との間に連結されているキャパシタを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆であることを特徴とする液晶ディスプレイ。 - 前記GOA回路はさらに伝送回路を含み、前記伝送回路は第5スイッチ管を含み、前記第5スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第5スイッチ管の第2接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項1に記載の液晶ディスプレイ。
- 前記GOA回路はさらに第1プルダウン回路とクランプ回路とを含み、
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項2に記載の液晶ディスプレイ。 - 前記GOA回路はさらに第2プルダウン回路を含み、
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項3に記載の液晶ディスプレイ。 - 前記クランプ回路は、前記第1プルダウン回路と前記第2プルダウン回路とが交互に作動するよう制御することを特徴とする請求項4に記載の液晶ディスプレイ。
- 前記クランプ回路は、第1制御回路と、第1クランプ端子と、第2クランプ端子とを含み、
前記第1クランプ端子には第3のレベルが供給され、前記第1クランプ端子は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子に連結されており、
前記第2クランプ端子には第4のレベルが供給され、前記第3のレベルは前記第4のレベルよりも高く、
前記第1制御回路は、第12スイッチ管と、第13スイッチ管と、第14スイッチ管と、第15スイッチ管とを含み、前記第12スイッチ管の制御端子及び第1接続端子は第1制御信号を受信し、前記第13スイッチ管の制御端子は前記第12スイッチ管の第2接続端子に連結されており、前記第13スイッチ管の第1接続端子は前記第1制御信号を受信し、前記第13スイッチ管の第2接続端子は前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子に連結されており、前記第14スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第1接続端子は前記第12スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第15スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第1接続端子は前記第13スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第2接続端子は前記第2クランプ端子に連結されていることを特徴とする請求項4に記載の液晶ディスプレイ。 - 前記クランプ回路はさらに第2制御回路を含み、
前記第2制御回路は、第16スイッチ管と、第17スイッチ管と、第18スイッチ管と、第19スイッチ管とを含み、前記第16スイッチ管の制御端子及び第1接続端子は第2制御信号を受信し、前記第17スイッチ管の制御端子は前記第16スイッチ管の第2接続端子に連結されており、前記第17スイッチ管の第1接続端子は前記第2制御信号を受信し、前記第17スイッチ管の第2接続端子は前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子に連結されており、前記第18スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第1接続端子は前記第16スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第19スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第1接続端子は前記第17スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第2接続端子は前記第2クランプ端子に連結されていることを特徴とする請求項6に記載の液晶ディスプレイ。 - プルアップ回路とプルアップ制御回路とを含むGOA回路において、
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に接続されている走査出力端子とを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆であることを特徴とするGOA回路。 - 前記GOA回路はさらに伝送回路を含み、前記伝送回路は第5スイッチ管を含み、前記第5スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第5スイッチ管の第2接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項8に記載のGOA回路。
- 前記GOA回路はさらに第1プルダウン回路とクランプ回路とを含み、
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項9に記載のGOA回路。 - 前記GOA回路はさらに第2プルダウン回路を含み、
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項10に記載のGOA回路。 - 前記クランプ回路は、前記第1プルダウン回路と前記第2プルダウン回路とが交互に作動するよう制御することを特徴とする請求項11に記載のGOA回路。
- 前記クランプ回路は、第1制御回路と、第1クランプ端子と、第2クランプ端子とを含み、
前記第1クランプ端子には第3のレベルが供給され、前記第1クランプ端子は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子に連結されており、
前記第2クランプ端子には第4のレベルが供給され、前記第3のレベルは前記第4のレベルよりも高く、
前記第1制御回路は、第12スイッチ管と、第13スイッチ管と、第14スイッチ管と、第15スイッチ管とを含み、前記第12スイッチ管の制御端子及び第1接続端子は第1制御信号を受信し、前記第13スイッチ管の制御端子は前記第12スイッチ管の第2接続端子に連結されており、前記第13スイッチ管の第1接続端子は前記第1制御信号を受信し、前記第13スイッチ管の第2接続端子は前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子に連結されており、前記第14スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第1接続端子は前記第12スイッチ管の第2接続端子に連結されており、前記第14スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第15スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第1接続端子は前記第13スイッチ管の第2接続端子に連結されており、前記第15スイッチ管の第2接続端子は前記第2クランプ端子に連結されていることを特徴とする請求項11に記載のGOA回路。 - 前記クランプ回路はさらに第2制御回路を含み、
前記第2制御回路は、第16スイッチ管と、第17スイッチ管と、第18スイッチ管と、第19スイッチ管とを含み、前記第16スイッチ管の制御端子及び第1接続端子は第2制御信号を受信し、前記第17スイッチ管の制御端子は前記第16スイッチ管の第2接続端子に連結されており、前記第17スイッチ管の第1接続端子は前記第2制御信号を受信し、前記第17スイッチ管の第2接続端子は前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子に連結されており、前記第18スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第1接続端子は前記第16スイッチ管の第2接続端子に連結されており、前記第18スイッチ管の第2接続端子は前記第2クランプ端子に連結されており、前記第19スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第1接続端子は前記第17スイッチ管の第2接続端子に連結されており、前記第19スイッチ管の第2接続端子は前記第2クランプ端子に連結されていることを特徴とする請求項13に記載のGOA回路。 - 前記プルアップ回路はさらに、前記走査出力端子と前記第1スイッチ管の制御端子との間に連結されているキャパシタを含むことを特徴とする請求項8に記載のGOA回路。
- GOA回路を含む液晶ディスプレイにおいて、前記GOA回路はプルアップ回路とプルアップ制御回路とを含み、
前記プルアップ回路は、第1スイッチ管と、前記第1スイッチ管の第2接続端子に連結されている走査出力端子とを含み、
前記プルアップ制御回路は、第2スイッチ管と、第3スイッチ管と、第4スイッチ管とを含み、前記第3スイッチ管の第1接続端子は前記第2スイッチ管の第2接続端子に連結されており、前記第3スイッチ管の第2接続端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の制御端子は前記第1スイッチ管の制御端子に連結されており、前記第4スイッチ管の第1接続端子は前記第3スイッチ管の第1接続端子に連結されており、前記第4スイッチ管の第2接続端子は前記走査出力端子に連結されており、高レベルと低レベルの信号を出力する前記走査出力端子が前記高レベルを出力する際に、前記第3スイッチ管の制御端子のレベルが前記第3スイッチ管の第1接続端子のレベルよりも低くなるよう制御するのに用いられ、
前記第1スイッチ管の第1接続端子は第1クロック信号を受信し、前記第2スイッチ管及び前記第3スイッチ管の制御端子は第2クロック信号を受信し、前記第2スイッチ管の第1接続端子はステージ伝送信号を受信し、前記第1クロック信号は前記第2クロック信号と逆であることを特徴とする液晶ディスプレイ。 - 前記GOA回路はさらに伝送回路を含み、前記伝送回路は第5スイッチ管を含み、前記第5スイッチ管の制御端子は前記第3スイッチ管の第2接続端子に連結されており、前記第5スイッチ管の第2接続端子はステージ伝送出力端子に連結されていることを特徴とする請求項16に記載の液晶ディスプレイ。
- 前記GOA回路はさらに第1プルダウン回路とクランプ回路とを含み、
前記第1プルダウン回路は、第6スイッチ管と、第7スイッチ管と、第8スイッチ管とを含み、前記第6スイッチ管の第1接続端子は前記走査出力端子に連結されており、前記第7スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第8スイッチ管の第1接続端子は前記第3スイッチ管の第2出力端子に連結されており、
前記クランプ回路は、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の制御端子のレベルが、前記第6スイッチ管、前記第7スイッチ管及び前記第8スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項17に記載の液晶ディスプレイ。 - 前記GOA回路はさらに第2プルダウン回路を含み、
前記第2プルダウン回路は、第9スイッチ管と、第10スイッチ管と、第11スイッチ管とを含み、前記第9スイッチ管の第1接続端子は前記第3スイッチ管の第2接続端子に連結されており、前記第10スイッチ管の第1接続端子は前記ステージ伝送出力端子に連結されており、前記第11スイッチ管の第1接続端子は前記走査出力端子に連結されており、
前記クランプ回路は、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子及び第2接続端子に連結されており、前記走査出力端子が前記高レベルを出力する際に、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも低くなるよう制御し、前記走査出力端子が前記低レベルを出力する際には、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の制御端子のレベルが、前記第9スイッチ管、前記第10スイッチ管及び前記第11スイッチ管の第2接続端子のレベルよりも高くなるよう制御することを特徴とする請求項18に記載の液晶ディスプレイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611256841.4 | 2016-12-30 | ||
CN201611256841.4A CN106531109A (zh) | 2016-12-30 | 2016-12-30 | 一种goa电路以及液晶显示器 |
PCT/CN2017/071233 WO2018120316A1 (zh) | 2016-12-30 | 2017-01-16 | 一种goa电路以及液晶显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020501196A JP2020501196A (ja) | 2020-01-16 |
JP6773305B2 true JP6773305B2 (ja) | 2020-10-21 |
Family
ID=58336007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019531400A Active JP6773305B2 (ja) | 2016-12-30 | 2017-01-16 | Goa回路及び液晶ディスプレイ |
Country Status (7)
Country | Link |
---|---|
US (1) | US10204584B2 (ja) |
EP (1) | EP3564944B1 (ja) |
JP (1) | JP6773305B2 (ja) |
KR (1) | KR102222921B1 (ja) |
CN (1) | CN106531109A (ja) |
PL (1) | PL3564944T3 (ja) |
WO (1) | WO2018120316A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106898290B (zh) * | 2017-04-21 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路 |
CN107103887B (zh) * | 2017-05-16 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路以及液晶显示器 |
CN107039016B (zh) * | 2017-06-07 | 2019-08-13 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示器 |
US10475390B2 (en) * | 2017-07-12 | 2019-11-12 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Scanning driving circuit and display apparatus |
CN109147639B (zh) * | 2018-08-09 | 2021-09-17 | 信利半导体有限公司 | 一种栅极扫描电路及扫描方法、栅极驱动电路和显示面板 |
CN112259033A (zh) * | 2020-10-16 | 2021-01-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板行驱动电路及显示装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
KR101277152B1 (ko) * | 2006-08-24 | 2013-06-21 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
TWI336870B (en) * | 2006-09-01 | 2011-02-01 | Au Optronics Corp | Signal-driving system and shift register unit thereof |
TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
KR101752834B1 (ko) * | 2009-12-29 | 2017-07-03 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
CN103928009B (zh) * | 2014-04-29 | 2017-02-15 | 深圳市华星光电技术有限公司 | 用于窄边框液晶显示器的栅极驱动器 |
CN104157259B (zh) | 2014-09-10 | 2016-06-22 | 深圳市华星光电技术有限公司 | 基于igzo制程的栅极驱动电路 |
CN104464660B (zh) * | 2014-11-03 | 2017-05-03 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
CN104332144B (zh) * | 2014-11-05 | 2017-04-12 | 深圳市华星光电技术有限公司 | 液晶显示面板及其栅极驱动电路 |
CN104376824A (zh) * | 2014-11-13 | 2015-02-25 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及液晶显示装置 |
CN104795034B (zh) * | 2015-04-17 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN106057119B (zh) * | 2016-07-29 | 2023-02-10 | 华南理工大学 | 一种行扫描驱动单元、行扫描驱动***及其驱动方法 |
CN106205538A (zh) * | 2016-08-31 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
CN106128409B (zh) * | 2016-09-21 | 2018-11-27 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
CN106297719B (zh) | 2016-10-18 | 2018-04-20 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
CN106571123B (zh) * | 2016-10-18 | 2018-05-29 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
CN106448592B (zh) * | 2016-10-18 | 2018-11-02 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
-
2016
- 2016-12-30 CN CN201611256841.4A patent/CN106531109A/zh active Pending
-
2017
- 2017-01-16 US US15/326,937 patent/US10204584B2/en active Active
- 2017-01-16 JP JP2019531400A patent/JP6773305B2/ja active Active
- 2017-01-16 WO PCT/CN2017/071233 patent/WO2018120316A1/zh active Application Filing
- 2017-01-16 PL PL17886895.6T patent/PL3564944T3/pl unknown
- 2017-01-16 KR KR1020197021638A patent/KR102222921B1/ko active IP Right Grant
- 2017-01-16 EP EP17886895.6A patent/EP3564944B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20190091367A (ko) | 2019-08-05 |
WO2018120316A1 (zh) | 2018-07-05 |
JP2020501196A (ja) | 2020-01-16 |
EP3564944B1 (en) | 2023-05-03 |
EP3564944A4 (en) | 2020-07-29 |
CN106531109A (zh) | 2017-03-22 |
US10204584B2 (en) | 2019-02-12 |
KR102222921B1 (ko) | 2021-03-05 |
EP3564944A1 (en) | 2019-11-06 |
PL3564944T3 (pl) | 2023-08-21 |
US20180211623A1 (en) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6773305B2 (ja) | Goa回路及び液晶ディスプレイ | |
US10417985B2 (en) | Double-side gate driver on array circuit, liquid crystal display panel, and driving method | |
JP6874261B2 (ja) | Igzo薄膜トランジスタのgoa回路及び表示装置 | |
KR101944641B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
KR101818383B1 (ko) | 게이트 드라이버 온 어레이 회로 | |
KR102019578B1 (ko) | Goa 회로 및 액정 디스플레이 | |
US9472155B2 (en) | Gate driver circuit basing on IGZO process | |
US10714041B2 (en) | Gate driver on array circuit | |
JP2019179239A (ja) | 走査駆動回路 | |
KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
JP2018507426A (ja) | 液晶表示装置用goa回路 | |
WO2014173025A1 (zh) | 移位寄存器单元、栅极驱动电路与显示器件 | |
WO2022089067A1 (zh) | 栅极驱动单元、栅极驱动方法,栅极驱动电路和显示装置 | |
WO2020164193A1 (zh) | Goa 电路及显示面板 | |
CN104077992B (zh) | 一种移位寄存器单元、移位寄存器、显示面板以及显示器 | |
WO2021012313A1 (zh) | 栅极驱动电路 | |
US20180336857A1 (en) | Goa circuit and liquid crystal display device | |
WO2020206816A1 (zh) | Goa 电路及显示面板 | |
WO2020215582A1 (zh) | 一种goa电路、tft基板及显示装置 | |
CN107103887B (zh) | 一种goa电路以及液晶显示器 | |
WO2021027091A1 (zh) | Goa电路及显示面板 | |
CN110767189B (zh) | Goa电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6773305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |