JP6768120B1 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6768120B1 JP6768120B1 JP2019115054A JP2019115054A JP6768120B1 JP 6768120 B1 JP6768120 B1 JP 6768120B1 JP 2019115054 A JP2019115054 A JP 2019115054A JP 2019115054 A JP2019115054 A JP 2019115054A JP 6768120 B1 JP6768120 B1 JP 6768120B1
- Authority
- JP
- Japan
- Prior art keywords
- carrier wave
- switching element
- duty ratio
- power conversion
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる、電力変換装置を提供する。【解決手段】電力変換装置100の制御信号生成器9は、キャリア波Cを生成する搬送波生成部91と、デューティ比を生成する変調波生成部92と、デューティ比を補正する変調波補正部93と、制御信号を生成する制御信号生成部94とを備えている。変調波補正部93は、予め決定された周期で平均したスイッチング素子のオン/オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、デューティ比を補正する。【選択図】図6PROBLEM TO BE SOLVED: To provide a power conversion device capable of following a command value while avoiding generation of a large surge voltage due to simultaneous occurrence of turn-off or turn-on of a plurality of switching elements. A control signal generator 9 of a power converter 100 includes a carrier wave generation unit 91 that generates a carrier wave C, a modulation wave generation unit 92 that generates a duty ratio, and a modulation wave correction unit 93 that corrects the duty ratio. And a control signal generation unit 94 that generates a control signal. The modulated wave correction unit 93 causes the surge voltage generation timing due to the turn-on of the switching element and the turn-off of the switching element while maintaining the on / off ratio of the switching element averaged in a predetermined period. The duty ratio is corrected so that the timing of the surge voltage generation is different. [Selection diagram] Fig. 6
Description
本発明は、電力変換装置に係り、特に複数のスイッチング素子を含む複数相のスイッチング回路を備えた電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device including a multi-phase switching circuit including a plurality of switching elements.
電力変換装置は、複数のスイッチング素子を含むスイッチング回路を備えている。スイッチング素子のターンオフ時およびターンオン時には、サージ電圧が発生する。また、複数のスイッチング素子が同時にターンオフまたはターンオンする場合には、複数のサージ電圧が加算されることによって、より大きなサージ電圧が発生する。 The power conversion device includes a switching circuit including a plurality of switching elements. A surge voltage is generated at the time of turn-off and turn-on of the switching element. Further, when a plurality of switching elements are turned off or turned on at the same time, a larger surge voltage is generated by adding the plurality of surge voltages.
このような大きなサージ電圧から、各スイッチング素子を保護するためには、複数のサージ電圧が同時に発生することを考慮して、各スイッチング素子の耐圧を決定する必要がある。しかしながら、耐圧の高いスイッチング素子は、一般的に高価である。 In order to protect each switching element from such a large surge voltage, it is necessary to determine the withstand voltage of each switching element in consideration of the simultaneous generation of a plurality of surge voltages. However, switching elements with high withstand voltage are generally expensive.
上記の問題に対処するために、各スイッチング素子のターンオフのタイミングを予測して、複数のターンオフが同時に発生することが予測される場合には、スイッチング素子のターンオフのタイミングを早くする、または遅くする技術が提案されている(例えば、特許文献1参照)。 In order to deal with the above problem, the turn-off timing of each switching element is predicted, and when multiple turn-offs are predicted to occur at the same time, the turn-off timing of the switching element is advanced or delayed. A technique has been proposed (see, for example, Patent Document 1).
しかしながら、特許文献1に記載の電力変換装置では、複数のターンオフが同時に発生することに起因する大きなサージ電圧の発生を回避することはできるが、スイッチング素子のターンオフのタイミングを早くする、または遅くすることによって、スイッチング素子のオン時間が変化してしまう。その結果、電力変換装置の出力電圧が指令値に追従できない可能性がある。
However, in the power conversion device described in
本発明は、上記のような課題を解決するためのものであり、複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる、電力変換装置を提供することを目的とする。 The present invention is for solving the above-mentioned problems, and the output voltage is set to a command value while avoiding the generation of a large surge voltage due to the simultaneous occurrence of turn-off or turn-on of a plurality of switching elements. It is an object of the present invention to provide a power conversion device capable of following.
上記の課題を解決するために、本発明に係る電力変換装置は、複数のスイッチング素子を含む複数相のスイッチング回路と、予め決定された周波数を有するキャリア波を生成して、生成されたキャリア波並びにキャリア波の周波数または周期を出力する、搬送波生成部と、スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、キャリア波およびキャリア波の周波数または周期に基づいて、予め決定された周期で平均したスイッチング素子のオン/オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、デューティ比を補正して、補正されたデューティ比を出力する、変調波補正部と、キャリア波および補正されたデューティ比に基づいて、スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部とを備える。 In order to solve the above problems, the power converter according to the present invention generates a multi-phase switching circuit including a plurality of switching elements and a carrier wave having a predetermined frequency, and the generated carrier wave. In addition, the carrier wave generator that outputs the frequency or period of the carrier wave, the modulated wave generator that generates and outputs the duty ratio so that the output voltage of the switching circuit becomes equal to the output voltage command value, and the carrier wave and The timing of surge voltage generation due to the turn-on of the switching element and the timing of the switching element, while maintaining the on / off ratio of the switching element averaged in a predetermined period based on the frequency or period of the carrier wave. Switching based on the carrier wave and the corrected duty ratio with the modulated wave correction unit that corrects the duty ratio and outputs the corrected duty ratio so that the surge voltage generation timing due to turn-off is different. It includes a control signal generation unit that generates and outputs a control signal that controls the switching operation of each switching element of the circuit.
本発明に係る別の電力変換装置は、複数のスイッチング素子を含む複数相のスイッチング回路と、予め決定された周波数を有するキャリア波を生成して、生成されたキャリア波並びにキャリア波の周波数または周期を出力する、搬送波生成部と、スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、キャリア波およびキャリア波の周波数または周期に基づいて、予め決定された周期で平均したスイッチング素子のオン/オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、キャリア波を補正して、補正されたキャリア波を出力する、搬送波補正部と、補正されたキャリア波およびデューティ比に基づいて、スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部とを備える。 Another power conversion device according to the present invention generates a multi-phase switching circuit including a plurality of switching elements and a carrier wave having a predetermined frequency, and the generated carrier wave and the frequency or period of the carrier wave. To the frequency or period of the carrier wave and carrier wave, the carrier wave generator and the modulated wave generator that generate and output the duty ratio so that the output voltage of the switching circuit becomes equal to the output voltage command value. Based on this, the surge voltage generation timing due to the turn-on of the switching element and the surge voltage due to the turn-off of the switching element are maintained while maintaining the on / off ratio of the switching element averaged in a predetermined period. The carrier wave is corrected so that the generation timing is different, and the corrected carrier wave is output. The switching operation of each switching element of the switching circuit based on the carrier wave correction unit and the corrected carrier wave and duty ratio. It is provided with a control signal generation unit that generates and outputs a control signal for controlling the above.
本発明に係る電力変換装置によれば、複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる。 According to the power conversion device according to the present invention, the output voltage can follow the command value while avoiding the generation of a large surge voltage caused by the simultaneous occurrence of turn-off or turn-on of a plurality of switching elements.
以下、添付図面を参照して、本願が開示する電力変換装置の実施の形態について、詳細に説明する。ただし、以下に示す実施の形態は一例であり、これらの実施の形態によって、本願発明が限定されるものではない。また、各図において、同一または同様の構成要素については、同一の参照符号を付して詳細な説明は省略する。 Hereinafter, embodiments of the power conversion device disclosed in the present application will be described in detail with reference to the accompanying drawings. However, the embodiments shown below are examples, and the present invention is not limited to these embodiments. Further, in each figure, the same or similar components are designated by the same reference numerals and detailed description thereof will be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る電力変換装置100の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a
電力変換装置100は、多相DC/DCコンバータであり、複数のスイッチング素子を含む複数相のスイッチング回路50を備えている。なお、図1では、相数が2の場合の例が示されているが、相数は2に限定されるものではなく、2以上であればよい。
The
電力変換装置100の入力端子A1−A2には、直流電圧を出力する蓄電部1が接続されている。蓄電部1は、例えばバッテリによって構成されている。電力変換装置100が電気自動車またはハイブリッド自動車に適用される場合、蓄電部1は、ニッケル水素電池、リチウムイオン電池等の二次電池によって構成される。
A
[電力変換装置100の回路構成]
図1に示されるように、電力変換装置100は、入力電圧検出回路20と、入力用キャパシタ2と、磁気結合リアクトル3と、第1の電流検出回路22と、第2の電流検出回路23と、スイッチング回路50と、平滑用キャパシタ8と、出力電圧検出回路21とを備えている。
[Circuit configuration of power converter 100]
As shown in FIG. 1, the
(入力電圧検出回路20)
入力電圧検出回路20は、電力変換装置100の入力電圧V1、すなわち蓄電部1の出力電圧の値を検出する。
(Input voltage detection circuit 20)
The input
(入力用キャパシタ2)
入力用キャパシタ2は、電力変換装置100の入力電流、すなわち蓄電部1の出力直流から、リプル電流を除去する。入力用キャパシタ2は、蓄電部1に対して並列に接続されている。
(Input capacitor 2)
The
(磁気結合リアクトル3)
磁気結合リアクトル3は、入力用キャパシタ2の後段に接続されている。磁気結合リアクトル3は、インダクタンスL1を有する第1のコイル31およびインダクタンスL2を有する第2のコイル32を含んでいる。
(Magnetic coupling reactor 3)
The
第1のコイル31と第2のコイル32とは、互いに磁気的に結合するように配置されている。具体的には、第1のコイル31と第2のコイル32とは、図示しない共通の鉄心に対して、巻数比が1:1で互いに逆方向に磁気結合するように配置されている。
The
(第1の電流検出回路22)
第1の電流検出回路22は、磁気結合リアクトル3の第1のコイル31に流れる直流電流の値を検出する。
(First current detection circuit 22)
The first
(第2の電流検出回路23)
第2の電流検出回路23は、磁気結合リアクトル3の第2のコイル32に流れる直流電流の値を検出する。
(Second current detection circuit 23)
The second
(スイッチング回路50)
スイッチング回路50は、磁気結合リアクトル3の後段に接続されている。スイッチング回路50は、4つのスイッチング素子4〜7を含んでいる。
(Switching circuit 50)
The switching
スイッチング素子5および7は、上アームのスイッチング素子である。また、スイッチング素子4および6は、下アームのスイッチング素子である。
The
上アームのスイッチング素子5と下アームのスイッチング素子4とは、第1のスイッチング素子対を構成している。第1のスイッチング素子対において、上アームのスイッチング素子5と下アームのスイッチング素子4とは、直列に接続されており、第1の直列回路を構成している。
The switching
また、上アームのスイッチング素子7と下アームのスイッチング素子6とは、第2のスイッチング素子対を構成している。第2のスイッチング素子対において、上アームのスイッチング素子7と下アームのスイッチング素子6とは、直列に接続されており、第2の直列回路を構成している。第1の直列回路と第2の直列回路とは、並列に接続されている。
Further, the switching element 7 of the upper arm and the
(平滑用キャパシタ8)
平滑用キャパシタ8は、スイッチング回路50の後段に接続されている。平滑用キャパシタ8は、スイッチング回路50から出力される直流電圧を平滑化して、直流の出力電圧V2を生成する。
(Smoothing capacitor 8)
The smoothing
(出力電圧検出回路21)
出力電圧検出回路21は、平滑用キャパシタ8によって生成された出力電圧V2の値を検出する。出力電圧検出回路21は、スイッチング回路50の両端の電圧値を検出する「電圧検出部」として機能する。
(Output voltage detection circuit 21)
The output
なお、スイッチング回路50のスイッチング素子4〜7は、例えば、ワイドバンドギャップ半導体によって構成することができる。ワイドバンドギャップ半導体によって構成される電力用のスイッチング素子は、高耐圧で放熱性も良く、高速スイッチングが可能である。
The
具体的には、スイッチング素子4〜7として、例えば、SiC(シリコンカーバイド)によって構成されるMOSFET(金属酸化物シリコン電界効果トランジスタ)を使用することができる。これ以降、SiCによって構成されるMOSFETを、「SiC−MOSFET」と称することにする。
Specifically, as the
従来のSi(シリコン)によって構成されるスイッチング素子は、ユニポーラ動作が困難な高電圧領域では使用することができない。これに対して、SiC等のワイドバンドギャップ半導体によって構成されるスイッチング素子は、そのような高電圧領域でも使用することができる。 Conventional switching elements made of Si (silicon) cannot be used in the high voltage region where unipolar operation is difficult. On the other hand, a switching element composed of a wide bandgap semiconductor such as SiC can be used even in such a high voltage region.
また、ワイドバンドギャップ半導体によって構成されるスイッチング素子は、Siによって構成されるスイッチング素子と比べて、高速スイッチングが可能である。 Further, a switching element made of a wide bandgap semiconductor is capable of high-speed switching as compared with a switching element made of Si.
また、ワイドバンドギャップ半導体は、Si−IGBT(シリコン絶縁ゲート型バイポーラトランジスタ)のようなターンオフ時のテール電流が存在しない。そのため、ワイドバンドギャップ半導体では、スイッチング時に発生するスイッチング損失を大幅に低減することができるため、電力損失の大幅な低減が可能になる。 Further, the wide bandgap semiconductor does not have a tail current at turn-off unlike Si-IGBT (silicon insulated gate type bipolar transistor). Therefore, in the wide bandgap semiconductor, the switching loss generated at the time of switching can be significantly reduced, so that the power loss can be significantly reduced.
さらに、ワイドバンドギャップ半導体は、電力損失が小さい故に耐熱性も高い。そのため、冷却部を備えてパワーモジュールを構成する場合、ヒートシンクの放熱フィンの小型化および水冷部の空冷化が可能である。これにより、半導体モジュールのさらなる小型化が可能になる。 Further, the wide bandgap semiconductor has high heat resistance because the power loss is small. Therefore, when the power module is provided with a cooling unit, the heat radiation fins of the heat sink can be miniaturized and the water cooling unit can be air-cooled. This makes it possible to further reduce the size of the semiconductor module.
図1の説明に戻る。スイッチング素子5のドレイン端子およびスイッチング素子7のドレイン端子は、それぞれ、平滑用キャパシタ8の正極側に接続されている。また、スイッチング素子4のソース端子およびスイッチング素子6のソース端子は、それぞれ、平滑用キャパシタ8の負極側に接続されている。
Returning to the description of FIG. The drain terminal of the
また、スイッチング素子5のソース端子とスイッチング素子4のドレイン端子とは、接続点501において互いに接続されている。また、スイッチング素子7のソース端子とスイッチング素子6のドレイン端子とは、接続点502において互いに接続されている。
Further, the source terminal of the
また、磁気結合リアクトル3の第1のコイル31は、接続点501と入力用キャパシタ2の正極側との間に接続されている。また、磁気結合リアクトル3の第2のコイル32は、接続点502と入力用キャパシタ2の正極側との間に接続されている。
Further, the
[制御信号生成器9の概要]
次に、制御信号生成器9について説明する。制御信号生成器9は、電力変換装置100の昇圧コンバータとしての動作を制御する。
[Overview of control signal generator 9]
Next, the control signal generator 9 will be described. The control signal generator 9 controls the operation of the
具体的には、制御信号生成器9は、制御線41を介してゲート信号を出力することによって、スイッチング素子4〜7を予め決定されたデッドタイムTdを挟んでオン/オフ制御する。
Specifically, the control signal generator 9 outputs a gate signal via the
スイッチング素子4は、制御信号生成器9から出力されるゲート信号GateALによって、スイッチング動作を行う。また、スイッチング素子5は、制御信号生成器9から出力されるゲート信号GateAHによって、スイッチング動作を行う。
The switching
スイッチング素子6は、制御信号生成器9から出力されるゲート信号GateBLによって、スイッチング動作を行う。また、スイッチング素子7は、制御信号生成器9から出力されるゲート信号GateBHによって、スイッチング動作を行う。
The switching
スイッチング素子4〜7は、各ゲート信号がハイ「H」の時に、それぞれオンとなる。また、スイッチング素子4〜7は、各ゲート信号がロー「L」の時に、それぞれオフとなる。
The
制御信号生成器9には、外部機器から図示しない信号線を介して、出力電圧指令値V2*が入力される。 The output voltage command value V2 * is input to the control signal generator 9 from an external device via a signal line (not shown).
制御信号生成器9は、信号線40aを介して、入力電圧検出回路20によって検出された入力電圧V1の値を取得する。先述したように、入力電圧V1は、直流電圧である。
The control signal generator 9 acquires the value of the input voltage V1 detected by the input
制御信号生成器9は、信号線40bを介して、出力電圧検出回路21によって検出された出力電圧V2の値を取得する。先述したように、出力電圧V2は、直流電圧である。
The control signal generator 9 acquires the value of the output voltage V2 detected by the output
制御信号生成器9は、信号線40cを介して、第1の電流検出回路22によって検出された第1のコイル31の電流値を取得する。
The control signal generator 9 acquires the current value of the
制御信号生成器9は、信号線40dを介して、第2の電流検出回路23によって検出された第2のコイル32の電流値を取得する。
The control signal generator 9 acquires the current value of the
なお、本実施の形態1では、第1のコイル31の電流値と第2のコイル32の電流値とは、等しくなることが好ましい。制御信号生成器9は、取得された電流値に基づいて、各ゲート信号のオン時間を調整することによって、2つの電流値が等しくなるようにする。
In the first embodiment, it is preferable that the current value of the
また、電力変換装置100は、第1の温度検出部61と、第2の温度検出部62と、第3の温度検出部63とを備えている。
Further, the
第1の温度検出部61は、入力用キャパシタ2の温度を検出する。第2の温度検出部62は、磁気結合リアクトル3の温度を検出する。第3の温度検出部63は、平滑用キャパシタ8の温度を検出する。
The first
制御信号生成器9は、信号線40gを介して、第1の温度検出部61によって検出された入力用キャパシタ2の温度を取得する。
The control signal generator 9 acquires the temperature of the
制御信号生成器9は、信号線40hを介して、第2の温度検出部62によって検出された磁気結合リアクトル3の温度を取得する。
The control signal generator 9 acquires the temperature of the magnetically coupled
制御信号生成器9は、信号線40iを介して、第3の温度検出部63によって検出された平滑用キャパシタ8の温度を取得する。
The control signal generator 9 acquires the temperature of the smoothing
なお、入力用キャパシタ2、磁気結合リアクトル3および平滑用キャパシタ8は、リプル電流を抑制する「リプル電流抑制部」として機能する。
The
制御信号生成器9は、温度検出部61〜63によって検出される各温度のうちの少なくとも1つが、予め決定された第1の温度閾値OT1を上回ると、電力変換装置100の出力電流を制限するために、出力電圧V2を下げる制御を行う。
The control signal generator 9 limits the output current of the
制御信号生成器9は、温度検出部61〜63によって検出される温度のうちの少なくとも1つが、予め決定された第2の温度閾値OT2を上回ると、スイッチング素子4〜7のスイッチング動作を停止させる。
The control signal generator 9 stops the switching operation of the
なお、第2の温度閾値OT2は、第1の温度閾値OT1よりも高い温度である。また、温度検出部61〜63を設けるのに代えて、いずれか1つの温度検出部のみを設け、それによって検出される温度に基づいて、上記の制御を行ってもよい。
The second temperature threshold value OT2 is higher than the first temperature threshold value OT1. Further, instead of providing the
制御信号生成器9は、例えば、マイクロコンピュータによって構成することができる。制御信号生成器9は、予め決定された変調方式に従って、スイッチング素子4〜7を制御するゲート信号GateAL、GateAH、GateBLおよびGateBHを生成する。
The control signal generator 9 can be configured by, for example, a microcomputer. The control signal generator 9 generates gate signals GateAL, GateAH, GateBL and GateBH that control the
上記の変調方式としては、例えば、搬送波となる三角波とデューティ比との比較によるPWM(パルス幅変調)を用いることができる。なお、デューティ比とは、全体の時間長に対するスイッチング素子がオンまたはオフの状態になる時間長の比率を示す、時比率に相当する指令値のことである。 As the above-mentioned modulation method, for example, PWM (pulse width modulation) by comparing a triangular wave as a carrier wave with a duty ratio can be used. The duty ratio is a command value corresponding to the time ratio, which indicates the ratio of the time length during which the switching element is turned on or off to the total time length.
[電力変換装置100の動作原理]
次に、本実施の形態1に係る電力変換装置100の昇圧コンバータとしての動作原理について説明する。
[Operating principle of power converter 100]
Next, the operating principle of the
電力変換装置100は、各スイッチング素子4〜7の状態に応じて、図2〜図5に示される4つの動作モードを有する。なお、図2〜図5は、動作モードを説明するための図であるので、図1に示されている各構成要素のうち、制御信号生成器9等の図示は省略している。
The
[モード1(Mode1)]
図2に示されるモード1(Mode1)では、スイッチング素子4がオン、スイッチング素子6がオフの状態であり、またスイッチング素子5がオフ、スイッチング素子7がオンの状態である。
[Mode 1]
In mode 1 (Mode 1) shown in FIG. 2, the switching
モード1の時、第1のコイル31のインダクタンスは、自己インダクタンスL1と相互インダクタンスMとの差になる。また、第2のコイル32のインダクタンスは、自己インダクタンスL2と相互インダクタンスMとの差になる。
In
第1のコイル31の電流は、入力電圧V1、および、自己インダクタンスL1と相互インダクタンスMとの差に応じて、緩やかに上昇する。
The current of the
第2のコイル32の電流は、出力電圧V2の変動、図示しない負荷に流れる電流、および、自己インダクタンスL2と相互インダクタンスMとの差に応じて、下降する。
The current of the
[モード2(Mode2)]
図3に示されるモード2(Mode2)では、モード1とは反対に、スイッチング素子4がオフ、スイッチング素子6がオンの状態であり、またスイッチング素子5がオン、スイッチング素子7がオフの状態である。
[Mode 2]
In mode 2 (Mode 2) shown in FIG. 3, contrary to
モード2の時、第1のコイル31のインダクタンスは、自己インダクタンスL1と相互インダクタンスMとの差になる。また、第2のコイル32のインダクタンスは、自己インダクタンスL2と相互インダクタンスMとの差になる。
In
第1のコイル31の電流は、出力電圧V2の変動、図示しない負荷に流れる電流、および自己インダクタンスL1と相互インダクタンスMとの差に応じて、下降する。
The current of the
第2のコイル32の電流は、入力電圧V1、および、自己インダクタンスL2と相互インダクタンスMとの差に応じて、緩やかに上昇する。
The current of the
[モード3(Mode3)]
図4に示されるモード3(Mode3)では、スイッチング素子4および6が共にオフの状態であり、またスイッチング素子5および7が共にオンの状態である。
[Mode 3]
In mode 3 (Mode 3) shown in FIG. 4, the
モード3の時、第1のコイル31のインダクタンスは、自己インダクタンスL1と相互インダクタンスMとの差になる。また、第2のコイル32のインダクタンスは、自己インダクタンスL2と相互インダクタンスMとの差になる。
In
第1のコイル31の電流は、出力電圧V2の変動、図示しない負荷に流れる電流、および自己インダクタンスL1と相互インダクタンスMとの差に応じて、下降する。
The current of the
同様に、第2のコイル32の電流も、出力電圧V2の変動、図示しない付加に流れる電流、および自己インダクタンスL2と相互インダクタンスMとの差に応じて、下降する。
Similarly, the current of the
なお、相互インダクタンスMは、自己インダクタンスL1とL2との積の平方根に、1よりも小さい結合係数を乗じたものである。したがって、自己インダクタンスL1またはL2と相互インダクタンスMとの差は、必ず正の値になる。ただし、結合係数が1に近い場合には、自己インダクタンスL1またはL2と相互インダクタンスMとの差は、非常に小さい値となる。その場合、第1のコイル31および第2のコイル32の各電流は、急激に下降する。
The mutual inductance M is obtained by multiplying the square root of the product of the self-inductances L1 and L2 by a coupling coefficient smaller than 1. Therefore, the difference between the self-inductance L1 or L2 and the mutual inductance M is always a positive value. However, when the coupling coefficient is close to 1, the difference between the self-inductance L1 or L2 and the mutual inductance M becomes a very small value. In that case, the currents of the
[モード4(Mode4)]
図5に示されるモード4(Mode4)では、モード3とは反対に、スイッチング素子4および6が共にオンの状態であり、またスイッチング素子5および7が共にオフの状態である。
[Mode 4]
In the mode 4 (Mode 4) shown in FIG. 5, contrary to the
モード4の時、第1のコイル31のインダクタンスは、自己インダクタンスL1と相互インダクタンスMとの差になる。また、第2のコイル32のインダクタンスは、自己インダクタンスL2と相互インダクタンスMとの差になる。
In
第1のコイル31の電流は、入力電圧V1、および、自己インダクタンスL1と相互インダクタンスMとの差に応じて、急激に上昇する。
The current of the
同様に、第2のコイル32の電流も、入力電圧V1、および、自己インダクタンスL2と相互インダクタンスMとの差に応じて、急激に上昇する。
Similarly, the current of the
また、図1に示される制御信号生成器9は、スイッチング素子4の位相とスイッチング素子6の位相とを半周期ずらして制御する。すなわち、制御信号生成器9は、スイッチング素子4の位相に対して、スイッチング素子6の位相を180°シフトさせて制御する。
Further, the control signal generator 9 shown in FIG. 1 controls the phase of the
[制御信号生成器9の内部構成]
次に、本実施の形態1に係る制御信号生成器9の内部構成について説明する。
[Internal configuration of control signal generator 9]
Next, the internal configuration of the control signal generator 9 according to the first embodiment will be described.
図6に示されるように、制御信号生成器9は、搬送波生成部91と、変調波生成部92と、変調波補正部93と、制御信号生成部94とを備えている。
As shown in FIG. 6, the control signal generator 9 includes a carrier
搬送波生成部91は、予め決定された周波数fcを有するキャリア波Cを生成して、生成されたキャリア波Cと、キャリア波Cの周波数fcとを出力する。なお、キャリア波Cの周波数fcに代えて、キャリア波Cの周期Tcを出力してもよい。本実施の形態1では、キャリア波Cとして三角波を用いる。また、これ以降、キャリア波Cの周波数fcを「キャリア周波数fc」、キャリア波Cの周期Tcを「キャリア周期Tc」とそれぞれ記載する。
The carrier
搬送波生成部91は、予め決定されたキャリア周波数fcによって、振幅が0から1の間で変化するキャリア波を生成する。これ以降、キャリア波Cの振幅が0となる箇所を「谷」、キャリア波Cの振幅が1となる箇所を「山」と称する。
The carrier
キャリア周波数fcとスイッチング素子4〜7のスイッチング損失との間には相関がある。具体的には、キャリア周波数fcが高いほど、スイッチング損失が大きくなり、スイッチング素子4〜7の温度が上昇する。
There is a correlation between the carrier frequency fc and the switching loss of the
また、キャリア周波数fcと第1のコイル31および第2のコイル32で発生する損失との間にも相関がある。具体的には、キャリア周波数fcが低いほど、電流リプルが大きくなることによって、第1のコイル31および第2のコイル32で発生する損失が大きくなり、第1のコイル31および第2のコイル32の温度が上昇する。
There is also a correlation between the carrier frequency fc and the losses that occur in the
したがって、キャリア周波数fcは、スイッチング素子4〜7、並びに、第1のコイル31および第2のコイル32が、温度上昇によって破壊されることのないように決定されることが好ましい。
Therefore, it is preferable that the carrier frequency fc is determined so that the
なお、搬送波生成部91は、信号線40a〜40d、40g〜40iを介して取得される電圧値、電流値および温度に基づいて、キャリア周波数fcを切り替えてもよい。
The carrier
変調波生成部92は、デューティ比DutyAおよびDutyBを出力する。
The modulated
詳細には、変調波生成部92は、出力電圧指令値V2*と、出力電圧V2とが等しくなるように、デューティ比DutyAおよびDutyBを生成する。
Specifically, the modulated
また、入力用キャパシタ2および平滑用キャパシタ8の各電流のリプルを最小化するためには、第1のコイル31の電流と第2のコイル32の電流とが等しくなることが好ましい。
Further, in order to minimize the ripple of each current of the
したがって、変調波生成部92は、第1の電流検出回路22によって検出される電流値と、第2の電流検出回路23によって検出される電流値とが等しくなるように、デューティ比DutyAおよびDutyBを生成する。
Therefore, the modulated
なお、出力電圧指令値V2*と出力電圧V2とに基づいて、デューティ比DutyAおよびDutyBを生成するのに代えて、例えば、第1のコイル31および第2のコイル32の各電流とそれらの指令値とに基づいて、デューティ比DutyAおよびDutyBを生成してもよい。
Instead of generating the duty ratios DutyA and DutyB based on the output voltage command value V2 * and the output voltage V2, for example, the currents of the
変調波補正部93は、搬送波生成部91から出力されたキャリア波Cおよびキャリア周波数fcに基づいて、変調波生成部92から出力されたデューティ比DutyAおよびDutyBを補正する。
The modulated
詳細には、変調波補正部93は、キャリア波Cの山および谷において、デューティ比DutyAおよびDutyBに加減算する補正量ΔDを算出し、補正されたデューティ比DutyA*およびDutyB*を出力する。なお、補正量ΔDの算出方法の詳細は後述する。
Specifically, the modulation
制御信号生成部94は、搬送波生成部91から出力されたキャリア波Cと、変調波補正部93から出力された補正されたデューティ比DutyA*およびDutyB*とに基づいて、ゲート信号GateAL、GateAH、GateBLおよびGateBHを出力する。
The control
詳細には、図7に示されるように、ゲート信号GateAL、GateAH、GateBLおよびGateBHは、下記の出力条件に基づいて生成される。この際、スイッチング回路50の短絡防止のためのデッドタイムTdを設けるために、キャリア周波数fcとデッドタイムTdとの積であるDutyTdを定義する。
Specifically, as shown in FIG. 7, the gate signals GateAL, GateAH, GateBL and GateBH are generated based on the following output conditions. At this time, in order to provide a dead time Td for preventing a short circuit of the switching
GateAL:DutyA* ≧キャリア波 のとき「H」信号
DutyA* <キャリア波 のとき「L」信号
GateAL: "H" signal when DutyA * ≥ carrier wave
DutyA * <"L" signal for carrier wave
GateAH:DutyA*+2×DutyTd≦キャリア波 のとき「H」信号
DutyA*+2×DutyTd>キャリア波 のとき「L」信号
GateAH: “H” signal when DutyA * + 2 × DutyTd ≤ carrier wave
When DutyA * + 2 x DutyTd> carrier wave, "L" signal
GateBL:DutyB* ≦キャリア波 のとき「H」信号
DutyB* >キャリア波 のとき「L」信号
GateBL: "H" signal when DutyB * ≤ carrier wave
DutyB *>"L" signal when carrier wave
GateBH:DutyB*+2×DutyTd≧キャリア波 のとき「H」信号
DutyB*+2×DutyTd<キャリア波 のとき「L」信号
GateBH: “H” signal when DutyB * + 2 × DutyTd ≧ carrier wave
DutyB * + 2 × DutyTd <“L” signal when carrier wave
本実施の形態1では、単一のキャリア波形を用いて、ゲート信号GateALおよびGateAHの位相と、ゲート信号GateBLおよびGateBHの位相とを、それぞれ180度シフトさせる。この場合、以下の関係が成り立つ。 In the first embodiment, the phase of the gate signals GateAL and GateAH and the phase of the gate signals GateBL and GateBH are shifted by 180 degrees by using a single carrier waveform. In this case, the following relationship holds.
DutyB=1−DutyA DutyB = 1-DutyA
なお、上式においては、先述した第1のコイル31および第2のコイル32の調整による加減算は行っていない。
In the above equation, addition / subtraction by adjusting the
また、ゲート信号GateALおよびGateAHの位相と、ゲート信号GateBLおよびGateBHの位相とを、それぞれ180度シフトする方法としては、位相を180度シフトしたキャリア波を用いてもよいし、2つの独立したキャリア波を用いてもよい。 Further, as a method of shifting the phase of the gate signals GateAL and GateAH and the phase of the gate signals GateBL and GateBH by 180 degrees, a carrier wave whose phase is shifted by 180 degrees may be used, or two independent carriers. Waves may be used.
[電力変換装置100の昇圧コンバータとしての動作原理]
次に、本実施の形態1に係る電力変換装置100の昇圧コンバータとしての動作原理を説明する。
[Operating principle of the
Next, the operating principle of the
図8〜図10には、キャリア波Cと補正されたデューティ比DutyA*およびDutyB*との比較に基づく、ゲート信号GateAL、GateAH、GateBLおよびGateBHの時間波形が示されている。 8 to 10 show the time waveforms of the gate signals GateAL, GateAH, GateBL and GateBH based on the comparison between the carrier wave C and the corrected duty ratios DutyA * and DutyB *.
また、図8〜10には、ゲート信号の状態に応じて、第1のコイル31の電流と、第2のコイル32の電流と、出力電圧V2とが、併せて示されている。なお、図中では、第1のコイル31の電流を「L1電流」、第2のコイル32の電流を「L2電流」とそれぞれ記載している。また、ゲート信号が「H」のときに、各スイッチング素子はオン状態であると定義している。
Further, in FIGS. 8 to 10, the current of the
図8には、補正されたデューティ比DutyA*およびDutyB*が0.5より大きい場合の例が示されている。この時、各スイッチング素子4〜7は、モード1→モード4→モード2→モード4→モード1・・・のスイッチング動作を繰り返す。
FIG. 8 shows an example when the corrected duty ratios DutyA * and DutyB * are larger than 0.5. At this time, each of the
モード1では、第1のコイル31にエネルギーが蓄えられる。また、他モードで第2のコイル32に蓄えられたエネルギーが平滑用キャパシタ8に移動する。この時、出力電圧V2は上昇する。
In
モード4では、第1のコイル31および第2のコイル32にエネルギーが蓄えられる。この時、平滑用キャパシタ8が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧V2は下降する。
In
モード2では、他モードで第1のコイル31に蓄えられたエネルギーが平滑用キャパシタ8に移動する。また、第2のコイル32にエネルギーが蓄えられる。この時、出力電圧V2は上昇する。
In the
図9には、補正されたデューティ比DutyA*およびDutyB*が0.5より小さい場合の例が示されている。この時、各スイッチング素子4〜7は、モード1→モード3→モード2→モード3→モード1・・・のスイッチング動作を繰り返す。
FIG. 9 shows an example in which the corrected duty ratios DutyA * and DutyB * are smaller than 0.5. At this time, each of the
モード1では、第1のコイル31および第2のコイル32にエネルギーが蓄えられる。この時、平滑用キャパシタ8が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧V2は下降する。
In
モード3では、他モードで第1のコイル31および第2のコイル32に蓄えられたエネルギーが平滑用キャパシタ8に移動する。この時、出力電圧V2は上昇する。
In the
モード2では、第1のコイル31および第2のコイル32にエネルギーが蓄えられる。この時、平滑用キャパシタ8が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧V2は下降する。
In
図10には、補正されたデューティ比DutyA*およびDutyB*が0.5の場合の例が示されている。この時、各スイッチング素子4〜7は、モード1→モード2→モード1・・・のスイッチング動作を繰り返す。
FIG. 10 shows an example when the corrected duty ratios DutyA * and DutyB * are 0.5. At this time, each of the
モード1では、第1のコイル31にエネルギーが蓄えられる。また、他モードで第2のコイル32に蓄えられたエネルギーが平滑用キャパシタ8に移動する。この時、出力電圧V2は一定である。
In
モード2では、他モードで第1のコイル31に蓄えられたエネルギーが平滑用キャパシタ8に移動する。また、第2のコイル32にエネルギーが蓄えられる。この時、出力電圧V2は一定である。
In the
上記のように、補正されたデューティ比DutyA*およびDutyB*が0.5の場合には、第1のコイル31および第2のコイル32におけるエネルギーを蓄える時間と放出する時間とが同一となる。そのため、出力電圧V2は、入力電圧V1の2倍の脈動のない一定電圧となる。
As described above, when the corrected duty ratios DutyA * and DutyB * are 0.5, the time for storing energy and the time for releasing energy in the
[サージ電圧の発生原理]
次に、本実施の形態1に係る電力変換装置100におけるサージ電圧の発生原理について説明する。
[Principle of surge voltage generation]
Next, the principle of generating a surge voltage in the
電力変換装置100の力行時、すなわち電力変換装置100の出力から負荷に向けてエネルギーを供給している場合には、ゲート信号GateALまたはBLのターンオフに起因するサージ電圧が発生する。
During power running of the
図11に示されるように、ゲート信号GateALのターンオフ時は、モード4からモード2への遷移のタイミングであり、スイッチング素子4を介して流れていた電流が流れなくなる。そのため、スイッチング素子5の両端にサージ電圧が発生する。
As shown in FIG. 11, when the gate signal GateAL is turned off, it is the timing of the transition from the
同様に、ゲート信号GateBLのターンオフ時は、モード4からモード1への遷移のタイミングであり、スイッチング素子6を介して流れていた電流が流れなくなる。そのため、スイッチング素子7の両端にサージ電圧が発生する。
Similarly, when the gate signal GateBL is turned off, it is the timing of the transition from the
一方、ゲート信号GateAHのターンオフ時は、モード2であり、スイッチング素子5の寄生ダイオードを介して電流が流れる。そのため、スイッチング素子5において、サージ電圧は発生しない。
On the other hand, when the gate signal GateAH is turned off, the mode is 2, and a current flows through the parasitic diode of the
同様に、ゲート信号GateBHのターンオフ時は、モード1であり、スイッチング素子7の寄生ダイオードを介して電流が流れる。そのため、スイッチング素子7において、サージ電圧は発生しない。 Similarly, at the time of turn-off of the gate signal GateBH, the mode is 1, and a current flows through the parasitic diode of the switching element 7. Therefore, no surge voltage is generated in the switching element 7.
なお、図11では、説明のために、サージ電圧が整定するまでの時間を通常よりも長く記載している。 In FIG. 11, for the sake of explanation, the time until the surge voltage is settled is shown to be longer than usual.
また、図12に示されるように、スイッチング素子5または7の寄生ダイオードがターンオフする時、リカバリ電流が流れ、サージ電圧が発生する。なお、図12のToffDiは、寄生ダイオードがオフ状態への遷移を開始してから、リカバリ電流が流れるまでの時間を示している。
Further, as shown in FIG. 12, when the parasitic diode of the
まず、モード2のデッドタイム期間中、すなわちゲート信号GateALおよびGateAHが共に「L」の期間中、スイッチング素子5の寄生ダイオードを介して、平滑用キャパシタ8にエネルギーが移動する。すなわち、スイッチング素子5の寄生ダイオードはオン状態である。
First, during the dead time period of
次に、モード2からモード4への遷移のタイミングで、ゲート信号GateALが「H」に切り替わる、すなわちスイッチング素子4がターンオンする。この時、スイッチング素子5には、出力電圧V2が印加され、スイッチング素子5の寄生ダイオードがターンオフすることにより、スイッチング素子5の両端にサージ電圧が発生する。
Next, at the timing of the transition from
同様に、モード1のデッドタイム期間中、すなわちゲート信号GateBLおよびGateBHが共に「L」の期間中、スイッチング素子7の寄生ダイオードを介して、平滑用キャパシタ8にエネルギーが移動する。すなわち、スイッチング素子7の寄生ダイオードはオン状態である。
Similarly, during the dead time period of
次に、モード1からモード4への遷移のタイミングで、ゲート信号GateBLが「H」に切り替わる。すなわちスイッチング素子6がターンオンする。この時スイッチング素子7には、出力電圧V2が印加され、スイッチング素子7の寄生ダイオードがターンオフすることにより、スイッチング素子7の両端にサージ電圧が発生する。
Next, the gate signal GateBL is switched to "H" at the timing of the transition from
図11のゲート信号GateALまたはGateBLがターンオフする時に発生するサージ電圧と、図12のゲート信号GateALまたはGateBLがターンオンする時に発生するサージ電圧とは、同時に発生する可能性がある。 The surge voltage generated when the gate signal GateAL or GateBL of FIG. 11 turns off and the surge voltage generated when the gate signal GateAL or GateBL of FIG. 12 turns on may occur at the same time.
図13には、上記の2つのサージ電圧が同時に発生した場合の波形が示されている。ゲート信号GateBLがターンオンした後、ToffDi時間を経て、ゲート信号GateALがターンオフすることによって、2つのサージ電圧が重なり、スイッチング素子5および7の耐圧を超えたサージ電圧が発生している。
FIG. 13 shows a waveform when the above two surge voltages are generated at the same time. After the gate signal GateBL is turned on, the gate signal GateAL is turned off after a ToffDi time, so that the two surge voltages overlap and a surge voltage exceeding the withstand voltage of the
[2つのサージ電圧の同時発生の回避方法]
上記のように、2つのサージ電圧の同時発生を回避するために、先述した特許文献1の技術が提案されている。特許文献1では、各スイッチング素子のターンオフするタイミングを算出する。そして、スイッチング素子の耐圧を超えるサージ電圧の同時発生が予想される場合には、少なくとも1つのスイッチング素子のターンオフするタイミングを早くする、または遅くすることによって、サージ電圧の同時発生を回避する。
[How to avoid the simultaneous occurrence of two surge voltages]
As described above, in order to avoid the simultaneous occurrence of two surge voltages, the above-mentioned technique of
しかしながら、特許文献1の技術では、耐圧を超えるサージ電圧の同時発生を回避するために、スイッチング素子のオン時間またはオフ時間を、長くするまたは短くすることになる。そのため、出力電圧V2が出力電圧指令値V2*に追従できない可能性がある。
However, in the technique of
これに対して、本実施の形態1では、図14に示されるように、補正されたデューティ比DutyA*およびDutyB*を予め決定された周期で平均した値が、デューティ比DutyAおよびDutyBにそれぞれ等しくなるように、補正量ΔDを算出する。 On the other hand, in the first embodiment, as shown in FIG. 14, the values obtained by averaging the corrected duty ratios DutyA * and DutyB * in a predetermined period are equal to the duty ratios DutyA and DutyB, respectively. The correction amount ΔD is calculated so as to be.
換言すれば、予め決定された周期で平均したスイッチング素子のオン/オフ比率が維持されるように、デューティ比DutyAおよびDutyBを補正する。ここで、本実施の形態1では、予め決定された周期として、キャリア周期Tcの2倍をとる。 In other words, the duty ratios DutyA and DutyB are corrected so that the on / off ratio of the switching element averaged in the predetermined period is maintained. Here, in the first embodiment, the carrier cycle Tc is twice as a predetermined cycle.
なお、図14において、ゲート信号GateBLおよびGateBH、並びに、スイッチング素子5および7の両端電圧の点線波形は、補正量ΔDによる補正を行わなかった場合の波形である。
In FIG. 14, the gate signals GateBL and GateBH and the dotted waveforms of the voltages across the
先述したように、補正量ΔDの算出は、制御信号生成器9の変調波補正部93によって行われる。
As described above, the calculation of the correction amount ΔD is performed by the modulated
本実施の形態1では、変調波補正部93は、補正されたデューティ比DutyA*については、デューティ比DutyAをそのまま補正されたデューティ比DutyA*として出力する。
In the first embodiment, the modulation
また、変調波補正部93は、補正されたデューティ比DutyB*については、キャリア波Cの奇数周期目では、デューティ比DutyBから補正量ΔDを減算したものを補正されたデューティ比DutyB*として出力し、キャリア波Cの偶数周期目では、デューティ比DutyBに補正量ΔDを加算したものを補正されたデューティ比DutyB*として出力する。この際、減算した値と加算した値との切り替え箇所は、キャリア波Cの山または谷であることが好ましい。
Further, the modulated
なお、図14では、デューティ比DutyAをそのままにして、デューティ比DutyBを補正量ΔDによって補正しているが、デューティ比DutyBをそのままにして、デューティ比DutyAを補正量ΔDによって補正してもよい。 In FIG. 14, the duty ratio DutyA is left as it is and the duty ratio DutyB is corrected by the correction amount ΔD. However, the duty ratio DutyB may be left as it is and the duty ratio DutyA may be corrected by the correction amount ΔD.
補正量ΔDは、シフト量Tshと、搬送波生成部91から取得されるキャリア周波数fcとを用いて、下記の式に従って求められる。
The correction amount ΔD is obtained according to the following equation using the shift amount Tsh and the carrier frequency fc acquired from the carrier
ΔD=2×Tsh×fc ΔD = 2 × Tsh × fc
上式において、シフト量Tshは、スイッチングタイミングを早めるまたは遅らせる時間であり、2つのサージ電圧によるスイッチング素子の破壊を回避できるような値に設定される。シフト量Tshに正値を設定すると、ΔDはスイッチングタイミングを早める補正量となる。反対に、シフト量Tshに負値を設定すると、ΔDはスイッチングタイミングを遅らせる補正量となる。 In the above equation, the shift amount Tsh is a time for advancing or delaying the switching timing, and is set to a value that can avoid the destruction of the switching element due to the two surge voltages. When a positive value is set for the shift amount Tsh, ΔD becomes a correction amount that accelerates the switching timing. On the contrary, when a negative value is set for the shift amount Tsh, ΔD becomes a correction amount for delaying the switching timing.
なお、サージ電圧は、出力電圧V2、第1のコイル31の電流、第2のコイル32の電流等に依存する。そのため、変調波補正部93において、出力電圧V2、第1のコイル31の電流、第2のコイル32の電流等の値を取得することによって、スイッチング素子の耐圧を超えるサージ電圧の同時発生の可能性があるか否かを判定するようにしてもよい。
The surge voltage depends on the output voltage V2, the current of the
耐圧を超えるサージ電圧の同時発生の可能性がある場合には、変調波補正部93は、発生する可能性のあるサージ電圧の値に応じて、シフト量Tshを小さく設定する。反対に、耐圧を超えるサージ電圧の同時発生の可能性がない場合には、変調波補正部93は、シフト量Tshを「0」に設定する。
When there is a possibility that surge voltages exceeding the withstand voltage may be generated at the same time, the modulation
また、補正されたデューティ比DutyB*が「0」より小さい場合、或いは補正されたデューティ比DutyB*が「1」より大きい場合、すなわち、ゲート信号GateBLおよびGateBHが生成不能な場合には、デューティ比DutyAおよびDutyBを同時に補正してもよい。 Further, when the corrected duty ratio DutyB * is smaller than "0", or when the corrected duty ratio DutyB * is larger than "1", that is, when the gate signals GateBL and GateBH cannot be generated, the duty ratio. Duty A and Duty B may be corrected at the same time.
詳細には、補正量ΔD=第1の部分補正量+第2の部分補正量の関係が成立するように、第1の部分補正量および第2の部分補正量を定める。例えば、第1の部分補正量=ΔD/2、第2の部分補正量=ΔD/2と定める。そして、第1のスイッチング素子対のデューティ比DutyAに第1の部分補正量ΔD/2を加算すると共に、第2のスイッチング素子対のデューティ比DutyBから第2の部分補正量ΔD/2を減算することによって、スイッチングタイミングをシフト量Tshだけずらすことができる。 Specifically, the first partial correction amount and the second partial correction amount are determined so that the relationship of correction amount ΔD = first partial correction amount + second partial correction amount is established. For example, the first partial correction amount = ΔD / 2 and the second partial correction amount = ΔD / 2 are defined. Then, the first partial correction amount ΔD / 2 is added to the duty ratio DutyA of the first switching element pair, and the second partial correction amount ΔD / 2 is subtracted from the duty ratio DutyB of the second switching element pair. Thereby, the switching timing can be shifted by the shift amount Tsh.
この場合、ゲート信号GateALのスイッチングタイミングがシフト量Tsh/2だけ早くなり、ゲート信号GateBLのスイッチングタイミングがシフト量Tsh/2だけ遅くなる。 In this case, the switching timing of the gate signal GateAL is advanced by the shift amount Tsh / 2, and the switching timing of the gate signal GateBL is delayed by the shift amount Tsh / 2.
図14において、スイッチング素子7の両端に印加される電圧に着目する。実線は、補正されたデューティ比DutyB*を用いたときの波形である。破線は、補正されていないデューティ比DutyBを用いたときの波形である。 In FIG. 14, attention is paid to the voltage applied to both ends of the switching element 7. The solid line is the waveform when the corrected duty ratio DutyB * is used. The broken line is the waveform when the uncorrected duty ratio DutyB is used.
補正されたデューティ比DutyB*の場合、キャリア波Cの1周期目では、スイッチングタイミングがシフト量Tshだけ早くなったことにより、サージ電圧の発生タイミングもシフト量Tshだけ早くなる。また、キャリア波Cの2周期目では、スイッチングタイミングがシフト量Tshだけ遅くなったことにより、サージ電圧の発生タイミングもシフト量Tshだけ遅くなる。スイッチング素子7の両端に印加される最大電圧は、2つのサージ電圧の重なりが回避されるため、スイッチング素子の耐圧よりも低くなる。 In the case of the corrected duty ratio Duty B *, in the first cycle of the carrier wave C, the switching timing is advanced by the shift amount Tsh, so that the surge voltage generation timing is also advanced by the shift amount Tsh. Further, in the second cycle of the carrier wave C, the switching timing is delayed by the shift amount Tsh, so that the surge voltage generation timing is also delayed by the shift amount Tsh. The maximum voltage applied to both ends of the switching element 7 is lower than the withstand voltage of the switching element because the overlap of the two surge voltages is avoided.
次に、図14の出力電圧V2に着目する。キャリア波Cの1周期目では、デューティ比が0.5より大きいときの動作となる。キャリア波Cの2周期目では、デューティ比が0.5より小さいときの動作となる。 Next, pay attention to the output voltage V2 in FIG. In the first cycle of the carrier wave C, the operation is performed when the duty ratio is larger than 0.5. In the second cycle of the carrier wave C, the operation is performed when the duty ratio is smaller than 0.5.
図14の補正後の出力電圧V2と、図13の補正前の出力電圧V2とを比較すると、補正後では、キャリア波Cの1周期目においてモード4の期間が長くなり、最低電圧が下降している。また、キャリア波Cの2周期目では、モード3の期間を設けることによって、1周期目で下降した電圧を上昇させている。その結果、キャリア周期Tcの2倍で平均した出力電圧V2は、出力電圧指令値V2*に追従している。
Comparing the corrected output voltage V2 of FIG. 14 and the uncorrected output voltage V2 of FIG. 13, after the correction, the period of
以上説明したように、本実施の形態1に係る電力変換装置100では、キャリア波Cの山または谷において、デューティ比DutyBに補正量ΔDを加減算することによって、ゲート信号GateALまたはGateBLのターンオフに起因するサージ電圧の発生タイミングと、ゲート信号GateALまたはGateBLのターンオンに起因するサージ電圧の発生タイミングとがずれるように、デューティ比DutyBを補正する。
As described above, in the
この際、デューティ比DutyBは、キャリア周期Tcの2倍で平均したスイッチング素子のオン/オフ比率が維持されるように補正される。 At this time, the duty ratio DutyB is corrected so that the on / off ratio of the switching element averaged at twice the carrier period Tc is maintained.
これにより、スイッチング素子のターンオフに起因するサージ電圧と、スイッチング素子のターンオンに起因するサージ電圧とが同時発生することを回避しながら、キャリア周期Tcの2倍で平均した出力電圧V2は、出力電圧指令値V2*に追従することができる。 As a result, the output voltage V2 averaged at twice the carrier period Tc is the output voltage while avoiding the simultaneous occurrence of the surge voltage caused by the turn-off of the switching element and the surge voltage caused by the turn-on of the switching element. It can follow the command value V2 *.
本実施の形態1では、スイッチング素子の耐圧を超えるサージ電圧の発生を回避可能となったことにより、高耐圧のスイッチング素子を使用する必要がなくなり、安価なスイッチング素子を使用することができる。これにより、電力変換装置100の製造コストを抑えることができる。
In the first embodiment, since it is possible to avoid the generation of a surge voltage exceeding the withstand voltage of the switching element, it is not necessary to use a switching element having a high withstand voltage, and an inexpensive switching element can be used. As a result, the manufacturing cost of the
また、通常の電力変換装置において、電圧が印加されるバスバー等の金属部材間の絶縁距離は、サージ電圧を考慮して決定される。本実施の形態1では、大きなサージ電圧が発生することがないため、バスバー等の金属部材間の絶縁距離を従来よりも短くすることができる。これにより、電力変換装置100の小型化を図ることができる。
Further, in a normal power conversion device, the insulation distance between metal members such as a bus bar to which a voltage is applied is determined in consideration of a surge voltage. In the first embodiment, since a large surge voltage is not generated, the insulation distance between metal members such as a bus bar can be shortened as compared with the conventional case. As a result, the
また、本実施の形態1では、スイッチング素子の耐圧を超えるサージ電圧の発生を回避しながら、出力電圧V2は出力電圧指令値V2*に追従することができるため、過昇圧が防止されて電力変換効率が高くなる。その結果、各部品の発熱量が減少し、必要とされる冷却性能を下げることができる。これにより、搭載される冷却器を小型することができるため、電力変換装置100の製造コストを抑えることができる。
Further, in the first embodiment, the output voltage V2 can follow the output voltage command value V2 * while avoiding the generation of a surge voltage exceeding the withstand voltage of the switching element, so that over-boosting is prevented and power conversion is performed. Higher efficiency. As a result, the amount of heat generated by each component is reduced, and the required cooling performance can be lowered. As a result, the mounted cooler can be miniaturized, so that the manufacturing cost of the
実施の形態2.
次に、本発明の実施の形態2に係る電力変換装置について説明する。なお、本実施の形態2と先述した実施の形態1とでは、変調波補正部93によって行われるデューティ比の補正方法のみが異なっている。そのため、実施の形態1と同様の構成については、詳細な説明を省略する。
Next, the power conversion device according to the second embodiment of the present invention will be described. Note that only the duty ratio correction method performed by the modulated
先述したように、実施の形態1では、デューティ比DutyAおよびDutyBを補正しない場合と比較して、キャリア波Cの奇数周期目におけるモード4の期間が長くなり、出力電圧V2の最低値が低くなる。これに対処するために、実施の形態1では、キャリア波Cの偶数周期目においてモード3の期間を設けることによって、出力電圧V2の最高値を高くしていた。
As described above, in the first embodiment, the period of the
また、実施の形態1では、キャリア波Cの2周期によって、出力電圧V2を出力電圧指令値V2*に追従させていた。 Further, in the first embodiment, the output voltage V2 is made to follow the output voltage command value V2 * by two cycles of the carrier wave C.
これに対して、本実施の形態2では、キャリア波Cの各周期におけるモード4の期間およびモード3の期間を短くして、キャリア波Cの1周期によって、目標のデューティ比を実現する。
On the other hand, in the second embodiment, the period of
図15に示されるように、本実施の形態2に係る変調波補正部は、キャリア波Cの谷では、デューティ比DutyBから補正量ΔDを減算したものを補正されたDutyB*として出力し、キャリア波Cの山では、デューティ比DutyBに補正量ΔDを加算したものを補正されたデューティ比DutyB*として出力する。 As shown in FIG. 15, the modulated wave correction unit according to the second embodiment outputs, in the valley of the carrier wave C, the duty ratio DutyB minus the correction amount ΔD as the corrected DutyB *, and outputs the carrier. At the peak of the wave C, the sum of the duty ratio DutyB and the correction amount ΔD is output as the corrected duty ratio DutyB *.
この際、ゲート信号GateBLおよびGateBHのオン時間およびオフ時間は変化せず、スイッチングタイミングがシフト量Tshだけ早くなる。したがって、デューティ比DutyBは、キャリア周期Tcで平均したスイッチング素子のオン/オフ比率が維持されるように補正される。 At this time, the on-time and off-time of the gate signals GateBL and GateBH do not change, and the switching timing is advanced by the shift amount Tsh. Therefore, the duty ratio DutyB is corrected so that the on / off ratio of the switching element averaged in the carrier period Tc is maintained.
図15において、スイッチング素子7の両端に印加される電圧に着目する。実施の形態1と同様に、スイッチングタイミングがシフト量Tshだけ早くなったことにより、サージ電圧の発生タイミングもシフト量Tshだけ早くなる。スイッチング素子7の両端に印加される最大電圧は、2つのサージ電圧の重なりが回避されるため、スイッチング素子の耐圧よりも低くなる。 In FIG. 15, attention is paid to the voltage applied to both ends of the switching element 7. Similar to the first embodiment, since the switching timing is earlier by the shift amount Tsh, the surge voltage generation timing is also earlier by the shift amount Tsh. The maximum voltage applied to both ends of the switching element 7 is lower than the withstand voltage of the switching element because the overlap of the two surge voltages is avoided.
次に、図15の出力電圧V2に着目する。先述したように、実施の形態1では、キャリア波Cの1周期目には、モード4の区間が2回存在し、キャリア波Cの2周期目には、モード3の区間が2回存在していた。すなわち、2回の電圧上昇と2回の電圧下降とによって電圧変動が打ち消され、出力電圧V2の平均値が出力電圧指令値V2*に追従していた。
Next, pay attention to the output voltage V2 in FIG. As described above, in the first embodiment, the
これに対して、本実施の形態2では、モード4の区間が1回存在し、モード3の区間が1回存在する。すなわち、1回の電圧上昇と1回の電圧下降とによって電圧変動が打ち消され、出力電圧V2の平均値が出力電圧指令値V2*に追従する。
On the other hand, in the second embodiment, the
また、モード3およびモード4の各期間が半分になったことにより、出力電圧V2のリプルが小さくなる。具体的には、出力電圧V2のリプルは、実施の形態1の出力電圧V2のリプルの約1/4倍となる。同様に、第1のコイル31および第2のコイル32の各電流のリプルも、実施の形態1の各電流リプルの約1/4倍となる。
Further, since each period of the
また、制御周波数は、キャリア波Cの1周期によって、出力電圧V2を出力電圧指令値V2*に追従させるため、実施の形態1の制御周波数の2倍となる。 Further, the control frequency is twice the control frequency of the first embodiment because the output voltage V2 is made to follow the output voltage command value V2 * by one cycle of the carrier wave C.
なお、本実施の形態2では、キャリア波Cの山と谷とでデューティ比DutyB*を変更する必要がある。そのため、山のデューティ比DutyB*と谷のデューティ比DutyB*とをそれぞれ別個に算出する場合には、実施の形態1の処理負荷と比較して、変調波補正部の処理負荷は2倍となる。これに対処するために、一方のデューティ比DutyB*から他方のデューティ比DutyB*を単純な演算のみによって算出できることが好ましい。 In the second embodiment, it is necessary to change the duty ratio DutyB * between the peaks and valleys of the carrier wave C. Therefore, when the peak duty ratio DutyB * and the valley duty ratio DutyB * are calculated separately, the processing load of the modulated wave correction unit is doubled as compared with the processing load of the first embodiment. .. In order to deal with this, it is preferable that the duty ratio DutyB * of one can be calculated from the duty ratio DutyB * of the other only by a simple calculation.
以上説明したように、本実施の形態2に係る電力変換装置では、実施の形態1に係る電力変換装置と同様の効果が得られる。加えて、本実施の形態2に係る電力変換装置では、出力電圧V2のリプル、並びに、第1のコイル31および第2のコイル32の各電流のリプルを実施の形態1に係る電力変換装置の約1/4倍に抑制することができると共に、制御周波数を2倍にすることができる。
As described above, the power conversion device according to the second embodiment has the same effect as the power conversion device according to the first embodiment. In addition, in the power conversion device according to the second embodiment, the ripple of the output voltage V2 and the ripple of each current of the
出力電圧V2のリプル、並びに、第1のコイル31および第2のコイル32の各電流のリプルが抑制されることにより、平滑用キャパシタ8並びに第1のコイル31および第2のコイル32の小型化、および冷却器の小型化を実現するができる。また、制御周波数が高くなることにより、応答性能が向上する。したがって、本実施の形態2に係る電力変換装置は、実施の形態1に係る電力変換装置よりも小型化することができると共に、応答性能を向上させることができる。
By suppressing the ripple of the output voltage V2 and the ripple of each current of the
実施の形態3.
次に、本発明の実施の形態3に係る電力変換装置について説明する。先述した実施の形態1および2ではデューティ比を補正していたのに対して、本実施の形態3では、キャリア波Cを補正する。
Next, the power conversion device according to the third embodiment of the present invention will be described. In the above-described first and second embodiments, the duty ratio is corrected, whereas in the third embodiment, the carrier wave C is corrected.
[制御信号生成器309の内部構成]
図16に示されるように、本実施の形態3に係る制御信号生成器309は、搬送波生成部91と、変調波生成部92と、搬送波補正部395と、制御信号生成部394とを備えている。
[Internal configuration of control signal generator 309]
As shown in FIG. 16, the
搬送波補正部395は、搬送波生成部91から出力されたキャリア波Cおよびキャリア周波数fcと、変調波生成部92から出力されたデューティ比DutyAおよびDutyBとに基づいて、搬送波生成部91から出力されたキャリア波Cを補正する。
The carrier
詳細には、搬送波補正部395は、デューティ比DutyA用の補正されたキャリア波CA*と、デューティ比DutyB用の補正されたキャリア波CB*とを生成して出力する。
Specifically, the carrier
制御信号生成部394は、変調波生成部92から出力されたデューティ比DutyAおよびDutyBと、搬送波補正部395から出力された補正されたキャリア波CA*およびCB*とに基づいて、ゲート信号GateAL、GateAH、GateBLおよびGateBHを出力する。
The control
[キャリア波の補正方法]
搬送波補正部395は、補正されたキャリア波CA*については、キャリア波Cをそのまま出力する。
[Carrier wave correction method]
The carrier
また、搬送波補正部395は、以下に説明する手順に従って、補正されたキャリア波CB*を生成して出力する。
Further, the carrier
まず、搬送波補正部395は、デューティ比DutyBと、キャリア周波数fcと、シフト量Tshとから、補正されたキャリア波CB*の谷から山までの傾きKvpと、補正されたキャリア波CB*の山から谷までの傾きkpvとをそれぞれ算出する。傾きKvpおよびKpvの算出方法の詳細については、後述する。
First, the carrier
次に、搬送波補正部395は、キャリア波Cと、傾きKvpおよびKpvとから、以下の規則に従って、補正されたキャリア波CB*を生成する。
Next, the carrier
[キャリア波CB*の生成規則]
0.キャリア波Cが谷になるのと同期して、キャリア波CB*は谷から傾きKvpで単調増加を開始する。
1.キャリア波CB*が山に到達すると、キャリア波CB*は山から傾きKpvで単調減少を開始する。
2.キャリア波CB*が谷に到達すると、キャリア波CB*は谷から傾きKvpで単調減少を開始する。以降、1〜2を繰り返す。
[Rules for generating carrier wave CB *]
0. In synchronization with the carrier wave C becoming a valley, the carrier wave CB * tilts from the valley and starts monotonically increasing at Kvp.
1. 1. When the carrier wave CB * reaches the peak, the carrier wave CB * tilts from the peak and starts monotonically decreasing at Kpv.
2. When the carrier wave CB * reaches the valley, the carrier wave CB * tilts from the valley and starts monotonically decreasing at Kvp. After that, steps 1 and 2 are repeated.
図17には、補正されたキャリア波CB*の傾きKvpの算出方法が示されている。図17の縦軸はデューティ比、横軸は時間であり、キャリア波Cの一部と、スイッチングタイミングがシフト量Tshだけ早くまたは遅くなる補正されたキャリア波CB*の一部と、デューティ比DutyBと、ゲート信号GateBLとが示されている。 FIG. 17 shows a method of calculating the slope Kvp of the corrected carrier wave CB *. The vertical axis of FIG. 17 is the duty ratio, and the horizontal axis is time. A part of the carrier wave C, a part of the corrected carrier wave CB * whose switching timing is earlier or later by the shift amount Tsh, and a duty ratio DutyB. And the gate signal GateBL are shown.
キャリア波Cの谷を原点Oとして、補正なしのスイッチングタイミングは、DutyB×fc/2である。このスイッチングタイミングをシフト量Tshだけ早めるために、デューティ比DutyBと補正されたキャリア波CB*との交点は、DubyB×fc/2とTshとの差になる。また、補正されたキャリア波CB*は、キャリア波Cの谷と同期しているため、原点Oを通る。 With the valley of the carrier wave C as the origin O, the switching timing without correction is DutyB × fc / 2. In order to advance this switching timing by the shift amount Tsh, the intersection of the duty ratio DutyB and the corrected carrier wave CB * is the difference between DubyB × fc / 2 and Tsh. Further, since the corrected carrier wave CB * is synchronized with the valley of the carrier wave C, it passes through the origin O.
したがって、補正されたキャリア波CB*は、座標(0,0)と座標(DutyB×fc/2―Tsh,DutyB)とを通るため、谷から山までの傾きKvpは、下記の式によって算出することができる。 Therefore, since the corrected carrier wave CB * passes through the coordinates (0,0) and the coordinates (DutyB × fc / 2-Tsh, DutyB), the slope Kvp from the valley to the mountain is calculated by the following formula. be able to.
Kvp = |DutyB/(DutyB×fc/2−Tsh)| Kbp = | DutyB / (DutyB x fc / 2-Tsh) |
図18には、補正されたキャリア波CB*の傾きKpvの算出方法が示されている。図18の縦軸はデューティ比、横軸は時間であり、キャリア波Cの一部と、スイッチングタイミングがシフト量Tshだけ早くまたは遅くなる補正されたキャリア波CB*と、デューティ比DutyBと、ゲート信号GateBLとが示されている。 FIG. 18 shows a method of calculating the slope Kpv of the corrected carrier wave CB *. The vertical axis of FIG. 18 is the duty ratio, and the horizontal axis is time. A part of the carrier wave C, a corrected carrier wave CB * whose switching timing is earlier or later by the shift amount Tsh, a duty ratio DutyB, and a gate. The signal GateBL is shown.
補正されたキャリア波CB*は、谷から山まで傾きKvpで単調増加するため、山に到達する時間は1/Kvpである。また、補正されたキャリア波CB*は、キャリア波Cと谷で同期しているため、1/fcで交わる。 Since the corrected carrier wave CB * slopes from the valley to the mountain and increases monotonically at Kvp, the time to reach the mountain is 1 / Kvp. Further, since the corrected carrier wave CB * is synchronized with the carrier wave C in the valley, they intersect at 1 / fc.
したがって、補正されたキャリア波CB*は、座標(1/Kvp,1)と座標(1/fc,0)とを通るため、山から谷までの傾きKpvは、下記の式によって算出することができる。 Therefore, since the corrected carrier wave CB * passes through the coordinates (1 / Kbp, 1) and the coordinates (1 / fc, 0), the slope Kpv from the peak to the valley can be calculated by the following formula. it can.
Kpv = |Kvp×fc/(Kvp−fc)| Kpv = | Kbp × fc / (Kvp-fc) |
なお、KvpまたはKpvの式の分母が負値となる場合、すなわち補正されたキャリア波CB*を生成不能な場合には、補正されたキャリア波CA*およびCB*を同時に生成してもよい。 If the denominator of the Kvp or Kpv formula is a negative value, that is, if the corrected carrier wave CB * cannot be generated, the corrected carrier waves CA * and CB * may be generated at the same time.
例えば、補正されたキャリア波CB*について、KvpおよびKpvをシフト量+Tsh/2を用いて算出すると共に、補正されたキャリア波CA*について、KvpおよびKpvをシフト量−Tsh/2を用いて算出する。 For example, for the corrected carrier wave CB *, Kvp and Kpv are calculated using the shift amount + Tsh / 2, and for the corrected carrier wave CA *, Kvp and Kpv are calculated using the shift amount −Tsh / 2. To do.
これにより、ゲート信号GateALのスイッチングタイミングがシフト量Tsh/2だけ早くなり、ゲート信号GateBLのスイッチングタイミングがシフト量Tsh/2だけ遅くなる。 As a result, the switching timing of the gate signal GateAL is advanced by the shift amount Tsh / 2, and the switching timing of the gate signal GateBL is delayed by the shift amount Tsh / 2.
制御信号生成部394は、デューティ比DutyAと、補正されたキャリア波CA*との比較に基づいて、ゲート信号GateALおよびGateAHを生成する。また、制御信号生成部394は、デューティ比DutyBと、補正されたキャリア波CB*との比較に基づいて、ゲート信号GateBLおよびGateBHを生成する。この際、デッドタイムTdを設けるために、キャリア周波数とデッドタイムTdとの積であるDutyTdを定義する。
The control
GateAL:DutyA ≧キャリア波CA* のとき「H」信号
DutyA <キャリア波CA* のとき「L」信号
GateAL: "H" signal when DutyA ≥ carrier wave CA *
"L" signal when DutyA <carrier wave CA *
GateAH:DutyA+2×DutyTd≦キャリア波CA* のとき「H」信号
DutyA+2×DutyTd>キャリア波CA* のとき「L」信号
GateAH: “H” signal when DutyA + 2 × DutyTd ≤ carrier wave CA *
When DutyA + 2 × DutyTd> carrier wave CA *, “L” signal
GateBL:DutyB ≦キャリア波CB* のとき「H」信号
DutyB >キャリア波CB* のとき「L」信号
GateBL: “H” signal when DutyB ≤ carrier wave CB *
"L" signal when DutyB> carrier wave CB *
GateBH:DutyB+2×DutyTd≧キャリア波CB* のとき「H」信号
DutyB+2×DutyTd<キャリア波CB* のとき「L」信号
GateBH: “H” signal when DutyB + 2 × DutyTd ≧ carrier wave CB *
"L" signal when DutyB + 2 x DutyTd <carrier wave CB *
図19には、補正されたキャリア波CA*およびCB*と、ゲート信号GateAL、GateAH、GateBLおよびGateBHとが示されている。このとき、ゲート信号GateAL〜GateBHは、実施の形態2のゲート信号と同一の信号が出力される。したがって、本実施の形態3に係る電力変換装置では、先述した実施の形態2に係る電力変換装置と同様の効果が得られる。 FIG. 19 shows the corrected carrier waves CA * and CB * and the gate signals GateAL, GateAH, GateBL and GateBH. At this time, the gate signals GateAL to GateBH output the same signals as the gate signals of the second embodiment. Therefore, the power conversion device according to the third embodiment has the same effect as the power conversion device according to the second embodiment described above.
以上説明したように、本実施の形態3に係る電力変換装置では、キャリア波Cを補正することによって、先述した実施の形態2に係る電力変換装置と同様の効果が得られる。 As described above, in the power conversion device according to the third embodiment, the same effect as that of the power conversion device according to the second embodiment can be obtained by correcting the carrier wave C.
実施の形態4.
次に、本発明の実施の形態4に係る電力変換装置について説明する。なお、本実施の形態4と先述した実施の形態3とでは、搬送波補正部395によって行われるキャリア波の補正方法のみが異なっている。そのため、実施の形態3と同様の構成については、詳細な説明を省略する。
Next, the power conversion device according to the fourth embodiment of the present invention will be described. Note that only the carrier wave correction method performed by the carrier
先述したように、実施の形態3では、スイッチングタイミングをシフト量Tshだけ早くまたは遅くするため、補正されたキャリア波CA*の山と補正されたキャリア波CB*の山とは一致しない。 As described above, in the third embodiment, since the switching timing is advanced or delayed by the shift amount Tsh, the peak of the corrected carrier wave CA * and the peak of the corrected carrier wave CB * do not match.
しかしながら、通常、搬送波補正部395における演算制御のタイミングは、キャリア波の山または谷、或いは両方のタイミングである。そのため、先述した実施の形態3において、例えば、キャリア波の山のタイミングで演算制御を行う場合には、補正されたキャリア波CA*の山のタイミングと、補正されたキャリア波CB*の山のタイミングとの双方において、演算制御が行われていた。
However, usually, the timing of arithmetic control in the carrier
そこで、本実施の形態4では、補正されたキャリア波CB*の生成方法を変更する。 Therefore, in the fourth embodiment, the method of generating the corrected carrier wave CB * is changed.
図20に示されるように、本実施の形態4に係る搬送波補正部は、キャリア波Cの谷から山まで、キャリア波Cに補正量ΔDを加算すると共に、キャリア波Cの山から谷まで、キャリア波Cから補正量ΔDを減算することによって、補正されたキャリア波CB*を生成する。これにより、先述した実施の形態2および3と同様の効果が得られる。
As shown in FIG. 20, the carrier wave correction unit according to the fourth embodiment adds a correction amount ΔD to the carrier wave C from the valley to the peak of the carrier wave C, and from the peak to the valley of the carrier wave C. The corrected carrier wave CB * is generated by subtracting the correction amount ΔD from the carrier wave C. As a result, the same effects as those of the above-described
なお、補正量ΔDがデューティ比DutyBよりも大きい場合、すなわちゲート信号GateBLおよびGateBHが生成不能な場合には、補正されたキャリア波CA*およびCB*を同時に生成してもよい。 When the correction amount ΔD is larger than the duty ratio DutyB, that is, when the gate signals GateBL and GateBH cannot be generated, the corrected carrier waves CA * and CB * may be generated at the same time.
例えば、キャリア波Cの谷において、キャリア波Cに補正量ΔD/2を加算することによって補正されたキャリア波CB*を生成すると共に、キャリア波Cから補正量D/2を減算することによって、補正されたキャリア波CA*を生成する。 For example, in the valley of the carrier wave C, the corrected carrier wave CB * is generated by adding the correction amount ΔD / 2 to the carrier wave C, and the correction amount D / 2 is subtracted from the carrier wave C. Generates a corrected carrier wave CA *.
これにより、ゲート信号GateALのスイッチングタイミングがシフト量Tsh/2だけ早くなり、ゲート信号GateBLのスイッチングタイミングがシフト量Tsh/2だけ遅くなる。 As a result, the switching timing of the gate signal GateAL is advanced by the shift amount Tsh / 2, and the switching timing of the gate signal GateBL is delayed by the shift amount Tsh / 2.
また、図21に示されるように、キャリア波Cの奇数周期目において、キャリア波Cに補正量ΔDを加算することによって補正されたキャリア波CA*を生成すると共に、キャリア波Cの偶数周期目において、キャリア波Cから補正量ΔDを減算することによって、補正されたキャリア波CB*を生成してもよい。この場合、実施の形態1と同一の効果が得られる。 Further, as shown in FIG. 21, in the odd-numbered period of the carrier wave C, the carrier wave CA * corrected by adding the correction amount ΔD to the carrier wave C is generated, and the even-numbered period of the carrier wave C is generated. In, the corrected carrier wave CB * may be generated by subtracting the correction amount ΔD from the carrier wave C. In this case, the same effect as that of the first embodiment can be obtained.
以上説明したように、本実施の形態4に係る電力変換装置では、実施の形態1〜3に係る電力変換装置と同様の効果が得られる。加えて、先述した実施の形態3のように補正されたキャリア波CA*の山と補正されたキャリア波CB*の山との双方において演算制御を行う必要がないため、搬送波補正部の処理量が減少する。 As described above, the power conversion device according to the fourth embodiment has the same effect as the power conversion device according to the first to third embodiments. In addition, since it is not necessary to perform arithmetic control on both the corrected carrier wave CA * peak and the corrected carrier wave CB * peak as in the third embodiment described above, the processing amount of the carrier wave correction unit is Decreases.
なお、上記の実施の形態1〜4では、スイッチング素子5および7は、スイッチング素子であるために、力行動作だけでなく、回生動作も可能である。しかしながら、例えば、スイッチング素子5および7の代わりに、単純な整流ダイオードを用いてもよい。この場合でも、力行動作時には、実施の形態1〜4と同様の効果が得られる。
In the above-described first to fourth embodiments, since the
また、上記の実施の形態1〜4では、スイッチング素子4〜7は、SiC−MOSFETによって構成されていたが、同様のワイドバンドギャップ半導体として、GaN(窒化ガリウム)系材料、ダイヤモンド系材料、Si−MOSEET等を使用してもよい。
Further, in the above-described
ワイドバンドギャップ半導体によって構成される電力用スイッチング素子は、Si−IGBTのようなターンオフ時のテール電流がないため、スイッチング時に発生するスイッチング損失を大きく低減できる潜在的な可能性がある。 Since the power switching element composed of the wide bandgap semiconductor does not have a tail current at turn-off unlike the Si-IGBT, there is a potential that the switching loss generated at the time of switching can be greatly reduced.
また、ワイドバンドギャップ半導体によって構成される電力用スイッチング素子は、電力損失が小さいため、高周波スイッチング動作に適している。したがって、ワイドバンドギャップ半導体によって構成される電力用スイッチング素子を、高周波化の要求が大きいDC/DCコンバータまたはインバータに適用すると、スイッチング周波数の高周波化によって、DC/DCコンバータおよびインバータに接続されるリアクトル、キャパシタ等を小型化することができる。しかしながら、ワイドバンドギャップ半導体は高価である。そのため、電力変換装置を安価かつ小型化するためには、ワイドバンドギャップ半導体を小型化する必要がある。 Further, the power switching element composed of the wide bandgap semiconductor is suitable for high frequency switching operation because the power loss is small. Therefore, when a power switching element composed of a wideband gap semiconductor is applied to a DC / DC converter or an inverter that requires a high frequency, the reactor connected to the DC / DC converter and the inverter by increasing the switching frequency , Capacitors and the like can be miniaturized. However, wide bandgap semiconductors are expensive. Therefore, in order to reduce the cost and size of the power conversion device, it is necessary to reduce the size of the wide bandgap semiconductor.
上記の目的のためには、電力用スイッチング素子のスイッチング速度を高速にする必要があるが、スイッチング速度の高速化によってサージ電圧が増大するという問題がある。上記の実施の形態1〜4に係る電力変換装置は、大きなサージ電圧の発生を避けることができるため、従来の電力変換装置と比べて、スイッチング速度を高速にすることができる。そのため、ワイドバンドギャップ半導体を小型化することができる。その結果、電力変換装置を安価かつ小型に構成することができる。したがって、上記の実施の形態1〜4に係る電力変換装置は、ワイドバンドギャップ半導体によって構成されるスイッチング素子を用いる場合において、より有効に作用する。 For the above purpose, it is necessary to increase the switching speed of the power switching element, but there is a problem that the surge voltage increases due to the increase in the switching speed. Since the power conversion device according to the above-described first to fourth embodiments can avoid the generation of a large surge voltage, the switching speed can be increased as compared with the conventional power conversion device. Therefore, the wide bandgap semiconductor can be miniaturized. As a result, the power conversion device can be configured inexpensively and compactly. Therefore, the power conversion device according to the first to fourth embodiments described above works more effectively when a switching element composed of a wide bandgap semiconductor is used.
また、上記の実施の形態1〜4に係る電力変換制御装置における制御信号生成器の各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。図22は、本発明の実施の形態1〜4に係る制御信号生成器の各機能を専用のハードウェアである処理回路1000で実現する場合を示した構成図である。また、図23は、本発明の実施の形態1〜4に係る制御信号生成器の各機能をプロセッサ2001およびメモリ2002を備えた処理回路2000により実現する場合を示した構成図である。
Further, each function of the control signal generator in the power conversion control device according to the above-described first to fourth embodiments is realized by a processing circuit. The processing circuit that realizes each function may be dedicated hardware or a processor that executes a program stored in memory. FIG. 22 is a configuration diagram showing a case where each function of the control signal generator according to the first to fourth embodiments of the present invention is realized by the
処理回路が専用のハードウェアである場合、処理回路1000は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。制御信号生成器の各部の機能それぞれを個別の処理回路1000で実現してもよいし、各部の機能をまとめて処理回路1000で実現してもよい。
When the processing circuit is dedicated hardware, the
一方、処理回路がプロセッサ2001の場合、制御信号生成器の各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリ2002に格納される。プロセッサ2001は、メモリ2002に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、制御信号生成器は、処理回路2000により実行されるときに、上述した各制御が結果的に実行されることになるプログラムを格納するためのメモリ2002を備える。
On the other hand, when the processing circuit is the
これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリ2002とは、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD等も、メモリ2002に該当する。
It can be said that these programs cause a computer to execute the procedure or method of each part described above. Here, the
なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。 It should be noted that some of the functions of the above-mentioned parts may be realized by dedicated hardware and some may be realized by software or firmware.
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。 In this way, the processing circuit can realize the functions of the above-mentioned parts by hardware, software, firmware, or a combination thereof.
4 スイッチング素子、5 スイッチング素子、6 スイッチング素子、7 スイッチング素子、91 搬送波生成部、92 変調波生成部、93 変調波補正部、94,394 制御信号生成部、395 搬送波補正部。 4 switching element, 5 switching element, 6 switching element, 7 switching element, 91 carrier wave generation unit, 92 modulation wave generation unit, 93 modulation wave correction unit, 94,394 control signal generation unit, 395 carrier wave correction unit.
Claims (12)
予め決定された周波数を有するキャリア波を生成して、生成された前記キャリア波並びに前記キャリア波の周波数または周期を出力する、搬送波生成部と、
前記スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、
前記キャリア波および前記キャリア波の周波数または周期に基づいて、予め決定された周期で平均した前記スイッチング素子のオン/オフ比率が維持されるようにしながら、前記スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、前記スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、前記デューティ比を補正して、補正されたデューティ比を出力する、変調波補正部と、
前記キャリア波および前記補正されたデューティ比に基づいて、前記スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部と
を備える、電力変換装置。 A multi-phase switching circuit containing multiple switching elements and
A carrier wave generator that generates a carrier wave having a predetermined frequency and outputs the generated carrier wave and the frequency or period of the carrier wave.
A modulated wave generator that generates and outputs a duty ratio so that the output voltage of the switching circuit becomes equal to the output voltage command value.
The surge voltage due to the turn-on of the switching element is maintained while maintaining the on / off ratio of the switching element averaged in a predetermined period based on the frequency or period of the carrier wave and the carrier wave. A modulated wave correction unit that corrects the duty ratio and outputs the corrected duty ratio so that the generation timing and the generation timing of the surge voltage caused by the turn-off of the switching element deviate from each other.
A power conversion device including a control signal generation unit that generates and outputs a control signal that controls a switching operation of each switching element of the switching circuit based on the carrier wave and the corrected duty ratio.
前記変調波生成部は、前記第1のスイッチング素子対のための第1のデューティ比と、前記第2のスイッチング素子対のための第2のデューティ比とを生成し、
前記変調波補正部は、前記第1のデューティ比に第1の部分補正量を加算すると共に、前記第2のデューティ比から第2の部分補正量を減算し、前記第1の部分補正量+前記第2の部分補正量=前記補正量の関係が成立する、請求項2または3に記載の電力変換装置。 The switching circuit includes a first switching element pair composed of two said switching elements and a second switching element pair composed of another two said switching elements.
The modulated wave generator generates a first duty ratio for the first switching element pair and a second duty ratio for the second switching element pair.
The modulated wave correction unit adds the first partial correction amount to the first duty ratio and subtracts the second partial correction amount from the second duty ratio, so that the first partial correction amount + The power conversion device according to claim 2 or 3, wherein the relationship of the second partial correction amount = the correction amount is established.
予め決定された周波数を有するキャリア波を生成して、生成された前記キャリア波並びに前記キャリア波の周波数または周期を出力する、搬送波生成部と、
前記スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、
前記キャリア波および前記キャリア波の周波数または周期に基づいて、予め決定された周期で平均した前記スイッチング素子のオン/オフ比率が維持されるようにしながら、前記スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、前記スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、前記キャリア波を補正して、補正されたキャリア波を出力する、搬送波補正部と、
前記補正されたキャリア波および前記デューティ比に基づいて、前記スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部と
を備える、電力変換装置。 A multi-phase switching circuit containing multiple switching elements and
A carrier wave generator that generates a carrier wave having a predetermined frequency and outputs the generated carrier wave and the frequency or period of the carrier wave.
A modulated wave generator that generates and outputs a duty ratio so that the output voltage of the switching circuit becomes equal to the output voltage command value.
The surge voltage due to the turn-on of the switching element is maintained while maintaining the on / off ratio of the switching element averaged in a predetermined period based on the frequency or period of the carrier wave and the carrier wave. A carrier wave correction unit that corrects the carrier wave and outputs the corrected carrier wave so that the generation timing and the generation timing of the surge voltage caused by the turn-off of the switching element deviate from each other.
A power conversion device including a control signal generation unit that generates and outputs a control signal that controls a switching operation of each switching element of the switching circuit based on the corrected carrier wave and the duty ratio.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115054A JP6768120B1 (en) | 2019-06-21 | 2019-06-21 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115054A JP6768120B1 (en) | 2019-06-21 | 2019-06-21 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6768120B1 true JP6768120B1 (en) | 2020-10-14 |
JP2021002925A JP2021002925A (en) | 2021-01-07 |
Family
ID=72745103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019115054A Active JP6768120B1 (en) | 2019-06-21 | 2019-06-21 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6768120B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023286190A1 (en) * | 2021-07-14 | 2023-01-19 | 三菱電機株式会社 | Power converter |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022153716A1 (en) | 2021-01-12 | 2022-07-21 | 日本電気株式会社 | Optimization device, optimization method, and non-transitory computer-readable medium |
JP7455273B2 (en) | 2021-03-04 | 2024-03-25 | 三菱電機株式会社 | Power converters, motor drives, and air conditioners |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059990A (en) * | 1998-08-17 | 2000-02-25 | Hitachi Ltd | Stabilized power supply device |
JP2000152653A (en) * | 1998-11-10 | 2000-05-30 | Matsushita Electric Ind Co Ltd | Converter |
JP2013126335A (en) * | 2011-12-15 | 2013-06-24 | Toyota Motor Corp | Multiphase dc-dc converter |
JP6218906B1 (en) * | 2016-09-21 | 2017-10-25 | 三菱電機株式会社 | Power converter |
JP2020114094A (en) * | 2019-01-11 | 2020-07-27 | 三菱電機株式会社 | Electric power conversion system |
-
2019
- 2019-06-21 JP JP2019115054A patent/JP6768120B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023286190A1 (en) * | 2021-07-14 | 2023-01-19 | 三菱電機株式会社 | Power converter |
Also Published As
Publication number | Publication date |
---|---|
JP2021002925A (en) | 2021-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8803491B2 (en) | DC/DC voltage converter and voltage conversion control method therefor | |
JP6768120B1 (en) | Power converter | |
US10211719B2 (en) | Power converter | |
US9602020B2 (en) | Power conversion device | |
EP2555399B1 (en) | Switching power supply circuit, and method for control of switching power supply circuit | |
JP5575235B2 (en) | Power converter | |
US8614566B2 (en) | DC-DC converter | |
US9531250B2 (en) | Power conversion device and refrigeration/air-conditioning system | |
JP6818892B2 (en) | Power converter, motor drive and air conditioner | |
CN110707930B (en) | DC/DC converter | |
EP2728734A1 (en) | A three-level neutral-point-clamped inverter | |
JP6201586B2 (en) | DC / DC converter | |
JP2009011013A (en) | Power conversion equipment | |
JP6190979B2 (en) | DC / DC converter | |
JP6009003B2 (en) | DC / DC converter | |
JP6180576B1 (en) | DC-DC voltage converter | |
US11387746B2 (en) | Current source inverter with bi-directional switches | |
JP4212546B2 (en) | Power converter | |
JP6952901B2 (en) | Power converter, motor drive and air conditioner | |
JP5813184B1 (en) | DC converter | |
JP7034373B2 (en) | DC power supply, power conversion device and refrigeration cycle device | |
CN110447163B (en) | Power conversion device | |
Almasoudi et al. | High efficiency three level transformerless inverter based on SiC MOSFETs for PV applications | |
US11575329B1 (en) | Balanced current-source inverter | |
JP6502158B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |