JP6750728B2 - Multi-layer electronic component and multi-layer electronic component module - Google Patents

Multi-layer electronic component and multi-layer electronic component module Download PDF

Info

Publication number
JP6750728B2
JP6750728B2 JP2019509748A JP2019509748A JP6750728B2 JP 6750728 B2 JP6750728 B2 JP 6750728B2 JP 2019509748 A JP2019509748 A JP 2019509748A JP 2019509748 A JP2019509748 A JP 2019509748A JP 6750728 B2 JP6750728 B2 JP 6750728B2
Authority
JP
Japan
Prior art keywords
dielectric constant
electronic component
low dielectric
insulating layer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019509748A
Other languages
Japanese (ja)
Other versions
JPWO2018181077A1 (en
Inventor
良太 浅井
良太 浅井
洋介 松下
洋介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018181077A1 publication Critical patent/JPWO2018181077A1/en
Application granted granted Critical
Publication of JP6750728B2 publication Critical patent/JP6750728B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層型電子部品に関する。 The present invention relates to a laminated electronic component.

また、本発明は、本発明の積層型電子部品に他の電子部品を実装した積層型電子部品モジュールに関する。 The present invention also relates to a laminated electronic component module in which another electronic component is mounted on the laminated electronic component of the present invention.

本発明にとって参考となる積層型電子部品が、特許文献１（特開２００９-５５０７１号公報）に開示されている。図４に、特許文献１に開示された積層型電子部品（回路基板）１０００を示す。 A multilayer electronic component that is a reference for the present invention is disclosed in Patent Document 1 (JP 2009-55071 A). FIG. 4 shows a multilayer electronic component (circuit board) 1000 disclosed in Patent Document 1.

積層型電子部品１０００は、下側に配置された絶縁体層（絶縁層）１０１と、上側に配置された絶縁体層（絶縁層）１０２とを備えている。絶縁体層１０１、１０２は、ガラスエポキシ、ガラスセラミック、樹脂などによって作製されている。 The multilayer electronic component 1000 includes an insulator layer (insulating layer) 101 arranged on the lower side and an insulator layer (insulating layer) 102 arranged on the upper side. The insulator layers 101 and 102 are made of glass epoxy, glass ceramic, resin or the like.

絶縁体層１０１と絶縁体層１０２との間に、複数の電極（信号配線）１０３が形成されている。なお、電極１０３は、絶縁体層１０１の上側主面に予め形成されていたものである。 A plurality of electrodes (signal wiring) 103 are formed between the insulating layer 101 and the insulating layer 102. The electrode 103 is previously formed on the upper main surface of the insulator layer 101.

絶縁体層１０１と絶縁体層１０２とが、絶縁体層１０１、１０２よりも誘電率が低い材質からなる配線間絶縁部１０４を介して接合されている。図４から分かるように、絶縁体層１０１と絶縁体層１０２との間に、電極１０３と配線間絶縁部１０４とが交互に形成されている。 The insulator layer 101 and the insulator layer 102 are joined to each other via the inter-wiring insulating portion 104 made of a material having a lower dielectric constant than the insulator layers 101 and 102. As can be seen from FIG. 4, the electrodes 103 and the inter-wiring insulating portions 104 are alternately formed between the insulating layers 101 and 102.

積層型電子部品１０００において、配線間絶縁部１０４の誘電率を絶縁体層１０１、１０２の誘電率よりも低くしたのは、隣接して形成された電極１０３同士の間に発生するクロストーク（伝送される信号の混信）を抑制するためである。すなわち、隣接して形成された電極１０３同士の間に誘電率の高い材質が存在すると、電極１０３同士の間に浮遊容量が形成され、電極１０３同士の間にクロストークが発生する虞がある。そこで、積層型電子部品１０００は、隣接して形成された電極１０３同士の間に、絶縁体層１０１、１０２よりも誘電率が低い材質からなる配線間絶縁部１０４を形成することによって、電極１０３同士の間に発生する浮遊容量を低減させ、電極１０３同士の間に発生するクロストークを抑制するようにしている。 In the multilayer electronic component 1000, the reason why the dielectric constant of the inter-wiring insulating portion 104 is made lower than that of the insulating layers 101 and 102 is that crosstalk (transmission) that occurs between the electrodes 103 formed adjacent to each other. This is to suppress the interference of signals that are generated. That is, if a material having a high dielectric constant exists between the electrodes 103 formed adjacent to each other, stray capacitance may be formed between the electrodes 103, and crosstalk may occur between the electrodes 103. Therefore, in the multilayer electronic component 1000, the inter-wiring insulating portion 104 made of a material having a lower dielectric constant than the insulating layers 101 and 102 is formed between the electrodes 103 formed adjacent to each other, whereby the electrodes 103 are formed. The stray capacitance generated between the electrodes 103 is reduced, and the crosstalk generated between the electrodes 103 is suppressed.

なお、積層型電子部品１０００では、絶縁体層１０１と絶縁体層１０２とを配線間絶縁部１０４を介して接合しているが、積層型電子部品において、絶縁体層が樹脂などで作製されている場合には、積層された絶縁体層同士を直接に接合することも可能である。たとえば、樹脂で作製された複数の絶縁体層を、間に必要な電極を挟み込んだうえで積層し、加熱しながら、上下方向から加圧することによって、積層された絶縁体層同士を直接に接合することができる。 In the laminated electronic component 1000, the insulator layer 101 and the insulator layer 102 are joined via the inter-wiring insulating portion 104. However, in the laminated electronic component, the insulator layer is made of resin or the like. In this case, the laminated insulating layers can be directly bonded to each other. For example, a plurality of insulating layers made of resin are laminated with the necessary electrodes sandwiched between them, and pressure is applied from above and below while heating, so that the laminated insulating layers are directly bonded. can do.

特開２００９-５５０７１号公報JP, 2009-55071, A

上述したとおり、積層型電子部品１０００は、絶縁体層１０１と絶縁体層１０２との間の同一の層間に隣接して形成された、電極１０３同士の間に発生するクロストークを抑制することを目的として、電極１０３同士の間に、絶縁体層１０１、１０２よりも誘電率が低い材質からなる配線間絶縁部１０４が形成されている。 As described above, the multilayer electronic component 1000 suppresses the crosstalk that occurs between the electrodes 103 formed adjacent to each other in the same layer between the insulator layer 101 and the insulator layer 102. For the purpose, an inter-wiring insulating portion 104 made of a material having a lower dielectric constant than the insulating layers 101 and 102 is formed between the electrodes 103.

しかしながら、近時、積層型電子部品の小型化が進み、絶縁体層の１層あたりの厚みが小さくなるにつれて、絶縁体層の同一の層間に隣接して形成された電極同士の間に発生するクロストークだけではなく、絶縁体層を挟んで上下に隣接して異なる層間に形成された電極同士の間に発生するクロストークが大きな問題になってきている。 However, in recent years, as miniaturization of multilayer electronic components has progressed and the thickness of each insulating layer has become smaller, it may occur between electrodes formed adjacent to each other in the same insulating layer. In addition to crosstalk, crosstalk that occurs between electrodes vertically adjacent to each other with an insulating layer sandwiched therebetween is becoming a major problem.

絶縁体層の同一の層間に隣接して形成された電極同士の間に発生するクロストークは、上述した積層型電子部品１０００のように間に誘電率が低い材質からなる配線間絶縁部１０４を形成する方法や、あるいは、電極同士の間の距離を大きくする方法によって、浮遊容量を小さくして、比較的容易に抑制することがきる。 The crosstalk generated between the electrodes formed adjacent to each other in the same layer of the insulating layer is caused by the inter-wiring insulating portion 104 made of a material having a low dielectric constant, as in the above-described laminated electronic component 1000. The stray capacitance can be reduced and suppressed relatively easily by the forming method or the method of increasing the distance between the electrodes.

これに対し、隣接して異なる層間に形成された電極同士の間に発生するクロストークを抑制するのは、それほど容易ではない。たとえば、隣接して異なる層間に形成された電極同士の間の距離は、間に介在される絶縁体層の厚みの大きさによって決まるため、電極同士の間の距離を大きくして浮遊容量の低減をはかり、クロストークの発生を抑制することは難しい。 On the other hand, it is not so easy to suppress the crosstalk that occurs between the electrodes formed between different layers adjacent to each other. For example, the distance between the electrodes formed between different layers adjacent to each other is determined by the thickness of the insulating layer interposed therebetween, so that the distance between the electrodes is increased to reduce the stray capacitance. Therefore, it is difficult to suppress the occurrence of crosstalk.

そこで、別の方法として、絶縁体層に、誘電率の低い材質を使い、隣接して異なる層間に形成された電極同士の間での浮遊容量を低減させる方法が検討される。たとえば、絶縁体層に、フッ素系樹脂などの誘電率の低い物資を使えば、隣接して異なる層間に形成された電極同士の間の浮遊容量を低減させることができ、電極同士の間に発生するクロストークを抑制することができるものと考えられる。 Therefore, as another method, a method of using a material having a low dielectric constant for the insulating layer to reduce the stray capacitance between electrodes formed between adjacent and different layers is considered. For example, if a material with a low dielectric constant such as a fluororesin is used for the insulating layer, the stray capacitance between the electrodes formed between different layers adjacent to each other can be reduced, and the floating capacitance between the electrodes is reduced. It is considered that the crosstalk that occurs can be suppressed.

しかしながら、フッ素系樹脂などの誘電率の低い材質によって作製された絶縁体層には、接着性が低いという問題がある。すなわち、一般に、樹脂においては、誘電率の低さと、接着性の高さとが、トレードオフの関係にある。言い換えると、一般に、誘電率の高い樹脂は接着性が高いが、誘電率の低い樹脂は接着性が低い。 However, an insulator layer made of a material having a low dielectric constant such as a fluorine resin has a problem of low adhesiveness. That is, in general, in a resin, a low dielectric constant and a high adhesiveness are in a trade-off relationship. In other words, generally, a resin having a high dielectric constant has high adhesiveness, but a resin having a low dielectric constant has low adhesiveness.

したがって、フッ素系樹脂などの誘電率の低い材質によって作製された複数の絶縁体層を積層し、一体化させるためには、高温を加えながら、大きな圧力で長時間加圧することが必要になる。しかしながら、積層された複数の絶縁体層を、高温を加えながら、大きな圧力で長時間加圧すると、完成した積層型電子部品の形状が歪んで外観不良を起こすという問題や、完成した積層型電子部品の電気的特性にばらつきが発生するという問題がある。また、高温、および、大きな圧力をかける必要があるため、積層型電子部品の製造装置が大型化し、かつ、高価になるという問題がある。また、長時間、加熱および加圧をしなければならないので、製造に要する時間が長くなり、生産性の低い積層型電子部品になってしまうという問題がある。 Therefore, in order to stack and integrate a plurality of insulator layers made of a material having a low dielectric constant such as a fluororesin, it is necessary to apply a high pressure for a long time while applying a high temperature. However, when a plurality of laminated insulating layers are pressed with a large pressure for a long time while applying a high temperature, the shape of the completed laminated electronic component is distorted to cause a defective appearance, and the completed laminated electronic component is There is a problem that the electrical characteristics of the parts vary. Further, since it is necessary to apply a high temperature and a large pressure, there is a problem that the manufacturing apparatus of the laminated electronic component becomes large and expensive. In addition, since heating and pressurization must be performed for a long time, there is a problem in that a time required for manufacturing becomes long and a multilayer electronic component with low productivity is obtained.

さらに、フッ素系樹脂などの誘電率の低い材質によって作製された複数の絶縁体層を積層し、加熱、加圧によって一体化させて作製した積層型電子部品には、完成後に、接合された絶縁体層同士の界面が剥離する虞があるという問題がある。 Furthermore, a laminated electronic component made by laminating a plurality of insulator layers made of a material having a low dielectric constant such as a fluororesin and integrating them by heating and pressurizing, has insulation that is bonded after completion. There is a problem that the interface between the body layers may peel off.

本発明の積層型電子部品は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型電子部品は、積層された複数の絶縁体層を備え、絶縁体層の少なくとも１層は低誘電率絶縁体層であり、低誘電率絶縁体層は、当該低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層と接合され、接合された低誘電率絶縁体層同士の間に電極が形成され、比誘電率の高い接着剤による、低誘電率絶縁体層同士の接合が、電極が形成されていない領域においておこなわれているものとした。
また、本発明の別の積層型電子部品は、積層された複数の絶縁体層を備え、絶縁体層の少なくとも１層は低誘電率絶縁体層であり、低誘電率絶縁体層は、当該低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する当該低誘電率絶縁体層よりも比誘電率の高い高誘電率絶縁体層と接合され、接合された低誘電率絶縁体層と高誘電率絶縁体層との間に電極が形成され、比誘電率の高い接着剤による、低誘電率絶縁体層と高誘電率絶縁体層との接合が、電極が形成されていない領域においておこなわれているものとした。 The laminated electronic component of the present invention has been made to solve the above-mentioned conventional problems, and as a means thereof, the laminated electronic component of the present invention includes a plurality of laminated insulating layers, At least one of the layers is a low-dielectric-constant insulator layer, and the low-dielectric-constant insulator layer is provided with another low-dielectric-constant layer adjacent to the low-dielectric-constant insulator layer by an adhesive having a relative dielectric constant higher than that of the low-dielectric constant insulator layer. engaged against the rate insulator layer, electrodes between the low dielectric constant insulator layer between joined is formed, due to the high dielectric constant adhesive bonding between the low-dielectric insulating layer, the electrode is formed It is assumed that the work is being done in an area that is not covered .
Another laminated electronic component of the present invention includes a plurality of laminated insulating layers, at least one of the insulating layers being a low dielectric constant insulating layer, and the low dielectric constant insulating layer is An adhesive having a relative dielectric constant higher than that of the low dielectric constant insulating layer is bonded to the high dielectric constant insulating layer having a relative dielectric constant higher than that of the low dielectric constant insulating layer adjacent in the stacking direction, and is bonded. An electrode is formed between the dielectric constant insulating layer and the high dielectric constant insulating layer, and the bonding between the low dielectric constant insulating layer and the high dielectric constant insulating layer is performed using an adhesive having a high relative dielectric constant. It is assumed that it is performed in a region where it is not formed.

なお、電極は、少なくとも１つの低誘電率絶縁体層同士の間、または、少なくとも１つの低誘電率絶縁体層と高誘電率絶縁体層との間に形成されていればよく、電極が形成されていない低誘電率絶縁体層同士の接合や、電極が形成されていない低誘電率絶縁体層と高誘電率絶縁体層との接合が存在してもよい。 Note that the electrode may be formed between at least one low dielectric constant insulating layer or between at least one low dielectric constant insulating layer and high dielectric constant insulating layer, and the electrode is formed. There may be bonding between the low-dielectric-constant insulator layers that are not formed, or bonding between the low-dielectric-constant insulating layer and the high-dielectric-constant insulating layer that do not have electrodes.

本発明の積層型電子部品においては、比誘電率の高い接着剤による、低誘電率絶縁体層同士の接合、または、低誘電率絶縁体層と高誘電率絶縁体層との接合は、電極が形成されていない領域においておこなうようにしている。なお、接着性に関しては、電極が形成されていない領域において接合を確保すれば、十分な強度を得ることができる。 In the multilayer electronic component of the present invention, the bonding of the low dielectric constant insulating layers with each other or the bonding of the low dielectric constant insulating layer and the high dielectric constant insulating layer with the adhesive having a high relative dielectric constant and to perform in the region but not formed. Regarding the adhesiveness, sufficient strength can be obtained by ensuring the bonding in the region where the electrode is not formed.

低誘電率絶縁体層の比誘電率は、３．５以下であることが望ましい。この場合には、低誘電率絶縁体層を間に挟んで上下に形成された電極同士の間に発生する浮遊容量を、効果的に低減させることができるからである。たとえば、積層型電子部品として小型のアンテナを作製する場合があるが、モバイル機器などに使用されることを目的とした限られた容積の中で、従来の比誘電率が３．５を超えるＰＣＢ（Poly Chlorinated Biphenyl；ポリ塩化ビフェニル）などで絶縁体層を構成した場合には、アンテナ電極と、隣接する他の層間に形成された電極との間に浮遊容量が発生してしまい、電波を放射できなくなる（アンテナではなくキャパシタになってしまう）場合があったが、絶縁体層を比誘電率３．５以下の低誘電率絶縁体層として構成すれば、このような問題を容易に解決することができる。 The dielectric constant of the low dielectric constant insulator layer is preferably 3.5 or less. This is because in this case, the stray capacitance generated between the electrodes formed above and below with the low dielectric constant insulating layer sandwiched therebetween can be effectively reduced. For example, although a small antenna may be manufactured as a laminated electronic component, a conventional PCB having a relative dielectric constant of more than 3.5 in a limited volume intended for use in mobile devices and the like. When the insulator layer is made of (Poly Chlorinated Biphenyl), etc., stray capacitance is generated between the antenna electrode and the electrode formed between other adjacent layers, and the radio wave is radiated. This may not be possible (it becomes a capacitor instead of an antenna), but if the insulator layer is formed as a low dielectric constant insulator layer having a relative dielectric constant of 3.5 or less, such a problem can be easily solved. be able to.

低誘電率絶縁体層の比誘電率は、３．０以下であることが、さらに望ましい。この場合には、低誘電率絶縁体層を間に挟んで上下に形成された電極同士の間に発生する浮遊容量を、さらに効果的に低減させることができるからである。 The relative permittivity of the low dielectric constant insulator layer is more preferably 3.0 or less. This is because in this case, the stray capacitance generated between the electrodes formed above and below with the low dielectric constant insulating layer interposed therebetween can be more effectively reduced.

低誘電率絶縁体層は、たとえば、樹脂によって作製することができる。樹脂としては、たとえば、フッ素系樹脂を使用することができる。 The low dielectric constant insulator layer can be made of resin, for example. As the resin, for example, a fluorine resin can be used.

高誘電率絶縁体層は、たとえば、セラミックによって作製することができる。 The high dielectric constant insulator layer can be made of, for example, ceramic.

低誘電率絶縁体層の電極が形成された面と反対側の面に第２の電極が形成され、絶縁体層の積層方向に透視したとき、電極と第２の電極とが少なくとも部分的に重なっているようにしても良い。電極と第２の電極とが重なっていても、電極と第２の電極との間に、比誘電率の低い低誘電率絶縁体層が介在されているため、電極と第２の電極との間に発生する浮遊容量が低減されており、電極と第２の電極との間に発生するクロストークが抑制されているからである。 A second electrode is formed on the surface of the low dielectric constant insulating layer opposite to the surface on which the electrode is formed, and the electrode and the second electrode are at least partially when viewed in the stacking direction of the insulating layers. You may make it overlap. Even if the electrode and the second electrode overlap with each other, since the low dielectric constant insulating layer having a low relative dielectric constant is interposed between the electrode and the second electrode, the electrode and the second electrode are separated from each other. This is because the stray capacitance generated between them is reduced and the crosstalk generated between the electrode and the second electrode is suppressed.

なお、接合された低誘電率絶縁体層同士の間、または、接合された低誘電率絶縁体層と高誘電率絶縁体層との間に、２つの電極を形成する場合、２つの電極同士の間の距離は、最低でも低誘電率絶縁体層の厚みよりも大きくすることが好ましい。２つの電極同士の間の距離が大きいほど、２つの電極同士の間に発生する浮遊容量の大きさが小さくなるからである。 When two electrodes are formed between the joined low dielectric constant insulator layers or between the joined low dielectric constant insulator layers and the joined high dielectric constant insulator layers, the two electrodes are The distance between them is preferably at least larger than the thickness of the low dielectric constant insulator layer. This is because the larger the distance between the two electrodes is, the smaller the stray capacitance generated between the two electrodes is.

本発明の積層型電子部品に、他の電子部品を実装することによって、積層型電子部品モジュールを作製することができる。 A laminated electronic component module can be manufactured by mounting another electronic component on the laminated electronic component of the present invention.

本発明の積層型電子部品は、低誘電率絶縁体層が、その低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層または高誘電率絶縁体層と接合されているため、低誘電率絶縁体層と低誘電率絶縁体層とが、または、低誘電率絶縁体層および高誘電率絶縁体層とが高い接着強度で一体化されている。 In the multilayer electronic component of the present invention, the low-dielectric-constant insulating layer is formed by adhering another low-dielectric-constant insulating layer or a high-dielectric-constant insulating layer adjacent to each other in the stacking direction with an adhesive having a higher relative dielectric constant than the low-dielectric-constant insulating layer. Since it is bonded to the dielectric constant insulating layer, the low dielectric constant insulating layer and the low dielectric constant insulating layer or the low dielectric constant insulating layer and the high dielectric constant insulating layer are integrated with high adhesive strength. Has been converted.

また、本発明の積層型電子部品は、低誘電率絶縁体層の上下両側に形成された電極同士の間では、極めて小さな浮遊容量しか発生せず、クロストークの発生が抑制されている。 Further, in the multilayer electronic component of the present invention, only a very small stray capacitance is generated between the electrodes formed on the upper and lower sides of the low dielectric constant insulating layer, and the occurrence of crosstalk is suppressed.

第１実施形態にかかる積層型電子部品（多層配線基板）１００を示す断面図である。1 is a cross-sectional view showing a multilayer electronic component (multilayer wiring board) 100 according to a first embodiment. 第２実施形態にかかる積層型電子部品（多層配線基板）２００を示す断面図である。It is sectional drawing which shows the laminated type electronic component (multilayer wiring board) 200 concerning 2nd Embodiment. 第３実施形態にかかる積層型電子部品モジュール３００を示す断面図である。It is sectional drawing which shows the laminated type electronic component module 300 concerning 3rd Embodiment. 特許文献１に開示された積層型電子部品１０００を示す断面図である。6 is a cross-sectional view showing a laminated electronic component 1000 disclosed in Patent Document 1. FIG.

以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。 Hereinafter, an embodiment for carrying out the present invention will be described with reference to the drawings. Each embodiment is an exemplification of the embodiment of the present invention, and the present invention is not limited to the content of the embodiment. It is also possible to combine and implement the contents described in different embodiments, and the contents of the implementation in that case are also included in the present invention. In addition, the drawings are for facilitating understanding of the specification and may be schematically drawn, and the drawn components or ratios of dimensions between the components are described in the description. It may not match the ratio of those dimensions. In addition, the constituent elements described in the specification may be omitted in the drawings or may be drawn with the number omitted.

［第１実施形態］
図１に、第１実施形態にかかる積層型電子部品１００を示す。積層型電子部品１００は、具体的には、多層配線基板である。なお、図１は、積層型電子部品（多層配線基板）１００の断面図である。[First Embodiment]
FIG. 1 shows a multilayer electronic component 100 according to the first embodiment. The multilayer electronic component 100 is specifically a multilayer wiring board. Note that FIG. 1 is a cross-sectional view of the multilayer electronic component (multilayer wiring board) 100.

積層型電子部品１００は、６層の低誘電率絶縁体層１ａ〜１ｆを備えている。低誘電率絶縁体層１ａ〜１ｆは、たとえば、比誘電率が約２のフッ素系樹脂によって作製されている。 The multilayer electronic component 100 includes six low dielectric constant insulator layers 1a to 1f. The low dielectric constant insulator layers 1a to 1f are made of, for example, a fluorine-based resin having a relative dielectric constant of about 2.

低誘電率絶縁体層１ａ〜１ｆは、低誘電率絶縁体層１ａ〜１ｆよりも比誘電率の高い接着剤２によって接合され、一体化されている。接着剤２は、具体的には、たとえば、エポキシ樹脂を主成分として作製されており、比誘電率は約５である。 The low dielectric constant insulating layers 1a to 1f are joined and integrated by an adhesive 2 having a higher relative dielectric constant than the low dielectric constant insulating layers 1a to 1f. The adhesive 2 is specifically made of, for example, an epoxy resin as a main component and has a relative dielectric constant of about 5.

低誘電率絶縁体層１ａの上側主面に、電子部品を実装するための、ランド電極３が形成されている。 A land electrode 3 for mounting an electronic component is formed on the upper main surface of the low dielectric constant insulator layer 1a.

低誘電率絶縁体層１ｆの下側主面に、積層型電子部品１００を、電子機器の基板などに実装するための、実装用電極４が形成されている。 A mounting electrode 4 for mounting the laminated electronic component 100 on a substrate of an electronic device or the like is formed on the lower main surface of the low dielectric constant insulating layer 1f.

低誘電率絶縁体層１ｂと低誘電率絶縁体層１ｃとの間、低誘電率絶縁体層１ｃと低誘電率絶縁体層１ｄとの間、および、低誘電率絶縁体層１ｄと低誘電率絶縁体層１ｅとの間に、それぞれ、電極５が形成されている。電極５は、主に、配線電極、インダクタ電極、グランド電極などである。ただし、電極５が、キャパシタ電極である場合もある。 Between the low dielectric constant insulating layer 1b and the low dielectric constant insulating layer 1c, between the low dielectric constant insulating layer 1c and the low dielectric constant insulating layer 1d, and between the low dielectric constant insulating layer 1d and the low dielectric constant. The electrodes 5 are formed between the insulating layer 1e and the insulating layer 1e. The electrode 5 is mainly a wiring electrode, an inductor electrode, a ground electrode, or the like. However, the electrode 5 may be a capacitor electrode.

なお、本実施形態の積層型電子部品１００においては、低誘電率絶縁体層１ｂと低誘電率絶縁体層１ｃとの間、低誘電率絶縁体層１ｃと低誘電率絶縁体層１ｄとの間に、および、低誘電率絶縁体層１ｄと低誘電率絶縁体層１ｅとの間に、それぞれ、２つの電極５が形成されている。そして、各層間において、２つの電極５の間の距離が、低誘電率絶縁体層１ａ〜１ｆの厚みよりも、十分に大きく設定されている。そのため、同一の層間に形成された２つの電極５の間には、極めて小さな浮遊容量しか発生せず、２つの電極５の間に発生するクロストークが抑制されている。 In the laminated electronic component 100 of the present embodiment, the low dielectric constant insulating layer 1c and the low dielectric constant insulating layer 1c are provided between the low dielectric constant insulating layer 1b and the low dielectric constant insulating layer 1c. Two electrodes 5 are formed between and between the low dielectric constant insulating layer 1d and the low dielectric constant insulating layer 1e, respectively. The distance between the two electrodes 5 in each layer is set sufficiently larger than the thickness of the low dielectric constant insulator layers 1a to 1f. Therefore, only a very small stray capacitance is generated between the two electrodes 5 formed between the same layers, and the crosstalk generated between the two electrodes 5 is suppressed.

低誘電率絶縁体層１ａ〜１ｆには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア６が形成されている。 Each of the low dielectric constant insulator layers 1a to 1f is formed with a conductive via 6 penetrating between the upper and lower principal surfaces and electrically connecting the upper and lower principal surfaces.

積層型電子部品１００は、内部に、電極５と導電ビア６とを使って、内部配線回路が構成されている。そして、内部配線回路は、ランド電極３および実装用電極４と、それぞれ、電気的に接続されている。 The multilayer electronic component 100 has an internal wiring circuit formed therein by using the electrodes 5 and the conductive vias 6. The internal wiring circuit is electrically connected to the land electrode 3 and the mounting electrode 4, respectively.

ランド電極３、実装用電極４、電極５、導電ビア６は、たとえば、銅箔によって作製されている。ランド電極３および実装用電極４の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。 The land electrode 3, the mounting electrode 4, the electrode 5, and the conductive via 6 are made of, for example, copper foil. On the surfaces of the land electrode 3 and the mounting electrode 4, a plating layer made of nickel, gold, tin or the like may be formed in a single layer or in a plurality of layers.

積層型電子部品１００は、低誘電率絶縁体層１ａ〜１ｆの積層方向に透視したとき、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士が重なり、かつ、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士が重なっている。 In the multilayer electronic component 100, when viewed in the stacking direction of the low dielectric constant insulating layers 1a to 1f, the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c overlap each other, and the low dielectric constant insulating material is formed. The electrodes 5 formed on the upper and lower sides of the body layer 1d overlap each other.

しかしながら、積層型電子部品１００においては、低誘電率絶縁体層１ｃ、１ｄの比誘電率が約２と低いため、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士の間、および、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士の間では、極めて小さな浮遊容量しか発生しない。したがって、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士の間、および、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士の間では、クロストークの発生が抑制されている。 However, in the multilayer electronic component 100, since the low dielectric constant insulating layers 1c and 1d have a low relative dielectric constant of about 2, between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c, Further, only a very small stray capacitance is generated between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1d. Therefore, no crosstalk occurs between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c and between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1d. It is suppressed.

なお、本発明の積層型電子部品においては、複数の低誘電率絶縁体層同士を接合する接着剤に、低誘電率絶縁体層よりも比誘電率の高い接着剤を使用することが重要である。なぜなら、上述したとおり、一般に、樹脂においては、誘電率（比誘電率）の低さと、接着性の高さとが、トレードオフの関係にあるため、低誘電率絶縁体層よりも比誘電率の低い接着剤を使用したのでは、低誘電率絶縁体層同士の接合における接着性を向上させることができないからである。 In the laminated electronic component of the present invention, it is important to use an adhesive having a relative dielectric constant higher than that of the low-dielectric-constant insulator layers as the adhesive for joining the plurality of low-dielectric-constant insulator layers. is there. This is because, as described above, in general, in a resin, the low dielectric constant (relative dielectric constant) and the high adhesiveness are in a trade-off relationship, and therefore the relative dielectric constant of the resin is lower than that of the low dielectric constant insulating layer. This is because the use of a low adhesive cannot improve the adhesiveness in joining the low dielectric constant insulating layers to each other.

また、積層型電子部品１００においては、低誘電率絶縁体層１ａ〜１ｆが、低誘電率絶縁体層１ａ〜１ｆよりも比誘電率が高い、エポキシ樹脂を主成分とする接着剤２によって接合されているため、低誘電率絶縁体層１ａ〜１ｆが高い接着力で接合されて、一体化されている。すなわち、上述したとおり、接着剤の主成分である樹脂は、一般に、比誘電率が高いほど接着性が高いからである。したがって、積層型電子部品１００は、完成後に、低誘電率絶縁体層１ａ〜１ｆが剥離してしまうようなことがない。 In the multilayer electronic component 100, the low dielectric constant insulator layers 1a to 1f are joined by the adhesive 2 having an epoxy resin as a main component and having a relative dielectric constant higher than that of the low dielectric constant insulator layers 1a to 1f. Therefore, the low dielectric constant insulating layers 1a to 1f are joined and integrated with a high adhesive force. That is, as described above, the resin that is the main component of the adhesive generally has higher adhesiveness as the relative permittivity is higher. Therefore, in the laminated electronic component 100, the low dielectric constant insulator layers 1a to 1f are not peeled off after the completion.

また、本実施形態においては、低誘電率絶縁体層よりも比誘電率が高い接着剤２は、電極５には形成されていない。これは、電極５に高い誘電率の部材が存在すると、低誘電率絶縁体層の上下両側に形成された電極５同士の間で、クロストークが発生することがあるが、本実施形態のような構成とすれば、そのような虞は低減できるからである。したがって、電極５には接着剤２は形成されていなくてもよい。なお、接着性に関しては、電極５が形成されていない領域において接合を確保すれば、十分な強度を得ることができる。 Further, in the present embodiment, the adhesive 2 having a relative dielectric constant higher than that of the low dielectric constant insulating layer is not formed on the electrode 5. This is because when a member having a high dielectric constant is present in the electrode 5, crosstalk may occur between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer, but as in the present embodiment. With such a configuration, such a risk can be reduced. Therefore, the adhesive 2 may not be formed on the electrode 5. Regarding the adhesiveness, sufficient strength can be obtained by ensuring the bonding in the region where the electrode 5 is not formed.

積層型電子部品１００は、たとえば、次の方法で製造することができる。 The multilayer electronic component 100 can be manufactured, for example, by the following method.

まず、樹脂シートからなる低誘電率絶縁体層１ａ〜１ｆを、それぞれ用意する。 First, the low dielectric constant insulating layers 1a to 1f made of a resin sheet are prepared.

次に、低誘電率絶縁体層１ａ〜１ｆ、それぞれに、導電ビア６を形成するための貫通孔を形成する。貫通孔は、たとえば、レーザー光の照射により形成する。 Next, through holes for forming the conductive vias 6 are formed in each of the low dielectric constant insulator layers 1a to 1f. The through hole is formed, for example, by irradiation with laser light.

次に、低誘電率絶縁体層１ａ〜１ｆ、それぞれの、少なくとも一方の主面上に、銅箔を付着させる。付着は、たとえば、銅箔を低誘電率絶縁体層１ａ〜１ｆの主面上に熱圧着することによっておこなう。この時、銅箔は、上記貫通孔の内壁にも付着され、導電ビア６が形成される。 Next, a copper foil is attached to at least one main surface of each of the low dielectric constant insulating layers 1a to 1f. The adhesion is performed, for example, by thermocompression bonding a copper foil on the main surfaces of the low dielectric constant insulator layers 1a to 1f. At this time, the copper foil is also attached to the inner wall of the through hole to form the conductive via 6.

次に、低誘電率絶縁体層１ａ〜１ｆの主面上に付着された銅箔を、それぞれ所望の形状にエッチングして、ランド電極３、実装用電極４、電極５を形成する。 Next, the copper foils attached to the main surfaces of the low dielectric constant insulator layers 1a to 1f are etched into desired shapes to form the land electrodes 3, the mounting electrodes 4, and the electrodes 5.

次に、ランド電極３、実装用電極４、電極５、導電ビア６が形成された低誘電率絶縁体層１ａ〜１ｆを、接着剤２によって、所望の順番に接合する。 Next, the land electrodes 3, the mounting electrodes 4, the electrodes 5, and the low dielectric constant insulating layers 1 a to 1 f on which the conductive vias 6 are formed are bonded by an adhesive 2 in a desired order.

最後に、ランド電極３、実装用電極４の表面に、必要に応じてめっきを施し、積層型電子部品１００を完成させる。 Finally, the surfaces of the land electrodes 3 and the mounting electrodes 4 are plated as needed to complete the multilayer electronic component 100.

なお、上記においては、便宜上、１つの積層型電子部品１００を製造する場合を示して説明したが、工業的な製造ラインにおいては、個々の低誘電率絶縁体層１ａ〜１ｆがマトリックス状に多数配置されたマザー樹脂シートを用意して、多数の積層型電子部品１００を一括して製造したうえで、完成後に、個々の積層型電子部品１００に分割する場合が多い。 In the above description, the case where one laminated electronic component 100 is manufactured has been described for the sake of convenience. In many cases, the arranged mother resin sheets are prepared, a large number of laminated electronic components 100 are manufactured at once, and after completion, they are divided into individual laminated electronic components 100.

［第２実施形態］
図２に、第２実施形態にかかる積層型電子部品（多層配線基板）２００を示す。図２は、積層型電子部品２００の断面図である。[Second Embodiment]
FIG. 2 shows a multilayer electronic component (multilayer wiring board) 200 according to the second embodiment. FIG. 2 is a sectional view of the multilayer electronic component 200.

第２実施形態にかかる積層型電子部品２００は、第１実施形態にかかる積層型電子部品１００の構成の一部に変更を加えた。具体的には、積層型電子部品１００では、全ての絶縁体層を低誘電率絶縁体層１ａ〜１ｆで形成していたが、積層型電子部品２００では、上側４層の絶縁体層を低誘電率絶縁体層１ａ〜１ｄで形成し、下側５層の絶縁体層を高誘電率絶縁体層１７ａ〜１７ｅで形成した。 In the multilayer electronic component 200 according to the second embodiment, a part of the configuration of the multilayer electronic component 100 according to the first embodiment is modified. Specifically, in the multilayer electronic component 100, all the insulating layers are formed of the low dielectric constant insulating layers 1a to 1f, but in the multilayer electronic component 200, the upper four insulating layers are made low. The dielectric constant insulator layers 1a to 1d were formed, and the lower five insulator layers were formed from the high dielectric constant insulator layers 17a to 17e.

上述したとおり、積層型電子部品２００は、４層の低誘電率絶縁体層１ａ〜１ｄを備えている。低誘電率絶縁体層１ａ〜１ｄは、たとえば、比誘電率が約２のフッ素系樹脂によって作製されている。 As described above, the multilayer electronic component 200 includes the four low dielectric constant insulator layers 1a to 1d. The low dielectric constant insulator layers 1a to 1d are made of, for example, a fluororesin having a relative dielectric constant of about 2.

また、積層型電子部品２００は、５層の高誘電率絶縁体層１７ａ〜１７ｅを備えている。高誘電率絶縁体層１７ａ〜１７ｅは、たとえばセラミックによって作製されており、低誘電率絶縁体層１ａ〜１ｄの比誘電率よりも高い約５の比誘電率を備えている。 Further, the multilayer electronic component 200 includes five high dielectric constant insulator layers 17a to 17e. The high dielectric constant insulator layers 17a to 17e are made of, for example, ceramic, and have a relative dielectric constant of about 5 higher than the relative dielectric constant of the low dielectric constant insulator layers 1a to 1d.

低誘電率絶縁体層１ａ〜１ｄは、低誘電率絶縁体層１ａ〜１ｄよりも比誘電率の高い接着剤２によって接合され、一体化されている。一方、高誘電率絶縁体層１７ａ〜１７ｅは、上述したとおりセラミックにより作製されたものであり、焼成した際に一体化されてセラミック積層体１８が構成されている。そして、低誘電率絶縁体層１ｄの下側主面と、高誘電率絶縁体層１７ａの上側主面（セラミック積層体１８の上側主面）とが、接着剤２によって接合されている。 The low dielectric constant insulating layers 1a to 1d are joined and integrated by an adhesive 2 having a higher relative dielectric constant than the low dielectric constant insulating layers 1a to 1d. On the other hand, the high-dielectric-constant insulator layers 17a to 17e are made of ceramic as described above, and are integrated when fired to form the ceramic laminate 18. Then, the lower main surface of the low dielectric constant insulating layer 1d and the upper main surface of the high dielectric constant insulating layer 17a (the upper main surface of the ceramic laminate 18) are joined by the adhesive 2.

低誘電率絶縁体層１ａの上側主面に、電子部品を実装するための、ランド電極３が形成されている。 A land electrode 3 for mounting an electronic component is formed on the upper main surface of the low dielectric constant insulator layer 1a.

高誘電率絶縁体層１７ｅの下側主面に、積層型電子部品２００を、電子機器の基板などに実装するための、実装用電極１４が形成されている。 On the lower main surface of the high-dielectric-constant insulator layer 17e, the mounting electrode 14 for mounting the laminated electronic component 200 on a substrate of an electronic device or the like is formed.

低誘電率絶縁体層１ｂと低誘電率絶縁体層１ｃとの間、低誘電率絶縁体層１ｃと低誘電率絶縁体層１ｄとの間、および、低誘電率絶縁体層１ｄと高誘電率絶縁体層１７ａとの間に、それぞれ、電極５が形成されている。 Between the low dielectric constant insulating layer 1b and the low dielectric constant insulating layer 1c, between the low dielectric constant insulating layer 1c and the low dielectric constant insulating layer 1d, and between the low dielectric constant insulating layer 1d and the high dielectric constant. The electrode 5 is formed between each of these electrodes and the insulating layer 17a.

低誘電率絶縁体層１ａ〜１ｄには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア６が形成されている。 Each of the low dielectric constant insulator layers 1a to 1d is formed with a conductive via 6 penetrating between the upper and lower main surfaces and electrically connecting the upper and lower main surfaces.

高誘電率絶縁体層１７ｂと高誘電率絶縁体層１７ｃとの間、および、高誘電率絶縁体層１７ｃと高誘電率絶縁体層１７ｄとの間に、それぞれ、電極１５が形成されている。 The electrodes 15 are formed between the high dielectric constant insulating layer 17b and the high dielectric constant insulating layer 17c, and between the high dielectric constant insulating layer 17c and the high dielectric constant insulating layer 17d, respectively. ..

高誘電率絶縁体層１７ａ〜１７ｅには、それぞれ、上下両主面間を貫通して、上下両主面間の電気的接続をはかる導電ビア１６が形成されている。 The high-dielectric-constant insulator layers 17a to 17e are provided with conductive vias 16 penetrating between the upper and lower principal surfaces and establishing electrical connection between the upper and lower principal surfaces.

ランド電極３、電極５、導電ビア６は、たとえば、銅箔によって作製されている。ランド電極３の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。 The land electrode 3, the electrode 5, and the conductive via 6 are made of, for example, copper foil. On the surface of the land electrode 3, a plating layer made of nickel, gold, tin or the like may be formed in a single layer or a plurality of layers.

一方、実装用電極１４、電極１５、導電ビア１６は、たとえば、銅あるいは銀などを主成分とする導体材料によって形成されている。実装用電極１４の表面には、ニッケル、金、錫などからなるめっき層が、単層に、または、複数層に形成される場合がある。 On the other hand, the mounting electrode 14, the electrode 15, and the conductive via 16 are formed of, for example, a conductive material containing copper or silver as a main component. On the surface of the mounting electrode 14, a plating layer made of nickel, gold, tin or the like may be formed in a single layer or in a plurality of layers.

低誘電率絶縁体層１ａ〜１ｄおよび高誘電率絶縁体層１７ａ〜１７ｅの積層方向に透視したとき、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士が重なり、かつ、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士が重なっている。しかしながら、低誘電率絶縁体層１ｃ、１ｄの比誘電率が約２と低いため、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士の間、および、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士の間では、極めて小さな浮遊容量しか発生しない。したがって、低誘電率絶縁体層１ｃの上下両側に形成された電極５同士の間、および、低誘電率絶縁体層１ｄの上下両側に形成された電極５同士の間では、クロストークの発生が抑制されている。 When viewed in the stacking direction of the low dielectric constant insulating layers 1a to 1d and the high dielectric constant insulating layers 17a to 17e, the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c overlap each other, and The electrodes 5 formed on the upper and lower sides of the dielectric constant insulator layer 1d overlap each other. However, since the relative permittivity of the low dielectric constant insulating layers 1c and 1d is as low as about 2, the low dielectric constant insulating layer 1c is formed between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c and the low dielectric constant insulating layer. An extremely small stray capacitance is generated between the electrodes 5 formed on both upper and lower sides of 1d. Therefore, no crosstalk occurs between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1c and between the electrodes 5 formed on the upper and lower sides of the low dielectric constant insulating layer 1d. It is suppressed.

また、低誘電率絶縁体層１ａ〜１ｄおよび高誘電率絶縁体層１７ａ〜１７ｅの積層方向に透視したとき、高誘電率絶縁体層１７ｃの上下両側に形成された電極１５同士が重なっている。高誘電率絶縁体層１７ｃが高い比誘電率を備えているため、高誘電率絶縁体層１７ｃの上下両側に形成された電極１５同士の間には大きな容量が発生する。したがって、電極１５はキャパシタ電極として利用するのに適しており、電極１５同士の間に発生する容量によってキャパシタを構成することができる。 When seen through in the stacking direction of the low dielectric constant insulating layers 1a to 1d and the high dielectric constant insulating layers 17a to 17e, the electrodes 15 formed on the upper and lower sides of the high dielectric constant insulating layer 17c overlap each other. .. Since the high dielectric constant insulating layer 17c has a high relative dielectric constant, a large capacitance is generated between the electrodes 15 formed on both upper and lower sides of the high dielectric constant insulating layer 17c. Therefore, the electrode 15 is suitable for use as a capacitor electrode, and a capacitor can be formed by the capacitance generated between the electrodes 15.

積層型電子部品２００は、たとえば、次の方法で製造することができる。 The multilayer electronic component 200 can be manufactured, for example, by the following method.

まず、高誘電率絶縁体層１７ａ〜１７ｅ（セラミック積層体１８）を作製するための、セラミックグリーンシートを作製する。 First, a ceramic green sheet for producing the high dielectric constant insulator layers 17a to 17e (ceramic laminate 18) is produced.

具体的には、それぞれ所定量のセラミック原料と樹脂材料と有機溶剤とを混合し、混練して、セラミックスラリーを作製する。 Specifically, a predetermined amount of a ceramic raw material, a resin material, and an organic solvent are mixed and kneaded to produce a ceramic slurry.

次に、セラミックスラリーを樹脂フィルム上に塗工し、乾燥させてセラミックグリーンシートを作製する。 Next, the ceramic slurry is applied onto the resin film and dried to produce a ceramic green sheet.

次に、セラミックグリーンシートに、導電ビア１６を形成するための貫通孔を形成する。貫通孔は、たとえば、レーザー光を照射するなどの方法によって形成する。 Next, a through hole for forming the conductive via 16 is formed in the ceramic green sheet. The through hole is formed by, for example, irradiating a laser beam.

次に、セラミックグリーンシートに形成した貫通孔の内部に、導電性ペーストを充填する。 Next, the inside of the through hole formed in the ceramic green sheet is filled with a conductive paste.

次に、セラミックグリーンシートの主面に、必要に応じて、スクリーン印刷などの方法によって導電性ペーストを塗布し、実装用電極１４と電極１５とを形成するための導電性ペーストパターンを形成する。 Next, if necessary, a conductive paste is applied to the main surface of the ceramic green sheet by a method such as screen printing to form a conductive paste pattern for forming the mounting electrodes 14 and the electrodes 15.

次に、セラミックグリーンシートを積層し、加熱しながら上下方向から加圧することによって一体化させ、未焼成セラミック積層体を作製する。 Next, the ceramic green sheets are laminated and integrated by being pressed from above and below while being heated to produce an unfired ceramic laminate.

なお、ここでは、１つの未焼成セラミック積層体を作製する場合を示して説明したが、多数のセラミックグリーンシートがマトリックス状に配置されたマザーセラミックグリーンシートを作製し、マザー未焼成積層体を作製したうえで、マザー未焼成積層体を個々に分割して未焼成セラミック積層体を作製するようにしても良い。 Here, the case where one unfired ceramic laminate is produced has been described, but a mother ceramic green sheet in which a large number of ceramic green sheets are arranged in a matrix is produced to produce a mother unfired laminate. After that, the mother unfired laminate may be divided into individual pieces to produce the unfired ceramic laminate.

次に、未焼成セラミック積層体を所定のプロファイルで焼成して、高誘電率絶縁体層１７ａ〜１７ｅが積層されたセラミック積層体１８を得る。 Next, the unfired ceramic laminated body is fired with a predetermined profile to obtain a ceramic laminated body 18 in which the high dielectric constant insulator layers 17a to 17e are laminated.

次に、セラミック積層体１８の上側主面（高誘電率絶縁体層１７ａ）上に、ランド電極３、電極５、導電ビア６が形成された低誘電率絶縁体層１ａ〜１ｄを、接着剤２によって、所定の順番で接合する。なお、ランド電極３、電極５、導電ビア６が形成された低誘電率絶縁体層１ａ〜１ｄの作製方法については、第１実施形態において説明した。 Next, on the upper main surface (high dielectric constant insulating layer 17a) of the ceramic laminate 18, the low dielectric constant insulating layers 1a to 1d in which the land electrode 3, the electrode 5, and the conductive via 6 are formed are attached with an adhesive. According to step 2, they are joined in a predetermined order. The method of manufacturing the low dielectric constant insulator layers 1a to 1d in which the land electrode 3, the electrode 5, and the conductive via 6 are formed has been described in the first embodiment.

最後に、ランド電極３、実装用電極１４の表面に、必要に応じてめっきを施し、積層型電子部品２００を完成させる。 Finally, the surfaces of the land electrodes 3 and the mounting electrodes 14 are plated as necessary to complete the laminated electronic component 200.

［第３実施形態］
図３に、第３実施形態にかかる積層型電子部品モジュール３００を示す。ただし、図３は、積層型電子部品モジュール３００の断面図である。[Third Embodiment]
FIG. 3 shows a multilayer electronic component module 300 according to the third embodiment. However, FIG. 3 is a cross-sectional view of the multilayer electronic component module 300.

積層型電子部品モジュール３００は、第１実施形態にかかる積層型電子部品（多層配線基板）１００の上側主面に形成されたランド電極３に、はんだ２９によって、電子部品３０を実装したものからなる。 The multilayer electronic component module 300 is formed by mounting the electronic component 30 with the solder 29 on the land electrode 3 formed on the upper main surface of the multilayer electronic component (multilayer wiring substrate) 100 according to the first embodiment. ..

このように、本発明の積層型電子部品に、別の電子部品を実装することによって、積層型電子部品モジュールを作製することができる。 Thus, by mounting another electronic component on the multilayer electronic component of the present invention, a multilayer electronic component module can be manufactured.

以上、第１実施形態にかかる積層型電子部品（多層配線基板）１００、第２実施形態にかかる積層型電子部品（多層配線基板）２００、および、第３実施形態にかかる積層型電子部品モジュール３００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。 As described above, the multilayer electronic component (multilayer wiring board) 100 according to the first embodiment, the multilayer electronic component (multilayer wiring board) 200 according to the second embodiment, and the multilayer electronic component module 300 according to the third embodiment. I explained. However, the present invention is not limited to the contents described above, and various modifications can be made in accordance with the spirit of the invention.

たとえば、積層型電子部品１００では低誘電率絶縁体層１ａ〜１ｆにフッ素系樹脂を使用し、２００では低誘電率絶縁体層１ａ〜１ｄにフッ素系樹脂を使用したが、低誘電率絶縁体層の材質はフッ素系樹脂には限定されず、イミド系樹脂など、他の比誘電率の低い材質を使用しても良い。 For example, in the multilayer electronic component 100, the low dielectric constant insulator layers 1a to 1f are made of fluorine resin, and in the low dielectric constant insulator layers 1a to 1d of 200, fluorine resin is used. The material of the layer is not limited to the fluorocarbon resin, and other materials having a low relative dielectric constant such as an imide resin may be used.

また、積層型電子部品１００では６層の低誘電率絶縁体層１ａ〜１ｆ、積層型電子部品２００では４層の低誘電率絶縁体層１ａ〜１ｄおよび５層の高誘電率絶縁体層１７ａ〜１７ｅを形成したが、縁体層の層数は任意であり、適宜、増減することができる。 Further, the laminated electronic component 100 has six low dielectric constant insulator layers 1a to 1f, and the laminated electronic component 200 has four low dielectric constant insulator layers 1a to 1d and five high dielectric constant insulator layers 17a. However, the number of layers of the edge layer is arbitrary and can be increased or decreased as appropriate.

１ａ〜１ｆ・・・低誘電率絶縁体層
２・・・接着剤
３・・・ランド電極
４、１４・・・実装用電極
５、１５・・・電極
６、１６・・・導電ビア
１７ａ〜１７ｅ・・・高誘電率絶縁体層
１８・・・セラミック積層体
２９・・・はんだ
３０・・・電子部品
１００、２００・・・積層型電子部品（多層配線基板）
３００・・・積層型電子部品モジュール1a to 1f... Low dielectric constant insulating layer 2... Adhesive 3... Land electrodes 4, 14... Mounting electrodes 5, 15... Electrodes 6, 16... Conductive vias 17a... 17e... High-dielectric-constant insulator layer 18... Ceramic laminate 29... Solder 30... Electronic components 100, 200... Laminated electronic components (multilayer wiring board)
300: Multilayer electronic component module

Claims (12)

積層された複数の絶縁体層を備え、
前記絶縁体層の少なくとも１層は低誘電率絶縁体層であり、
前記低誘電率絶縁体層は、当該低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する他の低誘電率絶縁体層と接合され、
接合された前記低誘電率絶縁体層同士の間に電極が形成され、
比誘電率の高い前記接着剤による、前記低誘電率絶縁体層同士の接合が、前記電極が形成されていない領域においておこなわれている、
積層型電子部品。 Comprising a plurality of laminated insulator layers,
At least one of said insulator layers is a low dielectric constant insulator layer,
The low-dielectric insulating layer, the adhesive having high relative dielectric constant than the low-dielectric insulating layer, is engaged against the other low dielectric constant insulator layer adjacent to the stacking direction,
An electrode is formed between the joined low dielectric constant insulator layers,
The bonding of the low dielectric constant insulating layers by the adhesive having a high relative dielectric constant is performed in a region where the electrodes are not formed,
Multilayer electronic components. 積層された複数の絶縁体層を備え、Comprising a plurality of laminated insulator layers,
前記絶縁体層の少なくとも１層は低誘電率絶縁体層であり、At least one of said insulator layers is a low dielectric constant insulator layer,
前記低誘電率絶縁体層は、当該低誘電率絶縁体層よりも比誘電率の高い接着剤によって、積層方向に隣接する当該低誘電率絶縁体層よりも比誘電率の高い高誘電率絶縁体層と接合され、The low-dielectric-constant insulator layer is made of an adhesive having a higher relative dielectric constant than the low-dielectric-constant insulator layer, and has a high-dielectric-constant insulation having a higher relative dielectric constant than the low-dielectric-constant insulator layer adjacent in the stacking direction. Joined with body layers,
接合された前記低誘電率絶縁体層と前記高誘電率絶縁体層との間に電極が形成され、An electrode is formed between the low dielectric constant insulator layer and the high dielectric constant insulator layer that are joined,
比誘電率の高い前記接着剤による、前記低誘電率絶縁体層と前記高誘電率絶縁体層との接合が、前記電極が形成されていない領域においておこなわれている、Bonding of the low dielectric constant insulator layer and the high dielectric constant insulator layer by the adhesive having a high relative dielectric constant is performed in a region where the electrode is not formed,
積層型電子部品。Multilayer electronic components. 前記接着剤による接合が、前記電極が形成されている領域ではおこなわれず、前記電極が形成されていない領域においてのみおこなわれている、The bonding by the adhesive is not performed in the region where the electrode is formed, and is performed only in the region where the electrode is not formed,
請求項１または２に記載された積層型電子部品。The multilayer electronic component according to claim 1. 接合された前記低誘電率絶縁体層同士の間に、２つの前記電極が形成され、２つの前記電極同士の間の距離が、前記低誘電率絶縁体層の厚みよりも大きい、The two electrodes are formed between the joined low dielectric constant insulating layers, and the distance between the two electrodes is larger than the thickness of the low dielectric constant insulating layer.
請求項１に記載された積層型電子部品。The multilayer electronic component according to claim 1. 接合された前記低誘電率絶縁体層と前記高誘電率絶縁体層との間に、２つの前記電極が形成され、２つの前記電極同士の間の距離が、前記低誘電率絶縁体層の厚みよりも大きい、The two electrodes are formed between the low dielectric constant insulating layer and the high dielectric constant insulating layer that are joined, and the distance between the two electrodes is determined by the distance between the two low dielectric constant insulating layers. Greater than thickness,
請求項２に記載された積層型電子部品。The multilayer electronic component according to claim 2. 前記低誘電率絶縁体層の比誘電率が、３．５以下である、
請求項１ないし５のいずれか１項に記載された積層型電子部品。 The relative dielectric constant of the low dielectric constant insulating layer is 3.5 or less,
The laminated electronic component according to claim 1 . 前記低誘電率絶縁体層の比誘電率が、３．０以下である、
請求項６に記載された積層型電子部品。 The relative dielectric constant of the low dielectric constant insulator layer is 3.0 or less,
The multilayer electronic component according to claim 6 . 前記低誘電率絶縁体層が樹脂によって作製された、
請求項１ないし７のいずれか１項に記載された積層型電子部品。 The low dielectric constant insulator layer is made of resin,
Multilayer electronic component according to any one of claims 1 to 7. 前記樹脂がフッ素系樹脂である、
請求項８に記載された積層型電子部品。 The resin is a fluororesin,
The multilayer electronic component according to claim 8 . 前記高誘電率絶縁体層がセラミックによって作製された、
請求項２または５に記載された積層型電子部品。 The high dielectric constant insulator layer is made of ceramic,
The multilayer electronic component according to claim 2 . 前記低誘電率絶縁体層の前記電極が形成された面と反対側の面に第２の電極が形成され、前記絶縁体層の積層方向に透視したとき、前記電極と前記第２の電極とが少なくとも部分的に重なっている、
請求項１ないし１０のいずれか１項に記載された積層型電子部品。 A second electrode is formed on the surface of the low dielectric constant insulating layer opposite to the surface on which the electrode is formed, and when seen through in the stacking direction of the insulating layers, the electrode and the second electrode Overlap at least partially,
The laminated electronic component according to any one of claims 1 to 10 . 請求項１ないし１１のいずれか１項に記載された積層型電子部品に、他の電子部品が実装された積層型電子部品モジュール。 A laminated electronic component module in which another electronic component is mounted on the laminated electronic component according to any one of claims 1 to 11 .
JP2019509748A 2017-03-27 2018-03-25 Multi-layer electronic component and multi-layer electronic component module Active JP6750728B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017061983 2017-03-27
JP2017061983 2017-03-27
PCT/JP2018/011950 WO2018181077A1 (en) 2017-03-27 2018-03-25 Laminated-type electronic component and laminated-type electronic component module

Publications (2)

Publication Number Publication Date
JPWO2018181077A1 JPWO2018181077A1 (en) 2020-02-06
JP6750728B2 true JP6750728B2 (en) 2020-09-02

Family

ID=63677378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509748A Active JP6750728B2 (en) 2017-03-27 2018-03-25 Multi-layer electronic component and multi-layer electronic component module

Country Status (2)

Country Link
JP (1) JP6750728B2 (en)
WO (1) WO2018181077A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160953A (en) * 1985-01-09 1986-07-21 Nec Corp Semiconductor ic
JP2817947B2 (en) * 1989-05-11 1998-10-30 ジャパンゴアテックス株式会社 Adhesive sheet for multilayer printed circuit board
JPH11205012A (en) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp High frequency circuit
JP2001144452A (en) * 1999-11-15 2001-05-25 Nec Corp Multilayered printed board
JP2004363425A (en) * 2003-06-06 2004-12-24 Hitachi Ltd Passive element incorporating board
KR100881182B1 (en) * 2006-11-21 2009-02-05 삼성전자주식회사 De-coupling capacitor formed between wafers, wafer stack package comprising the same capacitor, and method of fabricating the same package

Also Published As

Publication number Publication date
WO2018181077A1 (en) 2018-10-04
JPWO2018181077A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US8178191B2 (en) Multilayer wiring board and method of making the same
CN106332474B (en) Rigid flexible substrate and method for manufacturing same
TWI466607B (en) Printed circuit board having buried component and method for manufacturing same
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP5526276B1 (en) Component-embedded substrate, manufacturing method thereof, and mounting body
EP2577724B1 (en) Method of manufacturing printed circuit board
US10051740B2 (en) Wiring substrate and method for manufacturing same
TWI466606B (en) Printed circuit board having buried component and method for manufacturing same
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
US9265146B2 (en) Method for manufacturing a multi-layer circuit board
KR101516531B1 (en) Circuit board, and manufacturing method for circuit board
WO2015076121A1 (en) Multilayer wiring substrate and probe card provided therewith
WO2013141339A1 (en) Multilayer wiring board and method for manufacturing same
JP6750728B2 (en) Multi-layer electronic component and multi-layer electronic component module
TWI599290B (en) Printed circuit board with embeded electronic component and method for manufacturing same
TWI477214B (en) Printed circuit board having buried component and method for manufacturing same
JPH0794868A (en) Multilayered wiring board and its manufacture
KR101138542B1 (en) Manufactory method for multi-layer printed circuit board
JP2015185550A (en) Multilayer high-frequency substrate, and antenna device
JP3945316B2 (en) Multilayer wiring board and manufacturing method thereof
JP2009289789A (en) Printed wiring board with built-in component and its manufacturing method
CN210157483U (en) Multilayer substrate
JP5913535B1 (en) Component built-in substrate and manufacturing method thereof
JP2009129933A (en) Multilayer printed wiring board and method of manufacturing the same
JP2011044523A (en) Resin multilayer substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150