JP6740882B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP6740882B2 JP6740882B2 JP2016234095A JP2016234095A JP6740882B2 JP 6740882 B2 JP6740882 B2 JP 6740882B2 JP 2016234095 A JP2016234095 A JP 2016234095A JP 2016234095 A JP2016234095 A JP 2016234095A JP 6740882 B2 JP6740882 B2 JP 6740882B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reference voltage
- node
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
またクランプ回路は、第1電源線と第2電源線との間に直列接続された第1抵抗、ダイオード、及び第2抵抗と、第1抵抗とダイオードとの間の共通接続ノードを制御端子に接続すると共に2つの通電端子間を前記第1電源線の電圧供給ノードと基準電圧ノードとの間に接続してなる第1トランジスタと、第2トランジスタ、及び第3トランジスタを組み合わせて構成されるインバーティッドダーリントン回路とを備える。
第2トランジスタは、第2抵抗とダイオードとの間の共通接続ノードに制御端子を接続すると共に、基準電圧ノードと第3トランジスタの制御端子との間に2つの通電端子間を接続するように構成されている。第3トランジスタは、基準電圧ノードと第2電源線との間に2つの通電端子間を接続するように構成されている。
インバーティッドダーリントン回路を適用することで増幅率を向上することができ、単体のトランジスタを採用した場合と比較しても高周波領域における特性を改善できる。
図1から図7は第1実施形態における説明図を示している。図1は車両内のネットワーク構成の一部を示しており、図2は回路装置の電気的構成例を示している。図1に示すように、例えば車両内には複数の電子制御装置(以下ECUと称す)1、2が設けられており、これらのECU1、2は、一対のバス通信線(信号線相当)3により接続されており、例えばCAN(Controller Area Network)などに準拠した通信規格を用いて互いに通信可能になっている。なお、図示していないが、バス通信線3は端部を終端抵抗で接続して構成されている。なお、説明の簡単化のため、2つのECU1、2がバス通信線3により接続されている形態を示しているが、スター型、リング型、ライン型の様々な接続形態に適用できる。
本実施形態によれば、一対のバス通信線3を通じて伝送される信号を端子4a,4bに入力すると、圧縮回路6はこの信号をコンパレータ5の同相入力範囲内となるように圧縮する。他方、基準電圧回路7は基準電圧を生成し基準電圧ノードNAに出力する。このとき、クランプ回路9が、基準電圧ノードNAの電圧をコンパレータ5の同相入力範囲にある所定範囲Vt1+Vt2でクランプする。このため、たとえ数MHz〜10MHz程度の高周波ノイズが端子4a,4bに同相入力されたとしても、この高周波ノイズによる影響を抑制でき、ノイズに対する耐性を高めることができる。
図8は第2実施形態の追加説明図を示している。第2実施形態においては、クランプ回路の別の構成例を説明する。ECU1、2は図8に示す回路装置204を備えており、回路装置204はクランプ回路209を備える。回路装置204のその他の構成は、回路装置4と同様であるためその説明を省略する。
図9は第3実施形態の追加説明図を示している。第3実施形態においても、クランプ回路の別の構成例を説明する。ECU1、2は図9に示す回路装置304を備えており、この回路装置304はクランプ回路309を備える。クランプ回路309は、抵抗18、20、NPNトランジスタ22、PNPトランジスタ23と共に、ダイオード接続されたNPNトランジスタ25、ダイオード接続されたPNPトランジスタ26を備える。電源電圧VCCの電圧供給ノードとグランドノードとの間には、抵抗18と、ダイオード接続されたNPNトランジスタ25と、ダイオード接続されたPNPトランジスタ26と、抵抗20と、が直列接続されている。NPNトランジスタ25のベースコレクタ共通接続ノードはNPNトランジスタ22のベースに接続されており、PNPトランジスタ26のベースコレクタ共通接続ノードはPNPトランジスタ23のベースに接続されている。
図10は第4実施形態の追加説明図を示している。第4実施形態は、スタンバイモード、すなわち低電流動作に対応可能にした構成例を示す。この回路装置404は、第2実施形態に示した回路装置204をベースとした構成を示している。この回路装置404は、制御回路30により制御可能な複数のスイッチ31〜35をさらに備えている。これらのスイッチ31〜35は例えばMOSトランジスタを用いたスイッチにより構成されている。
図11は第5実施形態の追加説明図を示している。第5実施形態はクランプ回路の別の構成例を説明する。ECU1、2は回路装置504を備えており、この回路装置504はクランプ回路509を備える。回路装置504のその他の構成は、回路装置4と同様であるためその説明を省略する。
図12は第6実施形態の追加説明図を示している。第6実施形態もまたクランプ回路の別の構成例を説明する。ECU1、2は図12に示す回路装置604を備えており、回路装置604はクランプ回路609を備える。回路装置604のその他の構成は、回路装置4と同様であるためその説明を省略する。
図13は第7実施形態の追加説明図を示している。第7実施形態もまたクランプ回路の別の構成例を説明する。ECU1、2は回路装置704を備え、回路装置704はクランプ回路709を備える。このクランプ回路709は、ダイオード40、41とコンデンサ42とを備えて構成される。
図14は第8実施形態の追加説明図を示している。前述実施形態に示したクランプ回路(例えば209)が安定した基準電圧を生成できるときには、例えば回路装置204から基準電圧回路7を削除して構成しても良い。このため、図14の回路装置804のように構成しても良い。
図15は第9実施形態の追加説明図を示している。第9実施形態は、例えば図2記載のPNPトランジスタ23に代えて、インバーティッドダーリントン回路43を適用した形態を示している。この図15は、第2実施形態で説明したクランプ回路209に代わるクランプ回路909の構成例を示している。
本発明は前述実施形態の構成に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述した複数の実施形態を組み合わせて構成しても良い。また、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において、考え得るあらゆる態様も実施形態と見做すことが可能である。
Claims (3)
- 一対の信号線(3)を通じて伝送される電圧を入力する一対の入力部(4a、4b)と、
所定の同相入力範囲の特性で動作するコンパレータ(5)と、
前記一対の入力部の間の電圧を圧縮する直列接続された複数の抵抗を備え、前記一対の入力部に入力された電圧を前記コンパレータの同相入力範囲内となるように圧縮して前記コンパレータに入力させる圧縮回路(6)と、
基準電圧回路(7)により生成される基準電圧が出力される前記複数の抵抗間の基準電圧ノードに接続され、前記基準電圧ノードの電圧を同相入力範囲にある所定範囲でクランプするクランプ回路(909)と、を備え、
前記クランプ回路(909)は、
第1電源線と第2電源線との間に直列接続された第1抵抗(18)、ダイオード(24)、及び、第2抵抗(20)と、
前記第1抵抗と前記ダイオードとの間の共通接続ノードを制御端子に接続すると共に2つの通電端子間を前記第1電源線の電圧供給ノードと前記基準電圧ノードとの間に接続してなる第1トランジスタ(22)と、
第2トランジスタ(44)、及び第3トランジスタ(47)を組み合わせて構成されるインバーティッドダーリントン回路(43)と、を備え、
前記第2トランジスタは、前記第2抵抗と前記ダイオードとの間の共通接続ノードに制御端子を接続すると共に、前記基準電圧ノードと前記第3トランジスタの制御端子との間に2つの通電端子間を接続するように構成され、
前記第3トランジスタは、前記基準電圧ノードと前記第2電源線との間に2つの通電端子間を接続するように構成されている回路装置。 - 前記クランプ回路(909)は、前記基準電圧回路(7、407)と別体で構成されている請求項1記載の回路装置。
- 前記第1電源線と前記第1抵抗(18)との間に接続されたスイッチ(933)と、
前記第2抵抗(20)と前記第2電源線との間に接続されたスイッチ(934)と、を備える請求項1または2記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234095A JP6740882B2 (ja) | 2016-12-01 | 2016-12-01 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234095A JP6740882B2 (ja) | 2016-12-01 | 2016-12-01 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018093333A JP2018093333A (ja) | 2018-06-14 |
JP6740882B2 true JP6740882B2 (ja) | 2020-08-19 |
Family
ID=62563830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016234095A Active JP6740882B2 (ja) | 2016-12-01 | 2016-12-01 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6740882B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7240349B2 (ja) * | 2020-03-19 | 2023-03-15 | 株式会社東芝 | 半導体回路及びブリッジ回路 |
-
2016
- 2016-12-01 JP JP2016234095A patent/JP6740882B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018093333A (ja) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8928307B2 (en) | Signal detection circuit, method and system | |
JP5897038B2 (ja) | プリエンファシスを備えた電圧モードドライバ | |
US10790794B1 (en) | Methods and apparatus for an interface | |
WO2018020783A1 (ja) | リンギング抑制回路 | |
US9270505B2 (en) | Communication system | |
US10419071B2 (en) | Ringing suppression circuit | |
CN107710621B (zh) | 信号传输电路 | |
JP6740882B2 (ja) | 回路装置 | |
CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
JP2011119909A (ja) | 受信処理装置及び通信装置 | |
US20160149492A1 (en) | Voltage adjusting apparatus | |
TWI612771B (zh) | 具有用於傳輸信號之可組態可變供應電壓之介面電路 | |
US20140306684A1 (en) | Voltage converting device | |
JP7200850B2 (ja) | 回路装置 | |
JP5895726B2 (ja) | 受信回路装置 | |
JP2011155497A (ja) | レベルシフト回路 | |
JP5955428B1 (ja) | シュミットトリガ回路および半導体装置、並びに車両用発電機の発電制御装置 | |
JP6852719B2 (ja) | 信号出力回路 | |
US8754673B1 (en) | Adaptive reference voltage generators that support high speed signal detection | |
WO2016171551A1 (en) | Phantom power supply for microphone | |
JP2019092032A (ja) | 通信装置 | |
JP6952493B2 (ja) | 通信システムおよび中継装置 | |
RU2012137383A (ru) | Приемник в шинном узле шинной сети | |
US20200161986A1 (en) | Low voltage drop rectifier | |
US20110291747A1 (en) | Voltage generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6740882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |