JP6739893B2 - Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device - Google Patents

Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device Download PDF

Info

Publication number
JP6739893B2
JP6739893B2 JP2014195232A JP2014195232A JP6739893B2 JP 6739893 B2 JP6739893 B2 JP 6739893B2 JP 2014195232 A JP2014195232 A JP 2014195232A JP 2014195232 A JP2014195232 A JP 2014195232A JP 6739893 B2 JP6739893 B2 JP 6739893B2
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor element
semiconductor
active surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014195232A
Other languages
Japanese (ja)
Other versions
JP2016066726A (en
Inventor
正也 鳥羽
正也 鳥羽
蔵渕 和彦
和彦 蔵渕
藤本 大輔
大輔 藤本
野村 豊
豊 野村
裕介 渡瀬
裕介 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014195232A priority Critical patent/JP6739893B2/en
Publication of JP2016066726A publication Critical patent/JP2016066726A/en
Application granted granted Critical
Publication of JP6739893B2 publication Critical patent/JP6739893B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Reinforced Plastic Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体封止用部材並びにその部材を用いた半導体装置の製造方法及び半導体装置に関する。より詳しくは、小型化及び薄型化の要求が高いウェハレベルの半導体装置の製造方法に関する。 The present invention relates to a semiconductor sealing member, a semiconductor device manufacturing method using the member, and a semiconductor device. More specifically, the present invention relates to a method of manufacturing a semiconductor device at a wafer level, which is highly required to be small and thin.

電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのウェハレベルの半導体装置や、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態が開発されている。更に今後、半導体装置の小型化及び薄型化が一層進むと予想される。 As electronic devices have become more sophisticated, semiconductor devices have become smaller and thinner. In recent years, there has been no end to the miniaturization of semiconductor devices, and mounting forms such as wafer-level semiconductor devices that are about the same size as semiconductor elements and package-on-package that stacks semiconductor devices on top of semiconductor devices have been developed. There is. Furthermore, it is expected that the size and thickness of semiconductor devices will be further reduced in the future.

ところで、ウェハレベルの半導体装置は、ウェハ上に再配線層を形成し、はんだボール等の外部接続用端子を設けた後、ダイシングによって個片化することで製造されている。このような方法において、端子数が数10ピンから100ピン程度の場合は、ウェハ上にはんだボールなどの外部接続用端子を設けることが可能である。 By the way, a wafer-level semiconductor device is manufactured by forming a rewiring layer on a wafer, providing external connection terminals such as solder balls, and then dicing into individual pieces. In such a method, when the number of terminals is several tens to 100 pins, it is possible to provide external connection terminals such as solder balls on the wafer.

しかしながら、半導体素子の微細化が進展し、端子数が100ピン以上に増加してくると、ウェハ上のみに再配線層を形成し、外部接続用端子を設けることが難しくなる。無理に外部接続用端子を設けた場合、端子間のピッチが狭くなるとともに、端子高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、つまりは外部接続端子数の増加への対応が求められている。 However, as miniaturization of semiconductor elements progresses and the number of terminals increases to 100 pins or more, it becomes difficult to form a rewiring layer only on a wafer and provide external connection terminals. If the external connection terminals are forcibly provided, the pitch between the terminals becomes narrower and the terminal height becomes lower, which makes it difficult to secure the connection reliability after the semiconductor device is mounted. Therefore, it is required to cope with the miniaturization of semiconductor elements, that is, the increase in the number of external connection terminals.

最近では、ウェハを所定サイズに個片化し、再配線することで、半導体素子の外側にも外部接続用端子を設けることができる半導体装置の製造方法が提案されている(例えば、特許文献1〜3参照)。 Recently, there has been proposed a method of manufacturing a semiconductor device in which an external connection terminal can be provided outside a semiconductor element by dividing a wafer into pieces of a predetermined size and rewiring (for example, Patent Documents 1 to 1). 3).

他方で、小型化及び薄型化された半導体素子の加工性の向上を図る観点から、複数の半導体素子をプラスチックで封止した成型体を用いる方法が提案されている(例えば、特許文献4参照)。 On the other hand, a method of using a molded body in which a plurality of semiconductor elements are sealed with plastic has been proposed from the viewpoint of improving the workability of a semiconductor element that has been made smaller and thinner (see, for example, Patent Document 4). ..

特許第3616615号公報Japanese Patent No. 3616615 特開2001−244372号公報JP, 2001-244372, A 特開2001−127095号公報JP 2001-127095 A 米国特許出願公開第2007/205513号明細書U.S. Patent Application Publication No. 2007/205513

特許文献1〜3に記載されている方法は、ウェハ上に再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。 The methods described in Patent Documents 1 to 3 can secure a wider rewiring region than rewiring on a wafer, and can cope with the increase in the number of pins of semiconductor elements.

他方、特許文献4に記載されている方法は、小型化及び薄型化が進む半導体装置の生産性の向上が期待される。 On the other hand, the method described in Patent Document 4 is expected to improve the productivity of semiconductor devices that are becoming smaller and thinner.

しかしながら、本発明者らが上記技術の組み合わせについて検討したところ、半導体装置の小型化及び薄型化、並びに半導体素子の微細化に十分対応するためには、改善すべき課題があることを見出した。 However, the present inventors have studied the combination of the above techniques, and have found that there is a problem to be solved in order to sufficiently cope with miniaturization and thinning of semiconductor devices and miniaturization of semiconductor elements.

まず、上記従来技術を組み合わせた半導体装置の製造方法について、図面を参照しつつ説明する。図1〜3は、上記に係る製造方法の一例を説明するための模式端面図である。図3(n)に示される半導体装置20が、下記の工程を経て得られる。 First, a method of manufacturing a semiconductor device, which is a combination of the above-mentioned conventional techniques, will be described with reference to the drawings. 1 to 3 are schematic end views for explaining an example of the manufacturing method according to the above. The semiconductor device 20 shown in FIG. 3N is obtained through the following steps.

支持体の片側に仮固定用フィルムを貼り合せて、仮固定層2(仮固定用フィルム)が設けられた支持体1を用意する(図1(a)参照)。次いで、半導体素子3を所定の間隔で半導体素子の能動面(表面;回路が形成された面)が仮固定層2に貼り合わさるように配置し、仮固定する(図1(b)参照)。次いで、半導体素子3を覆うように封止材で封止し、第1の絶縁層4を形成する(図1(c)参照)。封止後、所定の温度及び時間で封止材を加熱し、後硬化を行う。次いで、所定温度に設定されたホットプレート上に載せ、支持体を取り外す(図1(d)参照)。次いで、仮固定用フィルム2をはく離し、半導体素子の能動面(表面)を露出させる(図1(e)参照)。 A temporary fixing film is attached to one side of the support to prepare the support 1 provided with the temporary fixing layer 2 (temporary fixing film) (see FIG. 1A). Next, the semiconductor elements 3 are arranged at predetermined intervals so that the active surfaces (surfaces; surfaces on which circuits are formed) of the semiconductor elements are bonded to the temporary fixing layer 2 and temporarily fixed (see FIG. 1B). Then, the semiconductor element 3 is sealed with a sealing material so as to cover the semiconductor element 3 to form the first insulating layer 4 (see FIG. 1C). After encapsulation, the encapsulant is heated at a predetermined temperature for a predetermined time to perform post-curing. Then, it is placed on a hot plate set to a predetermined temperature and the support is removed (see FIG. 1(d)). Then, the temporary fixing film 2 is peeled off to expose the active surface (front surface) of the semiconductor element (see FIG. 1E).

次いで、半導体素子の能動面に、例えば、塗布型の感光性樹脂組成物をスピンコートし、所定温度に設定されたホットプレート上で乾燥させて、第2の絶縁層5を形成する(図2(f)参照)。次いで、所定の箇所を露光・現像処理し、オーブンで後硬化することにより、半導体素子の能動面にまで至る開口を有する第2の絶縁層5’を設ける(図2(g)参照)。次いで、第2の絶縁層5’上に、スパッタによりシード層6を形成する(図2(h)参照)。次いで、シード層6上に回路形成用レジストをラミネートし、所定の箇所を露光、現像処理し、レジストパターン7を形成する(図2(i)参照)。次いで、電気めっき法により配線パターン8を形成する(図2(j)参照)。 Then, for example, a coating type photosensitive resin composition is spin-coated on the active surface of the semiconductor element and dried on a hot plate set to a predetermined temperature to form a second insulating layer 5 (FIG. 2). (See (f)). Next, a predetermined portion is exposed and developed, and post-cured in an oven to provide a second insulating layer 5'having an opening reaching the active surface of the semiconductor element (see FIG. 2(g)). Next, the seed layer 6 is formed on the second insulating layer 5'by sputtering (see FIG. 2H). Next, a resist for forming a circuit is laminated on the seed layer 6, and a predetermined portion is exposed and developed to form a resist pattern 7 (see FIG. 2(i)). Next, the wiring pattern 8 is formed by electroplating (see FIG. 2(j)).

次いで、はく離液によりレジストパターン7を除去する(図3(k)参照)。次いで、シード層6の配線パターンが設けられている以外の部分をエッチングにより除去する(図3(l)参照)。次いで、第2の絶縁層5’及び配線パターン8上に、感光性樹脂組成物を再度スピンコートし、所定温度(例えば80℃程度)に設定されたホットプレート上で乾燥させ、所定の箇所を露光・現像処理し、オーブンで後硬化することにより、配線パターンにまで至る開口を有する第3の絶縁層9を形成する(図3(m)参照)。次いで、第3の絶縁層9の開口部にはんだボールをリフロー搭載し、ダイシング個片化することで、半導体装置20が作製される(図3(n)参照)。 Then, the resist pattern 7 is removed by a peeling liquid (see FIG. 3(k)). Next, the portion of the seed layer 6 other than the portion provided with the wiring pattern is removed by etching (see FIG. 3(l)). Next, the photosensitive resin composition is spin-coated again on the second insulating layer 5′ and the wiring pattern 8 and dried on a hot plate set to a predetermined temperature (for example, about 80° C.), and a predetermined portion is formed. The third insulating layer 9 having an opening reaching the wiring pattern is formed by performing exposure/development processing and post-curing in an oven (see FIG. 3(m)). Next, the solder balls are reflow-mounted in the openings of the third insulating layer 9 and diced into individual pieces, whereby the semiconductor device 20 is manufactured (see FIG. 3(n)).

このような方法で製造された半導体装置は、半導体素子の受動面(裏面)が封止されているため、特に、加熱が伴う工程において反りが生じ易く、更なる薄型化への対応が困難であることが判明した。 In the semiconductor device manufactured by such a method, since the passive surface (back surface) of the semiconductor element is sealed, warping is likely to occur particularly in the process involving heating, and it is difficult to further reduce the thickness. It turned out to be.

本発明は、上記課題に鑑みてなされたものであり、反りの発生を抑制することができ、半導体装置の薄型化を図ることを可能とする半導体封止用部材、並びにそれを用いる半導体装置の製造方法及び半導体装置を提供することを目的とする。 The present invention has been made in view of the above problems, and it is possible to suppress the occurrence of warpage, and to achieve a thin semiconductor device, a semiconductor sealing member, and a semiconductor device using the same. It is an object to provide a manufacturing method and a semiconductor device.

上記課題を解決するため、本発明は、ガラスクロスに熱硬化性樹脂組成物を含浸させてなる、半導体封止用部材を提供する。 In order to solve the above problems, the present invention provides a semiconductor encapsulating member obtained by impregnating glass cloth with a thermosetting resin composition.

本発明はまた、仮固定層が設けられた支持体に、能動面及び該能動面とは反対側に受動面を有する半導体素子を1つ以上、仮固定層と半導体素子の能動面とが貼り合わさるように仮固定する工程(I)と、
仮固定された上記半導体素子を、上記本発明に係る半導体封止用部材で封止して、上記半導体素子の受動面側を覆う第1の絶縁層を形成する工程(II)と、
上記半導体素子及び該半導体素子を封止する上記第1の絶縁層から、上記支持体及び上記仮固定層をはく離して、能動面が露出した上記半導体素子及び該半導体素子を封止する上記第1の絶縁層を得る工程(III)と、
能動面が露出した上記半導体素子及び該半導体素子を封止する上記第1の絶縁層の能動面側に、上記半導体素子の能動面にまで至る開口を有する第2の絶縁層を形成する工程(IV)と、
上記半導体素子の能動面の一部及び上記第2の絶縁層上に、シード層を形成する工程(V)と、
上記シード層上に、配線パターンを形成する工程(VI)と、
上記シード層の上記配線パターンが設けられている以外の部分を除去する工程(VII)と、
上記配線パターン及び上記第2の絶縁層上に、上記配線パターンにまで至る開口を有する第3の絶縁層を形成する工程(VIII)と、
上記開口に、外部接続用端子を形成する工程(IX)と、
を備える半導体装置の製造方法を提供する。
According to the present invention, one or more semiconductor elements having an active surface and a passive surface on the side opposite to the active surface are attached to a support provided with the temporary fixing layer, and the temporary fixing layer and the active surface of the semiconductor element are attached to the support. A step (I) of temporarily fixing so as to fit together,
A step (II) of sealing the temporarily fixed semiconductor element with the semiconductor sealing member according to the present invention to form a first insulating layer covering the passive surface side of the semiconductor element;
The semiconductor element and the first insulating layer that seals the semiconductor element are separated from the support and the temporary fixing layer, and the semiconductor element having an active surface exposed and the semiconductor element that seals the semiconductor element A step (III) of obtaining an insulating layer of 1.
A step of forming a second insulating layer having an opening reaching the active surface of the semiconductor element on the active surface side of the semiconductor element having the exposed active surface and the first insulating layer sealing the semiconductor element ( IV),
A step (V) of forming a seed layer on a part of the active surface of the semiconductor element and on the second insulating layer;
A step (VI) of forming a wiring pattern on the seed layer,
A step (VII) of removing a portion of the seed layer other than the portion where the wiring pattern is provided,
Forming a third insulating layer having an opening reaching the wiring pattern on the wiring pattern and the second insulating layer (VIII);
A step (IX) of forming an external connection terminal in the opening,
There is provided a method of manufacturing a semiconductor device including:

本発明の半導体装置の製造方法によれば、本発明に係る半導体封止用部材を用いることにより、半導体素子を当該部材で封止することにより得られる構成物の反りを抑制することができ、その後の工程において、反りの発生を抑制することができ、薄型化を図った半導体装置を効率よく製造することが可能となる。 According to the method for manufacturing a semiconductor device of the present invention, by using the member for semiconductor encapsulation according to the present invention, it is possible to suppress warpage of a component obtained by sealing a semiconductor element with the member, In the subsequent steps, it is possible to suppress warpage and efficiently manufacture a thinned semiconductor device.

本発明の半導体装置の製造方法においては、埋め込み性の観点から、上記工程(II)における、上記部材の封止温度が50〜140℃であり且つ加熱時間が10〜300秒であることが好ましい。 In the method for manufacturing a semiconductor device of the present invention, from the viewpoint of embedding property, in the step (II), the sealing temperature of the member is preferably 50 to 140° C. and the heating time is preferably 10 to 300 seconds. ..

また、埋め込み性の観点から、上記工程(II)における、上記部材の封止圧力が0.2〜2.0MPaであることが好ましい。 Further, from the viewpoint of embedding property, the sealing pressure of the member in the step (II) is preferably 0.2 to 2.0 MPa.

更に、反りの抑制の観点から、上記工程(II)における、上記第1の絶縁層の厚みT1と上記半導体素子の厚みT2との差(T1−T2)が、50μm以下であることが好ましい。 Further, from the viewpoint of suppressing warpage, it is preferable that the difference (T1−T2) between the thickness T1 of the first insulating layer and the thickness T2 of the semiconductor element in the step (II) is 50 μm or less.

本発明はまた、上記本発明に係る半導体装置の製造方法により得られる半導体装置を提供する。 The present invention also provides a semiconductor device obtained by the method for manufacturing a semiconductor device according to the present invention.

本発明によれば、反りの発生を抑制することができ、半導体装置の薄型化を図ることを可能とする半導体封止用部材、並びにそれを用いる半導体装置の製造方法及び半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor encapsulation member capable of suppressing the occurrence of warpage and making it possible to reduce the thickness of a semiconductor device, a method for manufacturing a semiconductor device using the same, and a semiconductor device. You can

本発明によれば、薄型化を図ることができるとともに、反りが十分抑制されたウェハレベルの半導体装置を効率よく製造することができる。 According to the present invention, it is possible to reduce the thickness and efficiently manufacture a wafer-level semiconductor device in which warpage is sufficiently suppressed.

本発明により得られる半導体装置は、高機能化・多機能化が進むスマートフォンやタブレット端末等の電子機器に好適である。 The semiconductor device obtained by the present invention is suitable for electronic devices such as smartphones and tablet terminals, which are becoming more sophisticated and multifunctional.

半導体装置の製造方法の一例を説明するための模式端面図である。FIG. 6 is a schematic end view for explaining an example of the method for manufacturing the semiconductor device. 図1の続きを示す模式端面図である。It is a model end view which shows the continuation of FIG. 図2の続きを示す模式端面図である。FIG. 3 is a schematic end view showing the continuation of FIG. 2. 本発明に係る半導体装置の製造方法の一例を説明するための模式端面図である。FIG. 7 is a schematic end view for explaining an example of the method for manufacturing the semiconductor device according to the invention. 図4の続きを示す模式端面図である。FIG. 5 is a schematic end view showing the continuation of FIG. 4. 図5の続きを示す模式端面図である。FIG. 6 is a schematic end view showing the continuation of FIG. 5. 図6の続きを示す模式端面図である。FIG. 7 is a schematic end view showing the continuation of FIG. 6.

以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the following description, the same or corresponding parts will be denoted by the same reference symbols, without redundant description. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

本実施形態に係る半導体装置の製造方法は、仮固定層が設けられた支持体に、能動面及び該能動面とは反対側に受動面を有する半導体素子を1つ以上、仮固定層と半導体素子の能動面とが貼り合わさるように仮固定する工程(I)と、
仮固定された上記半導体素子を、上記本発明に係る半導体封止用部材で封止して、上記半導体素子の受動面側を覆う第1の絶縁層を形成する工程(II)と、
上記半導体素子及び該半導体素子を封止する上記第1の絶縁層から、上記支持体及び上記仮固定層をはく離して、能動面が露出した上記半導体素子及び該半導体素子を封止する上記第1の絶縁層を得る工程(III)と、
能動面が露出した上記半導体素子及び該半導体素子を封止する上記第1の絶縁層の能動面側に、上記半導体素子の能動面にまで至る開口を有する第2の絶縁層を形成する工程(IV)と、
上記半導体素子の能動面の一部及び上記第2の絶縁層上に、シード層を形成する工程(V)と、
上記シード層上に、配線パターンを形成する工程(VI)と、
上記シード層の上記配線パターンが設けられている以外の部分を除去する工程(VII)と、
上記配線パターン及び上記第2の絶縁層上に、上記配線パターンにまで至る開口を有する第3の絶縁層を形成する工程(VIII)と、
上記開口に、外部接続用端子を形成する工程(IX)と、
を備える。
The method for manufacturing a semiconductor device according to the present embodiment includes a support provided with a temporary fixing layer, one or more semiconductor elements having an active surface and a passive surface opposite to the active surface, and the temporary fixing layer and the semiconductor. A step (I) of temporarily fixing so that the active surface of the device is bonded
A step (II) of sealing the temporarily fixed semiconductor element with the semiconductor sealing member according to the present invention to form a first insulating layer covering the passive surface side of the semiconductor element;
The semiconductor element and the first insulating layer that seals the semiconductor element are separated from the support and the temporary fixing layer, and the semiconductor element having an active surface exposed and the semiconductor element that seals the semiconductor element A step (III) of obtaining an insulating layer of 1.
A step of forming a second insulating layer having an opening reaching the active surface of the semiconductor element on the active surface side of the semiconductor element having the exposed active surface and the first insulating layer sealing the semiconductor element ( IV),
A step (V) of forming a seed layer on a part of the active surface of the semiconductor element and on the second insulating layer;
A step (VI) of forming a wiring pattern on the seed layer,
A step (VII) of removing a portion of the seed layer other than the portion where the wiring pattern is provided,
Forming a third insulating layer having an opening reaching the wiring pattern on the wiring pattern and the second insulating layer (VIII);
A step (IX) of forming an external connection terminal in the opening,
Equipped with.

図4〜6を参照しながら、本実施形態に係る半導体装置の製造方法について説明する。 A method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS.

工程(I)としては、例えば、支持体1の片側に仮固定用フィルムを貼り合せることにより、仮固定層2が設けられた支持体1を用意し(図4(a))、次いで、半導体素子3を所定の間隔で半導体装置3の能動面(表面)が仮固定層2に貼り合わさるように配置して仮固定する(図4(b))工程が挙げられる。 In the step (I), for example, a film for temporary fixing is attached to one side of the support 1 to prepare the support 1 provided with the temporary fixing layer 2 (FIG. 4A), and then the semiconductor. A step of arranging the elements 3 at predetermined intervals so that the active surface (front surface) of the semiconductor device 3 is bonded to the temporary fixing layer 2 and temporarily fixing (FIG. 4B) can be mentioned.

支持体1の材質は特に限定されないが、熱による寸法変化が小さいSUS板やシリコンウェハなどが好適である。同様に厚みも特に限定するものではないが、反り抑制が可能な0.5mm以上の厚みが好適である。 The material of the support 1 is not particularly limited, but a SUS plate, a silicon wafer, or the like, which has a small dimensional change due to heat, is suitable. Similarly, the thickness is not particularly limited, but a thickness of 0.5 mm or more that can suppress warpage is preferable.

仮固定用フィルム2についても特に限定するものでなく、市販されており一般に入手可能な材料で構わない。仮固定用フィルムに耐熱性が必要な場合には、例えば、特開2010−254808号公報に記載のジアミン化合物と、芳香族多価カルボン酸化合物との重縮合反応によって得られる、アミド結合又はイミド結合を有する特定の構造を有する重合体フィルムを用いることができる。 The temporary fixing film 2 is also not particularly limited, and a commercially available and generally available material may be used. When heat resistance is required for the temporary fixing film, for example, an amide bond or an imide obtained by a polycondensation reaction of a diamine compound described in JP 2010-254808 A and an aromatic polycarboxylic acid compound. A polymer film having a specific structure having a bond can be used.

半導体素子3としては、特に限定されず、公知のものを用いることができ、本実施形態においては、例えば、厚みが400μm以下の半導体素子を用いることができる。また、支持体上に固定する半導体素子の数は2以上とすることができ、樹脂充填性の観点から、半導体素子間に隙間を設けることが好ましい。 The semiconductor element 3 is not particularly limited, and known ones can be used. In the present embodiment, for example, a semiconductor element having a thickness of 400 μm or less can be used. Further, the number of semiconductor elements to be fixed on the support can be two or more, and it is preferable to provide a gap between the semiconductor elements from the viewpoint of resin filling property.

工程(II)としては、例えば、ガラスクロスに熱硬化性樹脂組成物を含浸させた半導体封止用部材30を用意し、半導体素子3の受動面側を覆うように配置し(図4(c))、これらを公知の真空ラミネータ、ロールラミネータ、又はプレス機等を用いて貼り合わせることにより、半導体素子3を封止する第1の絶縁層30’を形成する(図4(d))。 In the step (II), for example, a semiconductor sealing member 30 in which glass cloth is impregnated with a thermosetting resin composition is prepared, and is arranged so as to cover the passive surface side of the semiconductor element 3 (see FIG. )) and these are bonded together by using a known vacuum laminator, roll laminator, press machine or the like to form a first insulating layer 30′ for sealing the semiconductor element 3 (FIG. 4(d)).

このときの封止温度は、好ましくは50〜140℃であり、より好ましくは70〜100℃である。封止温度をこのような範囲に設定することにより、半導体素子を充分に樹脂で埋め込むことができるとともに、封止後に半導体素子を上記部材で封止することにより得られる構成物から支持体及び仮固定層をはく離することが難しくなることを防止することができる。 The sealing temperature at this time is preferably 50 to 140°C, more preferably 70 to 100°C. By setting the sealing temperature in such a range, the semiconductor element can be sufficiently embedded with resin, and the structure obtained by sealing the semiconductor element with the above-mentioned member after sealing can be applied to the support and the temporary member. It is possible to prevent the fixed layer from being difficult to peel off.

封止時間は、好ましくは10〜300秒であり、より好ましくは30〜120秒である。封止時間をこのような範囲に設定することにより、半導体素子を充分に樹脂で埋め込むことができるとともに、生産性の低下やコストの上昇を抑制することができる。 The sealing time is preferably 10 to 300 seconds, more preferably 30 to 120 seconds. By setting the sealing time in such a range, the semiconductor element can be sufficiently filled with the resin, and at the same time, the decrease in productivity and the increase in cost can be suppressed.

封止圧力は、好ましくは0.2〜2.0MPaであり、より好ましくは0.2〜1.0MPaである。封止圧力をこのような範囲に設定することにより、半導体素子を充分に樹脂で埋め込むことができるとともに、半導体素子3の受動面上に充分な厚みの絶縁層を形成することができる。 The sealing pressure is preferably 0.2 to 2.0 MPa, more preferably 0.2 to 1.0 MPa. By setting the sealing pressure in such a range, the semiconductor element can be sufficiently embedded with resin, and an insulating layer having a sufficient thickness can be formed on the passive surface of the semiconductor element 3.

本実施形態においては、所定の温度及び時間で第1の絶縁層の後硬化を行うことができる。後硬化温度は特に限定するものではないが、好ましくは120〜200℃であり、より好ましくは150〜180℃である。後硬化時間についても特に限定するものではないが、好ましくは15〜180分であり、より好ましくは30〜120分である。 In this embodiment, the first insulating layer can be post-cured at a predetermined temperature and time. The post-curing temperature is not particularly limited, but is preferably 120 to 200°C, more preferably 150 to 180°C. The post-curing time is also not particularly limited, but it is preferably 15 to 180 minutes, more preferably 30 to 120 minutes.

第1の絶縁層の厚さT1は、25μm〜500μmとすることができ、好ましくは100μm〜300μmである。T1を500μm以下とした場合、得られる半導体装置を薄くできる傾向にある。他方、T1を25μm以上とした場合、それに応じて半導体素子3も適度な厚みを有するため、第1の絶縁層で半導体素子3を封止する際に半導体素子3の割れが抑制される傾向にある。 The thickness T1 of the first insulating layer may be 25 μm to 500 μm, and preferably 100 μm to 300 μm. When T1 is 500 μm or less, the obtained semiconductor device tends to be thin. On the other hand, when T1 is set to 25 μm or more, the semiconductor element 3 also has an appropriate thickness accordingly, so that the cracking of the semiconductor element 3 tends to be suppressed when the semiconductor element 3 is sealed with the first insulating layer. is there.

本実施形態においては、第1の絶縁層の厚みT1と半導体素子の厚みT2との差(T1−T2)が、50μm以下であることが好ましく、40μm以下であることがより好ましく、30μm以下であることが更に好ましい。 In the present embodiment, the difference (T1-T2) between the thickness T1 of the first insulating layer and the thickness T2 of the semiconductor element is preferably 50 μm or less, more preferably 40 μm or less, and 30 μm or less. More preferably,

本実施形態で用いる半導体封止用部材30の厚みT0は、20〜500μmとすることができ、第1の絶縁層の厚みT1及び半導体素子の厚みT2が上記の関係を満たすように設定することが好ましい。 The thickness T0 of the semiconductor sealing member 30 used in this embodiment can be set to 20 to 500 μm, and the thickness T1 of the first insulating layer and the thickness T2 of the semiconductor element are set to satisfy the above relationship. Is preferred.

工程(III)としては、例えば、図4(e)及び(f)に示すように、工程(II)で得られる構成物を所定温度に設定されたホットプレート上に載せ、支持体1及び仮固定層(仮固定フィルム)2を取り外することにより、半導体素子の能動面(表面)を露出させる工程が挙げられる。ホットプレートの温度は特に限定するものではなく、仮固定用フィルムの特性に合った温度を選択することができる。支持体1及び仮固定層(仮固定フィルム)2は、この順に取り外してもよく、一緒に取り外してもよい。また、支持体及び仮固定用フィルムのはく離は、第1の絶縁層の熱硬化前に行ってもよい。 As the step (III), for example, as shown in FIGS. 4(e) and 4(f), the component obtained in the step (II) is placed on a hot plate set to a predetermined temperature, and the support 1 and the temporary A step of exposing the active surface (front surface) of the semiconductor element by removing the fixing layer (temporary fixing film) 2 can be mentioned. The temperature of the hot plate is not particularly limited, and a temperature suitable for the characteristics of the temporary fixing film can be selected. The support 1 and the temporary fixing layer (temporary fixing film) 2 may be removed in this order or together. Further, the peeling of the support and the temporary fixing film may be performed before the thermosetting of the first insulating layer.

工程(IV)としては、例えば、能動面が露出した上記半導体素子3及び該半導体素子を封止する上記第1の絶縁層30’からなる構成物の半導体素子3の能動面側に、熱硬化性樹脂組成物からなる第2の絶縁層5を形成する工程(図5(g))と、次いで、アルカリ処理による第2の絶縁層表層の研削により、半導体素子3に至るまでの開口部を設ける工程と含むものが挙げられる。 In the step (IV), for example, thermosetting is performed on the active surface side of the semiconductor element 3 of the structure including the semiconductor element 3 with the active surface exposed and the first insulating layer 30′ for sealing the semiconductor element. Of the second insulating layer 5 made of a conductive resin composition (FIG. 5(g)), and then by grinding the surface of the second insulating layer by alkali treatment, the opening up to the semiconductor element 3 is formed. The steps including the step of providing are included.

第2の絶縁層5を形成する工程では、熱硬化性樹脂組成物が液状、もしくは溶剤で樹脂を溶解したワニスの場合は、塗布する工程及び半硬化もしくは乾燥する工程を経ることで第2の絶縁層を形成できる。塗布する工程では、コータを用いて塗布、もしくは印刷法を用いて塗布できる。コータの方式は、特に限定されるものではなく、ダイ、コンマ、ディップ、スピン等が使用できる。硬化もしくは乾燥する工程では、ホットプレートや乾燥炉を用いることができる。熱硬化性樹脂組成物がフィルムの場合は、公知の真空ラミネータ、ロールラミネータ、プレス機等により貼り合わせる工程を経ることで上記構成物の半導体素子3の能動面(表面)側に第2の絶縁層を形成できる。熱硬化性樹脂組成物がフィルムの場合、貼り合わせ工程におけるラミネータの圧力や温度、時間は特に限定するものではないが、空気のかみこみ等が生じない条件を選択することが好ましい。 In the step of forming the second insulating layer 5, when the thermosetting resin composition is a liquid or a varnish in which the resin is dissolved with a solvent, the step of applying and the step of semi-curing or drying can be performed An insulating layer can be formed. In the coating step, coating can be performed using a coater or printing method. The coater system is not particularly limited, and a die, a comma, a dip, a spin or the like can be used. A hot plate or a drying oven can be used in the step of curing or drying. When the thermosetting resin composition is a film, a second insulating layer is formed on the active surface (front surface) side of the semiconductor element 3 having the above-mentioned structure by a bonding step using a known vacuum laminator, roll laminator, press machine or the like. Layers can be formed. When the thermosetting resin composition is a film, the pressure, temperature, and time of the laminator in the laminating step are not particularly limited, but it is preferable to select conditions under which air entrapment does not occur.

アルカリ処理で使用するアルカリ処理液は特に限定されるものではなく、デスミア処理液やレジストはく離液等を用いることができる。開口径に応じて、pHを調整することもできる。デスミア処理は、例えば、過マンガン酸ナトリウム液、水酸化ナトリウム液、過マンガン酸カリウム液、クロム液、硫酸等の混合液に被処理基板を浸漬することによって実施できる。具体的には、熱湯や所定の膨潤液を用いて被処理基板を膨潤処理した後、過マンガン酸ナトリウム液等で残渣等を除去し、還元(中和)を行った後、水洗、湯洗、乾燥を行う。1回の処理を行っても充分な粗化及び残渣除去の効果が得られない場合は複数回処理を行ってもよい。なお、デスミア処理は上記のものに限定されない。また、デスミア処理後に、再度、熱硬化性樹脂組成物の熱硬化を行ってもよい。再度の熱硬化は、用いる熱硬化性樹脂によっても効果は異なるが、熱硬化を充分に行い、未反応物を減少させること、ガラス転移温度を上げることができるだけでなく、低熱膨張化を図ることができるからである。 The alkali treatment liquid used in the alkali treatment is not particularly limited, and a desmear treatment liquid, a resist stripping liquid or the like can be used. The pH can also be adjusted according to the opening diameter. The desmear treatment can be carried out, for example, by immersing the substrate to be treated in a mixed liquid of sodium permanganate liquid, sodium hydroxide liquid, potassium permanganate liquid, chromium liquid, sulfuric acid and the like. Specifically, after swelling the substrate to be treated with hot water or a predetermined swelling solution, the residue etc. are removed with sodium permanganate solution, etc., and reduction (neutralization) is performed, followed by washing with water and washing with hot water. , Dry. If sufficient roughening and residue removal effects cannot be obtained by performing one treatment, multiple treatments may be performed. The desmear processing is not limited to the above. Further, the thermosetting resin composition may be thermally cured again after the desmear treatment. The effect of the second thermosetting varies depending on the thermosetting resin used, but it is necessary to sufficiently perform the thermosetting to reduce unreacted materials, raise the glass transition temperature, and achieve low thermal expansion. This is because you can

工程(V)としては、例えば、開口が設けられた第2の絶縁層5’上に無電解銅めっき処理などによりシード層6を設ける工程(図5(i))が挙げられる。シード層6の厚みは特に制限はないが、0.1〜1.0μmが好ましい。シード層6の形成は、無電解銅めっき法の他に、スパッタ法を用いてもよく、銅を蒸着する前にTiを蒸着する等、形成層を種々選択することができる。 Examples of the step (V) include a step (FIG. 5(i)) in which the seed layer 6 is provided on the second insulating layer 5'provided with an opening by electroless copper plating or the like. The thickness of the seed layer 6 is not particularly limited, but is preferably 0.1 to 1.0 μm. The seed layer 6 may be formed by a sputtering method other than the electroless copper plating method, and various forming layers can be selected, such as vapor deposition of Ti before vapor deposition of copper.

工程(VI)は、例えば、以下の工程により行うことができる。 The step (VI) can be performed, for example, by the following steps.

まず、シード層6上に回路形成用レジストをラミネートし、次いで、マスクパターンを通して活性光線を照射して回路形成用レジストの所定部分を露光し、露光部の回路形成用レジストを光硬化させる露光処理、及び未露光部を除去するための現像処理を施すことにより、再配線用のレジストパターン7を形成する(図5(j))。 First, a circuit forming resist is laminated on the seed layer 6, and then an actinic ray is radiated through a mask pattern to expose a predetermined portion of the circuit forming resist, and the circuit forming resist in the exposed portion is photocured. , And a developing process for removing the unexposed portion, a resist pattern 7 for rewiring is formed (FIG. 5(j)).

活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や回路形成用レジストの組成によって異なるが、好ましくは10〜600mJ/cmであり、より好ましくは20〜400mJ/cmである。露光量が10mJ/cm以上であると光硬化が不充分となることが少なく、他方、600mJ/cm以下であると光硬化が過剰となることが少なく、レジストパターン7の開口形状を安定して得ることができる傾向にある。回路形成用レジストは液状、フィルム状のいずれも用いることができる。液状の場合は、印刷機を用いて塗布することができる。フィルム状の場合はロールラミネータや真空ラミネータを用いて貼り付けることができる。 As the light source of the actinic ray, a known light source can be used. For example, a carbon arc lamp, a mercury vapor arc lamp, an ultra-high pressure mercury lamp, a high pressure mercury lamp, a xenon lamp or the like that effectively radiates ultraviolet rays can be used. Alternatively, direct drawing type direct laser exposure may be used. The exposure dose varies depending on the apparatus used and the composition of the circuit-forming resist, but is preferably 10 to 600 mJ/cm 2 , and more preferably 20 to 400 mJ/cm 2 . Less the exposure amount is insufficient photocuring When it is 10 mJ / cm 2 or more, while, 600 mJ / cm 2 less likely to photocuring becomes excessive by mass or less, the opening shape of the resist pattern 7 stable Then you can get it. The circuit-forming resist may be liquid or film-shaped. In the case of a liquid, it can be applied using a printing machine. In the case of a film, it can be attached using a roll laminator or a vacuum laminator.

露光部以外の回路形成用レジストを除去するために用いる現像液としては、例えば、20〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が用いられる。現像は、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により行うことができる。 As the developer used for removing the resist for forming a circuit other than the exposed portion, for example, an alkali developer such as a dilute solution of sodium carbonate at 20 to 50° C. (1 to 5 mass% aqueous solution) is used. The development can be performed by a known method such as spraying, rocking dipping, brushing and scraping.

次いで、電気めっき法により、シード層6上に銅の配線パターン8を形成する(図5(k))。配線パターン8は、1〜20μmの厚みを有することが好ましい。電気めっき法以外の公知の方法により、配線パターン8を形成してもよい。 Then, a copper wiring pattern 8 is formed on the seed layer 6 by electroplating (FIG. 5K). The wiring pattern 8 preferably has a thickness of 1 to 20 μm. The wiring pattern 8 may be formed by a known method other than the electroplating method.

次いで、はく離液により、レジストパターン7をはく離し除去する(図6(l))。はく離液としては、特に限定されず公知のものを用いることができ、例えば、炭酸ナトリウム水溶液等のアルカリ水溶液を用いることができる。 Next, the resist pattern 7 is peeled and removed by a peeling liquid (FIG. 6(l)). The stripping liquid is not particularly limited and a known one can be used, and for example, an alkaline aqueous solution such as a sodium carbonate aqueous solution can be used.

工程(VII)としては、例えば、エッチング液により、第2の絶縁層5’表面上で露出しているシード層6を除去する工程(図6(m))が挙げられる。エッチング液としては、特に限定されず公知のものを用いることができ、市販されており一般に入手可能なエッチング液を用いることができる。 Examples of the step (VII) include a step (FIG. 6(m)) of removing the seed layer 6 exposed on the surface of the second insulating layer 5'with an etching solution. The etching liquid is not particularly limited, and known ones can be used, and commercially available and generally available etching liquids can be used.

工程(VIII)としては、例えば、第2の絶縁層5’及び配線パターン8上に熱硬化性樹脂組成物からなる絶縁層を形成し、アルカリ処理を施すことにより、配線パターン8にまで至る開口を有する第3の絶縁層9を設ける工程(図6(m))が挙げられる。絶縁層の形成方法やアルカリ処理については、第2の絶縁層の場合と同様である。 In the step (VIII), for example, an insulating layer made of a thermosetting resin composition is formed on the second insulating layer 5 ′ and the wiring pattern 8 and subjected to alkali treatment to form an opening reaching the wiring pattern 8. The step of providing the third insulating layer 9 having (FIG. 6(m)) can be mentioned. The method for forming the insulating layer and the alkali treatment are the same as those for the second insulating layer.

工程(IX)は、第3の絶縁層に設けた開口から露出した配線パターン8上に無電解ニッケルめっき及び金めっき12を行う工程を含むことができる。めっき厚みは特に限定されるものではないが、ニッケルめっき厚は1〜10μm、金めっき厚は0.1μm〜0.5μm程度が好ましい。 The step (IX) can include a step of performing electroless nickel plating and gold plating 12 on the wiring pattern 8 exposed from the opening provided in the third insulating layer. The plating thickness is not particularly limited, but the nickel plating thickness is preferably about 1 to 10 μm, and the gold plating thickness is preferably about 0.1 μm to 0.5 μm.

上記工程の後、第3の絶縁層の開口部に外接続用端子10としての導電材料を形成することができる(図6(p))。導電材料は、特に限定されるものではないが、環境保全の観点から、Sn−Ag系やSn−Ag−Cu系のはんだを使用することが好ましい。回路形成用レジストを用いて、Cuポストを形成しても構わない。 After the above steps, a conductive material as the external connection terminal 10 can be formed in the opening of the third insulating layer (FIG. 6(p)). The conductive material is not particularly limited, but it is preferable to use Sn-Ag solder or Sn-Ag-Cu solder from the viewpoint of environmental protection. The Cu post may be formed using a circuit forming resist.

本実施形態においては、工程(IX)の後、ダイサーを用いてダイシング個片化することで、図7(q)に示す半導体装置22を得ることができる。 In this embodiment, after the step (IX), the semiconductor device 22 shown in FIG. 7(q) can be obtained by dicing into individual pieces using a dicer.

本実施形態に係る半導体装置の製造方法は、小型化及び薄型化が進むウェハレベルの半導体装置の製造方法として特に好適である。また、本実施形態の方法で得られる半導体装置は、高機能化・多機能化が進むスマートフォンやタブレット端末、ウェアラブル端末等の電子機器に好適である。 The method for manufacturing a semiconductor device according to this embodiment is particularly suitable as a method for manufacturing a semiconductor device at a wafer level, which is becoming smaller and thinner. In addition, the semiconductor device obtained by the method of the present embodiment is suitable for electronic devices such as smartphones, tablet terminals, wearable terminals, etc., which are becoming more sophisticated and multifunctional.

次に、上述の半導体装置の製造に用いられる本発明に係る半導体封止用部材について詳細に説明する。 Next, the semiconductor sealing member according to the present invention used for manufacturing the above-mentioned semiconductor device will be described in detail.

本実施形態の半導体封止用部材は、ガラスクロスに熱硬化性樹脂組成物を含浸させてなるものである。 The member for semiconductor encapsulation of the present embodiment is obtained by impregnating glass cloth with a thermosetting resin composition.

ガラスクロスとしては、例えば、ガラス織布、ガラス不織布、ガラスペーパー等が挙げられる。ガラスクロスを構成するガラスは、特に限定されないが、例えば、Eガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス等が挙げられる。これらの中でもEガラス、Tガラス、又はSガラスが好ましい。これにより、ガラスクロスの高弾性化を達成することができ、熱膨張係数も小さくすることができる。 Examples of the glass cloth include glass woven cloth, glass non-woven cloth, and glass paper. The glass constituting the glass cloth is not particularly limited, but examples thereof include E glass, C glass, A glass, S glass, D glass, NE glass, T glass, and H glass. Among these, E glass, T glass, or S glass is preferable. This makes it possible to achieve high elasticity of the glass cloth and reduce the coefficient of thermal expansion.

ガラスクロスの厚みは、10〜350μmであることが好ましく、10〜200μmであることがより好ましい。また、ガラスクロスの使用枚数は、一枚に限らず、薄いガラスクロスを複数枚重ねて使用することも可能である。なお、ガラスクロスを複数枚重ねて使用する場合は、その合計の厚みが上記の範囲を満たせばよい。 The thickness of the glass cloth is preferably 10 to 350 μm, more preferably 10 to 200 μm. Further, the number of glass cloths to be used is not limited to one, and it is also possible to stack a plurality of thin glass cloths for use. When a plurality of glass cloths are stacked and used, the total thickness may satisfy the above range.

熱硬化性樹脂組成物は、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂からなる群より選択される少なくとも一種を含むことが好ましい。 The thermosetting resin composition preferably contains at least one selected from the group consisting of epoxy resin, cyanate resin, phenol resin, polyamideimide resin and thermosetting polyimide resin.

本実施形態に係る熱硬化性樹脂組成物は、樹脂流動性確保の観点から、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂からなる群より選択される少なくとも一種の樹脂と、最大粒径が20μm以下且つ平均粒径が5μm以下の無機フィラーとを含むことが好ましい。また、上記無機フィラーは、最大粒径が10μm以下且つ平均粒径が3μm以下であることがより好ましい。 The thermosetting resin composition according to the present embodiment is, from the viewpoint of ensuring resin fluidity, at least one resin selected from the group consisting of epoxy resin, cyanate resin, phenol resin, polyamideimide resin and thermosetting polyimide resin. And an inorganic filler having a maximum particle size of 20 μm or less and an average particle size of 5 μm or less. It is more preferable that the inorganic filler has a maximum particle size of 10 μm or less and an average particle size of 3 μm or less.

エポキシ樹脂としては、分子内に2個以上のグリシジル基を有するエポキシ樹脂が好ましい。 The epoxy resin is preferably an epoxy resin having two or more glycidyl groups in the molecule.

エポキシ樹脂は、2個以上のグリシジル基を有するエポキシ樹脂ならば、特に制限されることなく使用することができるが、好適には、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラックフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールSジグリシジルエーテル等のビスフェノールS型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビキシレノールジグリシジルエーテル等のビキシレノール型エポキシ樹脂、水添ビスフェノールAグリシジルエーテル等の水添ビスフェノールA型エポキシ樹脂、及びそれらの二塩基酸変性ジグリシジルエーテル型エポキシ樹脂などが挙げられる。これらは1種を単独で、又は2種以上組み合わせて用いることができる。 The epoxy resin can be used without particular limitation as long as it is an epoxy resin having two or more glycidyl groups, but is preferably a bisphenol A type epoxy resin, a bisphenol F type epoxy resin, a novolac phenol type epoxy. Resin, biphenyl type epoxy resin, bisphenol S type epoxy resin such as bisphenol S diglycidyl ether, naphthalene type epoxy resin, dicyclopentadiene type epoxy resin, bixylenol type epoxy resin such as bixylenol diglycidyl ether, hydrogenated bisphenol A glycidyl Examples thereof include hydrogenated bisphenol A type epoxy resins such as ethers and dibasic acid-modified diglycidyl ether type epoxy resins thereof. These can be used individually by 1 type or in combination of 2 or more types.

市販のエポキシ樹脂としては、DIC株式会社製EXA4700(4官能ナフタレン型エポキシ樹脂)、日本化薬株式会社製NC−7000(ナフタレン骨格含有多官能固形エポキシ樹脂)等のナフタレン型エポキシ樹脂;日本化薬株式会社EPPN−502H(トリスフェノールエポキシ樹脂)等のフェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物(トリスフェノール型エポキシ樹脂);DIC株式会社製エピクロンHP−7200H(ジシクロペンタジエン骨格含有多官能固形エポキシ樹脂)等のジシクロペンタジエンアラルキル型エポキシ樹脂;日本化薬株式会社製NC−3000H(ビフェニル骨格含有多官能固形エポキシ樹脂)等のビフェニルアラルキル型エポキシ樹脂;DIC株式会社製エピクロンN660、エピクロンN690、日本化薬株式会社製EOCN−104S等のノボラック型エポキシ樹脂;日産化学工業株式会社製TEPIC等のトリス(2,3−エポキシプロピル)イソシアヌレート、DIC株式会社製エピクロン860、エピクロン900−IM、エピクロンEXA―4816、エピクロンEXA−4822、旭チバ株式会社製アラルダイトAER280、東都化成株式会社製エポトートYD−134、三菱化学株式会社製JER834、JER872、住友化学株式会社ELA−134等のビスフェノールA型エポキシ樹脂;DIC株式会社製エピクロンHP−4032等のナフタレン型エポキシ樹脂;DIC株式会社製エピクロンN−740等のフェノールノボラック型エポキシ樹脂、フェノールとサリチルアルデヒドの縮合物のエポキシ樹脂;日本化薬株式会社製EPPN−500シリーズなどが挙げられる。これらのエポキシ樹脂は1種を単独で、又は2種以上を組み合わせて用いることができる。 Commercially available epoxy resins include naphthalene-type epoxy resins such as EXA4700 (a tetrafunctional naphthalene-type epoxy resin) manufactured by DIC Corporation and NC-7000 (a polyfunctional solid epoxy resin containing a naphthalene skeleton) manufactured by Nippon Kayaku Co.; Nippon Kayaku. EPPN-502H (Trisphenol epoxy resin) and other epoxidized products of a condensation product of a phenol and an aromatic aldehyde having a phenolic hydroxyl group (Trisphenol type epoxy resin); DIC Corporation Epicron HP-7200H (dicyclo Dicyclopentadiene aralkyl type epoxy resin such as pentadiene skeleton-containing polyfunctional solid epoxy resin; Biphenyl aralkyl type epoxy resin such as NC-3000H (biphenyl skeleton-containing polyfunctional solid epoxy resin) manufactured by Nippon Kayaku Co., Ltd.; DIC Corporation Novolak type epoxy resins such as Epicron N660, Epicron N690, EOCN-104S manufactured by Nippon Kayaku Co., Ltd.; tris(2,3-epoxypropyl) isocyanurate such as TEPIC manufactured by Nissan Chemical Industries, Ltd., Epicron 860 manufactured by DIC Corporation, Epicron 900-IM, Epicron EXA-4816, Epicron EXA-4822, Asahi Chiba Co., Ltd. Araldite AER280, Toto Kasei Co., Ltd. Epototo YD-134, Mitsubishi Chemical Co., Ltd. JER834, JER872, Sumitomo Chemical Co., Ltd. ELA-134 Bisphenol A type epoxy resin; Naphthalene type epoxy resin such as DIC Corporation Epicron HP-4032; Phenol novolac type epoxy resin such as DIC Epicuron N-740; Epoxy resin of condensate of phenol and salicylaldehyde; Japan Kayaku Co., Ltd. EPPN-500 series etc. are mentioned. These epoxy resins may be used alone or in combination of two or more.

上記エポキシ樹脂の中でも、銅との密着性や絶縁性に優れる点で、日本化薬株式会社製NC−3000H(ビフェニル骨格含有多官能固形エポキシ樹脂)等のビフェニルアラルキル型エポキシ樹脂が好ましく、また、架橋密度が高く、高Tgが得られる点で、日本化薬株式会社製EPPN−500シリーズを用いることがより好ましい。 Among the above epoxy resins, a biphenylaralkyl-type epoxy resin such as NC-3000H (biphenyl skeleton-containing polyfunctional solid epoxy resin) manufactured by Nippon Kayaku Co., Ltd. is preferable in terms of excellent adhesion to copper and insulation. It is more preferable to use the EPPN-500 series manufactured by Nippon Kayaku Co., Ltd. because of high crosslinking density and high Tg.

上記エポキシ樹脂の含有量は、無機フィラー成分を除く樹脂成分100質量部に対して、30〜90質量部であることが好ましく、40〜80質量部であることがより好ましい。 The content of the epoxy resin is preferably 30 to 90 parts by mass, and more preferably 40 to 80 parts by mass with respect to 100 parts by mass of the resin component excluding the inorganic filler component.

エポキシ樹脂と組み合わせる硬化剤としては、従来公知の各種エポキシ樹脂硬化剤もしくはエポキシ樹脂硬化促進剤を配合することができる。例えば、フェノール樹脂、イミダゾール化合物、酸無水物、脂肪族アミン、脂環族ポリアミン、芳香族ポリアミン、第3級アミン、ジシアンジアミド、グアニジン類、又はこれらのエポキシアダクトやマイクロカプセル化したもののほか、トリフェニルホスフィン、テトラフェニルホスフォニウム、テトラフェニルボレート等の有機ホスフィン系化合物・有機ホウ素系化合物、DBU(1,8−ジアザビシクロ(4.5.0)ウンデセン−7)もしくはその誘導体など、硬化剤もしくは硬化促進剤の如何に拘らず、公知慣用のものを単独であるいは2種以上組み合わせて使用することができる。 As the curing agent to be combined with the epoxy resin, various conventionally known epoxy resin curing agents or epoxy resin curing accelerators can be blended. For example, phenol resins, imidazole compounds, acid anhydrides, aliphatic amines, alicyclic polyamines, aromatic polyamines, tertiary amines, dicyandiamide, guanidines, or epoxy adducts or microencapsulated products thereof, or triphenyl Organic phosphine compound/organic boron compound such as phosphine, tetraphenylphosphonium, tetraphenylborate, DBU (1,8-diazabicyclo(4.5.0)undecene-7) or its derivative, etc. Known accelerators may be used alone or in combination of two or more, regardless of the accelerator.

具体的には、4,4’−ジアミノジフェニルスルフォン、4,4’−ビス(4−アミノフェノキシ)ビフェニル、2,2−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、1,3−ビス(4−アミノフェノキシ)ベンゼン、1,4−ビス(4−アミノフェノキシ)ベンゼン、トリメチレンビス(4−アミノベンゾエート)、3,3’−ジメチル−4,4’−ジアミノビフェニル、2,2’−ジメチル−4,4’−ジアミノビフェニル、4,4’−ジアミノジフェニルエーテル、3,4’−ジアミノジフェニルエーテル、ビス[4−(4−アミノフェノキシ)フェニル]スルホン、ビス[4−(3−アミノフェノキシ)フェニル]スルホン、9,9’−ビス(4−アミノフェニル)フルオレン、2,2−ビス[4−(4−アミノフェノキシ)フェニル]ヘキサフルオロプロパン等を例示できる。これらは、単独、又は2種以上組み合わせて用いることができる。 Specifically, 4,4'-diaminodiphenyl sulfone, 4,4'-bis(4-aminophenoxy)biphenyl, 2,2-bis[4-(4-aminophenoxy)phenyl]propane, 1,3- Bis(4-aminophenoxy)benzene, 1,4-bis(4-aminophenoxy)benzene, trimethylenebis(4-aminobenzoate), 3,3′-dimethyl-4,4′-diaminobiphenyl, 2,2 '-Dimethyl-4,4'-diaminobiphenyl, 4,4'-diaminodiphenyl ether, 3,4'-diaminodiphenyl ether, bis[4-(4-aminophenoxy)phenyl]sulfone, bis[4-(3-amino Examples thereof include phenoxy)phenyl]sulfone, 9,9′-bis(4-aminophenyl)fluorene, and 2,2-bis[4-(4-aminophenoxy)phenyl]hexafluoropropane. These may be used alone or in combination of two or more.

上記の硬化剤は、エポキシ樹脂100質量部に対して、1〜60質量部の割合で用いることができ、5〜25質量部の割合で用いることが好ましい。 The above curing agent can be used in a ratio of 1 to 60 parts by mass, preferably 5 to 25 parts by mass, based on 100 parts by mass of the epoxy resin.

熱硬化性ポリイミド樹脂としては、分子構造中に少なくとも2個の不飽和N−置換マレイミド基を有するマレイミド化合物を含有することが好ましい。具体的には、例えば、N,N’−エチレンビスマレイミド、N,N’−ヘキサメチレンビスマレイミド、N,N’−(1,3−フェニレン)ビスマレイミド、N,N’−[1,3−(2−メチルフェニレン)]ビスマレイミド、N,N’−[1,3−(4−メチルフェニレン)]ビスマレイミド、N,N’−(1,4−フェニレン)ビスマレイミド、ビス(4−マレイミドフェニル)メタン、ビス(3−メチル−4−マレイミドフェニル)メタン、3,3−ジメチル−5,5−ジエチル−4,4−ジフェニルメタンビスマレイミド、ビス(4−マレイミドフェニル)エーテル、ビス(4−マレイミドフェニル)スルホン、ビス(4−マレイミドフェニル)スルフィド、ビス(4−マレイミドフェニル)ケトン、ビス(4−マレイミドシクロヘキシル)メタン、1,4−ビス(4−マレイミドフェニル)シクロヘキサン、1,4−ビス(マレイミドメチル)シクロヘキサン、1,4−ビス(マレイミドメチル)ベンゼン、1,3−ビス(4−マレイミドフェノキシ)ベンゼン、1,3−ビス(3−マレイミドフェノキシ)ベンゼン、ビス[4−(3−マレイミドフェノキシ)フェニル]メタン、ビス[4−(4−マレイミドフェノキシ)フェニル]メタン、1,1−ビス[4−(3−マレイミドフェノキシ)フェニル]エタン、1,1−ビス[4−(4−マレイミドフェノキシ)フェニル]エタン、1,2−ビス[4−(3−マレイミドフェノキシ)フェニル]エタン、1,2−ビス[4−(4−マレイミドフェノキシ)フェニル]エタン、2,2−ビス[4−(3−マレイミドフェノキシ)フェニル]プロパン、2,2−ビス[4−(4−マレイミドフェノキシ)フェニル]プロパン、2,2−ビス[4−(3−マレイミドフェノキシ)フェニル]ブタン、2,2−ビス[4−(4−マレイミドフェノキシ)フェニル]ブタン、2,2−ビス[4−(3−マレイミドフェノキシ)フェニル]−1,1,1,3,3,3−ヘキサフルオロプロパン、2,2−ビス[4−(4−マレイミドフェノキシ)フェニル]−1,1,1,3,3,3−ヘキサフルオロプロパン、4,4−ビス(3−マレイミドフェノキシ)ビフェニル、4,4−ビス(4−マレイミドフェノキシ)ビフェニル、ビス[4−(3−マレイミドフェノキシ)フェニル]ケトン、ビス[4−(4−マレイミドフェノキシ)フェニル]ケトン、2,2’−ビス(4−マレイミドフェニル)ジスルフィド、ビス(4−マレイミドフェニル)ジスルフィド、ビス[4−(3−マレイミドフェノキシ)フェニル]スルフィド、ビス[4−(4−マレイミドフェノキシ)フェニル]スルフィド、ビス[4−(3−マレイミドフェノキシ)フェニル]スルホキシド、ビス[4−(4−マレイミドフェノキシ)フェニル]スルホキシド、ビス[4−(3−マレイミドフェノキシ)フェニル]スルホン、ビス[4−(4−マレイミドフェノキシ)フェニル]スルホン、ビス[4−(3−マレイミドフェノキシ)フェニル]エーテル、ビス[4−(4−マレイミドフェノキシ)フェニル]エーテル、1,4−ビス[4−(4−マレイミドフェノキシ)−α,α−ジメチルベンジル)ベンゼン、1,3−ビス[4−(4−マレイミドフェノキシ)−アルファ,アルファ−ジメチルベンジル]ベンゼン、1,4−ビス[4−(3−マレイミドフェノキシ)−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(3−マレイミドフェノキシ)−α,α−ジメチルベンジル]ベンゼン、1,4−ビス[4−(4−マレイミドフェノキシ)−3,5−ジメチル−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(4−マレイミドフェノキシ)−3,5−ジメチル−α,α−ジメチルベンジル]ベンゼン、1,4−ビス[4−(3−マレイミドフェノキシ)−3,5−ジメチル−α,α−ジメチルベンジル]ベンゼン、1,3−ビス[4−(3−マレイミドフェノキシ)−3,5−ジメチル−α,α−ジメチルベンジル]ベンゼン、ポリフェニルメタンマレイミド等が挙げられる。これらのマレイミド化合物は、単独で用いても2種類以上を混合して用いてもよい。 The thermosetting polyimide resin preferably contains a maleimide compound having at least two unsaturated N-substituted maleimide groups in its molecular structure. Specifically, for example, N,N'-ethylene bismaleimide, N,N'-hexamethylene bismaleimide, N,N'-(1,3-phenylene)bismaleimide, N,N'-[1,3 -(2-Methylphenylene)]bismaleimide, N,N'-[1,3-(4-methylphenylene)]bismaleimide, N,N'-(1,4-phenylene)bismaleimide, bis(4- Maleimidophenyl)methane, bis(3-methyl-4-maleimidophenyl)methane, 3,3-dimethyl-5,5-diethyl-4,4-diphenylmethane bismaleimide, bis(4-maleimidophenyl)ether, bis(4 -Maleimidophenyl)sulfone, bis(4-maleimidophenyl)sulfide, bis(4-maleimidophenyl)ketone, bis(4-maleimidocyclohexyl)methane, 1,4-bis(4-maleimidophenyl)cyclohexane, 1,4- Bis(maleimidomethyl)cyclohexane, 1,4-bis(maleimidomethyl)benzene, 1,3-bis(4-maleimidophenoxy)benzene, 1,3-bis(3-maleimidophenoxy)benzene, bis[4-(3 -Maleimidophenoxy)phenyl]methane, bis[4-(4-maleimidophenoxy)phenyl]methane, 1,1-bis[4-(3-maleimidophenoxy)phenyl]ethane, 1,1-bis[4-(4 -Maleimidophenoxy)phenyl]ethane, 1,2-bis[4-(3-maleimidophenoxy)phenyl]ethane, 1,2-bis[4-(4-maleimidophenoxy)phenyl]ethane, 2,2-bis[ 4-(3-maleimidophenoxy)phenyl]propane, 2,2-bis[4-(4-maleimidophenoxy)phenyl]propane, 2,2-bis[4-(3-maleimidophenoxy)phenyl]butane, 2, 2-bis[4-(4-maleimidophenoxy)phenyl]butane, 2,2-bis[4-(3-maleimidophenoxy)phenyl]-1,1,1,3,3,3-hexafluoropropane, 2 ,2-bis[4-(4-maleimidophenoxy)phenyl]-1,1,1,3,3,3-hexafluoropropane, 4,4-bis(3-maleimidophenoxy)biphenyl, 4,4-bis (4-maleimidophenoxy)biphenyl, bis[4-(3-maleimidophenoxy)phenyl]ketone, bis[4-(4-maleimidophenoxy)phenyl]ketone, 2,2′-bis(4 -Maleimidophenyl)disulfide, bis(4-maleimidophenyl)disulfide, bis[4-(3-maleimidophenoxy)phenyl]sulfide, bis[4-(4-maleimidophenoxy)phenyl]sulfide, bis[4-(3- Maleimidophenoxy)phenyl]sulfoxide, Bis[4-(4-maleimidophenoxy)phenyl]sulfoxide, Bis[4-(3-maleimidophenoxy)phenyl]sulfone, Bis[4-(4-maleimidophenoxy)phenyl]sulfone, Bis [4-(3-maleimidophenoxy)phenyl]ether, bis[4-(4-maleimidophenoxy)phenyl]ether, 1,4-bis[4-(4-maleimidophenoxy)-α,α-dimethylbenzyl)benzene , 1,3-bis[4-(4-maleimidophenoxy)-alpha,alpha-dimethylbenzyl]benzene, 1,4-bis[4-(3-maleimidophenoxy)-α,α-dimethylbenzyl]benzene, 1 ,3-bis[4-(3-maleimidophenoxy)-α,α-dimethylbenzyl]benzene, 1,4-bis[4-(4-maleimidophenoxy)-3,5-dimethyl-α,α-dimethylbenzyl ] Benzene, 1,3-bis[4-(4-maleimidophenoxy)-3,5-dimethyl-α,α-dimethylbenzyl]benzene, 1,4-bis[4-(3-maleimidophenoxy)-3, 5-dimethyl-α,α-dimethylbenzyl]benzene, 1,3-bis[4-(3-maleimidophenoxy)-3,5-dimethyl-α,α-dimethylbenzyl]benzene, polyphenylmethanemaleimide and the like. To be These maleimide compounds may be used alone or in combination of two or more.

上記熱硬化性ポリイミド樹脂の含有量は、無機フィラー成分を除く樹脂成分100質量部に対して、0.25〜40質量部であることが好ましく、0.5〜30質量部であることがより好ましい。 The content of the thermosetting polyimide resin is preferably 0.25 to 40 parts by mass, and more preferably 0.5 to 30 parts by mass with respect to 100 parts by mass of the resin component excluding the inorganic filler component. preferable.

上記マレイミド化合物の重合触媒は、公知のビスマレイミド樹脂組成物の重合触媒を使用することができ、例えば、イミダゾール類、第3級アミン類、第4級アンモニウム塩類、三弗化ホウ素アミン錯体、オルガノフォスフィン類、オルガノホスホニウム塩等のイオン触媒及び有機過酸化物、ヒドロペルオキシド、アゾイソブチロニトリル等のラジカル重合開始剤などが挙げられる。重合触媒の添加量は目的に応じて決定すればよいが、ビスマレイミド樹脂組成物の安定性の面から全樹脂成分に対して0.01〜3質量%とすることが好ましい。 As the polymerization catalyst of the maleimide compound, a known polymerization catalyst of a bismaleimide resin composition can be used, and examples thereof include imidazoles, tertiary amines, quaternary ammonium salts, boron trifluoride amine complex, and organo. Examples thereof include ion catalysts such as phosphines and organophosphonium salts, and radical polymerization initiators such as organic peroxides, hydroperoxides and azoisobutyronitrile. The addition amount of the polymerization catalyst may be determined according to the purpose, but from the viewpoint of the stability of the bismaleimide resin composition, it is preferably 0.01 to 3% by mass based on all resin components.

本実施形態で用いられる熱硬化性樹脂としては、ポリイミド樹脂、シアネート樹脂及びポリアミドイミド樹脂のうちの一種以上を用いることが好ましい。また、ポリイミド樹脂、シアネート樹脂、ポリアミドイミド樹脂や各種カルボン酸含有樹脂をエポキシ樹脂と反応させる別な樹脂として使用しても良い。ポリアミドイミド樹脂としては、東洋紡績株式会社の「バイロマックスHR11NN」、「バイロマックスHR12N2」、「バイロマックスHR16NN」等が挙げられる。カルボン酸含有樹脂としては、アクリル樹脂や酸変性エポキシアクリレート、酸含有ウレタン樹脂等が挙げられる。 As the thermosetting resin used in this embodiment, it is preferable to use one or more of a polyimide resin, a cyanate resin, and a polyamideimide resin. In addition, a polyimide resin, a cyanate resin, a polyamideimide resin, or various carboxylic acid-containing resins may be used as another resin that reacts with an epoxy resin. Examples of the polyamide-imide resin include “Vylomax HR11NN”, “Vylomax HR12N2”, and “Vylomax HR16NN” manufactured by Toyobo Co., Ltd. Examples of the carboxylic acid-containing resin include acrylic resin, acid-modified epoxy acrylate, and acid-containing urethane resin.

上記エポキシ樹脂と反応させる別な樹脂(硬化剤)の含有量は、無機フィラー成分を除く樹脂成分100質量部に対して、5〜50質量部であることが好ましく、10〜40質量部であることがより好ましい。 The content of another resin (curing agent) to be reacted with the epoxy resin is preferably 5 to 50 parts by mass, and 10 to 40 parts by mass with respect to 100 parts by mass of the resin component excluding the inorganic filler component. Is more preferable.

無機フィラーとしては従来公知の全ての無機充填剤が使用でき、特定のものに限定されない。例えば、硫酸バリウム、チタン酸バリウム、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、窒化ケイ素、窒化アルミニウム等の体質顔料や、銅、錫、亜鉛、ニッケル、銀、パラジウム、アルミニウム、鉄、コバルト、金、白金等の金属粉体などが挙げられる。 As the inorganic filler, all conventionally known inorganic fillers can be used and are not limited to particular ones. For example, extender pigments such as barium sulfate, barium titanate, amorphous silica, crystalline silica, fused silica, spherical silica, talc, clay, magnesium carbonate, calcium carbonate, aluminum oxide, aluminum hydroxide, silicon nitride, and aluminum nitride, , Copper, tin, zinc, nickel, silver, palladium, aluminum, iron, cobalt, gold, platinum, and other metal powders.

シリカフィラーを用いる場合は、樹脂中のフィラーの分散性を向上させるために、シランカップリング剤を用いることが好ましい。シリカフィラーの最大粒径は5μm以下であることが好ましく、1μm以下であることがより好ましい。 When using a silica filler, it is preferable to use a silane coupling agent in order to improve the dispersibility of the filler in the resin. The maximum particle size of the silica filler is preferably 5 μm or less, more preferably 1 μm or less.

シランカップリング剤としては、一般的に入手可能なものを用いることができ、例えば、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン等が使用可能である。 As the silane coupling agent, those generally available can be used, for example, alkylsilane, alkoxysilane, vinylsilane, epoxysilane, aminosilane, acrylsilane, methacrylsilane, mercaptosilane, sulfidesilane, isocyanatesilane, Sulfersilane, styrylsilane, alkylchlorosilane, etc. can be used.

熱硬化性樹脂組成物に含まれる無機フィラーの充填量は、熱硬化性樹脂組成物の全量を基準として、20〜95質量%が好ましく、30〜95質量%がより好ましく、55〜90質量%であることがさらに好ましい。無機フィラーの充填量が20質量%以上の場合、半導体装置の反りを効果的に抑制できる傾向にある。無機フィラーの充填量が95質量%以下の場合、樹脂の流動性を確保することができ、半導体素子を充分に封止できる傾向にある。 The filling amount of the inorganic filler contained in the thermosetting resin composition is preferably 20 to 95% by mass, more preferably 30 to 95% by mass, and more preferably 55 to 90% by mass, based on the total amount of the thermosetting resin composition. Is more preferable. When the filling amount of the inorganic filler is 20% by mass or more, the warp of the semiconductor device tends to be effectively suppressed. When the filling amount of the inorganic filler is 95% by mass or less, the fluidity of the resin can be secured and the semiconductor element tends to be sufficiently sealed.

無機フィラーの平均粒径は、5μm以下が好ましく、より好ましくは3μm以下である。さらに好ましくは、3μm以下である。無機フィラーの平均粒径が5μm以下の場合、めっき後の表面のラフネスが小さくなり、その後のフォトリソ工程で微細なパターンの形成が良好となる傾向にある。 The average particle size of the inorganic filler is preferably 5 μm or less, more preferably 3 μm or less. More preferably, it is 3 μm or less. When the average particle diameter of the inorganic filler is 5 μm or less, the roughness of the surface after plating tends to be small, and fine pattern formation tends to be good in the subsequent photolithography process.

ガラスクロスに熱硬化性樹脂組成物を含浸する方法としては、例えば、熱硬化性樹脂組成物として熱硬化性樹脂フィルムを用意し、これをガラスクロスに積層して熱プレスする方法、加熱ラミネータを用いてプレスする方法が挙げられる。 As a method of impregnating the glass cloth with the thermosetting resin composition, for example, a thermosetting resin film is prepared as the thermosetting resin composition, a method of laminating the thermosetting resin film on the glass cloth and hot pressing, a heating laminator. The method of pressing using is mentioned.

熱プレスの条件としては、60℃〜300℃、1.0MPa以下が挙げられる。 The conditions for hot pressing include 60° C. to 300° C. and 1.0 MPa or less.

以上、本発明に係る半導体装置の製造方法及び半導体封止用部材の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。 The preferred embodiments of the method for manufacturing a semiconductor device and the semiconductor encapsulation member according to the present invention have been described above, but the present invention is not necessarily limited to the above-described embodiments, and does not depart from the spirit of the invention. You may make appropriate changes.

[熱硬化性樹脂組成物の調製]
ガラスクロスに含浸させる熱硬化性樹脂組成物として、以下に示す組成物A〜Cを調製した。
[Preparation of thermosetting resin composition]
Compositions A to C shown below were prepared as thermosetting resin compositions for impregnating glass cloth.

<熱硬化性樹脂組成物A>
(硬化剤Aの合成)
温度計、攪拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積2リットルの反応容器に、ビス(4−アミノフェニル)スルホン:26.40gと、2,2−ビス[4−(4−マレイミドフェノキシ)フェニル]プロパン:484.50gと、p−アミノ安息香酸:29.10g、及びジメチルアセトアミド:360.00gを入れ、140℃で5時間反応させて分子主鎖中にスルホン基を有し、酸性置換基と不飽和N−置換マレイミド基を有する硬化剤Aの溶液を得た。
<Thermosetting resin composition A>
(Synthesis of curing agent A)
A thermometer, a stirrer, and a reaction vessel with a volume of 2 liters, which was equipped with a moisture meter with a reflux condenser and capable of heating and cooling, contained 26.40 g of bis(4-aminophenyl)sulfone: 2,2-bis[4 -(4-maleimidophenoxy)phenyl]propane: 484.50 g, p-aminobenzoic acid: 29.10 g, and dimethylacetamide: 360.00 g were added, and the mixture was reacted at 140° C. for 5 hours to give sulfone in the molecular main chain. A solution of curing agent A having a group and having an acidic substituent and an unsaturated N-substituted maleimide group was obtained.

エポキシ樹脂として、ビフェニルアラルキル型エポキシ樹脂(製品名NC−3000H、日本化薬株式会社製)を70質量部と、上記で得られた硬化剤Aの溶液を硬化剤の質量換算で30質量部と、無機フィラー成分として、平均粒径が50nm、ビニルシランでシランカップリング処理したシリカフィラーとを混合して熱硬化性樹脂組成物Aを得た。なお、無機フィラー成分は、樹脂分に対し、30質量%になるように配合した。また、無機フィラー成分の分散にはプラネタリーミキサーを用いた。 As the epoxy resin, 70 parts by mass of a biphenylaralkyl-type epoxy resin (product name NC-3000H, manufactured by Nippon Kayaku Co., Ltd.) and 30 parts by mass of the solution of the curing agent A obtained above in terms of the mass of the curing agent. A thermosetting resin composition A was obtained by mixing, as an inorganic filler component, a silica filler having an average particle size of 50 nm and treated with silane coupling with vinylsilane. The inorganic filler component was blended so as to be 30% by mass with respect to the resin component. A planetary mixer was used to disperse the inorganic filler component.

熱硬化性樹脂組成物Aにおける無機フィラー成分の分散状態は、動的光散乱式ナノトラック粒度分布計「UPA−EX150」(日機装株式会社製)、及びレーザ回折散乱式マイクロトラック粒度分布計「MT−3100」(日機装株式会社製)を用いて測定し、最大粒径が1μm以下となっていることを確認した。 The dispersion state of the inorganic filler component in the thermosetting resin composition A is a dynamic light scattering nanotrack particle size distribution meter “UPA-EX150” (manufactured by Nikkiso Co., Ltd.) and a laser diffraction scattering type microtrack particle size distribution meter “MT”. -3100" (manufactured by Nikkiso Co., Ltd.), and it was confirmed that the maximum particle size was 1 μm or less.

<熱硬化性樹脂組成物B>
(硬化剤Bの合成)
ジアミン化合物としてワンダミンHM(WHM)〔(4,4’−ジアミノ)ジシクロヘキシルメタン、新日本理化株式会社製、商品名〕52.7g、反応性官能基を有するジアミンとして3,3’−ジヒドロキシ−4,4’−ジアミノビフェニル6g、トリカルボン酸無水物として無水トリメリット酸(TMA)108g及び非プロトン性極性溶媒としてN−メチル−2−ピロリドン(NMP)1281gを入れ、フラスコ内の温度を80℃に設定して30分間撹拌した。撹拌終了後、水と共沸可能な芳香族炭化水素としてトルエン192gをさらに添加し、フラスコ内の温度を160℃に昇温して2.5時間還流した。水分定量受器に理論量の水が貯留され、水の留出が見られなくなっていることを確認した後、水分定量受器中の水及びトルエンを除去しながら、フラスコ内の温度を180℃まで上昇させて反応溶液中のトルエンを除去した。フラスコ内の溶液を60℃まで冷却した後、長鎖炭化水素鎖骨格(炭素原子数約50)を有するジカルボン酸として水添α,ω−ポリブタジエンジカルボン酸(CI−1000、日本曹達株式会社製、商品名)309.5gを入れ、10分間撹拌した。撹拌終了後、ジイソシアネートとして4,4’−ジフェニルメタンジイソシアネート(MDI)119.7gを添加し、フラスコ内の温度を160℃に上昇させて2時間反応させ、樹脂溶液を得た。このポリアミドイミド樹脂溶液を硬化剤Bの溶液とした。また、ポリアミドイミド樹脂の重量平均分子量(Mw)をゲルパーミエーションクロマトグラフィーにより測定したところ47000であった。ポリアミドイミド1分子あたりの平均反応性官能基数Nは4.4であった。
<Thermosetting resin composition B>
(Synthesis of curing agent B)
Wandamine HM (WHM) [(4,4′-diamino)dicyclohexylmethane as a diamine compound, manufactured by Shin Nippon Rika Co., Ltd., 52.7 g, 3,3′-dihydroxy-4 as a diamine having a reactive functional group. , 4'-diaminobiphenyl 6 g, trimellitic anhydride (TMA) 108 g as a tricarboxylic acid anhydride, and N-methyl-2-pyrrolidone (NMP) 1281 g as an aprotic polar solvent were added, and the temperature in the flask was adjusted to 80°C. Set and stir for 30 minutes. After completion of stirring, 192 g of toluene was further added as an aromatic hydrocarbon azeotropic with water, the temperature inside the flask was raised to 160° C., and the mixture was refluxed for 2.5 hours. After confirming that the theoretical amount of water was stored in the moisture quantitative receiver and no distilling of water was observed, the temperature in the flask was set to 180°C while removing water and toluene in the moisture quantitative receiver. The toluene in the reaction solution was removed. After cooling the solution in the flask to 60° C., hydrogenated α,ω-polybutadienedicarboxylic acid (CI-1000, manufactured by Nippon Soda Co., Ltd., as a dicarboxylic acid having a long-chain hydrocarbon chain skeleton (having about 50 carbon atoms), 309.5 g (trade name) was added and stirred for 10 minutes. After the completion of stirring, 119.7 g of 4,4′-diphenylmethane diisocyanate (MDI) was added as a diisocyanate, the temperature inside the flask was raised to 160° C., and the reaction was carried out for 2 hours to obtain a resin solution. This polyamideimide resin solution was used as a solution of the curing agent B. The weight average molecular weight (Mw) of the polyamide-imide resin was 47,000 when measured by gel permeation chromatography. The average number N of reactive functional groups per molecule of polyamideimide was 4.4.

エポキシ樹脂として、ビフェニルアラルキル型エポキシ樹脂(製品名NC−3000H、日本化薬株式会社製)を70質量部と、上記で得られた硬化剤Bの溶液を硬化剤の質量換算で30質量部と、無機フィラー成分として、平均粒径が50nm、ビニルシランでシランカップリング処理したシリカフィラーとを混合して熱硬化性樹脂組成物Bを得た。なお、無機フィラー成分は、樹脂分に対し、30質量%になるように配合した。また、無機フィラー成分の分散にはプラネタリーミキサーを用いた。 As the epoxy resin, 70 parts by mass of a biphenylaralkyl-type epoxy resin (product name NC-3000H, manufactured by Nippon Kayaku Co., Ltd.) and 30 parts by mass of the solution of the curing agent B obtained above in terms of the mass of the curing agent. As an inorganic filler component, a thermosetting resin composition B was obtained by mixing a silica filler having an average particle diameter of 50 nm and treated with silane coupling with vinylsilane. The inorganic filler component was blended so as to be 30% by mass with respect to the resin component. A planetary mixer was used to disperse the inorganic filler component.

熱硬化性樹脂組成物Bにおける無機フィラー成分の分散状態を、熱硬化性樹脂組成物Aと同様にして測定したところ、最大粒径が1μmであることを確認した。 When the dispersed state of the inorganic filler component in the thermosetting resin composition B was measured in the same manner as in the thermosetting resin composition A, it was confirmed that the maximum particle size was 1 μm.

<熱硬化性樹脂組成物C>
エポキシ樹脂として、クレゾールノボラック型エポキシ樹脂(製品名エピクロンN660、DIC株式会社製)を70質量部と、硬化剤として、フェノキシ樹脂YP−55(新日鉄化学株式会社製)を10質量部及びメラミン変性フェノールノボラック樹脂LA7054(DIC株式会社製)を20質量部と、無機フィラー成分として、平均粒径が300nmの硫酸バリウムとを混合して熱硬化性樹脂組成物Cを得た。なお、無機フィラー成分は、樹脂分に対し、30質量%になるように配合した。
<Thermosetting resin composition C>
As an epoxy resin, 70 parts by mass of a cresol novolac type epoxy resin (product name Epicron N660, manufactured by DIC Corporation), and as a curing agent, 10 parts by mass of a phenoxy resin YP-55 (manufactured by Nippon Steel Chemical Co., Ltd.) and a melamine-modified phenol. 20 parts by mass of novolac resin LA7054 (manufactured by DIC Corporation) and barium sulfate having an average particle diameter of 300 nm as an inorganic filler component were mixed to obtain a thermosetting resin composition C. The inorganic filler component was blended so as to be 30% by mass with respect to the resin component.

なお、上記無機フィラー成分は、平均粒径が300nmの硫酸バリウムを、スターミルLMZ(アシザワファインテック株式会社製)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散してから配合した。 As the inorganic filler component, barium sulfate having an average particle size of 300 nm was dispersed for 3 hours at a peripheral speed of 12 m/s using Star Mill LMZ (manufactured by Ashizawa Finetech Co., Ltd.) and zirconia beads having a diameter of 1.0 mm. And then blended.

熱硬化性樹脂組成物Cにおける無機フィラー成分の分散状態を、熱硬化性樹脂組成物Aと同様にして測定したところ、最大粒径が2μmであることを確認した。 When the dispersed state of the inorganic filler component in the thermosetting resin composition C was measured in the same manner as in the thermosetting resin composition A, it was confirmed that the maximum particle size was 2 μm.

[熱硬化性樹脂フィルムの作製]
上述のように得た各熱硬化性樹脂組成物A〜Cの溶液を、支持体である16μm厚のポリエチレンテレフタレートフィルム(G2−16、帝人株式会社製、商品名)上に塗布することにより熱硬化性樹脂組成物層を形成した。その後、熱風対流式乾燥機を用いて熱硬化性樹脂組成物層を100℃で約10分間乾燥することによって支持体上に熱硬化性樹脂フィルムを得た。熱硬化性樹脂フィルムの膜厚は50〜500μmのものを準備した。
[Preparation of thermosetting resin film]
The solution of each of the thermosetting resin compositions A to C obtained as described above is applied onto a 16 μm-thick polyethylene terephthalate film (G2-16, manufactured by Teijin Ltd., trade name), which is a support, to obtain heat. A curable resin composition layer was formed. Then, the thermosetting resin composition layer was dried at 100° C. for about 10 minutes using a hot air convection dryer to obtain a thermosetting resin film on the support. A thermosetting resin film having a thickness of 50 to 500 μm was prepared.

次いで、熱硬化性樹脂フィルムに埃等が付着しないように、支持体と接している側とは反対側の表面上にポリエチレンフィルム(NF−15、タマポリ株式会社製、商品名)を保護フィルムとして貼り合わせ、保護フィルム付き熱硬化性樹脂フィルムを得た。 Then, as a protective film, a polyethylene film (NF-15, manufactured by Tama Poly Co., Ltd.) is provided as a protective film on the surface opposite to the side in contact with the support so that dust or the like does not adhere to the thermosetting resin film. Bonding was performed to obtain a thermosetting resin film with a protective film.

[半導体封止用部材の作製]
上記で得られた保護フィルム付き熱硬化性樹脂フィルムからポリエチレンフィルムを剥がした熱硬化性樹脂フィルムを2枚用意した。次に、ガラスクロス(厚み:10μm〜200μm、ガラスの種類:Sガラス)の厚さ方向両側に、2枚の熱硬化性樹脂フィルムのそれぞれの熱硬化性樹脂層がガラスクロスと接するように積層し、熱ローラーを用いてプレスした。熱プレス時の温度は160℃、プレス時間は10分間とした。熱プレス後にポリエチレンテレフタレートフィルムを剥がすことで半導体封止用部材を得た。
[Production of semiconductor encapsulation member]
Two thermosetting resin films were prepared by peeling the polyethylene film from the thermosetting resin film with a protective film obtained above. Next, on the both sides in the thickness direction of the glass cloth (thickness: 10 μm to 200 μm, type of glass: S glass), two thermosetting resin layers of two thermosetting resin films are laminated so as to be in contact with the glass cloth. And pressed using a hot roller. The temperature during hot pressing was 160° C. and the pressing time was 10 minutes. After the hot pressing, the polyethylene terephthalate film was peeled off to obtain a semiconductor sealing member.

上記の方法により、厚みT0が50、80、245、250、280、300又は390μmである半導体封止用部材をそれぞれ得た。 By the above method, semiconductor encapsulating members having a thickness T0 of 50, 80, 245, 250, 280, 300 or 390 μm were obtained.

[仮固定用フィルム付き支持体の準備]
まず、支持体として直径220mm、厚み1.5mmのSUS板を準備した。次に、SUS板の片側に仮固定用フィルムを、ラミネータを用いて貼り付けて、図4(a)に示されるような仮固定用フィルム付き支持体を得た。
[Preparation of support with temporary fixing film]
First, a SUS plate having a diameter of 220 mm and a thickness of 1.5 mm was prepared as a support. Next, a temporary fixing film was attached to one side of the SUS plate using a laminator to obtain a temporary fixing film-attached support as shown in FIG. 4(a).

SUS板からはみ出した仮固定用フィルムについては、カッターナイフで切り離した。 The temporary fixing film protruding from the SUS plate was cut off with a cutter knife.

[半導体装置の製造]
(実施例1〜11、比較例1)
仮固定用フィルム付き支持体に、7.3mm×7.3mmの半導体素子(株式会社ウォルツ製 CC80−0101JY)を、半導体素子の受動面(裏面)と仮固定用フィルムとが貼り合わさるように格子状に配置した(図4(b)参照)。半導体素子の搭載数は193個、ピッチは縦方向、横方向ともに9.6mmとした。半導体素子の配置にはダイソーター(キヤノンマシナリー株式会社製 CAP3500)を用いた。配置時の荷重は半導体素子1個当り1kgfとした。
[Manufacturing of semiconductor devices]
(Examples 1 to 11, Comparative Example 1)
A 7.3 mm×7.3 mm semiconductor element (CC80-0101JY manufactured by Waltz Co., Ltd.) is attached to a support with a temporary fixing film so that the passive surface (back surface) of the semiconductor element and the temporary fixing film are attached to each other. (See FIG. 4B). The number of semiconductor elements mounted was 193, and the pitch was 9.6 mm in both the vertical and horizontal directions. A die sorter (CAP3500 manufactured by Canon Machinery Co., Ltd.) was used to arrange the semiconductor elements. The load at the time of arrangement was 1 kgf per semiconductor element.

次に、上記で作製された半導体封止用部材を用いて、半導体素子を覆うように封止し、ガラスクロスに含浸させた熱硬化性樹脂組成物からなる第1の絶縁層を形成した(図4(d)参照)。詳細には、まず、半導体素子の能動面(表面)上に、半導体封止用部材を載置した。これを、プレス式真空ラミネータ(MVLP−500、株式会社名機製作所製、商品名)を用いてラミネートし、半導体素子の受動面(裏面)上と半導体素子間に第1の絶縁層を形成した。なお、比較例1では、半導体素子の封止を、ガラスクロスを含まない熱硬化性樹脂組成物Aからなる熱硬化性樹脂フィルムを用いて行った。 Next, using the semiconductor sealing member produced above, the semiconductor element was sealed so as to cover it, and the first insulating layer made of the thermosetting resin composition impregnated in the glass cloth was formed ( See FIG. 4D). Specifically, first, the semiconductor sealing member was placed on the active surface (front surface) of the semiconductor element. This was laminated using a press-type vacuum laminator (MVLP-500, manufactured by Meiki Seisakusho Co., Ltd.) to form a first insulating layer on the passive surface (back surface) of the semiconductor element and between the semiconductor elements. .. In Comparative Example 1, the semiconductor element was sealed using a thermosetting resin film made of the thermosetting resin composition A containing no glass cloth.

このときの熱硬化性樹脂組成物、半導体封止用部材の厚み(μm)、第1の絶縁層の厚みT1(μm)、半導体素子の厚みT2(μm)、ラミネート温度(℃)、ラミネート時間(秒)、ラミネート圧力(MPa)を、表1及び2にそれぞれ示す。なお、ラミネートは、真空引き時間20秒、気圧4kPa以下の条件で行った。 Thermosetting resin composition at this time, thickness (μm) of semiconductor sealing member, thickness T1 (μm) of first insulating layer, thickness T2 (μm) of semiconductor element, laminating temperature (° C.), laminating time (Sec) and laminating pressure (MPa) are shown in Tables 1 and 2, respectively. The lamination was performed under the conditions of a vacuuming time of 20 seconds and an atmospheric pressure of 4 kPa or less.

次いで、クリーンオーブンで、表1及び2に示される温度及び時間で加熱し、熱硬化を行った。 Then, it was heated in a clean oven at the temperature and time shown in Tables 1 and 2 to perform thermosetting.

Figure 0006739893
Figure 0006739893

Figure 0006739893
Figure 0006739893

その後、支持体、及び仮固定用フィルムを200℃のホットプレート上ではく離した(図4(e)及び(f)参照)。 After that, the support and the temporary fixing film were separated on a hot plate at 200° C. (see FIGS. 4(e) and 4(f)).

次いで、半導体素子の能動面側に、熱硬化性樹脂組成物からなる第2の絶縁層を形成した(図5(g)参照)。熱硬化性樹脂組成物は第1の絶縁層と同様の熱硬化性樹脂組成物を用い、第2の絶縁層の形成方法は、第1の絶縁層と同様にした。また、第2の絶縁層の厚みは10μmとした。次いで、クリーンオーブンで120〜170℃、30分〜1時間の加熱を行い、第2の絶縁層の熱硬化を行った。 Then, a second insulating layer made of a thermosetting resin composition was formed on the active surface side of the semiconductor element (see FIG. 5(g)). As the thermosetting resin composition, the same thermosetting resin composition as that for the first insulating layer was used, and the method for forming the second insulating layer was the same as that for the first insulating layer. The thickness of the second insulating layer was 10 μm. Then, heating was performed in a clean oven at 120 to 170° C. for 30 minutes to 1 hour to thermally cure the second insulating layer.

次いで、表3に示す条件でデスミア処理を施し、第2の絶縁層表面の研削を行い、第2の絶縁層に、半導体素子に至るまでの開口部を設けた(図5(h)参照)。 Then, desmear treatment was performed under the conditions shown in Table 3, the surface of the second insulating layer was ground, and an opening portion reaching the semiconductor element was provided in the second insulating layer (see FIG. 5H). ..

Figure 0006739893
Figure 0006739893

その後、無電解銅めっき法により、開口部及び第2の絶縁層上に1μmの厚みのシード層を形成した(図5(i)参照)。 Then, a seed layer having a thickness of 1 μm was formed on the opening and the second insulating layer by electroless copper plating (see FIG. 5(i)).

次いで、回路形成用レジスト(日立化成株式会社 Photec RY−3525)をロールラミネータでシード層上に貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所社製EXM‐1201型露光機を使用して、100mJ/cmのエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、回路形成用レジストパターンを形成した(図5(j)参照)。 Next, a circuit forming resist (Photec RY-3525, Hitachi Chemical Co., Ltd.) was attached onto the seed layer with a roll laminator, and a pattern-formed phototool was brought into close contact therewith, and an EXM-1201 type exposure machine manufactured by Oak Manufacturing Co., Ltd. Was used to expose with an energy amount of 100 mJ/cm 2 . Next, spray development was carried out for 90 seconds with a 1% by mass sodium carbonate aqueous solution at 30° C. to form a resist pattern for circuit formation (see FIG. 5(j)).

次いで、電気めっき法により、シード層上に、5μmの厚みの銅の配線パターンを形成した(図5(k)参照)。次いで、はく離液により回路形成用レジストパターンをはく離した後(図6(l)参照)、第2の絶縁層表面に露出しているシード層をエッチング液により除去した(図6(m)参照)。 Then, a copper wiring pattern having a thickness of 5 μm was formed on the seed layer by electroplating (see FIG. 5(k)). Next, after peeling the circuit forming resist pattern with a peeling liquid (see FIG. 6(l)), the seed layer exposed on the surface of the second insulating layer was removed with an etching liquid (see FIG. 6(m)). ..

次いで、配線パターン及び第2の絶縁層上に、熱硬化性樹脂組成物からなる第3の絶縁層を形成し、表3のデスミア処理を施し、第3の絶縁層に、配線パターンに至るまでの開口部を設けた(図6(n)参照)。熱硬化性樹脂組成物は第1の絶縁層と同様の熱硬化性樹脂組成物を用い、第3の絶縁層の形成方法は、第1の絶縁層と同様にした。また、第3の絶縁層の厚みは20μmとした。 Then, a third insulating layer made of a thermosetting resin composition is formed on the wiring pattern and the second insulating layer, and the desmear treatment shown in Table 3 is performed to reach the wiring pattern on the third insulating layer. Was provided (see FIG. 6(n)). As the thermosetting resin composition, the same thermosetting resin composition as that for the first insulating layer was used, and the method for forming the third insulating layer was the same as that for the first insulating layer. The thickness of the third insulating layer was 20 μm.

その後、市販の無電解ニッケル/金めっき液を用いて、ニッケルめっき厚3μm、金めっき厚0.1μmとなるように配線パターン上にめっき処理を行った(図6(o)参照)。次いで、金めっき上に外部接続端子となるSn−Ag−Cu系のはんだボールをリフロー搭載した(図6(p)参照)。 After that, a commercially available electroless nickel/gold plating solution was used to perform plating treatment on the wiring pattern so that the nickel plating thickness was 3 μm and the gold plating thickness was 0.1 μm (see FIG. 6( o )). Then, Sn—Ag—Cu solder balls to be external connection terminals were reflow-mounted on the gold plating (see FIG. 6(p)).

次いで、ダイシング(ブレード幅0.3mm)により、9.3mm×9.3mmの大きさに個片化し、半導体装置を得た(図7(q)参照)。 Next, the semiconductor device was obtained by dicing (blade width 0.3 mm) into individual pieces of a size of 9.3 mm×9.3 mm (see FIG. 7(q)).

[半導体装置の製造における評価]
半導体装置の製造における反り、埋め込み性及び平滑性について以下の方法で評価した。結果を表4及び5に示す。
[Evaluation in manufacturing semiconductor devices]
Warpage, embedding property and smoothness in the manufacture of semiconductor devices were evaluated by the following methods. The results are shown in Tables 4 and 5.

(反り)
第1の絶縁層を形成し、所定の熱硬化を行った後の成形物について、直径200mmの範囲の反り量を室温下(25℃)で測定し、以下の基準に基づいて反りを評価した。
A:反り量が1mm未満。
B:反り量が1mm以上、2mm未満。
C:反り量が2mm以上、2.5mm未満。
D:反り量が2.5mm以上。
(warp)
The amount of warpage in the range of 200 mm in diameter was measured at room temperature (25° C.) with respect to the molded product after the first insulating layer was formed and the predetermined thermosetting was performed, and the warpage was evaluated based on the following criteria. ..
A: The amount of warpage is less than 1 mm.
B: The amount of warpage is 1 mm or more and less than 2 mm.
C: The amount of warpage is 2 mm or more and less than 2.5 mm.
D: The amount of warpage is 2.5 mm or more.

(埋め込み性)
第1の絶縁層を形成し、所定の熱硬化を行った後の成形物について、熱硬化性樹脂組成物による半導体素子の埋め込み状態を目視で確認し、以下の基準に基づいて埋め込み性を評価した。
A:半導体素子間に充分に樹脂が埋め込まれており、未充填部がない。
B:半導体素子間に未充填部がある。
(Embedding property)
With respect to the molded product after forming the first insulating layer and performing a predetermined thermosetting, the embedding state of the semiconductor element with the thermosetting resin composition was visually confirmed, and the embedding property was evaluated based on the following criteria. did.
A: The resin is sufficiently embedded between the semiconductor elements, and there is no unfilled portion.
B: There is an unfilled portion between the semiconductor elements.

(平滑性(段差))
第1の絶縁層を形成し、所定の熱硬化を行った後の成形物について、表面粗さ計を用いて、半導体素子の受動面(裏面)側の第1の絶縁層表面の段差を測定し、以下の基準に基づいて平滑性(段差)を評価した。
A:第1の絶縁層の表面の段差が2μm未満。
B:第1の絶縁層の表面の段差が2μm以上、5μm未満。
C:第1の絶縁層の表面の段差が5μm以上。
(Smoothness (step))
Using a surface roughness meter, measure the level difference on the surface of the first insulating layer on the passive surface (back surface) side of the semiconductor element for the molded product after forming the first insulating layer and carrying out predetermined heat curing. Then, the smoothness (step) was evaluated based on the following criteria.
A: The step difference on the surface of the first insulating layer is less than 2 μm.
B: The step difference on the surface of the first insulating layer is 2 μm or more and less than 5 μm.
C: The step difference on the surface of the first insulating layer is 5 μm or more.

(平滑性(壁面))
第1の絶縁層を形成し、所定の熱硬化を行った後の成形物について、壁面の平滑性を目視により確認し、以下の基準に基づいて平滑性(段差)を評価した。
A:欠けがない。
B:欠けがある。
(Smoothness (wall surface))
The smoothness of the wall surface of the molded article after the first insulating layer was formed and the predetermined heat curing was performed was visually confirmed, and the smoothness (step) was evaluated based on the following criteria.
A: There is no chip.
B: There is a chip.

Figure 0006739893
Figure 0006739893

Figure 0006739893
Figure 0006739893

本発明によれば、薄型化が可能で、反りが十分抑制されたウェハレベル半導体装置を低コストで効率よく提供することができる。なお、本発明は、ウェハレベル半導体装置に限定するものでなく、パッケージ・オン・パッケージの再配線プロセス等、小型化及び薄型化が必要な全ての半導体装置、部品内蔵基板に適用することができる。 According to the present invention, it is possible to efficiently provide a wafer-level semiconductor device which can be thinned and whose warpage is sufficiently suppressed at low cost. The present invention is not limited to wafer level semiconductor devices, but can be applied to all semiconductor devices and component-embedded substrates that require miniaturization and thinning, such as package-on-package rewiring processes. ..

1…支持体、2…仮固定層(仮固定用フィルム)、3…半導体素子、4…封止材(第1の絶縁層)、5…第2の絶縁層、5’,5’’…開口を有する第2の絶縁層、6…シード層、7…レジストパターン、8…配線パターン、9…開口を有する第3の絶縁層、10…外部接続用端子、12…無電解ニッケル/金めっき、20,22…半導体装置、30…半導体封止用部材、30’,30’’…第1の絶縁層。 1... Support, 2... Temporary fixing layer (temporary fixing film), 3... Semiconductor element, 4... Sealing material (first insulating layer), 5... Second insulating layer, 5', 5''... Second insulating layer having openings, 6... Seed layer, 7... Resist pattern, 8... Wiring pattern, 9... Third insulating layer having openings, 10... External connection terminal, 12... Electroless nickel/gold plating , 20, 22... Semiconductor device, 30... Semiconductor sealing member, 30', 30''... First insulating layer.

Claims (4)

仮固定層が設けられた支持体に、能動面及び該能動面とは反対側に受動面を有する半導体素子を1つ以上、前記仮固定層と前記半導体素子の前記能動面とが貼り合わさるように仮固定する工程(I)と、
仮固定された前記半導体素子を、ガラスクロスに熱硬化性樹脂組成物を含浸させてなる半導体封止用部材で封止して、前記半導体素子の前記受動面側を覆う、前記半導体封止用部材に由来する第1の絶縁層を形成する工程(II)と、
前記半導体素子及び該半導体素子を封止する前記第1の絶縁層から、前記支持体及び前記仮固定層をはく離して、前記能動面が露出した前記半導体素子及び該半導体素子を封止する前記第1の絶縁層を得る工程(III)と、
前記能動面が露出した前記半導体素子及び該半導体素子を封止する前記第1の絶縁層の前記能動面側に、前記半導体素子の前記能動面にまで至る開口を有する第2の絶縁層を形成する工程(IV)と、
前記半導体素子の前記能動面の一部及び前記第2の絶縁層上に、シード層を形成する工程(V)と、
前記シード層上に、配線パターンを形成する工程(VI)と、
前記シード層の前記配線パターンが設けられている以外の部分を除去する工程(VII)と、
前記配線パターン及び前記第2の絶縁層上に、前記配線パターンにまで至る開口を有する第3の絶縁層を形成する工程(VIII)と、
前記開口に、外部接続用端子を形成する工程(IX)と、
を備え、
前記工程(II)における、前記第1の絶縁層の厚みT1と前記半導体素子の厚みT2との差(T1−T2)が、30μm以下である、半導体装置の製造方法。
One or more semiconductor elements having an active surface and a passive surface on the side opposite to the active surface are attached to a support provided with the temporary fixing layer so that the temporary fixing layer and the active surface of the semiconductor element are bonded to each other. The step (I) of temporarily fixing to
The semiconductor element temporarily fixed is sealed with a semiconductor sealing member obtained by impregnating a glass cloth with a thermosetting resin composition to cover the passive surface side of the semiconductor element . A step (II) of forming a first insulating layer derived from the member ,
The semiconductor element and the first insulating layer for sealing the semiconductor element are separated from the support and the temporary fixing layer to seal the semiconductor element and the semiconductor element with the active surface exposed. A step (III) of obtaining a first insulating layer,
A second insulating layer having an opening reaching the active surface of the semiconductor element is formed on the active surface side of the semiconductor element having the exposed active surface and the first insulating layer sealing the semiconductor element. Step (IV) of
Forming a seed layer on a part of the active surface of the semiconductor element and on the second insulating layer (V);
A step (VI) of forming a wiring pattern on the seed layer,
Removing a portion of the seed layer other than the portion provided with the wiring pattern (VII),
Forming a third insulating layer having an opening reaching the wiring pattern on the wiring pattern and the second insulating layer (VIII);
A step (IX) of forming a terminal for external connection in the opening,
Equipped with
A method of manufacturing a semiconductor device, wherein a difference (T1-T2) between the thickness T1 of the first insulating layer and the thickness T2 of the semiconductor element in the step (II) is 30 μm or less.
前記工程(II)における、前記半導体用封止部材の封止温度が50〜140℃であり且つ加熱時間が10〜300秒である、請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the sealing temperature of the semiconductor sealing member in the step (II) is 50 to 140° C., and the heating time is 10 to 300 seconds. 前記工程(II)における、前記半導体用封止部材の封止圧力が0.2〜2.0MPaである、請求項1又は2に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the sealing pressure of the semiconductor sealing member in the step (II) is 0.2 to 2.0 MPa. 能動面及び該能動面とは反対側に受動面を有する半導体素子と、前記半導体素子の前記受動面側を覆うように前記半導体素子の前記能動面以外を封止する絶縁層と、を備え、
前記絶縁層が、ガラスクロスと前記ガラスクロスに含浸した熱硬化性樹脂組成物の硬化物とからなり、
前記絶縁層の厚みT1と前記半導体素子の厚みT2との差(T1−T2)が、30μm以下である、半導体装置。
A semiconductor element having an active surface and a passive surface on the side opposite to the active surface; and an insulating layer for sealing the semiconductor element other than the active surface so as to cover the passive surface side,
The insulating layer comprises a glass cloth and a cured product of the thermosetting resin composition impregnated in the glass cloth,
A semiconductor device in which a difference (T1−T2) between the thickness T1 of the insulating layer and the thickness T2 of the semiconductor element is 30 μm or less.
JP2014195232A 2014-09-25 2014-09-25 Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device Active JP6739893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014195232A JP6739893B2 (en) 2014-09-25 2014-09-25 Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014195232A JP6739893B2 (en) 2014-09-25 2014-09-25 Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2016066726A JP2016066726A (en) 2016-04-28
JP6739893B2 true JP6739893B2 (en) 2020-08-12

Family

ID=55804323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014195232A Active JP6739893B2 (en) 2014-09-25 2014-09-25 Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device

Country Status (1)

Country Link
JP (1) JP6739893B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6859729B2 (en) * 2016-07-05 2021-04-14 昭和電工マテリアルズ株式会社 Manufacturing method of temporary fixing resin composition, temporary fixing resin film, temporary fixing resin film sheet and semiconductor device
TW201821280A (en) 2016-09-30 2018-06-16 日商富士軟片股份有限公司 Laminate and manufacturing method for semiconductor element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283457A (en) * 1992-03-31 1993-10-29 Toshiba Corp Manufacture of resin-sealed semiconductor device
JP2001111218A (en) * 1999-10-13 2001-04-20 Hitachi Ltd Multilayer printed circuit board and electronic device
JP2003332705A (en) * 2002-05-16 2003-11-21 Shinko Electric Ind Co Ltd Circuit board and its manufacturing method
JP4473935B1 (en) * 2009-07-06 2010-06-02 新光電気工業株式会社 Multilayer wiring board
JP2012129326A (en) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd Electronic device manufacturing method and electronic device package manufacturing method
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2014086598A (en) * 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd Method of manufacturing semiconductor device, semiconductor device, and photosensitive resin composition

Also Published As

Publication number Publication date
JP2016066726A (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6428164B2 (en) Semiconductor device and manufacturing method thereof
JP2013251368A (en) Semiconductor device manufacturing method, thermosetting resin composition used therefor and semiconductor device obtained thereby
JP2018159028A (en) Resin composition
JP7444154B2 (en) resin composition
KR102336087B1 (en) Resin compositions
JP2014056924A (en) Semiconductor device manufacturing method and thermosetting resin composition used therefor, and semiconductor device obtained by those
TWI820004B (en) resin composition
JP6557960B2 (en) Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same
JP7225546B2 (en) Sealing resin composition
JP7211693B2 (en) resin composition
JP2016213321A (en) Semiconductor device manufacturing method and semiconductor device
JP2023121767A (en) resin composition
TWI775880B (en) resin composition
JP2018150440A (en) Resin composition
JP6739893B2 (en) Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device
JP7163654B2 (en) Resin composition, sheet-like laminate material, printed wiring board, semiconductor chip package, and semiconductor device
JP7287348B2 (en) resin composition
JP7151550B2 (en) resin composition
JP2015090926A (en) Film for manufacturing semiconductor device, semiconductor device using the same, and manufacturing method of semiconductor device
JP7040129B2 (en) Encapsulating resin composition
JP6465340B2 (en) Method for manufacturing semiconductor device using silicon-containing substrate
JP7131593B2 (en) resin composition
JP7298466B2 (en) resin composition
JP2017010991A (en) Semiconductor device manufacturing member, semiconductor device and method of manufacturing the same, thermoset resin composition, and thermoset resin film
JP2017010992A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191017

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6739893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350