JP6738610B2 - 発光素子装置及び光プリントヘッド - Google Patents

発光素子装置及び光プリントヘッド Download PDF

Info

Publication number
JP6738610B2
JP6738610B2 JP2016015948A JP2016015948A JP6738610B2 JP 6738610 B2 JP6738610 B2 JP 6738610B2 JP 2016015948 A JP2016015948 A JP 2016015948A JP 2016015948 A JP2016015948 A JP 2016015948A JP 6738610 B2 JP6738610 B2 JP 6738610B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
light emitting
type
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016015948A
Other languages
English (en)
Other versions
JP2017135328A (ja
Inventor
裕典 古田
裕典 古田
元一郎 松尾
元一郎 松尾
伸哉 十文字
伸哉 十文字
Original Assignee
株式会社沖データ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ filed Critical 株式会社沖データ
Priority to JP2016015948A priority Critical patent/JP6738610B2/ja
Priority to US15/418,669 priority patent/US10331057B2/en
Publication of JP2017135328A publication Critical patent/JP2017135328A/ja
Application granted granted Critical
Publication of JP6738610B2 publication Critical patent/JP6738610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

本発明は、発光サイリスタを有する発光素子装置、及び発光素子装置を有する光プリントヘッドに関する。
複数の発光サイリスタ（発光素子）を有する発光サイリスタアレイ（発光素子アレイ）を有する光プリントヘッドが、電子写真方式の画像形成装置の光プリントヘッド（露光装置）として提案されている（例えば、特許文献１参照）。特許文献１に記載されている発光サイリスタは、ｐ型アノード層（第１半導体層）、ｎ型ゲート層（第２半導体層）、ｐ型ゲート層（第３半導体層）、及びｎ型カソード層（第４半導体層）を積層させたｎｐｎｐ積層構造を有し、ｐ型ゲート層（第３半導体層）上にはゲート電極が形成されている。ｎ型ゲート層（第２半導体層）のバンドギャップをｐ型アノード層（第１半導体層）のバンドギャップ及びｎ型カソード層（第４半導体層）のバンドギャップのいずれよりも小さくし、ｐ型ゲート層（第３半導体層）のバンドギャップをｎ型ゲート層（第２半導体層）のバンドギャップよりも小さくすることで、ｐ型ゲート層（第３半導体層）が発光層となる。
特開２０１５−１０９４１７号公報（例えば、図４、段落００３６〜００６０）
上記積層構造では、ゲート電極が設置される面は、ｐ型ゲート層をウェットエッチングすることで形成された面である。このため、ｐ型ゲート層は、ウェットエッチングのエッチングレートのばらつきを考慮に入れて、十分に大きい層厚（エッチングマージンを含む層厚）とする必要がある。しかしながら、発光層であるｐ型ゲート層の層厚が大きい場合には、ｐ型ゲート層自身による光吸収が増加するので光取出し効率が低下するという問題がある。また、発光サイリスタの上部ｎｐｎ構造（ｎｐｎトランジスタ）のベース層であるｐ型ゲート層の層厚が大きい場合には、ｎｐｎトランジスタの電流利得が小さくなるので、発光サイリスタのスイッチング特性が悪化するという問題がある。
本発明は、従来技術の課題を解決するためになされたものであり、光取出し効率が高く、スイッチング特性が優れた発光素子装置、及びこの発光素子装置を有する光プリントヘッドを提供することを目的とする。
本発明の一態様に係る発光素子装置は、発光サイリスタと、前記発光サイリスタにゲート電流を供給するゲート電極とを備え、前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、前記発光サイリスタは、前記第３半導体層の前記第４半導体層側の表面上に配置され、前記第４半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第４半導体層側に配置され、前記ゲート電極は、前記エッチングストップ層上に配置されたことを特徴とする。
本発明の他の態様に係る発光素子装置は、発光サイリスタと、前記発光サイリスタにゲート電流を供給するゲート電極とを備え、前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、前記発光サイリスタは、前記第３半導体層と前記第４半導体層との間に配置され、前記第４半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第４半導体層側に配置され、前記ゲート電極は、前記第３半導体層上に配置されたことを特徴とする。
本発明の他の態様に係る発光素子装置は、発光サイリスタと、前記発光サイリスタにゲート電流を供給するゲート電極とを備え、前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、前記発光サイリスタは、前記第３半導体層と前記第２半導体層との間に配置され、前記第３半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第２半導体層側に配置され、前記ゲート電極は、前記第２半導体層上に配置されたことを特徴とする。
本発明の他の態様に係る光プリントヘッドは、複数の発光素子部を有する発光素子アレイと、前記発光素子アレイから出射された光を収束させるレンズアレイとを備え、前記複数の発光素子部の各々は、上記発光素子装置であることを特徴とする。
本発明によれば、発光素子装置からの光取出し効率を向上させ、発光素子装置のスイッチング特性を改善することができる。
本発明の実施の形態１に係る発光素子装置を有する発光素子アレイの概略構造を示す平面図である。 実施の形態１に係る発光素子装置の概略構造（図１をＩＩ−ＩＩ線で切る概略断面）を示す断面図である。 （ａ）から（ｆ）は、図２に示される発光素子装置の製造プロセスを概略的に示す断面図である。 エッチングストップ層を有さない比較例の発光サイリスタのエッチング工程を示す断面図である。 本発明の実施の形態２に係る発光素子装置の概略構造を示す断面図である。 （ａ）から（ｆ）は、図５に示される発光素子装置の製造プロセスを概略的に示す断面図である。 本発明の実施の形態３に係る発光素子装置の概略構造を示す断面図である。 本発明の実施の形態４に係る発光素子装置の概略構造を示す断面図である。 （ａ）から（ｆ）は、図８に示される発光素子装置の製造プロセスを概略的に示す断面図である。 本発明の実施の形態５に係る発光素子装置の概略構造を示す断面図である。 （ａ）から（ｆ）は、図１０に示される発光素子装置の製造プロセスを概略的に示す断面図である。 本発明の実施の形態６に係る発光素子装置の概略構造を示す断面図である。 （ａ）から（ｆ）は、図１２に示される発光素子装置の製造プロセスを概略的に示す断面図である。 本発明の実施の形態７に係る発光素子装置の概略構造を示す断面図である。 本発明の実施の形態８に係る発光素子装置の概略構造を示す断面図である。 本発明の実施の形態９に係る光プリントヘッドの概略構造を示す断面図である。
《１》実施の形態１
《１−１》発光素子アレイ１００
図１は、本発明の実施の形態１に係る発光素子装置（発光素子部）１を有する発光素子アレイ（発光サイリスタアレイ）１００の概略構造を示す平面図である。発光素子アレイ１００は、電子写真方式の画像形成装置における露光装置としての光プリントヘッドに搭載される。図１に示されるように、発光素子アレイ１００は、例えば、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）基板１１０と、ＣＯＢ基板１１０上に搭載された基板としての半導体基板１２０と、半導体基板１２０上に搭載された複数の発光素子としての複数の発光サイリスタ１６とを備えている。半導体基板１２０と複数の発光素子としての複数の発光サイリスタ１６とは、発光素子アレイチップ（発光サイリスタアレイチップ）を形成する。なお、光プリントヘッドとしての発光サイリスタアレイヘッドは、後述する実施の形態９において説明される。
半導体基板１２０は、例えば、シリコン（Ｓｉ）基板であり、発光サイリスタ１６を駆動させる集積回路である駆動回路１２１を内蔵している。駆動回路１２１は、半導体基板１２０上又はＣＯＢ基板１１０上に、集積回路チップとして備えられてもよい。
発光サイリスタ１６を含む発光素子装置１は、例えば、製造用基板（例えば、後述する図３（ａ）における符号１５０）上で形成される。発光素子装置１（例えば、エピタキシャル成長によって形成された半導体積層構造を持つ薄膜としてのエピタキシャルフィルム）を製造用基板から剥がし、その後、剥がされた発光素子装置１を半導体基板１２０の主面上に貼り付ける。
配線１７は、発光素子装置１と駆動回路１２１とを電気的に接続するための導電性部材で形成された配線層又はワイヤである。なお、配線１７を、発光素子装置１の表面に沿う配線層で形成する場合には、配線層を形成する前に、発光素子装置１上の電極以外の領域及び半導体基板１２０上の電極以外の領域に、絶縁層が形成される。また、図１の構造は、本発明が適応可能される発光素子アレイの一例に過ぎず、発光素子アレイの構造は、図１のものに限定されない。
《１−２》発光素子装置１
図２は、実施の形態１に係る発光素子装置１の概略構造（図１をＩＩ−ＩＩ線で切る概略断面）を示す断面図である。図１及び図２に示されるように、実施の形態１に係る発光素子装置１は、基板としての半導体基板１２０と、半導体基板１２０上に備えられ、駆動回路１２１によって駆動される発光素子装置１とを有している。
図２に示されるように、発光サイリスタ１６は、第１導電型の第１半導体層としてのｐ型アノード層１１と、第１導電型と異なる第２導電型の第２半導体層としてのｎ型ゲート層１２と、第１導電型の第３半導体層としてのｐ型ゲート層１３と、エッチングストップ層１５と、第２導電型の第４半導体層としてのｎ型カソード層１４とが、この順に積層された積層構造（積層部）を有している。エッチングストップ層１５は、第３半導体層としてのｐ型ゲート層１３のｎ型カソード層１４側の表面上に配置されている。エッチングストップ層１５は、隣接する半導体層よりも（図２の例では、ｐ型ゲート層１３及びｎ型カソード層１４のいずれよりも）低いエッチングレートを持つ半導体層である。
実施の形態１において、ｐ型アノード層１１は、ｐ型ＡｌＧａＡｓ（アルミニウム・ガリウム・ヒ素）層であり、ｎ型ゲート層１２は、ｎ型ＡｌＧａＡｓ層であり、ｐ型ゲート層１３は、ｐ型ＡｌＧａＡｓ層であり、ｎ型カソード層１４は、ｎ型ＡｌＧａＡｓ層である。これらの層において、ｐ型の不純物としては、炭素（Ｃ）又は亜鉛（Ｚｎ）が使用され、ｎ型の不純物としては、シリコン（Ｓｉ）が使用される。ｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１１のＡｌ組成比及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４のＡｌ組成比は、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２のＡｌ組成比より高い。また、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２のＡｌ組成比は、ｐゲート層（ｐ型ＡｌＧａＡｓ層）のＡｌ組成比より高い。これらの層において、Ａｌ組成比が大きくなるほど、バンドギャップが大きい。
エッチングストップ層１５は、例えば、ｐ型ＩｎＧａＰ（インジウム・ガリウム・リン）層である。エッチングストップ層１５の層厚は、隣接する半導体層の膜厚よりも薄い（図２の例では、ｐ型ゲート層１３及びｎ型カソード層１４のいずれよりも薄い）。エッチングストップ層１５の層厚は、１０［ｎｍ］〜５０［ｎｍ］程度であることが望ましい。
また、エッチングストップ層１５は、隣接する半導体層よりも低い（図２の例では、ｐ型ゲート層１３及びｎ型カソード層１４のいずれよりも低い）エッチングレートを持つ半導体層である。
また、図２に示されるように、発光素子装置１は、ｐ型アノード層１１上に配置されたアノード電極９１と、ｎ型カソード層１４上に配置されたカソード電極９２と、エッチングストップ層１５上に、エッチングストップ層１５を介してｐ型ゲート層１３に電気的に接続されたゲート電極９３とを有している。
実施の形態１に係る発光素子装置１では、駆動回路１２１（図１）から発光サイリスタ１６のゲート電極９３に信号（ゲート電流）を送ることにより、ｐ型アノード層１１とｎ型カソード層１４との間をオン状態にして、駆動回路１２１（図１）によって供給されるアノード信号（又はカソード信号）により、ｐ型アノード層１１とｎ型カソード層１４との間に電流を流すことで、発光サイリスタ１６のｐ型ゲート層１３を発光させる。また、アノード信号（又はカソード信号）を所定レベル以下にすることにより、ｐ型アノード層１１とｎ型カソード層１４との間をオフ状態にする。
《１−３》発光素子装置１の製造プロセス
図３（ａ）から（ｆ）は、図２に示される発光素子装置１の製造プロセスを概略的に示す断面図である。発光素子装置１の製造は、図２に示される半導体基板１２０とは異なる製造用基板１５０上で行われる。
先ず、図３（ａ）に示されるように、製造用基板１５０上に備えられたｐ型ＡｌＡｓ層（剥離層）１５１上に、ｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、ｐ型ゲート層（ｐ型ＡｌＧａＡｓ層）１３、エッチングストップ層（ｐ型ＩｎＧａＰ層）１５、及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４からなる積層構造を有する発光サイリスタ１６を形成する。
次に、例えば、リン酸、過酸化水素水、及び水の混合液などを用いるウェットエッチングによって、図３（ｂ）に示されるように、ｎ型カソード層１４を部分的にエッチングする。この混合液によるＩｎＧａＰのエッチング速度は、同じ混合液によるＡｌＧａＡｓのエッチング速度の１００分の１程度である。このため、ＩｎＧａＰで形成されたエッチングストップ層１５で、図３（ｂ）のウェットエッチングを止めることができる。ＩｎＧａＰからなるエッチングストップ層１５の上面は、ゲート電極（図３（ｄ）における符号９３）が形成される領域である。
次に、図３（ｃ）に示されるように、例えば、塩酸を用いてエッチングストップ層１５を部分的に除去してｐ型ゲート層１３を部分的に露出させ、その後、上記混合液と同様の混合液を用いたウェットエッチングによってｐ型ゲート層１３及びｎ型ゲート層１２を部分的に除去し、ｐ型アノード層１１の一部をエッチングすることにより、アノード電極９１が形成される領域（図３（ｄ）における符号９１）を形成する。
次に、図３（ｄ）に示されるように、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、エッチングストップ層１５上にゲート電極９３を形成することにより、発光サイリスタ１６を含む発光素子装置１が形成される。また、発光サイリスタ１６は、例えば、エピタキシャルフィルムであり、剥離層１５１をエッチングすることにより製造用基板１５０からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次に、図３（ｅ）に示されるように、発光素子装置１を保持装置で保持（例えば、吸着又は吸引など）しながら、剥離層１５１を除去（溶解）するなどの方法によって、発光素子装置１を製造用基板１５０から剥がす。
次に、図３（ｆ）に示されるように、剥がされた発光素子装置１を半導体基板１２０上に移動して、半導体基板１２０の所定位置に貼り付ける。この工程を繰り返し行うことで、半導体基板１２０上に複数の発光素子装置（発光素子部）１１が形成される。その後、複数の発光素子装置１のそれぞれについてアノード電極９１、カソード電極９２、及びゲート電極９３を、駆動回路１２１の電極部に配線１３２などにより電気的に接続する。以上により、図１及び図２に示される発光素子装置１を有する発光素子アレイチップ（発光サイリスタアレイチップ）が形成される。
《１−４》効果
図４は、エッチングストップ層を有さない比較例の発光サイリスタのエッチング工程を示す断面図である。図４に示されるように、エッチングストップ層を有さない比較例の発光サイリスタ（半導体積層構造）のエッチング工程におけるエッチングは、ｐ型ゲート層の途中で停止する。このためエッチングストップ層を設けない場合には、ｐ型ゲート層の層厚ＴｐをエッチングマージンＭを考慮に入れた厚い層厚にする必要がある。
これに対し、実施の形態１に係る発光素子装置１においては、図３（ｂ）に示されるエッチング工程におけるエッチングは、ｐ型ゲート層１３の上面のエッチングストップ層１５で止まる。したがって、ｐ型ゲート層１３の層厚Ｔ１３（図２）は、エッチングマージンを考慮に入れた層厚にする必要はなく、必要最低限の層厚とすることができる。このように、ｐ型ゲート層１３の層厚Ｔ１３（図２）を小さくしたので、発光素子装置１からの光取出し効率を向上させ、発光素子装置１のスイッチング特性を改善することができる。
また、ゲート電極９３を、Ａｌ組成を含まないエッチングストップ層１５であるｐ型ＩｎＧａＰ層と接触させることにより、ゲート電極９３の表面酸化が生じ難い。このため、ゲート電極９３をＡｌＧａＡｓ層上に設けた場合に比べ、コンタクト抵抗を低減することができる。
《２》実施の形態２
《２−１》発光素子装置２
図５は、本発明の実施の形態２に係る発光素子装置２の概略構造を示す断面図である。図５において、図２に示される構成要素と同一又は対応する構成要素には、図２に示される符号と同じ符号が付される。実施の形態２に係る発光素子装置２は、エッチングストップ層２５を、ｐ型ＩｎＧａＰ層に代えて、ｎ型ＩｎＧａＰ層で形成している点、及び、ゲート電極９３をｐ型ゲート層１３の表面上に形成している点において、実施の形態１に係る発光素子装置１と相違する。これらの相違点を除き、実施の形態２に係る発光素子装置２は、実施の形態１に係る発光素子装置１と同じである。
《２−２》発光素子装置２の製造プロセス
図６（ａ）から（ｆ）は、図５に示される発光素子装置２の製造プロセスを概略的に示す断面図である。図６（ａ）から（ｆ）において、図３（ａ）から（ｆ）に示される構成要素と同一又は対応する構成要素には、図３（ａ）から（ｆ）に示される符号と同じ符号が付される。発光素子装置２の製造は、図５に示される半導体基板１２０とは異なる製造用基板１５０上で行われる。
先ず、図６（ａ）に示されるように、製造用基板１５０上に備えられたｐ型ＡｌＡｓ層（剥離層）１５１上にｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、ｐ型ゲート層（ｐ型ＡｌＧａＡｓ層）１３、エッチングストップ層（ｎ型ＩｎＧａＰ層）２５、及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４からなる積層層を形成する。エッチングストップ層２５は、隣接する半導体層よりも（ｐ型ゲート層１３及びｎ型カソード層１４のいずれよりも）低いエッチングレートを持つ半導体層である。
次に、例えば、リン酸、過酸化水素水、及び水の混合液などを用いるウェットエッチングによって、図６（ｂ）に示されるように、ｎ型カソード層１４を部分的にエッチングする。このエッチングは、ＩｎＧａＰで形成されたエッチングストップ層２５で止まる。次に、図６（ｂ）に示されるように、例えば、塩酸を用いてエッチングストップ層２５を部分的に除去してｐ型ゲート層１３を部分的に露出させる。ｐ型ゲート層１３の上面の内の露出した領域は、ゲート電極（図６（ｄ）における符号９３）が形成される領域である。
次に、図６（ｃ）に示されるように、上記混合液と同様の混合液を用いたウェットエッチングによってｐ型ゲート層１３及びｎ型ゲート層１２を部分的に除去し、ｐ型アノード層１１の一部をエッチングすることにより、アノード電極９１が形成される領域を形成する。
次に、図６（ｄ）に示されるように、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、ｐ型ゲート層１３上にゲート電極９３を形成することにより、発光サイリスタ２６を含む発光素子装置２が形成される。また、発光サイリスタ２６は、例えば、エピタキシャルフィルムであり、剥離層１５１をエッチングすることにより製造用基板１５０からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次の図６（ｅ）及び（ｆ）に示される工程は、図３（ｅ）及び（ｆ）に示される工程と同様である。
《２−３》効果
以上に説明したように、実施の形態２に係る発光素子装置２においては、図６（ｂ）に示されるエッチング工程におけるエッチングは、ｐ型ゲート層１３の上面のエッチングストップ層２５で止まる。したがって、ｐ型ゲート層１３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層１３の層厚を小さくしたので、発光素子装置２からの光取出し効率を向上させ、発光素子装置２のスイッチング特性を改善することができる。
また、エッチングストップ層２５がＡｌ組成を含まないｎ型ＩｎＧａＰ層であるため、エッチングストップ層２５は、ｐ型ゲート層１３内の残留酸素の影響を受け難い。また、エッチングストップ層２５がＡｌ組成を含まないｎ型ＩｎＧａＰ層であるため、表面結合又はＤＸセンターなどのドナートラップの影響を抑制することができ、発光素子装置２の電気特性を改善することができる。
《３》実施の形態３
《３−１》発光素子装置３
図７は、本発明の実施の形態３に係る発光素子装置３の概略構造を示す断面図である。図７において、図２及び図５に示される構成要素と同一又は対応する構成要素には、図２及び図５に示される符号と同じ符号が付される。実施の形態３に係る発光素子装置３は、エッチングストップ層３５をｐ型ＩｎＧａＰ層３５１とｎ型ＩｎＧａＰ層３５２との積層構造とした点において、実施の形態２に係る発光素子装置２と相違する。エッチングストップ層３５は、隣接する半導体層よりも（ｐ型ゲート層１３及びｎ型カソード層１４のいずれよりも）低いエッチングレートを持つ半導体層である。この相違点を除き、実施の形態３に係る発光素子装置３は、実施の形態２に係る発光素子装置２と同じである。
《３−２》発光素子装置３の製造プロセス
発光素子装置３の製造プロセスは、エッチングストップ層３５をｐ型ＩｎＧａＰ層３５１とｎ型ＩｎＧａＰ層３５２との積層構造として製造する点を除き、図６（ａ）から（ｆ）に示される発光素子装置２の製造プロセスと同じである。
《３−３》効果
実施の形態３に係る発光素子装置３においては、実施の形態２の場合と同様に、ｐ型ゲート層１３の層厚を、必要最低限の厚さとすることができ、発光素子装置３からの光取出し効率を向上させ、発光素子装置３のスイッチング特性を改善することができる。
また、実施の形態３に係る発光素子装置３においては、実施の形態２に係る発光素子装置２の効果に加え、カソード層とゲート層との接合面がＩｎＧａＰのホモ接合で形成されるので、バンドギャップの不連続性による、エネルギー障壁の影響を小さくすることができる。
《３−４》変形例
ｐ型ＩｎＧａＰ層とｎ型ＩｎＧａＰ層との積層構造のエッチングストップ層を、実施の形態１のエッチングストップ層１５に適用することも可能である。
《４》実施の形態４
《４−１》発光素子装置４
図８は、本発明の実施の形態４に係る発光素子装置４の概略構造を示す断面図である。図８において、図２、図５、及び図７に示される構成要素と同一又は対応する構成要素には、図２、図５、及び図７に示される符号と同じ符号が付される。実施の形態４に係る発光素子装置４は、エッチングストップ層４５を、ｐ型ゲート層１３のｎ型ゲート層１２側の表面上（ｐ型ゲート層１３とｎ型ゲート層１２との間）に形成している点、及び、ゲート電極９３をｎ型ゲート層１２の表面上に形成している点において、実施の形態２に係る発光素子装置２と相違する。これらの相違点を除き、実施の形態４に係る発光素子装置４は、実施の形態２に係る発光素子装置２と同じである。
《４−２》発光素子装置４の製造プロセス
図９（ａ）から（ｆ）は、図８に示される発光素子装置４の製造プロセスを概略的に示す断面図である。図９（ａ）から（ｆ）において、図６（ａ）から（ｆ）に示される構成要素と同一又は対応する構成要素には、図６（ａ）から（ｆ）に示される符号と同じ符号が付される。発光素子装置４の製造は、図８に示される半導体基板１２０とは異なる製造用基板１５０上で行われる。
先ず、図９（ａ）に示されるように、製造用基板１５０上に備えられたｐ型ＡｌＡｓ層（剥離層）１５１上にｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、エッチングストップ層（ｎ型ＩｎＧａＰ層）４５、ｐ型ゲート層（ｐ型ＡｌＧａＡｓ層）１３、及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４からなる積層層を形成する。
次に、例えば、リン酸、過酸化水素水、及び水の混合液などを用いるウェットエッチングによって、図９（ｂ）に示されるように、ｎ型カソード層１４を部分的にエッチングする。このエッチングは、ＩｎＧａＰで形成されたエッチングストップ層４５で止まる。次に、図９（ｂ）に示されるように、例えば、塩酸を用いてエッチングストップ層４５を部分的に除去してｎ型ゲート層１２を部分的に露出させる。ｎ型ゲート層１２の上面の内の露出した領域は、ゲート電極（図６（ｄ）における符号９３）が形成される領域である。
次に、図９（ｃ）に示されるように、上記混合液と同様の混合液を用いたウェットエッチングによってｎ型ゲート層１２を部分的に除去し、ｐ型アノード層１１の一部をエッチングすることにより、アノード電極９１が形成される領域を形成する。
次に、図９（ｄ）に示されるように、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、ｎ型ゲート層１２上にゲート電極９３を形成することにより、発光サイリスタ４６を含む発光素子装置４が形成される。また、発光サイリスタ４６は、例えば、エピタキシャルフィルムであり、剥離層１５１をエッチングすることにより製造用基板１５０からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次の図９（ｅ）及び（ｆ）に示される工程は、図３（ｅ）及び（ｆ）並びに図６（ｅ）及び（ｆ）に示される工程と同様である。
《４−３》効果
以上に説明したように、実施の形態４に係る発光素子装置４においては、エッチングストップ層４５をｐ型ゲート層１３とｎ型ゲート層１２の間に形成することにより、図８に示されるように、ｎ型ゲート層１２上にゲート電極９３が形成される。このため、エッチング工程におけるエッチングは、ｎ型ゲート層１２の上面のエッチングストップ層４５で止まる。したがって、ｐ型ゲート層１３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層１３の層厚を小さくしたので、発光素子装置４からの光取出し効率を向上させ、発光素子装置４のスイッチング特性を改善することができる。
また、実施の形態４に係る発光素子装置４においては、エッチングストップ層（ｎ型ＩｎＧａＰ層）４５をｐ型ゲート層１３とｎ型ゲート層１２の間に形成することによりヘテロ接合が形成され、界面に障壁が生成されて、キャリア輸送が阻害される。しかし、通電時には、ｐ型ゲート層１３とｎ型ゲート層１２との間のｐｎジャンクションは空乏層領域となるため、前記界面に生成された障壁は通電時の特性に影響を与えない。その結果、実施の形態４に係る発光素子装置４においては、スイッチング特性を向上させることができる。
《４−４》変形例
ｎ型ＩｎＧａＰ層とｐ型ＩｎＧａＰ層との積層構造のエッチングストップ層を、実施の形態４のエッチングストップ層４５に適用することも可能である。
《５》実施の形態５
《５−１》発光素子装置５
図１０は、本発明の実施の形態５に係る発光素子装置５の概略構造を示す断面図である。図１０において、図２及び図５に示される構成要素と同一又は対応する構成要素には、図２及び図５に示される符号と同じ符号が付される。実施の形態５に係る発光素子装置５は、第３半導体層５３が、第１層５３１と、第１層５３１の第４半導体層１４側の面に隣接する第２層５３２と、第２層５３２の第４半導体層１４側の面に隣接する第３層５３３とを有し、第２層５３２がエッチングストップ層である点において、実施の形態２に係る発光素子装置２と相違する。例えば、第１層５３１は、ｐ型ＡｌＧａＡｓ層であり、第２層５３２は、ｐ型ＩｎＧａＰ層であり、第３層５３３は、ｐ型ＡｌＧａＡｓ層である。この相違点を除き、実施の形態５に係る発光素子装置５は、実施の形態２に係る発光素子装置２と同じである。
《５−２》発光素子装置５の製造プロセス
図１１（ａ）から（ｆ）は、図１０に示される発光素子装置５の製造プロセスを概略的に示す断面図である。図１１（ａ）から（ｆ）において、図６（ａ）から（ｆ）に示される構成要素と同一又は対応する構成要素には、図６（ａ）から（ｆ）に示される符号と同じ符号が付される。発光素子装置５の製造は、図１０に示される半導体基板１２０とは異なる製造用基板１５０上で行われる。
先ず、図１１（ａ）に示されるように、製造用基板１５０上に備えられたｐ型ＡｌＡｓ層（剥離層）１５１上にｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、ｐ型ゲート層５３の第１層（ｐ型ＡｌＧａＡｓ層）５３１、エッチングストップ層である第２層（ｐ型ＩｎＧａＰ層）５３２、ｐ型ゲート層５３の第３層（ｐ型ＡｌＧａＡｓ層）５３３、及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４からなる積層層を形成する。エッチングストップ層である第２層５３２は、隣接する半導体層よりも（ｐ型ゲート層５３の第１層５３１及び第３層５３３のいずれよりも）低いエッチングレートを持つ半導体層である。
次に、例えば、リン酸、過酸化水素水、及び水の混合液などを用いるウェットエッチングによって、図１１（ｂ）に示されるように、ｎ型カソード層１４及び第３層５３３を部分的にエッチングする。このエッチングは、ＩｎＧａＰで形成されたエッチングストップ層である第２層５３２で止まる。次に、図１１（ｂ）に示されるように、例えば、塩酸を用いてエッチングストップ層である第２層５３２を部分的に除去してｐ型ゲート層５３の第１層５３１を部分的に露出させる。ｐ型ゲート層５３の第１層５３１の上面の内の露出した領域は、ゲート電極（図１１（ｄ）における符号９３）が形成される領域である。
次に、図１１（ｃ）に示されるように、上記混合液と同様の混合液を用いたウェットエッチングによってｐ型ゲート層１３の第１層５３１及びｎ型ゲート層１２を部分的に除去し、ｐ型アノード層１１の一部をエッチングすることにより、アノード電極９１が形成される領域を形成する。
次に、図１１（ｄ）に示されるように、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、ｐ型ゲート層５３の第１層５３１上にゲート電極９３を形成することにより、発光サイリスタ５６を含む発光素子装置５が形成される。発光サイリスタ５６は、例えば、エピタキシャルフィルムであり、剥離層１５１をエッチングすることにより製造用基板１５０からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次の図１１（ｅ）及び（ｆ）に示される工程は、図３（ｅ）及び（ｆ）に示される工程と同様である。
《５−３》効果
以上に説明したように、実施の形態５に係る発光素子装置５においては、図１１（ｂ）に示されるエッチング工程におけるエッチングは、ｐ型ゲート層５３の内部の第２層５３２のエッチングストップ層で止まる。したがって、ｐ型ゲート層５３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層５３の層厚を小さくしたので、発光素子装置５からの光取出し効率を向上させ、発光素子装置５のスイッチング特性を改善することができる。
また、実施の形態５に係る発光素子装置５においては、エッチングストップ層である第２層５３２をｐ型ゲート層５３の内に第１層５３１及び第３層５３３と同じ導電型の半導体層で形成しているので、ｐｎ接合によるエネルギー障壁の影響を小さくすることができるので、スイッチング特性を向上させることができる。
《６》実施の形態６
《６−１》発光素子装置６
図１２は、本発明の実施の形態６に係る発光素子装置６の概略構造を示す断面図である。図１２において、図１０（実施の形態５）に示される構成要素と同一又は対応する構成要素には、図１０に示される符号と同じ符号が付される。実施の形態６に係る発光素子装置６は、他のエッチングストップ層（第２層６１２）を、ｐ型アノード層６１の内部にも備えた点において、実施の形態５に係る発光素子装置５と相違する。この相違点を除き、実施の形態６に係る発光素子装置６は、実施の形態５に係る発光素子装置５と同じである。
《６−２》発光素子装置６の製造プロセス
図１３（ａ）から（ｆ）は、図１２に示される発光素子装置６の製造プロセスを概略的に示す断面図である。図１３（ａ）から（ｆ）において、図１１（ａ）から（ｆ）に示される構成要素と同一又は対応する構成要素には、図１１（ａ）から（ｆ）に示される符号と同じ符号が付される。発光素子装置６の製造は、図１２に示される半導体基板１２０とは異なる製造用基板１５０上で行われる。
先ず、図１３（ａ）に示されるように、製造用基板１５０上に備えられたｐ型ＧａＡｓ層（剥離層）１５１上にｐ型アノード層６１の第１層（ｐ型ＡｌＧａＡｓ層）６１１、他のエッチングストップ層であるｐ型アノード層６１の第２層（ｐ型ＩｎＧａＰ層）６１２、ｐ型アノード層６１の第３層（ｐ型ＡｌＧａＡｓ層）６１３、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、ｐ型ゲート層５３の第１層（ｐ型ＡｌＧａＡｓ層）５３１、エッチングストップ層である第２層（ｐ型ＩｎＧａＰ層）５３２、ｐ型ゲート層５３の第３層（ｐ型ＡｌＧａＡｓ層）５３３、及びｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４からなる積層層を形成する。エッチングストップ層である第２層５３２は、隣接する半導体層よりも（ｐ型ゲート層５３の第１層５３１及び第３層５３３のいずれよりも）低いエッチングレートを持つ半導体層である。また、他のエッチングストップ層である第２層６１２は、隣接する半導体層よりも（ｐ型アノード層６１の第１層６１１及び第３層６１３のいずれよりも）低いエッチングレートを持つ半導体層である。
次に、例えば、リン酸、過酸化水素水、及び水の混合液などを用いるウェットエッチングによって、図１３（ｂ）に示されるように、ｎ型カソード層１４及び第３層５３３を部分的にエッチングする。このエッチングは、ＩｎＧａＰで形成されたエッチングストップ層である第２層５３２で止まる。次に、図１３（ｂ）に示されるように、例えば、塩酸を用いてエッチングストップ層である第２層５３２を部分的に除去してｐ型ゲート層５３の第１層５３１を部分的に露出させる。ｐ型ゲート層５３の第１層５３１の上面の内の露出した領域は、ゲート電極（図１３（ｄ）における符号９３）が形成される領域である。
次に、図１３（ｃ）に示されるように、上記混合液と同様の混合液を用いたウェットエッチングによってｐ型ゲート層５３の第１層５３１及びｎ型ゲート層１２を部分的にエッチングする。このエッチングは、ＩｎＧａＰで形成されたエッチングストップ層である第２層６１２で止まる。次に、図１３（ｃ）に示されるように、例えば、塩酸を用いてエッチングストップ層である第２層６１２を部分的に除去してｐ型アノード層６１の第１層６１１を部分的に露出させる。ｐ型アノード層６１の第１層６１１の上面の内の露出した領域は、アノード電極（図１３（ｄ）における符号９１）が形成される領域である。
次に、図１３（ｄ）に示されるように、ｐ型アノード層６１の第１層６１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、ｐ型ゲート層５３の第１層５３１上にゲート電極９３を形成することにより、発光サイリスタ６６を含む発光素子装置６が形成される。発光サイリスタ６６は、例えば、エピタキシャルフィルムであり、剥離層１５１をエッチングすることにより製造用基板１５０からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次の図１３（ｅ）及び（ｆ）に示される工程は、図１１（ｅ）及び（ｆ）に示される工程と同様である。
《６−３》効果
以上に説明したように、実施の形態６に係る発光素子装置６においては、図１３（ｂ）に示されるエッチング工程におけるエッチングは、ｐ型ゲート層５３の内部の第２層５３２のエッチングストップ層で止まる。したがって、ｐ型ゲート層５３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層５３の層厚を小さくしたので、発光素子装置６からの光取出し効率を向上させ、発光素子装置６のスイッチング特性を改善することができる。
また、実施の形態６に係る発光素子装置６においては、エッチングストップ層である第２層５３２をｐ型ゲート層５３の内に第１層５３１及び第３層５３３と同じ導電型の半導体層で形成しているので、ｐｎ接合によるエネルギー障壁の影響を小さくすることができるので、スイッチング特性を向上させることができる。
また、実施の形態６に係る発光素子装置６においては、図１３（ｃ）に示されるエッチング工程におけるエッチングは、ｐ型アノード層６１の内部の第２層６１２のエッチングストップ層で止まる。したがって、ｐ型アノード層６１の層厚は、必要最低限の厚さとすることができる。このように、ｐ型アノード層６１の層厚を小さくしたので、裏面反射を利用する場合（基板１２０の表面に光反射面（例えば、金属など）を配置した構造の場合）に、発光素子装置６からの光取出し効率を向上させ、発光素子装置６のスイッチング特性を改善することができる。
《７》実施の形態７
《７−１》発光素子装置７
図１４は、本発明の実施の形態７に係る発光素子装置７の概略構造を示す断面図である。図１４において、図１０（実施の形態５）に示される構成要素と同一又は対応する構成要素には、図１０に示される符号と同じ符号が付される。実施の形態７に係る発光素子装置７は、以下の２点において、実施の形態５に係る発光素子装置５と相違する。
第１に、実施の形態７においては、半導体基板１２０上に、第２導電型の第４半導体層（ｎ型カソード層）１４、第１導電型の第３半導体層（ｐ型ゲート層）７３、第２導電型の第２半導体層（ｎ型ゲート層）１２、及び第１導電型の第１半導体層（ｐ型アノード層）１１がこの順に積層されている。
第２に、第３半導体層（ｐ型ゲート層）７３が第３層７３３と、第３層７３３の第２半導体層１２側の面に隣接する第２層７３２と、第２層７３２の第２半導体層１２側の面に隣接する第１層７３１とを有し、第２層７３２がエッチングストップ層である。例えば、第３層７３３は、ｐ型ＡｌＧａＡｓ層であり、第２層７３２は、ｐ型ＩｎＧａＰ層からなるエッチングストップ層であり、第１層７３１は、ｐ型ＡｌＧａＡｓ層である。また、ゲート電極９３は、第３層７３３上に備えられている。
これらの相違点を除き、実施の形態７に係る発光素子装置７は、実施の形態５に係る発光素子装置５と同じである。
《７−２》発光素子装置７の製造プロセス
発光素子装置７は、例えば、以下のように製造される。先ず、製造用基板上のｎ型ＡｌＡｓ層（剥離層）上に、ｎ型カソード層（ｎ型ＡｌＧａＡｓ層）１４、ｐ型ゲート層７３の第３層（ｐ型ＡｌＧａＡｓ層）７３３、エッチングストップ層である第２層（ｐ型ＩｎＧａＰ層）７３２、ｐ型ゲート層７３の第１層（ｐ型ＡｌＧａＡｓ層）７３１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、及びｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１５からなる積層層である発光サイリスタ７６を形成する。エッチングストップ層である第２層７３２は、隣接する半導体層よりも（ｐ型ゲート層７３の第１層７３１及び第３層７３３のいずれよりも）低いエッチングレートを持つ半導体層である。
次に、ウェットエッチングによって、ｐ型ゲート層７３の第３層７３３を部分的に露出させてゲート電極９３が形成される領域を形成する。
次に、ウェットエッチングによってｐ型ゲート層７３の第３層７３３及びｎ型カソード層１４の一部をエッチングすることにより、カソード電極９２が形成される領域を形成する。
次に、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層１４上にカソード電極９２を形成し、ｐ型ゲート層７３の第３層７３３上にゲート電極９３を形成することにより、発光サイリスタ７６を含む発光素子装置７が形成される。発光サイリスタ７６は、例えば、エピタキシャルフィルムであり、製造用基板からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次に、発光素子装置７を製造用基板から剥がし、半導体基板１２０上に張り付ける。
《７−３》効果
以上に説明したように、実施の形態７に係る発光素子装置７においては、エッチング工程におけるエッチングは、ｐ型ゲート層７３の内部の第２層７３２のエッチングストップ層で止まる。したがって、ｐ型ゲート層７３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層７３の層厚を小さくしたので、発光素子装置７からの光取出し効率を向上させ、発光素子装置７のスイッチング特性を改善することができる。
また、実施の形態７に係る発光素子装置７においては、エッチングストップ層である第２層７３２をｐ型ゲート層７３の内部に第１層７３１及び第３層７３３と同じ導電型の半導体層で形成しているので、ｐｎ接合によるエネルギー障壁の影響を小さくすることができ、スイッチング特性を向上させることができる。
《８》実施の形態８
《８−１》発光素子装置８
図１５は、本発明の実施の形態８に係る発光素子装置８の概略構造を示す断面図である。図１５において、図１２（実施の形態６）に示される構成要素と同一又は対応する構成要素には、図１２に示される符号と同じ符号が付される。実施の形態８に係る発光素子装置８は、以下の３点において、実施の形態６に係る発光素子装置６と相違する。
第１に、実施の形態８においては、半導体基板１２０上に、第２導電型の第４半導体層（ｎ型カソード層）８４、第１導電型の第３半導体層（ｐ型ゲート層）８３、第２導電型の第２半導体層（ｎ型ゲート層）１２、及び第１導電型の第１半導体層（ｐ型アノード層）１１が、この順に積層されている。
第２に、第３半導体層（ｐ型ゲート層）８３が第３層８３３と、第３層８３３の第２半導体層１２側の面に隣接する第２層８３２と、第２層８３２の第２半導体層１２側の面に隣接する第１層８３１とを有し、第２層８３２がエッチングストップ層である。例えば、第３層８３３は、ｐ型ＡｌＧａＡｓ層であり、第２層８３２は、ｐ型ＩｎＧａＰ層からなるエッチングストップ層であり、第１層８３１は、ｐ型ＡｌＧａＡｓ層である。また、ゲート電極９３は、第３層８３３上に備えられている。
第３に、第４半導体層（ｎ型カソード層）８４が第３層８４３と、第３層８４３の第２半導体層１２側の面に隣接する第２層８４２と、第２層８４２の第２半導体層１２側の面に隣接する第１層８４１とを有し、第２層８４２は、他のエッチングストップ層である。例えば、第３層８４３は、ｎ型ＡｌＧａＡｓ層であり、第２層８４２は、ｎ型ＩｎＧａＰ層からなる他のエッチングストップ層であり、第１層８４１は、ｎ型ＡｌＧａＡｓ層である。また、カソード電極９２は、第３層８４３上に備えられている。
これらの相違点を除き、実施の形態８に係る発光素子装置８は、実施の形態６に係る発光素子装置６と同じである。
《８−２》発光素子装置８の製造プロセス
発光素子装置８は、例えば、以下のように製造される。先ず、製造用基板上のｎ型ＡｌＡｓ層（剥離層）上に、ｎ型カソード層（ｎ型ＡｌＧａＡｓ層）８４の第３層（ｎ型ＡｌＧａＡｓ層）８４３、他のエッチングストップ層である第２層（ｎ型ＩｎＧａＰ層）８４２、ｎ型カソード層８４の第１層（ｎ型ＡｌＧａＡｓ層）８４１、ｐ型ゲート層８３の第３層（ｐ型ＡｌＧａＡｓ層）８３３、エッチングストップ層である第２層（ｐ型ＩｎＧａＰ層）８３２、ｐ型ゲート層８３の第１層（ｐ型ＡｌＧａＡｓ層）８３１、ｎ型ゲート層（ｎ型ＡｌＧａＡｓ層）１２、及びｐ型アノード層（ｐ型ＡｌＧａＡｓ層）１５からなる積層層である発光サイリスタ８６を形成する。エッチングストップ層である第２層８３２は、隣接する半導体層よりも（ｐ型ゲート層８３の第１層８３１及び第３層８３３のいずれよりも）低いエッチングレートを持つ半導体層である。また、他のエッチングストップ層である第２層８４２は、隣接する半導体層よりも（ｎ型カソード層８４の第１層８４１及び第３層８４３のいずれよりも）低いエッチングレートを持つ半導体層である。
次に、ウェットエッチングによって、ｐ型ゲート層８３の第３層８３３を部分的に露出させてゲート電極９３が形成される領域を形成する。
次に、ウェットエッチングによってｐ型ゲート層８３の第３層８３３及びｎ型カソード層８４の第１層８４１の一部をエッチングすることにより、カソード電極９２が形成される領域を形成する。
次に、ｐ型アノード層１１上にアノード電極９１を形成し、ｎ型カソード層８４上にカソード電極９２を形成し、ｐ型ゲート層８３の第３層８３３上にゲート電極９３を形成することにより、発光サイリスタ８６を含む発光素子装置８が形成される。発光サイリスタ８６は、例えば、エピタキシャルフィルムであり、製造用基板からの剥離、及び、他の基板上への張り付け（ボンディング）が可能である。
次に、発光素子装置８を製造用基板から剥がし、半導体基板１２０上に張り付ける。
《８−３》効果
以上に説明したように、実施の形態８に係る発光素子装置８においては、エッチング工程におけるエッチングは、ｐ型ゲート層８３の内部の第２層８３２のエッチングストップ層で止まる。したがって、ｐ型ゲート層８３の層厚は、必要最低限の厚さとすることができる。このように、ｐ型ゲート層８３の層厚を小さくしたので、発光素子装置８からの光取出し効率を向上させ、発光素子装置８のスイッチング特性を改善することができる。
また、実施の形態８に係る発光素子装置８においては、エッチングストップ層である第２層８３２をｐ型ゲート層８３の内部に第１層８３１及び第３層８３３と同じ導電型の半導体層で形成しているので、ｐｎ接合によるエネルギー障壁の影響を小さくすることができ、スイッチング特性を向上させることができる。
また、実施の形態８に係る発光素子装置８においては、エッチング工程におけるエッチングは、ｎ型カソード層８４の内部の第２層８４２のエッチングストップ層で止まる。したがって、ｎ型カソード層８４の第３層８４３の層厚は、必要最低限の厚さとすることができる。このように、ｎ型カソード層８４の第３層８４３の層厚を小さくしたので、裏面反射を利用する場合（基板１２０の表面に光反射面（例えば、金属など）を配置した構造の場合）に、発光素子装置８からの光取出し効率を向上させ、発光素子装置８のスイッチング特性を改善することができる。
《９》実施の形態９
図１６は、本発明の実施の形態９に係る光プリントヘッド２００の概略構造を示す断面図である。光プリントヘッド２００は、電子写真方式の画像形成装置としての電子写真プリンタの露光装置である。図１６に示されるように、光プリントヘッド２００は、ベース部材２０１と、ＣＯＢ基板１１０（図１にも示される。）と、発光素子アレイチップとしての発光サイリスタアレイチップ２０３（例えば、図１に示される半導体基板１２０及び発光素子装置１を含む。）と、正立等倍結像レンズとしてのレンズアレイ２０４と、レンズホルダ２０５と、クランパ２０６とを備える。ベース部材２０１は、ＣＯＢ基板１１０を固定するための部材であり、その側面には、クランパ２０６を用いて、ＣＯＢ基板１１０、及び、レンズホルダ２０５をベース部材２０１に固定するための開口部２０２が設けられている。レンズホルダ２０５は、例えば、有機高分子材料などを射出成形することによって形成される。ＣＯＢ基板１１０は、発光サイリスタアレイチップ２０３を所定の基板上に一体化したユニットである。発光サイリスタアレイチップ２０３は、駆動回路を有する基板（例えば、図１における半導体基板１２０）上に発光サイリスタアレイを備えた（発光サイリスタを張り合わせた）ものである。レンズアレイ２０４は、発光サイリスタアレイチップ２０３の発光サイリスタアレイ（発光素子アレイ）から出射された光を像担持体としての感光体ドラム上に収束させて結像させる光学レンズ群である。レンズホルダ２０５は、レンズアレイ２０４をベース部材１１０の所定の位置に保持する。クランパ２０６は、ベース部材２０１の開口部２０２及びレンズホルダ２０５の開口部を介して、各構成部分を挟み付けて保持するバネ部材である。
実施の形態９においては、光プリントヘッド２００の発光素子アレイを構成する複数の発光素子部の各々は、実施の形態１から８のいずれかの発光素子装置１から８である。
光プリントヘッド２００は、印刷データに応じて、発光サイリスタアレイが駆動回路により選択的に発光し、その光がレンズアレイ２０４により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。
以上説明したように、実施の形態９に係る光プリントヘッド２００によれば、発光サイリスタを含む発光素子装置からの光の取出し効率が向上するので、感光体ドラムの露光に必要な電力を抑制することができる。
《１０》変形例
実施の形態１〜８においては、第１導電型がｐ型であり、第２導電型がｎ型である場合を説明するが、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。
実施の形態１〜８においては、第２半導体層のバンドギャップは、第１半導体層のバンドギャップ及び第４半導体層のバンドギャップのいずれよりも小さいことが望ましい。
実施の形態１〜８においては、エッチングストップ層の不純物濃度は、エッチングストップ層に隣接する半導体層の不純物濃度より低いことが望ましい。また、実施の形態６及び８においては、他のエッチングストップ層の不純物濃度は、他のエッチングストップ層に隣接する半導体層の不純物濃度より低いことが望ましい。
実施の形態１〜８においては、エッチングストップ層（及び他のエッチングストップ層）の層厚は、１０ｎｍから５０ｎｍの範囲内であることが望ましい。
１，２，３，４，５ 発光素子装置（発光素子部）、 １１，６１ 第１半導体層（ｐ型アノード層）、 １２ 第２半導体層（ｎ型ゲート層）、 １３，５３，７３，８３ 第３半導体層（ｐ型ゲート層）、 １４，８４ 第４半導体層（ｎ型カソード層）、 １５，２５，３５，４５ エッチングストップ層、 １６ 発光サイリスタ（発光素子）、 １７ 配線、 ９１ アノード電極（第１電極）、 ９２ カソード電極（第２電極）、 ９３ ゲート電極、 １００ 発光サイリスタアレイ（発光素子アレイ）、 １１０ ＣＯＢ基板、 １２０ 半導体基板（基板）、 １５０ 製造用基板、 １５１ 剥離層、 ２００ 光プリントヘッド、 ２０１ ベース部材、 ２０３ 発光サイリスタアレイチップ（発光素子アレイチップ）、 ２０５ レンズホルダ、 ２０６ クランパ、 ３５１ ｐ型ＩｎＧａＰ層、 ３５２ ｎ型ＩｎＧａＰ層、 ５３１，７３１，８３１ 第３半導体層の第１層、 ５３２，７３２，８３２ 第３半導体層の第２層（エッチングストップ層）、 ５３３，７３３，８３３ 第３半導体層の第３層、 ６１１ 第１半導体層の第１層、 ６１２ 第１半導体層の第２層（他のエッチングストップ層）、 ６１３ 第１半導体層の第３層、 ８４１ 第４半導体層の第１層、 ８４２ 第４半導体層の第２層（他のエッチングストップ層）、 ８４３ 第４半導体層の第３層。

Claims (10)

  1. 発光サイリスタと、
    前記発光サイリスタにゲート電流を供給するゲート電極と
    を備え、
    前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、
    前記発光サイリスタは、前記第３半導体層の前記第４半導体層側の表面上に配置され、前記第４半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、
    前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、
    前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、
    前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第４半導体層側に配置され、
    前記ゲート電極は、前記エッチングストップ層上に配置された
    ことを特徴とする発光素子装置。
  2. 発光サイリスタと、
    前記発光サイリスタにゲート電流を供給するゲート電極と
    を備え、
    前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、
    前記発光サイリスタは、前記第３半導体層と前記第４半導体層との間に配置され、前記第４半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、
    前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、
    前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、
    前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第４半導体層側に配置され、
    前記ゲート電極は、前記第３半導体層上に配置された
    ことを特徴とする発光素子装置。
  3. 発光サイリスタと、
    前記発光サイリスタにゲート電流を供給するゲート電極と
    を備え、
    前記発光サイリスタは、第１導電型の第１半導体層と、前記第１導電型と異なる第２導電型の第２半導体層と、前記第１導電型の第３半導体層と、前記第２導電型の第４半導体層とを、この順に積層させた積層構造を含み、
    前記発光サイリスタは、前記第３半導体層と前記第２半導体層との間に配置され、前記第３半導体層よりも低いエッチングレートを持つ半導体層であるエッチングストップ層を含み、
    前記エッチングストップ層は、前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造であり、
    前記エッチングストップ層の前記第１導電型の半導体層と前記第２導電型の半導体層との積層構造は、ホモ接合で形成され、
    前記第１導電型の半導体層は前記第３半導体層側に配置され、前記第２導電型の半導体層は前記第２半導体層側に配置され、
    前記ゲート電極は、前記第２半導体層上に配置された
    ことを特徴とする発光素子装置。
  4. 前記第２半導体層のバンドギャップは、前記第１半導体層のバンドギャップ及び前記第４半導体層のバンドギャップのいずれよりも小さいことを特徴とする請求項１から３のいずれか１項に記載の発光素子装置。
  5. 前記エッチングストップ層の不純物濃度は、前記エッチングストップ層に隣接する半導体層の不純物濃度より低いことを特徴とする請求項１から４のいずれか１項に発光素子装置。
  6. 前記エッチングストップ層の層厚は、１０ｎｍから５０ｎｍの範囲内であることを特徴とする請求項１から５のいずれか１項に記載の発光素子装置。
  7. 前記エッチングストップ層は、ｐ型ＩｎＧａＰ層とｎ型ＩｎＧａＰ層との積層構造であることを特徴とする請求項１から６のいずれか１項に記載の発光素子装置。
  8. 前記第１半導体層に電気的に接続された第１電極と、
    前記第４半導体層に電気的に接続された第２電極と、
    をさらに備えたことを特徴とする請求項１から７のいずれか１項に記載の発光素子装置。
  9. 駆動回路を備えた基板をさらに備え、
    前記発光サイリスタは、前記基板上に張り付けられた
    ことを特徴とする請求項１から８のいずれか１項に記載の発光素子装置。
  10. 複数の発光素子部を有する発光素子アレイと、
    前記発光素子アレイから出射された光を収束させるレンズアレイと、
    を備え、
    前記複数の発光素子部の各々は、請求項１から９のいずれか１項に記載の発光素子装置である
    ことを特徴とする光プリントヘッド。
JP2016015948A 2016-01-29 2016-01-29 発光素子装置及び光プリントヘッド Active JP6738610B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016015948A JP6738610B2 (ja) 2016-01-29 2016-01-29 発光素子装置及び光プリントヘッド
US15/418,669 US10331057B2 (en) 2016-01-29 2017-01-27 Light emitting element device including light emitting thyristor and optical print head including the light emitting element device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016015948A JP6738610B2 (ja) 2016-01-29 2016-01-29 発光素子装置及び光プリントヘッド

Publications (2)

Publication Number Publication Date
JP2017135328A JP2017135328A (ja) 2017-08-03
JP6738610B2 true JP6738610B2 (ja) 2020-08-12

Family

ID=59387536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016015948A Active JP6738610B2 (ja) 2016-01-29 2016-01-29 発光素子装置及び光プリントヘッド

Country Status (2)

Country Link
US (1) US10331057B2 (ja)
JP (1) JP6738610B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245319B1 (ja) * 2016-06-30 2017-12-13 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び半導体積層基板
JP7059547B2 (ja) * 2017-09-21 2022-04-26 富士フイルムビジネスイノベーション株式会社 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP2019046835A (ja) * 2017-08-30 2019-03-22 株式会社沖データ 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2019046886A (ja) * 2017-08-31 2019-03-22 株式会社沖データ 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2019046887A (ja) * 2017-08-31 2019-03-22 株式会社沖データ 半導体発光素子、発光素子アレイ、及び光プリントヘッド
JP2019110230A (ja) * 2017-12-19 2019-07-04 株式会社沖データ 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
JP7188179B2 (ja) * 2019-02-26 2022-12-13 富士フイルムビジネスイノベーション株式会社 露光装置 画像形成装置
JP7259592B2 (ja) * 2019-06-27 2023-04-18 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2021082772A (ja) * 2019-11-22 2021-05-27 株式会社沖データ 半導体装置、光プリントヘッド、及び画像形成装置
JP2021097184A (ja) * 2019-12-19 2021-06-24 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757174A (en) * 1972-07-31 1973-09-04 Sharp Kk Light emitting four layer semiconductor
JPS4979491A (ja) * 1972-12-04 1974-07-31
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2007096160A (ja) * 2005-09-30 2007-04-12 Oki Data Corp 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。
JP4908837B2 (ja) * 2005-12-13 2012-04-04 キヤノン株式会社 発光素子アレイ及び画像形成装置
JP2007335534A (ja) * 2006-06-13 2007-12-27 Oki Data Corp 半導体装置、ｌｅｄヘッド及び画像形成装置
JP4595012B2 (ja) * 2008-03-26 2010-12-08 株式会社沖データ 半導体発光装置、光プリントヘッド、および画像形成装置
JP2011054760A (ja) * 2009-09-02 2011-03-17 Oki Data Corp 半導体複合装置、この製造方法、光プリントヘッド及び画像形成装置
JP2012015394A (ja) * 2010-07-02 2012-01-19 Sumitomo Electric Ind Ltd ＡｌＧａＡｓ基板、赤外ＬＥＤ用のエピタキシャルウエハおよび赤外ＬＥＤ
US20130126826A1 (en) * 2011-11-14 2013-05-23 Quantum Electro Opto Systems Sdn. Bhd. Optical Tilted Charge Devices And Methods
JP2013211355A (ja) * 2012-03-30 2013-10-10 Oki Data Corp ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP6394210B2 (ja) * 2013-10-25 2018-09-26 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
JP2015211090A (ja) * 2014-04-24 2015-11-24 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017135328A (ja) 2017-08-03
US20170219952A1 (en) 2017-08-03
US10331057B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
JP6738610B2 (ja) 発光素子装置及び光プリントヘッド
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
US9812611B2 (en) Nitride semiconductor ultraviolet light-emitting element and nitride semiconductor ultraviolet light-emitting device
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
US7768021B2 (en) Light emitting element array and image forming apparatus
US8022387B2 (en) Composite semiconductor device having a thyristor structure
JP4595012B2 (ja) 半導体発光装置、光プリントヘッド、および画像形成装置
JP2013219374A (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
CN107924970B (zh) 氮化物半导体晶圆及其制造方法、以及氮化物半导体紫外线发光元件及装置
US10546842B2 (en) Display device and method for forming the same
JP5310960B1 (ja) 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
US7061113B2 (en) Semiconductor apparatus, led head, and image forming apparatus
JP2014216588A (ja) 発光装置、その製造方法、画像表示装置、及び画像形成装置
JP2007250961A (ja) 発光素子アレイ
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP4140358B2 (ja) 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ
JP2004356191A (ja) 発光素子アレイおよびその製造方法
US10516074B2 (en) Semiconductor device, light emission element array, optical print head, and method of producing semiconductor device
JP7395983B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
CN219937069U (zh) 一种抗静电的垂直结构led芯片
JP2001077411A (ja) 発光ダイオードアレイおよびその製造方法
TW201804633A (zh) 閘流體、閘流體的製造方法以及其列印頭
JP2019046887A (ja) 半導体発光素子、発光素子アレイ、及び光プリントヘッド
JP2011044578A (ja) 半導体素子の配線構造、発光素子、発光素子アレイ、および画像形成装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6738610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350