JP6720697B2 - 歪補償回路、歪補償方法及び送信装置 - Google Patents

Description

本発明は、歪補償回路、歪補償方法及び送信装置に関し、特に熱メモリ効果による歪を補償する歪補償回路、歪補償方法及び送信装置に関する。

一般に、送信装置における電力増幅器の歪補償処理技術として、ディジタルプリディストーション（Ｄｉｇｉｔａｌ Ｐｒｅ‐ｄｉｓｔｏｒｔｉｏｎ）方式が広く採用されている。

電力増幅器の非線形特性（ＡＭ−ＡＭ特性、ＡＭ−ＰＭ特性）に対しては、その逆特性を有する補償係数を予め入力信号に乗算した逆歪信号を生成し、逆歪信号を電力増幅器に入力することにより、電力増幅器出力の線形性を高め、出力における歪を補償し抑圧する。

また、高効率電力増幅器においては、（メモリ効果のない）メモリレス非線形特性に加え、メモリ効果という現象が発生する。メモリ効果とは、ある時刻における電力増幅器の出力が、その時刻の入力信号だけでなく、過去の入力信号の履歴にも影響を受ける現象である。

メモリ効果には、主に、電力増幅器の電源バイアス回路のインピーダンスや、ＲＦ整合回路の周波数特性に起因した時定数によるものがある。これらは、後述する熱メモリ効果と区別するために、電気的メモリ効果と称されることがある。

電力増幅器のメモリ効果を補償するために、一般的にＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ ： 有限インパルス応答）フィルタが用いられる。ＦＩＲフィルタは複数のタップを有し、複数のタップの各々において、入力信号を所定サンプル数分だけ遅延させた信号と、タップ係数としての補償係数とを乗算し、複数タップにおける複数の各乗算結果を加算することでメモリ効果補償用の逆歪信号を生成する。

ここで、メモリ効果補償用ＦＩＲフィルタの１タップの時間間隔は、ディジタルプリディストーションにおける歪補償処理用のサンプリング周期である。歪補償処理のサンプリング周波数は、一般的に入力信号帯域の４倍から６倍が選定されるため、歪補償処理のサンプリング周期、すなわちＦＩＲフィルタの１タップの時間間隔は数ｎｓｅｃである。ＦＩＲフィルタが補償対象とするメモリ効果の時定数は数十ｎｓｅｃから数百ｎｓｅｃであるため、そのタップ数は長くても十数タップから数十タップである。

以上説明したように、ディジタルプリディストーション方式による歪補償処理部は、電力増幅器における、前記メモリレス非線形特性と、前記メモリ効果とによって発生する歪を補償するものである。

更に、メモリ効果には、電力増幅器の熱的な過渡応答に起因する熱メモリ効果（Ｔｈｅｒｍａｌ Ｍｅｍｏｒｙ Ｅｆｆｅｃｔｓ）も存在する。

電力増幅器に使用される増幅素子（アンプデバイス）は、デバイス温度の変化によって利得が変化するが、デバイス温度は過去の発熱量、すなわち過去の出力レベルに応じて変化するため、その時定数に起因するメモリ効果が発生する。熱的な過渡応答の時定数には、数秒から数分に至るものが存在するが、これらについては、通常の自動利得調整機能の応答時間内であるため、歪特性への影響は抑制できる。従って、熱メモリ効果のうち、歪特性に影響があるものの時定数は数ｎｓｅｃから数百μｓｅｃと言われている。

当該熱メモリ効果のうち、数ｎｓｅｃから数百ｎｓｅｃの時定数のものについては、信号エンベロープ変化（数ＭＨｚ〜数十ＭＨｚ）に対する熱メモリ効果の影響が歪特性に現れるが、信号エンベロープを観測することでその影響が判定できる。また、一般的なメモリ効果補償用ＦＩＲフィルタのタップ数の範囲でも実現できる時定数であるので、メモリ効果補償用ＦＩＲフィルタで補償可能である（例えば、特許文献１）。

特許第４０９１０４７号

ところが、数μｓｅｃから数百μｓｅｃの時定数を有する熱メモリ効果に対しては、例えば、仮に一般的なＦＩＲフィルタの歪補償処理用の数ｎｓｅｃのサンプリング周期で、数百μｓｅｃの時定数に対応するためには、数万〜数十万タップが必要となり、実装上現実的ではない。

従来、ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ ： 周波数分割多重）方式の場合には、動作中の信号エンベロープ変化に対する、数ｎｓｅｃから数百ｎｓｅｃの短い時定数の熱メモリ効果の影響のみが顕著であるが、上述の通り、これらは一般的なメモリ効果補償用ＦＩＲフィルタで補償可能である。一方、数μｓｅｃから数百μｓｅｃの長い時定数の熱メモリ効果の影響が問題となるのは、信号入力開始点における信号立ち上がり急変時にのみ受ける一時的な影響であった。そのため、例えば信号入力開始時に限定して、電力増幅器の電源バイアスや入力信号レベルを一時的に低下させる等の対処で回避可能であった。

しかしながら、近年の広帯域化に伴う周波数利用効率向上のため、ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ ： 時分割多重）方式が採用されるようになると、入力信号が常にバースト状で、且つ送信期間が数ｍｓｅｃとなる。そのため、ＴＤＤ動作中における数μｓｅｃから数百μｓｅｃの時定数の熱メモリ効果に起因した歪特性への影響が顕著化するという問題がある。しかも、上述の通り、熱メモリ効果の一般的なメモリ効果補償用ＦＩＲフィルタでは補償できない範囲の時定数を有している。

例として、ＴＤＤ動作における、百数十μｓｅｃの時定数を有する熱メモリ効果の実際の歪特性への影響を図１５及び図１６に示す。図１５は電力増幅器の出力電力レベルを示し、図１６は同タイミングでの歪電力レベル（絶対値）を示す。熱平衡状態に対し、ピーク約１ｄＢの、約５００μｓｅｃ間の出力電力のオーバーシュートに伴って、歪電力がピークで４〜５ｄＢ高く劣化している。以上より、長い時定数を有する熱メモリ効果による歪特性への影響が非常に大きいことがわかる。

本発明は上記の事情に鑑みて成されたものであり、本発明の目的は、電力増幅器の熱的な過渡応答に起因する熱メモリ効果による送信信号の歪劣化を抑制することである。

本発明の一態様である歪補償回路は、送信信号に対する振幅補償係数を算出するために回路の出力信号を入力振幅に対して正規化する正規化演算部と、前記正規化演算部からの入力振幅信号と、熱メモリ効果の重みを示す第１のパラメータと、に基づいて動作するＩＩＲフィルタ部と、前記ＩＩＲフィルタ部の出力信号と、前記熱メモリ効果を補償するための振幅補償係数を算出するための第２のパラメータと、に基づいて振幅補償係数を算出するための係数演算部と、前記係数演算部の出力を前記正規化演算部において入力振幅に対して正規化した振幅補償係数を前記送信信号に乗算する係数乗算部と、を備えるものである。

本発明の一態様である歪補償方法は、入力振幅演算結果と、熱メモリ効果の重みを示す第１パラメータと、に基づいてＩＩＲフィルタ部を動作させ、前記ＩＩＲフィルタ部の出力信号と、熱メモリ効果を補償する振幅補償係数を算出するための第２パラメータと、に基づいて、振幅補償係数を算出するための係数を算出し、算出した前記係数を入力振幅に対して正規化することで得られる振幅補償係数を送信信号に乗算するものである。

本発明の一態様である送信装置は、送信ベースバンド信号を処理するベースバンド処理回路と、送信信号を増幅しアンテナから出力する送信回路を有し、前記送信回路は、前記送信信号を増幅する電力増幅器と、前記電力増幅器で発生する歪を補償する歪補償回路と、ＤＡ（ディジタルアナログ）変換器と、直交変調及び周波数変換回路と、を有し、前記歪補償回路は、前記電力増幅器のメモリレス非線形とメモリ効果によって発生する歪を補償するメモリレス非線形補償／メモリ効果補償回路と、その後段に前記電力増幅器の熱応答によって生じる熱メモリ効果を補償する熱メモリ効果補償回路と、を備え、前記熱メモリ効果補償回路は、送信信号に対する振幅補償係数を算出するために回路の出力信号を入力振幅に対して正規化する正規化演算部と、前記正規化演算部からの入力振幅信号と、熱メモリ効果の重みを示す第１のパラメータと、に基づいて動作するＩＩＲフィルタ部と、前記ＩＩＲフィルタ部の出力信号と、前記熱メモリ効果を補償する振幅補償係数を算出するための第２のパラメータと、に基づいて振幅補償係数を算出するための係数演算部と、前記係数演算部の出力を前記正規化演算部において入力振幅に対して正規化した振幅補償係数を前記送信信号に乗算する係数乗算部と、を備えるものである。

本発明によれば、電力増幅器の熱的な過渡応答に起因する熱メモリ効果による送信信号の歪劣化を抑制することができる。

実施の形態１にかかる送信回路における歪補償構成を模式的に示す図である。 実施の形態１にかかる送信回路における電力増幅器内の増幅素子の実装態様と熱等価回路とを模式的に示す図である。 熱メモリ効果に着目した熱等価回路を模式的に示す図である。 電力増幅器における熱メモリ効果モデルを示す図である。 熱メモリ効果モデルにおける各部温度の時間変化を示す図である。 電力増幅器の熱メモリ効果モデルによる利得の時間変化を示す図である。 実施の形態１にかかる熱メモリ効果補償回路の構成を模式的に示すブロック図である。 実施の形態１にかかる熱メモリ効果補償回路の構成をより詳細に示すブロック図である。 熱メモリ効果補償にかかる振幅補償量を示す図である。 熱メモリ効果補償の効果を示す図である。 熱メモリ効果を補償していない場合の歪電力レベルを示す図である。 熱メモリ効果を補償した場合の歪電力レベルを示す図である。 実施の形態２にかかる熱メモリ効果補償回路の構成をより詳細に示す図である。 実施の形態３にかかる送信装置の構成を模式的に示すブロック図である。 熱メモリ効果を有する電力増幅器の出力電力レベルを示す図である。 熱メモリ効果を有する電力増幅器の同タイミングでの歪電力レベル（絶対値）を示す図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
実施の形態１にかかる熱メモリ効果補償回路１００について説明する。熱メモリ効果補償回路１００は、送信回路内において、一般的なメモリ効果補償用ＦＩＲフィルタで補償できない、長時間の時定数を有する熱メモリ効果を補償するものとして構成される。図１は、実施の形態１にかかる送信回路１０００における歪補償構成を模式的に示す図である。歪補償構成とは、被補償対象である歪発生源と、それを予め補償する歪補償機能との関係を示すものである。送信回路１０００は、電力増幅器１及び歪補償回路２を有する。尚、説明の為に歪補償構成を模式的に示す図である為、歪補償回路２と電力増幅器１との間の実際には必要な機能のＤＡ（ディジタルアナログ）変換器と、直交変調及び周波数変換回路は省略している。送信回路１０００では、電力増幅器１において、送信信号には、メモリレス非線形及びメモリ効果（図１の符号３）と、熱メモリ効果（図１の符号５）とによる歪が生じる。なお、以下で単にメモリ効果という場合、熱メモリ効果以外の、電気的メモリ効果、もしくは従来技術による一般的なメモリ効果補償用ＦＩＲフィルタで補償可能な時定数を有する他のメモリ効果を指すものとする。

歪補償回路２は、メモリレス非線形補償／メモリ効果補償回路４、及びその後段に熱メモリ効果補償回路１００を有する。メモリレス非線形補償／メモリ効果補償回路４は、例えばベースバンド信号である入力信号ｕ（ｎ）に対し、一般的なディジタルプリディストーション方式を適用することでメモリレス非線形補償とメモリ効果補償とを行った信号を、出力信号ｖ（ｎ）として出力する。これにより出力信号ｖ（ｎ）は、メモリレス非線形及びメモリ効果（図１の符号３）による歪が予めキャンセルされた信号となる。

熱メモリ効果補償回路１００は、メモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）に対し、熱メモリ効果補償に用いるパラメータＷ_ｔｍ及びＣ_ｔｍに基づいて振幅補償（つまり、熱メモリ効果補償）を行った信号を、出力信号ｘ（ｎ）として出力する。これにより出力信号ｘ（ｎ）は、メモリレス非線形及びメモリ効果（図１の符号３）だけでなく、熱メモリ効果（図１の符号５）による歪も予めキャンセルされた信号となる。なお、上述の通り、熱メモリ効果は長い時定数を有するため、熱メモリ効果補償のためのサンプリングは、メモリレス非線形補償／メモリ効果補償回路４に与えられるサンプリングクロックよりも周期が長く、メモリレス非線形補償／メモリ効果補償回路４のサンプリングクロック周期に同期した整数倍の周期Ｔ_ｓ＿ｔｍを有する熱メモリ効果補償回路用サンプリングクロックＳＣＬＫに基づいて行われる。尚、周期Ｔ_ｓ＿ｔｍは、メモリレス非線形補償／メモリ効果補償回路４のサンプリングクロック周期≦Ｔ_ｓ＿ｔｍ＜熱メモリ効果の時定数 の関係を満たす値を設定する。

出力信号ｘ（ｎ）は、電力増幅器１に入力されて、熱メモリ効果（図１の符号５）と、メモリレス非線形及びメモリ効果（図１の符号３）との影響を受けることとなる。これに対し、予め熱メモリ効果補償回路１００によって熱メモリ効果が補償されているので、熱メモリ効果（図１の符号５）を受けた信号ｙ（ｎ）では、熱メモリ効果による歪はキャンセルされている。更に、メモリレス非線形補償／メモリ効果補償回路４でのディジタルプリディストーションによってメモリレス非線形及びメモリ効果（図１の符号３）が予め補償されているので、電力増幅器１の出力信号ｚ（ｎ）は、メモリレス非線形及びメモリ効果（図１の符号３）と熱メモリ効果（図１の符号５）との両方がキャンセルされて、歪が抑制ないしは除去された信号となる。

本実施の形態では、熱メモリ効果補償回路１００で熱メモリ効果を補償するにあたり、送信回路１０００の電力増幅器１における熱メモリ効果をモデル化する。本実施の形態では、送信回路１０００を含む装置全体は密閉筐体（不図示）を有し、ヒートシンクのみを介して冷却されるものとしてモデル化を行う。図２は、実施の形態１にかかる送信回路１０００における電力増幅器１内の増幅素子の実装態様と熱等価回路とを模式的に示す図である。図２では、熱等価回路として、電力増幅器１内の増幅素子２０００における、デバイスチップ２００１のジャンクションからヒートシンクまでの熱伝導の主経路に沿った一次元近似モデルを示している。図２に示す主経路以外の熱伝導材を実装していない経路、すなわち筐体内の空気による熱伝導の経路は、主経路よりも熱抵抗が大きく、モデル化への影響が無視し得る程度に小さいため省略している。

図２に示すように、増幅素子２０００は、増幅素子２０００の放熱用基盤材２００２を介してヒートシンク２００３に搭載されている。図２では、Ｔ_ｊは増幅素子２０００内のデバイスチップ２００１のジャンクションにおけるジャンクション温度、Ｔ_ｂは放熱用基盤材２００２の温度、Ｔ_ｈは増幅素子２０００の放熱用基盤材２００２直下のヒートシンク２００３のベースプレート温度、Ｔ_{ｈ＿ａｖｇ}はヒートシンク２００３の平均温度である。Ｔaは装置筐体の周囲温度（外気温）である。なお、図２では、回路の簡略化の為、ヒートシンク２００３のベースプレート温度Ｔ_ｈとヒートシンク平均温度Ｔ_{ｈ＿ａｖｇ}との間の差は、全てヒートシンク２００３のベースプレート温度Ｔ_ｈと外気温度Ｔ_ａとの間の温度差ΔＴ_ｈａに含むものとする。

また、Ｐ_ｄｉｓｓは増幅素子２０００の発熱量である。図２に示す通り、熱等価回路において発熱量は定電流源に相当する。増幅素子２０００内のデバイスチップ２００１のジャンクションと放熱用基盤材２００２との間の熱抵抗をＲ_ｊｂ、熱容量をＣ_ｊｂとしている。放熱用基盤材２００２と放熱用基盤材２００２直下のヒートシンク２００３のベースプレートとの間の熱抵抗をＲ_ｂｈ、熱容量をＣ_ｂｈとしている。放熱用基盤材２００２直下のヒートシンク２００３のベースプレートと外気との間の熱抵抗をＲ_ｈａ、熱容量をＣ_ｈａとしている。

図２に示すように、増幅素子２０００内のデバイスチップ２００１のジャンクションと放熱用基盤材２００２との間の熱抵抗Ｒ_ｊｂと熱容量Ｃ_ｊｂとの積による時定数は、数ｎｓｅｃから数百ｎｓｅｃの小さな値となることが一般的であり、ここでの熱時定数による影響は通常のメモリ効果補償用ＦＩＲフィルタで補償することが可能である。また、放熱用基盤材２００２直下のヒートシンク２００３のベースプレートと外気との間の熱抵抗Ｒ_ｈａと熱容量Ｃ_ｈａとの積による時定数は数秒から数分である。よって、ここでの熱時定数による影響は一般的な自動利得調整機能（不図示）の応答時間内であり、一般的な自動利得調整機能で補償することが可能である。一方、放熱用基盤材２００２と放熱用基盤材２００２直下のヒートシンク２００３のベースプレートとの間の熱抵抗Ｒ_ｂｈと熱容量Ｃ_ｂｈとの積による時定数は数μｓｅｃから数百μｓｅｃであり、上述の、通常のメモリ効果補償用ＦＩＲフィルタと一般的な自動利得調整機能とによっては補償できない熱メモリ効果となる。

図３は、通常のメモリ効果補償用ＦＩＲフィルタと利得調整機能とによって補償可能な時定数にかかる熱容量Ｃ_ｊｂとＣ_ｈａを省略し、通常のメモリ効果補償用ＦＩＲフィルタと利得調整機能とによっては補償できない時定数にかかる熱容量Ｃ_ｂｈにのみに着目した熱等価回路を模式的に示す図である。

なお、モデル化の対象である熱容量Ｃ_ｂｈと熱抵抗Ｒ_ｂｈとの積による数μｓｅｃから数百μｓｅｃの時定数に対し、ヒートシンク２００３のベースプレート温度Ｔ_ｈと外気温度Ｔ_ａ間との温度差ΔＴ_ｈａは変化が十分に緩やかであるので、図３では、その平均値であるΔＴ_ｈａの直流電圧源に置き換えている。

図３の熱等価回路において発熱量Ｐ_ｄｉｓｓは定電流源であるため、増幅素子２０００内のデバイスチップ２００１のジャンクションと放熱用基盤材２００２との間の温度差ΔＴ_ｊｂは以下の式（１）で表される。

ΔＴ_ｊｂ＝Ｐ_ｄｉｓｓ・Ｒ_ｊｂ （１）

このときのチップジャンクションと外気間の温度差ΔＴ_ｊａの時間変化ΔＴ_ｊａ（ｔ）は、ΔＴ_ｂｈ（ｔ）の時間変化に依存し、以下の式（２）で表される。

ΔＴ_ｊａ（ｔ）＝ΔＴ_ｊｂ＋ΔＴ_ｂｈ（ｔ）＋ΔＴ_ｈａ （２）

更に、モデル化対象である熱容量Ｃ_ｂｈと熱抵抗Ｒ_ｂｈとの積による時定数に対しては、外気温度Ｔ_ａも十分に一定と見做せるので、熱メモリ効果にかかる温度変化は、以下の式（３）で表される。

ΔＴ_ｊｈ（ｔ）＝ΔＴ_ｊｂ＋ΔＴ_ｂｈ（ｔ） （３）

図３に示す熱等価回路について、まず、Ｐ_ｄｉｓｓ（ｔ）＝ｐ（ｎ）を入力とする、増幅素子２０００の放熱用基盤材２００２と放熱用基盤材２００２直下のヒートシンク２００３のベースプレートとの間の温度差ΔＴ_ｂｈ（ｔ）＝Δｔ（ｎ）の離散時間状態での出力過渡応答を求める。時間応答をラプラス変換すると、以下の式（４）が得られる。

次いで、式（４）に後退差分方式を適用して、熱メモリ効果補償回路用サンプリングクロックＳＣＬＫの周期Ｔ_ｓ＿ｔｍで離散化する。このとき、ｓを以下の式（５）とすることで、式（４）を式（６）にｓ−ｚ変換できる。

更に、式（６）を整理すると、以下の式（７）が得られる。

ここで、式（７）において、以下の式（８）、（９）の通りにパラメータを導入する。

上記のパラメータの導入により、式（７）は以下の式（１０）に書き換えられる。

更に、式（１０）を変換すると、以下の式（１１）となる。

パラメータＷ_ｔｍ（第１のパラメータとも称する）は、熱メモリ効果にかかる現在と過去の重み係数として作用するパラメータである。

以上より、離散時間状態でのＰ_ｄｉｓｓ（ｎ）を入力とするΔＴ_ｂｈ（ｎ）の出力過渡応答は、以下の式（１２）で表される。

式（１２）からわかるように、現在のΔＴ_ｂｈ（ｎ）は、１サンプルだけ過去のΔＴ_ｂｈ（ｎ−１）による帰還影響を受けており、熱的なメモリ効果が生じていることが理解できる。

式（１２）と図３とより、熱メモリ効果による利得変化を生じさせる要因であるΔＴ_ｊｈ（ｎ）は、以下の式（１３）で表される。

熱平衡後の一定利得をＧ_ｎｏｍとし、一定利得Ｇ_ｎｏｍに対して温度変化により生じる利得変化をＧ（ΔＴ（ｔ））とすると、入力振幅ｒ_ｉｎ（ｔ）に対する、熱メモリ効果モデルの出力振幅ｒ_ｏｕｔ（ｔ）は、以下の式（１４）で表わされる。なお、温度変化により生じる利得変化Ｇ（ΔＴ（ｔ））は、温度が上昇するにつれて利得が低下する方向に変化する。

また、Ｐ_ｄｉｓｓ（ｔ）は、出力振幅ｒ_ｏｕｔ（ｔ）の関数Ｐ_ｄｉｓｓ（ｒ_ｏｕｔ（ｔ））として、以下の式（１５）で表される。

ここで、温度変化ΔＴ（ｔ）の離散時間での応答は、式（１３）による。

ΔＴ_ｊｈ（ｎ）が熱平衡に達するまでの、徐々に温度が上昇する熱過渡応答により、一旦低い初期温度での高い利得から、数μｓｅｃから数百μｓｅｃの時定数で徐々に熱平衡後の一定利得Ｇ_ｎｏｍまで低下する利得変化が生じる。この時定数による利得変化に伴い、熱メモリ効果モデルの出力振幅ｒ_ｏｕｔ（ｔ）にオーバーシュートが発生する。振幅のオーバーシュートは、熱メモリ効果モデル後段の、電力増幅器の非線形特性による瞬時歪劣化を発生させる。

以上より、電力増幅器１における熱メモリ効果をモデル化する。図４は、電力増幅器１における熱メモリ効果モデルを示す図である。このモデルに対して、実際に各パラメータを設定して、熱メモリ効果モデルの過渡応答を確認する。

入力振幅については、ＴＤＤバースト周期において、ｔ＝０で送信開始、ｔ＝Ｔ_ＤＬで送信から受信期間に遷移するものとし、更に熱メモリ効果モデルの過渡応答を簡略化する為、補償対象とする熱メモリ効果の数μｓｅｃから数百μｓｅｃの時定数に対して十分短い数ＭＨｚから数十ＭＨｚの振幅エンベロープ変化（すなわち数十ｎｓｅｃから数百ｎｓｅｃ周期）を除外し、入力振幅ｒ_ｉｎ（ｔ）を以下の式（１６）で表すステップ関数とする。

図１５及び図１６を参照して説明した歪電力レベルの特性を再現するため、熱容量Ｃ_ｂｈと熱抵抗Ｒ_ｂｈとの積による時定数Ｃ_ｂｈ・Ｒ_ｂｈを１１０[μｓｅｃ]（Ｃ_ｂｈ・Ｒ_ｂｈ＝１１０[μｓｅｃ]）とすると、過渡応答が平衡状態の９９％に立ち上がるまでの時間は、以下の式（１７）によって、５０７μｓｅｃとなる。

図１５及び図１６に示した特性を再現させる各熱平衡後の温度に相当する熱抵抗値を与えると、ヒートシンク２００３のベースプレート温度Ｔ_ｈに対する、ジャンクション温度の時間変化ΔＴ_ｊｈ（ｔ）及び放熱用基盤材２００２の温度の時間変化ΔＴ_ｂｈ（ｔ）は、図５に示す通りとなる。

発熱量Ｐ_ｄｉｓｓは定電流源であるので、ΔＴ_ｊｈ（ｔ）は、入力振幅ｒ_ｉｎ（ｔ）の立ち上がりと同時にステップ的にΔＴ_ｂｈ＝７０℃まで立ち上がる。その後、Ｃ_ｂｈ・Ｒ_ｂｈの時定数によるΔＴ_ｂｈ（ｔ）の時間変化分が加算され、熱平衡後に、最終的にΔＴ_ｂｈ（ｓｔａｔｉｃ）＝１０℃が加算された（７０℃＋１０℃＝）８０℃に到達する。

入力振幅ｒ_ｉｎ（ｔ）の立ち上がり直後は、デバイス温度が熱平衡後よりも１０℃低い分、利得が高く、その後徐々に熱平衡利得まで低下する。

デバイス温度変化に対する利得の時間変化がΔＴ_ｂｈ（ｔ）の時間応答に依存するため、デバイス温度変化に対する利得変化の感度が−０．１ｄＢ／℃の場合、熱平衡後の利得を０ｄＢ（１．０倍）に正規化すると、利得の時間変化は図６に示す通りとなる。この図６の波形は、前述の入力振幅のステップ関数化に伴い、図１５に示した熱メモリ効果を有する電力増幅器の出力電力の時間変化波形から、変化周期の短い振幅エンベロープ変化を除外した利得変化に相当する。利得にはピークで１ｄＢのオーバーシュートが生じ、これにより熱メモリ効果モデルの入力振幅ｒ_ｉｎ（ｔ）に対して熱メモリ効果モデルの出力振幅ｒ_ｏｕｔ（ｔ）はピークで１ｄＢ上昇する。そのため、後段の電力増幅器の非線形特性によって瞬時歪劣化が発生する。

次に、上記の熱メモリ効果モデルの補償について詳しく説明する。式（３）より、熱平衡後のΔＴ_ｊｈ（ｓｔａｔｉｃ）は、ΔＴ_ｊｂと熱平衡後のΔＴ_ｂｈ（ｓｔａｔｉｃ）の和であるので、以下の式（１８）で表される。

ΔＴ_ｊｈ（ｓｔａｔｉｃ）に対する、ΔＴ_ｊｂとΔＴ_ｂｈ（ｓｔａｔｉｃ）の比は、以下の式（１９）で表される。

振幅補償としては、熱平衡後の一定利得Ｇ_ｎｏｍ を０ｄＢ（＝１．０倍）とした相対比で制御するため、前記Ｒ_ｊｂとＲ_ｂｈの比に関しては、以下の式（２０）のようにパラメータを導入する。

パラメータＣ_ｔｍ（第２のパラメータとも称する）は、熱メモリ効果に係る振幅係数の意味を持つパラメータである。

式（１４）における熱平衡後の利得Ｇ_ｎｏｍを０ｄＢ（＝１．０倍）として正規化し、更に離散化して書き替えると、以下の式（２１）が得られる。

ここで、温度変化で生じる利得変化Ｇ’（ΔＴ（ｎ−１））は、温度上昇に対して利得が低下する方向、すなわち逆比例である。よって、熱メモリ効果補償のための振幅補償としては、式（１３）による温度の過渡応答と同一関数で補償すればよい。

以上より、パラメータ（１−Ｃ_ｔｍ）及びＣ_ｔｍ、式（１３）及び（２１）を用いて、振幅補償に係る入力振幅と出力振幅の関係を導出すると、以下の式（２２）が得られる。

すなわち、熱メモリ効果補償回路１００は、式（２２）を実現する回路として構成されなければならない。熱メモリ効果補償回路１００は、式（２２）に基づき、信号の送信期間にメモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）に以下の式（２３）で表される振幅補償係数ｇ_ｃ（ｎ）を乗じることで出力信号ｘ（ｎ）を出力する。

次いで、熱メモリ効果補償回路１００の構成について説明する。図７は、実施の形態１にかかる熱メモリ効果補償回路１００の構成を模式的に示すブロック図である。図８は、実施の形態１にかかる熱メモリ効果補償回路１００の構成をより詳細に示すブロック図である。尚、図８において、演算にかかる各部の処理時間を合わせる為の遅延素子は省略している。熱メモリ効果補償回路１００は、正規化演算部１０１、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ部１０２、係数演算部１０３及び係数乗算部１０４を有する。熱メモリ効果補償回路１００には、パラメータＷ_ｔｍ、パラメータＣ_ｔｍ、熱メモリ効果補償回路用サンプリングクロックＳＣＬＫ（周期：Ｔ_ｓ＿ｔｍ）が入力される。

正規化演算部１０１は、振幅補償係数を算出するための演算回路で構成される。本実施の形態では、正規化演算部１０１は、入力信号の振幅（入力振幅）ｒ_ｉｎ（ｎ）を求める振幅演算部６と、係数演算部１０３からの出力振幅ｒ_ｏｕｔ（ｎ）を入力振幅ｒ_ｉｎ（ｎ）で除算する除算部１７とで構成される。振幅演算部６では、メモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）のＩ成分をＩ_ｖ（ｎ）、Ｑ成分をＱ_ｖ（ｎ）とすると、ｖ（ｎ）の振幅（熱メモリ効果補償回路１００の入力振幅）ｒ_ｉｎ（ｎ）として、以下の式（２４）の演算を行う。

また、除算部１７は、係数演算部１０３が出力する出力振幅ｒ_ｏｕｔ（ｎ）を、振幅演算部６が出力する入力振幅ｒ_ｉｎ（ｎ）で除算して得られた値である振幅補償係数ｇ_ｃ（ｎ）を、係数乗算部１０４へ出力する。

ＩＩＲフィルタ部１０２は、パラメータ演算部８、乗算器１０、サンプル遅延器１１、乗算器１２、加算器１３を有する。乗算器１０は、正規化演算部１０１内の振幅演算部６の出力値（すなわち、入力振幅ｒ_ｉｎ（ｎ））とパラメータＷ_ｔｍとを乗算し、乗算した値を加算器１３に出力する。パラメータ演算部８は、１からパラメータＷ_ｔｍを減算し、減算で得られた値である（１−Ｗ_ｔｍ）を乗算器１２に出力する。サンプル遅延器１１、乗算器１２及び加算器１３は、フィードバックループを構成する。加算器１３は、正規化演算部１０１の出力値と乗算器１２の出力値とを加算し、加算した値を乗算器１４とサンプル遅延器１１とに出力する。サンプル遅延器１１は、加算器１３の出力を、熱メモリ効果補償回路用サンプリングクロックＳＣＬＫの１サンプル分だけ遅延させる。乗算器１２は、パラメータ演算部８が出力する値（１−Ｗ_ｔｍ）とサンプル遅延器１１の出力値とを乗算し、乗算した値を乗算器１２に出力する。

なお、ここでは、パラメータ演算部８を第１のパラメータ演算部とも称する。乗算器１０及び乗算器１２を、それぞれ第１の乗算器及び第２の乗算器とも称する。加算器１３を第１の加算器とも称する。

係数演算部１０３は、パラメータ演算部９、乗算器１４、乗算器１５、加算器１６を有する。乗算器１４は、ＩＩＲフィルタ部１０２の加算器１３の出力とパラメータＣ_ｔｍとを乗算し、乗算した値を加算器１６に出力する。パラメータ演算部９は、１からパラメータＣ_ｔｍを減算し、減算で得られた値である（１−Ｃ_ｔｍ）を乗算器１５に出力する。乗算器１５は、正規化演算部１０１から出力された入力振幅ｒ_ｉｎ（ｎ）とパラメータ演算部９が出力する値（１−Ｃ_ｔｍ）とを乗算し、乗算した値を加算器１６に出力する。加算器１６は、乗算器１４の出力と乗算器１５の出力とを加算して、加算した値である出力振幅ｒ_ｏｕｔ（ｎ）を正規化演算部１０１内の除算部１７へ出力する。正規化演算部１０１内の除算部１７は、出力振幅ｒ_ｏｕｔ（ｎ）を入力振幅ｒ_ｉｎ（ｎ）で除算して得られた値である振幅補償係数ｇ_ｃ（ｎ）を、係数乗算部１０４へ出力する。係数演算部１０３が時刻ｔ＝ｎにおいて出力する出力振幅ｒ_ｏｕｔ（ｎ）から、係数演算部１０３の時刻ｔ＝ｎにおける入力を逆算すると、式（２２）の左辺となる。これはＩＩＲフィルタ部１０２の時刻ｔ＝ｎにおける出力であるので、ＩＩＲフィルタ部１０２のサンプル遅延器１１の出力は式（２２）の左辺の（ｎ）を（ｎ−１）に置き換えた値に等しい。更にその値に、ＩＩＲフィルタ部１０２の乗算器１２によってパラメータ演算部８出力の（１−Ｗ_ｔｍ）を乗算した値が、式（２２）の右辺の第２項に等しく、また、正規化演算部１０１内の振幅演算部６が時刻ｔ＝ｎにおいて出力する入力振幅ｒ_ｉｎ（ｎ）にＩＩＲフィルタ部１０２の乗算器１０によってパラメータＷ_ｔｍを乗算した値が式（２２）の右辺の第１項に等しい。従って、ＩＩＲフィルタ部１０２の加算器１３は式（２２）の右辺の第１項と第２項を加算する処理に相当し、ＩＩＲフィルタ部１０２の時刻ｔ＝ｎにおける出力は式（２２）の右辺となる。すなわち、実施の形態１にかかる熱メモリ効果補償回路１００は、式（２２）を実現する回路として構成される。

なお、ここでは、パラメータ演算部９を第２のパラメータ演算部とも称する。乗算器１４及び乗算器１５を、それぞれ第３の乗算器及び第４の乗算器とも称する。加算器１６を第２の加算器とも称する。

係数乗算部１０４は、乗算器１８及び１９を有する。乗算器１８は、入力信号のＩ成分Ｉ_ｖ（ｎ）に振幅補償係数ｇ_ｃ（ｎ）を乗じ、熱メモリ効果が補償された信号ｘ（ｎ）のＩ成分Ｉ_ｘ（ｎ）を出力する。乗算器１９は、入力信号のＱ成分Ｑ_ｖ（ｎ）に振幅補償係数ｇ_ｃ（ｎ）を乗じ、熱メモリ効果が補償された信号ｘ（ｎ）のＱ成分Ｑ_ｘ（ｎ）を出力する。

以上、本構成によれば、式（２２）に基づいて、メモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）に振幅補償係数ｇ_ｃ（ｎ）を乗じて熱メモリ効果を予め補償することができる。

次いで、熱メモリ効果補償回路１００による熱メモリ効果補償の効果について説明する。図９は、熱メモリ効果補償にかかる振幅補償量を示す図である。図１０は、熱メモリ効果補償の効果を示す図である。図１０に示すように、熱メモリ効果の補償前に生じていた、ピークで１ｄＢの出力オーバーシュートを、熱メモリ効果の補償後では抑圧できることが理解できる。

また、ＴＤＤ動作における百数十μｓｅｃの時定数を有する熱メモリ効果の実際の歪劣化影響について検討する。図１１は、熱メモリ効果を補償していない場合の歪電力レベルを示している。図１２は、熱メモリ効果を補償した場合の歪電力レベルを示している。図１１と図１２とを比較してわかるように、熱メモリ効果補償前の図１１ではピークで４〜５ｄＢの歪劣化が現れているが、図１２に示すように、熱メモリ効果を補償することで歪劣化を抑圧することができる。

実施の形態２
実施の形態２にかかる補償回路について説明する。上述したように、実施の形態１にかかる補償回路は、メモリ効果補償用のＦＩＲフィルタで補償できない、数μｓｅｃから数百μｓｅｃの時定数を有する熱メモリ効果を補償対象としている。よって、十数ｎｓｅｃから数百ｎｓｅｃの信号エンベロープ変化（振幅変化）の周期に追従する必要がない前提において、信号エンベロープ変化（振幅変化）の周期に対して、熱メモリ効果補償のサンプリング周期を十分長く設定し、信号エンベロープ変化（振幅変化）に影響を受ける数百ｎｓｅｃまでの短い時定数の熱メモリ効果は、メモリレス非線形補償／メモリ効果補償回路４のメモリ効果補償用のＦＩＲフィルタで補償する条件下では、実施の形態で説明した式（２２）を、振幅補償係数ｇ_ｃ（ｎ）のみの関数に近似することができ、以下の式（２５）が得られる。

本実施の形態にかかる熱メモリ効果補償回路２００は、式（２５）に基づき、メモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）に振幅補償係数ｇ_ｃ（ｎ）を乗算して出力信号ｘ（ｎ）を得る回路として構成される。

図１３は、実施の形態２にかかる熱メモリ効果補償回路２００の構成をより詳細に示す図である。尚、図１３において、演算にかかる各部の処理時間を合わせる為の遅延素子は省略している。実施の形態２にかかる熱メモリ効果補償回路２００は、実施の形態１にかかる熱メモリ効果補償回路１００の正規化演算部１０１を正規化演算部２０１に置換した構成を有する。

正規化演算部２０１は、１ビット（０または１）のイネーブル（Ｅｎａｂｌｅ）信号（Ｅｎ）７によって、乗算係数を１．０倍とするか、０．０倍にするかの選択を行う乗算係数選択器として構成される。イネーブル信号（Ｅｎ）７は、例えばＴＤＤのバースト制御信号である。正規化演算部２０１は、送信期間にのみ、乗算係数として１．０倍を選択する。

１．０倍か、０．０倍か選択された乗算係数を使用することで、実施の形態１にかかる熱メモリ効果補償回路１００の正規化演算部１０１において、係数演算部１０３の出力を入力振幅で正規化するために必要だった振幅演算部６と除算部１７を削除でき、係数演算部１０３の出力が振幅補償係数ｇ_ｃ（ｎ）となる。

正規化演算部２０１以外の動作については、実施の形態１と同様であるので、説明を省略する。

１サンプル前の出力をフィードバック加算する演算はＩＩＲフィルタとなるが、特に実施の形態２にかかる図１３の構成例においては、信号エンベロープ変化（振幅変化）を取り扱わない（入力が１か０である）ため、ＩＩＲフィルタ部１０２の具体的な実現回路として、Ｎ回で満了させてクリアするカウンタを用いた累積加算回路としてもよい。その場合のＮは、以下の式（２６）で表される。

よって、式（２６）より、Ｎとして以下の式（２７）に示す値が選定される。

以上、本構成によれば、実施の形態１にかかる熱メモリ効果補償回路１００に比べて、より簡易な構成にて、式（２３）に基づいてメモリレス非線形補償／メモリ効果補償回路４の出力信号ｖ（ｎ）に振幅補償係数ｇ_ｃ（ｎ）を乗じて熱メモリ効果を予め補償することができる。

実施の形態３
実施の形態３にかかる送信装置３０００について説明する。図１４は、実施の形態３にかかる送信装置３０００の構成を模式的に示すブロック図である。送信装置３０００は、ベースバンド処理回路３００２及び送信回路１０００を有する。本実施の形態においては、送信回路１０００は、歪補償回路２、ＤＡ変換器３００３、直交変調／周波数変換回路３００４及び電力増幅器１を有する。

ベースバンド処理回路３００２は、メモリレス非線形補償／メモリ効果補償回路４にベースバンド信号を出力し、メモリレス非線形補償／メモリ効果補償回路４は、メモリレス非線形とメモリ効果を補償した信号を、熱メモリ効果補償回路１００に出力する。熱メモリ効果補償回路１００は、メモリレス非線形補償／メモリ効果補償回路４からの出力信号に、電力増幅器で生じる熱メモリ効果を予め補償する補償係数を乗じた信号をＤＡ変換器３００３に出力する。

ＤＡ変換器３００３は、歪補償回路２により予め歪が補償された信号をＤＡ変換し、変換後のアナログ信号を出力する。直交変調／周波数変換回路３００４は、ＤＡ変換器３００３の出力信号を直交変調及び周波数変換し、直交変調／周波数変換後の無線周波数信号を出力する。

電力増幅器１は、直交変調／周波数変換回路３００４で無線周波数信号に変換された信号を増幅し、アンテナ（不図示）に出力する。これにより、アンテナから送信信号を放射することができる。

以上、本構成によれば、実施の形態１にかかる熱メモリ効果補償回路１００によって、電力増幅器で生じる熱メモリ効果による送信信号の歪劣化を抑制可能な送信装置を具体的に構成できることが理解できる。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、送信装置に搭載される熱メモリ効果補償回路は、実施の形態１にかかる熱メモリ効果補償回路１００に限られず、実施の形態２にかかる熱メモリ効果補償回路２００を用いて、同様に送信装置を構成することができる。

以上の実施の形態にかかる歪補償回路、熱メモリ効果補償回路及び送信装置は、各種無線通信分野における送信システムに適用可能である。

１ 電力増幅器
２ 歪補償回路
３ メモリレス非線形＋メモリ効果
４ メモリレス非線形補償／メモリ効果補償回路
５ 熱メモリ効果
６ 振幅演算部
７ イネーブル信号（Ｅｎ）
８ パラメータ演算部
９ パラメータ演算部
１０、１２、１４、１５、１８、１９ 乗算器
１１ サンプル遅延器
１３、１６ 加算器
１７ 除算部
１００、２００ 熱メモリ効果補償回路
１０１、２０１ 正規化演算部
１０２ ＩＩＲフィルタ部
１０３ 係数演算部
１０４ 係数乗算部
１０００ 送信回路
２０００ 増幅素子
２００１ デバイスチップ
２００２ 放熱用基盤材
２００３ ヒートシンク
３０００ 送信装置
３００２ ベースバンド処理回路
３００３ ＤＡ変換器
３００４ 直交変調／周波数変換回路

Claims (5)

1. 電力増幅器のメモリレス非線形とメモリ効果によって発生する歪を補償するメモリレス非線形補償／メモリ効果補償回路と、
   その後段に前記電力増幅器の熱応答によって生じる熱メモリ効果を補償する熱メモリ効果補償回路と、を備え、
   前記熱メモリ効果補償回路は、前記メモリレス非線形補償／メモリ効果補償回路の出力信号に対する振幅補償係数を算出するために、回路の出力信号を入力振幅に対して正規化する正規化演算部と、
   前記正規化演算部からの入力振幅信号と、熱メモリ効果の重みを示す第１のパラメータと、に基づいて動作するＩＩＲフィルタ部と、
   前記ＩＩＲフィルタ部の出力信号と、前記熱メモリ効果を補償するための振幅補償係数を算出するための第２のパラメータと、に基づいて振幅補償係数を算出するための係数演算部と、
   前記係数演算部の出力を前記正規化演算部において入力振幅に対して正規化した振幅補償係数を前記メモリレス非線形補償／メモリ効果補償回路の出力信号に乗算する係数乗算部と、を備え、
   前記ＩＩＲフィルタ部と前記係数演算部とは、周期が、前記メモリレス非線形補償／メモリ効果補償回路のサンプリングに用いる第１のサンプリングクロックの周期よりも長く、前記第１のサンプリングクロックの周期に同期した整数倍の周期で、かつ、熱メモリ効果の時定数よりも短い、第２のサンプリングクロックに基づいて動作する、
   歪補償回路。
2. 前記ＩＩＲフィルタ部は、前記正規化演算部からの入力振幅信号と前記第１のパラメータとを乗算する第１の乗算器と、
   １から前記第１のパラメータを減算する第１のパラメータ演算部と、
   前記ＩＩＲフィルタ部の１サンプル前の出力を１サンプル分だけ遅延させて出力するサンプル遅延器と、
   前記第１のパラメータ演算部の出力値と前記サンプル遅延器の出力値とを乗算する第２の乗算器と、
   前記第１の乗算器の出力値と前記第２の乗算器の出力値とを加算し、前記ＩＩＲフィルタ部の出力値として出力する第１の加算器と、を備え、
   前記係数演算部は、
   前記ＩＩＲフィルタ部の出力値と、前記第２のパラメータとを乗算する第３の乗算器と、
   １から前記第２のパラメータを減算する第２のパラメータ演算部と、
   前記正規化演算部からの入力振幅信号と前記第２のパラメータ演算部の出力値とを乗算する第４の乗算器と、
   前記第３の乗算器の出力値と前記第４の乗算器の出力値とを加算する第２の加算器と、を備え、
   前記正規化演算部は、
   熱メモリ効果を補償する前の入力振幅を算出し、算出して得られた入力振幅を前記入力振幅信号として出力する振幅演算部と、
   前記第２の加算器の出力値を前記入力振幅信号で除算し、除算して得られた値を前記振幅補償係数として出力する除算部と、を備え、
   前記係数乗算部は、前記正規化演算部からの前記振幅補償係数を前記メモリレス非線形補償／メモリ効果補償回路の出力信号に乗算する乗算器を備える、
   請求項１に記載の歪補償回路。
3. 前記正規化演算部は、与えられたイネーブル信号に基づいて、前記メモリレス非線形補償／メモリ効果補償回路の出力信号の送信期間に「１」を前記入力振幅信号として出力する乗算係数選択器を備え、
   前記ＩＩＲフィルタ部は、
   前記正規化演算部からの入力振幅信号と前記第１のパラメータとを乗算する第１の乗算器と、
   １から前記第１のパラメータを減算する第１のパラメータ演算部と、
   前記ＩＩＲフィルタ部の１サンプル前の出力を１サンプル分だけ遅延させて出力するサンプル遅延器と、
   前記第１のパラメータ演算部の出力値と前記サンプル遅延器の出力値とを乗算する第２の乗算器と、
   前記第１の乗算器の出力値と前記第２の乗算器の出力値とを加算し、前記ＩＩＲフィルタ部の出力値として出力する第１の加算器と、を備え、
   前記係数演算部は、
   前記ＩＩＲフィルタ部の出力値と、前記第２のパラメータとを乗算する第３の乗算器と、
   １から前記第２のパラメータを減算する第２のパラメータ演算部と、
   前記正規化演算部からの入力振幅信号と前記第２のパラメータ演算部の出力値とを乗算する第４の乗算器と、
   前記第３の乗算器の出力値と前記第４の乗算器の出力値とを加算して、前記振幅補償係数として出力する第２の加算器と、を備え、
   前記係数乗算部は、前記振幅補償係数を前記メモリレス非線形補償／メモリ効果補償回路の出力信号に乗算する乗算器を備える、
   請求項１に記載の歪補償回路。
4. 入力振幅信号と、熱メモリ効果の重みを示す第１パラメータと、に基づいてＩＩＲフィルタ部を動作させ、
   前記ＩＩＲフィルタ部の出力信号と、電力増幅器のメモリレス非線形とメモリ効果によって発生する歪を補償するメモリレス非線形補償／メモリ効果補償回路の出力信号の前記熱メモリ効果を補償する振幅補償係数を算出するための第２パラメータと、に基づいて、振幅補償係数を算出するための係数を算出し、
   算出した前記係数を入力振幅に対して正規化することで得られる前記振幅補償係数を前記メモリレス非線形補償／メモリ効果補償回路の出力信号に乗算し、
   前記ＩＩＲフィルタ部の動作と前記係数の算出とは、周期が、前記メモリレス非線形補償／メモリ効果補償回路のサンプリングに用いる第１のサンプリングクロックの周期よりも長く、前記第１のサンプリングクロックの周期に同期した整数倍の周期で、かつ、熱メモリ効果の時定数よりも短い、第２のサンプリングクロックに基づいて行われる、
   歪補償方法。
5. 送信ベースバンド信号を処理するベースバンド処理回路と、
   送信信号を増幅しアンテナから出力する送信回路と、を有し、
   前記送信回路は、
   前記送信信号を増幅する電力増幅器と、
   前記電力増幅器で発生する歪を補償する歪補償回路と、
   ＤＡ（ディジタルアナログ）変換器と、
   直交変調及び周波数変換回路と、を有し、
   前記歪補償回路は、
   前記電力増幅器のメモリレス非線形とメモリ効果によって発生する歪を補償するメモリレス非線形補償／メモリ効果補償回路と、
   その後段に前記電力増幅器の熱応答によって生じる熱メモリ効果を補償する熱メモリ効果補償回路と、を備え、
   前記熱メモリ効果補償回路は、
   前記メモリレス非線形補償／メモリ効果補償回路の出力信号に対する振幅補償係数を算出するために回路の出力信号を入力振幅に対して正規化する正規化演算部と、
   前記正規化演算部からの入力振幅信号と、
   熱メモリ効果の重みを示す第１のパラメータと、に基づいて動作するＩＩＲフィルタ部と、前記ＩＩＲフィルタ部の出力信号と、前記熱メモリ効果を補償する振幅補償係数を算出するための第２のパラメータと、に基づいて振幅補償係数を算出するための係数演算部と、
   前記係数演算部の出力を前記正規化演算部において入力振幅に対して正規化した振幅補償係数を前記メモリレス非線形補償／メモリ効果補償回路出力信号に乗算する係数乗算部と、を備え、
   前記ＩＩＲフィルタ部と前記係数演算部とは、周期が、前記メモリレス非線形補償／メモリ効果補償回路のサンプリングに用いる第１のサンプリングクロックの周期よりも長く、前記第１のサンプリングクロックの周期に同期した整数倍の周期で、かつ、熱メモリ効果の時定数よりも短い、第２のサンプリングクロックに基づいて動作する、
   送信装置。

Images