JP6715364B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6715364B2 JP6715364B2 JP2019071160A JP2019071160A JP6715364B2 JP 6715364 B2 JP6715364 B2 JP 6715364B2 JP 2019071160 A JP2019071160 A JP 2019071160A JP 2019071160 A JP2019071160 A JP 2019071160A JP 6715364 B2 JP6715364 B2 JP 6715364B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulator
- transistor
- conductor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 559
- 239000012212 insulator Substances 0.000 claims description 342
- 239000004020 conductor Substances 0.000 claims description 295
- 239000003990 capacitor Substances 0.000 claims description 61
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910052738 indium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 description 208
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 118
- 229910052760 oxygen Inorganic materials 0.000 description 118
- 239000001301 oxygen Substances 0.000 description 118
- 239000010410 layer Substances 0.000 description 96
- 230000006870 function Effects 0.000 description 66
- 239000013078 crystal Substances 0.000 description 63
- 238000010438 heat treatment Methods 0.000 description 49
- 238000000231 atomic layer deposition Methods 0.000 description 40
- 229910052739 hydrogen Inorganic materials 0.000 description 39
- 239000001257 hydrogen Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 31
- 239000000523 sample Substances 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 125000004429 atom Chemical group 0.000 description 25
- 239000012535 impurity Substances 0.000 description 25
- 230000000903 blocking effect Effects 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 239000008188 pellet Substances 0.000 description 22
- 238000003860 storage Methods 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 17
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 15
- 238000004458 analytical method Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 15
- 230000035699 permeability Effects 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000011701 zinc Substances 0.000 description 14
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 125000004430 oxygen atom Chemical group O* 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000002003 electron diffraction Methods 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 239000002159 nanocrystal Substances 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000012916 structural analysis Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 206010021143 Hypoxia Diseases 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 229910052727 yttrium Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 4
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004611 spectroscopical analysis Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 230000004075 alteration Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 238000002524 electron diffraction data Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 235000013305 food Nutrition 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
Description
、マニュファクチャ、または組成物(コンポジション・オブ・マター)に関する。特に、
本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記
憶装置またはプロセッサに関する。または、半導体、半導体装置、表示装置、発光装置、
照明装置、蓄電装置、記憶装置またはプロセッサの製造方法に関する。または、半導体装
置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの駆動方法に
関する。
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
る。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに適用可能な半導体としてシリコンが知られている。
リコン、単結晶シリコンなどが使い分けられている。例えば、大型の表示装置を構成する
トランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン
を用いると好適である。一方、表示装置と駆動回路を一体形成した高機能の表示装置を構
成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可
能な多結晶シリコンを用いると好適である。また、集積回路などを構成するトランジスタ
に適用する場合、さらに高い電界効果移動度を有する単結晶シリコンを用いると好適であ
る。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行
うことで形成する方法が知られる。
を用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いること
ができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するた
め、表示装置と駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シ
リコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため
、設備投資を抑えられるメリットもある。
体と接する絶縁体への酸素ドーピング技術が開示されている(特許文献1参照。)。特許
文献1に開示された技術を用いることで、酸化物半導体中の酸素欠損を低減することがで
きる。その結果、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減し、信
頼性を向上させることができる。
が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流
が低いという特性を応用した低消費電力のCPUなどが開示されている(特許文献2参照
。)。
移動度を有するトランジスタが得られることが開示されている(特許文献3参照。)。
対して記憶容量の大きい半導体装置を提供することを課題の一とする。または書き込み速
度の速い半導体装置を提供することを課題の一とする。または読み出し速度の速い半導体
装置を提供することを課題の一とする。または消費電力の小さい半導体装置を提供するこ
とを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする
。または、新規な半導体装置を提供することを課題の一とする。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
第1の絶縁体と、第2の絶縁体と、を有し、第1のトランジスタは、第1の半導体と、第
3の絶縁体と、第1の導電体と、を有し、第2のトランジスタは、第2の半導体と、第4
の絶縁体と、第2の導電体と、を有し、容量素子は、第3の導電体と、第4の導電体と、
第5の絶縁体と、を有し、第1の絶縁体は、第1のトランジスタ上に配置され、容量素子
は、第1の絶縁体上に配置され、第2の絶縁体は、容量素子上に配置され、第2のトラン
ジスタは、第2の絶縁体上に配置され、第1の半導体は、第3の絶縁体を介して、第1の
半導体と第1の導電体とが互いに重なる領域を有し、第2の半導体は、第4の絶縁体を介
して、第2の半導体と第2の導電体とが互いに重なる領域を有し、第3の導電体は、第5
の絶縁体を介して、第3の導電体と第4の導電体とが面する領域を有し、第3の導電体は
、第1の絶縁体の有する開口部を介して、第1の導電体と接する領域を有し、第3の導電
体は、第2の絶縁体の有する開口部を介して、第2の半導体と接する領域を有する半導体
装置である。
(1)に記載の半導体装置である。
)に記載の半導体装置である。
)のいずれか一に記載の半導体装置である。
憶容量の大きい半導体装置を提供することができる。または書き込み速度の速い半導体装
置を提供することができる。または読み出し速度の速い半導体装置を提供することができ
る。または消費電力の小さい半導体装置を提供することができる。または、信頼性の高い
半導体装置を提供することができる。または、新規な半導体装置を提供することができる
。
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
いる場合がある。
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」など
と適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、
本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体にDOS(Density of State)が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族
元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15
族元素などがある。
、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、ア
ルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、
ハフニウムまたはタンタルを一種以上含む絶縁体を、単層で、または積層で用いればよい
。または、絶縁体として、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アク
リル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体の上面を
平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜することが
できるため、生産性を高めることができる。絶縁体としては、好ましくは酸化アルミニウ
ム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を
、単層で、または積層で用いればよい。
、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コ
バルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ル
テニウム、銀、インジウム、スズ、タンタルまたはタングステンを一種以上含む導電体を
、単層で、または積層で用いればよい。または、前述の元素を含む合金膜や化合物膜であ
ってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガ
ンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導
電体などを用いてもよい。
る領域における深さ方向全体の濃度がBである場合、Aのある領域における深さ方向の濃
度の平均値がBである場合、Aのある領域における深さ方向の濃度の中央値がBである場
合、Aのある領域における深さ方向の濃度の最大値がBである場合、Aのある領域におけ
る深さ方向の濃度の最小値がBである場合、Aのある領域における深さ方向の濃度の収束
値がBである場合、測定上Aそのものの確からしい値の得られる領域における濃度がBで
ある場合などを含む。
する、と記載する場合、例えば、Aのある領域における全体の大きさ、長さ、厚さ、幅、
または距離がBである場合、Aのある領域における大きさ、長さ、厚さ、幅、または距離
の平均値がBである場合、Aのある領域における大きさ、長さ、厚さ、幅、または距離の
中央値がBである場合、Aのある領域における大きさ、長さ、厚さ、幅、または距離の最
大値がBである場合、Aのある領域における大きさ、長さ、厚さ、幅、または距離の最小
値がBである場合、Aのある領域における大きさ、長さ、厚さ、幅、または距離の収束値
がBである場合、測定上Aそのものの確からしい値の得られる領域での大きさ、長さ、厚
さ、幅、または距離がBである場合などを含む。
配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている
状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
図1は、本発明の一態様に係る半導体装置の断面図である。図1の左図は、トランジスタ
491のチャネル長方向の断面図と、トランジスタ492のチャネル長方向の断面図を示
している。図1の右図は、図1の左図の中に一点鎖線(a―a’)における断面図である
。よって、右図は、トランジスタ492の導電体404の中心を通る平面における、トラ
ンジスタ492のチャネル幅方向の断面図を示している。
、導電体469aおよび導電体469bと、絶縁体478上にあり、導電体469aと接
する導電体474a、および導電体469bと接する導電体474bと、絶縁体478上
、導電体474a上および導電体474b上の絶縁体480と、絶縁体480上の絶縁体
482および容量素子493と、絶縁体482上および容量素子493上の絶縁体484
、導電体413および導電体415と、絶縁体484上、導電体413上および導電体4
15上の絶縁体401と、絶縁体401上の絶縁体402と、絶縁体402上のトランジ
スタ492と、トランジスタ492上の絶縁体408と、絶縁体408上の絶縁体418
と、絶縁体418上の導電体424aおよび導電体424bと、を有する。なお、絶縁体
401は、酸素および水素をブロックする機能を有する絶縁体である。なお、導電体41
3、絶縁体401および絶縁体402をトランジスタ492の一部に含めても構わない。
装置は、トランジスタ491と、トランジスタ491上の絶縁体478、導電体469a
および導電体469bと、絶縁体478上にあり、導電体469aと接する導電体474
a、および導電体469bと接する導電体474bと、絶縁体478上、導電体474a
上および導電体474b上の絶縁体480と、絶縁体480上の絶縁体484、導電体4
13および導電体415と、絶縁体484上、導電体413上および導電体415上の絶
縁体401と、絶縁体401上の絶縁体402と、絶縁体402上のトランジスタ492
と、トランジスタ492上の絶縁体408と、絶縁体408上の絶縁体418と、絶縁体
418上の絶縁体486および容量素子494と、絶縁体486上および容量素子494
上の導電体424aおよび導電体424bと、を有する。なお、絶縁体401は、酸素お
よび水素をブロックする機能を有する絶縁体である。なお、導電体413、絶縁体401
および絶縁体402をトランジスタ492の一部に含めても構わない。
示す半導体装置は、トランジスタ491と、トランジスタ491上の絶縁体478、導電
体469aおよび導電体469bと、絶縁体478上にあり、導電体469aと接する導
電体474a、および導電体469bと接する導電体474bと、絶縁体478上、導電
体474a上および導電体474b上の絶縁体480と、絶縁体480上の絶縁体482
および容量素子493と、絶縁体482上および容量素子493上の絶縁体484、導電
体413および導電体415と、絶縁体484上、導電体413上および導電体415上
の絶縁体401と、絶縁体401上の絶縁体402と、絶縁体402上のトランジスタ4
92と、トランジスタ492上の絶縁体408と、絶縁体408上の絶縁体418と、絶
縁体418上の絶縁体486および容量素子494と、絶縁体486上および容量素子4
94上の導電体424aおよび導電体424bと、を有する。なお、絶縁体401は、酸
素および水素をブロックする機能を有する絶縁体である。なお、導電体413、絶縁体4
01および絶縁体402をトランジスタ492の一部に含めても構わない。
いての説明を、図3および図4に示す半導体装置に適用しても構わない。トランジスタ4
91は、半導体基板400と、半導体基板400上の絶縁体462と、絶縁体462上の
導電体454と、導電体454の側面に接する絶縁体470と、を有する。なお、半導体
基板400は、領域446aおよび領域446bと、領域444aおよび領域444bと
、を有する。領域446aおよび領域446bは、半導体基板400において、導電体4
54および絶縁体470と重ならない領域である。また、領域444aおよび領域444
bは、半導体基板400において、絶縁体470と重なる領域である。
リコン、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、酸化
亜鉛、酸化ガリウムなどの化合物半導体を用いればよい。なお、半導体基板400は、非
晶質半導体または結晶質半導体を用いればよく、結晶質半導体としては、単結晶半導体、
多結晶半導体、微結晶半導体などがある。
体454は、トランジスタ491のゲート電極としての機能を有する。また、絶縁体47
0は、導電体454の側壁絶縁体(サイドウォールともいう。)としての機能を有する。
また、領域446aおよび領域446bは、トランジスタ491のソース領域またはドレ
イン領域としての機能を有する。また、領域444aおよび領域444bは、トランジス
タ491のLDD(Lightly Doped Drain)領域としての機能を有す
る。
って形成することができる。また、その後、絶縁体470を形成し、導電体454および
絶縁体470をマスクとした不純物注入によって、領域446aおよび領域446bを形
成することができる。したがって、領域444aおよび領域444bと領域446aおよ
び領域446bとを、同種の不純物によって形成する場合、領域444aおよび領域44
4bは領域446aおよび領域446bよりも不純物濃度の低い領域となる。
ネル効果を抑制することができる。したがって、微細化に適した構造であることがわかる
。
2などによって分離される。なお、図1では、絶縁体442を、STI(Shallow
Trench Isolation)と呼ばれる手法で形成した例を示すが、これに限
定されない。例えば、絶縁体442に代えて、LOCOS(Local Oxidati
on of Silicon)法によって形成した絶縁体を用いて、トランジスタ間を分
離しても構わない。
示すトランジスタ491のように、半導体基板400に凸部(突起、フィンなどとも呼ば
れる。)を有する構造であっても構わない。図2に示すトランジスタ491の構造は、図
1に示したトランジスタ491の構造と比較して、同じ占有面積に対する実効的なチャネ
ル幅を大きくすることができる。したがって、トランジスタ491の、導通時の電流(オ
ン電流)を大きくすることができる。
上の半導体406bと、半導体406bの上面と接する、導電体416aおよび導電体4
16bと、半導体406aの側面、半導体406bの上面および側面、導電体416aの
上面および側面、ならびに導電体416bの上面および側面と接する半導体406cと、
半導体406c上の絶縁体412と、絶縁体412上の導電体404と、を有する。なお
、ここでは、導電体413、絶縁体401および絶縁体402がトランジスタ492とは
独立した構成要素としているが、これに限定されない。導電体413、絶縁体401およ
び絶縁体402をトランジスタ492の一部に含めても構わない。
場合、導電体413は、トランジスタ492のゲート電極としての機能を有する。また、
絶縁体402は、トランジスタ492のゲート絶縁体としての機能を有する。また、導電
体416aおよび導電体416bは、トランジスタ492のソース電極およびドレイン電
極としての機能を有する。また、絶縁体412は、トランジスタ492のゲート絶縁体と
しての機能を有する。また、導電体404は、トランジスタ492のゲート電極としての
機能を有する。
ての機能を有するが、それぞれに印加する電位が異なっていても構わない。例えば、導電
体413に負または正のゲート電圧を印加することでトランジスタ492のしきい値電圧
を調整しても構わない。また、導電体404だけでは電界が届きにくい領域まで、導電体
413でカバーすることができるため、トランジスタ492のサブスレッショルドスイン
グ値(S値ともいう。)を小さくすることができ、トランジスタ492の非導通時の電流
を小さくすることができる。または、トランジスタ492が導電体413を有さなくても
構わない。
側面と接しない。したがって、ゲート電極としての機能を有する導電体404から半導体
406bの側面に向けて印加される電界が、導電体416aおよび導電体416bによっ
て遮蔽されにくい構造である。また、導電体416aおよび導電体416bは、絶縁体4
02の上面と接しない。そのため、絶縁体402から放出される過剰酸素(酸素)が導電
体416aおよび導電体416bを酸化させるために消費されない。したがって、図1に
示すトランジスタは、絶縁体402から放出される過剰酸素(酸素)を、半導体406b
の酸素欠損を低減するために効率的に利用することのできる構造である。即ち、図1に示
す構造のトランジスタは、高いオン電流、高い電界効果移動度、低いサブスレッショルド
スイング値、高い信頼性などを有する優れた電気特性のトランジスタである。
416bが半導体406bの上面のみと接する例を示したが、本発明の一態様に係るトラ
ンジスタの構造はこれに限定されない。例えば、導電体416aおよび導電体416bが
半導体406bの上面および側面、絶縁体402の上面などと接する構造であっても構わ
ない。
である。例えば、過剰酸素を含む酸化シリコンは、加熱処理などによって酸素を放出する
ことができる酸化シリコンである。したがって、絶縁体402は膜中を酸素が移動可能な
絶縁体である。即ち、絶縁体402は酸素透過性を有する絶縁体とすればよい。例えば、
絶縁体402は、半導体406aよりも酸素透過性の高い絶縁体とすればよい。
ある。半導体406b中で酸素欠損は、DOSを形成し、正孔トラップなどとなる。また
、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがあ
る。したがって、半導体406b中の酸素欠損を低減することで、トランジスタ492に
安定した電気特性を付与することができる。
ermal Desorption Spectroscopy)分析にて、100℃以
上700℃以下または100℃以上500℃以下の表面温度の範囲で1×1018ato
ms/cm3以上、1×1019atoms/cm3以上または1×1020atoms
/cm3以上の酸素(酸素原子数換算)を放出することもある。
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
測定試料のTDS分析結果から、測定試料の酸素分子の放出量(NO2)は、下に示す式
で求めることができる。ここで、TDS分析で得られる質量電荷比32で検出されるガス
の全てが酸素分子由来と仮定する。CH3OHは質量電荷比が32であるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量電荷比1
7の酸素原子および質量電荷比18の酸素原子を含む酸素分子についても、自然界におけ
る存在比率が極微量であるため考慮しない。
料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、N
H2/SH2とする。SO2は、測定試料をTDS分析したときのイオン強度の積分値で
ある。αは、TDS分析におけるイオン強度に影響する係数である。上に示す式の詳細に
関しては、特開平6−275697公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として一
定量の水素原子を含むシリコン基板を用いて測定した。
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
の放出量の2倍となる。
具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3
以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ESRにて、g値が2.
01近傍に非対称の信号を有することもある。
あってもよい。酸素が過剰な酸化シリコン(SiOX(X>2))は、シリコン原子数の
2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford B
ackscattering Spectrometry)により測定した値である。
の電界によって、半導体を電気的に取り囲むトランジスタの構造を、surrounde
d channel(s−channel)構造とよぶ。)。そのため、半導体406b
の全体(バルク)にチャネルが形成される場合がある。s−channel構造では、ト
ランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流を高くするこ
とができる。
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは40nm以下、さらに好ましくは30nm以下、
より好ましくは20nm以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域
を有する。
ジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)と
ドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
がオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、また
はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長
さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をと
るとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合
がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、
いずれか一の値、最大値、最小値または平均値とする。
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel W
idth)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、
値を決定することができる。
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
導体の構造について説明する。なお、本明細書において、結晶が三方晶または菱面体晶で
ある場合、六方晶系として表す。
以下では、酸化物半導体の構造について説明する。
る。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned
Crystalline Oxide Semiconductor)、多結晶酸化物半
導体、nc−OS(nanocrystalline Oxide Semicondu
ctor)、擬似非晶質酸化物半導体(a−like OS:amorphous li
ke Oxide Semiconductor)、非晶質酸化物半導体などがある。
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−O
S、多結晶酸化物半導体、nc−OSなどがある。
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
ely amorphous)酸化物半導体と呼ぶことはできない。また、等方的でない
(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、a−like OSは、微小な領域において周期
構造を有するものの、鬆(ボイドともいう。)を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
まずは、CAAC−OSについて説明する。
導体の一つである。
scope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分
解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方
、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーとも
いう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分
解能TEM像の観察には、球面収差補正(Spherical Aberration
Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特
にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本
電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うこと
ができる。
(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属
原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上
面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。
特徴的な原子配列を、補助線で示したものである。図5(B)および図5(C)より、ペ
レット一つの大きさは1nm以上のものや、3nm以上のものがあり、ペレットとペレッ
トとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって
、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、
CAAC−OSを、CANC(C−Axis Aligned nanocrystal
s)を有する酸化物半導体と呼ぶこともできる。
ト5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる(図5(D)参照。)。図5(C)で観察されたペレットとペレットとの間で傾きが
生じている箇所は、図5(D)に示す領域5161に相当する。
正高分解能TEM像を示す。図6(A)の領域(1)、領域(2)および領域(3)を拡
大したCs補正高分解能TEM像を、それぞれ図6(B)、図6(C)および図6(D)
に示す。図6(B)、図6(C)および図6(D)より、ペレットは、金属原子が三角形
状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペ
レット間で、金属原子の配列に規則性は見られない。
AC−OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC−OS
に対し、out−of−plane法による構造解析を行うと、図7(A)に示すように
回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZn
O4の結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を
有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近
傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを
示している。より好ましいCAAC−OSは、out−of−plane法による構造解
析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
e法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、In
GaZnO4の結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56
°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(
φスキャン)を行っても、図7(B)に示すように明瞭なピークは現れない。これに対し
、InGaZnO4の単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキ
ャンした場合、図7(C)に示すように(110)面と等価な結晶面に帰属されるピーク
が6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸
およびb軸の配向が不規則であることが確認できる。
nO4の結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの
電子線を入射させると、図8(A)に示すような回折パターン(制限視野透過電子回折パ
ターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO4の結
晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、C
AAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂
直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径
が300nmの電子線を入射させたときの回折パターンを図8(B)に示す。図8(B)
より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAA
C−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、
図8(B)における第1リングは、InGaZnO4の結晶の(010)面および(10
0)面などに起因すると考えられる。また、図8(B)における第2リングは(110)
面などに起因すると考えられる。
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とCAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
る。具体的には、8×1011/cm3未満、好ましくは1×1011/cm3未満、さ
らに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
次に、nc−OSについて説明する。
な結晶部を確認することのできない領域と、を有する。nc−OSに含まれる結晶部は、
1nm以上10nm以下、または1nm以上3nm以下の大きさであることが多い。なお
、結晶部の大きさが10nmより大きく100nm以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。nc−OSは、例えば、高分解能TEM像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼
ぶ場合がある。
nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体
と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX
線を用いた場合、out−of−plane法による解析では、結晶面を示すピークは検
出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50n
m以上)の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、n
c−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
OSを、RANC(Random Aligned nanocrystals)を有す
る酸化物半導体、またはNANC(Non−Aligned nanocrystals
)を有する酸化物半導体と呼ぶこともできる。
nc−OSは、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため
、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれ
の試料もIn−Ga−Zn酸化物である。
は、いずれも結晶部を有することがわかる。
InGaZnO4の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を
6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度で
あり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の
間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO4の結晶部と見
なすことができる。なお、格子縞は、InGaZnO4の結晶のa−b面に対応する。
ただし、上述した格子縞の長さを結晶部の大きさとしている。図9より、a−like
OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には
、図9中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大き
さだった結晶部(初期核ともいう。)が、累積照射量が4.2×108e−/nm2にお
いては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよび
CAAC−OSは、電子照射開始時から電子の累積照射量が4.2×108e−/nm2
までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図9中の
(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAA
C−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であること
がわかる。
る。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−O
Sと比べて、不安定な構造であることがわかる。
て密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶
の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC
−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶
の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よっ
て、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において
、a−like OSの密度は5.0g/cm3以上5.9g/cm3未満となる。また
、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、
nc−OSの密度およびCAAC−OSの密度は5.9g/cm3以上6.3g/cm3
未満となる。
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
お、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、nc−OS、
CAAC−OSのうち、二種以上を有する積層膜であってもよい。
体の構造である。
の他の要素について説明する。
例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半導体
406bは、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム、ガリウム
、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホ
ウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、
モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなど
がある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エ
ネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、酸化物半導体
のエネルギーギャップを大きくする機能を有する元素である。また、半導体406bは、
亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
6bは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜
鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであ
っても構わない。
bのエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8
eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
元素一種以上、または二種以上から構成される酸化物半導体である。半導体406bを構
成する酸素以外の元素一種以上、または二種以上から半導体406aおよび半導体406
cが構成されるため、半導体406aと半導体406bとの界面、および半導体406b
と半導体406cとの界面において、界面準位が形成されにくい。
と好ましい。なお、半導体406aがIn−M−Zn酸化物のとき、InおよびMの和を
100atomic%としたとき、好ましくはInが50atomic%未満、Mが50
atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75a
tomic%より高くする。また、半導体406bがIn−M−Zn酸化物のとき、In
およびMの和を100atomic%としたとき、好ましくはInが25atomic%
より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%よ
り高く、Mが66atomic%未満とする。また、半導体406cがIn−M−Zn酸
化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが5
0atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25
atomic%未満、Mが75atomic%より高くする。なお、半導体406cは、
半導体406aと同種の酸化物を用いても構わない。
物を用いる。例えば、半導体406bとして、半導体406aおよび半導体406cより
も電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV
以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
。そのため、半導体406cがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さら
に好ましくは90%以上とする。
のうち、電子親和力の大きい半導体406bにチャネルが形成される。
との混合領域を有する場合がある。また、半導体406bと半導体406cとの間には、
半導体406bと半導体406cとの混合領域を有する場合がある。混合領域は、界面準
位密度が低くなる。そのため、半導体406a、半導体406bおよび半導体406cの
積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合とも
いう。)バンド構造となる。なお、図10(A)は、半導体406a、半導体406bお
よび半導体406cが、この順番に積層した断面図である。図10(B)は、図10(A
)の一点鎖線P1−P2に対応する伝導帯下端のエネルギー(Ec)であり、半導体40
6aより半導体406cの電子親和力が大きい場合を示す。また、図10(C)は、図1
0(A)の一点鎖線P1−P2に対応する伝導帯下端のエネルギー(Ec)であり、半導
体406aより半導体406cの電子親和力が小さい場合を示す。
中を主として移動する。上述したように、半導体406aおよび半導体406bの界面に
おける界面準位密度、半導体406bと半導体406cとの界面における界面準位密度を
低くすることによって、半導体406b中で電子の移動が阻害されることが少なく、トラ
ンジスタ492のオン電流を高くすることができる。
ことができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動する
と推定される。電子の移動の阻害は、例えば、チャネル形成領域の物理的な凹凸が大きい
場合にも起こる。
bの上面または下面(被形成面、ここでは半導体406a)の、1μm×1μmの範囲に
おける二乗平均平方根(RMS:Root Mean Square)粗さが1nm未満
、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4
nm未満とすればよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう
。)が1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より
好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における最大高低
差(Peak−Valley(P−V)ともいう。)が10nm未満、好ましくは9nm
未満、さらに好ましくは8nm未満、より好ましくは7nm未満とすればよい。RMS粗
さ、RaおよびP−Vは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕
微鏡システムSPA−500などを用いて測定することができる。
動は阻害される。
に水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに
水素が入り込んだ状態をVoHと表記する場合がある。VoHは電子を散乱するため、ト
ランジスタ492のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素
が入るよりも酸素が入る方が安定する。したがって、半導体406b中の酸素欠損を低減
することで、トランジスタ492のオン電流を高くすることができる場合がある。
を、半導体406aを介して半導体406bまで移動させる方法などがある。この場合、
半導体406aは、酸素透過性を有する層(酸素を通過または透過させる層)であること
が好ましい。
れる。なお、酸素は、半導体406a中の原子間に遊離して存在する場合や、酸素などと
結合して存在する場合がある。半導体406aは、密度が低いほど、即ち原子間に間隙が
多いほど酸素透過性が高くなる。例えば、また、半導体406aが層状の結晶構造を有し
、層を横切るような酸素の移動は起こりにくい場合、半導体406aは適度に結晶性の低
い層であると好ましい。
、半導体406aが過剰酸素(酸素)を透過する程度の結晶性を有するとよい。例えば、
半導体406aがCAAC−OSである場合、層全体がCAAC化してしまうと、過剰酸
素(酸素)を透過することが難しいため、一部に隙間を有する構造とすると好ましい。
406bの全体にチャネルが形成される。したがって、半導体406bが厚いほどチャネ
ル領域は大きくなる。即ち、半導体406bが厚いほど、トランジスタ492のオン電流
を高くすることができる。例えば、20nm以上、好ましくは40nm以上、さらに好ま
しくは60nm以上、より好ましくは100nm以上の厚さの領域を有する半導体406
bとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、30
0nm以下、好ましくは200nm以下、さらに好ましくは150nm以下の厚さの領域
を有する半導体406bとすればよい。
いほど好ましい。例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3n
m以下の領域を有する半導体406cとすればよい。一方、半導体406cは、チャネル
の形成される半導体406bへ、隣接する絶縁体を構成する酸素以外の元素(水素、シリ
コンなど)が入り込まないようブロックする機能を有する。そのため、半導体406cは
、ある程度の厚さを有することが好ましい。例えば、0.3nm以上、好ましくは1nm
以上、さらに好ましくは2nm以上の厚さの領域を有する半導体406cとすればよい。
また、半導体406cは、絶縁体402などから放出される酸素の外方拡散を抑制するた
めに、酸素をブロックする性質を有すると好ましい。
好ましい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm
以上、より好ましくは60nm以上の厚さの領域を有する半導体406aとすればよい。
半導体406aの厚さを、厚くすることで、隣接する絶縁体と半導体406aとの界面か
らチャネルの形成される半導体406bまでの距離を離すことができる。ただし、半導体
装置の生産性が低下する場合があるため、例えば、200nm以下、好ましくは120n
m以下、さらに好ましくは80nm以下の厚さの領域を有する半導体406aとすればよ
い。
コン濃度は、トランジスタ492の電気特性に大きく影響するので、充分に低いことが好
ましい。
IMS:Secondary Ion Mass Spectrometry)において
、1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未
満、さらに好ましくは2×1018atoms/cm3未満のシリコン濃度となる領域を
有する。また、半導体406bと半導体406cとの間に、SIMSにおいて、1×10
19atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに
好ましくは2×1018atoms/cm3未満のシリコン濃度となる領域を有する。
cの水素濃度を低減すると好ましい。半導体406aおよび半導体406cは、SIMS
において、2×1020atoms/cm3以下、好ましくは5×1019atoms/
cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5
×1018atoms/cm3以下の水素濃度となる領域を有する。また、半導体406
bの窒素濃度を低減するために、半導体406aおよび半導体406cの窒素濃度を低減
すると好ましい。半導体406aおよび半導体406cは、SIMSにおいて、5×10
19atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好
ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atom
s/cm3以下の窒素濃度となる領域を有する。
構造としても構わない。または、半導体406aの上もしくは下、または半導体406c
上もしくは下に、半導体406a、半導体406bおよび半導体406cとして例示した
半導体のいずれか一を有する4層構造としても構わない。または、半導体406aの上、
半導体406aの下、半導体406cの上、半導体406cの下のいずれか二箇所以上に
、半導体406a、半導体406bおよび半導体406cとして例示した半導体のいずれ
か一を有するn層構造(nは5以上の整数)としても構わない。
、半導体406bなどの半導体の、表面、側面、上面、または/および下面の少なくとも
一部(または全部)に設けられている。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および、下面の
少なくとも一部(または全部)と、接している。または、導電体416a(または/およ
び導電体416b)の、少なくとも一部(または全部)は、半導体406bなどの半導体
の少なくとも一部(または全部)と、接している。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および、下面の
少なくとも一部(または全部)と、電気的に接続されている。または、導電体416a(
または/および導電体416b)の、少なくとも一部(または全部)は、半導体406b
などの半導体の少なくとも一部(または全部)と、電気的に接続されている。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および下面の少
なくとも一部(または全部)に、近接して配置されている。または、導電体416a(ま
たは/および導電体416b)の、少なくとも一部(または全部)は、半導体406bな
どの半導体の少なくとも一部(または全部)に、近接して配置されている。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および下面の少
なくとも一部(または全部)の横側に配置されている。または、導電体416a(または
/および導電体416b)の、少なくとも一部(または全部)は、半導体406bなどの
半導体の少なくとも一部(または全部)の横側に配置されている。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および下面の少
なくとも一部(または全部)の斜め上側に配置されている。または、導電体416a(ま
たは/および導電体416b)の、少なくとも一部(または全部)は、半導体406bな
どの半導体の少なくとも一部(または全部)の斜め上側に配置されている。
全部)は、半導体406bなどの半導体の、表面、側面、上面、または/および下面の少
なくとも一部(または全部)の上側に配置されている。または、導電体416a(または
/および導電体416b)の、少なくとも一部(または全部)は、半導体406bなどの
半導体の少なくとも一部(または全部)の上側に配置されている。
416bが半導体406bの上面のみと接する例を示したが、本発明の一態様に係るトラ
ンジスタの構造はこれに限定されない。例えば、導電体416aおよび導電体416bが
半導体406bの上面および側面、絶縁体402の上面などと接する構造であっても構わ
ない。
側面と接しない。したがって、ゲート電極としての機能を有する導電体404から半導体
406bの側面に向けて印加される電界が、導電体416aおよび導電体416bによっ
て遮蔽されにくい構造である。また、導電体416aおよび導電体416bは、絶縁体4
02の上面と接しない。そのため、絶縁体402から放出される過剰酸素(酸素)が導電
体416aおよび導電体416bを酸化させるために消費されない。したがって、図1に
示すトランジスタは、絶縁体402から放出される過剰酸素(酸素)を、半導体406b
の酸素欠損を低減するために効率的に利用することのできる構造である。即ち、図1に示
す構造のトランジスタは、高いオン電流、高い電界効果移動度、低いサブスレッショルド
スイング値、高い信頼性などを有する優れた電気特性のトランジスタである。
間に設けられる。絶縁体401としては、例えば、アルミニウムを含む酸化物、例えば酸
化アルミニウムを用いる。絶縁体401は、酸素および水素をブロックする絶縁体である
が、密度が3.2g/cm3未満の酸化アルミニウムは、特に水素をブロックする機能が
高いため好ましい。または、結晶性の低い酸化アルミニウムは、特に水素をブロックする
機能が高いため好ましい。
ら供給することでシリコンのダングリングボンドを低減させることができるため、トラン
ジスタの電気特性が向上する場合がある。水素の供給は、例えば、水素を含む雰囲気下に
おける加熱処理によって行えばよい。または、例えば、水素を含む絶縁体をトランジスタ
491の近傍に配置し、加熱処理を行うことで、該水素を拡散させて、トランジスタ49
1に供給しても構わない。具体的には、トランジスタ491上の絶縁体478を水素を含
む絶縁体にすると好ましい。なお、絶縁体478は、単層構造または積層構造としても構
わない。例えば、酸化窒化シリコンまたは酸化シリコンと、窒化酸化シリコンまたは窒化
シリコンと、を有する積層構造などとすればよい。
℃以上500℃以下の表面温度の範囲で1×1018atoms/cm3以上、1×10
19atoms/cm3以上または1×1020atoms/cm3以上の水素(水素原
子数換算)を放出することもある。
469、絶縁体478上の導電体474aおよび導電体474b、導電体474上の導電
体421などを介して、トランジスタ492の近傍まで到達する場合があるが、絶縁体4
01が水素をブロックする機能を有するため、トランジスタ492まで到達する水素は僅
かとなる。水素は、酸化物半導体中でキャリアトラップやキャリア発生源となりトランジ
スタ492の電気特性を劣化させることがある。そのため、絶縁体401によって水素を
ブロックすることは半導体装置の性能および信頼性を高めるために重要な意味を持つ。な
お、導電体469などの開口部を埋めて設けられる導電体は、トランジスタ、容量素子な
どの各素子間を電気的に接続する機能を有する。
素欠損を低減させることができるため、トランジスタの電気特性が向上する場合がある。
酸素の供給は、例えば、酸素を含む雰囲気下における加熱処理によって行えばよい。また
は、例えば、過剰酸素(酸素)を含む絶縁体をトランジスタ492の近傍に配置し、加熱
処理を行うことで、該酸素を拡散させて、トランジスタ492に供給しても構わない。こ
こでは、トランジスタ492の絶縁体402が過剰酸素を含む絶縁体を用いる。
01が酸素をブロックする機能を有するため、トランジスタ491まで到達する酸素は僅
かとなる。トランジスタ491が、シリコンを用いたトランジスタである場合、シリコン
中に酸素が混入することでシリコンの結晶性を低下させることや、キャリアの移動を阻害
させる要因となることがある。そのため、絶縁体401によって酸素をブロックすること
は半導体装置の性能および信頼性を高めるために重要な意味を持つ。
と好ましい。絶縁体408は、酸素および水素をブロックする機能を有する。絶縁体40
8は、例えば、絶縁体401についての記載を参照する。絶縁体408は、例えば、半導
体406aまたは/および半導体406cよりも、酸素および水素をブロックする機能が
高い。
ことを抑制できる。したがって、絶縁体402などに含まれる過剰酸素(酸素)の量に対
して、トランジスタ492へ効果的に酸素を供給することができる。また、絶縁体408
は、絶縁体408よりも上に設けられた層や半導体装置の外部から混入する水素を含む不
純物をブロックするため、不純物の混入によってトランジスタ492の電気特性が劣化す
ることを抑制できる。
て説明したが、トランジスタ492の一部であっても構わない。
極を形成する。
導体装置は、絶縁体418に設けられた開口部に設けられた導電体421aおよび導電体
421bを介してトランジスタ492とそれぞれ電気的に接続する、導電体424aおよ
び導電体424bを有しても構わない。
次に、図1に示す半導体装置の作製方法について図11乃至図17を用いて説明する。尚
、図1の左図は、トランジスタ491と、トランジスタ492のチャネル長方向の断面図
を示している。図1の右図は、図1の左図の中に一点鎖線(a―a’)における断面図で
ある。よって、右図は、トランジスタ492の導電体404の中心を通る平面における、
トランジスタ492のチャネル幅方向の断面図を示している。
縁体478を成膜し、化学的機械研磨(Chemical Mechanical Po
lishing:CMP)を用いて絶縁体表面の平坦化処理を行う。平坦化処理は、CM
P処理を用いたが、他の処理を用いてもよい。または、CMP処理と、エッチング(ドラ
イエッチング、ウエットエッチング)処理やプラズマ処理などを組み合わせてもよい。(
図11(A)参照)。
結晶半導体基板、シリコンゲルマニウムなどからなる化合物半導体基板、SOI(Sil
icon On Insulators)基板などを使用することもできる。
形成する。次にコンタクトホール内に導電体469を埋め込み、CMP処理を行い、絶縁
体478上の導電体を除去する。導電体はスパッタリング法、化学気相成長(CVD:C
hemical Vaper Deposition)法、原子層堆積(ALD:Ato
mic Layer Deposition)法などを用いて成膜すればよい。絶縁体4
78上の導電体を除去するのに、CMP処理を用いたが、他の処理を用いてもよい。また
は、CMP処理と、エッチング(ドライエッチング、ウエットエッチング)処理やプラズ
マ処理などを組み合わせてもよい。次に、絶縁体478上に導電体474を成膜し、フォ
トリソグラフィー法とドライエッチング法によって導電体474aおよび導電体474b
を形成する。導電体474はスパッタリング法、CVD法、ALD法などを用いて成膜す
ればよい。さらに導電体474上に絶縁体480を成膜し、CMP処理を用いて絶縁体表
面の平坦化処理を行う。平坦化処理は、CMP処理を用いたが、他の処理を用いてもよい
。または、CMP処理と、エッチング(ドライエッチング、ウエットエッチング)処理や
プラズマ処理などを組み合わせてもよい。(図11(B)参照)。
によって導電体417を形成する。導電体417はスパッタリング法、CVD法、ALD
法などを用いて成膜すればよい。次に、絶縁体482を成膜し、CMP処理を用いて絶縁
体表面の平坦化処理を行う。平坦化処理などによって、導電体417の上面の一部を露出
する。具体的には、導電体417の上面が絶縁体482の上面と同一平面になるように平
坦化処理を行えばよい。このように、例えば、基板裏面などの基準面と平行になるよう絶
縁体などを上面から除去していき、導電体などの上面の一部を露出させることを、頭出し
と呼ぶ場合がある。平坦化処理は、CMP処理を用いたが、他の処理を用いてもよい。ま
たは、CMP処理と、エッチング(ドライエッチング、ウエットエッチング)処理やプラ
ズマ処理などを組み合わせてもよい。(図11(C)参照)。
法によって導電体413と、導電体445を形成する。導電体はスパッタリング法、CV
D法、ALD法などを用いて成膜すればよい。次に、絶縁体484を成膜し、CMP処理
を用いて絶縁体表面の平坦化処理を行う。この時、導電体413と導電体445の上面が
絶縁体484の上面と同一平面になるように、導電体413と導電体445の頭出しを行
う。導電体417と導電体445が電気的に接続される。平坦化処理は、CMP処理を用
いたが、他の処理を用いてもよい。または、CMP処理と、エッチング(ドライエッチン
グ、ウエットエッチング)処理やプラズマ処理などを組み合わせてもよい。(図12(A
)参照)。
パッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて成膜すれば
よい。なお、ここでは、絶縁体402は、CMP処理などによって、上面から平坦化する
場合について説明する。絶縁体402の上面を平坦化することで、後の工程が容易となり
、トランジスタ492の歩留まりを高くすることができる。例えば、CMP法によって、
絶縁体402のRMS粗さを1nm以下、好ましくは0.5nm以下、さらに好ましくは
0.3nm以下とする。または、1μm×1μmの範囲におけるRaを1nm未満、好ま
しくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未
満とする。または、1μm×1μmの範囲におけるP−Vを10nm未満、好ましくは9
nm未満、さらに好ましくは8nm未満、より好ましくは7nm未満とする。ただし、本
発明の一態様に係るトランジスタ492は、絶縁体402の上面を平坦化した場合に限定
されない。
膜後に酸素を添加しても構わない。酸素の添加は、例えば、イオン注入法により、加速電
圧を2kV以上100kV以下とし、ドーズ量を5×1014ions/cm2以上5×
1016ions/cm2以下として行えばよい。
法を用いて、異なる成膜方法で成膜してもよい。例えば、1層目の膜をCVD法で成膜し
、2層目の膜をALD法で成膜してもよい。または、1層目の膜をスパッタリング法で成
膜し、2層目の膜をALD法で成膜してもよい。このように、それぞれ異なる成膜方法を
用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、そ
れらの膜を積層することによって、積層膜全体として、より適切な膜を構成することがで
きる。
LD法、ALD法などのうちの少なくとも1つの方法で成膜し、n+1層目の膜を、スパ
ッタリング法、CVD法、MBE法またはPLD法、ALD法などのうちの少なくとも1
つの方法で成膜する。なお、n層目の膜と、n+1層目の膜とで、成膜方法が同じでも異
なっていてもよい。なお、n層目の膜とn+2層目の膜とで、成膜方法が同じでもよい。
または、すべての膜において、成膜方法が同じでもよい。(図12(B)参照)。
体406bはスパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用
いて成膜すればよい。
VD法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウ
ムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定され
ず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、ト
リメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛
に代えてジエチル亜鉛などを用いてもよい。
、好ましくは300℃以上500℃以下で行えばよい。第1の加熱処理は、不活性ガス雰
囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行
う。第1の加熱処理は減圧状態で行ってもよい。または、第1の加熱処理は、不活性ガス
雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1
%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって
、半導体406a、および半導体406bの結晶性を高めることや、水素や水などの不純
物を除去することなどができる。
法またはPLD法、ALD法などを用いて成膜すればよい。
一部をエッチングすることで形成される。したがって、導電体416の成膜時に、半導体
406bへダメージを与えない成膜方法を用いると好ましい。即ち、導電体416の成膜
には、MCVD法などを用いると好ましい。
CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など)、MBE法
、PLD法、ALD法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい
。例えば、1層目の膜をMOCVD法で成膜し、2層目の膜をスパッタリング法で成膜し
てもよい。または、1層目の膜をALD法で成膜し、2層目の膜をMOCVD法で成膜し
てもよい。または、1層目の膜をALD法で成膜し、2層目の膜をスパッタリング法で成
膜してもよい。または、1層目の膜をALD法で成膜し、2層目の膜をスパッタリング法
で成膜し、3層目の膜をALD法で成膜してもよい。このように、それぞれ、異なる成膜
方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そし
て、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成するこ
とができる。
ング法、CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など)、
MBE法、PLD法、ALD法などのうちの少なくとも1つの方法で成膜し、n+1層目
の膜を、スパッタリング法、CVD法(プラズマCVD法、熱CVD法、MCVD法、M
OCVD法など)、MBE法、PLD法、ALD法などのうちの少なくとも1つの方法で
成膜し、n層目の膜と、n+1層目の膜とで、成膜方法が異なっていてもよい(nは自然
数)。なお、n層目の膜とn+2層目の膜とで、成膜方法が同じでもよい。または、すべ
ての膜において、成膜方法が同じでもよい。
406aとなる半導体、または半導体406bとなる半導体とは、同じ成膜方法を用いて
もよい。例えば、どちらも、ALD法を用いてもよい。これにより、大気に触れさせずに
成膜することができる。その結果、不純物の混入を防ぐことができる。
406aとなる半導体、または半導体406bとなる半導体と、絶縁体402、または絶
縁体402の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例え
ば、どれも、スパッタリング法を用いてもよい。これにより、大気に触れさせずに成膜す
ることができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様
に係る半導体装置の作製方法は、これらに限定されない。
電体416を形成する。導電体416は、後にトランジスタ492のソース電極およびド
レイン電極としての機能を有する導電体416aおよび導電体416bとなるため、トラ
ンジスタ492のオン電流を大きくするためにはある程度の厚さがあるほうが好ましい。
したがって、例えば、5nm以上30nm以下、好ましくは5nm以上20nm以下、さ
らに好ましくは5nm以上15nm以下の厚さの領域を有する導電体416とすればよい
。
グし、半導体406aおよび半導体406bを形成する。このとき、絶縁体402までエ
ッチングすると、s−channel構造が形成されやすくなる(図13参照)。
する。このように、半導体406aおよび半導体406bをエッチングするためのマスク
として形成された導電体416は、トランジスタ492のソース電極およびドレイン電極
としての機能を有する導電体416aおよび導電体416bとなる。導電体416aおよ
び導電体416bとなる導電体416をマスクとしても用いることから、トランジスタ4
92を作製するための工程数を低減できる。また、トランジスタ492は、導電体416
aおよび導電体416bの占有面積を小さくすることができるため、微細な半導体装置に
適した構造である。
タリング法、CVD法、MBE法またはPLD法、ALD法などを用いて成膜すればよい
。
よって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよび
ジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリ
メチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチル
ガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えて
ジエチル亜鉛などを用いてもよい。
6cとなる半導体よりも酸素透過性の高い半導体を選択する。即ち、半導体406cとな
る半導体として、半導体406aよりも酸素透過性の低い半導体を選択する。換言すると
、半導体406aとして、酸素を透過する機能を有する半導体を選択する。また、半導体
406cとなる半導体として、酸素をブロックする機能を有する半導体を選択する。この
とき、第2の加熱処理を行うことで、半導体406aを介して、絶縁体402に含まれる
過剰酸素が半導体406bまで移動する。半導体406bは半導体406cとなる半導体
で覆われているため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミングで
第2の加熱処理を行うことで、効率的に半導体406bの欠陥(酸素欠損)を低減するこ
とができる。なお、第2の加熱処理は、絶縁体402中の過剰酸素(酸素)が半導体40
6bまで拡散する温度で行えばよい。例えば、第1の加熱処理についての記載を参照して
も構わない。または、第2の加熱処理は、第1の加熱処理よりも低い温度が好ましい。第
1の加熱処理と第2の加熱処理の温度差は、20℃以上150℃以下、好ましくは40℃
以上100℃以下とする。これにより、絶縁体402から余分に過剰酸素(酸素)が放出
することを抑えることができる。
ング法、CVD法、MBE法またはPLD法、ALD法などを用いて成膜すればよい。
タリング法、CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など
)、MBE法、PLD法、ALD法などのような成膜方法を用いて、異なる成膜方法で成
膜してもよい。例えば、1層目の膜をMOCVD法で成膜し、2層目の膜をスパッタリン
グ法で成膜してもよい。または、1層目の膜をALD法で成膜し、2層目の膜をMOCV
D法で成膜してもよい。または、1層目の膜をALD法で成膜し、2層目の膜をスパッタ
リング法で成膜してもよい。または、1層目の膜をALD法で成膜し、2層目の膜をスパ
ッタリング法で成膜し、3層目の膜をALD法で成膜してもよい。このように、それぞれ
、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることが
できる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜
を構成することができる。
、スパッタリング法、CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCV
D法など)、MBE法、PLD法、ALD法などのうちの少なくとも1つの方法で成膜し
、n+1層目の膜を、スパッタリング法、CVD法(プラズマCVD法、熱CVD法、M
CVD法、MOCVD法など)、MBE法、PLD法、ALD法などのうちの少なくとも
1つの方法で成膜し、n層目の膜と、n+1層目の膜とで、成膜方法が異なっていてもよ
い(nは自然数)。なお、n層目の膜とn+2層目の膜とで、成膜方法が同じでもよい。
または、すべての膜において、成膜方法が同じでもよい。
6cとなる半導体よりも酸素透過性の高い半導体を選択する。即ち、半導体406cとな
る半導体として、半導体406aよりも酸素透過性の低い半導体を選択する。また、半導
体406cとなる半導体として、酸素をブロックする機能を有する半導体を選択する。ま
たは、例えば、半導体406aとして、絶縁体412となる絶縁体よりも酸素透過性の高
い半導体を選択する。即ち、絶縁体412となる絶縁体として、半導体406aよりも酸
素透過性の低い半導体を選択する。換言すると、半導体406aとして、酸素を透過する
機能を有する半導体を選択する。また、絶縁体412となる絶縁体として、酸素をブロッ
クする機能を有する絶縁体を選択する。このとき、第3の加熱処理を行うことで、半導体
406aを介して、絶縁体402に含まれる過剰酸素が半導体406bまで移動する。半
導体406bは半導体406cとなる半導体および絶縁体412となる絶縁体で覆われて
いるため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミングで第3の加熱
処理を行うことで、効率的に半導体406bの欠陥(酸素欠損)を低減することができる
。なお、第3の加熱処理は、絶縁体402中の過剰酸素(酸素)が半導体406bまで拡
散する温度で行えばよい。例えば、第1の加熱処理についての記載を参照しても構わない
。または、第3の加熱処理は、第1の加熱処理よりも低い温度が好ましい。第1の加熱処
理と第3の加熱処理の温度差は、20℃以上150℃以下、好ましくは40℃以上100
℃以下とする。これにより、絶縁体402から余分に過剰酸素(酸素)が放出することを
抑えることができる。なお、絶縁体412となる絶縁体が酸素をブロックする機能を有す
る場合、半導体406cとなる半導体が酸素をブロックする機能を有さなくても構わない
。
ング法、CVD法、MBE法またはPLD法、ALD法などを用いて成膜すればよい。
がって導電体404となる導電体の成膜時に、絶縁体412となる絶縁体へダメージを与
えない成膜方法を用いると好ましい。即ち、該導電体の成膜には、MCVD法などを用い
ると好ましい。
法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など)、MBE法、PL
D法、ALD法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例え
ば、1層目の膜をMOCVD法で成膜し、2層目の膜をスパッタリング法で成膜してもよ
い。または、1層目の膜をALD法で成膜し、2層目の膜をMOCVD法で成膜してもよ
い。または、1層目の膜をALD法で成膜し、2層目の膜をスパッタリング法で成膜して
もよい。または、1層目の膜をALD法で成膜し、2層目の膜をスパッタリング法で成膜
し、3層目の膜をALD法で成膜してもよい。このように、それぞれ、異なる成膜方法を
用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、そ
れらの膜を積層することによって、積層膜全体として、より適切な膜を構成することがで
きる。
、CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など)、MBE
法、PLD法、ALD法などのうちの少なくとも1つの方法で成膜し、n+1層目の膜を
、CVD法(プラズマCVD法、熱CVD法、MCVD法、MOCVD法など)、MBE
法、PLD法、ALD法などのうちの少なくとも1つの方法で成膜し、n層目の膜と、n
+1層目の膜とで、成膜方法が異なっていてもよい(nは自然数)。なお、n層目の膜と
n+2層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法
が同じでもよい。
くとも一つの膜と、絶縁体412となる絶縁体、または絶縁体412となる絶縁体の積層
膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、A
LD法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結
果、不純物の混入を防ぐことができる。または、例えば、絶縁体412となる絶縁体と接
する導電体404となる導電体と、導電体404となる導電体と接する絶縁体412とな
る絶縁体とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜するこ
とができる。その結果、不純物の混入を防ぐことができる。
くとも一つの膜と、絶縁体412となる絶縁体、または絶縁体412となる絶縁体の積層
膜の内の少なくとも一つの膜とは同じ成膜方法を用いてもよい。例えば、どれも、スパッ
タリング法を用いてもよい。これにより、大気に触れさせずに成膜することができる。そ
の結果、不純物の混入を防ぐことができる。
、導電体404は、半導体406bの少なくとも一部と重なるように形成する。
グして絶縁体412を形成する。
6cとなる半導体の一部をエッチングして半導体406cを形成する。
る半導体の一部をエッチングする際には、同一のフォトリソグラフィ工程など用いてもよ
い。または、導電体404をマスクとして用いて絶縁体412となる絶縁体および半導体
406cとなる半導体をエッチングしてもよい。そのため、導電体404、絶縁体412
および半導体406cは、上面図において同様の形状となる。なお、導電体404よりも
絶縁体412または/および半導体406cが突出した(迫り出した)形状となる場合や
、導電体404が絶縁体412または/および半導体406cよりも突出した(迫り出し
た)形状となる場合がある。これらに示すような形状とすることによって、形状不良が低
減され、ゲートリーク電流を低減できる場合がある。
法またはPLD法、ALD法などを用いて成膜すればよい。
6cよりも酸素透過性の高い半導体を選択する。即ち、半導体406cとして、半導体4
06aよりも酸素透過性の低い半導体を選択する。また、半導体406cとして、酸素を
ブロックする機能を有する半導体を選択する。または、例えば、半導体406aとして、
絶縁体412よりも酸素透過性の高い半導体を選択する。即ち、絶縁体412として、半
導体406aよりも酸素透過性の低い半導体を選択する。または、例えば、半導体406
aとして、絶縁体408よりも酸素透過性の高い半導体を選択する。即ち、絶縁体408
として、半導体406aよりも酸素透過性の低い半導体を選択する。換言すると、半導体
406aとして、酸素を透過する機能を有する半導体を選択する。また、絶縁体408と
して、酸素をブロックする機能を有する絶縁体を選択する。このとき、第4の加熱処理を
行うことで、半導体406aを介して、絶縁体402に含まれる過剰酸素が半導体406
bまで移動する。半導体406bは半導体406c、絶縁体412、絶縁体408のいず
れかで覆われているため、過剰酸素の外方拡散が起こりにくい。そのため、このタイミン
グで第4の加熱処理を行うことで、効率的に半導体406bの欠陥(酸素欠損)を低減す
ることができる。なお、第4の加熱処理は、絶縁体402中の過剰酸素(酸素)が半導体
406bまで拡散する温度で行えばよい。例えば、第1の加熱処理についての記載を参照
しても構わない。または、第4の加熱処理は、第1の加熱処理よりも低い温度が好ましい
。第1の加熱処理と第4の加熱処理の温度差は、20℃以上150℃以下、好ましくは4
0℃以上100℃以下とする。これにより、絶縁体402から余分に過剰酸素(酸素)が
放出することを抑えることができる。なお、絶縁体408が酸素をブロックする機能を有
する場合、半導体406cまたは/および絶縁体412が酸素をブロックする機能を有さ
なくても構わない。
たは一部を行わなくても構わない。
法またはPLD法、ALD法などを用いて成膜すればよい(図14参照)。
体408、絶縁体412、半導体406c、導電体416a、半導体406b、半導体4
06a、絶縁体402、絶縁体401、絶縁体484、導電体417、絶縁体480を貫
通し、導電体454上面に達するコンタクトホールを形成する。同時に、絶縁体418か
ら、絶縁体408、絶縁体412、半導体406c、導電体416b、半導体406b、
半導体406a、絶縁体402、絶縁体401、絶縁体484、絶縁体482、絶縁体4
80を貫通し、導電体474上面に達するコンタクトホールを形成する。同時にコンタク
トホールを形成することで、使用マスク枚数の削減と製造工程の削減効果がある。また、
回路構成によっては、別々のマスクを用いて、別々にコンタクトホールを形成した方が、
コンタクトホールのドライエッチングにおけるチャージアップダメージに対して有利とな
る場合もある。また、図示していないが、各絶縁体、各導電体ごとに、それぞれフォトリ
ソグラフィー法とドライエッチング法を用いてコンタクトホールを形成しても良い。また
、コンタクトホール内に埋め込まれた導電体を介して各素子が電気的につながっていれば
、各素子に形成されるコンタクトホールは必ずしも一直線の形状である必要は無い(図1
5参照)。
縁体419を形成する。絶縁体419は、導電体417を貫通したコンタクトホール側面
部を酸化することによって形成することができる。酸化方法としては、熱酸化、ラジカル
酸化などを用いることができる。絶縁体膜厚と、酸化膜厚が一定であれば、コンタクトホ
ールの直径を制御することで、容量素子493の容量値を制御できる。また、コンタクト
ホールの直径と酸化膜厚が一定であれば、絶縁体482の膜厚により容量値を制御できる
。より大きな容量値が必要であれば、絶縁体482の膜厚をより厚くすればよく、容量素
子493の容量値を制御することによって、集積度の高い半導体装置を提供することがで
きる。または容量素子493の占有面積に対して記憶容量の大きい半導体装置を提供する
ことができる(図16参照)。
上の導電体を除去する。導電体はスパッタリング法、CVD法、ALD法などを用いて成
膜すればよい。絶縁体418上の導電体を除去するのに、CMP処理を用いたが、他の処
理を用いてもよい。または、CMP処理と、エッチング(ドライエッチング、ウエットエ
ッチング)処理やプラズマ処理などを組み合わせてもよい。次に、絶縁体418上に導電
体424を成膜し、フォトリソグラフィー法とドライエッチング法によって導電体424
aおよび導電体424bを形成する。導電体424はスパッタリング法、CVD法、AL
D法などを用いて成膜すればよい(図17参照)。以上のようにして、図1に示した半導
体装置を作製することができる。
容量素子は、トランジスタ492の下方と、上方と、両方に形成することもできる(図4
参照)。
以下では、本発明の一態様に係る半導体装置を例示する。
ランジスタ2100を直列に接続し、かつそれぞれのゲートを接続した、いわゆるCMO
S回路の構成を示している。
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるアナログスイッチとして機能させることができる。
。また、例えば、トランジスタ2200として、上述したトランジスタ491などを用い
ればよい。電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数に
も制限が無い半導体装置(記憶装置)の一例を図19に示す。
半導体を用いたトランジスタ3300、および容量素子3400を有している。なお、ト
ランジスタ3300としては、上述したトランジスタ492などを用いればよい。また、
トランジスタ3200としては、上述したトランジスタ491などを用いればよい。また
、容量素子3400としては、上述した容量素子493、494などを用いればよい。
3300のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶
内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリ
フレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体
装置となる。
接続され、第2の配線3002はトランジスタ3200のドレインと電気的に接続される
。また、第3の配線3003はトランジスタ3300のソース、ドレインの一方と電気的
に接続され、第4の配線3004はトランジスタ3300のゲートと電気的に接続されて
いる。そして、トランジスタ3200のゲート、およびトランジスタ3300のソース、
ドレインの他方は、容量素子3400の第1の端子と電気的に接続され、第5の配線30
05は容量素子3400の第2の端子と電気的に接続されている。
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。
ンジスタ3300が導通状態となる電位にして、トランジスタ3300を導通状態とする
。これにより、第3の配線3003の電位が、トランジスタ3200のゲート、および容
量素子3400の第1の端子と電気的に接続するノードFGに与えられる。すなわち、ト
ランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異
なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という
。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トラン
ジスタ3300が非導通状態となる電位とすることで、ノードFGに電荷が保持される(
保持)。
って保持される。
えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配線
3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ
3200をnチャネル型とすると、トランジスタ3200のゲートにHighレベル電荷
が与えられている場合の見かけ上のしきい値電圧Vth_Hは、トランジスタ3200の
ゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Lよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ3200を
「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したがっ
て、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることによ
り、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFG
にHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>
Vth_H)となれば、トランジスタ3200は「導通状態」となる。一方、ノードFG
にLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<V
th_L)となっても、トランジスタ3200は「非導通状態」のままである。このため
、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読み
出すことができる。
を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノード
FGに与えられた電荷によらずトランジスタ3200が「非導通状態」となるような電位
、つまり、Vth_Hより低い電位を第5の配線3005に与えればよい。または、ノー
ドFGに与えられた電荷によらずトランジスタ3200が「導通状態」となるような電位
、つまり、Vth_Lより高い電位を第5の配線3005に与えればよい。
示した半導体装置と異なる。この場合も図19(A)に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。
タ3300が導通状態になると、浮遊状態である第3の配線3003と容量素子3400
とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結
果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量
素子3400の電極の第1の端子の電位(または容量素子3400に蓄積された電荷)に
よって、異なる値をとる。
、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線30
03の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(
CB×VB0+C×V)/(CB+C)となる。したがって、メモリセルの状態として、
容量素子3400の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとする
と、電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×
V1)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位(
=(CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。
ができる。
ンジスタを用い、トランジスタ3300として第2の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。
を適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフ
レッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可
能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給が
ない場合(ただし、電位は固定されていることが好ましい)であっても、長期にわたって
記憶内容を保持することが可能である。
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発性メモ
リで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体
装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが
行われるため、高速な動作が可能となる。
以下では、上述したトランジスタ、または記憶装置を含むRFICタグについて、図20
を用いて説明する。
、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような
特徴から、RFICタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
高い信頼性が要求される。
を示すブロック図である。
ともいう)に接続されたアンテナ802から送信される無線信号803を受信するアンテ
ナ804を有する。またRFICタグ800は、整流回路805、定電圧回路806、復
調回路807、変調回路808、論理回路809、記憶回路810、ROM811を有し
ている。なお、復調回路807に含まれる整流作用を示すトランジスタの半導体には、逆
方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これに
より、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを
防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることがで
きる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を
行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する
電波方式の3つに大別される。RFICタグ800は、そのいずれの方式に用いることも
可能である。
テナ802との間で無線信号803の送受信を行うためのものである。また、整流回路8
05は、アンテナ804で無線信号を受信することにより生成される入力交流信号を整流
、例えば、半波2倍圧整流し、後段の容量素子により、整流された信号を平滑化すること
で入力電位を生成するための回路である。なお、整流回路805の入力側または出力側に
は、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内
部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御す
るための回路である。
回路である。なお、定電圧回路806は、内部にリセット信号生成回路を有していてもよ
い。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路80
9のリセット信号を生成するための回路である。
るための回路である。また、変調回路808は、アンテナ804より出力するデータに応
じて変調をおこなうための回路である。
入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを
有する。また、ROM811は、固有番号(ID)などを格納し、処理に応じて出力を行
うための回路である。
係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、RFICタグ
に好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力
(電圧)が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最
大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が
不足し、誤動作または誤書込みが生じることを抑制することができる。
ため、ROM811に適用することもできる。その場合には、生産者がROM811にデ
ータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにし
ておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷すること
で、作製したRFICタグすべてについて固有番号を付与するのではなく、出荷する良品
にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になる
ことがなく出荷後の製品に対応した顧客管理が容易となる。
以下では、本発明の一態様に係るRFICタグの使用例について図21を用いて説明する
。RFICタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券
類、証書類(運転免許証や住民票など、図21(A)参照。)、包装用容器類(包装紙や
ボトルなど、図21(C)参照。)、記録媒体(DVDやビデオテープなど、図21(B
)参照。)、乗り物類(自転車など、図21(D)参照。)、身の回り品(鞄や眼鏡など
)、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、また
は電子機器(液晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)などの
物品、もしくは各物品に取り付ける荷札(図21(E)および図21(F)参照。)など
に設けて使用することができる。
、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージで
あれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るRF
ICタグ4000は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自
体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、ま
たは証書類などに本発明の一態様に係るRFICタグ4000により、認証機能を付与す
ることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用
容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器などに本発
明の一態様に係るRFICタグ4000を取り付けることにより、検品システムなどのシ
ステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係る
RFICタグ4000を取り付けることにより、盗難などに対するセキュリティ性を高め
ることができる。
とができる。
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むCPUにつ
いて説明する。
ある。
ic logic unit、演算回路)、ALUコントローラ1192、インストラク
ションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ
1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1
198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェ
ース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基
板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は
、別チップに設けてもよい。もちろん、図22に示すCPUは、その構成を簡略化して示
した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例え
ば、図22に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算
回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64
ビットなどとすることができる。
デコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタ
ラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ
1195に入力される。
ラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制
御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御する
ための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアド
レスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
2、インストラクションデコーダ1193、インタラプトコントローラ1194、および
レジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号
CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記
各種回路に供給する。
1196のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ11
96が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる
。
記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶
データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素
子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路
1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、
を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していてもよい。
への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートにはG
ND(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする
。例えば、トランジスタ1209のゲートが抵抗などの負荷を介して接地される構成とす
る。
て構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)の
トランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端
子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2
の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203は
トランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の
端子の間の導通または非導通(つまり、トランジスタ1213の導通状態または非導通状
態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとド
レインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソース
とドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力さ
れる制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、
トランジスタ1214の導通状態または非導通状態)が選択される。
ちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続部
分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位
を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ
1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接
続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの
他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一
方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソ
ースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続さ
れる。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方
)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方
)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位(GNDなど)または高電源電位(VDDなど)が入力される構成とすることがで
きる。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのでき
る配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうち
の他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GN
Dなど)または高電源電位(VDDなど)が入力される構成とすることができる。容量素
子1208の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例え
ばGND線)と電気的に接続される。
を積極的に利用することによって省略することも可能である。
る。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号RD
によって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第
2の端子の間は非導通状態となる。
に対応する信号が入力される。図23では、回路1201から出力された信号が、トラン
ジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の
第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、
論理素子1206によってその論理値が反転された反転信号となり、回路1220を介し
て回路1201に入力される。
レインの他方)から出力される信号は、論理素子1206および回路1220を介して回
路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子
(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反
転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)
から出力される信号を当該ノードに入力することができる。
タ1209としては、例えば、トランジスタ492などを用いればよい。またトランジス
タ1209以外のトランジスタとしては、例えば、トランジスタ491などを用いればよ
い。
また、論理素子1206としては、例えばインバータやクロックドインバータなどを用い
ることができる。
、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208
によって保持することができる。
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ1209として用いることによって、記憶素子120
0に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保
たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ
)を保持することが可能である。
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が
元のデータを保持しなおすまでの時間を短くすることができる。
1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開
された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(
導通状態、または非導通状態)に変換して、回路1202から読み出すことができる。そ
れ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
Digital Signal Processor)、カスタムLSI、PLD(Pr
ogrammable Logic Device)などのLSI、RF−IC(Rad
io Frequency Integrated Circuit)にも応用可能であ
る。
以下では、本発明の一態様に係る表示装置の構成例について説明する。
図24(A)には、本発明の一態様に係る表示装置の上面図を示す。また、図24(B)
には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を
示す。また、図24(C)には、本発明の一態様に係る表示装置の画素に有機EL素子を
用いた場合における画素回路を示す。
ここでは、nチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジ
スタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。この
ように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、
または/および信頼性の高い表示装置となる。
5000上には、画素部5001、第1の走査線駆動回路5002、第2の走査線駆動回
路5003、信号線駆動回路5004が配置される。画素部5001は、複数の信号線に
よって信号線駆動回路5004と電気的に接続され、複数の走査線によって第1の走査線
駆動回路5002、および第2の走査線駆動回路5003と電気的に接続される。なお、
走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置さ
れている。また、表示装置の基板5000は、FPC(Flexible Printe
d Circuit)などの接続部を介して、タイミング制御回路(コントローラ、制御
ICともいう)に電気的に接続されている。
004は、画素部5001と同じ基板5000上に形成される。そのため、駆動回路を別
途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆
動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板5000上
に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または
/および歩留まりの向上を図ることができる。
また、画素の回路構成の一例を図24(B)に示す。ここでは、VA型液晶表示装置の画
素などに適用することができる画素回路を示す。
素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動でき
るように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極
に印加する信号を、独立して制御できる。
13には、異なるゲート信号を与えることができるように分離されている。一方、データ
線として機能するソース電極またはドレイン電極5014は、トランジスタ5016とト
ランジスタ5017で共通に用いられている。トランジスタ5016とトランジスタ50
17は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、
または/および信頼性の高い液晶表示装置を提供することができる。
017には、第2の画素電極が電気的に接続される。第1の画素電極と第2の画素電極と
は分離されている。なお、第1の画素電極及び第2の画素電極の形状としては、特に限定
は無い。例えば第1の画素電極は、V字状とすればよい。
スタ5017のゲート電極はゲート配線5013と電気的に接続されている。ゲート配線
5012とゲート配線5013に異なるゲート信号を与えてトランジスタ5016とトラ
ンジスタ5017の動作タイミングを異ならせ、液晶の配向を制御することができる。
は第2の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
える。第1の液晶素子5018は第1の画素電極と対向電極とその間の液晶層とで構成さ
れ、第2の液晶素子5019は第2の画素電極と対向電極とその間の液晶層とで構成され
る。
例えば、図24(B)に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ
、センサー、または論理回路などを追加してもよい。
画素の回路構成の他の一例を図24(C)に示す。ここでは、有機EL素子を用いた表示
装置の画素構造を示す。
極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、
電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が
励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズム
から、このような発光素子は、電流励起型の発光素子と呼ばれる。
トランジスタを2つ用いる例を示す。なお、nチャネル型のトランジスタには、上述した
トランジスタ490などを用いることができる。また、当該画素回路は、デジタル時間階
調駆動を適用することができる。
いて説明する。
発光素子5024および容量素子5023を有する。スイッチング用トランジスタ502
1は、ゲート電極が走査線5026に接続され、第1電極(ソース電極、ドレイン電極の
一方)が信号線5025に接続され、第2電極(ソース電極、ドレイン電極の他方)が駆
動用トランジスタ5022のゲート電極に接続されている。駆動用トランジスタ5022
は、ゲート電極が容量素子5023を介して電源線5027に接続され、第1電極が電源
線5027に接続され、第2電極が発光素子5024の第1電極(画素電極)に接続され
ている。発光素子5024の第2電極は共通電極5028に相当する。共通電極5028
は、同一基板上に形成される共通電位線と電気的に接続される。
ンジスタ490などを用いることができる。これにより、表示品位の高い、または/およ
び信頼性の高い有機EL表示装置となる。
、低電源電位とは、電源線5027に供給される高電源電位より低い電位であり、例えば
GND、0Vなどを低電源電位として設定することができる。発光素子5024の順方向
のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素
子5024に印加することにより、発光素子5024に電流を流して発光させる。なお、
発光素子5024の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なく
とも順方向しきい値電圧を含む。
り省略できる場合がある。駆動用トランジスタ5022のゲート容量については、チャネ
ル形成領域とゲート電極との間で容量が形成されていてもよい。
方式の場合、駆動用トランジスタ5022がオンまたはオフの二つの状態となるようなビ
デオ信号を、駆動用トランジスタ5022に入力する。なお、駆動用トランジスタ502
2を線形領域で動作させるために、電源線5027の電圧よりも高い電圧を駆動用トラン
ジスタ5022のゲート電極に与える。また、信号線5025には、電源線電圧に駆動用
トランジスタ5022のしきい値電圧Vthを加えた値以上の電圧をかける。
24の順方向電圧に駆動用トランジスタ5022のしきい値電圧Vthを加えた値以上の
電圧をかける。なお、駆動用トランジスタ5022が飽和領域で動作するようにビデオ信
号を入力し、発光素子5024に電流を流す。また、駆動用トランジスタ5022を飽和
領域で動作させるために、電源線5027の電位を、駆動用トランジスタ5022のゲー
ト電位より高くする。ビデオ信号をアナログとすることで、発光素子5024にビデオ信
号に応じた電流を流し、アナログ階調駆動を行うことができる。
例えば、図24(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサー、トラ
ンジスタまたは論理回路などを追加してもよい。
ース電極(第1の電極)、高電位側にドレイン電極(第2の電極)がそれぞれ電気的に接
続される構成とする。さらに、制御回路などにより第1のゲート電極の電位を制御し、第
2のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を
入力可能な構成とすればよい。
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、E
L素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子)、LED(
白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて
発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレー
ティングライトバルブ(GLV)、プラズマディスプレイパネル(PDP)、MEMS(
マイクロ・エレクトロ・メカニカル・システム)、デジタルマイクロミラーデバイス(D
MD)、DMS(デジタル・マイクロ・シャッター)、IMOD(インターフェアレンス
・モジュレーション)素子、エレクトロウェッティング素子、圧電セラミックディスプレ
イ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これら
の他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが
変化する表示媒体を有していても良い。EL素子を用いた表示装置の一例としては、EL
ディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエ
ミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Su
rface−conduction Electron−emitter Displa
y)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型
液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶デ
ィスプレイ、投射型液晶ディスプレイ)などがある。電子インクまたは電気泳動素子を用
いた表示装置の一例としては、電子ペーパーなどがある。
)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルターともいう
。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)
、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割
から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光
素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有す
る素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合より
も、さらに消費電力を低減できる場合がある。
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図25
を用いて説明を行う。
間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された
セル8006、バックライトユニット8007、フレーム8009、プリント基板801
0、バッテリー8011を有する。なお、バックライトユニット8007、バッテリー8
011、タッチパネル8004などを有さない場合もある。
06のサイズに合わせて、形状や寸法を適宜変更することができる。
に重畳して用いることができる。また、セル8006の対向基板(封止基板)に、タッチ
パネル機能を持たせるようにすることも可能である。または、セル8006の各画素内に
光センサーを設け、光学式のタッチパネルとすることも可能である。または、セル800
6の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすることも
可能である。または、セル8006の各画素内にタッチセンサー用電極を設け、静電容量
方式のタッチパネルとすることも可能である。
ユニット8007の端部に設け、光拡散板を用いる構成としてもよい。
発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレー
ム8009は、放熱板としての機能を有していてもよい。
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー8011による電源であってもよい。商用電源を用いる
場合には、バッテリー8011を有さなくてもよい。
加して設けてもよい。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置(代表的にはDVD:Digital Versatile Disc
などの記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメ
ラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディ
スプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーデ
ィオプレイヤーなど)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預
け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図2
6に示す。
904、マイクロフォン905、スピーカー906、操作キー907、スタイラス908
などを有する。なお、図26(A)に示した携帯型ゲーム機は、2つの表示部903と表
示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
13、第2表示部914、接続部915、操作キー916などを有する。第1表示部91
3は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられて
いる。そして、第1筐体911と第2筐体912とは、接続部915により接続されてお
り、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能であ
る。第1表示部913における映像を、接続部915における第1筐体911と第2筐体
912との間の角度にしたがって、切り替える構成としてもよい。また、第1表示部91
3および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された
表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタ
ッチパネルを設けることで付加することができる。または、位置入力装置としての機能は
、フォトセンサーとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加
することができる。
ーボード923、ポインティングデバイス924などを有する。
3などを有する。
操作キー944、レンズ945、接続部946などを有する。操作キー944およびレン
ズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられ
ている。そして、第1筐体941と第2筐体942とは、接続部946により接続されて
おり、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能で
ある。表示部943における映像を、接続部946における第1筐体941と第2筐体9
42との間の角度にしたがって切り替える構成としてもよい。
イト954などを有する。
以下では、本発明の一態様に係る電子機器の一例である表示領域または発光領域に曲面を
有する電子機器について、図27を参照しながら説明する。なお、ここでは、電子機器の
一例として、情報機器、特に携帯性を有する情報機器(携帯機器)について説明する。携
帯性を有する情報機器としては、例えば、携帯電話機(ファブレット、スマートフォン(
スマホ))、タブレット端末(スレートPC)なども含まれる。
2)は、携帯機器1300Aの上面図である。図27(A−3)は、携帯機器1300A
の使用状態を説明する図である。
図である。
図である。
携帯機器1300Aは、例えば電話、電子メール作成閲覧、手帳または情報閲覧などの機
能から選ばれた一つまたは複数の機能を有する。
う性を有する表示装置を、筐体の内側に沿うように配置することで表示部を設ければよい
。これにより、文字情報や画像情報などを第1の領域1311または/および第2の領域
1312に表示することができる。
27(A−1)参照。)。また、図中に破線の矩形で示すように文字情報などを第2の領
域1312に表示することができる(図27(A−2)参照。)。
洋服の胸ポケットに収納したままの状態で、携帯機器1300Aの第2の領域1312に
表示された文字や画像情報を、使用者は容易に確認することができる(図27(A−3)
参照。)。例えば、着信した電話の発信者の電話番号または氏名などを、携帯機器130
0Aの上方から観察できる。
置などを有してもよい。入力装置は、例えば、タッチセンサー、光センサー、超音波セン
サーなどを用いればよい。入力装置を表示装置と筐体との間または筐体上に配置する場合
、マトリクススイッチ方式、抵抗膜方式、超音波表面弾性波方式、赤外線方式、電磁誘導
方式、静電容量方式などのタッチパネルを用いればよい。また、入力装置を表示装置内に
配置する場合、インセルタイプのセンサー、またはオンセルタイプのセンサーなどを用い
ればよい。
振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備え
ることができる。これにより、使用者は携帯機器1300Aを洋服の上から軽く叩いて振
動を与えることにより着信を拒否するモードに移行させることができる。
、表示部を支持する筐体1310を有する。
域1311と第2の領域1312に挟まれる。
向けて使用することができる。
、表示部を支持する筐体1310を有する。
の領域1311と第2の領域1312に挟まれる。
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
記載されているとする。その場合、例えば、その絶縁体が、有機絶縁体である場合を除く
、と発明の一態様を規定することが可能である。または、例えば、その絶縁体が、無機絶
縁体である場合を除く、と発明の一態様を規定することが可能である。または、例えば、
その膜が、導電体である場合を除く、と発明の一態様を規定することが可能である。また
は、例えば、その膜が、半導体である場合を除く、と発明の一態様を規定することが可能
である。
設けられている」と記載されているとする。その場合、例えば、その膜が、4層以上の積
層膜である場合を除く、と発明を規定することが可能である。または、例えば、A膜とそ
の膜との間に、導電体が設けられている場合を除く、と発明を規定することが可能である
。
が出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例
えば、送受信システムの場合において、A社が送信機を製造および販売し、B社が受信機
を製造および販売する場合がある。別の例としては、トランジスタおよび発光素子を有す
る発光装置の場合において、トランジスタが形成された半導体装置は、A社が製造および
販売する。そして、B社がその半導体装置を購入して、その半導体装置に発光素子を成膜
して、発光装置として完成させる、という場合がある。
の一態様を、構成することが出来る。つまり、A社のみが実施するような発明の一態様を
構成することが可能であり、別の発明の一態様として、B社のみが実施するような発明の
一態様を構成することが可能である。また、A社またはB社に対して、特許侵害を主張で
きるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出
来る。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみ
の場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成するこ
とができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様
は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては
、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成さ
れた半導体装置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明
細書等になかったとしても、トランジスタが形成された半導体装置のみで発明の一態様を
構成することができ、発光素子を有する発光装置のみで発明の一態様を構成することがで
き、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断すること
が出来る。
容量素子、抵抗素子など)などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数の
ケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。した
がって、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子な
ど)などが有する一部の端子についてのみ、その接続先を特定することによって、発明の
一態様を構成することが可能な場合がある。
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
401 絶縁体
402 絶縁体
404 導電体
406a 半導体
406b 半導体
406c 半導体
408 絶縁体
412 絶縁体
413 導電体
415 導電体
416 導電体
416a 導電体
416b 導電体
417 導電体
418 絶縁体
419 絶縁体
421 導電体
421a 導電体
421b 導電体
424 導電体
424a 導電体
424b 導電体
442 絶縁体
444a 領域
444b 領域
445 導電体
446a 領域
446b 領域
454 導電体
462 絶縁体
469 導電体
469a 導電体
469b 導電体
470 絶縁体
474 導電体
474a 導電体
474b 導電体
478 絶縁体
480 絶縁体
482 絶縁体
484 絶縁体
486 絶縁体
490 トランジスタ
491 トランジスタ
492 トランジスタ
493 容量素子
494 容量素子
800 RFICタグ
801 通信器
802 アンテナ
803 無線信号
804 アンテナ
805 整流回路
806 定電圧回路
807 復調回路
808 変調回路
809 論理回路
810 記憶回路
811 ROM
901 筐体
902 筐体
903 表示部
904 表示部
905 マイクロフォン
906 スピーカー
907 操作キー
908 スタイラス
911 筐体
912 筐体
913 表示部
914 表示部
915 接続部
916 操作キー
921 筐体
922 表示部
923 キーボード
924 ポインティングデバイス
931 筐体
932 冷蔵室用扉
933 冷凍室用扉
941 筐体
942 筐体
943 表示部
944 操作キー
945 レンズ
946 接続部
951 車体
952 車輪
953 ダッシュボード
954 ライト
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
1300A 携帯機器
1300B 携帯機器
1300C 携帯機器
1310 筐体
1311 領域
1312 領域
2100 トランジスタ
2200 トランジスタ
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
4000 RFICタグ
5000 基板
5001 画素部
5002 走査線駆動回路
5003 走査線駆動回路
5004 信号線駆動回路
5010 容量配線
5012 ゲート配線
5013 ゲート配線
5014 ドレイン電極
5016 トランジスタ
5017 トランジスタ
5018 液晶素子
5019 液晶素子
5020 画素
5021 スイッチング用トランジスタ
5022 駆動用トランジスタ
5023 容量素子
5024 発光素子
5025 信号線
5026 走査線
5027 電源線
5028 共通電極
5100 ペレット
5120 基板
5161 領域
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 セル
8007 バックライトユニット
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリー
Claims (4)
- 第1のトランジスタと、第2のトランジスタと、容量素子と、第1の絶縁体と、第2の絶縁体と、を有し、
前記第1のトランジスタは、第1の半導体と、第3の絶縁体と、第1の導電体と、を有し、
前記第2のトランジスタは、第2の半導体と、第4の絶縁体と、第2の導電体と、を有し、
前記容量素子は、第3の導電体と、第4の導電体と、第5の絶縁体と、を有し、
前記第1の絶縁体は、前記第1のトランジスタ上に配置され、
前記第2のトランジスタは、前記第1の絶縁体上に配置され、
前記第2の絶縁体は、前記第2のトランジスタ上に配置され、
前記容量素子は、前記第2の絶縁体上に配置され、
前記第2の半導体の形状は、島状であり、
前記第1の半導体は、前記第3の絶縁体を介して前記第1の導電体と重なる領域を有し、
前記第2の半導体は、前記第4の絶縁体を介して前記第2の導電体と重なる領域を有し、
前記第3の導電体は、前記第5の絶縁体を介して前記第4の導電体と重なる領域を有し、
前記第3の導電体は、前記第1の導電体の上面と接する領域を有し、
前記第3の導電体は、前記第2の半導体の側面と接する領域を有することを特徴とする半導体装置。 - 請求項1において、
前記第5の絶縁体は、前記第4の導電体の有する元素を有することを特徴とする半導体装置。 - 請求項1または請求項2において、
前記第1の半導体は、シリコンを有することを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記第2の半導体は、インジウムを有することを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055157 | 2014-03-18 | ||
JP2014055157 | 2014-03-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051802A Division JP6509596B2 (ja) | 2014-03-18 | 2015-03-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117946A JP2019117946A (ja) | 2019-07-18 |
JP6715364B2 true JP6715364B2 (ja) | 2020-07-01 |
Family
ID=54142867
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051802A Active JP6509596B2 (ja) | 2014-03-18 | 2015-03-16 | 半導体装置 |
JP2019071160A Active JP6715364B2 (ja) | 2014-03-18 | 2019-04-03 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051802A Active JP6509596B2 (ja) | 2014-03-18 | 2015-03-16 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9954111B2 (ja) |
JP (2) | JP6509596B2 (ja) |
KR (1) | KR20150108791A (ja) |
TW (1) | TWI657288B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015182000A1 (en) | 2014-05-30 | 2015-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
US9455337B2 (en) | 2014-06-18 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9647129B2 (en) | 2014-07-04 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2016078709A1 (en) | 2014-11-20 | 2016-05-26 | Widex A/S | Hearing aid user account management |
TWI711165B (zh) | 2014-11-21 | 2020-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
US10978489B2 (en) | 2015-07-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device |
US10667062B2 (en) | 2015-08-14 | 2020-05-26 | Widex A/S | System and method for personalizing a hearing aid |
JP6743035B2 (ja) | 2015-10-05 | 2020-08-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、製造方法 |
WO2017103737A1 (en) | 2015-12-18 | 2017-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, input/output device, data processing device, and method for manufacturing display panel |
CN105428392A (zh) * | 2015-12-31 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种有机电致发光显示装置及其制备方法 |
WO2017208710A1 (ja) * | 2016-05-31 | 2017-12-07 | 日立工機株式会社 | 充電装置 |
TWI823763B (zh) | 2016-06-24 | 2023-11-21 | 美商克若密斯股份有限公司 | 工程基板結構 |
US10074567B2 (en) * | 2016-10-21 | 2018-09-11 | QROMIS, Inc. | Method and system for vertical integration of elemental and compound semiconductors |
KR20180055701A (ko) * | 2016-11-17 | 2018-05-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR102565380B1 (ko) * | 2016-12-07 | 2023-08-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
KR102591915B1 (ko) | 2017-01-27 | 2023-10-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법 |
KR102447148B1 (ko) | 2017-03-13 | 2022-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9865337B1 (en) * | 2017-03-22 | 2018-01-09 | Qualcomm Incorporated | Write data path to reduce charge leakage of negative boost |
US9929203B1 (en) | 2017-04-27 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating thereof |
CN111052377B (zh) * | 2017-09-06 | 2023-09-22 | 美光科技公司 | 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法 |
US11209877B2 (en) | 2018-03-16 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module |
Family Cites Families (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3298974B2 (ja) | 1993-03-23 | 2002-07-08 | 電子科学株式会社 | 昇温脱離ガス分析装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR101824124B1 (ko) * | 2009-11-28 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR101974927B1 (ko) | 2010-04-23 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
WO2011142371A1 (en) | 2010-05-14 | 2011-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN107947763B (zh) | 2010-08-06 | 2021-12-28 | 株式会社半导体能源研究所 | 半导体集成电路 |
JP5626978B2 (ja) | 2010-09-08 | 2014-11-19 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
TWI548057B (zh) | 2011-04-22 | 2016-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
KR101889383B1 (ko) | 2011-05-16 | 2018-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그래머블 로직 디바이스 |
US8841675B2 (en) * | 2011-09-23 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Minute transistor |
US9099560B2 (en) * | 2012-01-20 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9112037B2 (en) * | 2012-02-09 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5981157B2 (ja) | 2012-02-09 | 2016-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6100559B2 (ja) | 2012-03-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
JP6224931B2 (ja) * | 2012-07-27 | 2017-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6283191B2 (ja) * | 2012-10-17 | 2018-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
-
2015
- 2015-03-16 JP JP2015051802A patent/JP6509596B2/ja active Active
- 2015-03-17 US US14/659,656 patent/US9954111B2/en not_active Expired - Fee Related
- 2015-03-17 TW TW104108492A patent/TWI657288B/zh not_active IP Right Cessation
- 2015-03-18 KR KR1020150037423A patent/KR20150108791A/ko not_active Application Discontinuation
-
2018
- 2018-03-01 US US15/908,851 patent/US10388797B2/en active Active
-
2019
- 2019-04-03 JP JP2019071160A patent/JP6715364B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20150270288A1 (en) | 2015-09-24 |
JP2019117946A (ja) | 2019-07-18 |
US20180190828A1 (en) | 2018-07-05 |
TWI657288B (zh) | 2019-04-21 |
KR20150108791A (ko) | 2015-09-30 |
JP6509596B2 (ja) | 2019-05-08 |
US10388797B2 (en) | 2019-08-20 |
JP2015195365A (ja) | 2015-11-05 |
US9954111B2 (en) | 2018-04-24 |
TW201537256A (zh) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6715364B2 (ja) | 半導体装置 | |
JP6716672B2 (ja) | トランジスタ | |
JP6670408B2 (ja) | 半導体装置 | |
JP7455928B2 (ja) | 半導体装置 | |
JP2020107913A (ja) | 半導体装置 | |
JP6694933B2 (ja) | 半導体装置 | |
JP6456789B2 (ja) | 導電体の作製方法、半導体装置の作製方法 | |
JP2020098937A (ja) | 半導体装置の製造方法 | |
JP2020061567A (ja) | 半導体装置 | |
JP6474625B2 (ja) | 半導体装置の作製方法 | |
JP2016105469A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190429 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6715364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |