JP6711245B2 - Printed circuit board manufacturing method and electronic device manufacturing method - Google Patents

Printed circuit board manufacturing method and electronic device manufacturing method Download PDF

Info

Publication number
JP6711245B2
JP6711245B2 JP2016226215A JP2016226215A JP6711245B2 JP 6711245 B2 JP6711245 B2 JP 6711245B2 JP 2016226215 A JP2016226215 A JP 2016226215A JP 2016226215 A JP2016226215 A JP 2016226215A JP 6711245 B2 JP6711245 B2 JP 6711245B2
Authority
JP
Japan
Prior art keywords
layer
land
circuit board
printed circuit
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016226215A
Other languages
Japanese (ja)
Other versions
JP2018085385A (en
Inventor
俊浩 中村
俊浩 中村
篤志 柏崎
篤志 柏崎
祐紀 眞田
祐紀 眞田
慎也 内堀
慎也 内堀
耕佑 鈴木
耕佑 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016226215A priority Critical patent/JP6711245B2/en
Publication of JP2018085385A publication Critical patent/JP2018085385A/en
Application granted granted Critical
Publication of JP6711245B2 publication Critical patent/JP6711245B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子部品がはんだを介して搭載されるランドを有するプリント基板の製造方法および電子装置の製造方法に関するものである。 The present invention relates to an electronic component is a method for producing a printed circuit board manufacturing method and an electronic device having a land to be mounted via solder.

従来より、プリント基板に形成したランドに対して、はんだを介して電子部品を実装することで電子装置が構成される。プリント基板としては、例えばガラスクロスの両面を樹脂で構成される基材で封止したプリプレグ等が用いられ、基材内にフィラーが充填されている。フィラーとして様々なものが用いられているが、プリント基板の線膨張係数や熱伝導性、基材の流動性の調整を目的としてフィラー材料や粒子径が選択されており、例えば粒子径の大きいものと小さいものとが混在させられたものが用いられている。そして、プリント基板の全域において物性値が均等となるように、基材内へのフィラーの充填量も全域において均等に行われている（例えば特許文献１参照）。 Conventionally, an electronic device is configured by mounting an electronic component on a land formed on a printed board via solder. As the printed board, for example, a prepreg in which both surfaces of glass cloth are sealed with a base material made of resin is used, and the base material is filled with a filler. Various fillers are used, but the filler material and particle size are selected for the purpose of adjusting the linear expansion coefficient and thermal conductivity of the printed circuit board, and the fluidity of the base material. And a mixture of small and small ones are used. Further, the filling amount of the filler in the base material is also made uniform in the entire area so that the physical property values are made uniform in the entire area of the printed circuit board (for example, refer to Patent Document 1).

特開２０１３−８９７４５号公報JP, 2013-89745, A

このようなプリント基板を用いて電子部品を実装する際には、電子部品を保護するために、電子部品やランドを覆うように封止樹脂によって封止することが行われる。ところが、封止樹脂やプリント基板さらにはランドの構成材料の線膨張係数差に起因して、市場ストレス等により、ランド近傍に応力が集中する。このため、ランドの近傍の応力が集中した箇所を起点としてプリント基板の基材にクラックが生じる。このようなクラックが生じると、ランドとプリント基板内に設けられる内層導体とが短絡するなどの課題が発生する。 When mounting an electronic component using such a printed circuit board, in order to protect the electronic component, sealing is performed with a sealing resin so as to cover the electronic component and the land. However, due to the difference in linear expansion coefficient between the sealing resin, the printed circuit board, and the constituent material of the land, stress concentrates near the land due to market stress and the like. For this reason, a crack is generated in the base material of the printed circuit board starting from the location where the stress is concentrated near the land. When such cracks occur, problems such as a short circuit between the land and the inner layer conductor provided in the printed circuit board occur.

このような課題を解決するためには、例えばランドと対応する位置に配置される内層導体をランドと同電位とされるダミー導体とすることなどが考えられる。しかしながら、内層導体のレイアウトに制約が発生することになる。 In order to solve such a problem, for example, the inner layer conductor arranged at a position corresponding to the land may be a dummy conductor having the same potential as the land. However, there are restrictions on the layout of the inner layer conductors.

本発明は上記点に鑑みて、レイアウトの制約を発生させることなく、ランド近傍での基材のクラックを抑制できるプリント基板の製造方法および電子装置の製造方法を提供することを目的とする。 In view of the above points, an object of the present invention is to provide a method for manufacturing a printed circuit board and a method for manufacturing an electronic device, which can suppress cracks in a base material near a land without generating layout restrictions.

上記目的を達成するため、請求項１に記載の製造方法により製造されるプリント基板は、表面（１１ａ）を有する第１層（１１）と、第１層の表面に、該表面から突き出すように形成された内層導体（１３）と、第１層の表面に内層配線を覆う状態で配置され、樹脂を基材（１２ｂ、１２ｃ）として、該基材内にフィラー（１２ｄ）が含有させられた第２層（１２）と、第２層のうち第１層と反対側の表面に配置されたランド（１４）と、を備え、第２層は、ランドと反対側に位置する第１基材（１２ｂ）とランド側に位置する第２基材（１２ｃ）とを有して構成され、第１基材内のフィラーの含有率ρ１よりも、第２基材内のフィラーの含有率ρ２の方が高くなっている。 In order to achieve the above object, a printed circuit board manufactured by the manufacturing method according to claim 1 has a first layer (11) having a surface (11a), and a surface of the first layer protruding from the surface. The formed inner layer conductor (13) and the inner layer wiring were arranged on the surface of the first layer so as to cover the inner layer wiring, and the resin was used as the substrate (12b, 12c), and the filler (12d) was contained in the substrate. A first base material provided with a second layer (12) and a land (14) arranged on a surface of the second layer opposite to the first layer, wherein the second layer is located on the opposite side of the land. (12b) and the second base material (12c) located on the land side, the filler content ratio ρ2 in the second base material is more than the filler content ratio ρ1 in the first base material. Is higher.

このように、第２層のうち、ランド側の第２基材内におけるフィラーの含有率ρ２をランドと反対側の第１基材内におけるフィラーの含有率ρ１よりも高くしている。このため、ランドの近傍での線膨張係数は第２基材を構成する樹脂よりもフィラーの方が支配的となって決まり、プリント基板に実装される電子部品の近傍でのプリント基板の線膨張係数をモールド樹脂の線膨張係数に近づけることが可能となる。したがって、モールド樹脂とプリント基板との間の線膨張係数差に基づいて発生する応力に起因してプリント基板にクラックが発生することを抑制できる。そして、第２基材のクラックの発生を抑制できることから、ランドの直下に位置する内層導体をランドと同電位なものにすること等も必要なくなり、内層導体のレイアウトの制約を発生させることもなくなる。よって、レイアウトの制約を発生させることなく、ランドの近傍のクラックを抑制できるプリント基板とすることができる。 In this way, in the second layer, the content ratio ρ2 of the filler in the second base material on the land side is set higher than the content ratio ρ1 of the filler in the first base material on the side opposite to the land. For this reason, the linear expansion coefficient near the land is determined by the filler being more dominant than the resin forming the second base material, and the linear expansion of the printed circuit board near the electronic component mounted on the printed circuit board is determined. It is possible to bring the coefficient close to the linear expansion coefficient of the mold resin. Therefore, it is possible to suppress the occurrence of cracks in the printed circuit board due to the stress generated due to the difference in linear expansion coefficient between the mold resin and the printed circuit board. Since the generation of cracks in the second base material can be suppressed, it is not necessary to make the inner layer conductor located immediately below the land the same potential as the land, and the layout constraint of the inner layer conductor is not generated. .. Therefore, it is possible to provide a printed circuit board that can suppress cracks in the vicinity of the land without generating layout restrictions.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the reference numerals in parentheses of the respective means described above indicate an example of the correspondence relationship with the specific means described in the embodiments described later.

第１実施形態にかかる電子装置の断面図である。FIG. 3 is a cross-sectional view of the electronic device according to the first embodiment. プリント基板におけるフィラーの含有率を従来と同様にした場合の各部での線膨張係数αの関係を示した断面図である。It is sectional drawing which showed the relationship of the linear expansion coefficient (alpha) in each part at the time of making the content rate of the filler in a printed circuit board the same as conventional. 第１実施形態にかかるプリント基板の各部での線膨張係数αの関係を示した断面図である。FIG. 3 is a cross-sectional view showing the relationship of the linear expansion coefficient α in each part of the printed board according to the first embodiment. 図１に示す電子装置の製造工程を示した断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process of the electronic device shown in FIG. 1. 第２実施形態にかかる電子装置の断面図である。It is sectional drawing of the electronic device concerning 2nd Embodiment. 他の実施形態で説明する電子装置の断面図である。It is sectional drawing of the electronic device demonstrated in other embodiment. 他の実施形態で説明する電子装置の断面図である。It is sectional drawing of the electronic device demonstrated in other embodiment. 他の実施形態で説明する電子装置の断面図である。It is sectional drawing of the electronic device demonstrated in other embodiment. 他の実施形態で説明する電子装置の断面図である。It is sectional drawing of the electronic device demonstrated in other embodiment. 他の実施形態で説明する電子装置の断面図である。It is sectional drawing of the electronic device demonstrated in other embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Embodiments of the present invention will be described below with reference to the drawings. In each of the following embodiments, the same or equivalent portions will be denoted by the same reference numerals for description.

（第１実施形態）
第１実施形態にかかるプリント基板およびそれを用いた電子装置について説明する。なお、本実施形態のプリント基板およびそれを用いた電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置の駆動用など、過酷な市場ストレスを受ける環境のものへの適用に適したものである。 (First embodiment)
A printed circuit board according to the first embodiment and an electronic device using the same will be described. The printed circuit board and the electronic device using the printed circuit board according to the present embodiment are mounted on a vehicle such as an automobile, and are used for driving various electronic devices for the vehicle, such as an environment subject to severe market stress. It is suitable for.

図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層配線構造のプリント基板１０と、プリント基板１０の一面１０ａ上に搭載された電子部品２０と、を備えている。そして、プリント基板１０の一面１０ａ側を電子部品２０と共にモールド樹脂３０で封止することにより、電子装置が構成されている。 As shown in FIG. 1, the electronic device includes a printed circuit board 10 having a multilayer wiring structure having one surface 10a and another surface 10b, and an electronic component 20 mounted on the one surface 10a of the printed circuit board 10. Then, the one surface 10a side of the printed board 10 is sealed with the mold resin 30 together with the electronic component 20 to form an electronic device.

プリント基板１０は、第１層１１と、第１層１１の表面１１ａに配置された第２層１２と、内層導体１３およびランド１４などを備える積層基板である。 The printed board 10 is a laminated board including a first layer 11, a second layer 12 arranged on the surface 11 a of the first layer 11, an inner layer conductor 13, lands 14, and the like.

第１層１１は、エポキシ樹脂等の樹脂を基材としたもので構成されている。第２層１２は、ガラスクロス１２ａの両面を樹脂で構成される基材１２ｂと基材１２ｃで封止したプリプレグ等で構成されている。これらのうちの基材１２ｂが第１基材に相当し、基材１２ｃが第２基材に相当する。ガラスクロス１２ａは、ガラス繊維を織り込んでフィルム状としたものであり、織り目の間にポケットと呼ばれる孔が空いている。このポケットの開口寸法は例えば５μｍとなっている。 The first layer 11 is made of a resin such as an epoxy resin as a base material. The second layer 12 is composed of a prepreg or the like in which both surfaces of the glass cloth 12a are sealed with a base material 12b made of resin and a base material 12c. Of these, the base material 12b corresponds to the first base material, and the base material 12c corresponds to the second base material. The glass cloth 12a is formed by weaving glass fibers into a film, and has holes called pockets between the textures. The opening size of this pocket is, for example, 5 μm.

ガラスクロス１２ａを挟んで第１層１１側の基材１２ｂとその反対側の基材１２ｃは、共に同じ材質、例えばエポキシ樹脂等で構成されている。そして、各基材１２ｂ、１２ｃには、アルミナ（Ａｌ2Ｏ3）やシリカ（ＳｉＯ2）もしくは水酸化アルミニウム（Ａｌ（ＯＨ）3）等の電気絶縁性かつ放熱性に優れたフィラー１２ｄが含有されていている。第２層１２の厚みについては任意であるが、例えば第２層１２のうち内層導体１３の表面上に形成された部分の厚み、つまり内層導体１３とランド１４との間の距離に相当する厚みが６０〜１００μｍ程度とされている。 The base material 12b on the first layer 11 side and the base material 12c on the opposite side of the glass cloth 12a are made of the same material, for example, epoxy resin. Each of the base materials 12b and 12c contains a filler 12d such as alumina (Al 2 O 3 ), silica (SiO 2 ) or aluminum hydroxide (Al(OH) 3 ) having excellent electrical insulation and heat dissipation. Has been done. Although the thickness of the second layer 12 is arbitrary, for example, the thickness of the portion of the second layer 12 formed on the surface of the inner layer conductor 13, that is, the thickness corresponding to the distance between the inner layer conductor 13 and the land 14. Is about 60 to 100 μm.

基材１２ｂ、１２ｃをエポキシ樹脂で構成した場合、線膨張係数αが例えば４０程度となる。ただし、基材１２ｂ、１２ｃに対してフィラー１２ｄを含有させてあるため、基材１２ｂ、１２ｃ中へのフィラー１２ｄの含有率に応じて基材１２ｂ、１２ｃおよびフィラー１２ｄの合計の線膨張係数αが変わっている。本実施形態の場合、フィラー１２ｄの含有率が場所によって変えられていることから、第２層１２のうちの基材１２ｂ側の線膨張係数αと基材１２ｃ側の線膨張係数αが異なった値となっている。この第２層１２内におけるフィラー１２ｄの含有率と線膨張係数の関係等については後で説明する。 When the base materials 12b and 12c are made of epoxy resin, the coefficient of linear expansion α is, for example, about 40. However, since the filler 12d is contained in the base materials 12b and 12c, the linear expansion coefficient α of the total of the base materials 12b, 12c and the filler 12d depends on the content rate of the filler 12d in the base materials 12b and 12c. Has changed. In the case of this embodiment, since the content of the filler 12d is changed depending on the location, the linear expansion coefficient α of the second layer 12 on the base material 12b side is different from the linear expansion coefficient α of the base material 12c side. It is a value. The relationship between the content of the filler 12d in the second layer 12 and the linear expansion coefficient will be described later.

なお、ここでは第１層１１について簡略化して記載してあるが、第２層１２と同様に、ガラスクロスを基材で封止し、基材内にフィラーが含有されたプリプレグ等によって第１層１１を構成できる。また、ここでは第１層１１の表面１１ａに第２層１２が形成されたものを記載したが、図１は積層基板にて構成されるプリント基板１０のうちのランド１４側の２層分を図示したものであり、それよりも多い積層数であっても良い。例えば、第１層１１をコア層として、第１層１１の表面１１ａ側に第２層１２、裏面１１ｂ側に第２層１２と同じ構造の第３層をビルドアップ層として備える構造の積層基板によってプリント基板１０を構成することができる。 Although the first layer 11 is briefly described here, like the second layer 12, the glass cloth is sealed with a base material, and the first base 11 is formed by a prepreg containing a filler in the base material. Layer 11 can be constructed. Further, although the case where the second layer 12 is formed on the surface 11a of the first layer 11 is described here, FIG. 1 shows two layers on the land 14 side of the printed circuit board 10 configured by the laminated board. It is shown in the figure, and the number of stacked layers may be larger than that. For example, a laminated substrate having a structure in which the first layer 11 is a core layer, the second layer 12 is on the front surface 11a side of the first layer 11, and the third layer having the same structure as the second layer 12 is a buildup layer on the back surface 11b side. The printed circuit board 10 can be configured by the above.

内層導体１３は、第１層１１と第２層１２との界面に形成されており、所望パターンにパターニングされた内層配線パターンの一部などを構成するものである。内層導体１３は、第１層１１の表面１１ａからその厚み分突出した構造とされている。内層導体１３の厚みは、例えば１２〜５５μｍとされており、３５μｍ以上とされていると好ましい。また、内層導体１３は、例えば銅や銅を主成分とする合金等で構成されており、線膨張係数αが１７程度となっている。本実施形態では、内層導体１３は、プリント基板１０のうち電子部品２０が配置される部分の直下、例えばランド１４と対応する位置に形成されている。 The inner layer conductor 13 is formed at the interface between the first layer 11 and the second layer 12, and constitutes a part of the inner layer wiring pattern patterned into a desired pattern. The inner layer conductor 13 has a structure protruding from the surface 11a of the first layer 11 by the thickness thereof. The thickness of the inner layer conductor 13 is, for example, 12 to 55 μm, and preferably 35 μm or more. The inner layer conductor 13 is made of, for example, copper or an alloy containing copper as a main component, and has a linear expansion coefficient α of about 17. In the present embodiment, the inner layer conductor 13 is formed immediately below the portion of the printed board 10 on which the electronic component 20 is arranged, for example, at a position corresponding to the land 14.

ランド１４は、プリント基板１０の一面１０ａに形成されている。ランド１４は、内層導体１３などを通じてプリント基板１０に形成される外部接続用の端子に繋がっており、ランド１４に接合された電子部品２０がランドおよび内層導体１３を通じて外部と電気的に接続可能となっている。ランド１４は、電子部品２０の端子と対応する位置に形成されており、はんだ４０を介して電子部品２０が実装される。ランド１４も、内層導体１３と同様の材料、例えば銅や銅を主成分とする合金等で構成されている。 The land 14 is formed on the one surface 10 a of the printed circuit board 10. The land 14 is connected to an external connection terminal formed on the printed circuit board 10 through the inner layer conductor 13 or the like, and the electronic component 20 bonded to the land 14 can be electrically connected to the outside through the land and the inner layer conductor 13. Is becoming The land 14 is formed at a position corresponding to the terminal of the electronic component 20, and the electronic component 20 is mounted via the solder 40. The land 14 is also made of the same material as the inner layer conductor 13, for example, copper or an alloy containing copper as a main component.

電子部品２０は、例えばセラミックコンデンサのようなセラミック部品等とされ、端子がはんだ４０を介してランド１４に接合されることでプリント基板１０に実装されている。電子部品２０の線膨張係数αは種類によって異なるが、電子部品２０をアルミナで構成されるセラミックコンデンサ等とする場合、線膨張係数αが７程度となる。 The electronic component 20 is, for example, a ceramic component such as a ceramic capacitor, and is mounted on the printed circuit board 10 by joining the terminal to the land 14 via the solder 40. The linear expansion coefficient α of the electronic component 20 differs depending on the type, but when the electronic component 20 is a ceramic capacitor made of alumina or the like, the linear expansion coefficient α is about 7.

モールド樹脂３０は、例えばエポキシ樹脂等で構成されており、線膨張係数αが例えば１２となっている。モールド樹脂３０は、電子部品２０やはんだ４０およびランド１４の表面を覆いつつプリント基板１０の一面１０ａの少なくとも一部を覆うように形成されている。このようなモールド樹脂３０に覆われることで、電子部品２０やはんだ４０およびランド１４が保護されている。 The mold resin 30 is made of, for example, an epoxy resin or the like, and has a linear expansion coefficient α of 12, for example. The mold resin 30 is formed so as to cover the surfaces of the electronic component 20, the solder 40, and the land 14 and at least a part of the one surface 10 a of the printed circuit board 10. By being covered with such mold resin 30, the electronic component 20, the solder 40, and the land 14 are protected.

以上が本実施形態のプリント基板１０およびそれを備えた電子装置の基本的な構成である。次に、本実施形態のプリント基板１０におけるフィラー１２ｄの含有率等について説明する。 The above is the basic configuration of the printed circuit board 10 of the present embodiment and the electronic device including the same. Next, the content rate of the filler 12d in the printed circuit board 10 of the present embodiment will be described.

図１に示すように、本実施形態のプリント基板１０は、ガラスクロス１２ａを挟み込むように基材１２ｂ、１２ｃが配置され、基材１２ｂ、１２ｃ内にフィラー１２ｄが含有されることで構成されているが、フィラー１２ｄの含有率が場所によって変えられている。具体的には、基材１２ｂと比較して基材１２ｃの方がフィラー１２ｄの含有率が高くされており、例えば含有率の差が１０Ｖｏｌ％以上とされている。 As shown in FIG. 1, the printed circuit board 10 of the present embodiment is configured by arranging the base materials 12b and 12c so as to sandwich the glass cloth 12a, and containing the filler 12d in the base materials 12b and 12c. However, the content rate of the filler 12d is changed depending on the place. Specifically, the content of the filler 12d is higher in the base material 12c than in the base material 12b, and for example, the difference in the content ratio is 10 Vol% or more.

一般的に使用されるプリプレグでは、エポキシ樹脂等で構成される基材に対して、フィラーの含有率が５０％程度とされており、ガラスクロスを挟んだ両側に配置された基材間においてフィラーの含有率に相違はなく、ほぼ同じ含有率とされている。この場合、例えば図２に示すように、内層導体１３の線膨張係数αが１７、プリント基板１０の線膨張係数αが４０、電子部品２０の線膨張係数が７、モールド樹脂３０の線膨張係数αが１２となる。このため、モールド樹脂３０やプリント基板１０さらにはランド１４の構成材料の線膨張係数差に起因して、市場ストレス等により、ランド１４近傍に応力が集中する。これにより、ランド１４の近傍の応力が集中した箇所を起点としてプリント基板１０の基材１２ｂ、１２ｃにクラックＣが生じる。このようなクラックＣが生じると、ランド１４と内層導体１３とが短絡するなどの課題が発生する。 Generally used prepregs have a filler content of about 50% with respect to a base material made of epoxy resin or the like, and the filler is placed between the base materials arranged on both sides of the glass cloth. There is no difference in the content rate of, and the content rates are almost the same. In this case, for example, as shown in FIG. 2, the linear expansion coefficient α of the inner layer conductor 13 is 17, the linear expansion coefficient α of the printed circuit board 10 is 40, the linear expansion coefficient of the electronic component 20 is 7, and the linear expansion coefficient of the molding resin 30 is 7. α becomes 12. Therefore, due to the difference in the linear expansion coefficients of the molding resin 30, the printed circuit board 10, and the constituent materials of the land 14, the stress concentrates near the land 14 due to market stress and the like. As a result, cracks C occur in the base materials 12b and 12c of the printed circuit board 10 starting from the location where the stress is concentrated near the land 14. When such a crack C occurs, problems such as a short circuit between the land 14 and the inner layer conductor 13 occur.

これに対して、本実施形態では、第２層１２内における全体でのフィラー１２ｄの充填率は５０〜８０ｖｏｌ％とされているが、基材１２ｂと基材１２ｃとにおいてフィラー１２ｄの含有率が変えられている。例えば、第２層１２内における全体でのフィラー１２ｄの含有率が７０ｖｏｌ％とされ、基材１２ｂのフィラー１２ｄの含有率ρ１が６０ｖｏｌ％以下、基材１２ｃのフィラー１２ｄの含有率ρ２が８０ｖｏｌ％以上とされている。このように、基材１２ｂと基材１２ｃとでフィラー１２ｄの含有率ρ１、ρ２が変えられており、含有率ρ２から含有率ρ１を差し引いた含有率差ρ２−ρ１が１０ｖｏｌ％以上になっている。 On the other hand, in the present embodiment, the filling rate of the filler 12d as a whole in the second layer 12 is 50 to 80 vol%, but the content rate of the filler 12d in the base material 12b and the base material 12c is high. Has been changed. For example, the content rate of the filler 12d in the entire second layer 12 is 70 vol%, the content rate ρ1 of the filler 12d of the substrate 12b is 60 vol% or less, the content rate ρ2 of the filler 12d of the substrate 12c is 80 vol%. That is all. In this way, the content rates ρ1 and ρ2 of the filler 12d are changed between the base material 12b and the base material 12c, and the content rate difference ρ2-ρ1 obtained by subtracting the content rate ρ1 from the content rate ρ2 is 10 vol% or more. There is.

上記したように、フィラー１２ｄとしてはアルミナ、シリカ、水酸化アルミニウム等が用いられており、フィラー１２ｄの粒径については平均粒径が５μｍ〜１０μｍ、最大寸法が１５μｍとされている。フィラー１２ｄの粒径については、プリント基板１０の線膨張係数や熱伝導性、基材１２ｂ、１２ｃの流動性を考慮して選択されているが、粒径の大きいものと小さいものが混在させられていても良い。このフィラー１２ｄの平均粒径は、繊維状に編みこまれるガラスクロス１２ａのポケットの開口寸法よりも大きくされているのが好ましい。そして、例えばガラスクロス１２ａのポケットの開口寸法が５μｍ程度とされ、フィラー１２ｄの平均粒径もポケットの開口寸法以上となる５μｍ〜１０μｍとされている。 As described above, alumina, silica, aluminum hydroxide or the like is used as the filler 12d, and the average particle size of the filler 12d is 5 μm to 10 μm and the maximum size is 15 μm. The particle size of the filler 12d is selected in consideration of the linear expansion coefficient and the thermal conductivity of the printed circuit board 10 and the fluidity of the base materials 12b and 12c, but those having a large particle size and those having a small particle size are mixed. It may be. The average particle diameter of the filler 12d is preferably larger than the opening size of the pocket of the glass cloth 12a knitted into a fibrous shape. Then, for example, the opening size of the pocket of the glass cloth 12a is set to about 5 μm, and the average particle diameter of the filler 12d is set to 5 μm to 10 μm, which is equal to or larger than the opening size of the pocket.

このような構成のプリント基板１０では、電子部品２０が接合されるランド１４側の基材１２ｃのフィラー１２ｄの含有率ρ２が高くなっているため、ランド１４の近傍での線膨張係数は基材１２ｃを構成する樹脂よりもフィラー１２ｄの方が支配的となって決まる。そして、フィラー１２ｄについて、線膨張係数αがアルミナで構成する場合には７程度、シリカで構成する場合には１０程度、水酸化アルミニウムで構成する場合には１５程度となる。 In the printed circuit board 10 having such a configuration, since the content rate ρ2 of the filler 12d of the base material 12c on the side of the land 14 to which the electronic component 20 is bonded is high, the linear expansion coefficient in the vicinity of the land 14 is the base material. It is decided that the filler 12d is more dominant than the resin forming 12c. Regarding the filler 12d, the linear expansion coefficient α is about 7 when it is made of alumina, about 10 when it is made of silica, and about 15 when it is made of aluminum hydroxide.

このため、電子部品２０の近傍でのプリント基板１０の線膨張係数は、基材内へのフィラーの含有率が５０ｖｏｌ％とされる一般的なプリプレグと比較して、モールド樹脂３０の線膨張係数αである１２に近い値となる。 Therefore, the linear expansion coefficient of the printed circuit board 10 in the vicinity of the electronic component 20 is larger than that of a general prepreg in which the filler content in the base material is 50 vol%. The value is close to 12 which is α.

この場合、例えば図３に示すように、内層導体１３の線膨張係数αが１７、プリント基板１０のうちのランド１４側の基材１２ｃおよびフィラー１２ｄを合わせた線膨張係数αが７〜１５、電子部品２０の線膨張係数αが７、モールド樹脂３０の線膨張係数αが１２となる。 In this case, for example, as shown in FIG. 3, the linear expansion coefficient α of the inner layer conductor 13 is 17, and the linear expansion coefficient α of the base material 12c on the land 14 side of the printed board 10 and the filler 12d is 7 to 15, The linear expansion coefficient α of the electronic component 20 is 7, and the linear expansion coefficient α of the mold resin 30 is 12.

これにより、モールド樹脂３０とプリント基板１０との間の線膨張係数差に基づいて発生する応力に起因してプリント基板１０にクラックＣが発生することを抑制できる。すなわち、基材１２ｃのフィラー１２ｄの含有率ρ２が５０ｖｏｌ％程度の場合、プリント基板１０の線膨張係数αがモールド樹脂３０よりも大きくなるため、冷却時にプリント基板１０が縮み易いのに電子部品２０があまり縮まない状況になる。これにより、プリント基板１０が縮むのに電子部品２０が縮まないで突っ張るような応力が発生する。この応力がランド１４の端部などに加わり、基材１２ｃに対してクラックＣを発生させる要因となることから、応力を軽減できるようにすることが重要である。 As a result, it is possible to prevent the crack C from being generated in the printed board 10 due to the stress generated based on the difference in linear expansion coefficient between the mold resin 30 and the printed board 10. That is, when the content ratio ρ2 of the filler 12d of the base material 12c is about 50 vol%, the linear expansion coefficient α of the printed circuit board 10 becomes larger than that of the mold resin 30, so that the printed circuit board 10 easily contracts during cooling, but the electronic component 20 does not. Will not shrink much. As a result, a stress is generated in which the printed circuit board 10 contracts but the electronic component 20 does not contract and is stretched. It is important to be able to reduce the stress, because this stress acts on the ends of the lands 14 and causes cracks C in the base material 12c.

これに対して、本実施形態のように基材１２ｃのフィラー１２ｄの含有率ρ２を７０ｖｏｌ％以上、例えば８０ｖｏｌ％にしていることから、線膨張係数αをモールド樹脂３０に近づけることが可能となり、上記応力を軽減することが可能になる。これにより、ランド１４の近傍での基材１２ｃのクラックＣの発生を抑制することが可能となる。そして、基材１２ｃのクラックＣの発生を抑制できることから、ランド１４の直下に位置する内層導体１３をランド１４と同電位なものにすること等も必要なくなり、内層導体１３のレイアウトの制約を発生させることもなくなる。よって、レイアウトの制約を発生させることなく、ランド１４の近傍のクラックＣを抑制できるプリント基板１０およびそれを用いた電子装置とすることができる。 On the other hand, since the content ratio ρ2 of the filler 12d of the base material 12c is 70 vol% or more, for example, 80 vol% as in the present embodiment, the linear expansion coefficient α can be brought close to the mold resin 30, It is possible to reduce the stress. This makes it possible to suppress the occurrence of cracks C in the base material 12c near the land 14. Since the generation of the crack C in the base material 12c can be suppressed, it is not necessary to make the inner layer conductor 13 located immediately below the land 14 at the same potential as the land 14 and the layout constraint of the inner layer conductor 13 is generated. There is no need to let it happen. Therefore, it is possible to provide the printed circuit board 10 and the electronic device using the same, which can suppress the crack C in the vicinity of the land 14 without generating layout restrictions.

また、仮にクラックＣが生じたとしても小さいため、図３中に示したように、ガラスクロス１２ａによってクラックＣが止まるようにできる。したがって、クラックＣが発生したとしても、ランド１４と内層導体１３とが短絡してしまうことを抑制することが可能となる。 Further, even if the crack C is generated, it is small, so that the crack C can be stopped by the glass cloth 12a as shown in FIG. Therefore, even if the crack C occurs, it is possible to prevent the land 14 and the inner layer conductor 13 from being short-circuited.

続いて、本実施形態にかかるプリント基板１０およびそれを用いた電子装置の製造方法について、図４を参照して説明する。 Next, a method of manufacturing the printed circuit board 10 according to the present embodiment and an electronic device using the same will be described with reference to FIG.

まず、図４（ａ）に示すように、表面１１ａに内層導体１３が形成された第１層１１を用意する。このときには、内層導体１３が表面１１ａから１２〜５５μｍ突き出した状態になっている。 First, as shown in FIG. 4A, the first layer 11 having the inner layer conductor 13 formed on the surface 11a is prepared. At this time, the inner layer conductor 13 is in a state of protruding from the surface 11a by 12 to 55 μm.

次に、図４（ｂ）に示すように、ガラスクロス１２ａをフィラー１２ｄが含有された基材１２ｂおよび基材１２ｃで挟んで形成した第２層１２を用意し、内層導体１３の上から第１層１１の表面１１ａに第２層１２を搭載する。そして、これらを加熱加圧することで、図４（ｃ）に示すように第１層１１と第２層１２を貼り合せる。このとき、第１層１１の表面１１ａ上に内層導体１３を配置しているため、図中矢印で示したように、内層導体１３の高さ分の隙間を埋めるように基材１２ｂを構成する樹脂や基材１２ｂ内のフィラー１２ｄが流動する。さらに、ガラスクロス１２ａを挟んで第１層１１と反対側の基材１２ｃを構成する樹脂の一部もガラスクロス１２ａのポケットを通じて第１層１１側に流動させられ、基材１２ｂが補填される。 Next, as shown in FIG. 4B, the second layer 12 formed by sandwiching the glass cloth 12a between the base material 12b containing the filler 12d and the base material 12c is prepared, and the second layer 12 is formed on the inner layer conductor 13 from the top. The second layer 12 is mounted on the surface 11 a of the first layer 11. Then, these are heated and pressed to bond the first layer 11 and the second layer 12 as shown in FIG. 4C. At this time, since the inner layer conductor 13 is arranged on the surface 11a of the first layer 11, the base material 12b is formed so as to fill the gap corresponding to the height of the inner layer conductor 13 as shown by the arrow in the figure. The resin and the filler 12d in the base material 12b flow. Further, a part of the resin forming the base material 12c on the opposite side of the first layer 11 with the glass cloth 12a sandwiched therebetween is also flowed to the first layer 11 side through the pockets of the glass cloth 12a to fill the base material 12b. ..

このように、ガラスクロス１２ａを通じて基材１２ｃを構成する樹脂の一部が流動させられて基材１２ｂに補填される。しかしながら、基材１２ｂ内のフィラー１２ｄに関しては、ガラスクロス１２ａのポケットを通過することができず、ガラスクロス１２ａよりも第１層１１と反対側に残る。このため、図４（ｄ）に示したように、貼り合せ後には、基材１２ｃ側においてはフィラー１２ｄの含有率ρ２が高くなり、基材１２ｂ側においてはフィラー１２ｄの含有率ρ１が低下する。これにより、例えば基材１２ｂのフィラー１２ｄの含有率ρ１が６０ｖｏｌ％以下、基材１２ｃのフィラー１２ｄの含有率ρ２が８０ｖｏｌ％以上となり、含有率差ρ２−ρ１が１０ｖｏｌ％以上になる。 In this way, a part of the resin forming the base material 12c is made to flow through the glass cloth 12a and is filled in the base material 12b. However, the filler 12d in the base material 12b cannot pass through the pocket of the glass cloth 12a and remains on the side opposite to the first layer 11 with respect to the glass cloth 12a. Therefore, as shown in FIG. 4D, the content rate ρ2 of the filler 12d is high on the side of the base material 12c and the content rate ρ1 of the filler 12d is low on the side of the base material 12b after the bonding. . Thereby, for example, the content rate ρ1 of the filler 12d of the base material 12b is 60 vol% or less, the content rate ρ2 of the filler 12d of the base material 12c is 80 vol% or more, and the content rate difference ρ2-ρ1 is 10 vol% or more.

なお、一般的に使用されるプリプレグでは、エポキシ樹脂等で構成される基材に対して、フィラーの含有率が５０％程度とされている。このように、元々のフィラーの含有率が低いため、基材を構成する樹脂がガラスクロスを通過してランドと反対側に流動させられても、流動後のフィラーの含有率はあまり変化しない。このため、ガラスクロスを挟んだ両側に配置された基材間においてフィラーの含有率に相違はなく、ほぼ同じ含有率となって、含有率差が１０％以上になることはない。 In a commonly used prepreg, the content of the filler is about 50% with respect to the base material made of epoxy resin or the like. In this way, since the original content of the filler is low, the content of the filler after flowing does not change so much even when the resin forming the substrate passes through the glass cloth and is made to flow to the side opposite to the land. Therefore, there is no difference in the content rate of the filler between the base materials arranged on both sides of the glass cloth, and the content rates are almost the same, and the content rate difference does not exceed 10%.

その後、図４（ｅ）に示すように、第２層１２の上に銅などの導体を配置したのち、これをパターニングしてランド１４を形成する。このとき、ランド１４と同時にランド１４に繋がる図示しない配線パターンを形成するようにしたり、ランド１４の形成に先立って、ランド１４と内層導体１３とを接続する図示しないビア等を形成することで、ランド１４が外部接続用端子と接続されるようにする。これにより、電子装置の製造に用いられるプリント基板１０が製造される。 Thereafter, as shown in FIG. 4E, a conductor such as copper is arranged on the second layer 12 and then patterned to form a land 14. At this time, a wiring pattern (not shown) connected to the land 14 at the same time as the land 14 is formed, or a via or the like (not shown) that connects the land 14 and the inner layer conductor 13 is formed prior to the formation of the land 14. The land 14 is connected to the external connection terminal. As a result, the printed circuit board 10 used for manufacturing the electronic device is manufactured.

そして、図４（ｆ）に示すように、はんだ４０を介して電子部品２０を実装し、電子部品２０の端子とランド１４とを電気的に接続する。この後の工程については図示していないが、コンプレッションモールド法やトランスファーモールド法等によって電子部品２０を覆うように第２層１２のうちの第１層１１と反対側の一面を覆う。これにより、図１に示した電子装置が完成する。 Then, as shown in FIG. 4F, the electronic component 20 is mounted via the solder 40, and the terminals of the electronic component 20 and the lands 14 are electrically connected. Although not shown in the subsequent steps, one surface of the second layer 12 opposite to the first layer 11 is covered by a compression molding method, a transfer molding method, or the like so as to cover the electronic component 20. As a result, the electronic device shown in FIG. 1 is completed.

以上説明したように、本実施形態では、ランド１４が形成される第２層１２のうち、ランド１４側の基材１２ｃ内におけるフィラー１２ｄの含有率ρ２をランド１４と反対側の基材１２ｂ内におけるフィラー１２ｄの含有率ρ１よりも高くしている。このため、ランド１４の近傍での線膨張係数は基材１２ｃを構成する樹脂よりもフィラー１２ｄの方が支配的となって決まり、電子部品２０の近傍でのプリント基板１０の線膨張係数をモールド樹脂３０の線膨張係数に近づけることが可能となる。したがって、モールド樹脂３０とプリント基板１０との間の線膨張係数差に基づいて発生する応力に起因してプリント基板１０にクラックが発生することを抑制できる。 As described above, in the present embodiment, in the second layer 12 in which the land 14 is formed, the content ratio ρ2 of the filler 12d in the base material 12c on the land 14 side is set to the base material 12b on the opposite side to the land 14. Is higher than the content rate ρ1 of the filler 12d. For this reason, the linear expansion coefficient in the vicinity of the land 14 is determined by the filler 12d being more dominant than the resin forming the base material 12c, and the linear expansion coefficient of the printed circuit board 10 in the vicinity of the electronic component 20 is molded. It is possible to approach the linear expansion coefficient of the resin 30. Therefore, it is possible to suppress the occurrence of cracks in the printed circuit board 10 due to the stress generated based on the difference in linear expansion coefficient between the mold resin 30 and the printed circuit board 10.

そして、基材１２ｃのクラックの発生を抑制できることから、ランド１４の直下に位置する内層導体１３をランド１４と同電位なものにすること等も必要なくなり、内層導体１３のレイアウトの制約を発生させることもなくなる。よって、レイアウトの制約を発生させることなく、ランド１４の近傍のクラックを抑制できるプリント基板１０およびそれを用いた電子装置とすることができる。 Since the occurrence of cracks in the base material 12c can be suppressed, it is not necessary to make the inner layer conductor 13 located immediately below the land 14 at the same potential as the land 14 and the layout constraint of the inner layer conductor 13 is generated. Things will disappear. Therefore, it is possible to provide the printed circuit board 10 and the electronic device using the same, which can suppress cracks in the vicinity of the land 14 without generating layout restrictions.

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して第２層１２の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。 (Second embodiment)
The second embodiment will be described. In the present embodiment, the configuration of the second layer 12 is changed from that of the first embodiment, and the other points are the same as those of the first embodiment, so only the portions different from the first embodiment will be described.

図５に示すように、本実施形態では、第２層１２をガラスクロス１２ａのない構造、つまり基材１２ｂと基材１２ｃとを直接貼り合せた構造としている。そして、このような構造において、ランド１４側の基材１２ｃ内におけるフィラー１２ｄの含有率ρ２をランド１４と反対側の基材１２ｂ内におけるフィラー１２ｄの含有率ρ１よりも高くしている。 As shown in FIG. 5, in the present embodiment, the second layer 12 has a structure without the glass cloth 12a, that is, a structure in which the base material 12b and the base material 12c are directly bonded. In such a structure, the content rate ρ2 of the filler 12d in the base material 12c on the land 14 side is set higher than the content rate ρ1 of the filler 12d in the base material 12b on the side opposite to the land 14.

このように、第２層１２をガラスクロス１２ａのない構造としても、ランド１４側の基材１２ｃ内のフィラー１２ｄの含有率ρ２を高くすることで、第１実施形態と同様の効果を奏することが可能となる。 Thus, even if the second layer 12 has a structure without the glass cloth 12a, the same effect as that of the first embodiment can be obtained by increasing the content ratio ρ2 of the filler 12d in the base material 12c on the land 14 side. Is possible.

このような構造の第２層１２については、例えばフィラー１２ｄの含有率を異ならせたフィルム状の基材１２ｂおよび基材１２ｃをそれぞれ用意し、これらを熱圧着などによって貼り合せることで構成することができる。その他の製造方法については第１実施形態と同様であり、このように形成した第２層１２を用いて、第１実施形態と同様の製造方法を適用することで、図５に示すプリント基板１０を製造でき、さらにそのプリント基板１０を用いた電子部品を製造できる。 For the second layer 12 having such a structure, for example, a film-shaped base material 12b and a base material 12c having different contents of the filler 12d are prepared, and these are bonded by thermocompression bonding or the like. You can Other manufacturing methods are the same as those in the first embodiment, and by using the second layer 12 formed in this way and applying the same manufacturing method as in the first embodiment, the printed circuit board 10 shown in FIG. Can be manufactured, and an electronic component using the printed circuit board 10 can be manufactured.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the above-described embodiments, but can be appropriately modified within the scope of the claims.

例えば、図６に示すように、ランド１４と内層導体１３とがレーザビア等のビア５０を介して接続された構造とされている。このように、ランド１４と内層導体１３とが同電位とされていたり、ランド１４が下方の内層導体１３を介して外部との電気的接続が行える構造とされていても良い。 For example, as shown in FIG. 6, the land 14 and the inner layer conductor 13 are connected to each other through a via 50 such as a laser via. In this manner, the land 14 and the inner layer conductor 13 may be at the same potential, or the land 14 may be electrically connected to the outside through the lower inner layer conductor 13.

また、ランド１４の下方に位置している内層導体１３は、ランド１４と対応する形状である必要はなく、例えば図７に示すように、並べられたランド１４の外方側に引き回される引き回し配線を構成するパターンなど、ランド１４と異なる形状の他のパターンとされていても良い。 Further, the inner layer conductor 13 located below the land 14 does not have to have a shape corresponding to the land 14, and is routed to the outside of the arranged lands 14 as shown in FIG. 7, for example. The pattern may be another pattern having a different shape from the land 14, such as a pattern forming a routing wiring.

また、ランド１４の下方に位置している内層導体１３をランド１４と異なる数にしても良く、例えば図８に示すように、内層導体１３が１本の繋がったパターンとされていても良い。この場合でも、図８に示すように、ランド１４がビア５０を介して内層導体１３に接続された形態とされていても良い。 Further, the number of inner layer conductors 13 located below the lands 14 may be different from that of the lands 14, and for example, as shown in FIG. 8, the inner layer conductors 13 may be in a connected pattern. Even in this case, as shown in FIG. 8, the land 14 may be connected to the inner layer conductor 13 via the via 50.

さらに、電子部品２０とランド１４とを接合するはんだ４０がランド１４の表面の全面に接合される必要はなく、例えば図９に示すように、ランド１４のうち、はんだ４０との接続部以外がソルダレジスト６０によって覆われている構造とされていても良い。なお、ここでは電子部品２０の下方にもソルダレジスト６０が形成されている例を示してあるが、この部分のソルダレジスト６０が無い構造であっても良い。 Further, the solder 40 that joins the electronic component 20 and the land 14 does not need to be joined to the entire surface of the land 14, and, for example, as shown in FIG. The structure may be covered with the solder resist 60. Although the example in which the solder resist 60 is formed below the electronic component 20 is shown here, a structure without the solder resist 60 in this portion may be used.

また、封止樹脂部としてトランスファーモールド法やコンプレッション法によって樹脂成型されるモールド樹脂３０を例に挙げて説明したが、ポッティングによって封止する構造であっても良い。 Moreover, although the mold resin 30 which is resin-molded by the transfer molding method or the compression method has been described as an example of the sealing resin portion, the structure may be such that it is sealed by potting.

また、ランド１４が形成される第２層１２としては、１枚のガラスクロス１２ａを挟んだ両側に基材１２ｂ、１２ｃを配置した構造やガラスクロス１２ａを備えておらず２枚の基材１２ｂ、１２ｃを貼り合わせた構造だけでなく、他の構造とすることもできる。例えば、図１０に示すように、２枚のガラスクロス１２ａを備え、２枚のガラスクロス１２ａを挟んでランド１４と反対側の基材１２ｂとランド１４側の基材１２ｃに加えて、２枚のガラスクロス１２ａの間に基材１２ｅが貼り合わされた構造であっても良い。その場合、少なくとも基材１２ｃにおいてフィラー１２ｄの充填率が高くなっていればよい。また、図１０に示したように、基材１２ｅについてもフィラー１２ｄの充填率が高くなっていれば、よりランド１４側の線膨張係数をモールド樹脂３０に近づけることができ、さらに上記効果を得ることが可能となる。 Further, as the second layer 12 on which the land 14 is formed, a structure in which the base materials 12b and 12c are arranged on both sides sandwiching one glass cloth 12a and the glass cloth 12a is not provided, and the two base materials 12b are not provided. , 12c are not limited to the above structure, and other structures can be used. For example, as shown in FIG. 10, two glass cloths 12a are provided, and in addition to the base material 12b on the opposite side of the land 14 and the base material 12c on the land 14 side with the two glass cloths 12a interposed therebetween, two The base material 12e may be laminated between the glass cloths 12a. In that case, the filling rate of the filler 12d should be high at least in the base material 12c. Further, as shown in FIG. 10, if the filling rate of the filler 12d in the base material 12e is also high, the linear expansion coefficient on the side of the land 14 can be made closer to that of the mold resin 30, and the above effect is further obtained. It becomes possible.

さらに、上記第１実施形態等では、内層導体１３の厚みを利用してフィラー１２ｄの含有率差を出すようにしているため、ランド１４の直下に内層導体１３を配置するようしたが、必ずしも内層導体１３がランド１４の直下にある必要はない。例えば、ガラスクロス１２ａを挟んでランド１４側をフィラー１２ｄの含有率が高い基材１２ｃとしておき、ランド１４と反対側をフィラー１２ｄの含有率がそれより低い基材１２ｂとしておいても良い。 Further, in the first embodiment and the like, the inner layer conductor 13 is arranged immediately below the land 14 because the difference in the content rate of the filler 12d is produced by utilizing the thickness of the inner layer conductor 13, but the inner layer conductor 13 is not necessarily disposed. The conductor 13 need not be directly below the land 14. For example, the land 14 side may be set as the base material 12c having a high content rate of the filler 12d with the glass cloth 12a sandwiched therebetween, and the opposite side to the land 14 may be set as the base material 12b having a lower content rate of the filler 12d.

１０ プリント基板
１１ 第１層
１２ 第２層
１２ａ ガラスクロス
１２ｂ、１２ｃ、１２ｅ 基材
１２ｄ フィラー
１３ 内層導体
１４ ランド
２０ 電子部品
３０ モールド樹脂 10 Printed Circuit Board 11 First Layer 12 Second Layer 12a Glass Cloth 12b, 12c, 12e Base Material 12d Filler 13 Inner Layer Conductor 14 Land 20 Electronic Component 30 Mold Resin

Claims (9)

プリント基板の製造方法であって、
表面（１１ａ）を有する第１層（１１）を用意することと、
前記第１層の前記表面に、該表面から突き出す内層導体（１３）を形成することと、
前記第１層の前記表面に前記内層導体を覆うように、樹脂を基材（１２ｂ、１２ｃ）として、該基材内にフィラー（１２ｄ）を含有させた第２層（１２）を配置し、該第２層を前記第１層に貼り合せることと、
前記第２層のうち前記第１層と反対側の表面にランド（１４）を形成することと、を含み、
前記第２層を前記第１層に貼り合せることにおいては、前記第２層として、ガラス繊維を織り込んでフィルム状とした少なくとも１枚のガラスクロス（１２ａ）と、該ガラスクロスを挟んで前記ランドと反対側に位置する第１基材（１２ｂ）と、前記ランド側に位置する第２基材（１２ｃ）と、を有したものを用意し、前記第２層を第１層に貼り合せるときに、前記内層導体の厚みに基づいて、前記第２基材を構成する樹脂を前記第１基材側に流動させることで、前記第１基材内の前記フィラーの含有率ρ１よりも、前記第２基材内の前記フィラーの含有率ρ２の方が高くなるようにするプリント基板の製造方法。 A method of manufacturing a printed circuit board, comprising:
Providing a first layer (11) having a surface (11a),
Forming an inner layer conductor (13) protruding from the surface on the surface of the first layer;
A second layer (12) containing a resin (12b, 12c) and a filler (12d) contained in the substrate is disposed so as to cover the inner layer conductor on the surface of the first layer, Laminating the second layer to the first layer,
Includes, and form the child lands (14) on the opposite side of the surface and said first layer of said second layer,
In laminating the second layer to the first layer, as the second layer, at least one glass cloth (12a) formed by weaving glass fiber into a film and the land with the glass cloth sandwiched therebetween. When a first base material (12b) located on the side opposite to and a second base material (12c) located on the land side are prepared and the second layer is bonded to the first layer Based on the thickness of the inner layer conductor, by flowing the resin forming the second base material to the first base material side, the content ratio ρ1 of the filler in the first base material is A method for manufacturing a printed circuit board, wherein the content ratio ρ2 of the filler in the second base material is higher. 前記内層導体を前記ランドと対応する位置に形成する請求項１に記載のプリント基板の製造方法。 Printed circuit board manufacturing method according to the inner conductor in claim 1 you formed in positions corresponding to the land. 前記第２基材内の前記フィラーの含有率ρ２から前記第１基材内の前記フィラーの含有率ρ１を差し引いた含有率差ρ２−ρ１を１０％以上とする請求項１または２に記載のプリント基板の製造方法。 Wherein the content difference [rho] 2-.rho.1 obtained by subtracting the content .rho.1 of filler in said first substrate from the content [rho] 2 of the filler in said second substrate to Claim 1 or 2 shall be the 10% or more Printed circuit board manufacturing method . 前記第１基材内の前記フィラーの含有率ρ１を６０ｖｏｌ％以下とし、前記第２基材内の前記フィラーの含有率ρ２を８０ｖｏｌ％以上とする請求項１ないし３のいずれか１つに記載のプリント基板の製造方法。 Wherein the content ratio ρ1 of the filler of the first base in the material is less 60 vol%, any one of claims 1 to 3 shall be the content ratio ρ2 of the filler in said second base member 80 vol% or more A method for manufacturing a printed circuit board according to . 前記ランドと前記内層導体との間を、ビア（５０）を介して接続する請求項１ないし４のいずれか１つに記載のプリント基板の製造方法。 Printed circuit board manufacturing method according to between the land and the inner conductor, to one of the claims 1 to 4 that connects through a via (50). 前記ランドを複数個並べて配置し、
前記内層導体を、並べられた前記ランドの外方側に引き回す請求項１ないし５のいずれか１つに記載のプリント基板の製造方法。 The land disposed base multiple Konami,
Printed circuit board manufacturing method according to the inner layer conductor, any one of claims 1 to 5 to Kai pulling outward side of the land ordered. 前記内層導体を、前記ランドと対応する位置において、１本の繋がったパターンとする請求項１ないし６のいずれか１つに記載のプリント基板の製造方法。 It said inner conductor, at a position corresponding to the land, the production method of the printed circuit board according to any one of claims 1 shall be the one of connected patterns 6. 請求項１ないし７のいずれか１つに記載のプリント基板の製造方法にて前記プリント基板を製造することと、
前記ランドに対してはんだ（４０）を介して電子部品（２０）を接合することと、
前記電子部品および前記はんだを覆いつつ、前記第２層の表面を覆う封止樹脂部（３０）を形成することと、を有する電子装置の製造方法。 Manufacturing the printed circuit board by the method for manufacturing a printed circuit board according to any one of claims 1 to 7 ,
And bonding the electronic component (20) conductive through the solder (40) with respect to the land,
Wherein while covering the electronic component and the solder, the production method of the forming a sealing resin portion (30) covering the surface of the second layer, an electronic device having a. 前記ランドを、一部露出するようにソルダレジスト（６０）で覆い、該ランドのうち前記ソルダレジストから露出した部分において、前記電子部品を、前記はんだを介して接合する請求項８に記載の電子装置の製造方法。 The land, not covered with the solder resist (60) so as to expose a portion, in the portion exposed from the solder resist of the land, the electronic component, according to claim 8 you joined via the solder Electronic device manufacturing method .
JP2016226215A 2016-11-21 2016-11-21 Printed circuit board manufacturing method and electronic device manufacturing method Active JP6711245B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016226215A JP6711245B2 (en) 2016-11-21 2016-11-21 Printed circuit board manufacturing method and electronic device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016226215A JP6711245B2 (en) 2016-11-21 2016-11-21 Printed circuit board manufacturing method and electronic device manufacturing method

Publications (2)

Publication Number Publication Date
JP2018085385A JP2018085385A (en) 2018-05-31
JP6711245B2 true JP6711245B2 (en) 2020-06-17

Family

ID=62237708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016226215A Active JP6711245B2 (en) 2016-11-21 2016-11-21 Printed circuit board manufacturing method and electronic device manufacturing method

Country Status (1)

Country Link
JP (1) JP6711245B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895448B2 (en) * 2001-09-27 2012-03-14 京セラ株式会社 Multilayer wiring board
KR20140127803A (en) * 2012-02-28 2014-11-04 스미토모 베이클리트 컴퍼니 리미티드 Prepreg and prepreg manufacturing method
US9814136B2 (en) * 2012-08-01 2017-11-07 Kyocera Corporation Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
KR101788738B1 (en) * 2012-08-30 2017-10-20 삼성전기주식회사 Insulating film and manufacturing method for insulating film
JP6011472B2 (en) * 2013-06-13 2016-10-19 株式会社デンソー Substrate and electronic device using the same

Also Published As

Publication number Publication date
JP2018085385A (en) 2018-05-31

Similar Documents

Publication Publication Date Title
JP4401070B2 (en) Multilayer wiring board with built-in semiconductor device and manufacturing method thereof
JP5668627B2 (en) Circuit module
CN102007825B (en) Wiring board and method for manufacturing the same
TW201546914A (en) A substrate and the method to fabricate thereof
CN103747616B (en) Parts installation module
CN106158774B (en) Semiconductor package and its manufacture method
TWI655729B (en) Package structure and manufacturing method thereof
JP4655092B2 (en) Circuit module and circuit device using the circuit module
CN103021982A (en) Integrated circuits and methods of fabricating same
CN105590914B (en) Electronic element packaging structure and preparation method
CN104508810B (en) Circuit board
US8785787B2 (en) Metal-based circuit board
CN107295746A (en) Component carrier and its manufacture method
JP6711245B2 (en) Printed circuit board manufacturing method and electronic device manufacturing method
JP3922977B2 (en) Multilayer wiring board with built-in semiconductor device
WO2014181509A1 (en) Multilayer substrate and electronic device using same, and method for manufacturing electronic device
JP5523641B1 (en) Wiring board
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
CN106298728A (en) Package structure and method for fabricating the same
JP2002026244A (en) Multilayer module and its manufacturing method
JP6347323B2 (en) Semiconductor device
WO2016143317A1 (en) Electronic device and manufacturing method thereof
JP5998033B2 (en) Semiconductor device and manufacturing method thereof
TW202142068A (en) Embedded circuit board and method for making the same
JP2015211106A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

R151 Written notification of patent or utility model registration

Ref document number: 6711245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250