JP6707503B2 - 位相ロックループにおける高速整定鋸歯状ランプ生成 - Google Patents
位相ロックループにおける高速整定鋸歯状ランプ生成 Download PDFInfo
- Publication number
- JP6707503B2 JP6707503B2 JP2017192483A JP2017192483A JP6707503B2 JP 6707503 B2 JP6707503 B2 JP 6707503B2 JP 2017192483 A JP2017192483 A JP 2017192483A JP 2017192483 A JP2017192483 A JP 2017192483A JP 6707503 B2 JP6707503 B2 JP 6707503B2
- Authority
- JP
- Japan
- Prior art keywords
- ramp signal
- chirp
- phase locked
- sawtooth ramp
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 claims description 25
- 238000005070 sampling Methods 0.000 claims description 25
- 230000004044 response Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims 2
- 230000007704 transition Effects 0.000 description 19
- 230000008901 benefit Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- 230000004069 differentiation Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/80—Generating trains of sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/90—Linearisation of ramp; Synchronisation of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
fout=FCW・fref 式1
OTW=OTWα1+α2・Φ+ρ∫Φdt. 式2
OTWstart=OTWα1 式3
発振器チューニングワードOTWの初期値OTWstartの式3は、DPLLがちょうどロックを取得し、制御信号fine2acqが、上述されたようにデジタルメモリ要素404の出力を固定周波数にロックした図2の時間ゼロに対応することができる。
OTWramp=OTWα1+α2・Φramp+ρ・Φramp・t 式4
式2と同様に、式4は、比例ブロック406、比例ブロック408、およびアキュムレータ414を使用した積分係数ブロック412による発振器チューニングワード構成要素を示す。しかしながら、式4は、デジタルメモリ要素416が出力チューニングワードOTWに及ぼす影響を考慮していない。
OTWend=OTWα1+α2・Φramp+ρ・Φramp・Tmod 式5
式4から導出される式5はまた、比例ブロック406、比例ブロック408、およびアキュムレータ414を使用した積分係数ブロック412による発振器チューニングワード構成要素を示す。しかしながら、式5は、デジタルメモリ要素416が出力チューニングワードOTWに及ぼす影響を考慮していない。
BW=(α2・Φramp+ρ・Φramp・Tmod)*kv 式6
式4および式6から導出される式6は、帯域幅BWを、発振器利得kvによる周波数差OTWend−OTWstartに関連付ける。
OTW=OTWα1+α2・Φ+ρ∫Φdt−OTWα2SMP 式7
式7において、サンプリングされたチューニングワードOTWα2SMPは、各鋸歯状ランプ(チャープ)の終わりにおける発振器チューニングワードOTWの比例部分のサンプル値である。サンプリングされたチューニングワードOTWα2SMPを減算すると、式2の発振器チューニングワードOTWが補正され、鋸歯状ランプがその値OTWendから値OTWstartに遷移するときに、位相検出器の出力が乱されてはならない。
102 加算器
104 アキュムレータ
106 デジタルループフィルタ(DLF)
108 デジタル制御発振器(DCO)
110 時間−デジタル変換器(TDC)/カウンタ
112 微分ブロック
Claims (13)
- 位相ロックループであって、
鋸歯状ランプ信号を提供するように構成されたループフィルタであって、前記鋸歯状ランプ信号が、1マイクロ秒未満の整定時間を有する、ループフィルタと、
前記ループフィルタに結合された発振器であって、鋸歯状ランプ信号に基づいて発振信号を生成するように構成される、発振器と、を備え、
前記ループフィルタが、比例経路と、積分経路と、前記比例経路からの値をサンプリングするように構成されたサンプリング回路と、前記比例経路および積分経路の出力を含む値から前記サンプリング回路の出力を減算するように構成された加算器と、を備え、
前記積分経路は、積分係数ブロックと、アキュムレータとを含み、
前記アキュムレータは、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、リセットするように構成され、
前記サンプリング回路は、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、前記比例経路からの値をサンプリングし、
前記整定時間は、前記鋸歯状ランプ信号のチャープの開始から、正しい周波数値にロックするまでにかかる時間である、
位相ロックループ。 - 前記発振器が、デジタル制御発振器であり、前記鋸歯状ランプ信号が、発振器チューニングワードを表す、請求項1に記載の位相ロックループ。
- 前記発振器の出力と前記ループフィルタの入力との間のフィードバック経路に結合された時間−デジタル変換器をさらに備える、請求項1に記載の位相ロックループ。
- 前記位相ロックループが、タイプII位相ロックループである、請求項1に記載の位相ロックループ。
- 前記ループフィルタが、前記位相ロックループがロックされた後に非アクティブである別の比例経路をさらに備える、請求項1に記載の位相ロックループ。
- 請求項1に記載の位相ロックループを備える、レーダ装置。
- 位相ロックループであって、
比例経路と、積分経路と、前記比例経路からの値をサンプリングするように構成されたサンプリング回路と、前記比例経路および積分経路の出力を含む値から前記サンプリング回路の出力を減算するように構成された加算器と、を備える、ループフィルタであって、前記サンプリング回路の出力と、前記比例経路および積分経路の出力とに基づいて、鋸歯状ランプ信号を提供するように構成される、ループフィルタと、
前記ループフィルタに結合された発振器であって、前記鋸歯状ランプ信号に基づいて発振信号を生成するように構成される、発振器と、を備え、
前記積分経路は、積分係数ブロックと、アキュムレータとを含み、
前記アキュムレータは、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、リセットするように構成され、
前記サンプリング回路は、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、前記比例経路からの値をサンプリングし、
前記鋸歯状ランプ信号が、1マイクロ秒未満の整定時間を有し、
前記整定時間は、前記鋸歯状ランプ信号のチャープの開始から、正しい周波数値にロックするまでにかかる時間である、
位相ロックループ。 - 前記ループフィルタが、チャープの終わりに関連する前記鋸歯状ランプ信号を初期値にするように構成され、それによって前記鋸歯状ランプ信号の整定時間を短縮する、請求項7に記載の位相ロックループ。
- 前記鋸歯状ランプ信号が、前記位相ロックループに提供される基準クロック信号の100サイクル未満の整定時間を有する、請求項7に記載の位相ロックループ。
- 前記ループフィルタが、前記位相ロックループの取得モード中にアクティブであるように構成された別の比例経路をさらに備える、請求項7に記載の位相ロックループ。
- 前記発振器が、デジタル制御発振器を含み、前記鋸歯状ランプ信号が、前記デジタル制御発振器用の出力チューニングワードである、請求項7に記載の位相ロックループ。
- 位相ロックループにおいて鋸歯状ランプ信号を生成する方法であって、
前記位相ロックループのループフィルタからの信号をサンプリングすることと、
前記サンプリングからの値に基づいて前記ループフィルタの出力を調整して、前記ループフィルタの前記出力が、1マイクロ秒未満の整定時間を有する鋸歯状ランプ信号であるようにすることと、を含み、
前記位相ロックループは、
鋸歯状ランプ信号を提供するように構成されたループフィルタであって、前記鋸歯状ランプ信号が、1マイクロ秒未満の整定時間を有する、ループフィルタと、
前記ループフィルタに結合された発振器であって、鋸歯状ランプ信号に基づいて発振信号を生成するように構成される、発振器と、を備え、
前記ループフィルタが、比例経路と、積分経路と、前記比例経路からの値をサンプリングするように構成されたサンプリング回路と、前記比例経路および積分経路の出力を含む値から前記サンプリング回路の出力を減算するように構成された加算器と、を備え、
前記積分経路は、積分係数ブロックと、アキュムレータとを含み、
前記アキュムレータは、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、リセットするように構成され、
前記サンプリング回路は、前記鋸歯状ランプ信号のチャープの開始を示すチャープ開始信号に応答して、前記比例経路からの値をサンプリングし、
前記整定時間は、前記鋸歯状ランプ信号のチャープの開始から、正しい周波数値にロックするまでにかかる時間である、
方法。 - 前記調整することが、チャープの終わりに関連する前記ループフィルタの前記出力を初期値にする、請求項12に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/284,190 | 2016-10-03 | ||
US15/284,190 US10340926B2 (en) | 2016-10-03 | 2016-10-03 | Fast settling sawtooth ramp generation in a phase-locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018082428A JP2018082428A (ja) | 2018-05-24 |
JP6707503B2 true JP6707503B2 (ja) | 2020-06-10 |
Family
ID=61623758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017192483A Active JP6707503B2 (ja) | 2016-10-03 | 2017-10-02 | 位相ロックループにおける高速整定鋸歯状ランプ生成 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10340926B2 (ja) |
JP (1) | JP6707503B2 (ja) |
CN (1) | CN107896109B (ja) |
DE (1) | DE102017122871A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9853807B2 (en) * | 2016-04-21 | 2017-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Automatic detection of change in PLL locking trend |
US10931290B2 (en) | 2018-03-30 | 2021-02-23 | Analog Devices International Unlimited Company | Fast settling ramp generation using phase-locked loop |
US10886905B1 (en) * | 2019-01-24 | 2021-01-05 | Dialog Semiconductor B.V. | Signal generator with coherent phase output |
EP3739760A1 (en) * | 2019-05-15 | 2020-11-18 | NXP USA, Inc. | Methods and apparatuses for digitally controlled oscillator frequency resolution control |
US11228318B1 (en) | 2020-10-29 | 2022-01-18 | Nxp B.V. | Bandwidth adjustability in an FMCW PLL system |
US11431342B2 (en) * | 2020-12-24 | 2022-08-30 | Stmicroelectronics International N.V. | High performance phase locked loop for millimeter wave applications |
EP4064569A1 (en) * | 2021-03-23 | 2022-09-28 | Nxp B.V. | Type-i plls for phase-controlled applications |
US12021552B2 (en) * | 2021-12-30 | 2024-06-25 | Texas Instruments Incorporated | Intermediate frequency amplifier with a configurable high-pass filter |
US20240039563A1 (en) * | 2022-07-26 | 2024-02-01 | Bae Systems Information And Electronic Systems Integration Inc. | Method for rapid baseline recovery for irregular frequency content large dynamic range unipolar data signals |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2605162B1 (fr) * | 1986-10-08 | 1988-12-02 | Cit Alcatel | Procede et dispositif d'aide a l'acquisition d'une boucle a verrouillage de phase |
JPH05152947A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 位相同期回路 |
JPH08181607A (ja) * | 1994-12-26 | 1996-07-12 | Sony Corp | Pll回路におけるロックインタイム制御方式 |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
US7277518B2 (en) | 2003-11-20 | 2007-10-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low-jitter charge-pump phase-locked loop |
US7102403B2 (en) * | 2005-02-03 | 2006-09-05 | Mediatek Incorporation | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
ATE504114T1 (de) * | 2005-04-18 | 2011-04-15 | Nxp Bv | Schaltungsanordnung, insbesondere phasenregelkreis, sowie entsprechendes verfahren |
US7369002B2 (en) | 2005-07-28 | 2008-05-06 | Zarlink Semiconductor, Inc. | Phase locked loop fast lock method |
DE102005056033A1 (de) * | 2005-11-24 | 2007-06-06 | Atmel Germany Gmbh | Phasenregelkreis |
EP2237418B1 (en) | 2009-04-03 | 2017-10-04 | Nxp B.V. | Frequency synthesiser |
JP5317851B2 (ja) * | 2009-06-26 | 2013-10-16 | 新日本無線株式会社 | 周波数掃引回路 |
US8154356B2 (en) * | 2009-12-19 | 2012-04-10 | Infineon Technologies Ag | Oscillator with capacitance array |
KR101172640B1 (ko) * | 2010-01-25 | 2012-08-08 | 인하대학교 산학협력단 | 첩 확산 스팩트럼 시스템에서 이용되는 자동 이득 조절 방법 및 장치 |
KR101598344B1 (ko) * | 2012-02-29 | 2016-02-29 | 한화탈레스 주식회사 | 적응형 스케줄러를 이용한 fmcw 레이더 시스템 |
US9118335B2 (en) | 2012-09-16 | 2015-08-25 | Technische Universiteit Delft | High resolution millimeter wave digitally controlled oscillator with reconfigurable distributed metal capacitor passive resonators |
US8901974B2 (en) * | 2013-01-30 | 2014-12-02 | Texas Instruments Deutschland Gmbh | Phase locked loop and method for operating the same |
US8786341B1 (en) * | 2013-03-15 | 2014-07-22 | Silicon Laboratories Inc. | Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes |
EP2930847A1 (en) | 2014-04-08 | 2015-10-14 | Dialog Semiconductor B.V. | Fast settling phase locked loop (pll) with optimum spur reduction |
JP6331918B2 (ja) * | 2014-09-19 | 2018-05-30 | 三菱電機株式会社 | 位相同期回路 |
CN104378108B (zh) * | 2014-12-04 | 2017-10-03 | 龙迅半导体(合肥)股份有限公司 | 一种时钟信号输出方法和电路 |
KR20160089750A (ko) * | 2015-01-20 | 2016-07-28 | 삼성전자주식회사 | Pvt에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터 |
US10727848B2 (en) | 2015-07-08 | 2020-07-28 | Analog Devices Global | Phase-locked loop having a multi-band oscillator and method for calibrating same |
US9397675B1 (en) * | 2015-07-31 | 2016-07-19 | Shure Acquisition Holdings, Inc. | Hybrid frequency synthesizer and method |
-
2016
- 2016-10-03 US US15/284,190 patent/US10340926B2/en active Active
-
2017
- 2017-10-02 DE DE102017122871.3A patent/DE102017122871A1/de active Pending
- 2017-10-02 JP JP2017192483A patent/JP6707503B2/ja active Active
- 2017-10-09 CN CN201710928088.7A patent/CN107896109B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018082428A (ja) | 2018-05-24 |
CN107896109A (zh) | 2018-04-10 |
DE102017122871A1 (de) | 2018-04-05 |
CN107896109B (zh) | 2021-05-28 |
US10340926B2 (en) | 2019-07-02 |
US20180097522A1 (en) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6707503B2 (ja) | 位相ロックループにおける高速整定鋸歯状ランプ生成 | |
CN107528583B (zh) | 使用采样时间至数字转换器的倍频延迟锁定环路 | |
US8432199B2 (en) | Fractional digital PLL with analog phase error compensator | |
US10911054B2 (en) | Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit | |
CN110324038B (zh) | 使用锁相环来快速建立斜坡生成 | |
EP3758234A1 (en) | All digital phase locked loop (adpll) with frequency locked loop | |
KR102427375B1 (ko) | 넓은 대역폭을 갖는 위상 동기 루프 회로 | |
CN111869106A (zh) | 通过基于可编程计数器的时钟接口和具有高分辨率和宽操作范围的时间数字转换器进行时钟筛选 | |
US9244485B1 (en) | High frequency oscillator with spread spectrum clock generation | |
CN107896106B (zh) | 频率合成***、锁相回路和调节数字锁相回路相位的方法 | |
CN110535465B (zh) | 具有可变占空比的基准振荡器及其频率合成器和接收器 | |
US9859903B2 (en) | Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot | |
EP3203260A1 (en) | Signal-generating circuit | |
KR20170106495A (ko) | 위상 고정 루프(pll) 아키텍쳐 | |
US9385731B2 (en) | Phase-locked loop (PLL) | |
JPWO2018109898A1 (ja) | Pll回路 | |
US11231741B1 (en) | Systems and methods for generating clock signals | |
JP7346379B2 (ja) | 位相同期回路 | |
GB2475514A (en) | Phase locked loop with coarse tuning circuit operated by a cycle slip detector | |
US20200235744A1 (en) | Phase-locked loop and method for the same | |
EP3624344B1 (en) | Pll circuit | |
US20150236707A1 (en) | Voltage controlled oscillator circuit and frequency synthesizer | |
Xu et al. | A 2.0-2.9 GHz digital ring-based injection-locked clock multiplier using a self-alignment frequency tracking loop for reference spur reduction | |
KR100632673B1 (ko) | 위상고정루프의 락타임 조절 기능을 가지는 무선통신단말기 및 그 방법 | |
EP2806563A1 (en) | Phase lock detection in fractional-Q digital PLL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6707503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |