CN110324038B - 使用锁相环来快速建立斜坡生成 - Google Patents

使用锁相环来快速建立斜坡生成 Download PDF

Info

Publication number
CN110324038B
CN110324038B CN201910246245.5A CN201910246245A CN110324038B CN 110324038 B CN110324038 B CN 110324038B CN 201910246245 A CN201910246245 A CN 201910246245A CN 110324038 B CN110324038 B CN 110324038B
Authority
CN
China
Prior art keywords
locked loop
phase
signal
oscillator
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910246245.5A
Other languages
English (en)
Other versions
CN110324038A (zh
Inventor
V·K·西拉拉
D·M·道尔顿
P·C·达托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN110324038A publication Critical patent/CN110324038A/zh
Application granted granted Critical
Publication of CN110324038B publication Critical patent/CN110324038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/282—Transmitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开涉及使用锁相环来快速建立斜坡生成。本公开的方面涉及减小锁相环中斜坡信号的稳定时间。可以施加偏移信号来调节提供给锁相环的环路滤波器的积分器的输入信号，以使得稳定时间减小。公开的降低斜坡信号的稳定时间的方法可以改善斜坡信号的稳定时间，而与斜坡信号的轮廓无关。

Description

使用锁相环来快速建立斜坡生成
技术领域
本公开技术上涉及锁相环。
背景技术
斜坡信号或斜坡可以指调频(FM)信号。斜坡信号可用于雷达应用，例如确定物体的范围和速度。斜坡信号的频率在固定的时间段内变化。当作为时间函数的所需频率呈现锯齿形状时，它可以被称为锯齿啁啾。可以使用斜坡发生器和/或锁相环生成锯齿啁啾。可以在锁相环中生成的另一种类型的斜坡信号是斜坡信号。
锁相环(PLL)是闭环***，用于通过振荡器锁定参考信号的相位。斜坡信号的稳定时间可以是用于生成斜坡信号的PLL中的重要性能参数。
发明内容
权利要求中描述的创新各自具有若干方面，其中没有一个方面单独负责期望的属性。在不限制权利要求的范围的情况下，现在将简要描述本公开的一些突出特征。
本公开的一方面是具有快速建立斜坡生成的锁相环。锁相环包括：相位检测器，包括输出；和环路滤波器。环路滤波器包括积分器和耦合到所述相位检测器的输出的输入。环路滤波器被配置为提供斜坡信号。锁相环被配置为施加偏移信号以调节提供给所述积分器的输入信号，从而使所述斜坡信号的稳定时间减小。
锁相环可包括振荡器，包括耦合到环路滤波器的输出的输入。锁相环可包括相位误差电路，被配置为基于斜坡信号的斜率的变化和所述振荡器的增益的指示来计算偏移。锁相环可包括振荡器增益估计电路，被配置为向所述相位误差电路提供所述振荡器的增益的指示。振荡器增益估计电路可包括校正环路，该校正环路被配置为基于所述相位检测器的输出处的输出信号来产生所述振荡器的增益的指示。振荡器增益估计电路可基于响应于改变施加到所述锁相环的信号而改变的锁相环的参数的测量来计算所述振荡器的增益的指示。
锁相环可在所述相位检测器的输出和所述积分器的输入之间施加所述偏移信号。锁相环可包括调节电路，该调节电路包括配置为接收所述偏移信号的输入和电连接到所述积分器的输出。锁相环可以是II型锁相环。锁相环可包括数控振荡器，其中所述斜坡信号代表所述数控振荡器的振荡器调谐字。锁相环可包括时间-数字转换器，耦合在所述数控振荡器的输出和所述相位检测器的输入之间的反馈路径中。斜坡信号的稳定时间可小于1微秒。偏移信号可具有使提供给数字环路滤波器的相位检测器的输出信号保持在大约零的同时所述环路滤波器产生斜坡信号的值。
本公开的另一方面是一种在锁相环中使用快速建立时间来产生斜坡信号的方法。该方法包括施加偏移信号来调节提供给所述锁相环的环路滤波器的积分器的输入信号。该方法还包括在所述锁相环的环路滤波器的输出端产生斜坡信号，其中施加偏移信号使所述斜坡信号的稳定时间减小。
该方法可包括计算所述锁相环的振荡器的增益的指示；和基于所述锁相环的振荡器的增益的指示来产生偏移信号。该方法可包括利用所述锁相环的数控振荡器来产生振荡信号，其中所述斜坡信号表示所述数控振荡器的振荡器调谐字。该方法可包括通过包括时间-数字转换器的反馈路径从数控振荡器向相位检测器提供反馈。斜坡信号在任何这些方法中都可以具有至少两个不同的斜率。
本公开的另一方面是具有快速建立斜坡生成的锁相环。锁相环包括：相位检测器，包括输出；环路滤波器，包括耦合到所述相位检测器的输出的输入；和振荡器，耦合到所述环路滤波器。环路滤波器被配置为产生斜坡信号，使得所述斜坡信号具有小于2微秒的稳定时间。斜坡信号具有至少两个不同的斜率。振荡器被配置为基于所述斜坡信号来产生振荡信号。
环路滤波器可包括积分器。锁相环可施加偏移信号以调节提供给所述积分器的输入信号，从而使所述斜坡信号的稳定时间减小。锁相环可包括时间-数字转换器，耦合在所述振荡器的输出和所述相位检测器的输入之间的反馈路径中。锁相环可被配置为使得提供给所述数字环路滤波器的相位检测器的输出信号保持在大约零同时所述环路滤波器产生斜坡信号。
出于概述本公开的目的，本文已经描述了本发明的某些方面，优点和新颖特征。应该理解，根据任何特定实施例，不一定能够实现所有这些优点。因此，可以以实现或优化如本文所教导的一个优点或一组优点的方式实施或实施创新，而不必实现本文可能教导或建议的其他优点。
附图说明
提供这些附图和这里的相关描述是为了说明特定实施例，而不是限制性的。
图1是根据一个实施例的包括数字环路滤波器(DLF)的数字锁相环(DPLL)的***图。
图2A示出了可以由图1的DPLL生成的示例锯齿波形的频率对时间的曲线图。
图2B示出了可以由图1的DPLL生成的示例性三角形斜坡的频率对时间的曲线图。
图3示出了具有稳定时间误差的测量锯齿斜坡的频率误差随时间变化的曲线图。
图4A示出了根据实施例的包括DLF的DPLL的一部分的示意性框图。
图4B示出了DPLL的内部相控锁定环信号的仿真图，其包括图4A的DLF与没有相位调节电路的类似DPLL的比较。
图4C比较了包括图4A的DLF的DPLL的测量的锯齿波斜坡和频率误差的曲线图到由包括不同DLF的DPLL产生的测量的锯齿波斜线的曲线图。
图5A示出了根据实施例的包括DLF的DPLL的一部分的示意性框图。
图5B示出了根据另一实施例的包括DLF的DPLL的一部分的示意性框图。
图5C示出了根据另一实施例的包括DLF的DPLL的一部分的示意性框图。
图6示出了根据一个实施例的DPLL的一部分的示意性框图，该DPLL包括环路滤波器和振荡器增益估计电路。
图7A示出了根据实施例的可重配置DPLL的示意性框图。
图7B示出了在测试模式中图7A的DPLL的功能等效物的示意性框图。
图8是根据实施例的包括相位误差电路的DPLL的一部分的示意性框图。
图9示出了具有和不具有本公开的特征的DPLL的相位误差和比例积分(PI)滤波器积分器输入的模拟图。
图10示出了具有和不具有本公开的特征的频率和频率误差的模拟图。
具体实施方式
某些实施例的以下详细描述呈现了特定实施例的各种描述。然而，这里描述的创新可以以多种不同的方式实施，例如，如权利要求所定义和涵盖的。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。
PLL可以被设计为具有特定类型(例如，类型-I、类型-II或更高)和特定顺序(例如，1阶、2阶或更高)。在***理论中，类型可以指循环内的积分器的数量，并且顺序可以指PLL***传递函数中的分母的程度。顺序和/或类型可以影响适合于可靠地产生斜坡的PLL的功能。
数字锁相环(DPLL)可以是用于先进互补金属氧化物半导体(CMOS)技术中的频率合成的传统电荷泵锁相环(CP-PLL)的有吸引力的替代方案。虽然CPPLL仍然被广泛使用，但DPLL提供了在数字域中更容易实现的优点。这些优点可包括增强的性能和/或速度。DPLL也可以相对于CP-PLL减小尺寸和/或成本来实现。例如，CPPLL通常使用压控振荡器，其可以对温度和/或电源变化敏感，而DPLL可以设计成基本上不受其环境和/或电源的影响。
通过提供随时间斜坡上升的输入频率命令字(FCW)，DPLL可用于产生频率斜坡。可以使用DPLL产生的示例频率斜坡包括锯齿斜坡、三角形斜坡和在啁啾序列中具有两个或更多个斜坡的其他斜坡，并且在啁啾之间具有延迟。
斜坡信号(也可以称为啁啾)可以具有在时间上线性上升并且是周期性的频率。将参考图2A讨论示例锯齿形斜坡。锯齿形斜坡包括斜坡部分，其中信号的频率随时间线性地斜坡到其最大频率。锯齿波导还包括快速过渡部分，其中波形从其最大频率快速重置到其最小或初始频率。锯齿波斜坡信号的带宽可以定义为最小和最大频率之间的频率范围。在从最大频率到最小频率的快速转换期间，由于DPLL的特性，可能存在频率过冲和/或下冲。例如，DPLL的类型和/或顺序可以确定循环响应时间。反过来，循环响应时间可以影响在很少或没有频率误差的情况下建立对正确频率值的锁定所需的时间。因此，稳定时间和频率误差可以是重要的性能标准。因此，需要开发一种能够产生具有快速建立时间的锯齿形斜面的DPLL。
三角形斜坡是具有在时间上线性上升的频率的信号，可以是周期性的，并且具有在最大频率和最小频率处改变符号的斜率。将参考图2B讨论示例三角形斜坡。三角形斜坡可以包括正斜坡部分，其中信号的频率随着时间从其最小频率到其最大频率线性地斜升。三角形斜坡还可以包括负斜坡部分，其中信号的频率随着时间从其最大频率到其最小频率线性地斜升。三角形斜坡信号的带宽可以定义为最小频率和最大频率之间的频率范围。在以最大频率和最小频率的符号转换期间，由于DPLL的特性，可能存在频率过冲和/或下冲。例如，DPLL的类型和/或顺序可以确定循环响应时间。反过来，环路响应时间可以影响在很少或没有频率误差的情况下建立对正确频率值的锁定所需的时间。因此，稳定时间和频率误差可以是重要的性能标准。因此，需要开发一种能够产生具有快速建立时间的三角形斜坡的DPLL。
本公开的各方面涉及用于在数字锁相环中快速建立斜坡生成的装置和方法。描述了减少由数字锁相环(DPLL)产生的频率斜坡的稳定时间的方法。所公开的方法涉及预测DPLL针对给定斜坡轮廓获取的相位误差并应用偏移信号以调整提供给DPLL的数字环路滤波器的积分器的输入信号。偏移信号可以施加在相位检测器的输出和数字环路滤波器的积分器的输入之间的信号路径中。例如，可以使用加法器来添加表示预测相位误差的偏移信号，该加法器具有电连接到DPLL的数字环路滤波器的积分器的输入的输出。偏移信号可以是包含预测的相位误差的任何合适的基本恒定的值。在一些情况下，偏移信号可以包括缩放的预测相位误差。可以施加偏移信号以调整在啁啾开始时或附近提供给积分器的输入信号。
在一个实施例中，可以基于数字环路滤波器的比例路径和II型DPLL的数字环路滤波器的积分路径，从相位检测器的输出生成振荡器调谐字(OTW)。为了减少频率斜坡的稳定时间，可以计算预测的相位误差并将其加到积分路径的积分器的输入端，该积分器的时间接近于啁啾的开始。
DPLL可以精确估计相位误差，这可能导致频率斜坡具有快速建立时间。例如，给定啁啾曲线的预测相位误差可以包括获得每个斜坡步长ΔFCW上的频率命令字(FCW)的偏差和振荡器增益归一化因子β的乘积。通过将信号路径中的相位误差估计从相位检测器的输出应用到数字环路滤波器中的集成输入，相对于等待DPLL锁定到期望的相位误差，数字环路滤波器具有精确的相位误差值，可以减小频率斜坡信号的稳定时间。
为了准确地估计预测的相位误差，可以在啁啾的频率范围内精确地确定DPLL的振荡器的增益kv。公开了确定振荡器增益kv的指示符的方法。振荡器增益的示例指示符包括振荡器增益kv和振荡器增益归一化因子β。
确定振荡器增益kv的一种方法包括弓形校准程序，其测量围绕啁啾的两个频率的振荡器增益kv的指示，例如最小频率和最大频率，并且对于中间频率线性地内插增益。该方法可以通过在斜坡产生开始之前测量所产生的斜坡频率的任一端或两端的振荡器增益来调整估计的振荡器增益，并且对其间的频率线性地内插振荡器增益。在一个实施例中，DPLL可以被配置为在所生成的斜坡频率的任一端或两端锁定到两个相对接近的频率，并测量OTW中的相应变化以确定斜坡的任一端或两端的增益归一化因子β，其中增益归一化因子β是振荡器增益kv的指示。可以通过线性插值确定斜坡末端之间的频率的增益归一化因子β。
确定振荡器增益kv的另一种方法包括运行后台校准程序，该程序在斜坡产生期间使用相位检测器的输出来估计振荡器增益kv。在DPLL工作时，可以在后台运行调整振荡器增益归一化因子β的方法。该方法可以包括使用相位误差的偏差(例如，相位检测器输出)从零开始，同时利用DPLL产生斜坡。该相位误差偏差可用于产生振荡器增益归一化因子β的初始估计的校正项。这种方法可以相应地调整基于振荡器增益的指示确定的预测相位误差。在一个实施例中，DPLL可以将预测的相位误差乘以小于1的常数(或者替代地使用生成OTW的数字环路滤波器的比例的输出)，并且将结果添加到正斜坡的振荡器增益归一化因子β的初始估计值或将其从初始振荡器增益归一化因子β中减去负斜坡。得到的振荡器增益归一化因子β可以收敛于对应于在产生的斜坡的频率范围内振荡器的实际增益的平均值的值。
本文公开的方法和装置可有利地产生用于各种斜坡轮廓的快速沉降斜坡，例如锯齿斜坡或三角斜坡。各种斜坡轮廓可具有各种斜率和/或带宽和/或起始频率。本文公开的方法可以在相对大的带宽下提供快速稳定斜坡。
图1是根据实施例的数字锁相环(DPLL)100的示意性框图。所示的DPLL包括求和器102、累加器104、数字环路滤波器(DLF)106、数控振荡器(DCO)108、时间-数字转换器(TDC)/计数器110和微分块112。DLF 106应用预测的相位误差的指示，以将作为振荡器调谐字OTW提供的频率斜坡的稳定时间减少到DCO 108。
在加法器102的输入端提供频率命令字FCW。频率命令字FCW提供DPLL 100用来产生具有输出频率fout的输出信号的数字数据。
DPLL 100可以是包括TDC/计数器110的II型DPLL。TDC/计数器110可以将输出相位以弧度转换为归一化为DCO 108时钟周期的十进制数。因此，所示的TDC/计数器110被标记为1/2π以表示这种传递函数。然后，通过微分块112在数字域中对该输出归一化相位进行微分，以产生用于相位检测器的数字化输出频率。如图1所示，相位检测器可以由加法器102和累加器104实现。
TDC/计数器110和微分块112可以表示DPLL 100中的***级返回路径并对其进行建模。区分块112的输出被提供给加法器102。加法器102可以从数字域中的频率命令字FCW减去微分块112的输出以提供差Δf。差值Δf可以应用于累加器104。在图1的DPLL 100中，加法器102和累加器104是在数字域中实现的相位检测器。
在图1中，累加器104的输出表示相位误差Φ斜坡。当DPLL 100处于产生斜坡信号的过程中时，相位误差可以具有可以是恒定的非零值。图1的相位误差Φ斜坡可以表示相位误差，而DPLL 100在频域中产生作为时间的函数的斜坡信号。相位误差Φ斜坡可以由DPLL 100中的数字字表示。
相位误差Φ斜坡被提供给DLF 106的输入。DLF 106执行数字滤波操作以提供振荡器调谐字OTW。振荡器调谐字OTW被提供给DCO 108的输入端，DCO 108又提供具有输出频率fout的输出信号。DLF 106可以是可编程的。DPLL的目标是将输出频率fout锁定到频率命令字FCW，使得频率误差Δf减小到零或几乎为零。
如图1所示，DPLL 100的输入端接收频率命令字FCW。频率命令字FCW是DPLL 100的输入，DPLL 100的输出时钟信号从DPLL 100产生。可以从频率命令字FCW中减去微分块112的输出以提供频率误差Δf，其被积分以产生相位误差Φ斜坡。在由数字环路滤波器DLF 106滤波之后，相位误差Φ斜坡控制DCO 108以产生期望的输出频率fout。输出频率fout的表达式可以根据参考时钟频率fref由等式1给出。
fout＝FCW·fref   等式1
当频率命令字FCW是具有急剧或快速转换的信号的数字表示时，由于***响应时间可能存在瞬态恢复时间。这里讨论的DLF 106的特征可以在频率命令字FCW中的快速转换之后补偿OTW的不准确性。
图2A示出了可由DPLL 100产生的示例性锯齿波形的频率对时间的曲线图。如图2A所示，锯齿波形是周期性的，具有周期TMOD。每个锯齿形斜坡具有斜坡部分202和尖锐过渡部分204。锯齿斜坡的斜坡部分202可以通过周期性分段线性关系确定0到tr1之间的时间。
尖锐过渡部分204代表锯齿形斜坡的一部分，其中锯齿从其最大频率fmax重置到其最小频率fmin。尖锐过渡204显示在时间tr1和tr2处发生，其在时间上被时间段TMOD分开。如图2A所示，信号带宽BW是最大频率fmax和最小频率fmin之差。在锯齿波斜坡复位的时间tr1和tr2处，在DPLL处于瞬态时可能发生大的频率误差Δf。
该瞬态持续时间可以是啁啾持续时间的重要部分，同时产生用于范围多普勒分析的快速斜坡。如本文所教导的，包括减少瞬态误差的DLF 106的DPLL 100可以改善稳定时间。此外，本文的教导可以应用于其他线性调频波形，包括包括类似于图2A的快速过渡部分204的快速过渡部分的线性调频波形。虽然图2A示出了具有频率增加的斜坡的锯齿波斜坡信号，但是本文所讨论的任何合适的原理和优点可以应用于锯齿波斜坡信号，该锯齿波斜坡信号频率降低然后具有急剧转变。尽管图2A示出了示例性锯齿波斜坡的曲线图，但是本文的教导可以应用于其他周期性频率信号或波形的生成，其中存在斜坡部分，例如斜坡部分202，但是斜坡部分在已知的带宽BW上线性地增大或减小。
图2B示出了可由DPLL 100产生的示例性三角形斜坡的频率对时间的曲线图。如图2B所示，三角形斜坡是周期性的，具有时间TMOD，其中三角形斜坡具有正或负斜率。三角形斜坡的每个周期包括正斜坡部分212和负斜坡部分214。这些斜坡部分可由周期性分段线性函数表示。
当DPLL锁定到三角形斜坡改变符号(例如，从负到正或从从到负)的输入斜坡时，可以发生相对大的频率误差，从而转变瞬态。该瞬态持续时间可以是啁啾持续时间的重要部分，同时产生例如在多普勒分析范围中使用的快速斜坡。作为一个示例，稳定时间可以是大约4到5微秒，其中在某些情况下啁啾大约是10微秒，其中DPLL不包括补偿以减少稳定时间。因此，在这种情况下，稳定时间可占斜坡周期的约40％至50％。如本文所公开的，包括减少瞬态误差的DLF 106的DPLL 100可以改善稳定时间。
这里讨论的原理和优点可以应用于任何合适的斜坡的产生，其可以包括具有与图2A或图2B中所示不同的波形的斜坡信号。这种斜坡信号可以在一系列啁啾中具有两个或更多个不同的斜率，并且根据本文讨论的任何合适的原理和优点，可以减少不同斜率之间的过渡的稳定时间。对于每个不同的斜率，相位误差Φ斜坡应该具有不同的值。
图3示出了对应于具有相对大的稳定时间误差的测量锯齿斜面的两条曲线的频率误差Δf作为时间函数的曲线图。如图3所示，在某些情况下，稳定时间误差的持续时间约为7微秒，其中DPLL不包括补偿以减少稳定时间。相对长的稳定时间可以限制所生成的斜坡的有效持续时间。
当PLL配置为II型模式(一种常用于产生斜坡的模式)时，PLL容易出现图3所示的稳定时间误差。当II型PLL锁定到单个频率时，其相位误差可以接近零附近的稳态值。另一方面，当锁定到锯齿波或类似的频率斜坡信号时，相位误差Φ斜坡可以达到恒定的非零稳态值，该值是几个参数的函数，包括产生的斜坡的斜率和环路滤波器系数。例如，相位误差Φ斜坡可以是斜坡斜率AHz/s和环路滤波器的比例积分(PI)滤波器的积分系数ρ的函数。因此，斜坡的陡度和/或斜率以及DPLL类型(例如，类型II)和环路滤波器的属性可以是确定DPLL如何锁定到相位误差Φ斜坡的稳态值的因素。相位误差Φ斜坡可由公式2表示，其中A是以Hz/s为单位的斜坡斜率，ρ是DLF的PI滤波器的积分系数，fREF是DPLL接收的参考频率，kv是振荡器增益，
Figure BDA0002011123420000101
是估计的振荡器增益。
Figure BDA0002011123420000102
在图3中观察到的相对大的稳定时间可以是DPLL试图从初始值零开始获取稳态相位误差Φ斜坡的结果。如等式2所示，相位误差Φ斜坡可以是斜坡斜率A、参考频率fREF和积分系数ρ的函数，条件是精确估计振荡器增益。这表明通过估计相位误差并将预测的相位误差添加到PI滤波器中的积分器，可以大大减少稳定时间。
图4A示出了根据实施例的包括DLF 401的DPLL的一部分400的示意性框图。DLF401是图1的DLF 106的示例。因此，DLF 401可以例如在图1的DPLL 100中实现。图示的DLF401从相位检测器402接收相位误差Φ斜坡，并产生用于DCO的振荡器调谐字OTW，例如图1的DCO 108。图示的DLF 401包括缩放电路410；第一比例路径，包括第一比例块411和数字存储元件412；第二比例路径，包括第二比例块414；积分路径，包括积分系数块415、调节电路416、积分器417和数字存储元件418；和组合电路420。
缩放电路410被配置为通过振荡器增益归一化因子β来缩放相位误差Φ斜坡。这可以减少和/或消除振荡器增益kv对DPLL的传递函数的影响。振荡器增益归一化因子β是振荡器增益的指示。
如图所示，DLF 401的第一比例路径被配置为接收相位检测器402的缩放输出。第一比例路径仅在获取时段期间可以是活动的并且一旦DPLL被锁定，其输出
Figure BDA0002011123420000111
可以被冻结。第一比例块411和数字存储元件412连接在相位检测器402和组合电路420之间，以作为具有比例系数α1的比例滤波器路径操作。如图4A所示，比例块411接收相位误差的比例并将其乘以比例系数α1。数字存储元件412由控制信号精细2acq控制，以向组合电路420提供第一输出
Figure BDA0002011123420000112
数字存储元件412可以是一组触发器。数字存储元件412可以基于控制信号精细2acq对第一比例块411的输出进行采样。在某些实施例中，可以在没有比例块411和数字存储器元件412的情况下实现根据本文讨论的任何合适的原理和优点的DLF。
如图4A所示，DLF 401的第二比例路径被配置为接收相位检测器402的缩放输出。如图所示，第二比例块414连接在相位检测器402和组合电路420之间以作为比例系数α2的比例滤波器路径运行。第二比例块414接收缩放的相位误差并将其乘以比例系数α2以产生第二输出
Figure BDA0002011123420000113
第二输出
Figure BDA0002011123420000114
由第二比例块414提供给组合电路420。
DLF 401的积分路径可以接收预测的相位误差Φp_est和相位检测器402的缩放输出。积分系数块415和积分器417连接在相位检测器402和组合电路420之间以作为具有积分系数ρ的积分滤波器路径运行。如图4A所示，缩放的相位误差由积分系数块415接收并乘以积分系数ρ。
所示的积分路径还包括在积分系数块415和积分器417之间的信号路径中的调节电路416。调节电路416可以基于预测的相位误差Φp_est调整由积分块415提供的输出。例如，调节电路416可以是加法器，其被配置为将预测的相位误差Φp_est加到由积分块415提供的输出。预测的相位误差Φp_est是偏移信号，其导致由DPLL产生的斜坡的稳定时间减小。预测的相位误差Φp_est可以在啁啾开始时或附近应用于调节电路。例如，可以响应于断言的线性调频开始信号而应用预测的相位误差Φp_est。
调节电路416的输出由积分器417积分，以产生积分输出OTW1。积分器417可以称为累加器。积分器417可以执行积分功能或任何等效功能。积分器417可以在斜坡脉冲串开始时复位。重置可以响应于啁啾结束信号啁啾_结束。集成输出OTW1被提供给组合电路420。可以在啁啾开始处或附近使用数字存储元件418对集成输出OTW1进行采样。该采样可响应于斜坡启动信号斜坡_开始。数字存储元件418可以向梳理电路420提供初始积分输出OTW1开始。数字存储元件418可以是触发器或任何其它合适的数字存储元件。
组合电路420可以从第一比例路径、第二比例路径和积分路径接收输出信号。组合电路420可以组合这些信号以产生用于数控振荡器的振荡器调谐字(OTW)。例如，组合电路420可以添加所示信号。组合电路420可以执行任何合适的操作以组合DLF 401的各种路径的输出，例如加法和/或减法。
一旦DPLL获得锁定，第一输出
Figure BDA0002011123420000121
可以由数字存储元件412保持固定，并且第二比例路径和积分路径可以用作比例积分(PI)滤波器来过滤相位误差Φ斜坡。忽略预测的相位误差Φp_est，在该操作模式期间，由DLF 401在梳状电路420的输出处产生的振荡器调谐字OTW的一部分可以由等式3表示，其中
Figure BDA0002011123420000122
是归一化因子，以减少和/或消除振荡器增益kv对环路传递函数的影响。归一化因子
Figure BDA0002011123420000123
可以由等式4表示。
Figure BDA0002011123420000124
Figure BDA0002011123420000131
当锁定到单个频率时，相位检测器402输出的相位误差Φ斜坡可以在0附近漂移。因此，在啁啾开始时的输出调谐字OTW可以由等式5表示。
Figure BDA0002011123420000135
当DPLL频率斜坡变化时，相位检测器402的输出可以提供具有基本恒定的非零值的相位误差Φ斜坡。在DLF 401的PI滤波器的输入处的该非零相位误差Φ斜坡(或其处理/缩放版本)可导致DLF 401的输出处的斜坡。恒定的积分导致斜坡。当DPLL斜坡时，图4A的积分器417的输入处的相位误差可以由等式6表示。
Figure BDA0002011123420000132
使用等式2，可以简化积分器417的输入处的相位误差，如等式7所示。
Figure BDA0002011123420000133
产生的斜坡的斜率可以表示为每个啁啾中的步数n步数和每个步骤ΔFCW上的FCW的偏差的函数，并且可以由等式8表示。
Figure BDA0002011123420000134
使用等式7中的等式8，图4A的积分器417的输入处的相位误差可以简化为等式9。
φ斜坡l＝ΔFCW*β   等式9
如果正确估计振荡器增益，则可以预先知道等式9右侧的两个参数。因此，可以估计当DPLL产生斜坡时PI滤波器的积分器417的输入并将其作为偏移Φp_est相加。偏移Φp_est是预测的相位误差的指示。如果估计的振荡器增益是准确的，则添加到积分器417的该偏移然后可以生成斜坡，使得相位检测器402的输出保持在大约零。在这种情况下，斜坡时的输出调谐字OTW可以由等式10表示。
Figure BDA0002011123420000142
在锯齿啁啾结束时，频率应该回弹到起始值。为此，可以在每个锯齿啁啾的末端重置PI滤波器中的积分器417。因此，输出调谐字OTW和因此DPLL频率可以基本上立即返回到起始值(参见等式3)。这可以显着改善所产生的斜坡的稳定时间。
参考图4A，DLF 401包含用于快速建立斜坡生成的特征。调节电路416可以将偏移Φp_est添加到积分系数块415的输出，并将积分系数块415的调整后的输出提供给积分417的输入。偏移Φp_est可以根据坡道的斜率更新。积分器417可以在锯齿啁啾结束时复位。即使斜坡曲线从一个啁啾变为下一个啁啾，这也可以产生快速稳定斜坡。
图4B和4C示出了DPLL的内部节点的仿真图，其包括DLF 401和没有调节电路416的相应DPLL。这些仿真图示出了包括DLF 401的DPLL中的快速建立斜坡生成。模拟设置为产生三角形啁啾，然后是锯齿啁啾。用于(1)具有DLF 401(虚线)的DPLL和(2)没有调节电路416(实线)的相应DPLL的相位检测器的输出被绘制在图4B的第一行中。当在DPLL中包括没有调节电路416的配置时，环路可以获取保持斜坡的相位误差Φ斜坡。这需要有限的时间(例如，在该模拟中约10μs)来获得该值。DLF的积分器的输入在图4B的第二行中示出，其在这种情况下跟随相位检测器的输出。利用图4A的配置，正确估计可以维持斜坡的PI滤波器的积分器处的输入(参见图4B中的第二行的虚线)并添加。这可以确保相位检测器输出不偏离其初始值零，这可以导致具有相对小的稳定时间的斜坡生成引擎。
图4C示出了在该模拟中产生的输出频率和相应的频率误差，其中(1)具有DLF 401的DPLL(虚线)和(2)没有调节电路416的相应DPLL(实线)。这些图表明图4A的DLF 401可以导致相对于其他DLF的稳定时间减少。例如，曲线图表明建立时间从大约10μs减小到小于1μs。
偏移Φp_est可以应用在PLL的相位检测器的输出和PLL的环路滤波器的积分器的输入之间的各个节点处，以使得斜坡信号的稳定时间减小。图5A、5B和5C示出了布置成产生快速稳定斜坡的示例环路滤波器。本文讨论的任何合适的原理和优点可以应用于任何图5A、5B和/或5C的环路滤波器。而且，图4A、5A、5B和/或5C的任何合适的特征组合可以一起实施。
图5A示出了根据实施例的包括DLF 431的DPLL的部分430的示意性框图。DLF 431是图1的DLF 106的示例。DLF 431类似于图4A的DLF 401，除了DLF 431包括在相位检测器402的输出和缩放电路410的输入之间的调节电路416之外。可以相对于图4A的DLF 401中的偏移Φp_est来缩放DLF 431的偏移Φp_est。
例如，DLF 401的偏移Φp_est可以通过相对于DLF 431中的Φp_est的振荡器增益归一化因子β来缩放。这可以解释由缩放的调节电路416的输出。第一比例块411、第二比例块414和积分系数块415的增益可以在DLF 431中相对于DLF 401缩放，以考虑在DLF 431中的缩放电路410缩放之前应用的偏移Φp_est。
作为另一示例，DLF 401的偏移Φp_est可以通过相对于DLF 431中的Φp_sett的振荡器增益归一化因子β和通过积分系数块415的积分系数ρ来缩放。考虑由缩放电路410和积分系数块415缩放的调节电路416的输出。第一比例块411和第二比例块414的增益可以在DLF431中相对于DLF401缩放，以考虑在DLF 431中的缩放电路410缩放之前应用的偏移Φp_est。
图5B示出了根据实施例的包括DLF 441的DPLL的一部分440的示意性框图。DLF441是图1的DLF 106的另一示例。DLF 441类似于图5A的DLF 431，除了DLF 441包括在缩放电路410的输出和DLF 441的所示的整数和比例路径之间的调节电路416。DLF 441的偏移Φp_esr可以相对于图4A的DLF 401中的偏移Φp_est缩放。例如，DLF 401的偏移Φp_est可以通过相对于DLF 431中的Φp_esr的积分系数块415的积分系数ρ来缩放。在一些情况下，DLF 441的积分系数ρ可以相对于DLF 401的积分系数ρ缩放。第一比例块411和第二比例块414的增益可以在DLF 441中相对于DLF401缩放，以考虑将偏移Φp_est应用于调节电路416，调节电路416具有提供给DLF 411的第一和第二比例路径的输出。
图5C示出了根据实施例的包括DLF 451的DPLL的一部分450的示意性框图。DLF451是图1的DLF 106的另一示例。在DLF 451中，可以经由专用积分路径来应用偏移Φp_est。DLF 451类似于图4A的DLF 401，除了DLF 451包括第二积分路径并且组合电路454包括来自第二积分路径的附加输入。如图所示，第二积分路径包括第二积分器453。偏移Φp_est可以由第二积分器453积分。由第二积分器453提供的输出信号可以提供给组合电路454。
如上所述，当在啁啾的频率范围内精确地确定DPLL的振荡器的增益kv的指示时，可以准确地估计预测的相位误差。本公开提供了确定振荡器增益kv的指示符的方法。这些方法包括弓形校准和背景校准。
在图4B和4C的模拟图中，在DCO的模型中使用理想的振荡器增益，并且估计的增益
Figure BDA0002011123420000161
等于实际增益kv。这导致Φ斜坡l的准确估计，因此，稳定时间很短。但是，估计振荡器增益的误差应导致稳定时间增加。振荡器增益kv(或振荡器增益kv的任何其他指示符，例如归一化因子β)可以通过测量FCW中受控变化的精细码的变化来估计。或者，振荡器增益kv可以通过重新配置用于频率测量的环路来测量精细码中受控变化的FCW的变化来估计，例如，如2016年10月3日提交的美国专利申请No.15/284,374所述，其公开内容通过引用整体并入本文。可以在每个啁啾脉冲串的开始处运行一次校准，以测量要产生的啁啾的开始和结束频率处的增益。例如，可以通过在这些值之间进行线性插值来导出中频的增益归一化因子β。在该分析中，假设β随着产生的斜坡的频率线性变化。
图6示出了根据一个实施例的DPLL的一部分600的示意性框图，该DPLL包括环路滤波器401和相位误差电路601。所示的相位误差电路601包括振荡器增益估计电路602和缩放电路604。振荡器增益估计电路602可以为给定的精细码生成估计的增益归一化项βest。振荡器增益估计电路602是如图所示的弓形校准电路。振荡器增益估计电路602可以存储所生成的频率斜坡的任一端的归一化因子β的值和来自一次校准的斜坡的开始和结束频率的相应的振荡器调谐字。在斜坡产生期间，振荡器增益估计电路602可以读取振荡器调谐字的当前值并产生增益归一化因子β的对应值。这可以生成增益归一化因子β的准确估计。缩放电路604可以将增益归一化因子β乘以斜坡偏差斜坡DEV，以产生积分器416的输入处的相位误差的估计，例如，根据等式9。
现在将讨论为固定的ΔFCW产生增益归一化项β的校准程序。可以使用振荡器增益估计电路602来执行校准例程。校准例程可以在任何合适的输出频率fout下测量归一化因子
Figure BDA0002011123420000171
(参见等式4)，如下所述。在生成斜坡信号之前，可以执行下面概述的校准程序。振荡器增益kv可随温度变化。因此，在一些情况下，可以执行下面概述的程序以更新估计的增益以反映温度的变化。例如，例程可以在啁啾之间实现。
通过设置相应的FCW1可以将PLL锁定到频率fout1，并且可以在PLL锁定后存储产生该频率的精细码精细1。公式11表明频率fout1可以是精细码精细1和振荡器增益kv的乘积。
Figure BDA0002011123420000172
然后可以将FCW增加相对较小的值(例如，0.5LSB)，并将PLL锁定到该频率。锁定PLL后，可以存储新的精细代码精细2。等式12示出频率fout2可以是精细码精细2和振荡器增益kv的乘积。
Figure BDA0002011123420000173
通过从等式12的项中减去来自等式11的项，可以导出等式13和/或等式14。
(0.5*fREF)＝(精细2-精细1)*kv   等式13
Figure BDA0002011123420000181
因此，可以在所生成的频率斜坡的任一端估计振荡器增益归一化因子β。这些归一化因子可以表示为β顶部和β底部。平均βav可以从等式15获得。
Figure BDA0002011123420000182
一旦知道所生成的斜坡的频率的任一端的归一化因子，对应于每个精细码的估计的β项可以由等式16表示。
Figure BDA0002011123420000183
一次校准可以测量和存储输入β顶部、β底部、精细顶部、精细底部和βav。一旦知道了这些值，就可以计算PLL的正常操作的校正项，例如，使用等式16。
现在将讨论用于为固定的Δ精细生成增益归一化项β的校准例程。在该校准例程中，可以重新配置DPLL以从固定振荡器调谐字OTW输入测量频率命令字FCW。下面讨论的图7A和7B示出了可以在这种校准例程中使用的可重新配置的DPLL 700。下面概述了在任何输出频率fout下测量归一化因子
Figure BDA0002011123420000184
的校准程序。
通过设置相应的FCW1可以将PLL锁定到频率fout1，并且在锁定PLL之后存储产生该频率的精细代码精细1。输出频率fout1可以用等式17表示。
Figure BDA0002011123420000185
精细代码可以增加相对较小的值，例如4个代码，并且重新配置的PLL被锁定以获得FCW的变化。在PLL被重新配置模式锁定后，存储FCW的这种变化。等式18代表了这种变化。
Figure BDA0002011123420000192
从等式18中减去等式17得到等式19或等式20。
(ΔFCW*fREF)＝4kv   等式19
Figure BDA0002011123420000191
因此，可以在所生成的频率斜坡-β顶部和β底部的两端估计振荡器增益归一化因子β。一旦知道了这些值，就可以计算校正项，例如，使用等式16。
图7A示出了可重新配置的DPLL 700的示意性框图。图7B示出了测试模式中DPLL700的功能等效物的示意性框图。DPLL 700包括加法器102、累加器104、DLF 106、DCO 108和TDC/计数器110、以及微分块112。DPLL 700还包括组合电路701、第一多路复用器702和第二多路复用器703，使得能够重新配置DPLL 700。DPLL 700可以至少在正常模式和测试模式下工作。在正常模式中，DPLL 700可以像图1的DPLL 100那样操作。可以将模式选择信号MODE提供给第一多路复用器702和第二多路复用器703。模式信号MODE切换可以使DPLL 700在正常模式和测试模式之间切换。
在测试模式中，DPLL 700可以如图7B所示起作用。DPLL 700可以接收测试OTW，其可以在测试模式中作为OTW提供给DCO 108。DCO 108在测试模式下基于测试OTW输出输出信号fout。振荡输出信号被提供给TDC/计数器307，TDC/计数器307不是在测试模式下到振荡器108的闭合反馈回路的一部分。加法器102从输出频率FCWOUT的指示中减去微分块112的输出。在测试模式中将输出频率FCWOUT的指示提供给加法器102，从而产生用于测试模式的误差信号。误差信号被提供给DLF 106，DLF 106输出ΔFCW。可以使用组合电路701在符号上改变ΔFCW并将其添加到FCW(或从FCW中减去)以产生输出频率FCWOUT的指示。
上述计算振荡器增益的方法可涉及在生成斜坡信号之前计算振荡器增益的指示符。计算振荡器增益的其他方法可涉及在PLL产生斜坡信号时计算振荡器增益的指示符。下面描述计算可在后台运行的振荡器增益的方法。
对于图4A所示的***，振荡器增益归一化因子β的估计值的任何不准确性可以由DPLL补偿，导致相位误差Φ斜坡偏离零。这表明相位检测器输出提供了估计的振荡器增益的不准确性的度量，因此可用于校正估计的振荡器增益。当估计的增益归一化因子
Figure BDA0002011123420000201
被低估时，相位误差和斜坡斜率A应该具有相同的符号。该信息可用于生成估计增益归一化因子
Figure BDA0002011123420000202
的校正项。类似的信息情况用于生成当振荡器增益归一化因子β被高估时的校正项。实现对振荡器增益指示符的估计的调整的校正环路可以在后台运行并且可以不干扰PLL的正常操作。一旦估计的振荡器增益指示(例如，归一化因子)接近实际值，相位误差Φ斜坡的估计应该是准确的。这应该导致较小的稳定时间。由于误差应与斜坡曲线无关，因此一旦估算出正确的振荡器增益，即使斜坡曲线发生变化，后续啁啾的稳定时间也应保持较小。
图8是根据一个实施例的包括相位误差电路801的DPLL的部分800的示意性框图。图示的相位误差电路801包括振荡器增益估计电路802，其可以接收DLF的PI滤波器的比例部分的输出信号。所示的振荡器增益估计电路包括比例块803、积分器804和调节电路805。比例块803可以将PI滤波器的比例部分的输出信号乘以可编程增益常数αβcal。来自比例块803的输出信号可以由积分器804积分，以产生振荡器增益指示符的校正项。调节电路805可以使用该校正项来调整振荡器增益的估计。例如，调节电路可以将校正项添加到振荡器增益的估计。调节电路805可以提供振荡器增益βest的更新估计。相位误差电路的定标电路806可以将振荡器增益βest的更新估计的输出信号乘以斜坡偏差斜坡dev，以产生积分器417的输入处的相位误差的估计。这可以基于等式9提供相位误差信号Φp_est。
尽管用类似于图4A的DLF 401的DLF示出了相位误差电路801，但是可以与任何其他合适的DLF相关联地实现根据参考图8讨论的任何原理和优点的相位误差电路。例如，具有图8中未示出的DLF 401的特征的DLF可以用相位误差电路801实现。作为另一个例子，根据图5A至5C的任何合适的原理和优点的DLF可以用相位误差电路801和/或类似的相位误差电路来实现。
虽然相位误差电路801被示为从图8中的框415接收输出信号，但是相位误差电路可以替代地或另外地从DLF接收不同的信号。例如，相位误差电路可以从相位检测器402接收输出信号，这样相位误差电路可以相应地缩放该输出信号和/或相对于图8所示的电路调节可编程增益常数αβcal。另一个例子，相位误差电路可以从缩放电路410接收输出信号，这样相位误差电路可以相应地缩放该输出信号和/或相对于图8所示的电路调节可编程增益常数αBcal。
图9示出了使用测量的振荡器增益kv和用于振荡器增益归一化因子β估计的闭环校准，具有和不具有本文公开的DLF的特征的DPLL的相位误差和PI滤波器积分器输入的模拟图。图9表明Φ斜坡l的估计在开始时是不准确的。当估计的振荡器增益归一化因子βest接近准确值时，Φ斜坡l的估计也接近准确值，因此稳定时间改善。
图10示出了使用测量的振荡器增益kv和用于振荡器增益归一化因子β估计的闭环校准，具有和不具有快速建立改善的频率和频率误差的模拟图。图10显示稳定时间很短，与使用如图4C所示的理想振荡器增益时所达到的相似。
公开了显着减少由PLL产生的斜坡的稳定时间的方法、电路和***。本文公开的对稳定时间的改进可适用于任何合适的斜坡轮廓，包括三角形斜坡、锯齿形斜坡和具有两个或更多斜坡的斜坡。这些改进可以通过宽带斜坡实现。可以通过估计相位误差来维持斜坡并将估计的相位误差作为PLL中的偏移量来实现快速建立时间，从而减轻环路获取相位误差以维持斜坡。由于相位误差的估计可以是振荡器增益的函数，因此描述了准确估计振荡器增益的例程。这样的程序包括一次性弓形校准程序和闭环背景校准环路，以准确地估计振荡器增益。提供了生成的锯齿形斜坡的模拟和测量结果，表明对于所有情况，稳定时间可以从10μs提高到小于2μs。
这里讨论的任何原理和优点可以应用于其他***、电路和方法，而不仅仅是上述***、电路和方法。一些实施例可包括本文阐述的特征和/或优点的子集。可以组合上述各种实施例的元件和操作以提供进一步的实施例。这里讨论的方法的动作可以适当地以任何顺序执行。此外，这里讨论的方法的动作可以适当地串行或并行地执行。虽然以特定布置示出了电路，但是其他等效布置也是可能的。
上面描述的一些实施例提供了与DPLL有关的示例。然而，实施例的任何合适的原理和优点可以适当地应用于电荷泵PLL。更一般地，本文所讨论的任何原理和优点可以结合可以从本文的任何教导中受益的任何其他***、装置或方法来实现。例如，这里讨论的任何原理和优点可以结合任何需要减少斜坡信号的稳定时间的设备来实现。
本公开的各方面可以在各种电子设备中实现。例如，根据本文所讨论的任何原理和优点实现的一个或多个DPLL可以包括在各种电子设备中。电子设备的示例可以包括但不限于雷达***、雷达检测器、消费电子产品、诸如半导体管芯和/或封装模块的消费电子产品的部件、电子测试设备、无线通信设备、医疗设备和/或医疗***、工业电子***、诸如汽车电子***的车载电子***等。电子设备的示例还可以包括通信网络。消费电子产品可包括但不限于智能手机、笔记本电脑、平板电脑、智能手表或耳机等可穿戴计算设备、汽车、摄像机、相机、数码相机、便携式存储芯片、洗衣机、烘干机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能***设备等。此外，电子设备可包括未完成的产品。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”、“含有”、“具有”等应以包含性的意义解释，而不是排他性的或详尽的意思；也就是说，在“包括但不限于”的意义上。这里通常使用的词语“耦合”或“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。因此，尽管图中所示的各种示意图描绘了元件和组件的示例性布置，但是在实际实施例中可以存在附加的中间元件、装置、特征或组件(假设所描绘的电路的功能不会受到不利影响)。另外，当在本申请中使用时，词语“此处”、“上方”、“下方”和类似含义的词语应当指代本申请的整体而不是指本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的某些实施例的详细描述中的词语也可以分别包括复数或单数。关于两个或更多个项目的列表的“或”一词旨在涵盖对该词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。本文提供的所有数值或距离旨在包括测量误差内的类似值。
虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖设备、***和方法可以以各种其他形式体现。此外，在不脱离本公开的精神的情况下，可以对这里描述的方法和***的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims (20)

1.一种具有快速建立斜坡生成的锁相环，所述锁相环包括：
相位检测器，包括输出；和
环路滤波器，包括积分器和耦合到所述相位检测器的输出的输入，所述环路滤波器被配置为提供斜坡信号；
其中所述锁相环被配置为施加表示预测相位误差的偏移信号以调节提供给所述积分器的输入信号，从而使所述斜坡信号的稳定时间减小。
2.权利要求1所述的锁相环，其中所述锁相环被配置为在所述相位检测器的输出和所述积分器的输入之间施加所述偏移信号。
3.权利要求1所述的锁相环，还包括：
振荡器，包括耦合到所述环路滤波器的输出的输入；和
相位误差电路，被配置为基于(i)所述斜坡信号的斜率的变化和(ii)所述振荡器的增益的指示来计算所述偏移信号。
4.权利要求3所述的锁相环，还包括振荡器增益估计电路，被配置为向所述相位误差电路提供所述振荡器的增益的指示。
5.权利要求4所述的锁相环，其中所述振荡器增益估计电路包括校正环路，该校正环路被配置为基于所述相位检测器的输出处的输出信号来产生所述振荡器的增益的指示。
6.权利要求4所述的锁相环，其中所述振荡器增益估计电路被配置为基于响应于改变施加到所述锁相环的信号而改变的锁相环的参数的测量来计算所述振荡器的增益的指示。
7.权利要求1所述的锁相环，还包括调节电路，该调节电路包括配置为接收所述偏移信号的输入和电连接到所述积分器的输出。
8.权利要求1所述的锁相环，其中所述锁相环是II型锁相环。
9.权利要求1所述的锁相环，还包括：
数控振荡器，其中所述斜坡信号代表所述数控振荡器的振荡器调谐字；和
时间-数字转换器，耦合在所述数控振荡器的输出和所述相位检测器的输入之间的反馈路径中。
10.权利要求1所述的锁相环，其中所述斜坡信号的稳定时间小于1微秒。
11.权利要求1所述的锁相环，其中所述偏移信号具有使提供给所述环路滤波器的相位检测器的输出信号保持在大约零的同时所述环路滤波器产生斜坡信号的值。
12.一种在锁相环中使用快速建立时间来产生斜坡信号的方法，该方法包括：
施加表示预测相位误差的偏移信号来调节提供给所述锁相环的环路滤波器的积分器的输入信号；和
在所述锁相环的环路滤波器的输出端产生斜坡信号，其中施加偏移信号使所述斜坡信号的稳定时间减小。
13.权利要求12所述的方法，还包括：
计算所述锁相环的振荡器的增益的指示；和
基于所述锁相环的振荡器的增益的指示来产生偏移信号。
14.权利要求12所述的方法，还包括利用所述锁相环的数控振荡器来产生振荡信号，其中所述斜坡信号表示所述数控振荡器的振荡器调谐字。
15.权利要求14所述的方法，还包括通过包括时间-数字转换器的反馈路径从数控振荡器向相位检测器提供反馈。
16.权利要求14所述的方法，其中所述斜坡信号具有至少两个不同的斜率。
17.一种具有快速建立斜坡生成的锁相环，所述锁相环包括：
输入，被配置为接收随时间斜坡上升的频率命令字；
相位检测器，耦合到所述锁相环的输入，该相位检测器包括被配置为提供表示相位误差的输出信号的输出，其中所述输出信号基于所述频率命令字；
环路滤波器，包括耦合到所述相位检测器的输出的输入，所述环路滤波器被配置为产生斜坡信号，使得所述斜坡信号具有小于2微秒的稳定时间，其中所述斜坡信号具有至少两个不同的斜率；和
振荡器，耦合到所述环路滤波器，所述振荡器被配置为基于所述斜坡信号来产生振荡信号。
18.权利要求17所述的锁相环，其中所述环路滤波器包括积分器，并且所述锁相环被配置为施加偏移信号以调节提供给所述积分器的输入信号，从而使所述斜坡信号的稳定时间减小。
19.权利要求17所述的锁相环，还包括时间-数字转换器，耦合在所述振荡器的输出和所述相位检测器的输入之间的反馈路径中。
20.权利要求17所述的锁相环，其中所述锁相环被配置为使得提供给所述环路滤波器的相位检测器的输出信号保持在大约零同时所述环路滤波器产生斜坡信号。
CN201910246245.5A 2018-03-30 2019-03-29 使用锁相环来快速建立斜坡生成 Active CN110324038B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/942,119 US10931290B2 (en) 2018-03-30 2018-03-30 Fast settling ramp generation using phase-locked loop
US15/942,119 2018-03-30

Publications (2)

Publication Number Publication Date
CN110324038A CN110324038A (zh) 2019-10-11
CN110324038B true CN110324038B (zh) 2023-04-28

Family

ID=67910105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910246245.5A Active CN110324038B (zh) 2018-03-30 2019-03-29 使用锁相环来快速建立斜坡生成

Country Status (4)

Country Link
US (1) US10931290B2 (zh)
JP (2) JP6960955B2 (zh)
CN (1) CN110324038B (zh)
DE (1) DE102019106333A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10659057B2 (en) * 2017-08-23 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Compensation technique for the nonlinear behavior of digitally-controlled oscillator (DCO) gain
JP6540787B1 (ja) * 2017-12-28 2019-07-10 横河電機株式会社 装置、方法、およびプログラム
KR20220014991A (ko) * 2020-07-30 2022-02-08 주식회사 엘엑스세미콘 올-디지털 위상 고정 루프에서의 디지털 루프 필터
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104836576A (zh) * 2015-04-30 2015-08-12 华南理工大学 一种改进高频畸变波形相位检测的锁相环

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605162B1 (fr) * 1986-10-08 1988-12-02 Cit Alcatel Procede et dispositif d'aide a l'acquisition d'une boucle a verrouillage de phase
JPH05152947A (ja) 1991-11-29 1993-06-18 Nec Corp 位相同期回路
US6429693B1 (en) 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
GB0323936D0 (en) * 2003-10-11 2003-11-12 Zarlink Semiconductor Inc Digital phase locked loop with selectable normal or fast-locking capability
US7277518B2 (en) 2003-11-20 2007-10-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-jitter charge-pump phase-locked loop
US7369002B2 (en) * 2005-07-28 2008-05-06 Zarlink Semiconductor, Inc. Phase locked loop fast lock method
US7498890B2 (en) * 2005-10-19 2009-03-03 Texas Instruments Incorporated Continuous reversible gear shifting mechanism
DE102005056033A1 (de) 2005-11-24 2007-06-06 Atmel Germany Gmbh Phasenregelkreis
EP2237418B1 (en) 2009-04-03 2017-10-04 Nxp B.V. Frequency synthesiser
JP5317851B2 (ja) 2009-06-26 2013-10-16 新日本無線株式会社 周波数掃引回路
US8154356B2 (en) 2009-12-19 2012-04-10 Infineon Technologies Ag Oscillator with capacitance array
US8638139B2 (en) 2010-09-10 2014-01-28 Analog Devices, Inc. Phase locked loop (PLL) based frequency sweep generator
JP5606400B2 (ja) 2011-06-16 2014-10-15 株式会社東芝 信号生成回路、レーダー装置
US9014653B2 (en) 2012-09-16 2015-04-21 Technische Universiteit Delft High-IF superheterodyne receiver incorporating high-Q complex band pass filter
US8901974B2 (en) 2013-01-30 2014-12-02 Texas Instruments Deutschland Gmbh Phase locked loop and method for operating the same
US8786341B1 (en) 2013-03-15 2014-07-22 Silicon Laboratories Inc. Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes
EP2930847A1 (en) 2014-04-08 2015-10-14 Dialog Semiconductor B.V. Fast settling phase locked loop (pll) with optimum spur reduction
JP6331918B2 (ja) 2014-09-19 2018-05-30 三菱電機株式会社 位相同期回路
KR20160089750A (ko) 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
EP3096460B1 (en) * 2015-05-20 2019-11-06 Nxp B.V. Phase locked loop with lock detector
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
US10340926B2 (en) 2016-10-03 2019-07-02 Analog Devices Global Fast settling sawtooth ramp generation in a phase-locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104836576A (zh) * 2015-04-30 2015-08-12 华南理工大学 一种改进高频畸变波形相位检测的锁相环

Also Published As

Publication number Publication date
US20190305785A1 (en) 2019-10-03
JP2019186928A (ja) 2019-10-24
JP2021176234A (ja) 2021-11-04
DE102019106333A1 (de) 2019-10-02
JP6960955B2 (ja) 2021-11-05
US10931290B2 (en) 2021-02-23
CN110324038A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN110324038B (zh) 使用锁相环来快速建立斜坡生成
CN107896109B (zh) 锁相回路以及在锁相回路中产生锯齿波信号的方法
CN107026646B (zh) 数字锁相环
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
US9007109B2 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
CN107896106B (zh) 频率合成***、锁相回路和调节数字锁相回路相位的方法
US9244485B1 (en) High frequency oscillator with spread spectrum clock generation
EP3758234A1 (en) All digital phase locked loop (adpll) with frequency locked loop
JP5205427B2 (ja) 局部発振器
JP2007526700A (ja) 分数周波数シンセサイザ
WO2016032665A1 (en) Foreground and background bandwidth calibration techniques for phase-locked loops
US9385732B2 (en) Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency
Roshan et al. 11.1 Dual-MEMS-resonator temperature-to-digital converter with 40 K resolution and FOM of 0.12 pJK2
CN108667455B (zh) 具有通过未修整振荡器提供的参考信号的锁定环电路
US11231741B1 (en) Systems and methods for generating clock signals
US10944409B2 (en) Phase-locked loop and method for the same
JP6615418B2 (ja) Ｐｌｌ回路
JPH10322198A (ja) フェーズロックドループ回路
CN113868988B (zh) 一种毫米波锁相环环路的行为级建模方法
EP2806563A1 (en) Phase lock detection in fractional-Q digital PLL
Nanda A novel error detection strategy for a low power low noise all-digital phase-locked loop
US20140152359A1 (en) Locked loop circuits and methods
RU144228U1 (ru) Устройство стабилизации частоты генераторов
JPH04368020A (ja) 周波数シンセサイザ
KR101007391B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220112

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

GR01 Patent grant
GR01 Patent grant