JP6686111B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6686111B2
JP6686111B2 JP2018221263A JP2018221263A JP6686111B2 JP 6686111 B2 JP6686111 B2 JP 6686111B2 JP 2018221263 A JP2018221263 A JP 2018221263A JP 2018221263 A JP2018221263 A JP 2018221263A JP 6686111 B2 JP6686111 B2 JP 6686111B2
Authority
JP
Japan
Prior art keywords
film
insulating film
transistor
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018221263A
Other languages
English (en)
Other versions
JP2019024145A (ja
Inventor
純一 肥塚
純一 肥塚
岡崎　健一
健一 岡崎
泰靖 保坂
泰靖 保坂
輝正 池山
輝正 池山
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019024145A publication Critical patent/JP2019024145A/ja
Application granted granted Critical
Publication of JP6686111B2 publication Critical patent/JP6686111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板などに形成されるトランジスタの多くはア
モルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコ
ンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応する
ことができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガ
ラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製し、表示装
置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示され
ている。
酸化物半導体において、水素の一部はドナーとなり、キャリアである電子を放出する。酸
化物半導体のキャリア濃度が高まると、ゲートに電圧を印加しなくてもトランジスタにチ
ャネルが形成されてしまう。即ち、しきい値電圧が負方向にシフトし、しきい値電圧の制
御が困難となる。
特許文献３には、酸化物半導体膜中に水素を添加すると、導電率が４から５桁程度高くな
ることが示されている。また、酸化物半導体膜に接する絶縁膜から酸化物半導体膜に、水
素が拡散していくことが示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００８−１４１１１９号公報
酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導
体装置を作製することを課題の一つとする。
絶縁表面を有する基板上に設けられたボトムゲート構造の逆スタガ型トランジスタを有す
る半導体装置において、ゲート電極層と酸化物半導体膜との間に、少なくとも第１のゲー
ト絶縁膜と第２のゲート絶縁膜を設け、４５０℃以上、好ましくは６５０℃以上の加熱処
理を行った後、酸化物半導体膜を形成する。
第１のゲート絶縁膜には、窒化物絶縁膜を用いることができる。例えば、窒化シリコン膜
、窒化酸化シリコン膜などが挙げられる。第１のゲート絶縁膜は単層構造でも積層構造で
もよい。第１のゲート絶縁膜の膜厚は、２０ｎｍ以上３５０ｎｍ以下とする。基板として
ガラス基板を用いる場合、第１のゲート絶縁膜は、ガラス基板に含まれる不純物の拡散を
防止するバリア膜として機能する。また、ゲート電極層の材料として銅などを用いる場合
、第１のゲート絶縁膜は銅元素の拡散を抑えるバリア膜として機能する。ただし、窒化物
絶縁膜は、水素元素を含んでおり、酸化物半導体膜成膜後の加熱処理などによって、窒化
物絶縁膜から水素元素が放出され、その水素元素が酸化物半導体膜へ拡散すると、その水
素元素が酸化物半導体膜中の酸素と結合し、Ｈ２Ｏなどとなって放出されて酸化物半導体
膜中の酸素欠損が生じ、トランジスタの電気特性の低下や変動を招く恐れがある。具体的
には、ノーマリーオンの電気特性を有するトランジスタとなってしまう恐れがある。
酸化物半導体膜の形成前に４５０℃以上、好ましくは６５０℃以上の加熱処理を行うこと
により、トランジスタの電気特性の低下や変動を招く要因となる水素元素の酸化物半導体
膜への拡散を低減することができるため、トランジスタに安定した電気特性を付与するこ
とが可能となる。
成膜直後の第１のゲート絶縁膜の膜中の水素濃度が少なくなるように成膜条件を調節する
ことが望ましい。また、成膜直後の第２のゲート絶縁膜の膜中の水素濃度も少なくなるよ
うに成膜条件を調節することが望ましい。また、第２のゲート絶縁膜の成膜後に４５０℃
以上、好ましくは６５０℃以上の加熱処理を行い、膜中から放出される水素ガス量を低減
させることが好ましい。
また、酸化物半導体膜を成膜する場合には、スパッタリングターゲットが多結晶、且つ、
相対密度（充填率）の高いものを用い、成膜時のスパッタリングターゲットは十分冷やし
て室温とし、被成膜基板の被成膜面は、室温以上に高め、成膜チャンバー内に水分や水素
がほとんどない雰囲気下で酸化物半導体膜の成膜を行うことが好ましい。
スパッタリングターゲットは高密度であるほど好ましい。スパッタリングターゲットの密
度が高いことで成膜される膜密度も高くできる。具体的には、ターゲットの相対密度（充
填率）は９０％以上１００％以下、好ましくは９５％以上、さらに好ましくは９９．９％
以上とする。なお、スパッタリングターゲットの相対密度とは、スパッタリングターゲッ
トの密度とスパッタリングターゲットと同一組成の材料の気孔のない状態における密度と
の比をいう。
また、成膜チャンバー内に残存する不純物を低減することも緻密な膜を得る上で重要であ
る。成膜チャンバー内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０
−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好ましく
は０．４Ｐａ以下とする。背圧を低くすることで成膜チャンバー内の不純物を低減する。
また、成膜チャンバー内に導入するガス、即ち、成膜時に用いるガス中の不純物を低減す
ることも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最
適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力
を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため
、緻密な膜を得やすくなる。
また、酸化物半導体膜の成膜前または成膜中には成膜チャンバー内の水分量などを監視（
モニター）するため、四重極形質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させ
た状態で成膜を行うことが好ましい。
なお、酸化物半導体膜を成膜する場合の被成膜基板の温度は、水の吸着がない温度、好ま
しくは１５０℃以上５００℃以下に加熱しておくことが好ましい。
本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上にゲート電極層を形
成し、ゲート電極層上に第１のゲート絶縁膜を形成し、第１のゲート絶縁膜上に第２のゲ
ート絶縁膜を形成し、第２のゲート絶縁膜形成後に６５０℃以上の温度で第１の加熱処理
を行い、第１の加熱処理後に第２のゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半
導体膜形成後に第２の加熱処理を行う半導体装置の作製方法である。
上記構成において、第１のゲート絶縁膜は、プラズマＣＶＤ法によって得られる窒化シリ
コン膜であり、第２のゲート絶縁膜は、プラズマＣＶＤ法によって得られる酸化窒化シリ
コン膜である。
なお、第２の加熱処理は、酸化物半導体膜をエッチングする前後に行えばよく、その温度
範囲は、３５０℃以上、好ましくは４５０℃以上であり、第１の加熱処理の温度以下とす
る。
酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 ＴＤＳ分析の結果を示すグラフである。 ＴＤＳ分析の結果を示すグラフである。 トランジスタの初期特性を示す図である。 トランジスタの信頼性の結果を示すグラフである。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図１に示すトランジスタ４４０は、ボトムゲート構造の一つであり逆スタガ型トランジス
タともいうトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点
鎖線Ｖ−Ｚで切断した断面が図１（Ｂ）に相当する。
トランジスタ４４０のチャネル長方向の断面図である図１（Ｂ）に示すように、トランジ
スタ４４０を含む半導体装置は、基板４００上に、ゲート電極層４０１と、ゲート電極層
４０１を覆うように第１のゲート絶縁膜４３６が設けられ、第１のゲート絶縁膜４３６上
に第２のゲート絶縁膜４０２、酸化物半導体膜４０３、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂを有する。また、トランジスタ４４０を覆う絶縁膜４０７が設けられ
ている。
基板４００としては、絶縁表面を有する基板、例えばガラス基板、絶縁膜を表面に有する
半導体基板（単結晶シリコン基板など）が挙げられる。
なお、ガラス基板としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることが出来
る。なお、基板としては、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下
（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が６５
０℃以上７５０℃以下（好ましくは、７００℃以上７４０℃以下）である基板を用いるこ
とが好ましい。
第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代
（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代
（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世
代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作
製工程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合
ある。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ない
ものを用いることが好ましい。例えば、基板として、４５０℃、好ましくは５００℃の温
度で１時間加熱処理を行った後の縮み量が２０ｐｐｍ以下、好ましくは１０ｐｐｍ以下、
さらに好ましくは５ｐｐｍ以下である大型ガラス基板を用いればよい。
ゲート電極層４０１と酸化物半導体膜４０３との間に、少なくとも第１のゲート絶縁膜４
３６と第２のゲート絶縁膜４０２を設ける。ゲート電極層４０１側に設けられる第１のゲ
ート絶縁膜４３６と、酸化物半導体膜４０３側に設けられる第２のゲート絶縁膜４０２と
の組成を異ならせる。
第１のゲート絶縁膜４３６には、プラズマＣＶＤ法で得られる窒化物絶縁膜を用いる。例
えば、窒化シリコン膜、窒化酸化シリコン膜、又は金属窒化物絶縁膜（窒化アルミニウム
膜、窒化酸化アルミニウム膜）などが挙げられる。第１のゲート絶縁膜４３６の膜厚は、
２０ｎｍ以上３５０ｎｍ以下とすることができる。第１のゲート絶縁膜４３６は単層構造
でも積層構造でもよい。
なお、第２のゲート絶縁膜４０２として、プラズマＣＶＤ法で得られる酸化物絶縁膜を用
いる。例えば、酸化シリコン膜や酸化窒化シリコン膜などが挙げられる。その他にも第２
のゲート絶縁膜４０２としてチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）
、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、
ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、バリウム（Ｂａ）、又はアルミニウム（Ａｌ
）の金属元素のいずれかから選択される一以上を含む金属酸化物絶縁膜（例えば、酸化ア
ルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム膜、酸化
ジルコニウム膜、酸化ランタン膜、酸化バリウム膜）などを用いることができる。
また、第２のゲート絶縁膜４０２の膜厚は、５０ｎｍ以上３００ｎｍ以下とすることがで
きる。第２のゲート絶縁膜４０２は単層構造でも積層構造でもよい。
酸化物半導体膜４０３に用いる酸化物半導体としては、酸化インジウム、酸化スズ、酸化
亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ
系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する
）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物
、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、
Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ
−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−
Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ
−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ
−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（
移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要
とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素
の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上５０ｎｍ以下（好ましくは５ｎｍ以上４０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜４０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
図２（Ａ）乃至（Ｅ）にトランジスタ４４０を有する半導体装置の作製方法の一例を示す
。
まず、基板４００としてガラス基板を用い、ガラス基板上に導電膜を形成し、該導電膜を
エッチングして、ゲート電極層４０１を形成する（図２（Ａ）参照）。導電膜のエッチン
グは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。
本実施の形態では、スパッタリング法により膜厚１００ｎｍのタングステン膜を形成する
。
次に、ゲート電極層４０１を覆うように第１のゲート絶縁膜４３６を設ける（図２（Ｂ）
参照）。
第１のゲート絶縁膜４３６には、プラズマＣＶＤ法等により形成する窒化物絶縁膜を用い
ることができる。例えば、窒化シリコン膜、窒化酸化シリコン膜などが挙げられる。第１
のゲート絶縁膜４３６は単層構造でも積層構造でもよい。
本実施の形態では第１のゲート絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜
厚５０ｎｍの窒化シリコン膜を用いる。
第１のゲート絶縁膜４３６によりゲート電極層４０１を覆うため、ゲート電極層４０１を
形成するエッチング工程においてゲート電極層４０１表面に基板４００に含まれる金属元
素が付着していても、第２のゲート絶縁膜４０２への拡散を防止することができる。
次に、第１のゲート絶縁膜４３６上に第２のゲート絶縁膜４０２を形成する。
第２のゲート絶縁膜４０２の膜厚は、５０ｎｍ以上３００ｎｍ以下とし、ここではプラズ
マＣＶＤ法を用いて形成する膜厚２００ｎｍの酸化窒化シリコン膜を用いる。
また、第２のゲート絶縁膜４０２形成後に、基板４００、ゲート電極層４０１、第１のゲ
ート絶縁膜４３６、及び第２のゲート絶縁膜４０２に加熱処理を行う。例えば、高温のガ
スを用いて加熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置により、６５０℃、１分〜６分間、加熱処理を行えばよい。なお、ＧＲＴＡにお
ける高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被
処理物と反応しない不活性気体が用いられる。また、電気炉により、４５０℃以上、３０
分〜１時間、加熱処理を行ってもよい。
ここで以下に示す実験を行った。
単結晶シリコン基板上に、第１のゲート絶縁膜４３６と同じ膜厚の第１絶縁膜と、第２の
ゲート絶縁膜４０２と同じ膜厚の第２絶縁膜とを成膜し、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅ
ｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて水素（Ｈ
２）の放出量を調べた。
第１絶縁膜の成膜条件は、シランガス流量９０ｓｃｃｍ、窒素ガス流量４０００ｓｃｃｍ
、ＮＨ３ガス流量２７００ｓｃｃｍとし、ＲＦパワーを２０００Ｗ、成膜圧力を２００Ｐ
ａとし、基板温度を３５０℃として窒化シリコン膜を成膜した。また、第２絶縁膜の成膜
条件は、シランガス流量２０ｓｃｃｍ、Ｎ２Ｏガス流量３０００ｓｃｃｍとし、ＲＦパワ
ーを１００Ｗ、成膜圧力を４０Ｐａとし、基板温度を３５０℃として酸化窒化シリコン膜
を成膜した。
サンプル１は、加熱処理しないサンプルであり、サンプル２は窒素雰囲気で３５０℃、１
時間の加熱処理を行ったサンプルであり、サンプル３は窒素雰囲気で４５０℃、１時間の
加熱処理を行ったサンプルであり、サンプル４は窒素雰囲気で６５０℃、６分の加熱処理
を行ったサンプルである。
それぞれのサンプル１〜４の基板温度を６５０℃までＴＤＳ分析した結果を図１１に示す
。
図１１からは、第２絶縁膜を形成後に４５０℃、１時間の加熱処理を行えば、水素ガスの
放出量が低減できていることが読み取れる。また、第２絶縁膜を形成後に６５０℃、６分
の加熱処理により水素ガスの放出量が大幅に低減できている。
この実験結果から第２のゲート絶縁膜４０２の成膜後に４５０℃以上、好ましくは６５０
℃の加熱処理を行うことで、膜中の水素濃度を低減でき、放出される水素ガス量を低減で
きると言える。
また、第１絶縁膜の成膜条件を変えて放出される水素ガス量を比較した実験を行った。
ここでは、単結晶シリコン基板上に窒化シリコン膜のみを成膜し、ＴＤＳ分析を行った。
サンプル５は、シランガス流量９０ｓｃｃｍ、窒素ガス流量４０００ｓｃｃｍ、ＮＨ３ガ
ス流量２７００ｓｃｃｍとし、ＲＦパワーを２０００Ｗ、成膜圧力を２００Ｐａとし、基
板温度を３５０℃として窒化シリコン膜を５０ｎｍの膜厚で成膜した。サンプル６は、シ
ランガス流量３０ｓｃｃｍ、窒素ガス流量１５００ｓｃｃｍ、ＮＨ３ガス流量１５００ｓ
ｃｃｍとし、ＲＦパワーを１５０Ｗ、成膜圧力を４０Ｐａとし、基板温度を３５０℃とし
て窒化シリコン膜を５０ｎｍの膜厚で成膜した。サンプル７は、シランガス流量３０ｓｃ
ｃｍ、窒素ガス流量９００ｓｃｃｍ、ＮＨ３ガス流量９００ｓｃｃｍとし、ＲＦパワーを
１５０Ｗ、成膜圧力を４０Ｐａとし、基板温度を３５０℃として窒化シリコン膜を５０ｎ
ｍの膜厚で成膜した。サンプル８は、シランガス流量３０ｓｃｃｍ、窒素ガス流量３００
ｓｃｃｍ、ＮＨ３ガス流量３００ｓｃｃｍとし、ＲＦパワーを１５０Ｗ、成膜圧力を４０
Ｐａとし、基板温度を３５０℃として窒化シリコン膜を５０ｎｍの膜厚で成膜した。
それぞれのサンプル５〜８の基板温度を６５０℃までＴＤＳ分析した結果、サンプル６が
最も水素ガス放出量が少ない結果となった。
本実施の形態では、サンプル６の成膜条件で成膜した窒化シリコン膜を第１のゲート絶縁
膜４３６として用いる。また、第２のゲート絶縁膜４０２は、シランガス流量２０ｓｃｃ
ｍ、Ｎ２Ｏガス流量３０００ｓｃｃｍとし、ＲＦパワーを１００Ｗ、成膜圧力を４０Ｐａ
とし、基板温度を３５０℃とした酸化窒化シリコン膜を用いる。そして第２のゲート絶縁
膜４０２を成膜後に４５０℃以上、好ましくは６５０℃の加熱処理を行う。
上記加熱処理後に、第２のゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する（図
２（Ｃ）参照）。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室で第２のゲート絶縁膜４０２が形成された基板を予備加熱し、
基板及び第２のゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
第２のゲート絶縁膜４０２において酸化物半導体膜４０３が接して形成される領域に、平
坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば
、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：
ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、第２のゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル
、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、第２のゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量
が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパ
ッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸
化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（＝１／３：１／３：１／３）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用い
る。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６
Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎ
ｍ／ｍｉｎである。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の
酸化物半導体膜に加工して形成することができる。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチ
ングによってエッチング加工してもよい。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。
また、酸化物半導体膜４０３として結晶性酸化物半導体膜を用いる場合、結晶化のための
加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４
０３に対して窒素雰囲気下３５０℃において１時間、さらに窒素及び酸素の混合雰囲気下
３５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ装置、ＬＲＴ
Ａ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロ
ゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高
圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により
、被処理物を加熱する装置である。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。また、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸
化物半導体膜の形成後でも、島状の酸化物半導体膜４０３形成後でもよく、両方のタイミ
ングで行ってもよい。
また、酸化物半導体膜４０３の成膜後に加熱処理を行うと、窒化シリコン膜である第１の
ゲート絶縁膜４３６から水素が放出され、酸化物半導体膜４０３を通過する際、酸化物半
導体膜４０３の酸素と結合し、Ｈ２Ｏとして酸化物半導体膜４０３の外に放出される。こ
のことは、以下に示す実験から示唆される。
シリコン基板上に５０ｎｍの窒化シリコン膜と、２００ｎｍの酸化窒化シリコン膜と、３
５ｎｍのＩＧＺＯ膜を積層したサンプル９をＴＤＳ分析し、その結果を図１２に示した。
なお、サンプル９はＺｎを含んでおり、Ｚｎの昇華によるＴＤＳ装置へのダメージ防止の
ため４００℃までの測定結果となっている。また、比較のためにサンプル１の水素放出量
を図１２（Ａ）に示し、サンプル１のＨ２Ｏの放出量を図１２（Ｂ）に示した。
サンプル９の窒化シリコン膜の成膜条件は、シランガス流量９０ｓｃｃｍ、窒素ガス流量
４０００ｓｃｃｍ、ＮＨ３ガス流量２７００ｓｃｃｍとし、ＲＦパワーを２０００Ｗ、成
膜圧力を２００Ｐａとし、基板温度を３５０℃とした。また、サンプル９の酸化窒化シリ
コン膜の成膜条件は、シランガス流量２０ｓｃｃｍ、Ｎ２Ｏガス流量３０００ｓｃｃｍと
し、ＲＦパワーを１００Ｗ、成膜圧力を４０Ｐａとし、基板温度を３５０℃とした。また
、サンプル９のＩＧＺＯ膜の成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０
％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とした。
図１２（Ａ）に示すようにサンプル９では水素の放出量がサンプル１に比べて少ない。ま
た、図１２（Ｂ）に示すようにサンプル９ではＨ２Ｏの放出量がサンプル１に比べて多い
。また、これらの分析結果を重ね合わせたのが図１２（Ｃ）である。図１２（Ｃ）からは
、サンプル１の水素の放出量とサンプル９のＨ２Ｏの放出量のプロファイルがほぼ一致す
る。このことから、酸化物半導体膜４０３の成膜後に加熱処理を行うと、窒化シリコン膜
である第１のゲート絶縁膜４３６から水素が放出され、酸化物半導体膜４０３を通過する
際、酸化物半導体膜４０３の酸素と結合し、Ｈ２Ｏとして酸化物半導体膜４０３の外に放
出されることがこの実験によって導き出せている。これらのことから、第１のゲート絶縁
膜４３６中に含まれる水素量を低減する、または第１のゲート絶縁膜４３６から放出され
る水素量を低減することは、酸化物半導体膜４０３を用いるトランジスタにとって重要で
あり、信頼性の向上を図ることができるといえる。
次いで、ゲート電極層４０１、第２のゲート絶縁膜４０２、及び酸化物半導体膜４０３上
に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導
電膜を形成する。
導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に
用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化
モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの
金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれ
らの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させ
た構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては
、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（
Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（
Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―Ｚ
ｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができ
る。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図２（Ｄ）参照）
。ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去
する。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
本実施の形態では、導電膜のエッチングには、塩素を含むガス、例えば、塩素（Ｃｌ２）
、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを
含むガスを用いることができる。また、フッ素を含むガス、例えば、四弗化炭素（ＣＦ４
）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）な
どを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン
（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型
プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるよう
に、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電
力量、基板側の電極温度等）を適宜調節する。
本実施の形態では、導電膜としてスパッタリング法により膜厚１００ｎｍのチタン膜、膜
厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層を用いる。導電膜のエ
ッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜の積層を
エッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
本実施の形態では、第１のエッチング条件でチタン膜とアルミニウム膜の２層をエッチン
グした後、第２のエッチング条件で残りのチタン膜単層を除去する。なお、第１のエッチ
ング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：１５０ｓｃｃｍ）を
用い、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧力を２．０Ｐａと
する。第２のエッチング条件は、エッチングガス（ＢＣｌ３：Ｃｌ２＝７００ｓｃｃｍ：
１００ｓｃｃｍ）を用い、バイアス電力を７５０Ｗとし、ＩＣＰ電源電力を０Ｗとし、圧
力を２．０Ｐａとする。
なお、導電膜のエッチング工程の際に、酸化物半導体膜４０３がエッチングされ、分断す
ることのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜の
みをエッチングし、酸化物半導体膜４０３を全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体膜４０３は一部のみがエッチングされ
、溝部（凹部）を有する酸化物半導体膜となることもある。
以上の工程で、本実施の形態のトランジスタ４４０が作製される。
本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、酸化物半導体
膜４０３と接して、絶縁膜４０７を形成する（図２（Ｅ）参照）。絶縁膜４０７を形成す
る前に窒素雰囲気下で３００℃、１時間の加熱処理を行う。
絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁膜４０
７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁膜
４０７に水素が含まれると、その水素の酸化物半導体膜４０３への侵入、又は水素による
酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜４０３のバックチャネルが低抵
抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜４
０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要
である。
絶縁膜４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜、窒化シリコ
ン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶
縁膜の単層又は積層を用いることができる。
脱水化又は脱水素化処理として加熱工程を行った場合、酸化物半導体膜４０３に、酸素を
供給することが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸
素欠損を補填することができる。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁膜４０７を供給源とし
て行うので、絶縁膜４０７は酸素を含む酸化物絶縁膜（例えば酸化シリコン膜、酸化窒化
シリコン膜）を用いる例を示す。絶縁膜４０７を酸素の供給源とする場合、絶縁膜４０７
は酸素を多く（過剰）含む膜（好ましくは結晶状態における化学量論的組成に対し、酸素
の含有量が過剰な領域が含まれている膜）とすると酸素の供給源として好適に機能させる
ことができる。
本実施の形態では、絶縁膜４０７として膜厚４００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では室温とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下にお
いて行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコン
ターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰
囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
酸化物半導体膜４０３の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減
できる。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、
ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水などの不純物が除
去された高純度ガスを用いることが好ましい。
次に酸化物半導体膜４０３に、一部（チャネル形成領域）が絶縁膜４０７と接した状態で
加熱工程を行う。
加熱工程の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。本実施の形態では、加熱処理装置の一つである電気炉に基板
を導入し、酸化物半導体膜４０３に対して窒素雰囲気下３００℃において１時間の加熱処
理を行う。
また、酸化物半導体膜４０３と酸素を含む絶縁膜４０７とを接した状態で加熱工程を行う
ため、酸化物半導体膜４０３の膜中に酸素欠損がある場合、酸化物半導体膜４０３を構成
する主成分材料の一つである酸素を、酸素を含む絶縁膜４０７より酸化物半導体膜４０３
へ供給することができる。
また、さらに絶縁膜４０７上に緻密性の高い無機絶縁膜を設けてもよい。例えば、絶縁膜
４０７上にスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜
を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすること
によって、トランジスタ４４０に安定な電気特性を付与することができる。膜密度はラザ
フォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃ
ｔｉｏｎ）によって測定することができる。
トランジスタ４４０上に設けられる絶縁膜４０７として用いることのできる酸化アルミニ
ウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果
（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
また、トランジスタ４４０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂
、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層
させることで、平坦化絶縁膜を形成してもよい。
本実施の形態では、平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すれ
ばよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時
間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
このように、トランジスタ４４０形成後、加熱処理を行ってもよい。また、加熱処理は複
数回行ってもよい。
トランジスタ４４０の電気特性の低下や変動を招く要因となる第１のゲート絶縁膜４３６
からの水素ガスの放出量を低減することにより、トランジスタ４４０に安定した電気特性
を付与することが可能となる。
実際に上記工程順序に従って作製したトランジスタを用い、初期特性を図１３に示す。図
１３に示すように、ノーマリーオフのトランジスタを実現できている。また、トランジス
タの信頼性を評価するため、ＢＴ試験を行った結果を図１４に示す。
ＢＴ試験は加速試験の一種であり、長期間の使用によって起こる薄膜トランジスタの特性
変化を、短時間で評価することができる。特に、ＢＴ試験前後における薄膜トランジスタ
のしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後にお
いて、しきい値電圧の変化量が少ないほど、信頼性が高い薄膜トランジスタであるといえ
る。
具体的には、薄膜トランジスタが形成されている基板の温度（基板温度）を一定に維持し
、薄膜トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレイ
ンとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよ
い。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ
試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−Ｂ
Ｔ試験という。
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間に
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースお
よびドレインの電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００
ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖ
とすればよい。
なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
Ｌ／Ｗが、６μｍ／５０μｍのサイズのトランジスタを用い、ダーク環境下でのストレス
強度は、Ｖｇ＝−３０〜＋３０Ｖ（電界強度３ＭＶ／ｃｍ）、Ｖｄ＝Ｖｓ＝０Ｖとし、ス
トレス温度は８０℃、印加時間（ストレス時間とも呼ぶ）は２０００秒とした。
なお、比較例として第２のゲート絶縁膜成膜後の第１の加熱処理（６５０℃の加熱処理）
を行わずに作製し、その他の作製工程は同一としたトランジスタを用い、その信頼性を測
定した結果も図１４に示す。図１４（Ａ）では、Ｖｄ＝５Ｖ時のストレス印加時間２００
０秒後のしきい値変動（ΔＶｔｈ）を示し、図１４（Ｂ）では、Ｖｄ＝５Ｖ時のストレス
印加時間２０００秒後のシフト値変動（ΔＳｈｉｆｔ）を示す。なお、シフト値（Ｓｈｉ
ｆｔ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流（Ｉｄ［Ａ］）の対数を縦軸
にプロットしたＶｇ−Ｉｄ曲線において、最大傾きであるＩｄの接線を外挿したときの直
線Ｉｄ＝１．０×１０−１２［Ａ］との交点のゲート電圧で定義する。
第１の加熱処理を行ったトランジスタは、初期特性に比べてダーク環境下での＋ＢＴ試験
後のしきい値電圧がプラス方向に２．７Ｖ変化しており、３．８Ｖの比較例と比べると小
さくなっている。また、初期特性に比べてダーク環境下での−ＢＴ試験後のしきい値電圧
がプラス方向に０．３４Ｖ変化しており、０．６２Ｖの比較例と比べると小さくなってい
る。これらの結果からダーク環境下でのＢＴ試験において、第１の加熱処理なしのトラン
ジスタに比べて第１の加熱処理を行ったトランジスタは信頼性が高いと言える。
また、ＬＥＤ光源（照度約３０００ルクスの白色光）を用い、光を照射しながら行った＋
ＢＴ試験と−ＢＴ試験の結果も図１４（Ａ）及び図１４（Ｂ）に示す。
第１の加熱処理を行ったトランジスタは、初期特性に比べて光を照射しながら行った＋Ｂ
Ｔ試験後のしきい値電圧がプラス方向に１．５８Ｖ変化しており、３．０１Ｖの比較例と
比べると小さくなっている。また、初期特性に比べて光を照射しながら行った−ＢＴ試験
後のしきい値電圧がプラス方向に０．０６Ｖ変化しており、０．７９Ｖの比較例と比べる
と小さくなっている。これらの結果から光を照射しながら行ったＢＴ試験において、第１
の加熱処理なしのトランジスタに比べて第１の加熱処理を行ったトランジスタは信頼性が
高いと言える。
また、図１４（Ｂ）には、Ｖｇ−Ｉｄ曲線を比較した場合、特にＶｇ−Ｉｄ曲線の立ち上
がり部分で大きな差（Δｓｈｉｆｔ）も示した。この立ち上がり部分のトランジスタ特性
は、オフ電流の値を重要視するデバイスで特に重要となる。なお、立ち上がり部分のトラ
ンジスタ特性値の一つであるｓｈｉｆｔ値は、Ｖｇ−Ｉｄ曲線の立ち上がりの電圧値を示
しており、Ｉｄが１×１０−１２Ａ以下となった電圧に相当する。Δｓｈｉｆｔにおいて
も第１の加熱処理なしのトランジスタに比べて第１の加熱処理を行ったトランジスタは信
頼性が高いと言える。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図３を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
図３（Ａ）及び図３（Ｂ）に示すトランジスタ４３０は、チャネル保護型（チャネルスト
ップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタとも
いうトランジスタの一例である。図３（Ａ）は平面図であり、図３（Ａ）中の一点鎖線Ｘ
１−Ｙ１で切断した断面が図３（Ｂ）に相当する。
トランジスタ４３０のチャネル長方向の断面図である図３（Ｂ）に示すように、トランジ
スタ４３０を含む半導体装置は、基板４００上に、ゲート電極層４０１と、ゲート電極層
４０１を覆うように第１のゲート絶縁膜４３６が設けられ、第１のゲート絶縁膜４３６上
に第２のゲート絶縁膜４０２、酸化物半導体膜４０３、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂを有する。また、酸化物半導体膜４０３に接する絶縁層４１３を有す
る。
ゲート電極層４０１と酸化物半導体膜４０３との間に、少なくとも第１のゲート絶縁膜４
３６と第２のゲート絶縁膜４０２を設ける。ゲート電極層４０１側に設けられる第１のゲ
ート絶縁膜４３６と、酸化物半導体膜４０３側に設けられる第２のゲート絶縁膜４０２と
の組成を異ならせる。
第１のゲート絶縁膜４３６には、プラズマＣＶＤ法で得られる窒化物絶縁膜を用いる。例
えば、窒化シリコン膜、窒化酸化シリコン膜、又は金属窒化物絶縁膜（窒化アルミニウム
膜、窒化酸化アルミニウム膜）などが挙げられる。第１のゲート絶縁膜４３６の膜厚は、
２０ｎｍ以上３５０ｎｍ以下とすることができる。第１のゲート絶縁膜４３６は単層構造
でも積層構造でもよい。
酸化物半導体膜４０３に接する絶縁層４１３は、ゲート電極層４０１と重畳する酸化物半
導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
チャネル形成領域上に重なる絶縁層４１３の断面形状、具体的には端部の断面形状（テー
パ角や膜厚など）を工夫することにより、ドレイン電極層４０５ｂの端部近傍に生じる恐
れのある電界集中を緩和し、トランジスタ４３０のスイッチング特性の劣化を抑えること
ができる。
具体的には、チャネル形成領域上に重なる絶縁層４１３の断面形状は、台形または三角形
状とし、断面形状の下端部のテーパ角を６０°以下、好ましくは４５°以下、さらに好ま
しくは３０°以下とする。このような角度範囲とすることで、高いゲート電圧がゲート電
極層４０１に印加される場合、ドレイン電極層４０５ｂの端部近傍に生じる恐れのある電
界集中を緩和することができる。
また、チャネル形成領域上に重なる絶縁層４１３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
以下、トランジスタ４３０を有する半導体装置の作製方法の一例を示す。
絶縁表面を有する基板４００上に導電膜を形成し、該導電膜をエッチングして、ゲート電
極層４０１を形成する。本実施の形態では、スパッタリング法により膜厚１００ｎｍのタ
ングステン膜を形成する。
次に、ゲート電極層４０１を覆うように第１のゲート絶縁膜４３６を設ける。
第１のゲート絶縁膜４３６には、プラズマＣＶＤ法又はスパッタリング法等により形成す
る窒化物絶縁膜を用いることができる。例えば、窒化シリコン膜、窒化酸化シリコン膜な
どが挙げられる。第１のゲート絶縁膜４３６は単層構造でも積層構造でもよい。
本実施の形態では第１のゲート絶縁膜４３６としてプラズマＣＶＤ法を用いて形成する膜
厚３０ｎｍの窒化シリコン膜を用いる。
第１のゲート絶縁膜４３６上に第２のゲート絶縁膜４０２を形成する。本実施の形態では
、プラズマＣＶＤ法により膜厚３００ｎｍの酸化窒化シリコン膜を形成する。
第２のゲート絶縁膜４０２の形成後、酸化物半導体膜の成膜前に加熱処理を行う。ここで
は、ＧＲＴＡ装置により、６５０℃、６分間の加熱処理を行って第１のゲート絶縁膜４３
６中の水素を放出させた。
加熱処理後に、第２のゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。本実施
の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装
置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩＧＺＯ膜を成膜する。
酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素
化）するための加熱処理を行ってもよい。本実施の形態では、加熱処理装置の一つである
電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１
時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
次にゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域上に絶縁層
４１３を形成する。
絶縁層４１３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。絶縁層４１３として、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム
膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、
窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
酸化物半導体膜４０３と接する絶縁層４１３（絶縁層４１３が積層構造であった場合、酸
化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０
３へ酸素を供給する供給源として好適に機能させることができる。
絶縁層４１３の形成後、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気下３０
０℃で１時間加熱処理を行う。
次いで、ゲート電極層４０１、第１のゲート絶縁膜４３６、第２のゲート絶縁膜４０２、
酸化物半導体膜４０３、及び絶縁層４１３上に、ソース電極層及びドレイン電極層となる
導電膜を形成する。
本実施の形態では、導電膜としてスパッタリング法により膜厚１００ｎｍのチタン膜、膜
厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の積層の導電膜を用いる。導
電膜のエッチングは、ドライエッチング法により、チタン膜、アルミニウム膜、チタン膜
の積層をエッチングして、ソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
以上の工程で、本実施の形態のトランジスタ４３０が作製される。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に絶縁膜を形成してもよい。
絶縁膜は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。例えば、
ＣＶＤ法により形成した酸化窒化シリコン膜を４００ｎｍ形成する。また、絶縁膜の形成
後、加熱処理を行ってもよい。例えば、窒素雰囲気下３００℃で１時間加熱処理を行う。
また、トランジスタ４３０起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよ
い。
例えば、絶縁膜上に平坦化絶縁膜として、膜厚１５００ｎｍのアクリル樹脂膜を形成すれ
ばよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時
間）して形成することができる。
平坦化絶縁膜を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時
間加熱処理を行う。
このように、トランジスタ４３０形成後、加熱処理を行ってもよい。また、加熱処理は複
数回行ってもよい。
トランジスタ４３０の電気特性の低下や変動を招く要因となる第１のゲート絶縁膜４３６
からの水素ガスの放出量を低減することにより、トランジスタ４３０に安定した電気特性
を付与することが可能となる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４３０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図４を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
図４（Ａ）及び（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ
型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう
トランジスタの一例である。図４（Ａ）は平面図であり、図４（Ａ）中の一点鎖線Ｘ２−
Ｙ２で切断した断面が図４（Ｂ）に相当する。
チャネル長方向の断面図である図４（Ｂ）に示すように、トランジスタ４２０を含む半導
体装置は、基板４００上に、ゲート電極層４０１と、ゲート電極層４０１を覆うように第
１のゲート絶縁膜４３６が設けられ、第１のゲート絶縁膜４３６上に第２のゲート絶縁膜
４０２、酸化物半導体膜４０３、絶縁層４２３、ソース電極層４０５ａ、ドレイン電極層
４０５ｂを有する。
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャ
ネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、チャネル保護膜とし
て機能する。さらに、絶縁層４２３は、酸化物半導体膜４０３に達し、かつソース電極層
４０５ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口４２５ａ、４２
５ｂを有している。従って、酸化物半導体膜４０３の周縁部は、絶縁層４２３で覆われて
おり、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、第
２のゲート絶縁膜４０２だけでなく、絶縁層４２３も層間絶縁膜として配置することで寄
生容量を低減できる。
トランジスタ４２０において、酸化物半導体膜４０３は、絶縁層４２３、ソース電極層４
０５ａ、及びドレイン電極層４０５ｂに覆われる構成となっている。
絶縁層４２３はプラズマＣＶＤ法、スパッタリング法により成膜した絶縁膜をエッチング
により加工して形成することができる。また、絶縁層４２３の開口４２５ａ、４２５ｂの
内壁は、テーパ形状を有している。
絶縁層４２３は、少なくともゲート電極層４０１と重畳する酸化物半導体膜４０３のチャ
ネル形成領域上を含めた酸化物半導体膜４０３上に設けられており、一部がチャネル保護
膜として機能する。
ゲート電極層４０１と酸化物半導体膜４０３との間に、少なくとも第１のゲート絶縁膜４
３６と第２のゲート絶縁膜４０２を設ける。ゲート電極層４０１側に設けられる第１のゲ
ート絶縁膜４３６と、酸化物半導体膜４０３側に設けられる第２のゲート絶縁膜４０２と
の組成を異ならせる。
第１のゲート絶縁膜４３６には、プラズマＣＶＤ法で得られる窒化物絶縁膜を用いる。例
えば、窒化シリコン膜、窒化酸化シリコン膜、又は金属窒化物絶縁膜（窒化アルミニウム
膜、窒化酸化アルミニウム膜）などが挙げられる。第１のゲート絶縁膜４３６の膜厚は、
２０ｎｍ以上３５０ｎｍ以下とすることができる。第１のゲート絶縁膜４３６は単層構造
でも積層構造でもよい。
また、チャネル形成領域上に重なる絶縁層４２３の膜厚は、０．３μｍ以下、好ましくは
５ｎｍ以上０．１μｍ以下とする。このような膜厚範囲とすることで、電界強度のピーク
を小さくできる、或いは電界集中が分散されて電界の集中する箇所が複数となり、結果的
にドレイン電極層４０５ｂの端部近傍に生じる恐れのある電界集中を緩和することができ
る。
トランジスタ４２０の電気特性の低下や変動を招く要因となる第１のゲート絶縁膜４３６
からの水素ガスの放出量を低減することにより、トランジスタ４２０に安定した電気特性
を付与することが可能となる。
従って、酸化物半導体膜４０３を用いた安定した電気特性を有するトランジスタ４２０を
含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を
歩留まりよく作製し、高生産化を達成することができる。
（実施の形態４）
実施の形態１乃至３のいずれかに示したトランジスタを用いて表示機能を有する半導体装
置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の
一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成すること
ができる。
図５（Ａ）において、ガラス基板である基板４００１上に設けられた画素部４００２を囲
むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図
５（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは
異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導
体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４０
０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃ
ｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）、及び図５（Ｃ）において、基板４００１上に設けられた画素部４００２と、
走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また
画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よっ
て画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と
基板４００６とによって、表示素子と共に封止されている。図５（Ｂ）、及び（Ｃ）にお
いては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に
、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成さ
れた信号線駆動回路４００３が実装されている。図５（Ｂ）、及び図５（Ｃ）においては
、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００
２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、基
板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路
を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみ
を別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装さ
れたモジュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、
実施の形態１乃至３のいずれかに示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図５乃至図７を用いて説明する。図７は、図５（Ｂ
）のＭ−Ｎにおける断面図に相当する。
図５及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ａ
、４０１８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０４０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トラン
ジスタを複数有しており、図７では、画素部４００２に含まれるトランジスタ４０１０と
、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図７（Ａ
）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、図７（Ｂ）
では、さらに、絶縁膜４０２１が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１乃至３のいずれかに示したトラ
ンジスタを適用することができる。本実施の形態では、実施の形態２で示したトランジス
タ４３０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０
、４０１１は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、
ボトムゲート構造の逆スタガ型トランジスタである。
トランジスタ４０１０、４０１１のゲート電極層は、第１のゲート絶縁膜４０２３によっ
て覆われており、トランジスタ４０１０、４０１１の第２のゲート絶縁膜及び酸化物半導
体膜は基板４００１に含まれる金属元素による汚染から保護されている。また、トランジ
スタ４０１０、４０１１の電気特性の低下や変動を招く要因となる第１のゲート絶縁膜４
３６からの水素ガスの放出量を低減することにより、トランジスタ４０１０、４０１１に
安定した電気特性を付与することが可能となる。
第１のゲート絶縁膜４０２３には、窒化物絶縁膜を用いることができる。本実施の形態で
は、第１のゲート絶縁膜４０２３として窒化シリコン膜を用いる。
従って、図７で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するト
ランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体装置を提供す
ることができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生
産化を達成することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重な
る位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトラ
ンジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層
は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は基板４００
６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介
して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは
接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していく
と、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶
及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー
相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー
及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することも
できる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配
向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビン
グ処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止すること
ができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表
示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは
、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する
恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー
相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果
移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なト
ランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動
回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわ
ち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要が
ないため、半導体装置の部品点数を削減することができる。また、画素部においても、高
速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図６（Ａ）（Ｂ）及び図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す
。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２
、及びＶ３−Ｗ３で切断した断面が図６（Ｂ）に相当する。なお、図６（Ａ）の平面図に
おいては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層
交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続してい
る。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型
構造の発光装置である。
トランジスタ５１０としては、実施の形態１乃至３のいずれかで示したトランジスタを適
用することができる。本実施の形態では、実施の形態３で示したトランジスタ４２０と同
様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導
体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタ
ガ型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、第１のゲート絶縁膜５０１、第
２のゲート絶縁膜５０２、酸化物半導体膜５１２、ソース電極層又はドレイン電極層とし
て機能する導電層５１３ａ、５１３ｂを含む。
トランジスタ５１０のゲート電極層は、第１のゲート絶縁膜５０１によって覆われており
、トランジスタ５１０の第２のゲート絶縁膜５０２及び酸化物半導体膜５１２は基板５０
０に含まれる金属元素による汚染から保護されている。
第１のゲート絶縁膜５０１には、プラズマＣＶＤ法で得られる窒化物絶縁膜を用いる。例
えば、窒化シリコン膜、窒化酸化シリコン膜、又は金属窒化物絶縁膜（窒化アルミニウム
膜、窒化酸化アルミニウム膜）などが挙げられる。第１のゲート絶縁膜５０１の膜厚は、
２０ｎｍ以上３５０ｎｍ以下とすることができる。第１のゲート絶縁膜５０１は単層構造
でも積層構造でもよい。本実施の形態では、第１のゲート絶縁膜５０１としてプラズマＣ
ＶＤ法で得られる窒化シリコン膜を用いる。
従って、図６で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有
するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供すること
ができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を
達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、第２のゲート絶縁膜５０２、酸化物半導
体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、第２
のゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する
。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間に第２のゲート絶縁膜
５０２、及び第１のゲート絶縁膜５０１を介して交差する。実施の形態３で示す構造であ
ると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間
に第２のゲート絶縁膜５０２だけでなく、第１のゲート絶縁膜５０１も配置できるため、
ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減するこ
とができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとが接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図７（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４０
０２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３
の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構
造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに
合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、基板４００１、基板４００６、及びシール材４００５によって封止された空間には
充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が
高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）
やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリ
イミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分
散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセ
ル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するもの
である。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動し
ないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）と
する。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図５乃至図７において、基板４００１、５００、基板４００６としては、ガラス基
板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基
板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−
Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透
光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用
いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟
んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミ
ド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有す
る有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印
刷法（スクリーン印刷、オフセット印刷等）等の方法、ドクターナイフ、ロールコーター
、カーテンコーター、ナイフコーター等のツールを用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下
、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物
、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高
分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導
電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば
、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその
誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若し
くはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至３のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態５）
実施の形態１乃至３のいずれかに示したトランジスタを用いて、対象物の情報を読み取る
イメージセンサ機能を有する半導体装置を作製することができる。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォ
トセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１乃
至３のいずれかに示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタ
である。本実施の形態では、実施の形態２で示したトランジスタ４３０と同様な構造を有
するトランジスタを適用する例を示す。トランジスタ６４０は、酸化物半導体膜上にチャ
ネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジ
スタである。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、ガラス基板である基板６０１上に、センサとして機能するフォトダイ
オード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トラ
ンジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０のゲート電極層は、第１のゲート絶縁膜６３６によって覆われており
第１のゲート絶縁膜６３６には、窒化物絶縁膜を用いることができる。例えば、窒化シリ
コン膜、窒化酸化シリコン膜などが挙げられる。第１のゲート絶縁膜６３６の膜厚は、２
０ｎｍ以上３５０ｎｍ以下とすることができる。第１のゲート絶縁膜６３６は単層構造で
も積層構造でもよい。本実施の形態では、第１のゲート絶縁膜６３６としてプラズマＣＶ
Ｄ法で得られる窒化シリコン膜を用いる。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けら
れている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３
３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６
４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６
ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極
層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５
は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０
２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体（セ
ミアモルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：
ＳＡＳ））を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆
の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電
膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、スピンコート、ディップ、スプ
レー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印
刷等）等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド樹脂、アク
リル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有
する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（
ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガ
ラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
トランジスタ６４０のゲート電極層は、第１のゲート絶縁膜６３６によって覆われており
、トランジスタ６４０の第２のゲート絶縁膜及び酸化物半導体膜は基板６０１に含まれる
金属元素による汚染から保護されている。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ
６４０を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導
体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図９に示す。
図９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐
体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示する
ことが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示し
ている。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、表示部を有するテーブル９０００に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態
５に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ
入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、
筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示す
ることが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構
成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレ
ビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さら
にモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（
送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報
通信を行うことも可能である。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
図９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キー
ボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９２０３に用いることが可能
であり、コンピュータに高い信頼性を付与することができる。
図１０（Ａ）及び図１０（Ｂ）は２つ折り可能なタブレット型端末である。図１０（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
実施の形態１乃至５のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示され
た操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３
１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域
がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３
１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６
３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示
画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図１０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図１０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１０（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１０（Ａ）及び図１０（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また、図１０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１０（Ｃ
）にブロック図を示し説明する。図１０（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１０（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるよ
うＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動
作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバ
ータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表
示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテ
リー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁膜
４１３ 絶縁層
４２０ トランジスタ
４２３ 絶縁層
４２５ａ 開口
４３０ トランジスタ
４３６ ゲート絶縁膜
４４０ トランジスタ
５００ 基板
５０１ ゲート絶縁膜
５０２ ゲート絶縁膜
５０４ 層間絶縁膜
５０５ カラーフィルタ層
５０６ 絶縁膜
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２３ 導電層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６２２ 光
６３１ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６３６ ゲート絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ ゲート絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３５ スペーサ
４０４０ トランジスタ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (1)

  1. 基板上にゲート電極を形成し、
    前記ゲート電極上に第１のゲート絶縁膜を形成し、
    前記第１のゲート絶縁膜上に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜形成後に第１の加熱処理を行い、
    前記第１の加熱処理後に前記第２のゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜形成後に第２の加熱処理を行い、
    前記第１のゲート絶縁膜は、シランガス、窒素ガス、及びＮＨ３ガスを含む原料を用いて、第１の成膜圧力で形成し、
    前記第２のゲート絶縁膜は、シランガス、及びＮ２Ｏガスを含む原料を用いて、第２の成膜圧力で形成し、
    前記第１の成膜圧力は、前記第２の成膜圧力よりも高く、
    前記酸化物半導体膜は、結晶性酸化物半導体膜である半導体装置の作製方法。
JP2018221263A 2011-12-27 2018-11-27 半導体装置の作製方法 Active JP6686111B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011285559 2011-12-27
JP2011285559 2011-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017096350A Division JP2017157853A (ja) 2011-12-27 2017-05-15 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020066165A Division JP2020115566A (ja) 2011-12-27 2020-04-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2019024145A JP2019024145A (ja) 2019-02-14
JP6686111B2 true JP6686111B2 (ja) 2020-04-22

Family

ID=48654953

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012285686A Expired - Fee Related JP6145267B2 (ja) 2011-12-27 2012-12-27 半導体装置の作製方法
JP2017096350A Withdrawn JP2017157853A (ja) 2011-12-27 2017-05-15 半導体装置の作製方法
JP2018221263A Active JP6686111B2 (ja) 2011-12-27 2018-11-27 半導体装置の作製方法
JP2020066165A Withdrawn JP2020115566A (ja) 2011-12-27 2020-04-01 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012285686A Expired - Fee Related JP6145267B2 (ja) 2011-12-27 2012-12-27 半導体装置の作製方法
JP2017096350A Withdrawn JP2017157853A (ja) 2011-12-27 2017-05-15 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020066165A Withdrawn JP2020115566A (ja) 2011-12-27 2020-04-01 半導体装置

Country Status (5)

Country Link
US (1) US8809154B2 (ja)
JP (4) JP6145267B2 (ja)
KR (1) KR101981338B1 (ja)
CN (2) CN107452751B (ja)
TW (1) TWI584383B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
US20180026055A1 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
CN107464850B (zh) * 2017-08-01 2020-05-15 上海天马微电子有限公司 一种薄膜晶体管及其制造方法、显示面板和显示装置
KR102550633B1 (ko) 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US10818770B2 (en) * 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same
KR20210027386A (ko) * 2018-07-31 2021-03-10 어플라이드 머티어리얼스, 인코포레이티드 3d nand를 위한 on 스택 오버레이 개선
CN113382949B (zh) 2019-02-14 2023-09-05 株式会社多田野 外伸支腿控制装置
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
CN113314424B (zh) * 2021-05-27 2022-09-02 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TWI251348B (en) 2004-04-13 2006-03-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070296003A1 (en) 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102576677B (zh) * 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR102435987B1 (ko) * 2009-09-24 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5419730B2 (ja) * 2010-01-27 2014-02-19 三菱電機株式会社 薄膜トランジスタ
KR102628681B1 (ko) 2010-02-05 2024-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20190102090A (ko) * 2010-02-19 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Also Published As

Publication number Publication date
CN107452751B (zh) 2021-06-01
JP6145267B2 (ja) 2017-06-07
JP2013153160A (ja) 2013-08-08
CN107452751A (zh) 2017-12-08
JP2019024145A (ja) 2019-02-14
TWI584383B (zh) 2017-05-21
US8809154B2 (en) 2014-08-19
TW201332023A (zh) 2013-08-01
JP2020115566A (ja) 2020-07-30
CN103187262B (zh) 2017-06-20
CN103187262A (zh) 2013-07-03
KR20130075671A (ko) 2013-07-05
KR101981338B1 (ko) 2019-05-22
JP2017157853A (ja) 2017-09-07
US20130164899A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP6686111B2 (ja) 半導体装置の作製方法
JP7467576B2 (ja) 発光装置
JP6338640B2 (ja) 半導体装置の作製方法
JP6423901B2 (ja) トランジスタの作製方法
JP6280977B2 (ja) 半導体装置
JP6286512B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6231743B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6199583B2 (ja) 半導体装置
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6686111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250