JP6673764B2 - Semiconductor element mounting substrate and semiconductor device - Google Patents

Description

本発明は、半導体素子を実装するための半導体素子実装用基板に関するものである。   The present invention relates to a semiconductor element mounting substrate for mounting a semiconductor element.

近年、半導体素子には高い周波数特性が求められており、半導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置の必要性が高まっている。半導体装置の製造においては、半導体素子実装用基板上の載置部に半導体素子を載置固定して、ボンディングワイヤ等で半導体素子の電極と信号線路とを電気的に接続することによって、半導体素子実装用基板に半導体素子を実装し、製品としての半導体装置となる（例えば、特許文献１参照）。この場合、半導体素子と外部の回路基板とを電気的に導通するための電極パッドは、通常、半導体素子実装用基板の半導体素子を載置固定する側の面の反対側の面に設けられる。したがって、半導体素子実装用基板の側面に、表面側と裏面側を電気的に接続するための側面導体が設けられることが多い。   In recent years, semiconductor devices have been required to have high frequency characteristics, and the need for high-performance semiconductor element mounting substrates and semiconductor devices capable of improving the frequency characteristics of semiconductor devices has been increasing. In the manufacture of a semiconductor device, a semiconductor element is mounted and fixed on a mounting portion on a semiconductor element mounting substrate, and an electrode of the semiconductor element and a signal line are electrically connected to each other by a bonding wire or the like. A semiconductor element is mounted on a mounting substrate to provide a semiconductor device as a product (for example, see Patent Document 1). In this case, an electrode pad for electrically connecting the semiconductor element to an external circuit board is usually provided on the surface of the semiconductor element mounting substrate opposite to the surface on which the semiconductor element is mounted and fixed. Therefore, the side surface conductor for electrically connecting the front surface side and the back surface side is often provided on the side surface of the semiconductor element mounting substrate.

特開２０１２−１５６４２８号公報JP 2012-156428 A

しかしながら、前述の従来の構成においては、半導体素子実装用基板の側面に設けられた、表面側と裏面側を電気的に接続するための側面導体において、信号伝送部分を取り囲む部位が絶縁体で構成され、接地電位部分が周囲に存在しなくなるので、側面導体の部分の特性インピーダンスが大きくなり、半導体素子の周波数特性が低下するという欠点を有していた。したがって、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、半導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置を提供することにある。   However, in the above-described conventional configuration, in the side conductor provided on the side surface of the semiconductor element mounting substrate for electrically connecting the front surface side and the back surface side, a portion surrounding the signal transmission portion is formed of an insulator. In addition, since the ground potential portion does not exist in the surroundings, the characteristic impedance of the side conductor portion increases, and the frequency characteristics of the semiconductor element deteriorate. Accordingly, the present invention has been completed in view of the above-mentioned conventional problems, and an object of the present invention is to provide a high-performance semiconductor element mounting substrate and a semiconductor device capable of improving the frequency characteristics of a semiconductor element. It is in.

本発明の一つの態様の半導体素子実装用基板は、第１面の中央部に半導体素子を実装する載置部を有する基板を備えた半導体素子実装用基板であって、前記基板の前記第１面に、前記載置部を取り囲む周縁部に設けられた信号線路と、前記基板の側面に、前記基板の前記第１面から、前記第１面の反対側の第２面にかけて形成された溝部と、前記溝部の内面に設けられ、前記信号線路と接続された側面導体と、前記基板の内部に設けられ、前記側面導体と接続された内層導体と、前記基板の内部に設けられ、前記内層導体を取り囲む内層接地導体と、前記基板の前記第２面に設けられ、前記側面導体と接続された電極パッドと、を備えたことを特徴とする。   The semiconductor element mounting substrate according to one aspect of the present invention is a semiconductor element mounting substrate including a substrate having a mounting portion for mounting a semiconductor element in a central portion of a first surface, wherein A signal line provided on a peripheral portion surrounding the mounting portion; and a groove formed on a side surface of the substrate from the first surface of the substrate to a second surface opposite to the first surface. A side conductor provided on the inner surface of the groove and connected to the signal line; an inner layer conductor provided inside the substrate and connected to the side conductor; and an inner layer conductor provided inside the substrate and provided on the inner layer. An inner layer ground conductor surrounding the conductor and an electrode pad provided on the second surface of the substrate and connected to the side conductor are provided.

本発明の一つの態様の半導体装置は、上記の半導体素子実装用基板と、前記載置部に載置されるとともに前記信号線路に電気的に接続された半導体素子とを具備していることを特徴とする。   A semiconductor device according to one aspect of the present invention includes the semiconductor element mounting substrate described above, and a semiconductor element mounted on the mounting portion and electrically connected to the signal line. Features.

本発明の一つの態様の半導体素子実装用基板によれば、基板の内部において、信号を伝達する側面導体が内層導体によって拡張されるとともに、内層導体が内層接地導体に取り囲まれることによって、側面導体の特性インピーダンスを低減することができる。すなわち、基板の内部においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半
導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置を提供することが可能となる。 According to the semiconductor element mounting board of one aspect of the present invention, the side conductor for transmitting a signal is expanded by the inner conductor inside the board, and the inner conductor is surrounded by the inner ground conductor, thereby forming the side conductor. Characteristic impedance can be reduced. That is, the signal transmission portion is surrounded by the ground potential portion even inside the substrate, and it is possible to provide a high-performance semiconductor element mounting substrate and a semiconductor device capable of improving the frequency characteristics of the semiconductor element. Becomes

本発明の第１の実施形態である半導体素子実装用基板１の構成を示す上面からの外観斜視図である。1 is an external perspective view from the top showing a configuration of a semiconductor element mounting substrate 1 according to a first embodiment of the present invention. 本発明の第１の実施形態である半導体素子実装用基板１の構成を示す下面からの外観斜視図である。FIG. 1 is an external perspective view from below showing a configuration of a semiconductor element mounting substrate 1 according to a first embodiment of the present invention. 本発明の第１の実施形態である半導体素子実装用基板１の構成を示す上面からの外観斜視図であり、絶縁体の部分を省き金属層の部分だけを示す外観斜視図である。FIG. 1 is an external perspective view from a top view illustrating a configuration of a semiconductor element mounting substrate 1 according to a first embodiment of the present invention, in which an insulator portion is omitted and only a metal layer portion is illustrated. 本発明の第１の実施形態である半導体素子実装用基板１の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram including an external plan view from an upper surface, an external plan view from a lower surface, and a cross-sectional view illustrating a configuration of a semiconductor element mounting substrate 1 according to a first embodiment of the present invention. 本発明の第１の実施形態である半導体素子実装用基板１の構成を示す上面からの分解斜視図であり、絶縁体の部分を省き金属層の部分だけを示す分解斜視図である。FIG. 2 is an exploded perspective view from above showing the configuration of the semiconductor element mounting substrate 1 according to the first embodiment of the present invention, and is an exploded perspective view showing only a metal layer portion without an insulator portion. 本発明の第１の実施形態である半導体素子実装用基板１の構成を示す上面からの分解平面図であり、絶縁体の部分を省き金属層の部分だけを示す分解平面図である。FIG. 2 is an exploded plan view from above showing the configuration of the semiconductor element mounting substrate 1 according to the first embodiment of the present invention, and is an exploded plan view showing only a metal layer portion without an insulator portion. 本発明の第２の実施形態である半導体素子実装用基板１の構成を示す下面からの外観斜視図である。It is an external appearance perspective view from the bottom showing the composition of substrate 1 for semiconductor element mounting which is a 2nd embodiment of the present invention. 本発明の第２の実施形態である半導体素子実装用基板１の構成を示す、下面からの外観平面図、および断面図を含む図である。It is a figure including the appearance top view from the lower surface, and a sectional view showing composition of substrate 1 for semiconductor element mounting which is a 2nd embodiment of the present invention. 本発明の第３の実施形態である半導体素子実装用基板１の構成を示す上面からの外観斜視図である。It is an external appearance perspective view from the upper surface which shows the structure of the semiconductor element mounting board | substrate 1 which is 3rd Embodiment of this invention. 本発明の第３の実施形態である半導体素子実装用基板１の構成を示す下面からの外観斜視図である。It is an external appearance perspective view from the lower surface which shows the structure of the semiconductor element mounting board | substrate 1 which is 3rd Embodiment of this invention. 本発明の第３の実施形態である半導体素子実装用基板１の構成を示す下面からの分解斜視図であり、基体３１のみを分解して示した分解斜視図である。FIG. 10 is an exploded perspective view from below showing a configuration of a semiconductor element mounting substrate 1 according to a third embodiment of the present invention, and is an exploded perspective view showing only a base 31 in an exploded state. 本発明の第３の実施形態である半導体素子実装用基板１の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。It is a figure including the external appearance top view from the upper surface, the external appearance plan view from the lower surface, and sectional drawing which show the structure of the board | substrate 1 for semiconductor element mounting which is 3rd Embodiment of this invention. 本発明の第４の実施形態である半導体素子実装用基板１の構成を示す斜視図であって、図１３（ａ）は側面接地導体が半円形状の溝に設けられた場合であり、図１３（ｂ）は側面接地導体が半楕円形状の溝に設けられた場合である。FIG. 13A is a perspective view showing a configuration of a semiconductor element mounting substrate 1 according to a fourth embodiment of the present invention, and FIG. 13A shows a case where a side surface ground conductor is provided in a semicircular groove; 13 (b) shows a case where the side ground conductor is provided in a semi-elliptical groove. 本発明の第５の実施形態に係る半導体素子実装用基板１の構成を示す、上面図、および斜視図を含む図である。It is a figure containing a top view and a perspective view showing composition of substrate 1 for semiconductor element mounting concerning a 5th embodiment of the present invention. 本発明の第５の実施形態に係る半導体素子実装用基板１の構成を示す分解斜視図である。It is an exploded perspective view showing the composition of substrate 1 for semiconductor element mounting concerning a 5th embodiment of the present invention. 本発明の第１の実施形態である半導体素子実装用基板１を備える半導体装置５０の構成を示す外観斜視図である。1 is an external perspective view illustrating a configuration of a semiconductor device 50 including a semiconductor element mounting substrate 1 according to a first embodiment of the present invention. 本発明の各実施形態に係る半導体素子実装用基板１を実装する実装基板の構成を示す分解斜視図である。1 is an exploded perspective view showing a configuration of a mounting board on which a semiconductor element mounting board 1 according to each embodiment of the present invention is mounted. 図１７に示した実装基板の構成を示す上面透視図である。FIG. 18 is a top perspective view showing the configuration of the mounting board shown in FIG. 17. 本発明の他の実施形態に係る半導体装置５０の構成を示す上面図、および斜視図を含む図である。It is a figure including a top view and a perspective view showing a configuration of a semiconductor device 50 according to another embodiment of the present invention. 図１７に示した半導体装置５０の構成を示す分解斜視図である。FIG. 18 is an exploded perspective view showing a configuration of the semiconductor device 50 shown in FIG. 本発明の第１の実施形態である半導体素子実装用基板１を備える半導体装置５０の電気的特性のシミュレーション結果を示す図であり、戻り損失の周波数特性を示す図である。FIG. 7 is a diagram illustrating a simulation result of electrical characteristics of the semiconductor device 50 including the semiconductor element mounting substrate 1 according to the first embodiment of the present invention, and is a diagram illustrating frequency characteristics of return loss. 本発明の第１の実施形態である半導体素子実装用基板１を備える半導体装置５０の電気的特性のシミュレーション結果を示す図であり、挿入損失の周波数特性を示す図である。FIG. 6 is a diagram illustrating a simulation result of electrical characteristics of the semiconductor device 50 including the semiconductor element mounting substrate 1 according to the first embodiment of the present invention, and is a diagram illustrating frequency characteristics of insertion loss.

以下、本発明の実施形態に係る半導体素子実装用基板１について、図面に基づき詳細に説明する。なお、以降の図において同一の構成については同一の参照符を用いて説明する。   Hereinafter, a semiconductor element mounting substrate 1 according to an embodiment of the present invention will be described in detail with reference to the drawings. In the following drawings, the same components will be described using the same reference numerals.

（第１の実施形態）
図１は本発明の第１の実施形態である半導体素子実装用基板１の構成を示す上面からの外観斜視図であり、図２は下面からの外観斜視図である。図３は同じく半導体素子実装用基板１の構成を示す上面からの外観斜視図であり、絶縁体の部分を省き金属層の部分だけを示す外観斜視図である。図４は同じく半導体素子実装用基板１の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。また図５は同じく半導体素子実装用基板１の構成を示す上面からの分解斜視図であり、絶縁体の部分を省き金属層の部分だけを示す分解斜視図であり、図６は分解平面図である。 (First embodiment)
FIG. 1 is an external perspective view from above showing the configuration of a semiconductor element mounting substrate 1 according to a first embodiment of the present invention, and FIG. 2 is an external perspective view from below. FIG. 3 is an external perspective view showing the configuration of the semiconductor element mounting substrate 1 viewed from the top, similarly, showing only the metal layer portion without the insulator portion. FIG. 4 is a view showing the configuration of the semiconductor element mounting substrate 1, including an external plan view from above, an external plan view from below, and a cross-sectional view. FIG. 5 is an exploded perspective view showing the configuration of the semiconductor element mounting substrate 1 from the upper surface, in which an insulator portion is omitted, and only a metal layer portion is shown. FIG. 6 is an exploded plan view. is there.

半導体素子実装用基板１は、基板第１面１１の中央部に半導体素子５１を実装する載置部３を有する基板２を備えており、基板２は、たとえばアルミナ（Ａｌ_２Ｏ_３）質焼結体（アルミナセラミックス）等のセラミックスから成る。また、基板第１面１１に、載置部３を取り囲む周縁部４に設けられた信号線路１９を備えている。信号線路１９は、たとえば、鉄、銅、ニッケル、金、クロム、コバルト、モリブデン、マンガンまたはタングステン等から成る。または、これらの材料の合金から成る。また、基板側面１３に、基板第１面１１から、基板第１面１１の反対側の基板第２面１２にかけて形成された溝部１４と、溝部内面１５に設けられ、信号線路１９と接続された側面導体１６と、を備えている。さらに、基板２の内部に設けられ、側面導体１６と接続された内層導体２０と、基板２の内部に設けられ、内層導体２０を取り囲む内層接地導体２１と、基板第２面１２に設けられ、側面導体１６と接続された電極パッド５と、を備えている。 A semiconductor element mounting substrate 1 is provided with a substrate 2 having a platform 3 for mounting a semiconductor element 51 in the central portion of the substrate first surface 11, the substrate 2 is, for example, alumina (Al 2 _{O 3)} Quality grilled It is made of ceramics such as a sintered body (alumina ceramics). Further, a signal line 19 provided on the peripheral portion 4 surrounding the mounting portion 3 is provided on the first surface 11 of the substrate. The signal line 19 is made of, for example, iron, copper, nickel, gold, chromium, cobalt, molybdenum, manganese, or tungsten. Alternatively, it is made of an alloy of these materials. Further, a groove 14 formed on the substrate side surface 13 from the substrate first surface 11 to the substrate second surface 12 on the opposite side of the substrate first surface 11 and a groove inner surface 15 are provided and connected to the signal line 19. And a side conductor 16. Further, an inner layer conductor 20 provided inside the substrate 2 and connected to the side conductor 16, an inner layer ground conductor 21 provided inside the substrate 2 and surrounding the inner layer conductor 20, provided on the second surface 12 of the substrate, And an electrode pad 5 connected to the side conductor 16.

このような構成によって、基板２の内部において、信号を伝達する側面導体１６が内層導体２０によって拡張されるとともに、内層導体２０が内層接地導体２１に取り囲まれることによって、側面導体１６の特性インピーダンスを低減することができる。さらに、側面導体１６および内層導体２０と内層接地導体２１との間に生じる電界を電界結合させることにより、信号伝送部分の電界分布の拡がりを抑制することができる。すなわち、基板２の内部においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半導体素子実装用基板１の信号伝送部分における特性インピーダンスの変動を抑制することができる。また、周波数特性を向上させることができる、高性能な半導体素子実装用基板１および半導体装置５０を提供することが可能となる。   With such a configuration, inside the substrate 2, the side conductor 16 for transmitting a signal is expanded by the inner layer conductor 20 and the inner layer conductor 20 is surrounded by the inner layer ground conductor 21, thereby reducing the characteristic impedance of the side conductor 16. Can be reduced. Further, the electric field generated between the side conductor 16 and the inner layer conductor 20 and the inner layer ground conductor 21 is electrically coupled, so that the spread of the electric field distribution in the signal transmission portion can be suppressed. That is, the signal transmission portion is surrounded by the ground potential portion also in the substrate 2, and the variation of the characteristic impedance in the signal transmission portion of the semiconductor element mounting substrate 1 can be suppressed. In addition, it is possible to provide a high-performance semiconductor element mounting substrate 1 and a semiconductor device 50 that can improve frequency characteristics.

さらに、はんだ等の導電性の接合材を介して側面導体１６を外部の回路基板に電気的に接続する際に、接合材によるメニスカスが溝部の内面に形成される。このような構成であることによって、側面導体１６は、外部の回路基板と電気的に安定して接続することができる。つまり、半導体素子実装用基板１は、信号伝送部分における特性インピーダンスの変動を抑制することができ、周波数特性を向上させることができる。   Further, when the side conductor 16 is electrically connected to an external circuit board via a conductive bonding material such as solder, a meniscus of the bonding material is formed on the inner surface of the groove. With such a configuration, the side conductor 16 can be electrically stably connected to an external circuit board. That is, the semiconductor element mounting substrate 1 can suppress the variation of the characteristic impedance in the signal transmission portion, and can improve the frequency characteristics.

また、半導体素子実装用基板１は、基板第１面１１に、信号線路１９を挟むようにして、層状に設けられた接地導体２２をさらに備えている。このような構成によって、基板第１面１１においても、信号伝送部分が接地電位部分に挟まれる、いわゆるコプレーナ線路の構成となり、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。   The semiconductor element mounting substrate 1 further includes a ground conductor 22 provided in a layer shape on the first substrate surface 11 so as to sandwich the signal line 19. With such a configuration, the signal transmission portion is also sandwiched between the ground potential portions on the substrate first surface 11, that is, a so-called coplanar line configuration, and the frequency characteristics in the signal transmission portion of the semiconductor element mounting substrate 1 are further improved. Can be.

また、半導体素子実装用基板１は、基板第２面１２に、電極パッド５を取り囲むようにして、層状に設けられた接地導体２２をさらに備えている。このような構成によって、基
板第２面１２においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半導体素子実装用基板１の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。 In addition, the substrate 1 for mounting a semiconductor element further includes a ground conductor 22 provided in a layer on the second surface 12 of the substrate so as to surround the electrode pad 5. With such a configuration, the signal transmission portion is also surrounded by the ground potential portion on the substrate second surface 12 as well, and unnecessary spread of the electric field distribution generated in the signal transmission portion of the semiconductor element mounting substrate 1 and fluctuation of the characteristic impedance are caused. Can be suppressed. As a result, the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved.

また、内層導体２０は、側面導体１６が延びる方向と直交する方向に層状に設けられ、溝部内面１５に沿って側面導体１６に接続される。さらに、内層接地導体２１は、側面導体１６が延びる方向と直交する方向に層状に設けられ、内層導体２０を取り囲むように設けられる。このような構成によって、基板２の内部において、信号伝送部分が接地電位部分に同一面内で取り囲まれる構成となり、半導体素子実装用基板１の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができるとともに、半導体素子実装用基板１の周波数特性をさらに向上させることができる。   The inner conductor 20 is provided in a layer shape in a direction orthogonal to the direction in which the side conductor 16 extends, and is connected to the side conductor 16 along the groove inner surface 15. Furthermore, the inner-layer ground conductor 21 is provided in a layer shape in a direction orthogonal to the direction in which the side conductor 16 extends, and is provided so as to surround the inner-layer conductor 20. With such a configuration, the signal transmission portion is surrounded by the ground potential portion in the same plane inside the substrate 2, and unnecessary spread of the electric field distribution generated in the signal transmission portion of the semiconductor element mounting substrate 1 and characteristic impedance And the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved.

また、半導体素子実装用基板１は、基板側面１３に、溝部１４を挟むようにして、基板第１面１１から基板第２面１２にかけて形成された側面接地導体２３をさらに備えている。このような構成によって、基板側面１３においても、信号伝送部分が接地電位部分に挟まれる構成となり、半導体素子実装用基板１の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。なお、側面接地導体２３は、側面導体１６と同様に基板第１面１１から、基板第１面１１の反対側の基板第２面１２にかけて形成された側面溝１３ａの内面に設けられてもよい。この場合には、はんだ等の導電性の接合材を介して側面接地導体２３を外部の回路基板に電気的に接続する際に、接合材によるメニスカスが側面溝１３ａの内面に形成される。これにより、側面接地導体２３は外部の回路基板と電気的に安定して接続することができる。つまり、半導体素子実装用基板１は、信号伝送部分における特性インピーダンスの変動を抑制することができ、周波数特性を向上させることができる。   The semiconductor element mounting substrate 1 further includes a side surface ground conductor 23 formed on the substrate side surface 13 so as to sandwich the groove 14 from the substrate first surface 11 to the substrate second surface 12. With such a configuration, the signal transmission portion is sandwiched between the ground potential portions also on the side surface 13 of the substrate, and unnecessary spread of the electric field distribution generated in the signal transmission portion of the semiconductor element mounting substrate 1 and fluctuation of the characteristic impedance are suppressed. can do. As a result, the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved. The side ground conductor 23 may be provided on the inner surface of the side groove 13 a formed from the first substrate surface 11 to the second substrate surface 12 opposite to the first substrate surface 11, similarly to the side conductor 16. . In this case, when the side ground conductor 23 is electrically connected to an external circuit board via a conductive bonding material such as solder, a meniscus of the bonding material is formed on the inner surface of the side groove 13a. Thus, the side ground conductor 23 can be electrically stably connected to the external circuit board. That is, the semiconductor element mounting substrate 1 can suppress the variation of the characteristic impedance in the signal transmission portion, and can improve the frequency characteristics.

また、内層導体２０は平面視したときの外形状が略矩形状である。このような構成によって、半導体素子実装用基板１の製造工程において、内層導体２０を容易に設けることができる。また、電極パッド５は平面視したときの外形状が略半円形状である。このような構成によって、半導体素子５１と外部の回路基板との間の電気的な接続を安定させることができる。また、電極パッド５を介して半導体装置５０を外部の回路基板にはんだ等の接続部材で実装する際に、電極パッド５および接続部材の周辺に生じる応力を低減することができる。   The outer shape of the inner conductor 20 when viewed in a plan view is substantially rectangular. With such a configuration, the inner layer conductor 20 can be easily provided in the manufacturing process of the semiconductor element mounting substrate 1. The outer shape of the electrode pad 5 when viewed in a plan view is substantially semicircular. With such a configuration, electrical connection between the semiconductor element 51 and an external circuit board can be stabilized. In addition, when the semiconductor device 50 is mounted on an external circuit board with a connection member such as solder via the electrode pad 5, stress generated around the electrode pad 5 and the connection member can be reduced.

また、側面導体１６の基板第１面１１側の端部において、側面導体１６と信号線路１９とが接続され、側面導体１６の基板第２面１２側の端部において、側面導体１６と電極パッド５とが接続される。このような構成によって、側面導体１６と信号線路１９との間の電気的な接続、および側面導体１６と電極パッド５との間の電気的な接続を安定化させるとともに、半導体装置５０に高周波の電気信号を安定して入出力させることができる。   The side conductor 16 is connected to the signal line 19 at the end of the side conductor 16 on the first substrate surface 11 side. The side conductor 16 and the electrode pad are connected at the end of the side conductor 16 on the second substrate surface 12 side. 5 is connected. With such a configuration, the electrical connection between the side conductor 16 and the signal line 19 and the electrical connection between the side conductor 16 and the electrode pad 5 are stabilized, and the semiconductor device 50 Electric signals can be input and output stably.

また、載置部３を取り囲む基板２の周縁の内壁に基板第１面１１から載置部３にかけて、半導体素子実装用基板１の上面視にて信号線路１９を間に挟むように内面溝ｄが設けられていてもよく、この内面溝ｄの内面にも接地導体となる側面接地導体が形成されている。その結果、このような構成である半導体素子実装用基板１は、信号線路１９の載置部３側の端部における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。また、半導体素子実装用基板１の周波数特性をさらに向上させることができる。   Further, an inner groove d is formed on the inner wall of the periphery of the substrate 2 surrounding the mounting portion 3 from the first surface 11 of the substrate to the mounting portion 3 so as to sandwich the signal line 19 therebetween when viewed from above the semiconductor device mounting substrate 1. May be provided, and a side surface grounding conductor serving as a grounding conductor is also formed on the inner surface of the inner surface groove d. As a result, the semiconductor element mounting substrate 1 having such a configuration can suppress the unnecessary spread of the electric field distribution and the fluctuation of the characteristic impedance at the end of the signal line 19 on the mounting portion 3 side. Further, the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved.

図２１は、本発明の第１の実施形態である半導体素子実装用基板１を備える半導体装置５０の信号伝送部分における電気的特性のシミュレーション結果を示す図であって、戻り
損失の周波数特性を示す図であり、図２２は、挿入損失の周波数特性を示す図である。図２１および図２２から、電極パッド５、内層導体２０、内層接地導体２１および側面接地導体２３を設けることによって、信号帯域において、戻り損失および挿入損失が低減され、半導体素子実装用基板１の周波数特性が向上されることを確認することができる。 FIG. 21 is a diagram illustrating a simulation result of electrical characteristics in a signal transmission portion of the semiconductor device 50 including the semiconductor element mounting substrate 1 according to the first embodiment of the present invention, and illustrates a frequency characteristic of return loss. FIG. 22 is a diagram illustrating frequency characteristics of insertion loss. 21 and 22, from the fact that the electrode pad 5, the inner conductor 20, the inner ground conductor 21 and the side ground conductor 23 are provided, return loss and insertion loss are reduced in the signal band, and the frequency of the semiconductor element mounting substrate 1 is reduced. It can be confirmed that the characteristics are improved.

（第２の実施形態）
次に、本発明の第２の実施形態の半導体素子実装用基板１について、図７,８に基づき
説明する。図７は本発明の第２の実施形態である半導体素子実装用基板１の構成を示す下面からの外観斜視図であり、図８は同じく半導体素子実装用基板１の構成を示す、下面からの外観平面図、および断面図を含む図である。本発明の第２の実施形態の半導体素子実装用基板１には、基板２の内側かつ上面視で載置部３を取り囲むように、内層接地導体２１よりも、基板第２面１２側の領域に、空隙部３０が設けられている。半導体素子実装用基板１または半導体装置５０の製造工程や、半導体装置５０を作動させる際の半導体素子５１の発熱によって半導体素子実装用基板１内に温度変化や温度勾配が発生する。この結果、半導体素子実装用基板１や半導体素子５１の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合であっても、空隙部３０が存在することによって応力を緩和することができるので、半導体素子実装用基板１の破損やクラックの発生を防止することが可能となる。また、基板２の変形や反りに伴って生じる載置部３の変形や反りを抑制することができるため、半導体素子５１を載置部３に安定して実装することができる。また、載置部３の変形や反りに伴って生じる半導体素子５１の破損を抑制することができる。 (Second embodiment)
Next, a semiconductor element mounting substrate 1 according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 7 is a bottom perspective view showing the configuration of a semiconductor element mounting substrate 1 according to a second embodiment of the present invention, and FIG. It is a figure including an external appearance top view and a sectional view. In the semiconductor element mounting substrate 1 according to the second embodiment of the present invention, an area on the substrate second surface 12 side with respect to the inner layer ground conductor 21 so as to surround the mounting portion 3 inside the substrate 2 and in a top view. Is provided with a void portion 30. A temperature change or a temperature gradient occurs in the semiconductor element mounting substrate 1 due to a manufacturing process of the semiconductor element mounting substrate 1 or the semiconductor device 50 or heat generation of the semiconductor element 51 when the semiconductor device 50 is operated. As a result, stress due to thermal expansion or thermal contraction of the semiconductor element mounting substrate 1 or the semiconductor element 51 may occur. Even in such a case, since the stress can be relieved due to the presence of the void 30, the breakage or cracking of the semiconductor element mounting substrate 1 can be prevented. In addition, since the deformation and warpage of the mounting portion 3 caused by the deformation and warpage of the substrate 2 can be suppressed, the semiconductor element 51 can be stably mounted on the mounting portion 3. In addition, it is possible to prevent the semiconductor element 51 from being damaged due to deformation or warpage of the mounting portion 3.

さらに、半導体素子実装用基板１の小型化において、側面導体１６、電極パッド５および内層導体２０と内層接地導体２１との間隔が狭くなり、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、空隙部３０が存在することによって緩和することができる。よって、信号伝送部分の特性インピーダンスを所望の値にすることが容易となり、半導体素子実装用基板１の小型化を実現できるとともに、信号伝送部分における周波数特性をさらに向上させることができる。   Further, in the downsizing of the semiconductor element mounting substrate 1, the distance between the side conductor 16, the electrode pad 5, and the inner layer conductor 20 and the inner layer ground conductor 21 becomes narrower, and the static electricity generated between the signal transmission portion and the ground potential portion is reduced. The presence of the gap 30 can reduce the increase in the capacitance and the decrease in the characteristic impedance. Therefore, it becomes easy to set the characteristic impedance of the signal transmission portion to a desired value, and the size of the semiconductor element mounting substrate 1 can be reduced, and the frequency characteristics of the signal transmission portion can be further improved.

（第３の実施形態）
次に、本発明の第３の実施形態の半導体素子実装用基板１について、図９〜１２に基づき説明する。図９は本発明の第３の実施形態である半導体素子実装用基板１の構成を示す上面からの外観斜視図であり、図１０は下面からの外観斜視図である。図１１は同じく第３の実施形態の半導体素子実装用基板１の構成を示す下面からの分解斜視図であり、基体３１のみを分解して示した分解斜視図である。図１２は同じく第３の実施形態の半導体素子実装用基板１の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。本発明の第３の実施形態においては、基板２は絶縁体から成り、半導体素子実装用基板１は載置部３に金属製の基体３１をさらに備えており、基体３１に半導体素子５１が載置される。 (Third embodiment)
Next, a semiconductor device mounting board 1 according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 9 is an external perspective view from the top showing the configuration of the semiconductor element mounting substrate 1 according to the third embodiment of the present invention, and FIG. 10 is an external perspective view from the bottom. FIG. 11 is an exploded perspective view showing the configuration of the semiconductor element mounting substrate 1 according to the third embodiment from below, and is an exploded perspective view showing only the base 31 in an exploded manner. FIG. 12 is a view showing the configuration of the semiconductor element mounting substrate 1 of the third embodiment, including an external plan view from above, an external plan view from below, and a cross-sectional view. In the third embodiment of the present invention, the substrate 2 is made of an insulator, and the semiconductor element mounting substrate 1 further includes a metal base 31 on the mounting portion 3, and the semiconductor element 51 is mounted on the base 31. Is placed.

基体３１は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。また、基体３１は内層接地導体２１とはんだやろう材等の導電性の接合材で電気的に接続されている。このような構成によって、半導体素子実装用基板１の放熱性が向上するとともに載置部３、内層接地導体２１、接地導体２２、側面接地導体２３が外部の回路基板に設けられる接地導体に基体３１を介して接続され、それぞれ接地電位となる。また、半導体素子実装用基板１の接地電位となる基体３１と外部の回路基板に設けられる接地導体との接合面積を大きくすることができることから、半導体素子実装用基板１の接地電位が安定する。   For the base 31, a metal material such as iron, copper, nickel, chromium, cobalt or tungsten can be used. Alternatively, alloys composed of these metals can be used. The base 31 is electrically connected to the inner-layer ground conductor 21 by a conductive bonding material such as solder or brazing material. With such a configuration, the heat dissipation of the semiconductor element mounting substrate 1 is improved, and the mounting portion 3, the inner-layer ground conductor 21, the ground conductor 22, and the side-surface ground conductor 23 are formed on the ground conductor provided on the external circuit board. , And attain the ground potential. In addition, since the bonding area between the base 31 serving as the ground potential of the semiconductor element mounting substrate 1 and the ground conductor provided on the external circuit board can be increased, the ground potential of the semiconductor element mounting substrate 1 is stabilized.

この結果、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上さ
せることができる。さらに、本発明の第２の実施形態と同様に、半導体素子実装用基板１には、基板２の内側において、内層接地導体２１よりも、基板第２面１２側の領域で基板２と基体３１の間に空隙部３０が設けられている。このような構成により、前述と同様の作用効果によって半導体素子実装用基板１の破損やクラックの発生、さらに、半導体素子５１の破損を防止することが可能となるとともに、半導体素子実装用基板１の信号伝送部分における周波数特性をさらに向上させることができる。 As a result, the frequency characteristics in the signal transmission portion of the semiconductor element mounting substrate 1 can be further improved. Further, similarly to the second embodiment of the present invention, the substrate 2 for mounting the semiconductor element is provided on the substrate 1 for mounting the semiconductor element in a region closer to the substrate second surface 12 than the inner-layer ground conductor 21 inside the substrate 2. A gap 30 is provided between the two. With such a configuration, it is possible to prevent the semiconductor element mounting substrate 1 from being damaged or cracked and to prevent the semiconductor element 51 from being damaged by the same operation and effect as described above. The frequency characteristics in the signal transmission portion can be further improved.

（第４の実施形態）
本発明の第４の実施形態に係る半導体素子実装用基板１について、図１３に基づき説明する。図１３（ａ）および図１３（ｂ）は、本発明の第４の実施形態である半導体素子実装用基板１の構成を示す斜視図である。図１３に示した半導体素子実装用基板１は、溝部１４、側面溝１３ａが曲線部を有している。溝部１４、側面溝１３ａは上面視において、例えば半楕円形状（図１３（ａ））または円形状（図１３（ｂ））である。また、溝部１４、側面溝１３ａが曲線部を有している。 (Fourth embodiment)
A semiconductor element mounting substrate 1 according to a fourth embodiment of the present invention will be described with reference to FIG. FIGS. 13A and 13B are perspective views showing a configuration of a semiconductor element mounting substrate 1 according to a fourth embodiment of the present invention. In the semiconductor element mounting substrate 1 shown in FIG. 13, the groove portion 14 and the side surface groove 13a have curved portions. The grooves 14 and the side grooves 13a have, for example, a semi-elliptical shape (FIG. 13A) or a circular shape (FIG. 13B) when viewed from above. Further, the groove portion 14 and the side surface groove 13a have curved portions.

半導体素子実装用基板１または半導体装置５０の製造工程や、半導体装置５０を作動させる際の半導体素子５１の発熱によって半導体素子実装用基板１内に温度変化や温度勾配が発生する。これによって、半導体素子実装用基板１の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合にも、溝部１４、側面溝１３ａが曲線部を有していることによって、溝部１４、側面溝１３ａの局所に応力が集中することを抑制することができ、側面導体１６および側面接地導体２３の破損やクラックの発生を防止することが可能となる。   A temperature change or a temperature gradient occurs in the semiconductor element mounting substrate 1 due to a manufacturing process of the semiconductor element mounting substrate 1 or the semiconductor device 50 or heat generation of the semiconductor element 51 when the semiconductor device 50 is operated. This may cause a stress due to thermal expansion or thermal contraction of the semiconductor element mounting substrate 1. Even in such a case, since the grooves 14 and the side grooves 13a have curved portions, it is possible to suppress the concentration of stress locally on the grooves 14 and the side grooves 13a. It is possible to prevent the ground conductor 23 from being damaged or cracked.

（第５の実施形態）
本発明の第５の実施形態に係る半導体素子実装用基板１について、図１４，１５に基づき説明する。図１４は、本発明の第４の実施形態である半導体素子実装用基板１の構成を示す上面図、および斜視図を含む図である。また、図１５には分解斜視図を示している。図１４および図１５に示した半導体素子実装用基板１は、基板第１面１１の上面に枠部４１をさらに備えている。枠部４１は、例えば基板２を構成する材料と同じであり、上面視で外周の形状が同じである。例えば、枠部４１は、側面に、上面視において溝部１４および側面溝１３ａと重なる位置に凹部４２、第２溝部４３を有しており、凹部４２の内面には接地導体が設けられておらず、第２溝部４３の内面には側面接地導体２３が連続して設けられている。枠部４１は、内面に接地導体が設けられていない凹部４２が設けられていることにより、半導体素子実装用基板１の小型化において、信号線路１９と接地導体２２との間隔が狭くなる。このことによって、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、凹部４２が存在することによって緩和することができる。さらに、上面視において、溝部１４および側面溝１３ａと凹部４２および第２溝部４３の形状を同じにすることがよい。 (Fifth embodiment)
A semiconductor device mounting board 1 according to a fifth embodiment of the present invention will be described with reference to FIGS. FIG. 14 includes a top view and a perspective view showing a configuration of a semiconductor element mounting substrate 1 according to a fourth embodiment of the present invention. FIG. 15 is an exploded perspective view. The semiconductor element mounting substrate 1 shown in FIGS. 14 and 15 further includes a frame portion 41 on the upper surface of the substrate first surface 11. The frame portion 41 is, for example, the same as the material forming the substrate 2 and has the same outer peripheral shape when viewed from above. For example, the frame portion 41 has a concave portion 42 and a second groove portion 43 on the side surface at positions overlapping the groove portion 14 and the side surface groove 13a in a top view, and no ground conductor is provided on the inner surface of the concave portion 42. The side surface ground conductor 23 is provided continuously on the inner surface of the second groove 43. Since the frame portion 41 is provided with the concave portion 42 in which the ground conductor is not provided on the inner surface, the distance between the signal line 19 and the ground conductor 22 is reduced in miniaturizing the semiconductor element mounting substrate 1. Thus, the presence of the concave portion 42 can reduce the increase in the capacitance between the signal transmission portion and the ground potential portion and the decrease in the characteristic impedance. Further, it is preferable that the shape of the groove 14 and the side groove 13a, the shape of the recess 42 and the shape of the second groove 43 are the same in a top view.

半導体素子実装用基板１または半導体装置５０の製造工程や、半導体装置５０を作動させる際の半導体素子５１の発熱によって熱応力が生じる。このとき、溝部１４および側面溝１３ａと凹部４２および第２溝部４３の形状を同じであれば、溝部１４および側面溝１３ａと凹部４２および第２溝部４３との接合界面に局所的に集中することを抑制することができる。さらに、枠部４１は、第２溝部４３が設けられているとともに内面に側面接地導体２３が設けられていることにより、信号線路１９の溝部１４側の端部における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。   Thermal stress is generated by the manufacturing process of the semiconductor element mounting substrate 1 or the semiconductor device 50 and heat generated by the semiconductor element 51 when the semiconductor device 50 is operated. At this time, if the shapes of the groove 14 and the side groove 13a, the concave portion 42, and the second groove 43 are the same, local concentration at the joining interface between the groove 14 and the side groove 13a, the concave portion 42, and the second groove 43 is possible. Can be suppressed. Further, since the frame portion 41 is provided with the second groove portion 43 and the side surface grounding conductor 23 on the inner surface, unnecessary expansion and characteristics of the electric field distribution at the end of the signal line 19 on the groove portion 14 side are provided. Variation in impedance can be suppressed. As a result, the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved.

（半導体装置の構成）
図１６は、一例として本発明の第１の実施形態の半導体素子実装用基板１を備える半導
体装置５０の構成の一例を示す外観斜視図である。半導体装置５０を組み立てる場合、基板２の載置部３に半導体素子５１を載置して基板２に接着剤等を介して接着固定し、半導体素子５１と信号線路１９とをボンディングワイヤ等を介して電気的に接続する。このようにして、半導体素子実装用基板１に半導体素子５１を実装することによって製品としての半導体装置５０が完成する。なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、基板第１面１１の載置部３に半導体素子５１を載置する凹部を設けず、載置部３と周縁部４が面一に設けられ、載置部３の周縁部４に信号線路１９や接地導体２２を備えてもよい。これにより、半導体素子実装用基板１の剛性が向上するから、半導体装置５０の信頼性試験や作動環境、および半導体素子５１等から加えられる熱によって生じる応力が原因となって発生する、半導体素子実装用基板１の破損を抑制することができる。 (Structure of semiconductor device)
FIG. 16 is an external perspective view illustrating an example of the configuration of a semiconductor device 50 including the semiconductor element mounting substrate 1 according to the first embodiment of the present invention. When assembling the semiconductor device 50, the semiconductor element 51 is mounted on the mounting portion 3 of the substrate 2 and fixed to the substrate 2 with an adhesive or the like, and the semiconductor element 51 and the signal line 19 are bonded via a bonding wire or the like. Electrical connection. Thus, the semiconductor device 51 as a product is completed by mounting the semiconductor element 51 on the semiconductor element mounting substrate 1. It should be noted that the present invention is not limited to the above-described embodiments and examples, and various changes may be made without departing from the scope of the present invention. For example, the mounting portion 3 on the first surface 11 of the substrate is not provided with a concave portion for mounting the semiconductor element 51, and the mounting portion 3 and the peripheral portion 4 are provided flush with each other. A line 19 and a ground conductor 22 may be provided. As a result, the rigidity of the semiconductor element mounting substrate 1 is improved. Therefore, the reliability test and the operating environment of the semiconductor device 50 and the stress generated by the heat generated from the semiconductor element 51 and the like cause the semiconductor element mounting. Substrate 1 can be prevented from being damaged.

半導体装置５０の他の実施形態として、図１７〜図２０に基づいて説明する。図１７は、本発明の各実施形態に係る半導体素子実装用基板１を実装する実装基板５２の構成を示す分解斜視図である。図１８は、図１７に示した実装基板の上面透視図である。また、図２０は、図１９の半導体装置５０を実装基板５２に実装した構成における上面からの分解斜視図である。また、図１９は、本発明の他の実施形態に係る半導体装置５０を実装基板５２に実装した構成を示す上面図、および外観斜視図を含む図である。そして、図２０は本発明の他の実施形態に係る半導体装置５０の分解斜視図である。   Another embodiment of the semiconductor device 50 will be described with reference to FIGS. FIG. 17 is an exploded perspective view showing a configuration of a mounting board 52 on which the semiconductor element mounting board 1 according to each embodiment of the present invention is mounted. FIG. 18 is a top perspective view of the mounting board shown in FIG. FIG. 20 is an exploded perspective view from the top in a configuration in which the semiconductor device 50 of FIG. 19 is mounted on a mounting board 52. FIG. 19 includes a top view and a perspective view showing an external appearance of a configuration in which a semiconductor device 50 according to another embodiment of the present invention is mounted on a mounting board 52. FIG. 20 is an exploded perspective view of a semiconductor device 50 according to another embodiment of the present invention.

実装基板５２は、例えば複数の絶縁層で構成されており、上層の上面には、はんだ等の導電性の接合材を介して側面導体１６および電極パッド５が電気的に接続されるとともに高周波の電気信号が伝送される、銅箔等の金属材料から成る信号導体５６および電極パッド接続部５７が設けられる。さらに、実装基板５２は、上層の上面に信号導体５６を間に挟み、電極パッド接続部５７を取り囲むように、所定の間隔が設けられた銅箔等の金属材料から成り、接地電位となるグランド層５３が形成されている。   The mounting substrate 52 is composed of, for example, a plurality of insulating layers, and the upper surface of the upper layer is electrically connected to the side conductor 16 and the electrode pad 5 via a conductive bonding material such as solder, and has a high frequency. A signal conductor 56 made of a metal material such as a copper foil and an electrode pad connecting portion 57 for transmitting an electric signal are provided. Further, the mounting substrate 52 is made of a metal material such as copper foil and the like, which is provided with a predetermined interval so as to surround the electrode pad connection portion 57 with the signal conductor 56 interposed therebetween on the upper surface of the upper layer, and has a ground potential. A layer 53 is formed.

このグランド層５３と、半導体素子実装用基板１の裏面に設けられた接地導体２２や基体３１とが、はんだ等の接合材を介して接合される。実装基板５２は、上面に前述の信号導体５６とグランド層５３が設けられることにより、平面伝送線路の１つである、いわゆる、コプレーナ線路が構成される。グランド層５３は、上面視において、電極パッド５と重なる位置に設けられず、さらに、信号線路１９の信号伝送方向、すなわち、信号線路１９から半導体素子５１の方向と直交する方向において、信号線路１９と重なる位置に設けられていない。   The ground layer 53 and the ground conductor 22 and the base 31 provided on the back surface of the semiconductor element mounting substrate 1 are joined via a joining material such as solder. The mounting substrate 52 is provided with the above-described signal conductor 56 and the ground layer 53 on the upper surface, thereby forming a so-called coplanar line, which is one of the planar transmission lines. The ground layer 53 is not provided at a position overlapping with the electrode pad 5 in a top view, and furthermore, in the signal transmission direction of the signal line 19, that is, in the direction orthogonal to the direction from the signal line 19 to the semiconductor element 51, It is not provided at a position that overlaps with

また、実装基板５２は、内層に内部接地導体層５４が形成されている。内部接地導体層５４は、内部接地導体層５４が形成される形成領域および内部接地導体層５４が形成されない非形成領域５５を有している。接地導体層の非形成領域５５は、上面視において、少なくとも電極パッド５および電極パッド接続部５７と重なる位置に設けられない。このことによって、半導体装置５０を実装基板５２に実装した際に、所望の特性インピーダンスの範囲に調整し難くなることを緩和することができる。なぜならば、電極パッド５と電極パッド接続部５７とを電気的に接続するはんだ等の導電性の接合材や、この接合材によって側面導体１６の側面に形成されるメニスカスにより、信号導体５６と側面導体１６との間の信号伝送部分において、接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなるためである。   The mounting substrate 52 has an internal ground conductor layer 54 formed in an inner layer. The internal ground conductor layer has a formation region where the internal ground conductor layer is formed and a non-formation region 55 where the internal ground conductor layer is not formed. The non-formed region 55 of the ground conductor layer is not provided at a position overlapping at least the electrode pad 5 and the electrode pad connection portion 57 in a top view. Thus, when the semiconductor device 50 is mounted on the mounting board 52, it is possible to reduce the difficulty in adjusting the characteristic impedance to the desired range of the characteristic impedance. This is because the signal conductor 56 and the side surface of the signal conductor 56 are formed by a conductive joining material such as solder for electrically connecting the electrode pad 5 and the electrode pad connecting portion 57 or a meniscus formed on the side surface of the side conductor 16 by the joining material. This is because in the signal transmission portion between the conductor 16 and the ground potential portion, the capacitance generated between the signal transmission portion and the ground potential portion increases and the characteristic impedance decreases.

また、非形成領域５５は、上面視において、信号線路１９の信号伝送方向、すなわち、信号線路１９から半導体素子５１の方向と直交する方向において、側面導体１６を間に挟む一対の側面接地導体２３よりも内側に設けられることがよい。これにより、信号導体５
６と側面導体１６との間の信号伝送部分における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板１の周波数特性をさらに向上させることができる。 In addition, the non-formed region 55 is formed by a pair of side ground conductors 23 sandwiching the side conductor 16 in the signal transmission direction of the signal line 19, that is, the direction orthogonal to the direction of the semiconductor element 51 from the signal line 19 when viewed from above. It is better to be provided inside. Thereby, the signal conductor 5
Unnecessary spread of the electric field distribution in the signal transmission portion between the inner conductor 6 and the side conductor 16 and fluctuation of the characteristic impedance can be suppressed. As a result, the frequency characteristics of the semiconductor element mounting substrate 1 can be further improved.

以上に説明した、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更等が可能である。   The present invention described above is not limited to the above-described embodiment, and various changes can be made without departing from the spirit of the present invention.

１ 半導体素子実装用基板
２ 基板
３ 載置部
４ 周縁部
５ 電極パッド
６ 第１金属層
７ 第２金属層
８ 第３金属層
１１ 基板第１面
１２ 基板第２面
１３ 基板側面
１３ａ 側面溝
１４ 溝部
１５ 溝部内面
１６ 側面導体
１７ 側面導体上端
１８ 側面導体下端
１９ 信号線路
２０ 内層導体
２１ 内層接地導体
２２ 接地導体
２３ 側面接地導体
３０ 空隙部
３１ 基体
４１ 枠部
４２ 凹部
４３ 第２溝部
５０ 半導体装置
５１ 半導体素子
５２ 実装基板
５３ グランド層
５４ 接地導体層の形成領域
５４ 接地導体層の非形成領域
５５ 信号導体
ｄ 内面溝 REFERENCE SIGNS LIST 1 semiconductor element mounting substrate 2 substrate 3 mounting portion 4 peripheral portion 5 electrode pad 6 first metal layer 7 second metal layer 8 third metal layer 11 substrate first surface 12 substrate second surface 13 substrate side surface 13a side surface groove 14 Groove 15 Groove inner surface 16 Side conductor 17 Side conductor upper end 18 Side conductor lower end 19 Signal line 20 Inner layer conductor 21 Inner layer ground conductor 22 Ground conductor 23 Side ground conductor 30 Void 31 Base 41 Frame 42 Recess 43 Second groove 50 Semiconductor device 51 Semiconductor element 52 Mounting substrate 53 Ground layer 54 Ground conductor layer forming region 54 Non-ground conductor layer forming region 55 Signal conductor d Inner groove

Claims (17)

第１面の中央部に半導体素子を実装する載置部を有する基板を備えた半導体素子実装用基板であって、
前記基板の前記第１面に、前記載置部を取り囲む周縁部に設けられた信号線路と、
前記基板の側面に、前記基板の前記第１面から、前記第１面の反対側の第２面にかけて形成された溝部と、
前記溝部の内面に設けられ、前記信号線路と接続された側面導体と、
前記基板の内部に設けられ、前記側面導体と接続された内層導体と、
前記基板の内部に設けられ、前記内層導体を取り囲む内層接地導体と、
前記基板の前記第２面に設けられ、前記側面導体と接続された電極パッドと、を備えたことを特徴とする半導体素子実装用基板。 A semiconductor element mounting substrate comprising a substrate having a mounting portion for mounting a semiconductor element in a central portion of a first surface,
A signal line provided on the first surface of the substrate at a peripheral portion surrounding the mounting portion;
A groove formed on a side surface of the substrate from the first surface of the substrate to a second surface opposite to the first surface;
A side conductor provided on the inner surface of the groove and connected to the signal line;
An inner layer conductor provided inside the substrate and connected to the side conductor,
An inner-layer ground conductor provided inside the substrate and surrounding the inner-layer conductor,
An electrode pad provided on the second surface of the substrate and connected to the side conductor. 前記基板の前記第１面に、前記信号線路を挟むようにして、層状に設けられた接地導体をさらに備えることを特徴とする請求項１に記載の半導体素子実装用基板。   The substrate for mounting a semiconductor element according to claim 1, further comprising a ground conductor provided in a layer shape on the first surface of the substrate so as to sandwich the signal line. 前記基板の前記第２面に、前記電極パッドを取り囲むようにして、層状に設けられた接地導体をさらに備えることを特徴とする請求項１または請求項２に記載の半導体素子実装用基板。   The semiconductor element mounting substrate according to claim 1, further comprising a ground conductor provided in a layer shape so as to surround the electrode pad on the second surface of the substrate. 前記基板の前記第１面の上面に、前記載置部を取り囲んで設けられた枠部をさらに備えており、
前記枠部の側面は、上面視において前記溝部と重なる位置に凹部を有していることを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体素子実装用基板。 The upper surface of the first surface of the substrate further includes a frame portion provided surrounding the placing part,
4. The semiconductor element mounting substrate according to claim 1, wherein a side surface of the frame portion has a concave portion at a position overlapping with the groove portion in a top view. 5. 前記内層導体は、前記側面導体が延びる方向と直交する方向に層状に設けられ、前記溝部の前記内面に沿って側面導体に接続されることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体素子実装用基板。   5. The inner layer conductor is provided in a layer shape in a direction orthogonal to a direction in which the side conductor extends, and is connected to the side conductor along the inner surface of the groove. A substrate for mounting a semiconductor element according to item 1. 前記内層接地導体は、前記側面導体が延びる方向と直交する方向に層状に設けられ、前記内層導体を取り囲むように設けられることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体素子実装用基板。   6. The semiconductor according to claim 1, wherein the inner-layer ground conductor is provided in a layer shape in a direction orthogonal to a direction in which the side conductor extends, and is provided so as to surround the inner-layer conductor. 7. Device mounting board. 前記基板の前記側面に、前記溝部を挟むようにして、前記基板の前記第１面から前記第２面にかけて形成された側面接地導体をさらに備えることを特徴とする請求項１乃至請求
項６のいずれかに記載の半導体素子実装用基板。 The side surface grounding conductor formed from the first surface to the second surface of the substrate so as to sandwich the groove portion on the side surface of the substrate, further comprising: A substrate for mounting a semiconductor element according to item 1. 前記基板の内側において、前記内層接地導体よりも、前記基板の前記第２面側の領域に、空隙部が設けられることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体素子実装用基板。   The semiconductor device according to claim 1, wherein a gap is provided in a region on the second surface side of the substrate, inside the substrate, relative to the inner-layer ground conductor. Mounting board. 前記基板は絶縁体から成ることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体素子実装用基板。   9. The substrate according to claim 1, wherein the substrate is made of an insulator. 前記載置部に金属製の基体をさらに備え、該基体に半導体素子が載置されることを特徴とする請求項１乃至請求項９のいずれかに記載の半導体素子実装用基板。   10. The semiconductor element mounting substrate according to claim 1, further comprising a metal base on the mounting portion, wherein the semiconductor element is mounted on the base. 前記基体は前記内層接地導体と接続されることを特徴とする請求項１０に記載の半導体素子実装用基板。 It said substrate is a semiconductor element mounting board according to 請 Motomeko 1 0 you characterized by being connected to the inner layer ground conductor. 前記内層導体は平面視したときの外形状が略矩形状であることを特徴とする請求項１乃至請求項１１のいずれかに記載の半導体素子実装用基板。   12. The substrate for mounting a semiconductor element according to claim 1, wherein an outer shape of the inner layer conductor when viewed in plan is substantially rectangular. 前記電極パッドは平面視したときの外形状が略半円形状であることを特徴とする請求項１乃至請求項１２のいずれかに記載の半導体素子実装用基板。   13. The substrate for mounting a semiconductor element according to claim 1, wherein an outer shape of the electrode pad when viewed in plan is substantially a semicircle. 前記側面導体の前記第１面側の端部において、前記側面導体と前記信号線路とが接続されることを特徴とする請求項１乃至請求項１３のいずれかに記載の半導体素子実装用基板。   14. The semiconductor element mounting board according to claim 1, wherein the side conductor and the signal line are connected at an end of the side conductor on the first surface side. 前記側面導体の前記第２面側の端部において、前記側面導体と前記電極パッドとが接続されることを特徴とする請求項１乃至請求項１４のいずれかに記載の半導体素子実装用基板。   The substrate for mounting a semiconductor element according to claim 1, wherein the side surface conductor and the electrode pad are connected at an end of the side surface conductor on the second surface side. 請求項１乃至請求項１５のいずれかに記載の半導体素子実装用基板と、前記載置部に載置されるとともに前記信号線路に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。   A semiconductor device mounting board according to any one of claims 1 to 15, and a semiconductor device mounted on the mounting portion and electrically connected to the signal line. Characteristic semiconductor device. 前記基板の下面であって、前記基板の第２面と接合して設けられた実装回路基板をさらに備えており、
前記実装回路基板は、内部に接地導体層の形成領域および接地導体層の非形成領域を有しているとともに、前記接地導体層の非形成領域は、上面視において前記側面導体と重なっていることを特徴とする請求項１６に記載の半導体装置。 A mounting circuit board provided on the lower surface of the substrate and joined to the second surface of the substrate,
The mounting circuit board has a ground conductor layer forming region and a ground conductor layer non-forming region therein, and the ground conductor layer non-forming region overlaps with the side conductor in a top view. 17. The semiconductor device according to claim 16, wherein:

Images