JP6669917B2 - ボルテージレギュレータ - Google Patents

Description

本発明は、ボルテージレギュレータのオーバーシュート特性を改善することが可能なボルテージレギュレータに関する。

従来のボルテージレギュレータは、図４に示すように、電圧源４０１の基準電圧ＶＲＥＦと、ボルテージレギュレータの出力端子４０７の電圧（以下、ＶＯＵＴと記載する）を分圧する分圧回路をなす抵抗４０５、４０６の接点の電圧との差電圧を増幅し電流源４０３によって給電される増幅器４０２とからなるボルテージレギュレータ制御回路と、増幅器４０２の出力電圧に基づき制御される出力トランジスタ４０４と、抵抗４１１とコンデンサ４１２とトランジスタ４１３とからなるオーバーシュート抑制手段４００とで構成され、正の電源電圧（以下、ＶＤＤと記載する）により動作をする。

増幅器４０２の出力電圧をＶＥＲＲ、抵抗４０５、４０６の接点の電圧をＶＦＢとすれば、ＶＲＥＦ＞ＶＦＢならば、ＶＥＲＲは低くなり、逆にＶＲＥＦ＜ＶＦＢならば、ＶＥＲＲは高くなる。

ＶＥＲＲが低くなると、出力トランジスタ４０４は、オン抵抗が小さくなりＶＯＵＴを高くし、逆にＶＥＲＲが高くなると、出力トランジスタ４０４は、オン抵抗が大きくなりＶＯＵＴを低くし、結局、ＶＲＥＦ＝ＶＦＢとなり、ＶＯＵＴを一定に保持する。

電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、抵抗４１１とコンデンサ４１２との時定数で決まる一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このことにより、出力トランジスタ４０４はオフ制御されるため、ＶＯＵＴのオーバーシュートの抑制が図られる（例えば、特許文献１参照）。

特開２００４−２５２８９１号

しかし、図４に示す従来のボルテージレギュレータでは、ＶＯＵＴのオーバーシュートの抑制時には、トランジスタ４１３がオフ制御されてしまうため、ボルテージレギュレータの出力端子４０７に負荷が接続されている場合、ＶＯＵＴにアンダーシュートが発生する可能性がある。

即ち、電源電圧や負荷などの状態によって、最適なオーバーシュート抑制手段が必要であるが、従来のボルテージレギュレータではそのような状態に対応できない、といった問題があった。

本発明は、以上のような問題を解消するためになされたものであり、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを、提供するものである。

本発明のボルテージレギュレータは、出力電圧を分圧した分圧電圧と基準電圧の差を増幅した電圧によって出力トランジスタを制御する増幅器と、制御信号によって抵抗値が切り替わる可変抵抗を有し、前記出力トランジスタのゲート電圧を制御して、前記出力電圧のオーバーシュートを抑制する第一オーバーシュート抑制手段と、電源投入を検出する手段を有し、電源起動時にのみ前記可変抵抗の抵抗値を大きくする前記制御信号を出力する制御回路と、を備えたことを特徴とする。

本発明のボルテージレギュレータによれば、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを、提供することが可能となる。

第１の実施形態のボルテージレギュレータを示す説明図である。 第１の実施形態のボルテージレギュレータの他の例を示す説明図である。 第２の実施形態のボルテージレギュレータを示す説明図である。 従来のボルテージレギュレータを示す説明図である。

図１は、第１の実施形態のボルテージレギュレータを示す説明図である。第１の実施形態のボルテージレギュレータは、電圧源４０１と、増幅器４０２と、電流源４０３と、出力トランジスタ４０４と、分圧回路をなす抵抗４０５、４０６と、出力端子４０７と、オーバーシュート抑制手段１００と、オーバーシュート抑制手段４００と、制御回路１０１を、備えている。

オーバーシュート抑制手段１００は、抵抗１１１と、コンデンサ１１２と、トランジスタ１１３と、を備えている。オーバーシュート抑制手段４００は、抵抗４１１と、コンデンサ４１２と、トランジスタ４１３と、を備えている。

抵抗１１１とコンデンサ１１２は、正の電源電圧（以下、ＶＤＤと記載する）と負の電源電圧（以下、ＶＳＳと記載する）の間に直列に接続される。トランジスタ１１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗１１１とコンデンサ１１２の接続点に接続される。

抵抗４１１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ４１３は、ドレインとソースがＶＤＤと増幅器４０２の出力端子に接続され、ゲートが抵抗４１１とコンデンサ４１２の接続点に接続される。

電圧源４０１は、基準電圧（以下、ＶＲＥＦと記載する）を出力する。分圧回路は、出力端子４０７の電圧（以下、ＶＯＵＴと記載する）を分圧した電圧（以下、ＶＦＢと記載する）を出力する。増幅器４０２は、ＶＲＥＦとＶＦＢとの差を増幅した結果の電圧（以下、ＶＥＲＲと記載する）を出力する。電流源４０３は、増幅器４０２の動作電流を流す。オーバーシュート抑制手段１００は、電源電圧の変動を検出して増幅器４０２の動作電流を制御する。オーバーシュート抑制手段４００は、電源電圧の変動を検出して出力トランジスタ４０４のゲートを制御する。制御回路１０１は、第一出力端子がオーバーシュート抑制手段１００に接続され、第二出力端子がオーバーシュート抑制手段４００に接続され、夫々をオンオフ制御する。

次に、第１の実施形態のボルテージレギュレータの動作について説明をする。基本的な動作は従来のボルテージレギュレータと同じである。
電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、抵抗４１１とコンデンサ４１２との時定数で決まる一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。出力トランジスタ４０４は、オフ制御されるためＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段４００により、出力トランジスタ４０４をオフ制御することにより、ＶＯＵＴのオーバーシュートが抑制される。

電源投入時で出力トランジスタ４０４のオン抵抗が低い状態では、ＶＯＵＴにオーバーシュートが発生する懸念が極めて高い。この状態では、トランジスタ４１３を素早くオフ制御するオーバーシュート抑制手段が求められるため、出力トランジスタ４０４をオフ制御する動作を機能させることは、状態に基づく適当なオーバーシュート抑制手段である。

その後、ＶＲＥＦ＝ＶＦＢとなりＶＯＵＴを所定の電圧に保持する通常状態では、アンダーシュートに配慮したオーバーシュート抑制手段が求められる。そこで、抵抗１１１とコンデンサ１１２との時定数で決まる一定の期間、トランジスタ１１３をオン制御することにより、増幅器４０２の動作電流を増やすように制御する。このことにより、増幅器４０２による出力トランジスタ４０４の高速制御が可能となるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段１００により、増幅器４０２の動作電流を増やすように制御することにより、ＶＯＵＴのオーバーシュートが抑制される。

ＶＯＵＴを所定の電圧に保持する通常状態では、トランジスタ４１３をオフ制御するオーバーシュート抑制動作をするとＶＯＵＴにアンダーシュートが発生する可能性がある。この状態では、アンダーシュートに配慮したオーバーシュート抑制手段が求められるため、増幅器４０２の動作電流を増やすように制御するオーバーシュート抑制動作を機能させることは、状態に基づく適当なオーバーシュート抑制手段である。

ここで、制御回路１０１は、複数のオーバーシュート抑制手段を状態に応じて選択的に機能させる。第１の実施形態のボルテージレギュレータの場合、電源投入時にはオーバーシュート抑制手段４００を機能させ、通常状態ではオーバーシュート抑制手段１００を機能させる。それらの制御の方法としては、例えば、トランジスタ４１３やトランジスタ１１３と直列にスイッチを備え、そのスイッチをオンオフ制御するようにすればよい。また例えば、抵抗４１１や抵抗１１１と並列にスイッチを備え、そのスイッチをオンオフ制御するようにすればよい。

なお、制御回路１０１は、出力トランジスタ４０４のオン抵抗の大きさに基づき制御をする。このことにより、ＶＲＥＦ＞ＶＦＢであり出力トランジスタ４０４のオン抵抗が極めて低い状態かどうかが分かるため、状態に基づく適当なオーバーシュート抑制手段を選択的に機能させることが可能となる。例えば、出力トランジスタと並列の関係でトランジスタを備え、そのトランジスタが流す電流の大きさの大小を、判別する手段が挙げられる。

また、制御回路１０１は、電源電圧に基づき制御をする。例えば、電源の電圧を監視する電圧検出器を備え、その電圧検出器の出力を以って電源投入後であることを判別する手段が挙げられる。

また、制御回路１０１は、ＶＯＵＴの電圧に基づき動作をする。例えば、ＶＯＵＴを監視する電圧検出器を備え、その電圧検出器の出力を以って電源投入後であることを判別する手段が挙げられる。

また、オーバーシュート抑制手段４００は、出力トランジスタ４０４をオフ制御する動作することが可能であれば、その構成は上述の回路に限定される必要はない。このため、構成に応じて機能をオンオフ制御することがなされればよく、従って上述機能のさせ方についても、何ら限定される必要はない。

以上説明したように、第１の実施形態のボルテージレギュレータでは、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを提供することが可能となる。

図２は、第１の実施形態のボルテージレギュレータの他の例を示す説明図である。図２のボルテージレギュレータは、オーバーシュート抑制手段２００と、制御回路２０１を備えている。オーバーシュート抑制手段２００は、抵抗２１１とコンデンサ２１２とトランジスタ２１３を備えている。

抵抗２１１とコンデンサ２１２は、ＶＯＵＴとＶＳＳの間に直列に接続される。トランジスタ２１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗２１１とコンデンサ２１２の接続点に接続される。

オーバーシュート抑制手段２００は、ＶＯＵＴの変動を検出して増幅器４０２の動作電流を制御する。制御回路２０１は、第一出力端子がオーバーシュート抑制手段１００に接続され、第二出力端子がオーバーシュート抑制手段４００に接続され、第三出力端子がオーバーシュート抑制手段２００に接続され、夫々をオンオフ制御する。

次に、図２のボルテージレギュレータの動作について説明をする。オーバーシュート抑制手段２００の制御及び動作以外は、第１の実施形態のボルテージレギュレータと同じなので省略する。

オーバーシュート抑制手段２００は、ＶＯＵＴが変動した際に、抵抗２１１とコンデンサ２１２との時定数で決まる一定の期間、トランジスタ２１３をオン制御することにより、増幅器４０２の動作電流を増やすように制御する。このことにより、増幅器４０２による出力トランジスタ４０４の高速制御が可能となるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段２００により、増幅器４０２の動作電流を増やすように制御することにより、ＶＯＵＴのオーバーシュートが抑制される。

電源投入や電源変動に係わらず、ＶＯＵＴを所定の電圧に保持する通常状態では、ＶＯＵＴが変動した時に増幅器４０２の動作電流を増やすように制御することは、状態に基づく適当なオーバーシュート抑制手段である。

図３は、第２の実施形態のボルテージレギュレータを示す説明図である。第２の実施形態のボルテージレギュレータは、オーバーシュート抑制手段４３０と、制御回路３０１と、を備えている。
オーバーシュート抑制手段４３０は、可変抵抗４３１と、コンデンサ４１２と、トランジスタ４１３と、を備えている。

可変抵抗４３１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ１１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗１１１とコンデンサ１１２の接続点に接続される。

可変抵抗４３１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ４１３は、ドレインとソースがＶＤＤと増幅器４０２の出力端子に接続され、ゲートが可変抵抗４３１とコンデンサ４１２の接続点に接続される。制御回路３０１は、出力端子がオーバーシュート抑制手段４３０に接続され、可変抵抗４３１を制御する。

次に、第２の実施形態のボルテージレギュレータの動作について説明をする。基本的な動作は第１の実施形態のボルテージレギュレータと同じである。
電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、制御回路３０１が、可変抵抗４３１の抵抗値が大きくなるようにトリミングする。そして、可変抵抗４３１とコンデンサ４１２との時定数で決まる一定の長い期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このことにより、出力トランジスタ４０４はオフ制御されるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段１００により、出力トランジスタ４０４をオフ制御することにより、ＶＯＵＴのオーバーシュートが抑制される。

ＶＯＵＴを所定の電圧に保持する通常状態では、ＶＤＤ変動時において、アンダーシュートに配慮したオーバーシュート抑制手段が求められる。そこで、制御回路３０１が可変抵抗４３１の抵抗値を小さくなるようにトリミングする。そして、可変抵抗４３１とコンデンサ４１２との時定数で決まる電源投入時よりも短い一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このように制御することによって、トランジスタ４１３がオフ制御される期間が短くなるので、ＶＯＵＴのアンダーシュートに配慮したオーバーシュート抑制手段が達成される。

なお、第２の実施形態のボルテージレギュレータは、オーバーシュート抑制手段２００を備えても、図２のボルテージレギュレータと同様の効果を奏する。その場合は、制御回路３０１は、第二第二出力端子がオーバーシュート抑制手段２００に接続され、オンオフ制御する。

以上説明したように、第２の実施形態のボルテージレギュレータによれば、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを提供することが可能となる。

なお、オーバーシュート抑制手段１００とオーバーシュート抑制手段４００は、電源電圧の変動に基づいて機能するように説明したが、これらは出力電圧の変動に基づいて機能するように構成してもよい。
また、オーバーシュート抑制手段１００とオーバーシュート抑制手段２００は、どちらかまたは両方がオフ制御されなくても本願発明の趣旨を逸脱するものではない。

１００、２００、４００、４３０ オーバーシュート抑制回路
１０１、２０１，３０１ 制御回路
４０１ 電圧源
４０２ 増幅器
４０３ 電流源

Claims (2)

1. 出力電圧を分圧した分圧電圧と基準電圧の差を増幅した電圧によって出力トランジスタを制御する増幅器と、
   制御信号によって抵抗値が切り替わる可変抵抗を有し、電源電圧の変動を検出すると前記出力トランジスタのゲート電圧を制御して、前記出力電圧のオーバーシュートを抑制する第一オーバーシュート抑制手段と、
   電源投入を検出する手段を有し、電源起動時にのみ前記可変抵抗の抵抗値を大きくする前記制御信号を出力する制御回路と、を備えた
   ことを特徴とするボルテージレギュレータ。
2. 前記ボルテージレギュレータは、
   更に、前記増幅器の動作電流を制御して、前記出力電圧のオーバーシュートを抑制する第二オーバーシュート抑制手段を備えた
   ことを特徴とする請求項１に記載のボルテージレギュレータ。

Images