JP6669917B2

JP6669917B2 - Voltage regulator

Info

Publication number: JP6669917B2
Application number: JP2019074531A
Authority: JP
Inventors: 杉浦　正一; 正一杉浦; 勉冨岡
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2019-04-10
Filing date: 2019-04-10
Publication date: 2020-03-18
Anticipated expiration: 2034-12-19
Also published as: JP2019164800A

Description

本発明は、ボルテージレギュレータのオーバーシュート特性を改善することが可能なボルテージレギュレータに関する。 The present invention relates to a voltage regulator capable of improving overshoot characteristics of the voltage regulator.

従来のボルテージレギュレータは、図４に示すように、電圧源４０１の基準電圧ＶＲＥＦと、ボルテージレギュレータの出力端子４０７の電圧（以下、ＶＯＵＴと記載する）を分圧する分圧回路をなす抵抗４０５、４０６の接点の電圧との差電圧を増幅し電流源４０３によって給電される増幅器４０２とからなるボルテージレギュレータ制御回路と、増幅器４０２の出力電圧に基づき制御される出力トランジスタ４０４と、抵抗４１１とコンデンサ４１２とトランジスタ４１３とからなるオーバーシュート抑制手段４００とで構成され、正の電源電圧（以下、ＶＤＤと記載する）により動作をする。 As shown in FIG. 4, a conventional voltage regulator includes resistors 405 and 406 that form a voltage dividing circuit that divides a reference voltage VREF of a voltage source 401 and a voltage (hereinafter, referred to as VOUT) of an output terminal 407 of the voltage regulator. A voltage regulator control circuit including an amplifier 402 which amplifies a difference voltage from the voltage of the contact point and is supplied by a current source 403; an output transistor 404 controlled based on an output voltage of the amplifier 402; a resistor 411 and a capacitor 412; The transistor 413 and the overshoot suppressing means 400 are operated by a positive power supply voltage (hereinafter, referred to as VDD).

増幅器４０２の出力電圧をＶＥＲＲ、抵抗４０５、４０６の接点の電圧をＶＦＢとすれば、ＶＲＥＦ＞ＶＦＢならば、ＶＥＲＲは低くなり、逆にＶＲＥＦ＜ＶＦＢならば、ＶＥＲＲは高くなる。 Assuming that the output voltage of the amplifier 402 is VERR and the voltage at the node between the resistors 405 and 406 is VFB, if VREF> VFB, VERR will be low, and if VREF <VFB, VERR will be high.

ＶＥＲＲが低くなると、出力トランジスタ４０４は、オン抵抗が小さくなりＶＯＵＴを高くし、逆にＶＥＲＲが高くなると、出力トランジスタ４０４は、オン抵抗が大きくなりＶＯＵＴを低くし、結局、ＶＲＥＦ＝ＶＦＢとなり、ＶＯＵＴを一定に保持する。 When VERR decreases, the ON resistance of the output transistor 404 decreases and VOUT increases. On the contrary, when VERR increases, the ON resistance of the output transistor 404 increases and VOUT decreases. As a result, VREF = VFB, and VOUT becomes VFB. Is kept constant.

電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、抵抗４１１とコンデンサ４１２との時定数で決まる一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このことにより、出力トランジスタ４０４はオフ制御されるため、ＶＯＵＴのオーバーシュートの抑制が図られる（例えば、特許文献１参照）。 At power-on, VOUT is still low and VREF> VFB. At this time, since the output transistor 404 is controlled so that the on-resistance is reduced, overshoot is likely to occur in VOUT. Therefore, by turning on the transistor 413 for a certain period determined by the time constant of the resistor 411 and the capacitor 412, VERR is controlled to a voltage close to VDD. As a result, the output transistor 404 is turned off, so that overshoot of VOUT is suppressed (for example, see Patent Document 1).

特開２００４−２５２８９１号JP-A-2004-252891

しかし、図４に示す従来のボルテージレギュレータでは、ＶＯＵＴのオーバーシュートの抑制時には、トランジスタ４１３がオフ制御されてしまうため、ボルテージレギュレータの出力端子４０７に負荷が接続されている場合、ＶＯＵＴにアンダーシュートが発生する可能性がある。 However, in the conventional voltage regulator shown in FIG. 4, when the overshoot of VOUT is suppressed, the transistor 413 is turned off. Therefore, when a load is connected to the output terminal 407 of the voltage regulator, an undershoot occurs in VOUT. Can occur.

即ち、電源電圧や負荷などの状態によって、最適なオーバーシュート抑制手段が必要であるが、従来のボルテージレギュレータではそのような状態に対応できない、といった問題があった。 That is, an optimum overshoot suppressing means is required depending on the state of the power supply voltage, the load, and the like, but there is a problem that the conventional voltage regulator cannot cope with such a state.

本発明は、以上のような問題を解消するためになされたものであり、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを、提供するものである。 The present invention has been made to solve the above-described problem, and provides a voltage regulator to which an optimal overshoot suppressing means can be applied based on a state.

本発明のボルテージレギュレータは、出力電圧を分圧した分圧電圧と基準電圧の差を増幅した電圧によって出力トランジスタを制御する増幅器と、制御信号によって抵抗値が切り替わる可変抵抗を有し、前記出力トランジスタのゲート電圧を制御して、前記出力電圧のオーバーシュートを抑制する第一オーバーシュート抑制手段と、電源投入を検出する手段を有し、電源起動時にのみ前記可変抵抗の抵抗値を大きくする前記制御信号を出力する制御回路と、を備えたことを特徴とする。 The voltage regulator according to the present invention includes an amplifier that controls an output transistor by a voltage obtained by amplifying a difference between a divided voltage obtained by dividing an output voltage and a reference voltage, and a variable resistor whose resistance value is switched by a control signal. A first overshoot suppressing means for controlling a gate voltage of the output voltage to suppress an overshoot of the output voltage, and a means for detecting power-on, wherein the control for increasing the resistance value of the variable resistor only at power-on is performed. And a control circuit for outputting a signal.

本発明のボルテージレギュレータによれば、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを、提供することが可能となる。 ADVANTAGE OF THE INVENTION According to the voltage regulator of this invention, it becomes possible to provide the voltage regulator which can apply the optimal overshoot suppression means based on a state.

第１の実施形態のボルテージレギュレータを示す説明図である。FIG. 2 is an explanatory diagram illustrating the voltage regulator according to the first embodiment. 第１の実施形態のボルテージレギュレータの他の例を示す説明図である。FIG. 5 is an explanatory diagram illustrating another example of the voltage regulator according to the first embodiment. 第２の実施形態のボルテージレギュレータを示す説明図である。FIG. 5 is an explanatory diagram illustrating a voltage regulator according to a second embodiment. 従来のボルテージレギュレータを示す説明図である。FIG. 3 is an explanatory diagram showing a conventional voltage regulator.

図１は、第１の実施形態のボルテージレギュレータを示す説明図である。第１の実施形態のボルテージレギュレータは、電圧源４０１と、増幅器４０２と、電流源４０３と、出力トランジスタ４０４と、分圧回路をなす抵抗４０５、４０６と、出力端子４０７と、オーバーシュート抑制手段１００と、オーバーシュート抑制手段４００と、制御回路１０１を、備えている。 FIG. 1 is an explanatory diagram illustrating the voltage regulator according to the first embodiment. The voltage regulator according to the first embodiment includes a voltage source 401, an amplifier 402, a current source 403, an output transistor 404, resistors 405 and 406 forming a voltage dividing circuit, an output terminal 407, and an overshoot suppressing unit 100. , An overshoot suppressing unit 400 and a control circuit 101.

オーバーシュート抑制手段１００は、抵抗１１１と、コンデンサ１１２と、トランジスタ１１３と、を備えている。オーバーシュート抑制手段４００は、抵抗４１１と、コンデンサ４１２と、トランジスタ４１３と、を備えている。 The overshoot suppressing means 100 includes a resistor 111, a capacitor 112, and a transistor 113. The overshoot suppressing unit 400 includes a resistor 411, a capacitor 412, and a transistor 413.

抵抗１１１とコンデンサ１１２は、正の電源電圧（以下、ＶＤＤと記載する）と負の電源電圧（以下、ＶＳＳと記載する）の間に直列に接続される。トランジスタ１１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗１１１とコンデンサ１１２の接続点に接続される。 The resistor 111 and the capacitor 112 are connected in series between a positive power supply voltage (hereinafter, described as VDD) and a negative power supply voltage (hereinafter, described as VSS). The transistor 113 has a drain and a source connected to the input terminal of the current source 403 and VSS, and a gate connected to a connection point between the resistor 111 and the capacitor 112.

抵抗４１１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ４１３は、ドレインとソースがＶＤＤと増幅器４０２の出力端子に接続され、ゲートが抵抗４１１とコンデンサ４１２の接続点に接続される。 The resistor 411 and the capacitor 412 are connected in series between VDD and VSS. The transistor 413 has a drain and a source connected to VDD and the output terminal of the amplifier 402, and a gate connected to a connection point of the resistor 411 and the capacitor 412.

電圧源４０１は、基準電圧（以下、ＶＲＥＦと記載する）を出力する。分圧回路は、出力端子４０７の電圧（以下、ＶＯＵＴと記載する）を分圧した電圧（以下、ＶＦＢと記載する）を出力する。増幅器４０２は、ＶＲＥＦとＶＦＢとの差を増幅した結果の電圧（以下、ＶＥＲＲと記載する）を出力する。電流源４０３は、増幅器４０２の動作電流を流す。オーバーシュート抑制手段１００は、電源電圧の変動を検出して増幅器４０２の動作電流を制御する。オーバーシュート抑制手段４００は、電源電圧の変動を検出して出力トランジスタ４０４のゲートを制御する。制御回路１０１は、第一出力端子がオーバーシュート抑制手段１００に接続され、第二出力端子がオーバーシュート抑制手段４００に接続され、夫々をオンオフ制御する。 The voltage source 401 outputs a reference voltage (hereinafter, referred to as VREF). The voltage dividing circuit outputs a voltage (hereinafter, referred to as VFB) obtained by dividing the voltage of the output terminal 407 (hereinafter, referred to as VOUT). Amplifier 402 outputs a voltage (hereinafter, referred to as VERR) obtained by amplifying the difference between VREF and VFB. The current source 403 allows the operating current of the amplifier 402 to flow. The overshoot suppressing means 100 detects the fluctuation of the power supply voltage and controls the operating current of the amplifier 402. The overshoot suppressing unit 400 detects the fluctuation of the power supply voltage and controls the gate of the output transistor 404. The control circuit 101 has a first output terminal connected to the overshoot suppression means 100 and a second output terminal connected to the overshoot suppression means 400, and controls each of them on and off.

次に、第１の実施形態のボルテージレギュレータの動作について説明をする。基本的な動作は従来のボルテージレギュレータと同じである。
電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、抵抗４１１とコンデンサ４１２との時定数で決まる一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。出力トランジスタ４０４は、オフ制御されるためＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段４００により、出力トランジスタ４０４をオフ制御することにより、ＶＯＵＴのオーバーシュートが抑制される。 Next, the operation of the voltage regulator according to the first embodiment will be described. The basic operation is the same as that of a conventional voltage regulator.
At power-on, VOUT is still low and VREF> VFB. At this time, since the output transistor 404 is controlled so that the on-resistance is reduced, overshoot is likely to occur in VOUT. Therefore, VERR is controlled to a voltage close to VDD by turning on the transistor 413 for a fixed period determined by the time constant of the resistor 411 and the capacitor 412. Since the output transistor 404 is turned off, overshoot of VOUT is suppressed. That is, by controlling the output transistor 404 to be turned off by the overshoot suppressing means 400, the overshoot of VOUT is suppressed.

電源投入時で出力トランジスタ４０４のオン抵抗が低い状態では、ＶＯＵＴにオーバーシュートが発生する懸念が極めて高い。この状態では、トランジスタ４１３を素早くオフ制御するオーバーシュート抑制手段が求められるため、出力トランジスタ４０４をオフ制御する動作を機能させることは、状態に基づく適当なオーバーシュート抑制手段である。 If the on-resistance of the output transistor 404 is low when the power is turned on, there is a very high possibility that overshoot will occur in VOUT. In this state, an overshoot suppressing means for quickly turning off the transistor 413 is required, so that the function of turning off the output transistor 404 to function is an appropriate overshoot suppressing means based on the state.

その後、ＶＲＥＦ＝ＶＦＢとなりＶＯＵＴを所定の電圧に保持する通常状態では、アンダーシュートに配慮したオーバーシュート抑制手段が求められる。そこで、抵抗１１１とコンデンサ１１２との時定数で決まる一定の期間、トランジスタ１１３をオン制御することにより、増幅器４０２の動作電流を増やすように制御する。このことにより、増幅器４０２による出力トランジスタ４０４の高速制御が可能となるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段１００により、増幅器４０２の動作電流を増やすように制御することにより、ＶＯＵＴのオーバーシュートが抑制される。 Thereafter, in a normal state in which VREF = VFB and VOUT is maintained at a predetermined voltage, an overshoot suppressing means taking into account undershoot is required. Therefore, by controlling the transistor 113 to be turned on for a certain period determined by the time constant of the resistor 111 and the capacitor 112, the operating current of the amplifier 402 is controlled to be increased. Thus, high-speed control of the output transistor 404 by the amplifier 402 becomes possible, and the overshoot of VOUT is suppressed. That is, by controlling the operating current of the amplifier 402 to be increased by the overshoot suppressing means 100 , the overshoot of VOUT is suppressed.

ＶＯＵＴを所定の電圧に保持する通常状態では、トランジスタ４１３をオフ制御するオーバーシュート抑制動作をするとＶＯＵＴにアンダーシュートが発生する可能性がある。この状態では、アンダーシュートに配慮したオーバーシュート抑制手段が求められるため、増幅器４０２の動作電流を増やすように制御するオーバーシュート抑制動作を機能させることは、状態に基づく適当なオーバーシュート抑制手段である。 In a normal state in which VOUT is maintained at a predetermined voltage, an overshoot suppression operation for controlling the transistor 413 to be turned off may cause an undershoot in VOUT. In this state, an overshoot suppressing means taking into account the undershoot is required, so that the function of the overshoot suppressing operation for controlling to increase the operating current of the amplifier 402 is an appropriate overshoot suppressing means based on the state. .

ここで、制御回路１０１は、複数のオーバーシュート抑制手段を状態に応じて選択的に機能させる。第１の実施形態のボルテージレギュレータの場合、電源投入時にはオーバーシュート抑制手段４００を機能させ、通常状態ではオーバーシュート抑制手段１００を機能させる。それらの制御の方法としては、例えば、トランジスタ４１３やトランジスタ１１３と直列にスイッチを備え、そのスイッチをオンオフ制御するようにすればよい。また例えば、抵抗４１１や抵抗１１１と並列にスイッチを備え、そのスイッチをオンオフ制御するようにすればよい。 Here, the control circuit 101 selectively causes the plurality of overshoot suppressing means to function according to the state. In the case of the voltage regulator according to the first embodiment, the overshoot suppressing means 400 functions when the power is turned on, and the overshoot suppressing means 100 functions in the normal state. As a control method thereof, for example, a switch may be provided in series with the transistor 413 or the transistor 113, and the switch may be turned on / off. In addition, for example, a switch may be provided in parallel with the resistor 411 or the resistor 111, and the switch may be turned on / off.

なお、制御回路１０１は、出力トランジスタ４０４のオン抵抗の大きさに基づき制御をする。このことにより、ＶＲＥＦ＞ＶＦＢであり出力トランジスタ４０４のオン抵抗が極めて低い状態かどうかが分かるため、状態に基づく適当なオーバーシュート抑制手段を選択的に機能させることが可能となる。例えば、出力トランジスタと並列の関係でトランジスタを備え、そのトランジスタが流す電流の大きさの大小を、判別する手段が挙げられる。 Note that the control circuit 101 performs control based on the magnitude of the on-resistance of the output transistor 404. This makes it possible to determine whether VREF> VFB and the on-resistance of the output transistor 404 is extremely low, and it is possible to selectively function appropriate overshoot suppression means based on the state. For example, there is a means that includes a transistor in parallel with the output transistor and determines the magnitude of the current flowing through the transistor.

また、制御回路１０１は、電源電圧に基づき制御をする。例えば、電源の電圧を監視する電圧検出器を備え、その電圧検出器の出力を以って電源投入後であることを判別する手段が挙げられる。 Further, the control circuit 101 performs control based on the power supply voltage. For example, there is a means for providing a voltage detector for monitoring the voltage of the power supply, and for judging after power-on based on the output of the voltage detector.

また、制御回路１０１は、ＶＯＵＴの電圧に基づき動作をする。例えば、ＶＯＵＴを監視する電圧検出器を備え、その電圧検出器の出力を以って電源投入後であることを判別する手段が挙げられる。 Further, the control circuit 101 operates based on the voltage of VOUT. For example, there is a means for providing a voltage detector for monitoring VOUT, and for judging after power-on based on the output of the voltage detector.

また、オーバーシュート抑制手段４００は、出力トランジスタ４０４をオフ制御する動作することが可能であれば、その構成は上述の回路に限定される必要はない。このため、構成に応じて機能をオンオフ制御することがなされればよく、従って上述機能のさせ方についても、何ら限定される必要はない。 The configuration of the overshoot suppressing unit 400 need not be limited to the above-described circuit as long as the overshoot suppressing unit 400 can operate to turn off the output transistor 404. For this reason, it is only necessary to control the on / off of the function according to the configuration, and therefore there is no need to limit the manner in which the above-described function is performed.

以上説明したように、第１の実施形態のボルテージレギュレータでは、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを提供することが可能となる。 As described above, in the voltage regulator according to the first embodiment, it is possible to provide a voltage regulator to which an optimal overshoot suppression unit can be applied based on a state.

図２は、第１の実施形態のボルテージレギュレータの他の例を示す説明図である。図２のボルテージレギュレータは、オーバーシュート抑制手段２００と、制御回路２０１を備えている。オーバーシュート抑制手段２００は、抵抗２１１とコンデンサ２１２とトランジスタ２１３を備えている。 FIG. 2 is an explanatory diagram illustrating another example of the voltage regulator according to the first embodiment. The voltage regulator of FIG. 2 includes an overshoot suppressing unit 200 and a control circuit 201. The overshoot suppressing means 200 includes a resistor 211, a capacitor 212, and a transistor 213.

抵抗２１１とコンデンサ２１２は、ＶＯＵＴとＶＳＳの間に直列に接続される。トランジスタ２１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗２１１とコンデンサ２１２の接続点に接続される。 The resistor 211 and the capacitor 212 are connected in series between VOUT and VSS. The transistor 213 has a drain and a source connected to the input terminal of the current source 403 and VSS, and a gate connected to a connection point between the resistor 211 and the capacitor 212.

オーバーシュート抑制手段２００は、ＶＯＵＴの変動を検出して増幅器４０２の動作電流を制御する。制御回路２０１は、第一出力端子がオーバーシュート抑制手段１００に接続され、第二出力端子がオーバーシュート抑制手段４００に接続され、第三出力端子がオーバーシュート抑制手段２００に接続され、夫々をオンオフ制御する。 The overshoot suppressing unit 200 detects the fluctuation of VOUT and controls the operating current of the amplifier 402. The control circuit 201 has a first output terminal connected to the overshoot suppression means 100, a second output terminal connected to the overshoot suppression means 400, a third output terminal connected to the overshoot suppression means 200, and turning on and off each of them. Control.

次に、図２のボルテージレギュレータの動作について説明をする。オーバーシュート抑制手段２００の制御及び動作以外は、第１の実施形態のボルテージレギュレータと同じなので省略する。 Next, the operation of the voltage regulator of FIG. 2 will be described. Except for the control and operation of the overshoot suppressing means 200, the voltage regulator is the same as the voltage regulator of the first embodiment, and a description thereof will be omitted.

オーバーシュート抑制手段２００は、ＶＯＵＴが変動した際に、抵抗２１１とコンデンサ２１２との時定数で決まる一定の期間、トランジスタ２１３をオン制御することにより、増幅器４０２の動作電流を増やすように制御する。このことにより、増幅器４０２による出力トランジスタ４０４の高速制御が可能となるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段２００により、増幅器４０２の動作電流を増やすように制御することにより、ＶＯＵＴのオーバーシュートが抑制される。 Overshoot suppressing means 200 controls to increase the operating current of amplifier 402 by turning on transistor 213 for a certain period determined by the time constant of resistor 211 and capacitor 212 when VOUT fluctuates. Thus, high-speed control of the output transistor 404 by the amplifier 402 becomes possible, and the overshoot of VOUT is suppressed. That is, by controlling the operating current of the amplifier 402 to be increased by the overshoot suppressing means 200, the overshoot of VOUT is suppressed.

電源投入や電源変動に係わらず、ＶＯＵＴを所定の電圧に保持する通常状態では、ＶＯＵＴが変動した時に増幅器４０２の動作電流を増やすように制御することは、状態に基づく適当なオーバーシュート抑制手段である。 In a normal state in which VOUT is maintained at a predetermined voltage regardless of power-on or power supply fluctuation, control to increase the operating current of the amplifier 402 when VOUT fluctuates is performed by appropriate overshoot suppression means based on the state. is there.

図３は、第２の実施形態のボルテージレギュレータを示す説明図である。第２の実施形態のボルテージレギュレータは、オーバーシュート抑制手段４３０と、制御回路３０１と、を備えている。
オーバーシュート抑制手段４３０は、可変抵抗４３１と、コンデンサ４１２と、トランジスタ４１３と、を備えている。 FIG. 3 is an explanatory diagram illustrating the voltage regulator according to the second embodiment. The voltage regulator according to the second embodiment includes an overshoot suppressing unit 430 and a control circuit 301.
The overshoot suppressing means 430 includes a variable resistor 431, a capacitor 412, and a transistor 413.

可変抵抗４３１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ１１３は、ドレインとソースが電流源４０３の入力端子とＶＳＳに接続され、ゲートが抵抗１１１とコンデンサ１１２の接続点に接続される。 The variable resistor 431 and the capacitor 412 are connected in series between VDD and VSS. The transistor 113 has a drain and a source connected to the input terminal of the current source 403 and VSS, and a gate connected to a connection point between the resistor 111 and the capacitor 112.

可変抵抗４３１とコンデンサ４１２は、ＶＤＤとＶＳＳの間に直列に接続される。トランジスタ４１３は、ドレインとソースがＶＤＤと増幅器４０２の出力端子に接続され、ゲートが可変抵抗４３１とコンデンサ４１２の接続点に接続される。制御回路３０１は、出力端子がオーバーシュート抑制手段４３０に接続され、可変抵抗４３１を制御する。 The variable resistor 431 and the capacitor 412 are connected in series between VDD and VSS. The transistor 413 has a drain and a source connected to VDD and the output terminal of the amplifier 402, and a gate connected to a connection point between the variable resistor 431 and the capacitor 412. The control circuit 301 has an output terminal connected to the overshoot suppressing means 430 and controls the variable resistor 431.

次に、第２の実施形態のボルテージレギュレータの動作について説明をする。基本的な動作は第１の実施形態のボルテージレギュレータと同じである。
電源投入時には、ＶＯＵＴはまだ低くＶＲＥＦ＞ＶＦＢの状態である。このとき、出力トランジスタ４０４はオン抵抗が低くなるよう制御されるため、ＶＯＵＴにオーバーシュートが発生しやすい。そこで、制御回路３０１が、可変抵抗４３１の抵抗値が大きくなるようにトリミングする。そして、可変抵抗４３１とコンデンサ４１２との時定数で決まる一定の長い期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このことにより、出力トランジスタ４０４はオフ制御されるため、ＶＯＵＴのオーバーシュートが抑制される。すなわち、オーバーシュート抑制手段１００により、出力トランジスタ４０４をオフ制御することにより、ＶＯＵＴのオーバーシュートが抑制される。 Next, the operation of the voltage regulator according to the second embodiment will be described. The basic operation is the same as that of the voltage regulator of the first embodiment.
At power-on, VOUT is still low and VREF> VFB. At this time, since the output transistor 404 is controlled so as to have a low on-resistance, an overshoot easily occurs in VOUT. Therefore, the control circuit 301 performs trimming so that the resistance value of the variable resistor 431 increases. Then, by turning on the transistor 413 for a certain long period determined by the time constant of the variable resistor 431 and the capacitor 412, VERR is controlled to a voltage close to VDD. Accordingly, the output transistor 404 is turned off, so that the overshoot of VOUT is suppressed. That is, by controlling the output transistor 404 to be turned off by the overshoot suppressing means 100, the overshoot of VOUT is suppressed.

ＶＯＵＴを所定の電圧に保持する通常状態では、ＶＤＤ変動時において、アンダーシュートに配慮したオーバーシュート抑制手段が求められる。そこで、制御回路３０１が可変抵抗４３１の抵抗値を小さくなるようにトリミングする。そして、可変抵抗４３１とコンデンサ４１２との時定数で決まる電源投入時よりも短い一定の期間、トランジスタ４１３をオン制御することにより、ＶＥＲＲをＶＤＤに近い電圧に制御する。このように制御することによって、トランジスタ４１３がオフ制御される期間が短くなるので、ＶＯＵＴのアンダーシュートに配慮したオーバーシュート抑制手段が達成される。 In a normal state in which VOUT is maintained at a predetermined voltage, an overshoot suppressing unit that takes into account undershoot during VDD fluctuation is required. Therefore, the control circuit 301 performs trimming so as to reduce the resistance value of the variable resistor 431. Then, the VERR is controlled to a voltage close to VDD by turning on the transistor 413 for a certain period shorter than the power-on time determined by the time constant of the variable resistor 431 and the capacitor 412. By performing such control, the period during which the transistor 413 is turned off is shortened, so that an overshoot suppressing means taking into account the undershoot of VOUT is achieved.

なお、第２の実施形態のボルテージレギュレータは、オーバーシュート抑制手段２００を備えても、図２のボルテージレギュレータと同様の効果を奏する。その場合は、制御回路３０１は、第二第二出力端子がオーバーシュート抑制手段２００に接続され、オンオフ制御する。 Note that the voltage regulator of the second embodiment has the same effect as the voltage regulator of FIG. In that case, the control circuit 301 has the second second output terminal connected to the overshoot suppressing means 200 and performs on / off control.

以上説明したように、第２の実施形態のボルテージレギュレータによれば、状態に基づいて最適なオーバーシュート抑制手段を適用可能なボルテージレギュレータを提供することが可能となる。 As described above, according to the voltage regulator of the second embodiment, it is possible to provide a voltage regulator to which the optimal overshoot suppression means can be applied based on the state.

なお、オーバーシュート抑制手段１００とオーバーシュート抑制手段４００は、電源電圧の変動に基づいて機能するように説明したが、これらは出力電圧の変動に基づいて機能するように構成してもよい。
また、オーバーシュート抑制手段１００とオーバーシュート抑制手段２００は、どちらかまたは両方がオフ制御されなくても本願発明の趣旨を逸脱するものではない。 Although the overshoot suppressing means 100 and the overshoot suppressing means 400 have been described to function based on the fluctuation of the power supply voltage, they may be configured to function based on the fluctuation of the output voltage.
The overshoot suppression means 100 and the overshoot suppression means 200 do not depart from the gist of the present invention even if one or both of them are not turned off.

１００、２００、４００、４３０オーバーシュート抑制回路
１０１、２０１，３０１制御回路
４０１電圧源
４０２増幅器
４０３電流源 100, 200, 400, 430 Overshoot suppression circuits 101, 201, 301 Control circuit 401 Voltage source 402 Amplifier 403 Current source

Claims

出力電圧を分圧した分圧電圧と基準電圧の差を増幅した電圧によって出力トランジスタを制御する増幅器と、
制御信号によって抵抗値が切り替わる可変抵抗を有し、電源電圧の変動を検出すると前記出力トランジスタのゲート電圧を制御して、前記出力電圧のオーバーシュートを抑制する第一オーバーシュート抑制手段と、
電源投入を検出する手段を有し、電源起動時にのみ前記可変抵抗の抵抗値を大きくする前記制御信号を出力する制御回路と、を備えた
ことを特徴とするボルテージレギュレータ。 An amplifier that controls an output transistor by a voltage obtained by amplifying a difference between a divided voltage obtained by dividing an output voltage and a reference voltage,
A first overshoot suppressing unit that has a variable resistor whose resistance value is switched by a control signal, controls a gate voltage of the output transistor when detecting a change in a power supply voltage, and suppresses an overshoot of the output voltage.
A voltage regulator comprising: means for detecting power-on; and a control circuit for outputting the control signal for increasing the resistance value of the variable resistor only when the power is turned on.

前記ボルテージレギュレータは、
更に、前記増幅器の動作電流を制御して、前記出力電圧のオーバーシュートを抑制する第二オーバーシュート抑制手段を備えた
ことを特徴とする請求項１に記載のボルテージレギュレータ。 The voltage regulator,
2. The voltage regulator according to claim 1 , further comprising a second overshoot suppressing unit that controls an operating current of the amplifier to suppress an overshoot of the output voltage.