JP6669638B2 - スイッチング回路 - Google Patents

スイッチング回路 Download PDF

Info

Publication number
JP6669638B2
JP6669638B2 JP2016231511A JP2016231511A JP6669638B2 JP 6669638 B2 JP6669638 B2 JP 6669638B2 JP 2016231511 A JP2016231511 A JP 2016231511A JP 2016231511 A JP2016231511 A JP 2016231511A JP 6669638 B2 JP6669638 B2 JP 6669638B2
Authority
JP
Japan
Prior art keywords
igbt
circuit
current
timing
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016231511A
Other languages
English (en)
Other versions
JP2018088639A (ja
Inventor
健 利行
健 利行
進藤　祐輔
祐輔 進藤
智貴 鈴木
智貴 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2016231511A priority Critical patent/JP6669638B2/ja
Priority to US15/824,578 priority patent/US10256330B2/en
Priority to CN201711217707.8A priority patent/CN108123707B/zh
Publication of JP2018088639A publication Critical patent/JP2018088639A/ja
Application granted granted Critical
Publication of JP6669638B2 publication Critical patent/JP6669638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本明細書が開示する技術は、スイッチング回路に関する。
特許文献１に、並列に接続された２つのＩＧＢＴをスイッチングさせるスイッチング回路が開示されている。このスイッチング回路は、並列回路に流れる電流が高い場合には、２つのＩＧＢＴを同時にオン‐オフさせる。この場合、２つのＩＧＢＴに分散して電流が流れ、各ＩＧＢＴに加わる負荷が軽減される。また、このスイッチング回路は、並列回路に流れる電流が小さい場合には、オフタイミングにおいて一方のＩＧＢＴをオフさせる。他方のＩＧＢＴは、常時オフ状態に維持されるか、オフタイミングよりも前にオフされる。この場合、オフタイミングにおいて一方のＩＧＢＴをオフさせることで、ターンオフ損失が抑制される。
特開２０１６−１４６７１７号公報
特許文献１の技術では、以前に並列回路がオン状態にあったときの電流や、その電流に基づいて算出した予測値に基づいて、制御方法を切り換える。しかしながら、この方法では、次に並列回路をオンさせるときに流れる電流を正確に予測することができず、電流に応じて適切に制御方法を切り換えることが困難であった。このため、一方のＩＧＢＴがオン状態にあるときに、並列回路に高い電流が流れ、オン状態にあるＩＧＢＴに過大な負荷が加わる場合があった。したがって、本明細書では、並列回路に流れる電流に応じて正確に制御方法を切り換えることが可能な技術を提供する。
本明細書が開示するスイッチング回路は、第１ＩＧＢＴと第２ＩＧＢＴの並列回路が挿入されている配線と、ターンオンタイミングとターンオフタイミングを示す信号の入力を受けるとともに前記信号に応じて前記第１ＩＧＢＴと前記第２ＩＧＢＴをスイッチングさせる制御回路を備えている。前記制御回路が、前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオンさせる。前記制御回路が、前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方がオン状態にあるときに前記並列回路に流れる電流が閾値以下のときは、前記ターンオフタイミングよりも前に前記第１ＩＧＢＴと前記第２ＩＧＢＴの一方をオフするとともに前記ターンオフタイミングにおいて前記第１ＩＧＢＴと前記第２ＩＧＢＴの他方をオフする第１制御を実施する。前記制御回路が、前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方がオン状態にあるときに前記並列回路に流れる前記電流が前記閾値よりも高いときは、前記ターンオフタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオフさせる第２制御を実施する。
このスイッチング回路では、制御回路が、ターンオンタイミングで第１ＩＧＢＴと第２ＩＧＢＴの双方をオンさせる。ターンオンタイミングにおいて並列回路に流れる電流を予測することは困難である。しかしながら、この段階では第１ＩＧＢＴと第２ＩＧＢＴの双方がオンするので、電流が第１ＩＧＢＴと第２ＩＧＢＴに分散して流れる。したがって、並列回路に流れる電流が高い場合でも、各ＩＧＢＴに過大な電流が流れることが防止される。ターンオンタイミングで並列回路に電流が流れ始めることで、並列回路に流れる電流に応じて制御することが可能となる。
制御回路は、第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態にあるときに並列回路に流れる電流が閾値以下のときは、その後に第１制御を実施する。第１制御では、ターンオフタイミングよりも前に第１ＩＧＢＴと第２ＩＧＢＴの一方（以下では、先行ＩＧＢＴという）をオフするとともにターンオフタイミングにおいて第１ＩＧＢＴと第２ＩＧＢＴの他方（以下では、後行ＩＧＢＴという）をオフする。先行ＩＧＢＴを先にオフさせるので、その後に後行ＩＧＢＴに偏って電流が流れる。しかしながら、並列回路に流れる電流が小さいので、後行ＩＧＢＴに過大な電流が流れることが抑制される。また、先行ＩＧＢＴがオフした後のターンオフタイミングで後行ＩＧＢＴがターンオフするので、ターンオフ損失が抑制される。
制御回路は、第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態にあるときに並列回路に流れる電流が前記閾値よりも高いときは、その後に第２制御を実施する。第２制御では、ターンオフタイミングまで第１ＩＧＢＴと第２ＩＧＢＴの双方をオン状態に維持し、ターンオフタイミングで第１ＩＧＢＴと第２ＩＧＢＴの双方をオフさせる。並列回路に流れる電流が高いときは、ターンオンタイミングからターンオフタイミングまでの全体で第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態に維持される。これによって、高い電流が第１ＩＧＢＴと第２ＩＧＢＴの双方に分散して流れ、各ＩＧＢＴの負荷が軽減される。
このように、このスイッチング回路では、ターンオンタイミングで第１ＩＧＢＴと第２ＩＧＢＴの双方をターンオンさせることで、ターンオンタイミングに並列回路に高い電流が流れる場合でも各ＩＧＢＴに高い負荷が加わることが防止される。また、第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態にあるときに並列回路に流れる電流を検出可能となるので、並列回路に流れる電流に応じて適切に第１制御と第２制御のいずれかを実施することができる。したがって、並列回路に流れる電流が高いときには各ＩＧＢＴに高い負荷が加わることが防止することができ、並列回路に流れる電流が低いときにはターンオフ損失を抑制することができる。
インバータ回路１０の回路図。 実施例１のスイッチング回路１６の回路図。 スイッチング回路１６の動作を示すフローチャート。 スイッチング回路１６の動作時の各値を示すグラフ。 実施例２のスイッチング回路の回路図。 ２つのＩＧＢＴの間で生じるノイズを示すグラフ。 実施例１、２の変形例の動作を示すグラフ。
図１に示す実施例１のインバータ回路１０は、モータ９２に交流電流を供給する。インバータ回路１０は、高電位配線１２と低電位配線１４を有している。高電位配線１２と低電位配線１４は、図示しない直流電源に接続されている。高電位配線１２には低電位配線１４よりも高い電位が印加されている。高電位配線１２と低電位配線１４の間には、３つの直列回路１５が並列に接続されている。各直列回路１５は、高電位配線１２と低電位配線１４の間に接続されている接続配線１３と、接続配線１３に介装されている２つのスイッチング回路１６を有している。各直列回路１５において、２つのスイッチング回路１６は、高電位配線１２と低電位配線１４の間で直列に接続されている。直列接続されている２つのスイッチング回路１６の間の接続配線１３には、出力配線２２ａ〜２２ｃが接続されている。出力配線２２ａ〜２２ｃの他端は、モータ９２に接続されている。インバータ回路１０は、各スイッチング回路１６をスイッチングさせることによって、モータ９２に三相交流電流を供給する。
図２は、１つのスイッチング回路１６の内部回路を示している。なお、各スイッチング回路１６の構成は互いに等しい。図２に示すように、スイッチング回路１６は、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０を有している。第１ＩＧＢＴ１８と第２ＩＧＢＴ２０は、互いに並列に接続されている。すなわち、第１ＩＧＢＴ１８のコレクタが第２ＩＧＢＴ２０のコレクタに接続されており、第１ＩＧＢＴ１８のエミッタがＩＧＢＴ２０のエミッタに接続されている。並列に接続された２つのＩＧＢＴ１８、２０によって、並列回路３０が構成されている。並列回路３０は、接続配線１３に介装されている。並列回路３０は、ダイオード２２、２４を有している。ダイオード２２、２４は、ＩＧＢＴ１８、２０のそれぞれに対して逆並列に接続されている。すなわち、ダイオード２２のアノードは第１ＩＧＢＴ１８のエミッタに接続されている。ダイオード２２のカソードは第１ＩＧＢＴ１８のコレクタに接続されている。ダイオード２４のアノードは第２ＩＧＢＴ２０のエミッタに接続されている。ダイオード２４のカソードは第２ＩＧＢＴ２０のコレクタに接続されている。
図２のスイッチング回路１６は、ゲート制御回路４０を有している。ゲート制御回路４０は、第１ＩＧＢＴ１８のゲート電位Ｖｇ１８と第２ＩＧＢＴ２０のゲート電位Ｖｇ２０を制御する。ゲート制御回路４０は、ロジック制御回路９０と、制御アンプ８０と、ゲート充放電回路８２と、制御アンプ８４と、ゲート充放電回路８６を有している。
ロジック制御回路９０には、外部から、信号ＶＰＷＭが入力される。信号ＶＰＷＭは、高電位と低電位との間で遷移するパルス信号である。信号ＶＰＷＭのデューティ比は、モータ９２の動作状態に応じて変化する。ロジック制御回路９０は、制御部９０ａを有している。制御部９０ａは、入力される信号ＶＰＷＭ等に基づいて、制御アンプ８０、８４に信号を送信する。
制御アンプ８０、ゲート充放電回路８２は、第１ＩＧＢＴ１８のゲート電位Ｖｇ１８を制御するための回路である。制御アンプ８４、ゲート充放電回路８６は、第２ＩＧＢＴ２０のゲート電位Ｖｇ２０を制御するための回路である。すなわち、ＩＧＢＴ１８、２０のそれぞれに対して、制御アンプとゲート充放電回路が設けられている。このため、第１ＩＧＢＴ１８のゲート電位Ｖｇ１８と第２ＩＧＢＴ２０のゲート電位Ｖｇ２０は、それぞれ独立して制御される。
制御アンプ８０は、ロジック制御回路９０から送信される信号に基づいて、ゲート充放電回路８２に信号を送信する。ゲート充放電回路８２は、複数のスイッチング素子を有している。ゲート充放電回路８２は、第１ＩＧＢＴ１８のゲートに接続されている。制御アンプ８０から送信された信号は、ゲート充放電回路８２の各スイッチング素子に印加される。これによって、ゲート充放電回路８２の各スイッチング素子がスイッチングし、第１ＩＧＢＴ１８のゲートが充放電される。これによって、ゲート電位Ｖｇ１８が制御される。以上に説明したように、ロジック制御回路９０の制御部９０ａからの信号に応じて、制御アンプ８０とゲート充放電回路８２が動作し、ゲート電位Ｖｇ１８が制御される。
制御アンプ８４は、ロジック制御回路９０から送信される信号に基づいて、ゲート充放電回路８６に信号を送信する。ゲート充放電回路８６は、複数のスイッチング素子を有している。ゲート充放電回路８６は、第２ＩＧＢＴ２０のゲートに接続されている。制御アンプ８４から送信された信号は、ゲート充放電回路８６の各スイッチング素子に印加される。これによって、ゲート充放電回路８６の各スイッチング素子がスイッチングし、第２ＩＧＢＴ２０のゲートが充放電される。これによって、ゲート電位Ｖｇ２０が制御される。以上に説明したように、ロジック制御回路９０の制御部９０ａからの信号に応じて、制御アンプ８４とゲート充放電回路８６が動作し、ゲート電位Ｖｇ２０が制御される。
また、ゲート制御回路４０は、電流検出回路５０を有している。電流検出回路５０は、抵抗５２、５４と、ロジック制御回路９０の一部によって構成されている。ロジック制御回路９０は、電流検出部９０ｂ、９０ｃ及び合計電流算出部９０ｄを有している。抵抗５２、５４、電流検出部９０ｂ、９０ｃ及び合計電流算出部９０ｄによって電流検出回路５０が構成されている。
抵抗５２は、第１ＩＧＢＴ１８のセンスエミッタとグランドの間に接続されている。なお、図２のグランドは、第１ＩＧＢＴ１８及び第２ＩＧＢＴ２０のエミッタの電位を意味している。このセンスエミッタには、第１ＩＧＢＴ１８の主電流Ｉ１８（メインエミッタに流れる電流）に対して一定の割合を有するセンス電流が流れる。第１ＩＧＢＴ１８のセンス電流は、センスエミッタから抵抗５２を通ってグランドへ流れる。したがって、第１ＩＧＢＴ１８のセンスエミッタの電位Ｖｓｅ１８（抵抗５２の両端の間の電位差）は、第１ＩＧＢＴ１８のセンス電流に比例した電位（すなわち、第１ＩＧＢＴ１８の主電流Ｉ１８に比例した電位）となる。第１ＩＧＢＴ１８のセンスエミッタは、ロジック制御回路９０の電流検出部９０ｂに接続されている。
抵抗５４は、第２ＩＧＢＴ２０のセンスエミッタとグランドの間に接続されている。このセンスエミッタには、第２ＩＧＢＴ２０の主電流Ｉ２０（メインエミッタに流れる電流）に対して一定の割合を有するセンス電流が流れる。第２ＩＧＢＴ２０のセンス電流は、センスエミッタから抵抗５４を通ってグランドへ流れる。したがって、第２ＩＧＢＴ２０のセンスエミッタの電位Ｖｓｅ２０（抵抗５４の両端の間の電位差）は、第２ＩＧＢＴ２０のセンス電流に比例した電位（すなわち、第２ＩＧＢＴ２０の主電流Ｉ２０に比例した電位）となる。第２ＩＧＢＴ２０のセンスエミッタは、ロジック制御回路９０の電流検出部９０ｃに接続されている。
ロジック制御回路９０の電流検出部９０ｂは、第１ＩＧＢＴ１８のセンスエミッタの電位Ｖｓｅ１８から、第１ＩＧＢＴ１８の主電流Ｉ１８を算出する。電流検出部９０ｂが算出した主電流Ｉ１８の値は、デジタル信号として合計電流算出部９０ｄに送られる。
ロジック制御回路９０の電流検出部９０ｃは、第２ＩＧＢＴ２０のセンスエミッタの電位Ｖｓｅ２０から、第２ＩＧＢＴ２０の主電流Ｉ２０を算出する。電流検出部９０ｃが算出した主電流Ｉ２０の値は、デジタル信号として合計電流算出部９０ｄに送られる。
ロジック制御回路９０の合計電流算出部９０ｄは、第１ＩＧＢＴ１８の主電流Ｉ１８の値に第２ＩＧＢＴ２０の主電流Ｉ２０の値を加算した値（すなわち、主電流Ｉ１８と主電流Ｉ２０の合計値）を算出する。算出される合計値は、並列回路３０を介して接続配線１３に流れる合計電流Ｉｓｕｍと等しい。算出された合計電流Ｉｓｕｍの値は、ロジック制御回路９０の制御部９０ａに送られる。
次に、スイッチング回路１６の動作について詳細に説明する。図３は、スイッチング回路１６が実施する処理を示している。スイッチング回路１６は、図３に示す処理を繰り返し実施する。また、図４は、スイッチング回路１６の動作中における各値の変化を示している。図４に示すように、信号ＶＰＷＭは、低電位Ｌ１と高電位Ｈ１の間で繰り返し変化するパルス信号である。また、ゲート電位Ｖｇ１８、Ｖｇ２０は、低電位Ｌ２と高電位Ｈ２の間で制御される。低電位Ｌ２はゲート閾値よりも低い電位であり、高電位Ｈ２はゲート閾値よりも高い電位である。すなわち、低電位Ｌ２が印加されている間はＩＧＢＴがオフしており、高電位Ｈ２が印加されている間はＩＧＢＴがオンしている。
信号ＶＰＷＭが低電位Ｌ１である間は、制御部９０ａによってゲート電位Ｖｇ１８、Ｖｇ２０は低電位Ｌ２に維持されている。信号ＶＰＷＭが低電位Ｌから高電位Ｈに上昇すると、制御部９０ａで信号ＶＰＷＭの上昇が検出される。すると、制御部９０ａは、ステップＳ２で、信号ＶＰＷＭが上昇するタイミングと略同時にゲート電位Ｖｇ１８及びゲート電位Ｖｇ２０を低電位Ｌ２から高電位Ｈ２に上昇させる。したがって、ステップＳ２で、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が共にオンし、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０に主電流Ｉ１８、Ｉ２０が流れ始める。
ステップＳ４では、合計電流算出部９０ｄが、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０がオン状態にある間に、合計電流Ｉｓｕｍを算出する。より詳細には、電流検出部９０ｂが、第１ＩＧＢＴ１８に流れる主電流Ｉ１８を検出する。また、電流検出部９０ｃが、第２ＩＧＢＴ２０に流れる主電流Ｉ２０を検出する。そして、合計電流算出部９０ｄが、第１ＩＧＢＴ１８の主電流Ｉ１８と第２ＩＧＢＴ２０の主電流Ｉ２０を合計して合計電流Ｉｓｕｍを算出する。ステップＳ４の処理は、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０がオン状態にある間に実施される。
ステップＳ６では、制御部９０ａが、ステップＳ４で算出された合計電流Ｉｓｕｍが閾値Ｉｔｈよりも高いか否かを判定する。制御部９０ａは、合計電流Ｉｓｕｍが閾値Ｉｔｈ以下の場合（ステップＳ６でＮＯの場合）には、ステップＳ８、Ｓ１０を実施し、合計電流Ｉｓｕｍが閾値Ｉｔｈよりも高い場合（ステップＳ６でＹＥＳの場合）には、ステップＳ１２を実施する。
ステップＳ６で合計電流Ｉｓｕｍが閾値Ｉｔｈ以下であると判定された場合には、ステップＳ８で、制御部９０ａがゲート電位Ｖｇ２０を低電位Ｌ２まで低下させる。これによって、第２ＩＧＢＴ２０を単独でオフさせる。ステップＳ８は、信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下するタイミングよりも前に実施される。このとき、制御部９０ａは、第１ＩＧＢＴ１８をオン状態に維持する。
ステップＳ１０では、信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下し、制御部９０ａで信号ＶＰＷＭの低下が検出される。制御部９０ａは、信号ＶＰＷＭが低下するタイミングと略同時に、ゲート電位Ｖｇ１８を低電位Ｌ２まで低下させる。これによって、第１ＩＧＢＴ１８をオフさせる。このため、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が共にオフ状態となる。
他方、ステップＳ６で合計電流Ｉｓｕｍが閾値Ｉｔｈより高いと判定された場合には、制御部９０ａは、しばらくの間、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオン状態に維持する。その後、信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下すると、制御部９０ａで信号ＶＰＷＭの低下が検出される。すると、制御部９０ａは、ステップＳ１２で、信号ＶＰＷＭが低下するタイミングと略同時にゲート電位Ｖｇ１８とゲート電位Ｖｇ２０を低電位Ｌ２まで低下させる。これによって、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０を共にオフさせる。すなわち、制御部９０ａは、信号ＶＰＷＭが低下するタイミングまで第１ＩＧＢＴ１８と第２ＩＧＢＴ２０の双方をオン状態に維持し、信号ＶＰＷＭが低下するタイミングで第１ＩＧＢＴ１８と第２ＩＧＢＴ２０の双方をオフさせる。
ステップＳ１０またはＳ１２で第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が共にオフ状態になったら、制御部９０ａは、次に信号ＶＰＷＭが低電位Ｌ１から高電位Ｈ１に上昇するタイミングまで、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオフ状態に維持する。次に信号ＶＰＷＭが低電位Ｌ１から高電位Ｈ１に上昇すると、再度、図３の処理が繰り返される。
図３の処理について、図４の例に沿って説明する。図４は、信号ＶＰＷＭの４つのパルスを示している。信号ＶＰＷＭが低電位Ｌ１から高電位Ｈ１に上昇するタイミングがオンタイミングｔｏｎ１〜４として示されており、信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下するタイミングがオフタイミングｔｏｆｆ１〜４として示されている。
最初のオンタイミングｔｏｎ１において、制御部９０ａは、ゲート電位Ｖｇ１８及びＶｇ２０を低電位Ｌ２から高電位Ｈ２に上昇させることで、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオンさせる（ステップＳ２）。すると、第１ＩＧＢＴ１８に電流Ｉ１８が流れるとともに第２ＩＧＢＴ２０に電流Ｉ２０が流れる。並列回路３０に流れる電流が第１ＩＧＢＴ１８と第２ＩＧＢＴ２０に分散して流れるので、第１ＩＧＢＴ１８及び第２ＩＧＢＴ２０に過大な電流が流れることが防止される。オンタイミングｔｏｎ１の直後のタイミングｔｓ１で、ステップＳ４、Ｓ６が実施される。すなわち、タイミングｔｓ１で、合計電流算出部９０ｄが合計電流Ｉｓｕｍを算出する（ステップＳ４）。さらに、制御部９０ａが、合計電流Ｉｓｕｍが閾値Ｉｔｈよりも高いか否かを判定する（ステップＳ６）。図４に示すように、タイミングｔｓ１では合計電流Ｉｓｕｍが閾値Ｉｔｈ以下なので、ステップＳ６でＮＯと判定される。すると、その直後のタイミングｔｄ１で、ステップＳ８が実施される。ステップＳ８では、制御部９０ａが、ゲート電位Ｖｇ１８を高電位Ｈ２に維持しながら、ゲート電位Ｖｇ２０を低電位Ｌ２まで低下させる。このため、第１ＩＧＢＴ１８がオン状態に維持されたまま、第２ＩＧＢＴ２０が単独でオフする。したがって、第１ＩＧＢＴ１８に偏って電流が流れるようになり、第１ＩＧＢＴ１８の主電流Ｉ１８が合計電流Ｉｓｕｍと同じ値まで上昇する。しかしながら、合計電流Ｉｓｕｍが低いので、第１ＩＧＢＴ１８に偏って電流が流れても、第１ＩＧＢＴ１８に流れる電流は過大とはならない。また、第２ＩＧＢＴ２０が単独でオフする場合には、第１ＩＧＢＴ１８のオン状態が維持されるので、第２ＩＧＢＴ２０のコレクタ‐エミッタ間電圧は上昇しない。したがって、第２ＩＧＢＴ２０が単独でオフする場合には、ターンオフ損失は生じない。その後、オフタイミングｔｏｆｆ１で信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下する。すると、制御部９０ａが、ゲート電位Ｖｇ１８を高電位Ｈ２から低電位Ｌ２に低下させることで、第１ＩＧＢＴ１８をオフさせる（ステップＳ１０）。第１ＩＧＢＴ１８をオフさせることで、並列回路３０全体がオフ状態となる。第１ＩＧＢＴ１８がオフすると、第１ＩＧＢＴ１８のコレクタ‐エミッタ間電圧が上昇する。また、第１ＩＧＢＴ１８がオフするときに、第１ＩＧＢＴ１８の半導体層中に存在するキャリアが、外部に吐き出される。このため、図４に示すように、オフタイミングｔｏｆｆ１の直後に、第１ＩＧＢＴ１８に電流Ｉｔ（いわゆるテール電流）が順方向に流れる。コレクタ‐エミッタ間電圧が高い状態でテール電流Ｉｔが流れるので、第１ＩＧＢＴ１８でターンオフ損失が発生する。ターンオフ前の電流Ｉ１８が低い場合には、テール電流Ｉｔは、オフする半導体層のサイズに略比例する。実施例１では、オフタイミングｔｏｆｆ１において第１ＩＧＢＴ１８が単独でオフするので、オフする半導体層のサイズが小さい。したがって、オフタイミングｔｏｆｆ１において、テール電流Ｉｔが生じ難い。したがって、テール電流Ｉｔによる損失（ターンオフ損失）が抑制される。その後、オフタイミングｔｏｆｆ１から次のオンタイミングｔｏｎ２の間は、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０がオフ状態に維持される。
オンタイミングｔｏｎ２からオフタイミングｔｏｆｆ２の間の期間では、合計電流Ｉｓｕｍが閾値Ｉｔｈ以下であるので、上述したオンタイミングｔｏｎ１からオフタイミングｔｏｆｆ１の間の期間と同様に第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が制御される。
その後、オンタイミングｔｏｎ３において、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０がオンする（ステップＳ２）。すると、第１ＩＧＢＴ１８に電流Ｉ１８が流れるとともに第２ＩＧＢＴ２０に電流Ｉ２０が流れる。このとき、合計電流Ｉｓｕｍが、閾値Ｉｔｈよりも高い。すなわち、並列回路３０に、高い電流が流れる。しかしながら、並列回路３０に流れる電流が第１ＩＧＢＴ１８と第２ＩＧＢＴ２０に分散して流れるので、第１ＩＧＢＴ１８及び第２ＩＧＢＴ２０に過大な電流が流れることが防止される。その後、タイミングｔｓ３において、合計電流算出部９０ｄが合計電流Ｉｓｕｍを算出する（ステップＳ４）。さらに、制御部９０ａが、ステップＳ６で合計電流Ｉｓｕｍが閾値Ｉｔｈよりも高いと判定する。すなわち、ステップＳ６でＹＥＳと判定する。すると、制御部９０ａは、タイミングｔｓ３以降において第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオン状態に維持する。制御部９０ａは、オフタイミングｔｏｆｆ３まで第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオン状態に維持する。このように、合計電流Ｉｓｕｍが高い場合には、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０がオン状態に維持され、一方のＩＧＢＴに電流が集中することが防止される。したがって、一方のＩＧＢＴに過大な電流が流れることが防止される。その後、オフタイミングｔｏｆｆ３で信号ＶＰＷＭが高電位Ｈ１から低電位Ｌ１に低下する。すると、制御部９０ａが、ゲート電位Ｖｇ１８とゲート電位Ｖｇ２０を高電位Ｈ２から低電位Ｌ２に低下させることで、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオフさせる（ステップＳ１２）。
オンタイミングｔｏｎ４からオフタイミングｔｏｆｆ４の間の期間では、合計電流Ｉｓｕｍが閾値Ｉｔｈよりも高いので、上述したオンタイミングｔｏｎ３からオフタイミングｔｏｆｆ３の間の期間と同様に第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が制御される。
以上に説明したように、スイッチング回路１６では、オンタイミングｔｏｎにおいては、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０を共にオンさせる。オンタイミングｔｏｎに流れる合計電流Ｉｓｕｍを事前に正確に予測することは困難であるが、オンタイミングｔｏｎにおいて第１ＩＧＢＴ１８と第２ＩＧＢＴ２０の双方をオンさせることで、合計電流Ｉｓｕｍが高い場合でも第１ＩＧＢＴ１８と第２ＩＧＢＴ２０に分散して電流を流すことができる。したがって、オンタイミングｔｏｎにおいて第１ＩＧＢＴ１８と第２ＩＧＢＴ２０に過大な電流が流れることを防止することができる。また、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が共にオンしているタイミングｔｓにおいて、合計電流Ｉｓｕｍを検出する。合計電流Ｉｓｕｍが閾値Ｉｔｈ以下である場合には、第２ＩＧＢＴ２０を単独でオフさせ、その後、オフタイミングｔｏｆｆで第１ＩＧＢＴ１８を単独でオフさせる。これによって、第１ＩＧＢＴ１８がオフするときのテール電流Ｉｔが抑制され、その結果、ターンオフ損失が抑制される。また、合計電流Ｉｓｕｍが閾値Ｉｔｈより高い場合には、オフタイミングｔｏｆｆまで第１ＩＧＢＴ１８と第２ＩＧＢＴ２０をオン状態に維持する。これによって、各ＩＧＢＴに過大な電流が流れることを防止する。このように、スイッチング回路１６によれば、過大な電流を抑制しながら、並列回路３０に流れる合計電流Ｉｓｕｍに応じて正確に制御を切り換えることができる。
図５は、実施例２のスイッチング回路を示している。実施例２のスイッチング回路では、電流検出回路５０の構成が、実施例１のスイッチング回路１６とは異なる。すなわち、実施例２のスイッチング回路は、電流検出部９０ｂ、９０ｃ及び合計電流算出部９０ｄ（図２参照）に代えて、抵抗７０、７２及びコンパレータ７４を有している。抵抗７０の一端は、第１ＩＧＢＴ１８のセンスエミッタに接続されている。抵抗７０の他端は、抵抗７２の一端に接続されている。抵抗７２の他端は、第２ＩＧＢＴ２０のセンスエミッタに接続されている。抵抗７０と抵抗７２の接続部は、コンパレータ７４の一方の入力端子に接続されている。コンパレータ７４の他方の入力端子には、参照電位Ｖｒｅｆが印加されている。コンパレータ７４の出力端子は、制御部９０ａに接続されている。
図５の構成では、抵抗７０と抵抗７２によって、分圧回路が構成されている。抵抗７０と抵抗７２の接続点の電位Ｖｓｅは、第１ＩＧＢＴ１８のセンスエミッタの電位Ｖｓｅ１８と第２ＩＧＢＴ２０のセンスエミッタの電位Ｖｓｅ２０を分圧した電位となる。より詳細には、抵抗７０が抵抗値Ｒ７０を有し、抵抗７２が抵抗値Ｒ７２を有するとすると、電位Ｖｓｅは、Ｖｓｅ＝（Ｒ７２・Ｖｓｅ１８＋Ｒ７０・Ｖｓｅ２０）／（Ｒ７０＋Ｒ７２）の関係を満たす。本実施例では、Ｒ７０＝Ｒ７２であるので、電位Ｖｓｅは、電位Ｖｓｅ１８と電位Ｖｓｅ２０の平均値となる。電位Ｖｓｅ１８、Ｖｓｅ２０が第１ＩＧＢＴ１８、第２ＩＧＢＴ２０に流れる主電流Ｉ１８、Ｉ２０に略比例するので、電位Ｖｓｅは並列回路３０に流れる合計電流Ｉｓｕｍに対応した値となる。したがって、電位Ｖｓｅを出力することは、合計電流Ｉｓｕｍを検出することに等しい。すなわち、実施例２では、図３のステップＳ４の処理が、分圧回路によって行われる。コンパレータ７４は、電位Ｖｓｅが参照電位Ｖｒｅｆよりも高いか否か（すなわち、合計電流Ｉｓｕｍが閾値Ｉｔｈより高いか否か）を判定し、判定結果を制御部９０ａに送信する。すなわち、コンパレータ７４によって、図３のステップＳ６の判定が実施される。制御部９０ａは、コンパレータ７４の判定結果に基づいて、図３のステップＳ８、Ｓ１０またはステップＳ１２を実施する。実施例２の構成では、分圧回路によって合計電流Ｉｓｕｍに対応する電圧Ｖｓｅが生成されるので、より速い処理が可能である。
なお、上述した実施例１、２では、並列回路３０に流れる合計電流Ｉｓｕｍを検出したが、第１ＩＧＢＴ１８の電流Ｉ１８と第２ＩＧＢＴ２０の電流Ｉ２０のいずれか一方を検出してもよい。一方のＩＧＢＴに流れる電流は並列回路３０に流れる合計電流Ｉｓｕｍに略比例するので、一方のＩＧＢＴに流れる電流を検出して判定を行うことは、合計電流Ｉｓｕｍに基づいて判定を行うことに等しい。但し、ステップＳ８で一方のＩＧＢＴを単独でオフさせると、他方のＩＧＢＴの電流が倍増する。このため、一方のＩＧＢＴに流れる電流に対して過電流検出用の閾値を設定すると、その閾値を制御状態によって変更する必要が生じるので、制御ロジックが複雑化する。また、図６に示すように、第２ＩＧＢＴ２０を単独でオフさせるとき（タイミングｔｄ）に、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０の間で干渉が生じ、ノイズＮが生じる場合がある。一方のＩＧＢＴの電流を検出する場合には、図６のようなノイズＮの影響を受ける。これに対し、図６に示すように、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０の間で干渉が生じても、合計電流Ｉｓｕｍにはノイズは生じない。したがって、合計電流Ｉｓｕｍを検出すれば、ノイズの影響を受け難い。
また、上述した実施例１、２では、合計電流Ｉｓｕｍが閾値Ｉｔｈ以下の場合に、第２ＩＧＢＴ２０を先にオフさせ、第１ＩＧＢＴ１８を後にオフさせた。しかしながら、この構成では、第１ＩＧＢＴ１８の通電時間が第２ＩＧＢＴ２０の通電時間よりも長くなる。したがって、図７に示すように、合計電流Ｉｓｕｍが閾値以下である間において、第１ＩＧＢＴ１８を先にオフさせる期間（タイミングｔｏｎ２からｔｏｆｆ２の間の期間、及び、タイミングｔｏｎ４からｔｏｆｆ４の間の期間）と、第２ＩＧＢＴ２０を先にオフさせる期間（タイミングｔｏｎ１からｔｏｆｆ１の間の期間、及び、タイミングｔｏｎ３からｔｏｆｆ３の間の期間）とが交互に現れるようにしてもよい。この構成によれば、第１ＩＧＢＴ１８の通電時間と第２ＩＧＢＴ２０の通電時間をより均等化することができる。これによって、第１ＩＧＢＴ１８に加わる負荷と第２ＩＧＢＴ２０に加わる負荷をより均等化することができる。
また、上述した実施例では、第１ＩＧＢＴ１８と第２ＩＧＢＴ２０が並列に接続されていたが、第１ＩＧＢＴに対して並列に接続された他のＩＧＢＴが存在していてもよい。
上述した実施例の構成要素と請求項の構成要素との関係について説明する。実施例の信号ＶＰＷＭは、請求項の「ターンオンタイミングとターンオフタイミングを示す信号」の一例である。実施例のステップＳ８、Ｓ１０は、請求項の第１制御の一例である。実施例のステップＳ１２は、請求項の第２制御の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、制御回路が、第１ＩＧＢＴに流れる電流と第２ＩＧＢＴに流れる電流の合計値を検出する検出回路を有していてもよい。この場合、制御回路は、第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態にあるときの合計値に基づいて第１制御と第２制御のいずれかを実施することができる。
この構成によれば、並列回路に流れる電流に応じて正確に第１制御と第２制御を実施することができる。
本明細書が開示する一例の構成では、制御回路が、第１ＩＧＢＴに流れる電流に対応する電圧と第２ＩＧＢＴに流れる電流に対応する電圧の入力を受ける分圧回路を有していてもよい。この場合、制御回路が、第１ＩＧＢＴと第２ＩＧＢＴの双方がオン状態にあるときの分圧回路の出力電圧に基づいて第１制御と第２制御のいずれかを実施することができる。
この構成によれば、簡単な回路構成で、並列回路に流れる電流に応じて正確に第１制御と第２制御を実施することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：インバータ回路
１２ ：高電位配線
１３ ：接続配線
１４ ：低電位配線
１５ ：直列回路
１６ ：スイッチング回路
２２ ：ダイオード
２４ ：ダイオード
３０ ：並列回路
４０ ：ゲート制御回路
５０ ：電流検出回路
７４ ：コンパレータ
８０ ：制御アンプ
８２ ：ゲート充放電回路
８４ ：制御アンプ
８６ ：ゲート充放電回路
９０ ：ロジック制御回路
９２ ：モータ

Claims (1)

  1. 第１ＩＧＢＴと第２ＩＧＢＴの並列回路が挿入されている配線と、
    ターンオンタイミングとターンオフタイミングを示す信号の入力を受け、前記信号に応じて前記第１ＩＧＢＴと前記第２ＩＧＢＴをスイッチングさせる制御回路、
    を備えており、
    前記制御回路が、
    前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオンさせ、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方がオン状態にあるときに前記並列回路に流れる電流が閾値以下のときは、前記ターンオフタイミングよりも前に前記第１ＩＧＢＴと前記第２ＩＧＢＴの一方をオフするとともに前記ターンオフタイミングにおいて前記第１ＩＧＢＴと前記第２ＩＧＢＴの他方をオフする第１制御を実施し、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方がオン状態にあるときに前記並列回路に流れる前記電流が前記閾値よりも高いときは、前記ターンオフタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオフさせる第２制御を実施し、
    前記制御回路が、前記第１ＩＧＢＴに流れる電流に対応する電圧と前記第２ＩＧＢＴに流れる電流に対応する電圧の入力を受ける分圧回路を有しており、
    前記制御回路が、前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方がオン状態にあるときの前記分圧回路の出力電圧に基づいて前記第１制御と前記第２制御のいずれかを実施する、
    スイッチング回路。
JP2016231511A 2016-11-29 2016-11-29 スイッチング回路 Active JP6669638B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016231511A JP6669638B2 (ja) 2016-11-29 2016-11-29 スイッチング回路
US15/824,578 US10256330B2 (en) 2016-11-29 2017-11-28 Switching circuit
CN201711217707.8A CN108123707B (zh) 2016-11-29 2017-11-28 开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016231511A JP6669638B2 (ja) 2016-11-29 2016-11-29 スイッチング回路

Publications (2)

Publication Number Publication Date
JP2018088639A JP2018088639A (ja) 2018-06-07
JP6669638B2 true JP6669638B2 (ja) 2020-03-18

Family

ID=62190439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231511A Active JP6669638B2 (ja) 2016-11-29 2016-11-29 スイッチング回路

Country Status (3)

Country Link
US (1) US10256330B2 (ja)
JP (1) JP6669638B2 (ja)
CN (1) CN108123707B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973335B2 (ja) * 2018-09-06 2021-11-24 株式会社デンソー 過電流検出装置
CN110277900B (zh) * 2019-06-24 2021-07-09 深圳市四方电气技术有限公司 Igbt驱动峰值检测保护电路
JP7447756B2 (ja) * 2020-10-01 2024-03-12 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299990A (ja) 1992-02-17 1993-11-12 Fuji Electric Co Ltd 半導体装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
JP4779549B2 (ja) 2005-10-04 2011-09-28 富士電機株式会社 電圧駆動型半導体素子のゲート駆動回路。
JP2008067157A (ja) * 2006-09-08 2008-03-21 Sony Corp 差動増幅回路、周波数変換回路、並びに無線通信装置
JP2009284640A (ja) * 2008-05-21 2009-12-03 Toyota Motor Corp 半導体素子駆動装置及び電圧変換装置
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
WO2014063065A1 (en) * 2012-10-19 2014-04-24 Gogoro, Inc. Battery configuration for an electric vehicle
US9444448B2 (en) * 2013-12-10 2016-09-13 General Electric Company High performance IGBT gate drive
US20150249448A1 (en) * 2014-02-28 2015-09-03 Infineon Technologies Austria Ag Electronic Circuit Operable as an Electronic Switch
JP5907199B2 (ja) * 2014-03-12 2016-04-26 トヨタ自動車株式会社 半導体装置及び半導体装置の制御方法
JP6349855B2 (ja) * 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
JP6172175B2 (ja) * 2015-02-09 2017-08-02 トヨタ自動車株式会社 スイッチング回路及び半導体装置
JP6319276B2 (ja) * 2015-11-20 2018-05-09 トヨタ自動車株式会社 スイッチング回路
CN205693327U (zh) * 2016-04-18 2016-11-16 佛山市顺德区美的电热电器制造有限公司 一种半桥浪涌检测保护电路及电磁加热设备

Also Published As

Publication number Publication date
US20180151708A1 (en) 2018-05-31
JP2018088639A (ja) 2018-06-07
CN108123707A (zh) 2018-06-05
US10256330B2 (en) 2019-04-09
CN108123707B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
US8633755B2 (en) Load driver with constant current variable structure
JP5786890B2 (ja) 駆動装置及びスイッチング回路の制御方法
JP6172175B2 (ja) スイッチング回路及び半導体装置
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
JP5831528B2 (ja) 半導体装置
JP6319276B2 (ja) スイッチング回路
JP6669638B2 (ja) スイッチング回路
JP2016174354A (ja) 電力半導体スイッチをオンにする制御回路及び制御方法
WO2015064206A1 (ja) 半導体装置
JP6819525B2 (ja) 電力変換回路
TW201902300A (zh) 轉換式定電流led驅動器
US10931198B2 (en) Buck-boost power converter controller
JP2018074525A (ja) 電力供給装置
CN106972847B (zh) 开关电路
JP5558174B2 (ja) Ｄｃ−ｄｃコンバータ
US9866119B2 (en) DC-DC converter with pull-up and pull-down currents based on inductor current
JP6724723B2 (ja) スイッチング回路
JP2011229327A (ja) スイッチング制御回路
CN117501607A (zh) 一种具备均流的电压转换装置、均流方法、装置和介质
JP2018088772A (ja) スイッチングモジュール
JP2023056020A (ja) スイッチング回路とゲート駆動回路
JP2019193047A (ja) スイッチング素子制御回路
JP2015130553A (ja) 誘導性負荷駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200227

R151 Written notification of patent or utility model registration

Ref document number: 6669638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250