JP6663887B2 - 固体撮像装置、および、その製造方法、電子機器 - Google Patents

Description

本発明は、固体撮像装置、および、その製造方法、電子機器に関する。

デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサを含む。

固体撮像装置は、基板の面に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。

固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部にて生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。

固体撮像装置では、一般に、基板にて回路素子や配線などが設けられた表面側から入射する光を、光電変換部が受光する。この場合には、回路素子や配線などが入射する光を遮光または反射するために、感度を向上させることが困難な場合がある。

このため、基板において回路素子や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている（たとえば、特許文献１〜４参照）。

ところで、光電変換部が設けられた半導体の界面準位に起因して暗電流が発生することを抑制するために、光電変換部をＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造にすることが知られている。ＨＡＤ構造では、ｎ型の電荷蓄積領域の受光面上に正電荷蓄積（ホール）蓄積領域を形成することで、暗電流の発生を抑制している。

この正電荷蓄積領域を光電変換部の界面部分に形成するために、「負の固定電荷を有する膜」を、ｎ型の電荷蓄積領域の受光面上に設けて、ピリングすることで、暗電流の発生を抑制することが提案されている。ここでは、酸化ハフニウム膜（ＨｆＯ_２膜）のように屈折率が高い高誘電体膜を、「負の固定電荷を有する膜」として用いて暗電流の発生を抑制すると共に、その酸化ハフニウム膜を反射防止膜として用いることで、高感度化を実現している。（たとえば、特許文献５，特許文献６などを参照）。

特開２００３−３１７８５号公報 特開２００５−３４７７０７号公報 特開２００５−３５３６３１号公報 特開２００５−３５３９５５号公報 特開２００７−２５８６８４号公報（段落０１６３〜０１６８） 特開２００８−３０６１５４号公報（段落００４４など）

図１７は、「裏面照射型」のＣＭＯＳイメージセンサの画素Ｐの要部を示す断面図である。

図１７に示すように、「裏面照射型」のＣＭＯＳイメージセンサは、半導体層１０１の内部において画素分離部１０１ｐｂで区画された部分に、フォトダイオード２１が設けられている。

図１７では図示していないが、この半導体層１０１の表面（図１７では、下面）には、画素トランジスタが設けられており、図１７に示すように、その画素トランジスタを被覆するように配線層１１１が設けられている。そして、配線層１１１の表面には支持基板ＳＳが設けられている。

これに対して、半導体層１０１の裏面（図１７では上面）には、反射防止膜５０Ｊ、遮光膜６０Ｊ、カラーフィルタＣＦ、マイクロレンズＭＬが設けられており、この各部を介して入射する入射光Ｈを、フォトダイオード２１が受光するように構成されている。

ここでは、反射防止膜５０Ｊは、図１７に示すように、半導体層１０１の裏面（上面）を被覆している。この反射防止膜５０Ｊは、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、ハフニウム酸化膜（ＨｆＯ_２膜）が反射防止膜５０Ｊとして設けられている。

遮光膜６０Ｊは、図１７に示すように、層間絶縁膜ＳＺを介して、反射防止膜５０Ｊの上面に形成されている。ここでは、遮光膜６０Ｊは、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。

そして、遮光膜６０Ｊは、平坦化膜ＨＴによって、上面が被覆されており、その平坦化膜ＨＴの上面には、カラーフィルタＣＦと、マイクロレンズＭＬが設けられている。カラーフィルタＣＦは、たとえば、３原色の各フィルタ層がベイヤー配列で画素Ｐごとに配列されている。

上述の構造の場合には、一の画素Ｐに入射した入射光Ｈが、その一の画素Ｐのフォトダイオード２１に入射せずに、遮光膜６０Ｊの下方を透過するために、隣接する他の画素Ｐのフォトダイオード２１に入射する場合がある。つまり、入射光Ｈが、その受光面ＪＳに垂直な方向ｚに対して大きく傾斜して入射した場合には、その直下の受光面ＪＳに入射せずに、本来、他の色の光を受光する他の画素Ｐの受光面ＪＳへ入射する場合がある。このため、いわゆる「混色」が発生して、撮像したカラー画像において色再現性が低下し、画像品質が低下する場合がある。

このように、上記の構成の場合には、斜め光の漏れこみによって、「混色」などの不具合の発生するために、撮像画像の画像品質を向上させることが困難であった。

したがって、本発明は、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。

本発明の固体撮像装置は、入射光を受光面で受光する複数の光電変換部が、複数の画素に対応するように設けられている半導体層と、前記半導体層にて前記入射光が入射する入射面の側に設けられており、前記入射光の反射を防止する反射防止膜と、前記半導体層にて前記入射面の側に設けられており、前記入射光が前記受光面へ通過する開口が形成されている遮光膜とを有し、前記反射防止膜は、前記入射面において前記受光面および前記遮光膜が設けられた部分を被覆する第１の反射防止部と、前記入射面において前記受光面が設けられた部分を少なくとも被覆するように、前記第１の反射防止部の上に形成された第２の反射防止部とを含み、前記遮光膜は、前記第２の反射防止部の上に設けられておらず、前記第１の反射防止部の上に設けられている。

好適には、前記第１の反射防止部の膜厚は、第２の反射防止部の膜厚よりも薄い。

好適には、前記遮光膜は、前記第１の反射防止部の上において、凸形状に突き出るように設けられており、前記第２の反射防止部は、前記遮光膜の凸形状の側部に接触するように設けられている。

好適には、前記第２の反射防止部は、前記遮光膜の上面を被覆するように形成されている。

好適には、前記第１の反射防止部と前記遮光膜との間に設けられており、前記第１の反射防止部と前記遮光膜との間の反応を防止する中間層を、更に有する。

好適には、前記第１の反射防止部は、前記半導体層において前記光電変換部の側部に設けられたトレンチ内の面を被覆するように成膜されており、前記遮光膜は、前記半導体層において前記第１の反射防止部が被覆されたトレンチ内に埋め込まれるように設けられている。

好適には、前記第１の反射防止部は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素の酸化物の少なくとも１つを含むように形成されており、前記受光面に正電荷蓄積領域を形成する負の固定電荷を有する。

好適には、前記反射防止膜は、屈折率が１．５以上の材料を用いて形成されている。

好適には、前記半導体層において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、前記半導体層において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層とを有する。

本発明の固体撮像装置の製造方法は、入射光を受光面で受光する複数の光電変換部を、複数の画素に対応するように半導体層に形成する光電変換部形成工程と、前記入射光の反射を防止する反射防止膜を、前記半導体層にて前記入射光が入射する入射面の側に形成する反射防止膜形成工程と、前記入射光が前記受光面へ通過する開口が設けられた遮光膜を、前記半導体層にて前記入射光が入射する面の側に形成する遮光膜形成工程とを有し、前記反射防止膜形成工程においては、前記入射面にて前記受光面および前記遮光膜が設けられる面を被覆する第１の反射防止部と、前記入射面にて前記受光面が設けられた面を、前記第１の反射防止部の上において被覆する第２の反射防止部とを、前記反射防止膜として形成し、前記遮光膜形成工程では、前記遮光膜が前記第２の反射防止部の上に設けられず、前記第１の反射防止部の上に設けられるように、当該遮光膜を形成する。

好適には、前記反射防止膜形成工程においては、ＡＬＤ法で前記第１の反射防止部を成膜する。

本発明の電子機器は、入射光を受光面で受光する複数の光電変換部が複数の画素に対応するように設けられている半導体層と、前記半導体層にて前記入射光が入射する入射面の側に設けられており、前記入射光の反射を防止する反射防止膜と、前記半導体層にて前記入射面の側に設けられており、前記入射光が前記受光面へ通過する開口が形成されている遮光膜とを有し、前記反射防止膜は、前記入射面において前記受光面および前記遮光膜が設けられた部分を被覆する第１の反射防止部と、前記入射面において前記受光面が設けられた部分を少なくとも被覆するように、前記第１の反射防止部の上に形成された第２の反射防止部とを含み、前記遮光膜は、前記第２の反射防止部の上に設けられておらず、前記第１の反射防止部の上に設けられている。

本発明では、半導体層の裏面において受光面および遮光膜が設けられた部分を被覆するように、第１の反射防止膜を設ける。これと共に、裏面において受光面が設けられた部分を被覆するように第１の反射防止膜の上に、第２の反射防止膜を形成する。遮光膜６０については、第２の反射防止膜の上に設けずに、第１の反射防止膜の上に設ける。

本発明によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。

図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。 図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。 図３は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。 図４は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。 図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。 図６は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。 図７は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。 図８は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。 図９は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。 図１０は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。 図１１は、本発明にかかる実施形態２において、固体撮像装置１ｂの要部を示す図である。 図１２は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。 図１３は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。 図１４は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。 図１５は、本発明にかかる実施形態３において、固体撮像装置１ｃの要部を示す図である。 図１６は、本発明にかかる実施形態４において、固体撮像装置１ｄの要部を示す図である。 図１７は、「裏面照射型」のＣＭＯＳイメージセンサの画素Ｐの要部を示す断面図である。

本発明の実施形態について、図面を参照して説明する。

なお、説明は、下記の順序で行う。
１．実施形態１（遮光膜の上面を被覆する場合）
２．実施形態２（遮光膜の上面を被覆する場合において、中間層を設けた場合）
３．実施形態３（遮光膜の上面を被覆しない場合）
４．実施形態４（遮光膜埋め込み型）
５．その他

＜１．実施形態１＞
（１）装置構成
（１−１）カメラの要部構成
図１は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。

図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理回路４４とを有する。各部について、順次、説明する。

固体撮像装置１は、光学系４２を介して入射する光Ｈを撮像面ＰＳで受光して光電変換することによって信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動し、信号電荷を読み出してローデータとして出力する。

光学系４２は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。

制御部４３は、各種の制御信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とを制御して駆動させる。

信号処理回路４４は、固体撮像装置１から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。

（１−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。

図２は、本発明にかかる実施形態１において、固体撮像装置１の全体構成を示すブロック図である。

本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、板状の半導体層１０１を含む。この半導体層１０１は、たとえば、単結晶シリコン半導体であり、画素領域ＰＡと、周辺領域ＳＡとが設けられている。

画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに配置されている。つまり、画素Ｐがマトリクス状に並んでいる。

画素領域ＰＡにおいて、画素Ｐは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出されて電気信号として出力される。画素Ｐの詳細な構成については、後述する。

周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。

具体的には、図２に示すように、垂直駆動回路１３と、カラム回路１４と、水平駆動回路１５と、外部出力回路１７と、タイミングジェネレータ（ＴＧ）１８と、シャッター駆動回路１９とが、周辺回路として設けられている。

垂直駆動回路１３は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。

カラム回路１４は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路１４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。

水平駆動回路１５は、図２に示すように、カラム回路１４に電気的に接続されている。水平駆動回路１５は、たとえば、シフトレジスタを含み、カラム回路１４にて画素Ｐの列ごとに保持されている信号を、順次、外部出力回路１７へ出力させる。

外部出力回路１７は、図２に示すように、カラム回路１４に電気的に接続されており、カラム回路１４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路１７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１７ａとＡＤＣ回路１７ｂとを含む。外部出力回路１７においては、ＡＧＣ回路１７ａが信号にゲインをかけた後に、ＡＤＣ回路１７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。

タイミングジェネレータ１８は、図２に示すように、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９のそれぞれに電気的に接続されている。タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９に出力することで、各部について駆動制御を行う。

シャッター駆動回路１９は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。

（１−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。

図３〜図５は、本発明にかかる実施形態１において、固体撮像装置の要部を示す図である。

図３は、画素Ｐの断面図である。そして、図４は、半導体基板に形成された画素Ｐの上面図である。また、図５は、画素Ｐの回路構成を示している。なお、図３は、図４に示すＸ１−Ｘ２部分の断面を示している。

図３に示すように、固体撮像装置１は、半導体層１０１の内部にフォトダイオード２１が設けられている。たとえば、１０〜２０μｍ程度の厚みに薄膜化された半導体基板に設けられている。

この半導体層１０１の表面（図３では、下面）には、図３では図示していないが、図４，図５に示す画素トランジスタＴｒが設けられている。そして、図３に示すように、その画素トランジスタＴｒを被覆するように配線層１１１が設けられており、配線層１１１において、半導体層１０１の側に対して反対側の面には、支持基板ＳＳが設けられている。

これに対して、半導体層１０１の裏面（図３では上面）には、反射防止膜５０、遮光膜６０、カラーフィルタＣＦ、マイクロレンズＭＬが設けられており、この裏面側から入射する入射光Ｈを、フォトダイオード２１が受光するように構成されている。

つまり、本実施形態の固体撮像装置１は、「裏面照射型ＣＭＯＳイメージセンサ」であって、表面（図３では下面）側とは反対側の裏面（図３では上面）側において、入射光Ｈを受光するように形成されている。

（ａ）フォトダイオード２１について
固体撮像装置１において、フォトダイオード２１は、図２に示した複数の画素Ｐに対応するように複数が配置されている。つまり、撮像面（ｘｙ面）において、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに並んで設けられている。

フォトダイオード２１は、入射光Ｈ（被写体像）を受光し光電変換することによって信号電荷を生成して蓄積するように構成されている。

ここでは、図３に示すように、半導体層１０１の裏面（図３では上面）側から入射する入射光をフォトダイオード２１が受光する。フォトダイオード２１の上方には、図３に示すように、反射防止膜５０，平坦化膜ＨＴ，カラーフィルタＣＦ，マイクロレンズＭＬが設けられており、各部を順次介して入射した入射光Ｈを、フォトダイオード２１が受光して光電変換が行われる。

図３に示すように、フォトダイオード２１は、たとえば、単結晶シリコン半導体である半導体層１０１内に設けられている。具体的には、フォトダイオード２１は、ｎ型の電荷蓄積領域（図示なし）を含む。そして、ｎ型の電荷蓄積領域の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ホール蓄積領域（図示なし）が形成されている。

半導体層１０１の内部には、図３に示すように、複数の画素Ｐの間を電気的に分離するようにｐ型の不純物が拡散された画素分離部１０１ｐｂが設けられており、この画素分離部１０１ｐｂで区画された領域に、フォトダイオード２１が設けられている。

たとえば、図４に示すように、画素分離部１０１ｐｂが複数の画素Ｐの間に介在するように形成されている。つまり、平面形状が格子状になるように画素分離部１０１ｐｂが形成されており、フォトダイオード２１は、図４に示すように、この画素分離部１０１ｐｂで区画された領域内に形成されている。

そして、図５に示すように、各フォトダイオード２１は、アノードが接地されており、蓄積した信号電荷（ここでは、電子）が、画素トランジスタＴｒによって読み出され、電気信号として垂直信号線２７へ出力されるように構成されている。

（ｂ）画素トランジスタＴｒについて
固体撮像装置１において、画素トランジスタＴｒは、図２に示した複数の画素Ｐに対応するように複数が配置されている。

画素トランジスタＴｒは、図４，図５に示すように、転送トランジスタ２２と増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を読み出して電気信号として出力するように構成されている。たとえば、画素トランジスタＴｒは、図４に示すように、撮像面（ｘｙ面）において、フォトダイオード２１の下方に位置するように設けられている。

画素トランジスタＴｒを構成する各トランジスタ２２〜２５は、図３では図示していないが、半導体層１０１において配線層１１１が設けられる表面に設けられている。たとえば、各トランジスタ２２〜２５は、半導体層１０１において画素Ｐの間を分離する画素分離部１０１ｐｂに形成されている。たとえば、各トランジスタ２２〜２５は、ＮチャネルのＭＯＳトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ２２〜２５は、配線層１１１で被覆されている。

画素トランジスタＴｒにおいて、転送トランジスタ２２は、図４，図５に示すように、フォトダイオード２１にて生成された信号電荷を、フローティング・ディフュージョンＦＤに転送するように構成されている。

具体的には、転送トランジスタ２２は、図４，図５に示すように、フォトダイオード２１のカソードと、フローティング・ディフュージョンＦＤとの間に設けられている。そして、転送トランジスタ２２は、ゲートに転送線２６が電気的に接続されている。転送トランジスタ２２では、転送線２６からゲートに転送信号ＴＧが与えられることによって、フォトダイオード２１において蓄積された信号電荷を、フローティング・ディフュージョンＦＤに転送する。

画素トランジスタＴｒにおいて、増幅トランジスタ２３は、図４，図５に示すように、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。

具体的には、増幅トランジスタ２３は、図４に示すように、選択トランジスタ２４とリセットトランジスタ２５の間に設けられている。ここでは、増幅トランジスタ２３は、図５に示すように、ゲートが、フローティング・ディフュージョンＦＤに電気的に接続されている。また、増幅トランジスタ２３は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースが選択トランジスタ２４に電気的に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、定電流源Ｉから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号が増幅される。

画素トランジスタＴｒにおいて、選択トランジスタ２４は、図４，図５に示すように、選択信号が入力された際に、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。

具体的には、選択トランジスタ２４は、図４に示すように、増幅トランジスタ２３に隣接するように設けられている。また、選択トランジスタ２４は、図５に示すように、選択信号が供給されるアドレス線２８にゲートが接続されている。そして、選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。

画素トランジスタＴｒにおいて、リセットトランジスタ２５は、図４，図５に示すように、リセットトランジスタ２５は、増幅トランジスタ２３のゲート電位をリセットするように構成されている。

具体的には、リセットトランジスタ２５は、図４に示すように、増幅トランジスタ２３に隣接するように設けられている。このリセットトランジスタ２５は、図５に示すように、リセット信号が供給されるリセット線２９にゲートが電気的に接続されている。また、リセットトランジスタ２５は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースがフローティング・ディフュージョンＦＤに電気的に接続されている。そして、リセットトランジスタ２５は、リセット線２９からリセット信号がゲートに供給された際に、フローティング・ディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電圧にリセットする。

上記において、転送線２６、アドレス線２８、リセット線２９は、水平方向Ｈ（行方向）に並ぶ複数の画素Ｐの各トランジスタ２２，２４，２５のゲートに接続するように配線されている。このため、上記の各トランジスタ２２，２３，２４，２５の動作は、１行分の画素Ｐについて同時に行われる。

（ｃ）配線層１１１について
固体撮像装置１において、配線層１１１は、図３に示すように、半導体層１０１において、反射防止膜５０などの各部が設けられた裏面（図３では上面）とは反対側の表面（図３では下面）に設けられている。

配線層１１１は、配線１１１ｈと絶縁層１１１ｚとを含み、絶縁層１１１ｚ内において、配線１１１ｈが各素子に電気的に接続するように形成されている。ここでは、各配線１１１ｈは、図５にて示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの各配線として機能するように、絶縁層１１１ｚ内に積層して形成されている。

そして、配線層１１１において、半導体層１０１が位置する側に対して反対側の面には、支持基板ＳＳが設けられている。たとえば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板ＳＳとして設けられている。

（ｄ）反射防止膜５０について
固体撮像装置１において、反射防止膜５０は、図３に示すように、半導体層１０１において、配線層１１１などの各部が設けられた表面（図３では下面）とは反対側の裏面（図３では上面）に設けられている。

反射防止膜５０は、図３に示すように、第１の反射防止膜５０１と、第２の反射防止膜５０２とを含み、半導体層１０１の裏面側から入射する光Ｈが半導体層１０１の裏面で反射することを防止するように構成されている。つまり、反射防止膜５０は、光学的干渉作用によって反射防止機能が発現されるように、材料および膜厚が、適宜、選択されて形成されている。ここでは、屈折率が高い材料を用いて形成することが好適である。特に、屈折率が１．５以上の材料を用いて形成することが好適である。

反射防止膜５０において、第１の反射防止膜５０１は、図３に示すように、半導体層１０１の裏面（上面）を被覆するように形成されている。

具体的には、図３に示すように、半導体層１０１の裏面において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように、第１の反射防止膜５０１が設けられている。ここでは、第１の反射防止膜５０１は、半導体層１０１の平坦な裏面に沿って、一定の厚みになるように設けられている。

本実施形態においては、第１の反射防止膜５０１は、第２の反射防止膜５０２よりも膜厚が薄くなるように形成されている。

また、第１の反射防止膜５０１は、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されることで暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。たとえば、第１の反射防止膜５０１は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成されている。第１の反射防止膜５０１が負の固定電荷を有するように形成することで、その負の固定電荷によって、フォトダイオード２１との界面に電界が加わるので、正電荷蓄積（ホール）蓄積領域が形成される。

たとえば、１〜２０ｎｍの膜厚になるように成膜されたハフニウム酸化膜（ＨｆＯ_２膜）を、第１の反射防止膜５０１として設けている。

反射防止膜５０において、第２の反射防止膜５０２は、図３に示すように、第１の反射防止膜５０１と遮光膜６０との少なくとも一方を介在して、半導体層１０１の裏面（上面）を被覆するように形成されている。

具体的には、図３に示すように、半導体層１０１の裏面においてフォトダイオード２１が形成された部分では、第１の反射防止膜５０１が半導体層１０１との間に介在するように、第２の反射防止膜５０２が設けられている。

また、半導体層１０１の裏面において画素分離部１０１ｐｂが形成された部分では、第１の反射防止膜５０１と遮光膜６０との両者が半導体層１０１との間に介在するように、第２の反射防止膜５０２が設けられている。ここでは、第１の反射防止膜５０１の上面のうち、半導体層１０１にて画素分離部１０１ｐｂが設けられた部分に遮光膜６０が設けられており、この遮光膜６０を被覆するように、第１の反射防止膜５０１の上面に第２の反射防止膜５０２が設けられている。つまり、第１の反射防止膜５０１の平坦な面に凸状な遮光膜６０が設けられて、凹凸面が設けられており、この凹凸面に沿うように、第２の反射防止膜５０２が一定の厚みで設けられている。

本実施形態においては、第２の反射防止膜５０２は、第１の反射防止膜５０１よりも膜厚が厚くなるように形成されている。

たとえば、第１の反射防止膜５０１と合計した膜厚が４０〜８０ｎｍになるように成膜されたハフニウム酸化膜（ＨｆＯ_２膜）が、第２の反射防止膜５０２として形成されている。

第１の反射防止膜５０１，第２の反射防止膜５０２については、上記のハフニウム酸化膜（ＨｆＯ_２膜）の他に、種々の材料を用いることが可能である。

ここでは、シリコン酸化膜（ＳｉＯ_２膜）よりもフラットバンド電圧が大きい材料を用いて、第１の反射防止膜５０１を形成することが好適である。

たとえば、下記の高誘電体（Ｈｉｇｈ−ｋ）材料を用いて、第１の反射防止膜５０１を形成することが好適である。なお、下記において、ΔＶｆｂは、Ｈｉｇｈ−ｋ材料のフラットバンド電圧Ｖｆｂ（Ｈｉｇｈ−ｋ）からＳｉＯ_２のフラットバンド電圧Ｖｆｂ（ＳｉＯ_２）を差分した値を示している（つまり、ΔＶｆｂ＝Ｖｆｂ（Ｈｉｇｈ−ｋ）−Ｖｆｂ（ＳｉＯ_２））。
・Ａｌ_２Ｏ_３（ΔＶｆｂ＝４〜６Ｖ）
・ＨｆＯ_２（ΔＶｆｂ＝２〜３Ｖ）
・ＺｒＯ_２（ΔＶｆｂ＝２〜３Ｖ）
・ＴｉＯ_２（ΔＶｆｂ＝３〜４Ｖ）
・Ｔａ_２Ｏ_５（ΔＶｆｂ＝３〜４Ｖ）
・ＭｇＯ_２（ΔＶｆｂ＝１．５〜２．５Ｖ）

また、上記の材料の他に、下記の材料を用いて、第２の反射防止膜５０２を形成することが好適である。
・ＳｉＮ
・ＳｉＯＮ

上記では、第１の反射防止膜５０１，第２の反射防止膜５０２の両者について、ハフニウム酸化膜（ＨｆＯ_２膜）を用いる場合について説明したが、これに限定されない。上記のような種々の材料を、適宜、組み合わせて用いることが可能である。

たとえば、下記のような材料の組み合わせで、第１の反射防止膜５０１，第２の反射防止膜５０２を形成することが好適である。なお、下記では、左側が、第１の反射防止膜５０１を形成する際に用いる材料を示しており、右側が、第２の反射防止膜５０２を形成する際に用いる材料を示している。
（第１の反射防止膜５０１の材料，第２の反射防止膜５０２の材料）＝
（ＨｆＯ_２，ＨｆＯ_２）
（ＨｆＯ_２，Ｔａ_２Ｏ_５）
（ＨｆＯ_２，Ａｌ_２Ｏ_３）
（ＨｆＯ_２，ＺｒＯ_２）
（ＨｆＯ_２，ＴｉＯ_２）
（ＭｇＯ_２，ＨｆＯ_２）
（Ａｌ_２Ｏ_３，ＳｉＮ）
（ＨｆＯ_２，ＳｉＯＮ）

（ｅ）遮光膜６０について
固体撮像装置１において、遮光膜６０は、図３に示すように、半導体層１０１の裏面（図３では上面）の側に設けられている。

遮光膜６０は、半導体層１０１の上方から半導体層１０１の裏面へ向かう入射光Ｈの一部を、遮光するように構成されている。

図３に示すように、遮光膜６０は、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。これに対して、半導体層１０１の内部に設けられたフォトダイオード２１の上方においては、フォトダイオード２１に入射光Ｈが入射するように、遮光膜６０は、設けられておらず、開口している。

つまり、図４では図示をしていないが、遮光膜６０は、画素分離部１０１ｐｂと同様に、平面形状が格子状になるように形成されている。

本実施形態においては、図３に示すように、遮光膜６０は、第１の反射防止膜５０１の上面において、凸形状に突き出るように設けられている。そして、遮光膜６０は、第２の反射防止膜５０２によって、上面が被覆されていると共に、凸形状の側部が、第２の反射防止膜５０２で接触されるように設けられている。

遮光膜６０は、光を遮光する遮光材料で形成されている。たとえば、膜厚が１００〜４００ｎｍになるように成膜されたタングステン（Ｗ）膜が、遮光膜６０として形成されている。この他に、窒化チタン（ＴｉＮ）膜と、タングステン（Ｗ）膜とを積層することで、遮光膜６０を形成しても好適である。

（ｆ）その他
この他に、図３に示すように、半導体層１０１の裏面側においては、反射防止膜５０の上面に平坦化膜ＨＴが設けられている。そして、その平坦化膜ＨＴの上面には、カラーフィルタＣＦと、マイクロレンズＭＬが設けられている。

カラーフィルタＣＦは、たとえば、赤色フィルタ層（図示なし）、緑色フィルタ層（図示なし）、青色フィルタ層（図示なし）を含み、ベイヤー配列で、その３原色の各フィルタ層が、各画素Ｐに対応するように配置されている。つまり、カラーフィルタＣＦは、水平方向ｘと水力方向ｙとにおいて隣接して並ぶ画素Ｐの間で、異なる色の光を透過するように、カラーフィルタＣＦが構成されている。

マイクロレンズＭＬは、各画素Ｐに対応するように複数が配置されている。マイクロレンズＭＬは、半導体層１０１の裏面側において凸状に突き出した凸レンズであり、各画素Ｐのフォトダイオード２１へ入射光Ｈを集光するように構成されている。たとえば、マイクロレンズＭＬは、樹脂などの有機材料を用いて形成されている。

（２）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。

図６〜図１０は、本発明にかかる実施形態１において、固体撮像装置の製造方法を示す図である。

図６〜図１０は、図３と同様に、断面を示しており、各図に示す工程を順次経て、図３等に示した固体撮像装置１について製造をする。

（２−１）フォトダイオード２１等の形成
まず、図６に示すように、フォトダイオード２１等の形成を実施する。

ここでは、単結晶シリコン半導体からなる半導体基板の表面から不純物をイオン注入することで、フォトダイオード２１，画素分離部１０１ｐｂを形成する。そして、その半導体基板の表面に、画素トランジスタＴｒ（図６では図示なし）を形成後、その画素トランジスタＴｒを被覆するように、配線層１１１を形成する。そして、配線層１１１の表面に支持基板ＳＳを貼り合わせる。

この後、半導体基板を、たとえば、１０〜２０μｍ程度の厚みになるように薄膜化することで、上述した半導体層１０１が形成される。たとえば、ＣＭＰ法によって研磨することで薄膜化を実施する。

（２−２）第１の反射防止膜５０１の形成
つぎに、図７に示すように、第１の反射防止膜５０１を形成する。

ここでは、図７に示すように、半導体層１０１の裏面（上面）を被覆するように、第１の反射防止膜５０１を形成する。

具体的には、図３に示すように、半導体層１０１の裏面において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように、第１の反射防止膜５０１を設ける。

たとえば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、２００〜３００℃の成膜温度の条件下で、１〜２０ｎｍの膜厚になるようにハフニウム酸化膜（ＨｆＯ_２膜）を成膜することで、第１の反射防止膜５０１を設ける。

（２−３）遮光膜６０の形成
つぎに、図８に示すように、遮光膜６０を形成する。

ここでは、図８に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に位置するように、第１の反射防止膜５０１の上面に、遮光膜６０を形成する。

たとえば、スパッタリング法で、膜厚が１００〜４００ｎｍになるように、第１の反射防止膜５０１の上面にタングステン（Ｗ）膜（図示なし）を成膜後、そのタングステン膜についてパターン加工することで、遮光膜６０を形成する。具体的には、ドライエッチング処理を実施することで、タングステン膜から遮光膜６０を形成する。

（２−４）第２の反射防止膜５０２の形成
つぎに、図９に示すように、第２の反射防止膜５０２を形成する。

ここでは、図９に示すように、第２の反射防止膜５０２が第１の反射防止膜５０１と遮光膜６０との少なくとも一方を介在して、半導体層１０１の裏面（上面）を被覆するように、第２の反射防止膜５０２を形成する。

具体的には、図９に示すように、フォトダイオード２１の形成部分では、第１の反射防止膜５０１のみが介在し、画素分離部１０１ｐｂの形成部分では、第１の反射防止膜５０１と遮光膜６０との両者が介在するように、第２の反射防止膜５０２を形成する。

たとえば、第１の反射防止膜５０１と合計した膜厚が４０〜８０ｎｍになるように物理的気相成長（ＰＶＤ）法でハフニウム酸化膜（ＨｆＯ_２膜）を成膜することで、第２の反射防止膜５０２を形成する。ＰＶＤ法による成膜は、ＡＬＤ法の場合と比較して、成膜速度が速いので、短時間で厚い膜を形成することが可能になる。

（２−５）平坦化膜ＨＴの形成
つぎに、図１０に示すように、平坦化膜ＨＴを形成する。

ここでは、図１０に示すように、第２の反射防止膜５０２上において、上面が平坦になるように、平坦化膜ＨＴを形成する。

たとえば、樹脂などの有機材料を、スピンコート法で塗布することで、この平坦化膜ＨＴを形成する。

この後、図３で示したように、半導体層１０１の裏面側に、カラーフィルタＣＦ、マイクロレンズＭＬを設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（３）まとめ
以上のように、本実施形態では、入射光Ｈを受光面ＪＳで受光する複数のフォトダイオード２１が、複数の画素Ｐに対応するように、半導体層１０１の内部に設けられている。そして、半導体層１０１にて入射光Ｈが入射する裏面（上面）の側には、入射光Ｈの反射を防止する反射防止膜５０が設けられている。また、半導体層１０１の裏面の側には、入射光Ｈが受光面ＪＳへ通過する開口が形成されている遮光膜６０が設けられている。

ここで、反射防止膜５０は、第１の反射防止膜５０１と第２の反射防止膜５０２との複数の膜を含み、第１の反射防止膜５０１が、裏面において受光面ＪＳおよび遮光膜６０が設けられた部分を被覆するように設けられている。これと共に、反射防止膜５０においては、第２の反射防止膜５０２が、裏面において受光面ＪＳが設けられた部分を被覆するように第１の反射防止膜５０１の上に形成されている。第１の反射防止膜５０１は、第２の反射防止膜５０２よりも膜厚が薄い。そして、遮光膜６０は、第２の反射防止膜５０２の上に設けられておらず、第１の反射防止膜５０１の上に設けられている（図３参照）。

このように本実施形態では、半導体層１０１と遮光膜６０との間には、薄い第１の反射防止膜５０１のみが形成されている。このため、遮光膜６０の下方を入射光Ｈが透過することを抑制可能であるので、その画素Ｐに入射した入射光Ｈが、隣接する他の画素Ｐのフォトダイオード２１に入射することを防止できる。つまり、入射光Ｈが直下の受光面ＪＳに入射し、他の色の光を受光する他の画素Ｐの受光面ＪＳへ入射することを防止することができる。

よって、本実施形態においては、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である

したがって、本実施形態は、画像品質を向上させることができる。

また、本実施形態では、負の固定電荷を有する高誘電体を用いて第１の反射防止膜５０１を形成している。このため、フォトダイオード２１の受光面ＪＳに正電荷蓄積（ホール）蓄積領域が形成されるので、暗電流の発生を抑制できる。

また、本実施形態では、屈折率が１．５以上の材料を用いて反射防止膜５０を形成している。このため、シリコン（Ｓｉ）との屈折率差が小さくなるので、そのシリコンの受光面における反射防止の効果を奏することができる。特に、下層のＳｉの屈折率（３．６）と上層のＳｉＯ_２の屈折率（１．４５）の中間の屈折率の材料を用いることが好適である。具体的には、ＳｉＮ膜（屈折率が２程度）を、反射防止膜５０を形成することが好適である。その他、ＴｉＯ_２のような高屈折率膜（屈折率２．５程度）を用いても良い。よって、屈折率が１．５以上であって、２．６以下の材料を用いて、反射防止膜５０を形成することが好適である。
また、本実施形態では、ＡＬＤ法で第１の反射防止膜５０１を成膜している。このため、界面準位の少ない良好なシリコン界面を形成できるので、暗電流低減の効果を奏することができる。

＜２．実施形態２＞
（１）装置構成など
図１１は、本発明にかかる実施形態２において、固体撮像装置１ｂの要部を示す図である。

図１１は、図３と同様に、画素Ｐの断面を示している。

図１１に示すように、本実施形態においては、絶縁膜Ｚ１が設けられている。これと共に、遮光膜６０ｂの材料が実施形態１の場合と異なる。これらの点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。

本実施形態では、遮光膜６０ｂは、実施形態１と異なり、チタン（Ｔｉ）膜が用いられて形成されている。

チタン膜は、密着性に優れる。しかしながら、チタン膜は、還元作用が強い。

第１の反射防止膜５０１として形成されたハフニウム酸化膜（ＨｆＯ_２膜）上に、直接、遮光膜６０ｂとしてチタン膜を形成した場合には、両者の膜の間で反応が生ずる。このため、この場合には、界面準位に起因した暗電流の発生を効果的に抑制することが困難な場合がある。

このような不具合の発生を防止するために、本実施形態では、図１１に示すように、第１の反射防止膜５０１として形成されたハフニウム酸化膜（ＨｆＯ_２膜）と、遮光膜６０ｂとして形成されたチタン膜との間に、絶縁膜Ｚ１を中間層として設けている。

つまり、本実施形態では、絶縁膜Ｚ１は、遮光膜６０ｂよりも第１の反射防止膜５０１との間の反応が生じにくい材料を用いて形成されている。

たとえば、絶縁膜Ｚ１は、シリコン酸化膜であり、膜厚が、１０ｎｍ〜５０ｎｍになるように形成されている。

（２）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。

図１２〜図１４は、本発明にかかる実施形態２において、固体撮像装置１ｂの製造方法を示す図である。

図１２〜図１４は、図１１と同様に、断面を示しており、図１２〜図１４に示す各工程を順次経て、図１１に示した固体撮像装置について製造をする。

本実施形態の場合においても、実施形態１の場合と同様に、図６，図７に示すように、フォトダイオード２１等の形成、第１の反射防止膜５０１の形成を実施する。

（２−１）絶縁膜Ｚ１，遮光膜６０ｂの形成
つぎに、図１２に示すように、絶縁膜Ｚ１，遮光膜６０ｂを形成する。

ここでは、図１２に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に位置するように、第１の反射防止膜５０１の上面に、絶縁膜Ｚ１と遮光膜６０とを形成する。

たとえば、プラズマＣＶＤ法で、膜厚が１０ｎｍ〜５０ｎｍになるように、第１の反射防止膜５０１の上面にシリコン酸化膜を形成する。その後、たとえば、スパッタリング法で、膜厚が１０〜５０ｎｍになるように、そのシリコン酸化膜の上面に密着層としてチタン（Ｔｉ）膜を成膜する。その後、遮光膜としてタングステン（Ｗ）膜を１００〜４００ｎｍの厚みになるように成膜する。

そして、シリコン酸化膜とタングステン・チタン膜とのそれぞれについてパターン加工することで、絶縁膜Ｚ１，遮光膜６０ｂを形成する。具体的には、シリコン酸化膜についてドライエッチング処理を実施することで、絶縁膜Ｚ１にパターン加工する。また、タングステン・チタン膜についてドライエッチング処理を実施することで、遮光膜６０ｂにパターン加工する。

（２−２）第２の反射防止膜５０２の形成
つぎに、図１３に示すように、第２の反射防止膜５０２を形成する。

ここでは、図１３に示すように、絶縁膜Ｚ１と遮光膜６０ｂとが形成された第１の反射防止膜５０１の上面を被覆するように、第２の反射防止膜５０２を形成する。

たとえば、実施形態１の場合と同様に、物理的気相成長（ＰＶＤ）法でハフニウム酸化膜（ＨｆＯ_２膜）を成膜することで、第２の反射防止膜５０２を形成する。

これにより、フォトダイオード２１の形成部分では、第１の反射防止膜５０１のみが介在し、画素分離部１０１ｐｂの形成部分では、第１の反射防止膜５０１と絶縁膜Ｚ１と遮光膜６０ｂとが介在するように、第２の反射防止膜５０２が形成される。

（２−３）平坦化膜ＨＴの形成
つぎに、図１４に示すように、平坦化膜ＨＴを形成する。

ここでは、図１４に示すように、実施形態１の場合と同様に、第２の反射防止膜５０２上において、上面が平坦になるように、平坦化膜ＨＴを形成する。

この後、図１１で示したように、半導体層１０１の裏面側に、カラーフィルタＣＦ、マイクロレンズＭＬを設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（３）まとめ

本実施形態では、実施形態１の場合と同様に、半導体層１０１と遮光膜６０ｂとの間には、薄い第１の反射防止膜５０１のみが形成されている（図１１参照）。

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。
また、本実施形態においては、実施形態１と異なり、第１の反射防止膜５０１と遮光膜６０ｂとの間に絶縁膜Ｚ１が設けられている（図１１参照）。

このため、本実施形態では、第１の反射防止膜５０１と遮光膜６０ｂとの間の反応が防止される。よって、密着性の向上のために、還元作用が強いチタンなどの材料を遮光膜６０ｂに用いた場合でも、第１の反射防止膜５０１に含まれる負の固定電荷の作用によって、界面準位に起因した暗電流の発生を効果的に抑制できる。

したがって、本実施形態は、画像品質を向上させることができる。

なお、上記の他に、下記に示す材料の組み合わせで第１の反射防止膜５０１と遮光膜６０ｂとを形成する場合には、本実施形態のように、絶縁膜Ｚ１を中間層として設けることが好適である。
（第１の反射防止膜５０１の材料，遮光膜６０ｂの材料）＝
（ＨｆＯ_２，Ｔｉ）、（Ａｌ_２Ｏ_３，Ｔｉ）、（ＺｒＯ_２，Ｔｉ）

＜３．実施形態３＞
（１）装置構成など
図１５は、本発明にかかる実施形態３において、固体撮像装置１ｃの要部を示す図である。

図１５は、図３と同様に、画素Ｐの断面を示している。

図１５に示すように、本実施形態においては、反射防止膜５０ｃと遮光膜６０ｃの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。

（ａ）反射防止膜５０ｃについて
反射防止膜５０ｃは、図１５に示すように、実施形態１と同様に、第１の反射防止膜５０１と、第２の反射防止膜５０２ｃとの複数の膜を含む。

反射防止膜５０ｃにおいて、第１の反射防止膜５０１は、実施形態１の場合と同様に、半導体層１０１の裏面（図１５では上面）上に設けられている。そして、第２の反射防止膜５０２ｃは、図１５に示すように、半導体層１０１の裏面にて、フォトダイオード２１が形成された部分で第１の反射防止膜５０１が介在するように設けられている。

しかしながら、半導体層１０１の裏面において、画素分離部１０１ｐｂが形成された部分では、実施形態１の場合と異なり、第２の反射防止膜５０２ｃが設けられていない。

（ｂ）遮光膜６０ｃについて
図１５に示すように、遮光膜６０ｃは、実施形態１と同様に、第１の反射防止膜５０１の上面のうち、半導体層１０１にて画素分離部１０１ｐｂが設けられた部分に形成されている。しかし、この遮光膜６０ｃを被覆するように、第２の反射防止膜５０２ｃが設けられていない。

（ｃ）その他（製造方法など）
本実施形態では、第１の反射防止膜５０１を成膜後、遮光膜６０ｃの形成前に、第２の反射防止膜５０２ｃを形成する。ここでは、第１の反射防止膜５０１の上面に、第２の反射防止膜５０２ｃを形成するための材料膜を成膜した後に、その材料膜をパターン加工することで、第２の反射防止膜５０２ｃを形成する。つまり、第１の反射防止膜５０１の上面のうち、遮光膜６０ｃが形成される部分の表面が露出するように、第２の反射防止膜５０２ｃを形成するための材料膜をエッチングし、溝ＴＲを形成することによって、第２の反射防止膜５０２ｃを形成する。

つぎに、その溝ＴＲの内部を埋め込むように、遮光膜６０ｃを形成するための材料膜を、第２の反射防止膜５０２ｃ上に成膜する。そして、第２の反射防止膜５０２ｃの上面が露出するように、平坦化処理をすることで、遮光膜６０ｃを形成する。

上記のように各部を形成して、固体撮像装置１ｃを完成させる。

本実施形態においては、上記のように各部を形成するため、第１の反射防止膜５０１と、第２の反射防止膜５０２ｃとについては、両者の間のエッチング選択比が大きくなる材料で形成することが好適である。また、遮光膜６０ｃについては、溝ＴＲに容易に埋め込むことが可能な材料で形成することが好適である。

（２）まとめ
本実施形態では、実施形態１の場合と同様に、半導体層１０１と遮光膜６０ｃとの間には、薄い第１の反射防止膜５０１のみが形成されている（図１５参照）。

よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。

本実施形態においては、実施形態１の場合と異なり、第２の反射防止膜５０２は、遮光膜６０ｃの上面を被覆するように形成されていない。遮光膜６０ｃは、第２の反射防止膜５０２に設けられた溝ＴＲの内部に埋め込まれるように形成されている（図１５参照）。

このため、本実施形態では、遮光膜６０ｃと第２の反射防止膜５０２との表面が平坦になっている（図１５参照）。よって、その上層に積層する平坦化膜ＨＴを薄膜化可能であって、受光面ＪＳへ入射する光Ｈの強度を向上可能であるために、高感度化を実現することができる。

したがって、本実施形態は、画像品質が向上させることができる。

＜４．実施形態４＞
（１）装置構成など
図１６は、本発明にかかる実施形態４において、固体撮像装置１ｄの要部を示す図である。

図１６は、図３と同様に、画素Ｐの断面を示している。

図１６に示すように、本実施形態においては、反射防止膜５０ｄと遮光膜６０ｄの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。

（ａ）反射防止膜５０ｄについて
反射防止膜５０ｄは、図１６に示すように、実施形態１と同様に、第１の反射防止膜５０１ｄと、第２の反射防止膜５０２ｄとの複数の膜を含む。

反射防止膜５０ｄにおいて、第１の反射防止膜５０１ｄは、図１６に示すように、実施形態１と同様に、半導体層１０１の裏面（上面）側を被覆するように形成されている。つまり、第１の反射防止膜５０１ｄは、半導体層１０１の裏面側において、フォトダイオード２１が形成された部分、および、画素分離部１０１ｐｂが形成された部分を被覆するように設けられている。

しかしながら、本実施形態では、実施形態１と異なり、半導体層１０１の裏面側は、平坦でなく、溝ＴＲｄが設けられて凹凸面になっており、第１の反射防止膜５０１ｄは、この凹凸面を被覆するように一定の厚みで形成されている。

反射防止膜５０ｄにおいて、第２の反射防止膜５０２ｄは、図１６に示すように、第１の反射防止膜５０１ｄと遮光膜６０ｄとの少なくとも一方を介在して、半導体層１０１の裏面（上面）を被覆するように形成されている。

具体的には、図１６に示すように、半導体層１０１の裏面においてフォトダイオード２１が形成された部分では、実施形態１と同様に、第１の反射防止膜５０１ｄが半導体層１０１との間に介在するように、第２の反射防止膜５０２ｄが設けられている。

また、半導体層１０１の裏面において画素分離部１０１ｐｂが形成された部分では、第１の反射防止膜５０１ｄと遮光膜６０ｄとの両者が半導体層１０１との間に介在するように、第２の反射防止膜５０２が設けられている。

本実施形態では、図１６に示すように、実施形態１と異なり、半導体層１０１の裏面側は、溝ＴＲｄが設けられており、第１の反射防止膜５０１ｄが溝ＴＲｄの面を被覆すると共に、その溝ＴＲｄの内部に遮光膜６０ｄが設けられている。このため、このように形成された遮光膜６０ｄを介在するように、第１の反射防止膜５０１ｄの上面に、第２の反射防止膜５０２ｄが設けられている。つまり、第１の反射防止膜５０１ｄと遮光膜６０ｄとが設けられた平坦な面に沿うように、第２の反射防止膜５０２ｄが一定の厚みで設けられている。

（ｂ）遮光膜６０ｄについて
遮光膜６０ｄは、図１６に示すように、半導体層１０１の内部に設けられた画素分離部１０１ｐｂの上方に設けられている。

本実施形態においては、図１６に示すように、半導体層１０１の裏面側において画素分離部１０１ｐｂが設けられた部分には、溝ＴＲｄが設けられており、その溝ＴＲｄの面を被覆するように、第１の反射防止膜５０１ｄが設けられている。そして、遮光膜６０ｄは、その第１の反射防止膜５０１ｄが被覆された溝ＴＲｄの内部に埋め込まれるように設けられている。

そして、遮光膜６０ｄは、第２の反射防止膜５０２ｄによって、上面が被覆されている。

（ｃ）その他（製造方法など）
本実施形態では、第１の反射防止膜５０１の成膜前に、半導体層１０１の裏面側において、画素分離部１０１ｐｂが設けられた部分に、溝ＴＲｄを形成する。そして、その溝ＴＲｄを被覆するように、半導体層１０１の裏面に第１の反射防止膜５０１を成膜する。

つぎに、その溝ＴＲの内部を埋め込むように、遮光膜６０ｄを形成するための材料膜を、第１の反射防止膜５０１ｄ上に成膜する。そして、第１の反射防止膜５０１ｄの上面が露出するように、平坦化処理をすることで、遮光膜６０ｄを形成する。

そして、第１の反射防止膜５０１ｄおよび遮光膜６０ｄを被覆するように、第２の反射防止膜５０２ｄを形成する。

上記のように各部を形成して、固体撮像装置１ｄを完成させる。

（２）まとめ
本実施形態では、画素分離部１０１ｐｂの形成部分に設けられた溝ＴＲｄの内部に、遮光膜６０ｄが設けられている（図１６参照）。

このため、その画素Ｐから隣接する他の画素Ｐのフォトダイオード２１に入射する光を、遮光膜６０ｄが遮ることが可能である。よって、「混色」が発生することを防止し、撮像したカラー画像において色再現性を向上可能である。

また、本実施形態では、半導体層１０１の表面が平坦になっているので、その上方に積層する平坦化膜ＨＴを薄膜化することが可能であり、受光面ＪＳへ入射する光Ｈの強度を向上可能である。よって、高感度化を実現することができる。

＜５．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。

たとえば、上記の実施形態では、反射防止膜５０を、２つの膜で構成する場合について説明したが、これに限定されない。入射光が入射する面のうち、受光面と遮光膜の形成部分を被覆する第１の反射防止部と、その第１の反射防止部の上において、受光面ＪＳの形成部分を被覆する第２の反射防止部とを反射防止膜５０が含むように構成すれば、膜の数は、限定されない。

上記の実施形態では、「裏面照射型」の場合について説明したが、これに限定されない。「表面照射型」の場合において、本発明を適用しても良い。

上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。

上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを１つずつ設ける場合に適用しても良い。

また、上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。

なお、上記の実施形態において、固体撮像装置１，１ｂ，１ｃ，１ｄは、本発明の固体撮像装置に相当する。また、上記の実施形態において、フォトダイオード２１は、本発明の光電変換部に相当する。また、上記の実施形態において、カメラ４０は、本発明の電子機器に相当する。また、上記の実施形態において、半導体層１０１は、本発明の半導体層に相当する。また、上記の実施形態において、反射防止膜５０，５０ｃ，５０ｄは、本発明の反射防止膜に相当する。また、上記の実施形態において、第１の反射防止膜５０１，５０１ｄは、本発明の第１の反射防止部に相当する。また、上記の実施形態において、第２の反射防止膜５０２，５０２ｃ，５０２ｄは、本発明の第２の反射防止部に相当する。
また、上記の実施形態において、遮光膜６０，６０ｂ，６０ｃ，６０ｄは、本発明の遮光膜に相当する。また、上記の実施形態において、受光面ＪＳは、本発明の受光面に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、絶縁層Ｚ１は、本発明の中間層に相当する。

１，１ｂ，１ｃ，１ｄ：固体撮像装置、１３：垂直駆動回路、１４：カラム回路、１５：水平駆動回路、１７：外部出力回路、１７ａ：ＡＧＣ回路、１７ｂ：ＡＤＣ回路、１８：タイミングジェネレータ、１９：シャッター駆動回路、２１：フォトダイオード、２２：転送トランジスタ、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理回路、５０，５０ｃ，５０ｄ：反射防止膜、５０１，５０１ｄ：第１の反射防止膜、５０２，５０２ｃ，５０２ｄ：第２の反射防止膜、６０，６０ｂ，６０ｃ，６０ｄ：遮光膜、１０１：半導体層、１０１ｐｂ：画素分離部、１１１：配線層、１１１ｈ：配線、１１１ｚ：絶縁層、ＣＦ：カラーフィルタ、ＦＤ：フローティング・ディフュージョン、ＨＴ：平坦化膜、ＪＳ：受光面、Ｐ：画素、ＰＡ：画素領域、ＳＡ：周辺領域、ＳＳ：支持基板、ＳＺ：層間絶縁膜、ＴＲ，ＴＲｄ：溝、Ｔｒ：画素トランジスタ、Ｚ１：絶縁層

Claims (22)

1. 入射光側としての第１サイドと、当該第１サイドと対向する第２サイドとを有する半導体層を具備する画像装置であって、
   前記半導体層は、入射光を受け入れる受光面、および、前記受光面に入射した光を電気に変換する複数の光電変換素子を有し、
   各光電変換素子が画素分離部で分離されており、
   当該画像装置は、
   前記受光面に接し、前記光電変換素子および前記画素分離部が形成された部分を覆って配設され、負の固定電荷を有する高誘電体の第１の反射防止膜と、
   前記受光面において前記第１の反射防止膜に接して積層され、窒化物または負の固定電荷を有する高誘電体の第２の反射防止膜と、
   前記画素分離部に対応する位置において、前記第１の反射防止膜と前記第２の反射防止膜との間に凸状に形成されて配設された遮光膜と、
   前記半導体層の前記第２サイドの近傍に配設された配線層と
   を含み、
   前記遮光膜は、前記画素分離部に対応する位置において、光入射側から前記画素分離部の内側に延びるように凸状に配設され、
   前記第１の反射防止膜と前記第２の反射防止膜とが積層されて構成される反射防止膜の屈折率は、前記半導体層の屈折率との差が小さい、１．５以上２．６以下である、
   画像装置。
2. 前記第１サイドからみて前記遮光膜の下部に位置する前記第１の反射防止膜の厚さは、前記第２の反射防止膜の厚さより薄く、前記第１の反射防止膜は、前記遮光膜の下方を通過し隣接する他の画素の光電変換素子に光が入射することを防止する、
   請求項１に記載の画像装置。
3. 前記第２の反射防止膜は、前記画素分離部の領域において前記第１の反射防止膜および前記遮光膜を覆って配設されている、
   請求項１または２に記載の画像装置。
4. 
   前記画素分離部において、前記第１の反射防止膜と前記遮光膜との間に、前記遮光膜よりも前記第１の反射防止膜との間の反応が生じにくい材料で形成された絶縁膜が設けられている、
   請求項３に記載の画像装置。
5. 当該画像装置は、前記画素分離部に配設されているトレンチ（溝）を含み、
   前記遮光膜が当該トレンチの内側に配設されている、
   請求項１〜４のいずれかに記載の画像装置。
6. 前記第１の反射防止膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含む、
   請求項１〜５のいずれかに記載の画像装置。
7. 前記第２の反射防止膜は、窒化物、または、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイドの元素の酸化物の少なくとも１つを含む、
   請求項１〜５のいずれかに記載の画像装置。
8. 前記第１の反射防止膜と前記第２の反射防止膜とが積層した反射防止膜の厚さは、４０〜８０ｎｍである、
   請求項１〜７いずれかに記載の画像装置。
9. ハフニウム酸化物で形成された前記第１の反射防止膜の厚さは、１〜２０ｎｍである、 請求項６に記載の画像装置。
10. 前記第１の反射防止膜の屈折率は１．５以上である、
    請求項１〜９のいずれかに記載の画像装置。
11. 前記第２の反射防止膜の屈折率は１．５以上である、
    請求項１〜１０のいずれかに記載の画像装置。
12. 当該画像装置は、前記半導体層の前記第２サイドの近傍に配設された複数のトランジスタを具備する、
    請求項１〜１１のいずれかに記載の画像装置。
13. 前記複数のトランジスタは、前記光電変換素子からフローティング拡散部に電荷を転送する転送トランジスタを含む、
    請求項１２に記載の画像装置。
14. 前記複数のトランジスタは、ゲート端子が前記光電変換素子からフローティング拡散部に接続された増幅トランジスタを含む、
    請求項１２に記載の画像装置。
15. 前記複数のトランジスタは、前記フローティング拡散部に接続されたゲート端子を有する増幅トランジスタを含む、
    請求項１２に記載の画像装置。
16. 前記複数のトランジスタは、前記フローティング拡散部に接続された第１の端子および所定の電源に接続された第２端子を有するリセットトランジスタを含む、
    請求項１２に記載の画像装置。
17. 前記複数のトランジスタは、信号線に作動的に接続された選択トランジスタを含む、
    請求項１２に記載の画像装置。
18. 前記信号線は少なくともＣＤＳ回路およびＡＤＣ回路を含むコラム回路に電気的に接続されている、
    請求項１７に記載の画像装置。
19. 前記遮光膜がタングステンまたは窒化チタンを含む、
    請求項１〜１８のいずれかに記載の画像装置。
20. 前記第１の反射防止膜の材料は酸化ハフニウムであり、
    前記遮光膜はチタンを含む
    請求項１〜１９のいずれかに記載の画像装置。
21. マイクロレンズが前記半導体層の前記第１サイドの近傍に配設されており、
    カラーフィルタが前記マイクロレンズと前記半導体層の前記第１サイドとの間に配設されている、
    請求項１〜２０のいずれかに記載の画像装置。
22. 前記配線層が前記半導体層の前記第２サイドと支持基板との間に配設されている、
    請求項１〜２１のいずれかに記載の画像装置。

Images