トランジスタのスイッチングによって負荷に電流を供給する場合、何らかの要因で負荷が短絡状態になると、トランジスタの低いインピーダンスによって電源が短絡されることになるため、瞬間的に大きな電流が流れる。特許文献1に示すソレノイド駆動回路では、負荷の短絡等によって瞬間的に大きな電流が流れた場合、フィードバック系の応答時間を経てトランジスタがオフした後、トランジスタのオフにより負荷の電流が目標値より小さくなり、フィードバック系の応答時間を経てトランジスタが再びオンする。そのため、出力のトランジスタには周期的にパルス状の大電流が流れてしまう。
このような負荷短絡による大電流の発生を検出する方法として、例えば、負荷に流れる電流をアナログ回路などで測定し、その測定結果をAD変換器によりデジタル値に変換してマイクロコンピュータに取り込み、マイクロコンピュータで大電流の発生の有無を判定することが考えられる。しかしながら、この方法では、AD変換器の変換時間やマイクロコンピュータの処理時間の影響により、検出に要する時間が長くなるため、反復的な大電流が出力のトランジスタに流れ続けてしまうという問題がある。
本発明はかかる事情に鑑みてなされたものであり、その目的は、負荷の短絡等による大電流が反復的に流れることを防止できる負荷駆動装置を提供することにある。
本発明に係る負荷駆動装置は、電源ラインと負荷とを接続する経路に設けられた主トランジスタと、スイッチング制御信号に応じて前記主トランジスタをオン又はオフし、電流制限信号がアクティブ状態の場合は前記スイッチング制御信号に関わらず前記主トランジスタをオフする主トランジスタ駆動部と、前記負荷に流れる負荷電流を検出する検出部と、前記検出部によって検出された前記負荷電流と設定された目標電流とを比較する比較部と、ラッチ制御信号が非アクティブ状態の場合、前記比較部の比較結果において前記負荷電流が前記目標電流より大きいならば前記電流制限信号をアクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流より小さいならば前記電流制限信号を非アクティブ状態とし、前記ラッチ制御信号がアクティブ状態の場合、前記比較結果において前記負荷電流が前記目標電流を超えない間は前記電流制限信号を非アクティブ状態とし、前記比較結果において前記負荷電流が前記目標電流を一旦超えた後は前記電流制限信号をアクティブ状態に維持する電流制限部と、前記主トランジスタ駆動部の駆動により前記主トランジスタがスイッチング動作を開始した後の期間であって、前記負荷が短絡状態になっていない通常時において前記負荷電流が前記目標電流より小さくなる所定の期間である電流立ち上がり期間において前記ラッチ制御信号をアクティブ状態とし、前記電流立ち上がり期間の経過後は前記ラッチ制御信号を非アクティブ状態とする制御部とを有する。
上記の構成によれば、前記負荷電流が前記目標電流へ到達する前の電流立ち上がり期間において、前記制御部により前記ラッチ制御信号がアクティブ状態とされる。また、前記比較部の比較結果において前記負荷電流が前記目標電流を超えない間は、前記電流制限部によって前記電流制限信号が非アクティブ状態とされる。そのため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記比較部の比較結果において前記負荷電流が前記目標電流を超えるため、前記電流制限部によって前記電流制限信号がアクティブ状態とされる。そのため、前記主トランジスタ駆動部の駆動によって前記主トランジスタがオフし、前記電源ラインから前記負荷へ流れる電流が遮断される。この電流の遮断によって前記負荷電流が前記目標電流より小さくなっても、前記負荷電流が前記目標電流を一旦超えた後は、前記電流制限部によって前記電流制限信号がアクティブ状態に維持される。そのため、前記主トランジスタはオフのままとなり、大きな前記負荷電流が再び流れることはない。すなわち、前記負荷の短絡等による大電流が反復的に流れることが防止される。
また、上記の構成によれば、前記電流立ち上がり期間の経過後は前記制御部によって前記ラッチ制御信号が非アクティブ状態とされる。これにより、前記比較部の比較結果において前記負荷電流が前記目標電流より大きい場合は、前記電流制限部によって前記電流制限信号がアクティブ状態とされ、前記主トランジスタがオフする。他方、前記比較部の比較結果において前記負荷電流が前記目標電流より小さい場合は、前記電流制限部によって前記電流制限信号が非アクティブ状態とされ、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
好適に、前記電流制限部は、入力信号に応じた前記電流制限信号を生成する電流制限信号生成部と、前記ラッチ制御信号がアクティブ状態の場合、前記電流制限信号がアクティブ状態であればアクティブ状態のラッチ信号を生成し、前記電流制限信号が非アクティブ状態であれば非アクティブ状態の前記ラッチ信号を生成し、前記ラッチ制御信号が非アクティブ状態の場合、常に非アクティブ状態の前記ラッチ信号を生成するラッチ信号生成部とを含む。前記比較部は、前記負荷電流が前記目標電流より小さい場合に非アクティブ状態の判定信号を生成し、前記負荷電流が前記目標電流より大きい場合にアクティブ状態の前記判定信号を生成する。前記電流制限信号生成部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方がアクティブ状態であればアクティブ状態の前記電流制限信号を生成し、当該入力したラッチ信号及び判定信号が共に非アクティブ状態であれば非アクティブ状態の前記電流制限信号を生成する。
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記電流制限信号が非アクティブ状態になっているとすると、前記ラッチ信号生成部では非アクティブの前記ラッチ信号が生成される。従って、前記電流制限信号生成部に入力される前記ラッチ信号及び前記判定信号が共に非アクティブ状態であるため、前記電流制限信号は非アクティブ状態とされる。そのため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記電流制限信号生成部においてアクティブ状態の前記電流制限信号が生成され、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。一方、前記ラッチ制御信号がアクティブ状態となっている前記電流立ち上がり期間において前記電流制限信号がアクティブ状態になると、前記ラッチ信号生成部においてアクティブ状態の前記ラッチ信号が生成される。そのため、前記判定信号が非アクティブ状態になっても、前記電流制限信号生成部によって前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフするため、大きな前記負荷電流が再び流れることはない。
また、上記の構成によれば、前記電流立ち上がり期間の経過後は、前記制御部によって前記ラッチ制御信号が非アクティブ状態とされるため、前記ラッチ信号が常に非アクティブ状態になる。前記ラッチ信号が非アクティブ状態の場合、前記負荷電流が前記目標電流より大きくなると前記判定信号がアクティブ状態となり、この判定信号に応じて前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。他方、前記負荷電流が前記目標電流より小さくなると、前記判定信号が非アクティブ状態となり、この判定信号に応じて前記電流制限信号が非アクティブ状態となり、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
好適に、前記電流制限信号生成部は、第1トランジスタと、前記ラッチ信号及び前記判定信号に応じて前記第1トランジスタをオン又はオフする第1トランジスタ駆動部とを含む。前記ラッチ信号生成部は、オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第2トランジスタと、前記第1トランジスタがオンの場合に前記第2トランジスタをオンし、前記第1トランジスタがオフの場合に前記第2トランジスタをオフする第2トランジスタ駆動部とを含む。前記第1トランジスタ駆動部は、前記第2トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第1トランジスタをオンし、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第1トランジスタをオフする。前記第1トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第1トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる。
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記第1トランジスタがオフ状態とすると、前記第2トランジスタ駆動部によって前記第2トランジスタもオフ状態になっている。従って前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であるため、前記第1トランジスタ駆動部は前記第1トランジスタをオフする。前記第1トランジスタがオフすることにより前記電流制限信号は非アクティブ状態となるため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオンし、前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。一方、前記ラッチ制御信号がアクティブ状態となっている前記電流立ち上がり期間において前記第1トランジスタがオンすると、前記第2トランジスタの駆動により前記第2トランジスタがオンし、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第1トランジスタ駆動部に入力される。そのため、前記判定信号が非アクティブ状態になっても、前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオン状態に維持され、前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフする。従って、大きな前記負荷電流が再び流れることはない。
また、上記の構成によれば、前記電流立ち上がり期間の経過後は、前記制御部によって前記ラッチ制御信号が非アクティブ状態とされるため、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第1トランジスタ駆動部に入力されることはない。従って、前記負荷電流が前記目標電流より大きくなると、アクティブ状態の判定信号に応じて前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオンし、電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。他方、前記負荷電流が前記目標電流より小さくなると、非アクティブ状態の判定信号に応じて前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオフし、電流制限信号が非アクティブ状態となり、前記主トランジスタが前記スイッチング制御信号に応じてオン又はオフする。従って、前記負荷電流の最大値は、前記目標電流付近の値となるように制御される。
好適に、前記第2トランジスタ駆動部は、アクティブ状態の前記電流制限信号とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第2トランジスタを駆動することで、前記第2トランジスタをオンする。
上記の構成によれば、前記主トランジスタ駆動部において前記主トランジスタをオフに駆動するために使用される前記電流制限信号が、前記前記第2トランジスタ駆動部において前記第2トランジスタをオンに駆動するための信号として兼用されるため、回路構成が簡易になる。
好適に、前記第1トランジスタは、オン状態のとき、前記主トランジスタ駆動部において前記スイッチング制御信号が伝達される経路上の第1ノードへアクティブ状態の前記電流制限信号として第1レベルの電圧を印加する。前記主トランジスタ駆動部は、前記第1ノードの電圧が前記第1レベルになると、前記主トランジスタをオフする。
上記の構成によれば、オン状態の前記第1トランジスタを介して前記第1ノードへ前記第1レベルの電圧が印加されると、前記主トランジスタ駆動部の駆動により前記主トランジスタがオフする。この場合、前記スイッチング制御信号によらず前記第1ノードの電圧が前記第1レベルになるため、前記主トランジスタがオフ状態に保たれる。
好適に、前記スイッチング制御信号に応じて前記第1ノードの電圧が前記第1レベルになった場合に、前記第2トランジスタ駆動部へ前記電流制限信号が入力される経路上の第2ノードと前記第1ノードとの導通を遮断するダイオードを有する。
上記の構成によれば、前記スイッチング制御信号に応じて前記第1ノードの電圧が前記第1レベルになっても、前記第2ノードと前記第1ノードとの導通が前記ダイオードによって遮断されるため、前記第1レベルの電圧は前記第2トランジスタ駆動部に入力されない。これにより、前記第1ノードの電圧が前記第1レベルになっても前記第2トランジスタはオンせず、前記第1トランジスタ駆動部にアクティブ状態の前記ラッチ制御信号が入力されることはない。
好適に、前記電流制限信号生成部は、第1トランジスタと、前記ラッチ信号及び前記判定信号に応じて前記第1トランジスタをオン又はオフする第1トランジスタ駆動部とを含む。前記ラッチ信号生成部は、第3トランジスタと、オン状態のとき、前記制御部から入力した前記ラッチ制御信号を前記ラッチ信号として出力する第2トランジスタと、前記第3トランジスタがオンの場合に前記第2トランジスタをオンし、前記第3トランジスタがオフの場合に前記第2トランジスタをオフする第2トランジスタ駆動部と、前記第2トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第3トランジスタをオンし、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第3トランジスタをオフする第3トランジスタ駆動部とを含む。前記第1トランジスタ駆動部は、前記第2トランジスタを介して入力した前記ラッチ制御信号及び前記判定信号の少なくとも一方がアクティブ状態であれば前記第1トランジスタをオンし、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であれば前記第1トランジスタをオフする。前記第1トランジスタがオンすることにより前記電流制限信号がアクティブ状態となり、前記第1トランジスタがオフすることにより前記電流制限信号が非アクティブ状態となる。
上記の構成によれば、前記電流立ち上がり期間において、前記負荷電流が前記目標電流より小さい場合、前記比較部では非アクティブ状態の前記判定信号が生成される。また、前記電流立ち上がり期間の初期状態において前記第3トランジスタがオフ状態とすると、前記第2トランジスタ駆動部によって前記第2トランジスタもオフ状態になっている。従って前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が入力されず、かつ、前記判定信号が非アクティブ状態であるため、前記第1トランジスタ駆動部は前記第1トランジスタをオフする。前記第1トランジスタがオフすることにより前記電流制限信号は非アクティブ状態となるため、前記電源ラインから前記負荷へ供給される電流は、前記スイッチング制御信号に応じた前記主トランジスタのスイッチング動作によって制御される。
もし、前記負荷の短絡等によって前記電流立ち上がり期間に大きな前記負荷電流が流れたとすると、前記負荷電流が前記目標電流より大きくなり、前記比較部においてアクティブ状態の前記判定信号が生成される。その結果、前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオンし、前記電流制限信号がアクティブ状態となり、前記主トランジスタがオフする。前記主トランジスタがオフすることにより、前記負荷電流が前記目標電流より小さくなり、前記判定信号が非アクティブ状態になる。他方、前記判定信号がアクティブ状態になると、前記第3トランジスタ駆動部の駆動により前記第3トランジスタがオンする。前記第3トランジスタがオンすると、前記第2トランジスタ駆動部の駆動により前記第2トランジスタがオンする。前記電流立ち上がり期間において前記ラッチ制御信号がアクティブ状態となっているため、前記第2トランジスタがオンすると、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第1トランジスタ駆動部及び前記第3トランジスタ駆動部に入力される。そのため、前記判定信号が非アクティブ状態になっても、前記第3トランジスタ駆動部の駆動により前記第3トランジスタはオン状態に維持され、これにより前記第2トランジスタもオン状態に維持され、前記第2トランジスタを介してアクティブ状態の前記ラッチ制御信号が前記第1トランジスタ駆動部及び前記第3トランジスタ駆動部に入力され続ける。その結果、前記第1トランジスタ駆動部の駆動により前記第1トランジスタがオン状態に維持され、前記電流制限信号がアクティブ状態に維持され、前記主トランジスタが引き続きオフする。従って、大きな前記負荷電流が再び流れることはない。
好適に、前記第2トランジスタ駆動部は、前記第3トランジスタからオンのときに出力される所定の電圧とアクティブ状態の前記ラッチ制御信号との電圧差に応じて前記第3トランジスタを駆動することで、前記第2トランジスタをオンする。
好適に、前記制御部は、前記ラッチ信号及び前記判定信号を入力し、当該入力したラッチ信号及び判定信号の少なくとも一方が前記電流立ち上がり期間においてアクティブ状態であれば、前記主トランジスタ駆動部において前記主トランジスタをオフ状態に保持するように前記スイッチング制御信号を生成する。
上記の構成によれば、前記電流立ち上がり期間において前記負荷電流が前記目標電流より大きくなると、前記主トランジスタ駆動部において前記主トランジスタをオフ状態に保持するように前記スイッチング制御信号が生成されるため、前記電流立ち上がり期間の経過後に前記ラッチ信号が非アクティブ状態となっても、前記電源ラインから前記負荷へ電流が流れない。
本発明によれば、負荷の短絡等による大電流が反復的に流れることを防止できる。
<第1の実施形態>
図1は、本発明の第1の実施形態に係る負荷駆動装置の構成の一例を示す図である。図1に示す負荷駆動装置は、ソレノイド等の負荷L1を駆動する装置であり、主トランジスタM1と、主トランジスタ駆動部10と、検出部20と、比較部30と、電流制限部40と、ダイオードD2と、制御部50を有する。
負荷L1は、図1の例において誘導性負荷であり、インダクタと抵抗の直列回路と等価である。ダイオードD1は、負荷駆動装置から負荷L1へ電流が流れない期間において、負荷L1のインダクタ成分に電流を還流させるためのものであり、負荷L1と並列に接続される。なお、本発明において負荷L1は誘導性負荷に限定されておらず、抵抗性負荷や容量性負荷でもよい。
主トランジスタM1は、電源ラインVpsと負荷L1とを接続する経路に設けられており、主トランジスタ駆動部10の駆動に従ってオン状態又はオフ状態となる。図1の例において、主トランジスタM1はp型MOSトランジスタであり、ソースが電源ラインVpsに接続され、ドレインが負荷L1の一端に接続され、主トランジスタ駆動部10の駆動電圧がゲートに入力される。
主トランジスタ駆動部10は、後述する制御部50のスイッチング制御信号Swに応じて、主トランジスタM1をオン又はオフする。また主トランジスタ駆動部10は、後述する電流制限部40の電流制限信号S41がアクティブ状態の場合、スイッチング制御信号Swに関わらず主トランジスタM1をオフする。
主トランジスタ駆動部10は、例えば図1に示すように、抵抗R1〜R5とトランジスタQdを含む。図1の例において、トランジスタQdは、pnp型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタが抵抗R1及びR2の直列回路を介して電源ラインVpsに接続され、ベースとエミッタの間に抵抗R3が接続される。抵抗R1及びR2の接続中点には、主トランジスタM1のゲートが接続される。トランジスタQd1のベースには、抵抗R4及びR5の直列回路を介してスイッチング制御信号Swが入力される。抵抗R4及びR5の接続中点であるノードN1には、電流制限信号S41が入力される。
検出部20は、負荷L1に流れる負荷電流Isを検出する。図1の例において、検出部20は、負荷電流Isが流れる経路上に設けられたシャント抵抗Rsを含む。シャント抵抗Rsは、一端がグランドに接続され、他端が負荷L1の一端に接続される。
比較部30は、検出部20によって検出された負荷電流Isと目標電流とを比較する回路であり、図1の例では、検出部20による負荷電流Isの検出信号S20(シャント抵抗Rsの電圧降下)と基準電圧Vrefとを比較するコンパレータを含む。比較部30は、負荷電流Isが目標電流より小さい場合(検出信号S20が基準電圧Vrefより低い場合)、非アクティブ状態の判定信号S30を生成し、負荷電流Isが目標電流より大きい場合(検出信号S20が基準電圧Vrefより高い場合)、アクティブ状態の判定信号S30を生成する。
例えば比較部30は、オープンコレクタ型やオープンドレイン型の出力回路を備える。比較部30は、アクティブ状態の判定信号S30を生成する場合に出力をハイレベル(電源電圧Vccに近い電圧)とし、非アクティブ状態の判定信号S30を生成する場合に出力を高インピーダンス状態とする。比較部30の出力は、後述する電流制限部40の入力であるノードN3に接続される。
電流制限部40は、判定信号S30及びラッチ制御信号S50に基づいて、電流制限信号S41を生成する。
すなわち、電流制限部40は、ラッチ制御信号S50が非アクティブ状態の場合、比較部30の比較結果において負荷電流Isが目標電流より大きいならば(判定信号S30がアクティブ状態ならば)、電流制限信号S41をアクティブ状態とし、比較部30の比較結果において負荷電流Isが目標電流より小さいならば(判定信号S30が非アクティブ状態ならば)、電流制限信号S41を非アクティブ状態とする。他方、電流制限部40は、ラッチ制御信号S50がアクティブ状態の場合、比較部30の比較結果において負荷電流Isが目標電流を超えない間は(判定信号S30が非アクティブ状態の間は)、電流制限信号S41を非アクティブ状態とし、比較部30の比較結果において負荷電流Isが目標電流を一旦超えた後は(判定信号S30が一旦アクティブ状態になった後は)、電流制限信号S41をアクティブ状態に維持する。
図1の例において、電流制限部40は、電流制御信号生成部41とラッチ信号生成部42を有する。
電流制御信号生成部41は、ラッチ信号生成部42において生成されるラッチ信号S42と比較部30において生成される判定信号S30を入力し、これらの入力信号に応じた電流制限信号S41を生成する。電流制御信号生成部41は、ラッチ信号S42及び判定信号S30の少なくとも一方がアクティブ状態であればアクティブ状態の電流制限信号S41を生成し、ラッチ信号S42及び判定信号S30が共に非アクティブ状態であれば非アクティブ状態の電流制限信号S41を生成する。
ラッチ信号生成部42は、ラッチ制御信号S50がアクティブ状態の場合、電流制限信号S41がアクティブ状態であればアクティブ状態のラッチ信号S42を生成し、電流制限信号S41が非アクティブ状態であれば非アクティブ状態のラッチ信号S42を生成する。他方、ラッチ信号生成部42は、ラッチ制御信号S50が非アクティブ状態の場合、常に非アクティブ状態のラッチ信号S42を生成する。
図1の例において、電流制御信号生成部41は第1トランジスタQ1と第1トランジスタ駆動部411を含み、ラッチ信号生成部42は第2トランジスタQ2と第2トランジスタ駆動部421を含む。
第1トランジスタQ1は、そのオンとオフによって電流制限信号S41を生成する。第1トランジスタQ1がオンすることにより電流制限信号S41がアクティブ状態となり、第1トランジスタQ1がオフすることにより電流制限信号S41が非アクティブ状態となる。第1トランジスタQ1は、オン状態のとき、主トランジスタ駆動部10においてスイッチング制御信号Swが伝達される経路上のノードN1にローレベルの電圧(グランドレベルに近い電圧)を印加する。このローレベルの電圧が、アクティブ状態の電流制限信号S41に相当する。ノードN1の電圧がローレベルになると、主トランジスタ駆動部10は、スイッチング制御信号Swに関わらず主トランジスタM1をオフする。
図1の例において、第1トランジスタQ1はnpn型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタがダイオードD2を介してノードN1に接続される。
第2トランジスタQ2は、そのオンとオフによってラッチ信号S42を生成する。すなわち第2トランジスタQ2は、オン状態のとき、制御部50から入力したラッチ制御信号S50をラッチ信号S42としてノードN3に出力する。第2トランジスタQ2がオフする高出力インピーダンスの状態は、ラッチ信号S42の非アクティブ状態に相当する。
図1の例において、第2トランジスタQ2はpnp型のバイポーラトランジスタであり、エミッタにラッチ制御信号S50が入力され、コレクタがノードN3に接続される。ラッチ制御信号S50はアクティブ状態においてハイレベルになり、第2トランジスタQ2はこのハイレベルの電圧をオン状態においてノードN3に出力する。
第2トランジスタ駆動部421は、第1トランジスタQ1がオンの場合に第2トランジスタQ2をオンし、第1トランジスタQ1がオフの場合に第2トランジスタQ2をオフする。すなわち、第2トランジスタ駆動部421は、アクティブ状態の電流制限信号S41(ローレベル)とアクティブ状態のラッチ制御信号S50(ハイレベル)との電圧差に応じて第2トランジスタQ2を駆動することで、第2トランジスタQ2をオンする。
図1の例において、第2トランジスタ駆動部421は、抵抗R8及びR9を含む。抵抗R8は第2トランジスタQ2のエミッタとベースの間に接続され、抵抗R9は第2トランジスタQ2のベースと第1トランジスタQ1のコレクタ(ノードN2)との間に接続される。ラッチ制御信号S50がアクティブ状態(ハイレベル)のときに第1トランジスタQ1がオンすると、抵抗R8及びR9の直列回路に電圧が印加され、これにより第2トランジスタQ2のベース−エミッタ間の電圧がしきい値を超えて第2トランジスタQ2がオンする。
第1トランジスタ駆動部411は、ラッチ信号S42及び判定信号S30に応じて第1トランジスタQ1をオン又はオフする。第1トランジスタ駆動部411は、第2トランジスタQ2を介して入力したラッチ制御信号S50及び判定信号S30の少なくとも一方がアクティブ状態の場合、第1トランジスタQ1をオンする。他方、第1トランジスタ駆動部411は、第2トランジスタQ2を介してアクティブ状態のラッチ制御信号S50が入力されず、かつ、判定信号S30が非アクティブ状態の場合、第1トランジスタQ1をオフする。
図1の例において、第1トランジスタ駆動部411は、抵抗R6及びR7とキャパシタC1を含む。抵抗R6及びキャパシタC1は、第1トランジスタQ1のベースとエミッタの間に並列に接続され、抵抗R7は第1トランジスタQ1のベースとノードN3との間に接続される。ノードN3の電圧がハイレベルになると、第1トランジスタQ1のベース−エミッタ間の電圧がしきい値を超えて第1トランジスタQ1がオンする。
第2トランジスタQ2を介してノードN3に入力されるラッチ制御信号S50がアクティブ状態(ハイレベル)か、又は、ノードN3に入力される判定信号S30がアクティブ状態(ハイレベル)の場合、ノードN3の電圧はハイレベルとなる。第2トランジスタQ2がオフし、かつ、判定信号S30が非アクティブ状態(高出力インピーダンス)の場合、ノードN3に電圧が印加されないため、第1トランジスタQ1はオフする。
ダイオードD2は、スイッチング制御信号Swに応じてノードN1の電圧がローレベルになった場合に、第2トランジスタ駆動部421へ電流制限信号S41が入力される経路上のノードN2(第1トランジスタQ1のコレクタ)とノードN1との導通を遮断する。ダイオードD2は、アノードがノードN1に接続され、カソードがノードN2に接続される。
制御部50は、負荷駆動装置の全体的な制御を行う回路であり、上述したラッチ制御信号S50やスイッチング制御信号Swを生成する。制御部50は、例えばプログラムに従って処理を実行するコンピュータや、特定の処理を実行するように構成された専用のロジック回路を含む。
制御部50は、負荷電流Isが目標電流へ到達する前の電流立ち上がり期間においてラッチ制御信号S50をアクティブ状態(ハイレベル)とし、電流立ち上がり期間の経過後はラッチ制御信号S50を非アクティブ状態(ローレベル)とする。
また、制御部50は、所望の負荷電流Isが流れるように主トランジスタM1のオンとオフのデューティ比が設定されたスイッチング制御信号Swを生成する。例えば制御部50は、スイッチング制御信号Swとして、一定の周期でオンとオフのデューティ比が変調されたパルス幅変調信号(PWM信号)を生成する。制御部50は、電流立ち上がり期間における負荷電流Isの立ち上がり波形を、このスイッチング制御信号Swによって制御する。
制御部50は、ラッチ信号S42及び判定信号S30を入力し、ラッチ信号S42及び判定信号S30の少なくとも一方が電流立ち上がり期間においてアクティブ状態である場合、主トランジスタ駆動部10において主トランジスタM1をオフ状態に保持するようにスイッチング制御信号Swを生成する。すなわち、制御部50は、ラッチ信号S42及び判定信号S30が合成されたノードN3の電圧が電流立ち上がり期間においてハイレベルとなった場合、主トランジスタM1のオフ状態を保持するようにローレベルのスイッチング制御信号Swを生成する。
ここで、上述した構成を有する本実施形態に係る負荷駆動装置の動作を説明する。
図2は、本実施形態に係る負荷駆動装置の通常時における各部の信号波形の例を示す図である。図2Aはスイッチング制御信号Swの波形を示し、図2Bはラッチ制御信号S50の波形を示し、図2Cはラッチ信号S42及び判定信号S30が合成されたノードN3の信号波形を示し、図2Dは負荷電流Isの波形を示す。
制御部50がスイッチング制御信号Swの出力を開始する前の初期状態において、制御部50はラッチ制御信号S50を非アクティブ状態(ローレベル)とする(図2B)。また、このとき負荷電流Isは流れていないため、比較部30の判定信号S30は非アクティブ状態(高出力インピーダンス状態)となる。従って、ノードN3には電圧が印加されず、第1トランジスタ駆動部411は第1トランジスタQ1をオフする。すなわち、初期状態において第1トランジスタQ1はオフ状態となる。
時刻t1において制御部50がスイッチング制御信号Swの出力を開始すると(図2A)、主トランジスタ駆動部10の駆動により主トランジスタM1がスイッチング動作を開始し、負荷L1に流れる負荷電流Isが増大する(図2D)。負荷L1が短絡状態になっていない通常時において、負荷電流Isは制御部50によるスイッチング制御信号Swの制御に応じたスピードで上昇する。そのため、制御部50が設定した電流立ち上がり期間(t1〜t2)において、負荷電流Isは目標電流より小さくなる。すなわち、電流立ち上がり期間(t1〜t2)において、判定信号S30は非アクティブ状態(高出力インピーダンス状態)となる。
初期状態において第1トランジスタQ1はオフ状態となっているため、ラッチ制御信号S50がアクティブ状態(ハイレベル)になった時点(t1)において第2トランジスタ駆動部421が第2トランジスタQ2をオフし、第2トランジスタQ2を通じてハイレベルの電圧がノードN3に印加されることはない。また、負荷L1の短絡が生じていない場合は、電流立ち上がり期間(t1〜t2)において判定信号S30が非アクティブ状態(高出力インピーダンス状態)のため、判定信号S30によってハイレベルの電圧がノードN3に印加されることもない。従って、電流立ち上がり期間(t1〜t2)にラッチ制御信号S50がアクティブ状態(ハイレベル)となっても、第1トランジスタ駆動部411は第1トランジスタQ1をオフする。第1トランジスタQ1がオフ状態(電流制限信号S41が非アクティブ状態)となり、ノードN1には第1トランジスタQ1からのローレベルの電圧が印加されないため、主トランジスタ駆動部10はスイッチング制御信号Swに応じて主トランジスタM1を駆動する。
なお、ノードN1とノードN2との間にはダイオードD1が設けられているため、ノードN1がノードN2に比べて低電位となる場合、ダイオードD1がノードN1とノードN2との導通を遮断する。ノードN1の電圧は、スイッチング制御信号Swに応じてパルス状に変化し、主トランジスタM1をオフに駆動する期間ではローレベルとなる。他方、電流立ち上がり期間(t1〜t2)において、抵抗R8及びR9の直列回路の一端にはラッチ制御信号S50のハイレベルの電圧が印加される。ノードN1の電圧がローレベルになっても、ダイオードD1がノードN1とノードN2の導通を遮断するため、ノードN2はローレベルにならない。すなわち、ノードN1の電圧に応じて第2トランジスタ駆動部421が第2トランジスタQ2を駆動することはない。
電流立ち上がり期間(t1〜t2)が終わると、制御部50はラッチ制御信号S50を非アクティブ状態にする(図2B)。負荷電流Isは、スイッチング制御信号Swの制御に応じたスピードで上昇を続け、時刻t3において目標電流Irefに達する(図2D)。負荷電流Isが目標電流Irefより大きくなると、比較部30がアクティブ状態の判定信号S30を生成し、ノードN3の電圧がハイレベルとなる(図2C)。ノードN3の電圧がハイレベルになると、第1トランジスタ駆動部411が第1トランジスタQ1をオンし、ノードN1がダイオードD1を介してローレベルに駆動される。ノードN1の電圧がローレベルになると、第1トランジスタ駆動部411は主トランジスタM1をオフするため、負荷電流Isが減少する。時刻t4において負荷電流Isが目標電流Irefより小さくなると、比較部30が非アクティブ状態の判定信号S30を生成し、ノードN3の電圧がローレベルとなる(図2C)。これにより、第1トランジスタ駆動部411が第1トランジスタQ1をオフする。第1トランジスタQ1がオフすると、ノードN1には第1トランジスタQ1からのローレベルの電圧が印加されないため、主トランジスタ駆動部10はスイッチング制御信号Swに応じて主トランジスタM1を駆動する。負荷電流Isが再び上昇して目標電流Irefより大きくなると、上述と同様により第1トランジスタQ1がオンしてノードN1の電圧がローレベルとなり、負荷電流Isが目標電流Irefより小さくなるまで主トランジスタM1が強制的にオフ状態となる。以上の動作が繰り返されることにより、負荷電流Isの最大値は目標電流Iref付近の値となる。
図3は、本実施形態に係る負荷駆動装置の負荷短絡時における各部の信号波形の例を示す図である。図2と同様に、図3Aはスイッチング制御信号Swの波形を示し、図3Bはラッチ制御信号S50の波形を示し、図3Cはラッチ信号S42及び判定信号S30が合成されたノードN3の信号波形を示し、図3Dは負荷電流Isの波形を示す。
時刻t11において制御部50がスイッチング制御信号Swの出力を開始すると(図3A)、負荷L1が短絡状態のため、負荷電流Isが急激に増大する(図3D)。これにより、負荷電流Isが目標電流Irefより大きくなって判定信号S30がアクティブ状態(ハイレベル)となり(t12)、ノードN3の電圧がハイレベルとなるため(図3C)、第1トランジスタ駆動部411が第1トランジスタQ1をオンする。
第1トランジスタQ1がオンすると、第1トランジスタQ1によってローレベルの電圧(アクティブ状態の電流制限信号S41)がノードN1に印加され、ノードN1の電圧がローレベルになる。これにより、主トランジスタ駆動部10が主トランジスタM1をオフし、負荷電流Isが減少する。負荷電流Isが目標電流Irefより小さくなると、判定信号S30が非アクティブ状態(高出力インピーダンス状態)になる。
他方、第1トランジスタQ1がオンすると、電流立ち上がり期間(t11〜t14)においてラッチ制御信号S50がアクティブ状態(ハイレベル)のため、第2トランジスタ駆動部421の駆動によって第2トランジスタQ2もオンする。第2トランジスタQ2がオンすると、アクティブ状態(ハイレベル)のラッチ制御信号S50がノードN3に印加される。そのため、判定信号S30が非アクティブ状態(高出力インピーダンス状態)になっても、ノードN3の電圧はハイレベルのままとなり(図3C)、第1トランジスタ駆動部411は引き続き第1トランジスタQ1をオフする。従って、主トランジスタM1は引き続きオフ状態となり、電源ラインVpsから負荷L1へ流れる電流が遮断される。
制御部50は、電流立ち上がり期間(t11〜t14)においてノードN3の電圧がハイレベルになったことを検知すると、制御部50はスイッチング制御信号Swをローレベルに保持し(t13)、主トランジスタM1のスイッチング動作を停止する。電流立ち上がり期間(t11〜t14)が終了してラッチ制御信号S50が非アクティブ状態(ローレベル)になっても、スイッチング制御信号Swがローレベルに保持されるため、主トランジスタM1はオフ状態のままとなり、短絡状態の負荷L1には電流が供給されない。
以上説明したように、本実施形態に係る負荷駆動装置によれば、負荷L1の短絡等によって電流立ち上がり期間に大きな負荷電流Isが流れると、比較部30の比較結果において負荷電流Isが目標電流を超えるため、電流制限部40によって電流制限信号S41がアクティブ状態とされる。そのため、主トランジスタ駆動部10の駆動によって主トランジスタM1がオフし、電源ラインVpsから負荷L1へ流れる電流が遮断される。この電流の遮断によって負荷電流Isが目標電流より小さくなっても、負荷電流Isが目標電流を一旦超えた後は、電流制限部40によって電流制限信号S41がアクティブ状態に維持される。そのため、主トランジスタM1はオフのままとなり、大きな負荷電流Isが再び流れることはない。従って、負荷の短絡等による大電流が反復的に流れることを効果的に防止できる。
また、本実施形態に係る負荷駆動装置によれば、負荷L1の短絡等がない通常の場合、電流立ち上がり期間の経過後は、制御部50によってラッチ制御信号S50が非アクティブ状態とされるため、ラッチ信号生成部42のラッチ信号S42が常に非アクティブ状態になる。ラッチ信号S42が非アクティブ状態の場合、負荷電流Isが目標電流より大きくなると判定信号S30がアクティブ状態となり、この判定信号S30に応じて電流制限信号S41がアクティブ状態となり、主トランジスタM1がオフする。他方、負荷電流Isが目標電流より小さくなると、判定信号S30が非アクティブ状態となり、この判定信号S30に応じて電流制限信号S41が非アクティブ状態となり、主トランジスタM1がスイッチング制御信号Swに応じてオン又はオフする。その結果、負荷電流Isの最大値は、目標電流の値となるように制御される。すなわち、負荷L1の短絡等が生じた場合の負荷電流Isの制限に用いられる回路(検出部20、比較部30、電流制御信号生成部41)が、通常時の負荷電流Isのフィードバック制御にも兼用されるため、回路構成を簡易化できる。
また、本実施形態に係る負荷駆動装置によれば、第2トランジスタ駆動部421において、アクティブ状態の電流制限信号S41とアクティブ状態のラッチ制御信号S50との電圧差に応じて第2トランジスタQ2を駆動することで、第2トランジスタQ2がオンする。これにより、主トランジスタ駆動部10において主トランジスタM1をオフに駆動するために使用される電流制限信号S41が、第2トランジスタ駆動部421において第2トランジスタQ2をオンに駆動するための信号として兼用されるため、回路構成を更に簡易化できる。
<第2の実施形態>
次に、本発明の第2の実施形態について説明する。図4は、本発明の第2の実施形態に係る負荷駆動装置の構成の一例を示す図である。図4に示す負荷駆動装置は、図1に示す負荷駆動装置におけるラッチ信号生成部42をラッチ信号生成部42Aに置き換え、ダイオードD2を省略したものであり、他の構成は図1に示す負荷駆動装置と同じである。
ラッチ信号生成部42Aは、図1におけるラッチ信号生成部42と同様の構成(第2トランジスタQ2,第2トランジスタ駆動部421)に加えて、第3トランジスタQ3と第3トランジスタ駆動部422を有する。
第3トランジスタQ3は、そのオンとオフによって第2トランジスタ駆動部421の入力のノードN2Aに供給する信号を生成する。
図4の例において、第3トランジスタQ3はnpn型のバイポーラトランジスタであり、エミッタがグランドに接続され、コレクタがノードN2Aに接続される。
第3トランジスタ駆動部422は、ラッチ信号S42及び判定信号S30に応じて第3トランジスタQ3をオン又はオフする。第3トランジスタ駆動部422は、第2トランジスタQ2を介して入力したラッチ制御信号S50及び判定信号S30の少なくとも一方がアクティブ状態(ハイレベル)の場合、第3トランジスタQ3をオンする。他方、第3トランジスタ駆動部422は、第2トランジスタQ2を介してアクティブ状態のラッチ制御信号S50が入力されず、かつ、判定信号S30が非アクティブ状態(高出力インピーダンス状態)の場合、第3トランジスタQ3をオフする。
図4の例において、第3トランジスタ駆動部422は、抵抗R10及びR11とキャパシタC2を含む。抵抗R10及びキャパシタC2は、第3トランジスタQ3のベースとエミッタの間に並列に接続され、抵抗R11は第3トランジスタQ3のベースとノードN3との間に接続される。ノードN3の電圧がハイレベルになると、第3トランジスタQ3のベース−エミッタ間の電圧がしきい値を超えて第3トランジスタQ3がオンする。
本実施形態において、第2トランジスタ駆動部421は、第3トランジスタQ3がオンの場合に第2トランジスタQ2をオンし、第3トランジスタQ3がオフの場合に第2トランジスタQ2をオフする。第2トランジスタ駆動部421は、第3トランジスタQ3からオンのときに出力されるローレベルの電圧とアクティブ状態のラッチ制御信号S50によるハイレベルの電圧との電圧差に応じて第3トランジスタQ3を駆動することで、第2トランジスタQ2をオンする。図4の例において、抵抗R9は第2トランジスタQ2のベースと第3トランジスタQ3のコレクタ(ノードN2A)との間に接続される。ラッチ制御信号S50がアクティブ状態(ハイレベル)のときに第3トランジスタQ3がオンすると、抵抗R8及びR9の直列回路に電圧が印加され、これにより第2トランジスタQ2のベース−エミッタ間の電圧がしきい値を超えて第2トランジスタQ2がオンする。
上記の構成によれば、負荷L1の短絡等によって電流立ち上がり期間に大きな負荷電流Isが流れると、負荷電流Isが目標電流より大きくなり、比較部30においてアクティブ状態(ハイレベル)の判定信号S30が生成される。その結果、第1トランジスタ駆動部411の駆動により第1トランジスタQ1がオンし、電流制限信号S41がアクティブ状態(ローレベル)となり、主トランジスタM1がオフする。主トランジスタM1がオフすることにより、負荷電流Isが目標電流より小さくなり、判定信号S30が非アクティブ状態(高出力インピーダンス状態)になる。
他方、電流立ち上がり期間に大きな負荷電流Isが流れることで判定信号S30がアクティブ状態になると、第3トランジスタ駆動部422の駆動により第3トランジスタQ3がオンする。第3トランジスタQ3がオンすると、第2トランジスタQ2の駆動により第2トランジスタQ2がオンする。電流立ち上がり期間においてラッチ制御信号S50がアクティブ状態となっているため、第2トランジスタQ2がオンすると、第2トランジスタQ2を介してアクティブ状態(ハイレベル)のラッチ制御信号S50がノードN3に入力される。そのため、主トランジスタM1のオフにより判定信号S30が非アクティブ状態(高出力インピーダンス状態)になっても、第3トランジスタ駆動部422の駆動により第3トランジスタQ3はオン状態に維持され、これにより第2トランジスタQ2もオン状態に維持され、第2トランジスタQ2を介してアクティブ状態(ハイレベル)のラッチ制御信号S50がノードN3に入力され続ける。その結果、第1トランジスタ駆動部411の駆動により第1トランジスタQ1がオン状態に維持され、主トランジスタM1が引き続きオフする。従って、大きな前記負荷電流が再び流れることがないため、負荷の短絡等による大電流が反復的に流れることを防止できる。
以上、本発明の種々の実施形態について説明したが、本発明は上述した実施形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。
上述した実施形態における各信号のアクティブ状態や非アクティブ状態に対応した電圧レベル等は一例であり、本発明はこの例に限定されない。例えば、上述した実施形態における各信号のアクティブ状態や非アクティブ状態に対応した電圧レベル(ハイレベル、ローレベル)は一例であり、本発明の他の実施形態では逆のレベルであってもよい。また、本発明における各信号の非アクティブ状態は、電圧のレベル(ハイレベル、ローレベル)であってもよいし、回路の出力が高インピーダンスとなる状態であってもよい。
また本発明は、負荷に電流を供給する回路を備えた種々の装置に適用可能である。例えば本発明は、ユーザにより操作される操作部と、この操作部に対する操作の有無を検知する検知部と、操作部において力覚付与のための振動を発生可能なソレノイドと、検知部において操作部に対する操作が検知された場合にソレノイドを負荷として駆動する負荷駆動装置とを備えた力覚付与装置に適用可能である。負荷駆動装置が上述した本発明の構成を備えることにより、ソレノイドが何らかの原因で短絡状態になっていても、大電流が反復的に流れることを防止できる。