JP6658298B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP6658298B2
JP6658298B2 JP2016101041A JP2016101041A JP6658298B2 JP 6658298 B2 JP6658298 B2 JP 6658298B2 JP 2016101041 A JP2016101041 A JP 2016101041A JP 2016101041 A JP2016101041 A JP 2016101041A JP 6658298 B2 JP6658298 B2 JP 6658298B2
Authority
JP
Japan
Prior art keywords
winding
voltage
switch element
primary
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016101041A
Other languages
Japanese (ja)
Other versions
JP2017208966A (en
Inventor
英人 諸見里
英人 諸見里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016101041A priority Critical patent/JP6658298B2/en
Publication of JP2017208966A publication Critical patent/JP2017208966A/en
Application granted granted Critical
Publication of JP6658298B2 publication Critical patent/JP6658298B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、トランスとスイッチング素子とを備えるＤＣ−ＤＣコンバータに関し、特にトランスの補助巻線の電圧に同期して整流する同期整流回路を備えるＤＣ−ＤＣコンバータに関する。   The present invention relates to a DC-DC converter including a transformer and a switching element, and particularly to a DC-DC converter including a synchronous rectifier circuit that rectifies the voltage in synchronization with a voltage of an auxiliary winding of the transformer.

トランスの補助巻線の電圧に同期して整流する同期整流回路を備えるＤＣ−ＤＣコンバータは例えば特許文献１に示されている。   A DC-DC converter provided with a synchronous rectifier circuit for rectifying in synchronization with the voltage of an auxiliary winding of a transformer is disclosed in, for example, Patent Document 1.

特許文献１に示されているＤＣ−ＤＣコンバータは、トランスの２次巻線のセンタータップにチョークコイルが接続され、２次巻線の第１端に第１整流スイッチ素子が接続され、第２端に第２整流スイッチ素子が接続され、トランスの補助巻線に生じる電圧の整流電圧が第１整流スイッチ素子、第２整流スイッチ素子のゲートにそれぞれ印加されるように構成されている。第１整流スイッチ素子と第２整流スイッチ素子の両方がオフしている期間（オーバーラップ期間）においては、第１整流スイッチ素子のゲートと第２整流スイッチ素子のゲートとがトランスの補助巻線を介して接続されるため、これら第１整流スイッチ素子および第２整流スイッチ素子のゲート・ソース間電圧は、いずれも中間電圧（１次側の主スイッチ素子のオン期間に、補助巻線に生じる電圧の約１／２の電圧）となる。   In a DC-DC converter disclosed in Patent Document 1, a choke coil is connected to a center tap of a secondary winding of a transformer, a first rectifying switch element is connected to a first end of the secondary winding, and A second rectifying switch element is connected to an end, and a rectified voltage of a voltage generated in the auxiliary winding of the transformer is applied to gates of the first rectifying switch element and the second rectifying switch element. During a period in which both the first rectifier switch element and the second rectifier switch element are off (overlap period), the gate of the first rectifier switch element and the gate of the second rectifier switch element connect the auxiliary winding of the transformer. The first and second rectifying switch elements are connected via the intermediate voltage (the voltage generated in the auxiliary winding during the ON period of the primary-side main switch element). (Approximately 1/2 of the voltage).

このような構成のＤＣ−ＤＣコンバータにおいては、上記オーバーラップ期間中、第１整流スイッチ素子および第２整流スイッチ素子がオン状態となるため、これら整流スイッチ素子のボディダイオードに電流が流れる期間が実質的に生じないので、損失の少ない整流が行われる。   In the DC-DC converter having such a configuration, since the first rectifier switch element and the second rectifier switch element are turned on during the overlap period, the period during which current flows through the body diodes of these rectifier switch elements is substantially reduced. Therefore, rectification with less loss is performed.

特開２００２−３５４７９９号公報JP-A-2002-354799

特許文献１に示されているＤＣ−ＤＣコンバータのように、トランスの補助巻線に発生する電圧を整流スイッチ素子の制御電圧にする構成では、ＤＣ−ＤＣコンバータへの入力電圧範囲が広い仕様では、次に述べるように不都合があることを、本願の発明者は見出した。   In a configuration in which a voltage generated in an auxiliary winding of a transformer is used as a control voltage of a rectifying switch element as in a DC-DC converter disclosed in Patent Document 1, a specification in which an input voltage range to the DC-DC converter is wide is not used. The inventor of the present application has found that there are disadvantages as described below.

例えば、通信インフラ装置には、入力電圧範囲36Ｖ以上、75V以下の広範囲に亘って動作することが要求される。これは、実仕様では例えば30V以上、100V以下の範囲で動作可能なように設計しておくことに相当する。このように最低入力電圧に対する最高入力電圧が３倍近くなるような仕様である場合、整流スイッチ素子のゲート・ソース間には、その整流スイッチ素子のオフ閾値電圧の６倍（入力電圧範囲の３倍×ゲート・ソース間制御電圧幅の２倍）の耐圧が必要になる。   For example, a communication infrastructure device is required to operate over a wide input voltage range of 36 V or more and 75 V or less. This is equivalent to designing to be operable in a range of, for example, 30 V or more and 100 V or less in actual specifications. In the case where the maximum input voltage with respect to the minimum input voltage is set to be nearly three times as described above, the voltage between the gate and the source of the rectifying switch element is six times the off threshold voltage of the rectifying switch element (3 times the input voltage range) Twice the gate-source control voltage width).

しかし、整流スイッチ素子用のＦＥＴは必ずしも、ゲート耐圧に対しオフ閾値が十分低いわけではなく、また、絶対最大定格に対し余裕をとる必要があるため、部品選定範囲が非常に狭くなる。また、耐圧保護用の回路を追加することで耐圧性を確保することは可能であるが、物理的サイズが大きくなり、コストも嵩むことになる。   However, the FET for the rectifying switch element does not always have a sufficiently low off-threshold with respect to the gate breakdown voltage, and needs to have a margin with respect to the absolute maximum rating. Although it is possible to secure the withstand voltage by adding a circuit for withstand voltage protection, the physical size increases and the cost increases.

本発明の目的は、整流スイッチ素子に要求されるゲート耐圧が緩和されるようにして、大型化やコストアップを回避したＤＣ−ＤＣコンバータを提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a DC-DC converter in which the gate breakdown voltage required for a rectifying switch element is reduced to avoid an increase in size and cost.

（１）本発明のＤＣ−ＤＣコンバータは、
ＤＣ電圧を受ける電圧入力部と、
負荷が接続される電圧出力部と、
１次巻線、２次巻線、および補助巻線を有するトランスと、
前記電圧入力部と前記トランスの前記１次巻線との間に設けられ、前記１次巻線への印加電圧を交互に反転させるスイッチング回路と、
前記電圧出力部と前記トランスの前記２次巻線との間に設けられた整流平滑回路と、を備え、
前記整流平滑回路は、
前記２次巻線に接続され、前記補助巻線の発生電圧が制御端子に印加される整流スイッチ素子と、
前記電圧出力部への電流出力経路に直列接続された主巻線と、当該主巻線に結合する結合巻線と、を有するチョークトランスと、を備え、
前記結合巻線は前記補助巻線に直列接続されて、前記結合巻線と前記補助巻線との合成電圧が前記整流スイッチ素子の制御端子に入力され、且つ前記結合巻線による電圧は、前記スイッチング回路の制御により前記１次巻線に流れる電流が遮断される期間における前記整流スイッチ素子の制御電圧と、前記整流スイッチ素子のオン期間に前記整流スイッチ素子に印加される制御電圧とを等しくする電圧であることを特徴とする。但し、各素子の特性のばらつきや測定誤差等を考慮して、前記結合巻線による電圧は、前記スイッチング回路の制御により前記１次巻線に流れる電流が遮断される期間における前記整流スイッチ素子の制御電圧と、前記整流スイッチ素子のオン期間に前記整流スイッチ素子に印加される制御電圧とを「実質的に」等しくする電圧であればよい。 (1) The DC-DC converter of the present invention comprises:
A voltage input section for receiving a DC voltage;
A voltage output section to which a load is connected;
A transformer having a primary winding, a secondary winding, and an auxiliary winding;
A switching circuit provided between the voltage input unit and the primary winding of the transformer, for alternately inverting a voltage applied to the primary winding;
A rectifying / smoothing circuit provided between the voltage output unit and the secondary winding of the transformer,
The rectifying and smoothing circuit,
A rectifying switch element connected to the secondary winding and applied to a control terminal of a generated voltage of the auxiliary winding;
A choke transformer having a main winding connected in series to a current output path to the voltage output unit, and a coupling winding coupled to the main winding,
The coupling winding is connected in series to the auxiliary winding, a combined voltage of the coupling winding and the auxiliary winding is input to a control terminal of the rectifying switch element, and a voltage of the coupling winding is The control voltage of the rectifier switch element during a period in which the current flowing through the primary winding is interrupted by the control of the switching circuit is equal to the control voltage applied to the rectifier switch element during the on-period of the rectifier switch element. It is a voltage. However, in consideration of a variation in characteristics of each element, a measurement error, and the like, the voltage due to the coupling winding is controlled by the switching circuit so that the current flowing through the primary winding is cut off during the period when the current flowing through the primary winding is cut off. Any voltage may be used as long as the control voltage is substantially equal to the control voltage applied to the rectifying switch element during the ON period of the rectifying switch element.

上記構成により、整流スイッチ素子の制御端子に印加される最大電圧が抑制される。   According to the above configuration, the maximum voltage applied to the control terminal of the rectifying switch element is suppressed.

（２）前記電圧出力部は第１出力部および第２出力部で構成され、
前記２次巻線は第１端、第２端およびセンタータップを有し、
前記補助巻線は第１補助巻線および第２補助巻線を含み、
前記整流スイッチ素子は、前記第１端と前記第１出力部との間に接続された第１整流スイッチ素子と、前記第２端と前記第１出力部との間に接続された第２整流スイッチ素子と、を含み、
前記主巻線は、前記センタータップと前記第２出力部との間に接続され、
前記第１補助巻線は前記チョークトランスの前記結合巻線に対して直列に接続されて、前記第１補助巻線と前記結合巻線との合成電圧が前記第１整流スイッチ素子の制御端子に入力され、
前記第２補助巻線は前記チョークトランスの前記結合巻線に対して直列に接続されて、前記第２補助巻線と前記結合巻線との合成電圧が前記第２整流スイッチ素子の制御端子に入力され、
前記１次巻線の巻回数に対する、前記センタータップと前記第１端との間の巻線の巻回数比をＮ１：Ｎ２、
前記１次巻線の巻回数に対する、前記センタータップと前記第２端との間の巻線の巻回数比をＮ１：Ｎ３、
前記１次巻線に対する前記第１補助巻線の巻回数比をＮ１：Ｎ４、
前記１次巻線に対する前記第２補助巻線の巻回数比をＮ１：Ｎ５、
前記主巻線と前記結合巻線との巻回数比をＮ６：Ｎ７で表し、
ｍ＝Ｎ６／Ｎ７、ｎ＝Ｎ２／Ｎ１＝Ｎ３／Ｎ１、ｎ’＝Ｎ４／Ｎ１＝Ｎ５／Ｎ１で表すと、ｍｎ＝ｎ’の関係を実質的に満たすことが好ましい。 (2) the voltage output section is composed of a first output section and a second output section;
The secondary winding has a first end, a second end, and a center tap,
The auxiliary winding includes a first auxiliary winding and a second auxiliary winding,
The rectifying switch element includes a first rectifying switch element connected between the first end and the first output section, and a second rectifying switch connected between the second end and the first output section. A switching element;
The main winding is connected between the center tap and the second output unit,
The first auxiliary winding is connected in series to the coupling winding of the choke transformer, and a combined voltage of the first auxiliary winding and the coupling winding is supplied to a control terminal of the first rectifying switch element. Entered,
The second auxiliary winding is connected in series to the coupling winding of the choke transformer, and a combined voltage of the second auxiliary winding and the coupling winding is applied to a control terminal of the second rectifying switch element. Entered,
The ratio of the number of turns of the winding between the center tap and the first end to the number of turns of the primary winding is N1: N2,
The ratio of the number of turns of the winding between the center tap and the second end to the number of turns of the primary winding is N1: N3,
The ratio of the number of turns of the first auxiliary winding to the primary winding is N1: N4,
The ratio of the number of turns of the second auxiliary winding to the primary winding is N1: N5,
The ratio of the number of turns between the main winding and the coupling winding is represented by N6: N7,
When m = N6 / N7, n = N2 / N1 = N3 / N1, and n ′ = N4 / N1 = N5 / N1, it is preferable that the relationship of mn = n ′ is substantially satisfied.

上記構成により、整流スイッチ素子の制御端子に印加される電圧の最大値が効果的に抑制される。   With the above configuration, the maximum value of the voltage applied to the control terminal of the rectifying switch element is effectively suppressed.

（３）上記（２）において、
前記第１補助巻線と前記結合巻線との直列回路に直列接続された第１キャパシタと、
前記第２補助巻線と前記結合巻線との直列回路に直列接続された第２キャパシタと、
前記第１整流スイッチ素子の制御端子と基準端子との間に接続され、逆電圧印加時に導通する第１ダイオードと、
前記第２整流スイッチ素子の制御端子と基準端子との間に接続され、逆電圧印加時に導通する第２ダイオードと、
を備えることが好ましい。 (3) In (2) above,
A first capacitor connected in series to a series circuit of the first auxiliary winding and the coupling winding;
A second capacitor connected in series to a series circuit of the second auxiliary winding and the coupling winding;
A first diode connected between a control terminal and a reference terminal of the first rectifying switch element and conducting when a reverse voltage is applied;
A second diode connected between the control terminal and the reference terminal of the second rectifying switch element and conducting when a reverse voltage is applied;
It is preferable to provide

上記構成により、整流スイッチ素子用ＦＥＴの制御端子に印加される逆電圧が抑制されることで、ドレイン・ソース間耐電圧特性の低下が低減される。   According to the above configuration, the reverse voltage applied to the control terminal of the rectifying switch element FET is suppressed, so that a decrease in the drain-source withstand voltage characteristic is reduced.

（４）上記（１）から（３）のいずれかにおいて、例えば、
前記スイッチング回路は、前記１次巻線に接続された複数の１次側スイッチ素子と、前記複数の１次側スイッチ素子に対して制御信号を発生する１次側スイッチング制御回路と、を含み、
前記整流スイッチ素子のターンオフタイミングを、前記複数の１次側スイッチ素子のうち、前記整流スイッチ素子のオフ期間にオンする１次側スイッチ素子のターンオンタイミングで決定する２次側スイッチング制御回路を更に備える。 (4) In any of the above (1) to (3), for example,
The switching circuit includes: a plurality of primary-side switching elements connected to the primary winding; and a primary-side switching control circuit that generates a control signal for the plurality of primary-side switching elements.
A secondary-side switching control circuit that determines a turn-off timing of the rectifying switch element by a turn-on timing of a primary-side switching element that is turned on during an off-period of the rectifying switching element among the plurality of primary-side switching elements. .

上記構成によれば、整流スイッチ素子のオフ期間が１次側スイッチ素子のオン期間と重ならないように設定でき、そのことで、整流スイッチ素子がトランスの２次巻線に発生する電圧を短絡することなく、整流スイッチ素子での電力損失が低減できる。   According to the above configuration, the off period of the rectifying switch element can be set so as not to overlap with the on period of the primary side switching element, thereby short-circuiting the voltage generated in the secondary winding of the transformer by the rectifying switch element. Therefore, power loss in the rectifying switch element can be reduced.

（５）上記（１）から（３）のいずれかにおいて、例えば、
前記スイッチング回路は、前記１次巻線にフルブリッジ接続された４つの１次側スイッチ素子と、前記４つの１次側スイッチ素子に対して制御信号を発生し、スイッチング周期に対する前記１次巻線に電流が流れる期間の比を位相シフト量で定めることでフェーズシフトフルブリッジ制御する１次側スイッチング制御回路と、を含み、
前記整流スイッチ素子のターンオフタイミングを、前記４つの１次側スイッチ素子のうち、ターンオフタイミングが遅いスイッチ素子のターンオフタイミングで決定する２次側スイッチング制御回路を更に備える。 (5) In any of the above (1) to (3), for example,
The switching circuit generates a control signal for four primary-side switching elements that are full-bridge connected to the primary winding, and a control signal for the four primary-side switching elements. A primary-side switching control circuit that performs phase-shift full-bridge control by determining the ratio of the period during which a current flows through the phase shift amount.
The power supply further includes a secondary-side switching control circuit that determines a turn-off timing of the rectifying switch element based on a turn-off timing of a switch element having a late turn-off timing among the four primary-side switch elements.

上記構成によれば、整流スイッチ素子の同時オン期間を無くすことができ、そのことでトランスの２次巻線に発生する電圧を短絡することなく、整流スイッチ素子での電力損失が低減できる。   According to the above configuration, it is possible to eliminate the simultaneous ON period of the rectifier switch elements, thereby reducing the power loss in the rectifier switch elements without short-circuiting the voltage generated in the secondary winding of the transformer.

（６）上記（４）または（５）において、例えば、前記１次側スイッチング制御回路が発生するタイミング信号を前記２次側スイッチング制御回路へ伝送する信号伝送回路を備える。このことにより、上記短絡防止のタイミングを高精度に定めることができる。 (6) In the above (4) or (5), for example, a signal transmission circuit for transmitting a timing signal generated by the primary side switching control circuit to the secondary side switching control circuit is provided. Thus, the timing of the short circuit prevention can be determined with high accuracy.

（７）上記（１）から（３）のいずれかにおいて、例えば、
前記スイッチング回路は、前記１次巻線に接続された複数の１次側スイッチ素子を含み、
前記整流スイッチ素子のターンオフタイミングを、前記整流スイッチ素子のオン期間にオンする前記１次側スイッチ素子のターンオンタイミングからの遅延時間で定める遅延回路を更に備える。 (7) In any of the above (1) to (3), for example,
The switching circuit includes a plurality of primary-side switch elements connected to the primary winding,
The semiconductor device further includes a delay circuit that determines a turn-off timing of the rectifier switch element by a delay time from a turn-on timing of the primary-side switch element that is turned on during an ON period of the rectifier switch element.

上記構成によれば、整流スイッチ素子の同時オン期間を無くすことができ、そのことでトランスの２次巻線に発生する電圧を短絡することなく、整流スイッチ素子での電力損失が低減できる。   According to the above configuration, it is possible to eliminate the simultaneous ON period of the rectifier switch elements, thereby reducing the power loss in the rectifier switch elements without short-circuiting the voltage generated in the secondary winding of the transformer.

本発明によれば、整流スイッチ素子の制御端子に印加される最大電圧が抑制され、整流スイッチ素子に要求されるゲート耐圧が緩和されるので、小型・低コストのＤＣ−ＤＣコンバータが得られる。   According to the present invention, the maximum voltage applied to the control terminal of the rectifier switch element is suppressed, and the gate withstand voltage required for the rectifier switch element is reduced, so that a small-sized and low-cost DC-DC converter can be obtained.

図１は第１の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図である。FIG. 1 is a circuit diagram of a DC-DC converter 101 according to the first embodiment. 図２はＤＣ−ＤＣコンバータ１０１の各部の電圧波形図である。FIG. 2 is a voltage waveform diagram of each part of the DC-DC converter 101. 図３は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。FIG. 3 is a circuit diagram of the DC-DC converter 102 according to the second embodiment. 図４はＤＣ−ＤＣコンバータ１０２の各部の電圧波形図である。FIG. 4 is a voltage waveform diagram of each part of the DC-DC converter 102. 図５は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。FIG. 5 is a circuit diagram of a DC-DC converter 103 according to the third embodiment. 図６はＤＣ−ＤＣコンバータ１０３の各部の電圧波形図である。FIG. 6 is a voltage waveform diagram of each part of the DC-DC converter 103. 図７は図６中の破線で囲む部分の時間軸を拡大した電圧波形図である。FIG. 7 is a voltage waveform diagram in which the time axis of a portion surrounded by a broken line in FIG. 6 is enlarged. 図８は、トランスＴ１の２次巻線（Ｎ２，Ｎ３）に発生する電圧が整流スイッチ素子Ｑ１，Ｑ２で短絡されて短絡電流が流れる場合の電流経路を示す図である。FIG. 8 is a diagram showing a current path when a voltage generated in the secondary windings (N2, N3) of the transformer T1 is short-circuited by the rectification switching elements Q1, Q2 and a short-circuit current flows. 図９は第４の実施形態に係るＤＣ−ＤＣコンバータ１０４の回路図である。FIG. 9 is a circuit diagram of a DC-DC converter 104 according to the fourth embodiment. 図１０はＤＣ−ＤＣコンバータ１０４の各部の電圧波形図である。FIG. 10 is a voltage waveform diagram of each part of the DC-DC converter 104. 図１１は第５の実施形態に係る遅延回路の回路図である。FIG. 11 is a circuit diagram of the delay circuit according to the fifth embodiment. 図１２は、図９に示した遅延回路１５Ａ，１５Ｂに図１１に示した遅延回路を設けた場合の、ＤＣ−ＤＣコンバータ１０４各部の電圧波形図である。FIG. 12 is a voltage waveform diagram of each part of the DC-DC converter 104 when the delay circuits shown in FIG. 11 are provided in the delay circuits 15A and 15B shown in FIG. 図１３は第６の実施形態に係るＤＣ−ＤＣコンバータ１０６の回路図である。FIG. 13 is a circuit diagram of a DC-DC converter 106 according to the sixth embodiment. 図１４はＤＣ−ＤＣコンバータ１０６の主に２次側の各部の電圧波形図である。FIG. 14 is a voltage waveform diagram of each part of the DC-DC converter 106 mainly on the secondary side. 図１５は１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のオン／オフタイミングを示す電圧波形図である。FIG. 15 is a voltage waveform diagram showing ON / OFF timings of the primary-side switching elements Q11, Q12, Q13, and Q14. 図１６は第７の実施形態に係るＤＣ−ＤＣコンバータ１０７の回路図である。FIG. 16 is a circuit diagram of a DC-DC converter 107 according to the seventh embodiment. 図１７は図１６中の各スイッチ素子のゲート・ソース間に印加される電圧の波形図である。FIG. 17 is a waveform diagram of the voltage applied between the gate and source of each switch element in FIG.

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。   Hereinafter, a plurality of embodiments for carrying out the present invention will be described with reference to the drawings and some specific examples. In the drawings, the same parts are denoted by the same reference numerals. Although the embodiments are shown separately for convenience in consideration of the explanation of the points or the ease of understanding, partial replacement or combination of the configurations shown in different embodiments is possible. From the second embodiment onward, description of matters common to the first embodiment will be omitted, and only different points will be described. In particular, the same operation and effect of the same configuration will not be sequentially described for each embodiment.

《第１の実施形態》
図１は第１の実施形態に係るＤＣ−ＤＣコンバータ１０１の回路図である。このＤＣ−ＤＣコンバータ１０１は、ＤＣ電圧を受ける電圧入力部Vin(+)，Vin(-)と、負荷が接続される電圧出力部Vout(+)，Vout(-)を備え、電圧入力部Vin(+)，Vin(-)に入力されたＤＣ電圧を、所定の安定化したＤＣ電圧に変換して、電圧出力部Vout(+)，Vout(-)から負荷へ出力する。 << 1st Embodiment >>
FIG. 1 is a circuit diagram of a DC-DC converter 101 according to the first embodiment. The DC-DC converter 101 includes voltage input units Vin (+) and Vin (-) for receiving a DC voltage, and voltage output units Vout (+) and Vout (-) to which a load is connected. The DC voltage input to (+) and Vin (-) is converted into a predetermined stabilized DC voltage, and output from the voltage output units Vout (+) and Vout (-) to the load.

ＤＣ−ＤＣコンバータ１０１は１次巻線Ｎ１、２次巻線（Ｎ２，Ｎ３）、第１補助巻線Ｎ４および第２補助巻線Ｎ５を有するトランスＴ１を備える。電圧入力部Vin(+)，Vin(-)とトランスＴ１の１次巻線Ｎ１との間にはスイッチング回路１０が設けられている。電圧入力部Vin(+)，Vin(-)には入力キャパシタＣｉが接続されている。電圧出力部Vout(+)，Vout(-)とトランスＴ１の２次巻線（Ｎ２，Ｎ３）との間に整流平滑回路２０が設けられている。   The DC-DC converter 101 includes a transformer T1 having a primary winding N1, a secondary winding (N2, N3), a first auxiliary winding N4, and a second auxiliary winding N5. A switching circuit 10 is provided between the voltage input units Vin (+), Vin (-) and the primary winding N1 of the transformer T1. An input capacitor Ci is connected to the voltage input units Vin (+) and Vin (-). A rectifying / smoothing circuit 20 is provided between the voltage output units Vout (+), Vout (-) and the secondary windings (N2, N3) of the transformer T1.

スイッチング回路１０は、１次巻線Ｎ１への印加電圧を所定周波数で交互に反転させる。スイッチング回路１０は、４つの１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４と、これら１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４に対して制御信号を発生する（与える）１次側スイッチング制御回路を備える。   The switching circuit 10 alternately inverts the voltage applied to the primary winding N1 at a predetermined frequency. The switching circuit 10 includes four primary-side switching elements Q11, Q12, Q13, and Q14, and primary-side switching control that generates (gives) a control signal to the primary-side switching elements Q11, Q12, Q13, and Q14. Circuit.

上記４つの１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４はブリッジ回路を構成する。１次側スイッチ素子Ｑ１１のゲートにはハイサイド駆動回路１１Ｈ、１次側スイッチ素子Ｑ１３のゲートにはハイサイド駆動回路１３Ｈ、がそれぞれ接続されている。１次側スイッチ素子Ｑ１２のゲートにはスイッチング制御信号発生回路１２、１次側スイッチ素子Ｑ１４のゲートにはスイッチング制御信号発生回路１４、がそれぞれ接続されている。スイッチング制御信号発生回路１４の出力信号はハイサイド駆動回路１１Ｈに入力され、スイッチング制御信号発生回路１２の出力信号はハイサイド駆動回路１３Ｈに入力される。   The four primary-side switching elements Q11, Q12, Q13, and Q14 form a bridge circuit. A high-side drive circuit 11H is connected to the gate of the primary-side switch element Q11, and a high-side drive circuit 13H is connected to the gate of the primary-side switch element Q13. The switching control signal generation circuit 12 is connected to the gate of the primary side switching element Q12, and the switching control signal generation circuit 14 is connected to the gate of the primary side switching element Q14. The output signal of the switching control signal generation circuit 14 is input to the high side drive circuit 11H, and the output signal of the switching control signal generation circuit 12 is input to the high side drive circuit 13H.

上記スイッチング制御信号発生回路１２，１４は位相差１８０°の関係で矩形波の制御信号を発生する。これにより、１次側スイッチ素子Ｑ１１，Ｑ１４がオン、１次側スイッチ素子Ｑ１２，Ｑ１３がオフの状態と、１次側スイッチ素子Ｑ１２，Ｑ１３がオン、１次側スイッチ素子Ｑ１１，Ｑ１４がオフの状態と、が交互に繰り返される。   The switching control signal generating circuits 12 and 14 generate a rectangular wave control signal with a phase difference of 180 °. Thus, the primary switch elements Q11 and Q14 are on, the primary switch elements Q12 and Q13 are off, and the primary switch elements Q12 and Q13 are on and the primary switch elements Q11 and Q14 are off. And are alternately repeated.

整流平滑回路２０は、第１整流スイッチ素子Ｑ１、第２整流スイッチ素子Ｑ２、チョークトランスＴ２、および平滑キャパシタＣｏを備える。   The rectifying / smoothing circuit 20 includes a first rectifying switching device Q1, a second rectifying switching device Q2, a choke transformer T2, and a smoothing capacitor Co.

トランスＴ１の２次巻線（Ｎ２，Ｎ３）は、第１端Ｐ１、第２端Ｐ２およびセンタータップＰｃを有する。第１整流スイッチ素子Ｑ１は、２次巻線の第１端Ｐ１と第１出力部Vout(-)との間に接続されていて、第２整流スイッチ素子Ｑ２は、２次巻線の第２端Ｐ２と第１出力部Vout(-)との間に接続されている。   The secondary winding (N2, N3) of the transformer T1 has a first end P1, a second end P2, and a center tap Pc. The first rectifying switch element Q1 is connected between the first end P1 of the secondary winding and the first output section Vout (−), and the second rectifying switch element Q2 is connected to the second terminal of the secondary winding. It is connected between the terminal P2 and the first output unit Vout (−).

チョークトランスＴ２は、主巻線Ｎ６と当該主巻線Ｎ６に結合する結合巻線Ｎ７とを有する。チョークトランスＴ２の主巻線Ｎ６は、２次巻線のセンタータップＰｃと第２出力部（Vin(+)）との間に接続されている。すなわち、チョークトランスＴ２の主巻線Ｎ６は電圧出力部Vout(+)，Vout(-)への電流出力経路に直列接続されている。   The choke transformer T2 has a main winding N6 and a coupling winding N7 coupled to the main winding N6. The main winding N6 of the choke transformer T2 is connected between the center tap Pc of the secondary winding and the second output section (Vin (+)). That is, the main winding N6 of the choke transformer T2 is connected in series to a current output path to the voltage output units Vout (+) and Vout (-).

第１補助巻線Ｎ４はチョークトランスＴ２の結合巻線Ｎ７に対して直列に接続されて、第１補助巻線Ｎ４と結合巻線Ｎ７との合成電圧が第１整流スイッチ素子Ｑ１のゲート・ソース間に入力される。また、第２補助巻線Ｎ５はチョークトランスＴ２の結合巻線Ｎ７に対して直列に接続されて、第２補助巻線Ｎ５と結合巻線Ｎ７との合成電圧が第２整流スイッチ素子Ｑ２のゲート・ソース間に入力される。   The first auxiliary winding N4 is connected in series to the coupling winding N7 of the choke transformer T2, and the combined voltage of the first auxiliary winding N4 and the coupling winding N7 is applied to the gate / source of the first rectifying switch element Q1. Entered in between. Further, the second auxiliary winding N5 is connected in series to the coupling winding N7 of the choke transformer T2, and the combined voltage of the second auxiliary winding N5 and the coupling winding N7 is applied to the gate of the second rectifying switch element Q2.・ Input between sources.

第１補助巻線Ｎ４と結合巻線Ｎ７との直列回路には抵抗Ｒ１およびキャパシタＣ１が直列接続され、抵抗Ｒ３が並列接続される。同様に、第２補助巻線Ｎ５と結合巻線Ｎ７との直列回路には抵抗Ｒ２およびキャパシタＣ２が直列接続され、抵抗Ｒ４が並列接続される。   A resistor R1 and a capacitor C1 are connected in series to a series circuit of the first auxiliary winding N4 and the coupling winding N7, and a resistor R3 is connected in parallel. Similarly, a resistor R2 and a capacitor C2 are connected in series to a series circuit of the second auxiliary winding N5 and the coupling winding N7, and a resistor R4 is connected in parallel.

図２はＤＣ−ＤＣコンバータ１０１の各部の電圧波形図である。図２において、電圧Ｑ１Ｖｇｓは第１整流スイッチ素子Ｑ１のゲート・ソース間の電圧、電圧Ｖ（Ｎ７）はチョークトランスＴ２の結合巻線Ｎ７の電圧、電圧Ｖ（Ｎ４）は第１補助巻線Ｎ４の電圧である。また、電圧｛Ｖ（Ｎ４）＋Ｖ（Ｎ７）｝は第１補助巻線Ｎ４の電圧と結合巻線Ｎ７の電圧との合成（加算）電圧である。この電圧｛Ｖ（Ｎ４）＋Ｖ（Ｎ７）｝は抵抗Ｒ１，キャパシタＣ１を介して第１整流スイッチ素子Ｑ１のゲート・ソース間に印加される。また、図２において期間Ｔｏは１次巻線Ｎ１に流れる電流が遮断される期間（オーバーラップ期間）である。また、期間Ｔ１は、１次側スイッチ素子Ｑ１１，Ｑ１４がオン状態の期間である。   FIG. 2 is a voltage waveform diagram of each part of the DC-DC converter 101. In FIG. 2, a voltage Q1Vgs is a voltage between the gate and the source of the first rectifying switch element Q1, a voltage V (N7) is a voltage of the coupling winding N7 of the choke transformer T2, and a voltage V (N4) is a first auxiliary winding N4. Voltage. The voltage {V (N4) + V (N7)} is a combined (added) voltage of the voltage of the first auxiliary winding N4 and the voltage of the coupling winding N7. This voltage {V (N4) + V (N7)} is applied between the gate and source of the first rectifying switch element Q1 via the resistor R1 and the capacitor C1. In FIG. 2, a period To is a period in which the current flowing through the primary winding N1 is cut off (overlap period). The period T1 is a period in which the primary-side switching elements Q11 and Q14 are in the ON state.

ここで、電圧入力部に入力される入力電圧をＶｉｎ、出力電圧をＶｏｕｔで表すと、上記期間Ｔ１での各電圧は次の関係で表される。   Here, if the input voltage input to the voltage input unit is represented by Vin and the output voltage is represented by Vout, each voltage in the period T1 is represented by the following relationship.

Ｖ（Ｎ４）＝ｎ’×Ｖｉｎ …（１）
Ｖ（Ｎ７）＝−ｍ（ｎ×Ｖｉｎ−Ｖｏｕｔ） …（２）
Ｖ（Ｎ４）＋Ｖ（Ｎ７）＝（ｎ’×Ｖｉｎ）−ｍ（ｎ×Ｖｉｎ−Ｖｏｕｔ）
＝−（ｍｎ−ｎ’）×Ｖｉｎ＋ｍ×Ｖｏｕｔ …（３）
である。ここで、
１次巻線Ｎ１に対する第１補助巻線Ｎ４の巻回数比をＮ１：Ｎ４、
主巻線Ｎ６と結合巻線Ｎ７との巻回数比をＮ６：Ｎ７で表すと、
ｍ＝Ｎ６／Ｎ７
ｎ＝Ｎ２／Ｎ１
ｎ’＝Ｎ４／Ｎ１
の関係で表される。 V (N4) = n '× Vin (1)
V (N7) = − m (n × Vin−Vout) (2)
V (N4) + V (N7) = (n ′ × Vin) −m (n × Vin−Vout)
= − (Mn−n ′) × Vin + m × Vout (3)
It is. here,
The ratio of the number of turns of the first auxiliary winding N4 to the primary winding N1 is N1: N4,
When the ratio of the number of turns between the main winding N6 and the coupling winding N7 is represented by N6: N7,
m = N6 / N7
n = N2 / N1
n '= N4 / N1
It is expressed by the relationship.

一方、オーバーラップ期間Ｔｏにおける、第１補助巻線Ｎ４の電圧と結合巻線Ｎ７の電圧との合成電圧は、ｍ×Ｖｏｕｔである。   On the other hand, the combined voltage of the voltage of the first auxiliary winding N4 and the voltage of the coupling winding N7 in the overlap period To is m × Vout.

したがって、
−（ｍｎ−ｎ’）×Ｖｉｎ＋m×Ｖｏｕｔ＝ｍ×Ｖｏｕｔ
すなわち、
ｍｎ＝ｎ’ …（４）
の関係であれば、図２に示すとおり、第１補助巻線Ｎ４の電圧と結合巻線Ｎ７の電圧との合成電圧｛Ｖ（Ｎ４）＋Ｖ（Ｎ７）｝はオーバーラップ期間Ｔｏとそれ以外の期間Ｔ１とで等しくなる。 Therefore,
− (Mn−n ′) × Vin + m × Vout = m × Vout
That is,
mn = n '(4)
2, the combined voltage {V (N4) + V (N7)} of the voltage of the first auxiliary winding N4 and the voltage of the coupling winding N7 is equal to the overlap period To and the other period. It becomes equal in the period T1.

上記電圧｛Ｖ（Ｎ４）＋Ｖ（Ｎ７）｝が、図１に示した抵抗Ｒ１，Ｒ３で分圧されるので、図２に示すとおりの電圧Ｑ１Ｖｇｓが第１整流スイッチ素子Ｑ１のゲート・ソース間に印加される。   Since the voltage {V (N4) + V (N7)} is divided by the resistors R1 and R3 shown in FIG. 1, the voltage Q1Vgs as shown in FIG. 2 is applied between the gate and source of the first rectifying switch element Q1. Is applied to

このように、ｍ，ｎ，ｎ’の値によって、つまり、１次巻線Ｎ１に対する第１補助巻線Ｎ４の巻回数比Ｎ１：Ｎ４、１次巻線Ｎ１に対する第２補助巻線Ｎ５の巻回数比Ｎ１：Ｎ５、主巻線Ｎ６と結合巻線Ｎ７との巻回数比Ｎ６：Ｎ７をそれぞれ定めることによって、実質的にｍｎ＝ｎ’の関係とすることができる。このことによって、上記期間Ｔ１で第１整流スイッチ素子Ｑ１のゲート・ソース間に印加される電圧がオーバーラップ期間Ｔｏでの印加電圧と実質的に等しくなるので、第１整流スイッチ素子Ｑ１のゲート・ソース間に印加される最大電圧が抑制される。   In this manner, the winding number ratio N1: N4 of the first auxiliary winding N4 to the primary winding N1, that is, the winding number of the second auxiliary winding N5 to the primary winding N1, depends on the values of m, n, and n '. By defining the turn ratio N1: N5 and the turn ratio N6: N7 between the main winding N6 and the coupling winding N7, respectively, a relationship of substantially mn = n 'can be obtained. As a result, the voltage applied between the gate and the source of the first rectifying switch element Q1 in the period T1 becomes substantially equal to the voltage applied in the overlap period To, so that the gate voltage of the first rectifying switch element Q1 is reduced. The maximum voltage applied between the sources is suppressed.

第２整流スイッチ素子Ｑ２のゲート・ソース間に印加される電圧についても同様であり、
１次巻線Ｎ１に対する第２補助巻線Ｎ５の巻回数比をＮ１：Ｎ５で表すと、
ｍ＝Ｎ６／Ｎ７
ｎ＝Ｎ３／Ｎ１
ｎ’＝Ｎ５／Ｎ１
の関係で表され、
ｍｎ＝ｎ’ …（４）
の関係であれば、第２補助巻線Ｎ５の電圧と結合巻線Ｎ７の電圧との合成電圧｛Ｖ（Ｎ５）＋Ｖ（Ｎ７）｝はオーバーラップ期間Ｔｏとそれ以外の期間Ｔ１とで等しくなる。 The same applies to the voltage applied between the gate and source of the second rectifying switch element Q2,
When the ratio of the number of turns of the second auxiliary winding N5 to the primary winding N1 is represented by N1: N5,
m = N6 / N7
n = N3 / N1
n '= N5 / N1
Expressed as
mn = n '(4)
, The composite voltage {V (N5) + V (N7)} of the voltage of the second auxiliary winding N5 and the voltage of the coupling winding N7 is equal between the overlap period To and the other period T1. .

このように、第１整流スイッチ素子Ｑ１および第２整流スイッチ素子Ｑ２のゲート・ソース間に印加される最大電圧が抑制され、整流スイッチ素子Ｑ１，Ｑ２に要求されるゲート耐圧が緩和されるので、小型・低コストのＤＣ−ＤＣコンバータが得られる。   As described above, the maximum voltage applied between the gate and the source of the first rectifier switch element Q1 and the second rectifier switch element Q2 is suppressed, and the gate withstand voltage required for the rectifier switch elements Q1 and Q2 is reduced. A compact and low-cost DC-DC converter can be obtained.

《第２の実施形態》
第２の実施形態では、整流スイッチ素子のゲート・ソース間に接続される回路の構成が第１の実施形態とは異なるＤＣ−ＤＣコンバータの例を示す。 << 2nd Embodiment >>
In the second embodiment, an example of a DC-DC converter in which the configuration of a circuit connected between the gate and the source of the rectifying switch element is different from that of the first embodiment will be described.

図３は第２の実施形態に係るＤＣ−ＤＣコンバータ１０２の回路図である。このＤＣ−ＤＣコンバータ１０２は、逆電圧防止回路２２を備える点で、第１の実施形態のＤＣ−ＤＣコンバータ１０１とは異なる。   FIG. 3 is a circuit diagram of the DC-DC converter 102 according to the second embodiment. The DC-DC converter 102 differs from the DC-DC converter 101 of the first embodiment in that the DC-DC converter 102 includes a reverse voltage prevention circuit 22.

逆電圧防止回路２２は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ５、抵抗Ｒ６で構成される。第１ダイオードＤ１と抵抗Ｒ５との直列回路は第１整流スイッチ素子Ｑ１のゲート・ソース間に接続されていて、第２ダイオードＤ２と抵抗Ｒ６との直列回路は第２整流スイッチ素子Ｑ２のゲート・ソース間に接続されている。   The reverse voltage prevention circuit 22 includes a first diode D1, a second diode D2, a resistor R5, and a resistor R6. The series circuit of the first diode D1 and the resistor R5 is connected between the gate and the source of the first rectifier switch element Q1, and the series circuit of the second diode D2 and the resistor R6 is connected to the gate of the second rectifier switch element Q2. Connected between sources.

第１ダイオードＤ１は、第１補助巻線Ｎ４と結合巻線Ｎ７との直列回路に逆電圧が発生するときに導通して、第１整流スイッチ素子Ｑ１のゲート・ソース間に逆電圧が印加されることを防止する。同様に、第２ダイオードＤ２は、第２補助巻線Ｎ５と結合巻線Ｎ７との直列回路に逆電圧が発生するときに導通して、第２整流スイッチ素子Ｑ２のゲート・ソース間に逆電圧が印加されることを防止する。   The first diode D1 conducts when a reverse voltage is generated in the series circuit of the first auxiliary winding N4 and the coupling winding N7, and a reverse voltage is applied between the gate and the source of the first rectifying switch element Q1. To prevent that. Similarly, the second diode D2 conducts when a reverse voltage is generated in the series circuit of the second auxiliary winding N5 and the coupling winding N7, and causes the reverse voltage between the gate and the source of the second rectifying switch element Q2. Is prevented from being applied.

図４はＤＣ−ＤＣコンバータ１０２の各部の電圧波形図である。図４において、電圧Ｑ１Ｖｇｓは第１整流スイッチ素子Ｑ１のゲート・ソース間の電圧、電圧Ｖ（Ｎ７）はチョークトランスＴ２の結合巻線Ｎ７の電圧、電圧Ｖ（Ｎ４）は第１補助巻線Ｎ４の電圧である。   FIG. 4 is a voltage waveform diagram of each part of the DC-DC converter 102. In FIG. 4, a voltage Q1Vgs is a voltage between the gate and the source of the first rectifying switch element Q1, a voltage V (N7) is a voltage of the coupling winding N7 of the choke transformer T2, and a voltage V (N4) is a first auxiliary winding N4. Voltage.

図４に示すＱ１Ｖｇｓの負電圧は、逆電圧防止回路２２内のダイオードの順方向降下電圧と抵抗の降下電圧との加算値であり、非常に小さい。   The negative voltage of Q1Vgs shown in FIG. 4 is the sum of the forward voltage drop of the diode in the reverse voltage prevention circuit 22 and the voltage drop of the resistor, and is very small.

本実施形態では、逆電圧防止回路２２を備えることにより、図２に示した電圧波形と比較すると明らかなように、第１整流スイッチ素子Ｑ１のゲート・ソース間の電圧Ｑ１Ｖｇｓに印加される負電圧は非常に小さい。   In the present embodiment, the provision of the reverse voltage prevention circuit 22 makes it clear that the negative voltage applied to the gate-source voltage Q1Vgs of the first rectifier switch element Q1 as compared with the voltage waveform shown in FIG. Is very small.

本実施形態によれば、整流スイッチ素子Ｑ１，Ｑ２のゲート・ソース間に印加される逆電圧が抑制されて、整流スイッチ素子Ｑ１，Ｑ２の耐圧特性の低下が防止される。そのため、より低耐圧特性のＦＥＴを使用できることとなる。   According to the present embodiment, the reverse voltage applied between the gates and the sources of the rectifying switch elements Q1 and Q2 is suppressed, so that the withstand voltage characteristics of the rectifying switch elements Q1 and Q2 are prevented from lowering. Therefore, an FET having a lower withstand voltage characteristic can be used.

《第３の実施形態》
第３の実施形態では、整流スイッチ素子の駆動回路の構成が第１、第２の実施形態で示したものとは異なるＤＣ−ＤＣコンバータについて示す。 << 3rd Embodiment >>
In the third embodiment, a DC-DC converter in which the configuration of the drive circuit of the rectifying switch element is different from those shown in the first and second embodiments will be described.

図５は第３の実施形態に係るＤＣ−ＤＣコンバータ１０３の回路図である。図３に示したＤＣ−ＤＣコンバータ１０２とは、整流スイッチ素子ゲート制御回路２３、信号伝送トランスＴ３，Ｔ４、ダイオードＤ５，Ｄ６を備える点で異なる。これらの付加回路は２次側スイッチング制御回路を構成する。   FIG. 5 is a circuit diagram of a DC-DC converter 103 according to the third embodiment. The difference from the DC-DC converter 102 shown in FIG. 3 is that a rectifying switch element gate control circuit 23, signal transmission transformers T3, T4, and diodes D5, D6 are provided. These additional circuits constitute a secondary-side switching control circuit.

本実施形態のＤＣ−ＤＣコンバータ１０３は、整流スイッチ素子Ｑ１，Ｑ２のターンオフタイミングを、１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のうち、整流スイッチ素子Ｑ１，Ｑ２のオフ期間にオンする１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のターンオンタイミングで決定する２次側スイッチング制御回路を備える。   The DC-DC converter 103 of the present embodiment turns on the rectifying switch elements Q1 and Q2 during the off period of the rectifying switch elements Q1 and Q2 among the primary-side switch elements Q11, Q12, Q13, and Q14. A secondary-side switching control circuit is determined based on the turn-on timing of the secondary-side switching elements Q11, Q12, Q13, and Q14.

整流スイッチ素子ゲート制御回路２３は、ダイオードＤ３，Ｄ４およびスイッチ素子Ｑ３，Ｑ４で構成される。ダイオードＤ３とスイッチ素子Ｑ３との直列回路は第１整流スイッチ素子Ｑ１のゲート・ソースとの間に接続されていて、ダイオードＤ４とスイッチ素子Ｑ４との直列回路は第２整流スイッチ素子Ｑ２のゲート・ソースとの間に接続されている。   The rectifying switch element gate control circuit 23 includes diodes D3 and D4 and switch elements Q3 and Q4. The series circuit of the diode D3 and the switch element Q3 is connected between the gate and the source of the first rectifier switch element Q1, and the series circuit of the diode D4 and the switch element Q4 is connected to the gate of the second rectifier switch element Q2. Connected between the source.

上記スイッチ素子Ｑ３は第１整流スイッチ素子Ｑ１の早期オフ用スイッチ素子であり、スイッチ素子Ｑ４は第２整流スイッチ素子Ｑ２の早期オフ用スイッチ素子である。上記ダイオードＤ３はスイッチ素子Ｑ３のボディダイオードを通してキャパシタＣ１が充電されるのを防止するダイオードであり、ダイオードＤ４はスイッチ素子Ｑ４のボディダイオードを通してキャパシタＣ２が充電されるのを防止するダイオードである。   The switch element Q3 is an early-off switch element of the first rectifier switch element Q1, and the switch element Q4 is an early-off switch element of the second rectifier switch element Q2. The diode D3 is a diode that prevents the capacitor C1 from being charged through the body diode of the switch element Q3, and the diode D4 is a diode that prevents the capacitor C2 from being charged through the body diode of the switch element Q4.

信号伝送トランスＴ３の１次巻線は、スイッチング制御信号発生回路１２と１次側スイッチ素子Ｑ１２のゲートとの間に直列接続されている。このトランスＴ３の１次巻線にはトランスリセット用のダイオードＤ５が接続されている。トランスＴ３の２次巻線の出力はスイッチ素子Ｑ３のゲート・ソース間に接続されている。   The primary winding of the signal transmission transformer T3 is connected in series between the switching control signal generation circuit 12 and the gate of the primary side switching element Q12. A diode D5 for transformer reset is connected to the primary winding of the transformer T3. The output of the secondary winding of the transformer T3 is connected between the gate and the source of the switch element Q3.

同様に、信号伝送トランスＴ４の１次巻線は、スイッチング制御信号発生回路１４と１次側スイッチ素子Ｑ１４のゲートとの間に直列接続されている。この信号伝送トランスＴ４の１次巻線にはトランスリセット用のダイオードＤ６が接続されている。信号伝送トランスＴ４の２次巻線の出力はスイッチ素子Ｑ４のゲート・ソース間に接続されている。   Similarly, the primary winding of the signal transmission transformer T4 is connected in series between the switching control signal generation circuit 14 and the gate of the primary side switching element Q14. A diode D6 for transformer reset is connected to the primary winding of the signal transmission transformer T4. The output of the secondary winding of the signal transmission transformer T4 is connected between the gate and source of the switch element Q4.

図６はＤＣ−ＤＣコンバータ１０３の各部の電圧波形図である。図７は図６中の破線で囲む部分の時間軸を拡大した電圧波形図である。また、図７における電圧Ｑ１Ｖｇｓの破線は、整流スイッチ素子ゲート制御回路２３を設けない場合の波形である。   FIG. 6 is a voltage waveform diagram of each part of the DC-DC converter 103. FIG. 7 is a voltage waveform diagram in which the time axis of a portion surrounded by a broken line in FIG. 6 is enlarged. The broken line of the voltage Q1Vgs in FIG. 7 is a waveform when the rectifying switch element gate control circuit 23 is not provided.

１次側スイッチ素子Ｑ１２，Ｑ１３は第１整流スイッチ素子Ｑ１のオフ期間にターンオンする。この１次側スイッチ素子Ｑ１２，Ｑ１３のゲート信号の立ち上がりタイミングが、信号伝送トランスＴ３を介して１次側から２次側へ伝送される。この信号の立ち上がりによってスイッチ素子Ｑ３がターンオンする。これにより、第１整流スイッチ素子Ｑ１は１次側スイッチ素子Ｑ１２，Ｑ１３のターンオンよりデッドタイムＴｄだけ早期にターンオフする。   The primary side switching elements Q12 and Q13 turn on during the off period of the first rectifying switching element Q1. The rising timing of the gate signals of the primary side switching elements Q12 and Q13 is transmitted from the primary side to the secondary side via the signal transmission transformer T3. The switch element Q3 is turned on by the rise of this signal. As a result, the first rectifying switch element Q1 turns off earlier than the turn-on of the primary-side switch elements Q12 and Q13 by the dead time Td.

同様に、１次側スイッチ素子Ｑ１１，Ｑ１４のゲート信号の立ち上がりタイミングが、トランスＴ４を介して１次側から２次側へ伝送される。この信号の立ち上がりによってスイッチ素子Ｑ４がターンオンする。これにより、第２整流スイッチ素子Ｑ２は１次側スイッチ素子Ｑ１１，Ｑ１４のターンオンより早期にターンオフする。   Similarly, the rising timing of the gate signal of the primary side switching elements Q11 and Q14 is transmitted from the primary side to the secondary side via the transformer T4. The rising of this signal turns on the switching element Q4. As a result, the second rectifying switch element Q2 turns off earlier than the turn-on of the primary-side switch elements Q11 and Q14.

図８は、トランスＴ１の２次巻線（Ｎ２，Ｎ３）に発生する電圧が整流スイッチ素子Ｑ１，Ｑ２で短絡されて短絡電流が流れる場合の電流経路を示す図である。上記整流スイッチ素子ゲート制御回路２３を設けない場合は、整流スイッチ素子Ｑ１，Ｑ２に短絡電流が流れて、整流スイッチ素子Ｑ１，Ｑ２による損失が生じるが、本実施形態のＤＣ−ＤＣコンバータ１０３によれば、第１整流スイッチ素子Ｑ１および第２整流スイッチ素子Ｑ２の同時オンの期間が生じないので、トランスＴ１の２次巻線（Ｎ２，Ｎ３）に発生する電圧が整流スイッチ素子Ｑ１，Ｑ２で短絡されることなく、整流スイッチ素子Ｑ１，Ｑ２での電力損失が防止できる。   FIG. 8 is a diagram showing a current path when a voltage generated in the secondary windings (N2, N3) of the transformer T1 is short-circuited by the rectification switching elements Q1, Q2 and a short-circuit current flows. If the rectifier switch element gate control circuit 23 is not provided, a short-circuit current flows through the rectifier switch elements Q1 and Q2, causing loss due to the rectifier switch elements Q1 and Q2. In this case, since the period during which the first rectifier switch element Q1 and the second rectifier switch element Q2 are simultaneously turned on does not occur, the voltage generated in the secondary windings (N2, N3) of the transformer T1 is short-circuited by the rectifier switch elements Q1, Q2. Power loss in the rectifying switch elements Q1 and Q2 can be prevented.

《第４の実施形態》
第４の実施形態では、整流スイッチ素子の駆動回路の構成が第１、第２、第３の実施形態で示したものとは異なるＤＣ−ＤＣコンバータについて示す。 << 4th Embodiment >>
In the fourth embodiment, a DC-DC converter in which the configuration of the drive circuit of the rectifying switch element is different from those shown in the first, second, and third embodiments will be described.

図９は第４の実施形態に係るＤＣ−ＤＣコンバータ１０４の回路図である。図５に示したＤＣ−ＤＣコンバータ１０３とは、遅延回路１５Ａ，１５Ｂ、抵抗Ｒ７，Ｒ８を備える点で異なる。また、チョークトランスＴ２の構成が異なる。チョークトランスＴ２には、主巻線Ｎ６に結合する結合巻線Ｎ７，Ｎ８，Ｎ９，Ｎ１０を備える。   FIG. 9 is a circuit diagram of a DC-DC converter 104 according to the fourth embodiment. 5 is different from the DC-DC converter 103 shown in FIG. 5 in that delay circuits 15A and 15B and resistors R7 and R8 are provided. Further, the configuration of the choke transformer T2 is different. The choke transformer T2 includes coupling windings N7, N8, N9, N10 coupled to the main winding N6.

スイッチ素子Ｑ３のゲートには、チョークトランスＴ２の結合巻線Ｎ９の電圧と第１補助巻線Ｎ４の電圧との合成電圧が遅延回路１５Ａを介して印加される。同様に、スイッチ素子Ｑ４のゲートには、チョークトランスの結合巻線Ｎ１０の電圧と第２補助巻線Ｎ５の電圧との合成電圧が遅延回路１５Ｂを介して印加される。   A combined voltage of the voltage of the coupling winding N9 of the choke transformer T2 and the voltage of the first auxiliary winding N4 is applied to the gate of the switching element Q3 via the delay circuit 15A. Similarly, a combined voltage of the voltage of the coupling winding N10 of the choke transformer and the voltage of the second auxiliary winding N5 is applied to the gate of the switching element Q4 via the delay circuit 15B.

整流スイッチ素子ゲート制御回路２３の構成は第３の実施形態で示したものと同じである。   The configuration of the rectifying switch element gate control circuit 23 is the same as that shown in the third embodiment.

本実施形態のＤＣ−ＤＣコンバータ１０４は、整流スイッチ素子Ｑ１，Ｑ２のターンオフタイミングを、整流スイッチ素子Ｑ１，Ｑ２のオン期間にオンする１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のターンオンタイミングからの遅延時間で定める遅延回路を備える。   The DC-DC converter 104 according to the present embodiment determines the turn-off timing of the rectifier switch elements Q1 and Q2 from the turn-on timing of the primary-side switch elements Q11, Q12, Q13, and Q14 that are turned on during the ON period of the rectifier switch elements Q1 and Q2. And a delay circuit determined by the delay time.

図１０はＤＣ−ＤＣコンバータ１０４の各部の電圧波形図である。図１０において、電圧Ｑ１Ｖｇｓは第１整流スイッチ素子Ｑ１のゲート・ソース間の電圧である。電圧Ｖ（Ｒ７）は、チョークトランスＴ２の結合巻線Ｎ９の電圧と第１補助巻線Ｎ４の電圧との合成電圧、すなわち抵抗Ｒ７両端の電圧である。電圧Ｖ（Ｎ９）はチョークトランスＴ２の結合巻線Ｎ９の電圧、電圧Ｖ（Ｎ４）は第１補助巻線Ｎ４の電圧である。   FIG. 10 is a voltage waveform diagram of each part of the DC-DC converter 104. In FIG. 10, a voltage Q1Vgs is a voltage between the gate and the source of the first rectifying switch element Q1. The voltage V (R7) is a composite voltage of the voltage of the coupling winding N9 of the choke transformer T2 and the voltage of the first auxiliary winding N4, that is, the voltage across the resistor R7. The voltage V (N9) is the voltage of the coupling winding N9 of the choke transformer T2, and the voltage V (N4) is the voltage of the first auxiliary winding N4.

遅延回路１５Ａは抵抗Ｒ７両端の電圧信号を遅延時間Ｔｄｙだけ遅延して、スイッチ素子Ｑ３のゲート・ソース間に印加する。上記遅延時間Ｔｄｙは、第１整流スイッチ素子Ｑ１が１次側スイッチ素子Ｑ１２，Ｑ１３のターンオンよりデッドタイムＴｄだけ早期に、スイッチ素子Ｑ３がターンオンするように定める。これにより、第１整流スイッチ素子Ｑ１は１次側スイッチ素子Ｑ１２，Ｑ１３のターンオンよりデッドタイムＴｄだけ早期にターンオフする。   The delay circuit 15A delays the voltage signal across the resistor R7 by the delay time Tdy and applies the voltage signal between the gate and source of the switch element Q3. The delay time Tdy is determined so that the first rectifying switch element Q1 turns on the switch element Q3 earlier than the turn-on of the primary switch elements Q12 and Q13 by the dead time Td. As a result, the first rectifying switch element Q1 turns off earlier than the turn-on of the primary-side switch elements Q12 and Q13 by the dead time Td.

同様に、遅延回路１５Ｂは抵抗Ｒ８両端の電圧信号を遅延時間Ｔｄｙだけ遅延して、スイッチ素子Ｑ４のゲート・ソース間に印加する。上記遅延時間Ｔｄｙは、第２整流スイッチ素子Ｑ２が１次側スイッチ素子Ｑ１１，Ｑ１４のターンオンよりデッドタイムＴｄだけ早期に、スイッチ素子Ｑ４がターンオンするように定める。これにより、第２整流スイッチ素子Ｑ２は１次側スイッチ素子Ｑ１１，Ｑ１４のターンオンより早期にターンオフする。   Similarly, the delay circuit 15B delays the voltage signal across the resistor R8 by the delay time Tdy and applies the voltage signal between the gate and source of the switch element Q4. The delay time Tdy is determined so that the second rectifying switch element Q2 turns on the switch element Q4 earlier than the turn-on of the primary switch elements Q11 and Q14 by the dead time Td. As a result, the second rectifying switch element Q2 turns off earlier than the turn-on of the primary-side switch elements Q11 and Q14.

本実施形態のＤＣ−ＤＣコンバータ１０４によれば、第１整流スイッチ素子Ｑ１および第２整流スイッチ素子Ｑ２の同時オンの期間が生じないので、トランスＴ１の２次巻線（Ｎ２，Ｎ３）に発生する電圧が整流スイッチ素子Ｑ１，Ｑ２で短絡されることなく、整流スイッチ素子Ｑ１，Ｑ２での電力損失が低減できる。また、図５に示したＤＣ−ＤＣコンバータ１０３とは異なり、１次から２次に整流スイッチ素子を制御するための信号を伝達する必要がない。   According to the DC-DC converter 104 of the present embodiment, since the simultaneous ON period of the first rectifier switch element Q1 and the second rectifier switch element Q2 does not occur, the DC-DC converter 104 is generated in the secondary winding (N2, N3) of the transformer T1. The power loss in the rectifier switch elements Q1 and Q2 can be reduced without the voltage to be generated being short-circuited by the rectifier switch elements Q1 and Q2. Further, unlike the DC-DC converter 103 shown in FIG. 5, there is no need to transmit a signal for controlling the rectifying switch element from the primary to the secondary.

《第５の実施形態》
第５の実施形態では、第４の実施形態で示した遅延回路の具体例について示す。 << 5th Embodiment >>
In the fifth embodiment, a specific example of the delay circuit described in the fourth embodiment will be described.

図１１は第５の実施形態に係る遅延回路の回路図である。図１２は、図９に示した遅延回路１５Ａ，１５Ｂに図１１に示した遅延回路を設けた場合の、ＤＣ−ＤＣコンバータ１０４各部の電圧波形図である。   FIG. 11 is a circuit diagram of the delay circuit according to the fifth embodiment. FIG. 12 is a voltage waveform diagram of each part of the DC-DC converter 104 when the delay circuits shown in FIG. 11 are provided in the delay circuits 15A and 15B shown in FIG.

図１１に示す遅延回路は、２つのＮＯＲゲートＮＯＲ１，ＮＯＲ２によるＳＲラッチ回路を含む。このＳＲラッチ回路のリセット入力Ｒが遅延回路の入力である。ＱBar出力には抵抗Ｒ９およびキャパシタＣ９による時定数回路が接続されていて、Ｑ出力にはキャパシタＣ１０および抵抗Ｒ１０による時定数回路が接続されている。この抵抗Ｒ１０の電圧が遅延回路の出力電圧である。   The delay circuit shown in FIG. 11 includes an SR latch circuit including two NOR gates NOR1 and NOR2. The reset input R of the SR latch circuit is the input of the delay circuit. The QBar output is connected to a time constant circuit including a resistor R9 and a capacitor C9, and the Q output is connected to a time constant circuit including a capacitor C10 and a resistor R10. The voltage of the resistor R10 is the output voltage of the delay circuit.

本実施形態によれば、遅延回路の入力（図９中の抵抗Ｒ７の電圧）が“Ｈ”になったタイミングで遅延回路のＱ出力が“Ｌ”になるので、遅延回路の出力は一瞬負電位になるが、その後は、キャパシタＣ１０および抵抗Ｒ１０による時定数に従って０Ｖに戻る。その後、抵抗Ｒ９およびキャパシタＣ９による時定数で、キャパシタＣ９の充電電位が上昇し、ＳＲラッチがセットされることで、Ｑ出力が“Ｈ”になるので、遅延回路の出力は一瞬正電位になるが、その後は、キャパシタＣ１０および抵抗Ｒ１０による時定数に従って０Ｖに戻る。   According to the present embodiment, the Q output of the delay circuit becomes "L" at the timing when the input of the delay circuit (voltage of the resistor R7 in FIG. 9) becomes "H", so that the output of the delay circuit is momentarily negative. After that, the potential returns to 0 V according to the time constant of the capacitor C10 and the resistor R10. Thereafter, the charging potential of the capacitor C9 rises by the time constant of the resistor R9 and the capacitor C9, and the SR latch is set, so that the Q output becomes “H”, so that the output of the delay circuit momentarily becomes the positive potential. Thereafter, the voltage returns to 0 V according to the time constant of the capacitor C10 and the resistor R10.

図１２に示すように、遅延回路の出力電圧が負電位になってから遅延時間Ｔｄｙの経過後に正電位が出力され、この正電位によって図９中のスイッチ素子Ｑ３がオンし、第１整流スイッチ素子Ｑ１が強制的にターンオフされる。   As shown in FIG. 12, a positive potential is output after a delay time Tdy has elapsed since the output voltage of the delay circuit became a negative potential, and the positive potential turns on the switch element Q3 in FIG. The element Q1 is forcibly turned off.

スイッチ素子Ｑ４のゲートに接続される遅延回路についても同様であり、その遅延回路の出力電圧が負電位になってから遅延時間Ｔｄｙの経過後に正電位が出力され、この正電位によってスイッチ素子Ｑ４がオンし、第２整流スイッチ素子Ｑ２が強制的にターンオフされる。   The same applies to the delay circuit connected to the gate of the switching element Q4. A positive potential is output after a delay time Tdy has elapsed since the output voltage of the delay circuit has become a negative potential. On, the second rectifying switch element Q2 is forcibly turned off.

《第６の実施形態》
第６の実施形態では、１次側のスイッチング回路がフェーズシフトフルブリッジ動作するＤＣ−ＤＣコンバータについて示す。 << Sixth Embodiment >>
In the sixth embodiment, a DC-DC converter in which a primary-side switching circuit operates in a phase-shift full-bridge operation will be described.

図１３は第６の実施形態に係るＤＣ−ＤＣコンバータ１０６の回路図である。図５に示したＤＣ−ＤＣコンバータ１０３とは、１次側スイッチング制御回路の構成が異なる。図１３に示すＤＣ−ＤＣコンバータ１０６は１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４を個別に制御するスイッチング制御信号発生回路１１，１２，１３，１４を備える。これらスイッチング制御信号発生回路１１，１２，１３，１４は「１次側スイッチング制御回路」を構成する。   FIG. 13 is a circuit diagram of a DC-DC converter 106 according to the sixth embodiment. The configuration of the primary side switching control circuit is different from that of the DC-DC converter 103 shown in FIG. The DC-DC converter 106 shown in FIG. 13 includes switching control signal generation circuits 11, 12, 13, and 14 for individually controlling the primary-side switching elements Q11, Q12, Q13, and Q14. These switching control signal generation circuits 11, 12, 13, and 14 constitute a "primary side switching control circuit".

１次側スイッチ素子Ｑ１１のゲート・ソース間に、信号伝送トランスＴ３の１次巻線とスイッチング制御信号発生回路１１との直列回路が接続されている。信号伝送トランスＴ３の１次巻線には、正電圧バイパス用のダイオードＤ５が接続されている。信号伝送トランスＴ３の２次巻線には抵抗Ｒ１１が接続されている。   A series circuit of the primary winding of the signal transmission transformer T3 and the switching control signal generation circuit 11 is connected between the gate and source of the primary side switching element Q11. A diode D5 for positive voltage bypass is connected to a primary winding of the signal transmission transformer T3. A resistor R11 is connected to a secondary winding of the signal transmission transformer T3.

同様に、１次側スイッチ素子Ｑ１２のゲート・ソース間に、信号伝送トランスＴ４の１次巻線とスイッチング制御信号発生回路１２との直列回路が接続されている。信号伝送トランスＴ４の１次巻線には正電圧バイパス用のダイオードＤ６が接続されている。信号伝送トランスＴ４の２次巻線には抵抗Ｒ１２が接続されている。   Similarly, a series circuit of the primary winding of the signal transmission transformer T4 and the switching control signal generation circuit 12 is connected between the gate and the source of the primary side switching element Q12. A diode D6 for positive voltage bypass is connected to the primary winding of the signal transmission transformer T4. The resistor R12 is connected to the secondary winding of the signal transmission transformer T4.

図１４はＤＣ−ＤＣコンバータ１０６の主に２次側の各部の電圧波形図である。図１５は１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のオン／オフタイミングを示す電圧波形図である。図１５において、１次巻線Ｎ１の電圧Ｖ（Ｎ１）はトランスＴ１の励磁期間を示すために表している。   FIG. 14 is a voltage waveform diagram of each part of the DC-DC converter 106 mainly on the secondary side. FIG. 15 is a voltage waveform diagram showing ON / OFF timings of the primary-side switching elements Q11, Q12, Q13, and Q14. In FIG. 15, the voltage V (N1) of the primary winding N1 is shown to indicate the excitation period of the transformer T1.

図１５に表れているように、１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のオン期間の位相は順にシフトされていて、１次側のスイッチング回路はフェーズシフトフルブリッジ動作する。すなわち、スイッチング制御信号発生回路１１，１２，１３，１４は１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４に対して制御信号を発生し、これら制御信号の位相シフト量を定めることで、スイッチング周期に対する１次巻線Ｎ１に電流が流れる期間の比を定める。   As shown in FIG. 15, the phases of the ON periods of the primary-side switching elements Q11, Q12, Q13, and Q14 are sequentially shifted, and the primary-side switching circuit performs a phase-shift full-bridge operation. That is, the switching control signal generation circuits 11, 12, 13, and 14 generate control signals for the primary-side switching elements Q11, Q12, Q13, and Q14, and determine the amount of phase shift of these control signals, whereby the switching cycle is changed. The ratio of the period during which a current flows through the primary winding N1 to the period N is determined.

具体的には、スイッチング周期をＴｓｗ、トランスの励磁期間をＴｅ、トランスの１次巻線Ｎ１に対する２次巻線（Ｎ２，Ｎ３）の巻回数比をｎ、入力電圧をＶｉｎ、出力電圧をＶｏｕｔでそれぞれ表すと、
Ｖｏｕｔ＝ｎ×Ｖｉｎ×Ｔｏｎ／Ｔｓｗ
を満たすようにフェーズシフト量が制御される。 Specifically, the switching cycle is Tsw, the excitation period of the transformer is Te, the ratio of the number of turns of the secondary winding (N2, N3) to the primary winding N1 of the transformer is n, the input voltage is Vin, and the output voltage is Vout. In each case,
Vout = n × Vin × Ton / Tsw
The phase shift amount is controlled so as to satisfy the following.

１次側スイッチ素子Ｑ１１がオンで且つスイッチ素子Ｑ１４がオンの期間、および１次側スイッチ素子Ｑ１２がオンで且つスイッチ素子Ｑ１３がオンの期間がそれぞれトランス励磁期間Ｔｅである。   The period when the primary-side switching element Q11 is on and the switching element Q14 is on, and the period when the primary-side switching element Q12 is on and the switching element Q13 is on are the transformer excitation periods Te.

図１５に表れているように、１次側スイッチ素子Ｑ１１のオフタイミングｔ１１（図１４中のスイッチング制御信号発生回路１１の出力の立ち下がりタイミングｔ１１）は、トランスＴ１の励磁期間Ｔｅより先に発生する。したがって、１次側スイッチ素子Ｑ１１，Ｑ１２の同時オンを防ぐためのデッドタイムＴｄとなっている。   As shown in FIG. 15, the off-timing t11 of the primary-side switching element Q11 (falling timing t11 of the output of the switching control signal generation circuit 11 in FIG. 14) occurs before the excitation period Te of the transformer T1. I do. Therefore, the dead time Td is set to prevent the primary side switching elements Q11 and Q12 from being simultaneously turned on.

上記１次側スイッチ素子Ｑ１１のオフタイミングｔ１１（図１４中のスイッチング制御信号発生回路１１の出力の立ち下がりタイミングｔ１１）が信号伝送トランスＴ３を介してスイッチ素子Ｑ３のゲート・ソース間に印加される。図１４に表れているように、スイッチ素子Ｑ３のオンにより第１整流スイッチ素子Ｑ１が強制的にターンオフされ、デッドタイムＴｄの後に、トランス電圧が発生する。   The off-timing t11 of the primary-side switching element Q11 (falling timing t11 of the output of the switching control signal generation circuit 11 in FIG. 14) is applied between the gate and source of the switching element Q3 via the signal transmission transformer T3. . As shown in FIG. 14, when the switch element Q3 is turned on, the first rectifying switch element Q1 is forcibly turned off, and a transformer voltage is generated after the dead time Td.

図１４では第１整流スイッチ素子Ｑ１に関連する波形を示したが、第２整流スイッチ素子Ｑ２についても同様である。   FIG. 14 shows the waveform related to the first rectifier switch element Q1, but the same applies to the second rectifier switch element Q2.

このように、本実施形態のＤＣ−ＤＣコンバータ１０６は、整流スイッチ素子Ｑ１，Ｑ２のターンオフタイミングを、４つの１次側スイッチ素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４のうち、ターンオフタイミングが遅いスイッチ素子（スイッチ素子Ｑ１１）のターンオフタイミングで決定する制御回路（２次側スイッチング制御回路）を備える。つまり、整流スイッチ素子Ｑ１のターンオフタイミングは、１次側スイッチ素子Ｑ１１，Ｑ１４のうち、ターンオフタイミングが遅いスイッチ素子Ｑ１１のターンオフタイミングで決定され、整流スイッチ素子Ｑ２のターンオフタイミングは、１次側スイッチ素子Ｑ１２，Ｑ１３のうち、ターンオフタイミングが遅いスイッチ素子Ｑ１２のターンオフタイミングで決定される。   As described above, the DC-DC converter 106 of the present embodiment sets the turn-off timing of the rectifying switch elements Q1 and Q2 to the switch element (of the four primary-side switch elements Q11, Q12, Q13, and Q14) whose turn-off timing is late. A control circuit (secondary-side switching control circuit) that is determined by the turn-off timing of the switch element Q11) is provided. That is, the turn-off timing of the rectifier switch element Q1 is determined by the turn-off timing of the switch element Q11 having the slower turn-off timing among the primary-side switch elements Q11 and Q14, and the turn-off timing of the rectifier switch element Q2 is determined by the primary-side switch element. Of the Q12 and Q13, the turn-off timing is determined by the turn-off timing of the switch element Q12 which is late.

このように、スイッチング回路をフェーズシフトフルブリッジ動作させることで、１次側スイッチ素子Ｑ１１，Ｑ１２の同時オンおよび１次側スイッチ素子Ｑ１３，Ｑ１４の同時オンが防止される。そして、この１次側スイッチ素子のうち所定のスイッチ素子のターンオフタイミングで整流スイッチ素子を強制的にオフすることで、整流スイッチ素子Ｑ１，Ｑ２に短絡電流が流れることが防止される。   As described above, by performing the phase shift full bridge operation of the switching circuit, simultaneous turning on of the primary side switching elements Q11 and Q12 and simultaneous turning on of the primary side switching elements Q13 and Q14 are prevented. By forcibly turning off the rectifying switch element at the turn-off timing of a predetermined switch element among the primary side switching elements, short-circuit current is prevented from flowing through the rectifying switch elements Q1 and Q2.

《第７の実施形態》
第７の実施形態では、整流平滑回路にフルブリッジ回路を構成した例を示す。 << Seventh Embodiment >>
In the seventh embodiment, an example in which a full bridge circuit is configured in a rectifying / smoothing circuit will be described.

トランスＴ１は、２次巻線Ｎ２、補助巻線Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４を有し、チョークトランスＴ２は主巻線Ｎ６に結合する結合巻線Ｎ２１，Ｎ２２，Ｎ２３を有する。   The transformer T1 has a secondary winding N2 and auxiliary windings N11, N12, N13, N14, and the choke transformer T2 has coupling windings N21, N22, N23 coupled to the main winding N6.

図１６は第７の実施形態に係るＤＣ−ＤＣコンバータ１０７の回路図である。トランスＴ１の２次巻線Ｎ２に整流スイッチ素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４によるフルブリッジ整流回路が接続されている。   FIG. 16 is a circuit diagram of a DC-DC converter 107 according to the seventh embodiment. A full bridge rectifier circuit including rectifier switch elements Q21, Q22, Q23, and Q24 is connected to the secondary winding N2 of the transformer T1.

結合巻線Ｎ２１、補助巻線Ｎ１１、抵抗Ｒ２１およびキャパシタＣ１による直列回路は整流スイッチ素子Ｑ２１のゲート・ソース間に接続されている。この整流スイッチ素子Ｑ２１のゲート・ソース間には抵抗Ｒ３１が接続されている。   A series circuit including the coupling winding N21, the auxiliary winding N11, the resistor R21, and the capacitor C1 is connected between the gate and the source of the rectifying switch element Q21. A resistor R31 is connected between the gate and the source of the rectifying switch element Q21.

結合巻線Ｎ２２、補助巻線Ｎ１２、抵抗Ｒ２２およびキャパシタＣ２による直列回路は整流スイッチ素子Ｑ２２のゲート・ソース間に接続されている。この整流スイッチ素子Ｑ２２のゲート・ソース間には抵抗Ｒ３２が接続されている。   A series circuit including the coupling winding N22, the auxiliary winding N12, the resistor R22, and the capacitor C2 is connected between the gate and the source of the rectifying switch element Q22. A resistor R32 is connected between the gate and the source of the rectifying switch element Q22.

結合巻線Ｎ２３、補助巻線Ｎ１３、抵抗Ｒ２３およびキャパシタＣ３による直列回路は整流スイッチ素子Ｑ２３のゲート・ソース間に接続されている。この整流スイッチ素子Ｑ２３のゲート・ソース間には抵抗Ｒ３３が接続されている。   A series circuit including the coupling winding N23, the auxiliary winding N13, the resistor R23, and the capacitor C3 is connected between the gate and the source of the rectifying switch element Q23. A resistor R33 is connected between the gate and the source of the rectifying switch element Q23.

結合巻線Ｎ２２、補助巻線Ｎ１４、抵抗Ｒ２４およびキャパシタＣ４による直列回路は整流スイッチ素子Ｑ２４のゲート・ソース間に接続されている。この整流スイッチ素子Ｑ２４のゲート・ソース間には抵抗Ｒ３４が接続されている。   A series circuit including the coupling winding N22, the auxiliary winding N14, the resistor R24, and the capacitor C4 is connected between the gate and the source of the rectifying switch element Q24. A resistor R34 is connected between the gate and source of the rectifier switch element Q24.

上記抵抗Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４はいずれもゲート電荷放電用抵抗である。また、上記キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は各整流スイッチ素子のゲート・ソース間電圧調整用キャパシタである。   The resistors R31, R32, R33, and R34 are all gate charge discharging resistors. The capacitors C1, C2, C3 and C4 are capacitors for adjusting the voltage between the gate and the source of each rectifying switch element.

その他の基本的な構成はこれまでに示した各実施形態と同様である。   Other basic configurations are the same as those of the embodiments described above.

図１７は図１６中の各スイッチ素子のゲート・ソース間に印加される電圧の波形図である。このように、トランスＴ１の２次側がブリッジ整流回路であっても、各整流スイッチ素子のゲート・ソース間に印加される最大電圧を抑制できる。   FIG. 17 is a waveform diagram of the voltage applied between the gate and source of each switch element in FIG. As described above, even if the secondary side of the transformer T1 is a bridge rectifier circuit, the maximum voltage applied between the gate and the source of each rectifier switch element can be suppressed.

なお、以上に示した各実施形態では、整流スイッチ素子のゲート・ソース間に電圧を印加する直列回路に抵抗（Ｒ１，Ｒ２等）を設ける例を示したが、これら抵抗は必須ではない。また、整流スイッチ素子のゲート・ソース間に抵抗を接続した例を示したが、これら抵抗も必須ではない。また、逆電圧防止回路２２内の抵抗（Ｒ５，Ｒ６等）は整流スイッチ素子のゲート・ソース間に印加される負の電圧値を調整するためのものであり、必須ではなく、ダイオードだけでもよい。   In each of the above-described embodiments, examples have been given in which resistors (R1, R2, etc.) are provided in a series circuit for applying a voltage between the gate and the source of the rectifying switch element, but these resistors are not essential. Further, although an example is shown in which resistors are connected between the gate and source of the rectifying switch element, these resistors are not essential. The resistors (R5, R6, etc.) in the reverse voltage prevention circuit 22 are for adjusting the negative voltage value applied between the gate and source of the rectifying switch element, and are not essential, and may be diodes alone. .

以上に示した各実施形態では、結合巻線（Ｎ７等）と補助巻線（Ｎ４，Ｎ５等）との合成電圧を、トランスＴ１の１次巻線Ｎ１に流れる電流が遮断される期間（オーバーラップ期間）における整流スイッチ素子（Ｑ１，Ｑ２等）の制御電圧と、整流スイッチ素子のオン期間に印加される制御電圧と、が等しくなるようにする電圧とした。すなわち、例えば図２において電圧Ｖ（Ｎ４）＋Ｖ（Ｎ７）の正電圧が一定になるようにした。しかし、本発明はこれに限るものではなく、結合巻線と補助巻線との合成電圧を、上記オーバーラップ期間における整流スイッチ素子の制御電圧と、整流スイッチ素子のオン期間に印加される制御電圧と、を近似させる電圧であればよい。   In each of the embodiments described above, the combined voltage of the coupling winding (N7, etc.) and the auxiliary windings (N4, N5, etc.) is reduced by the period during which the current flowing through the primary winding N1 of the transformer T1 is interrupted (overvoltage). The control voltage of the rectifier switch element (Q1, Q2, etc.) during the lap period) is equal to the control voltage applied during the ON period of the rectifier switch element. That is, for example, the positive voltage of the voltage V (N4) + V (N7) in FIG. 2 is set to be constant. However, the present invention is not limited to this. The combined voltage of the coupling winding and the auxiliary winding is controlled by the control voltage of the rectifying switch element during the overlap period and the control voltage applied during the ON period of the rectifying switch element. And any voltage that approximates

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。   Finally, the description of the above embodiments is illustrative in all respects and is not restrictive. Modifications and changes can be made as appropriate by those skilled in the art. The scope of the present invention is defined by the terms of the claims, rather than the embodiments described above. Further, the scope of the present invention includes modifications from the embodiments within the scope equivalent to the scope of the claims.

Ｄ５，Ｄ６…トランスリセット用ダイオード
Ｎ１…１次巻線
Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４…補助巻線
Ｎ２１，Ｎ２２，Ｎ２３…結合巻線
Ｎ４…第１補助巻線
Ｎ５…第２補助巻線
Ｎ６…主巻線
Ｎ７，Ｎ８，Ｎ９，Ｎ１０…結合巻線
ＮＯＲ１，ＮＯＲ２…ＮＯＲゲート
Ｐ１…第１端
Ｐ２…第２端
Ｐｃ…センタータップ
Ｑ１…第１整流スイッチ素子
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４…１次側スイッチ素子
Ｑ２…第２整流スイッチ素子
Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４…整流スイッチ素子
Ｑ３，Ｑ４…整流スイッチ素子早期オフ用スイッチ素子
Ｔ１…トランス
Ｔ２…チョークトランス
Ｔ３，Ｔ４…信号伝送トランス
Vin(+)，Vin(-)…電圧入力部
Vin(+)，Vin(-)…電圧出力部
Vout(-)…第１出力部
Vout(+)…第２出力部
Ｎ２…２次巻線
１０…スイッチング回路
１１，１２，１３，１４…スイッチング制御信号発生回路
１１Ｈ…ハイサイド駆動回路
１３Ｈ…ハイサイド駆動回路
１５Ａ，１５Ｂ…遅延回路
２０…整流平滑回路
２２…逆電圧防止回路
２３…整流スイッチ素子ゲート制御回路
１０１〜１０７…ＤＣ−ＤＣコンバータ D5, D6 Transformer reset diode N1 Primary windings N11, N12, N13, N14 Auxiliary windings N21, N22, N23 Coupling winding N4 First auxiliary winding N5 Second auxiliary winding N6 Main windings N7, N8, N9, N10 coupling windings NOR1, NOR2 NOR gate P1 first end P2 second end Pc center tap Q1 first rectifying switch elements Q11, Q12, Q13, Q14 ... 1 Secondary switch element Q2 Second rectifier switch element Q21, Q22, Q23, Q24 Rectifier switch element Q3, Q4 Rectifier switch element Early-off switch element T1 Transformer T2 Choke transformer T3, T4 Signal transmission transformer
Vin (+), Vin (-): Voltage input section
Vin (+), Vin (-): Voltage output section
Vout (-): 1st output unit
Vout (+) second output section N2 secondary winding 10 switching circuits 11, 12, 13, 14 switching control signal generation circuit 11H high side drive circuit 13H high side drive circuits 15A and 15B delay circuit Reference Signs List 20 rectifying smoothing circuit 22 reverse voltage prevention circuit 23 rectifying switch element gate control circuits 101 to 107 DC-DC converter

Claims (7)

ＤＣ電圧を受ける電圧入力部と、
負荷が接続される電圧出力部と、
１次巻線、２次巻線、および補助巻線を有するトランスと、
前記電圧入力部と前記トランスの前記１次巻線との間に設けられ、前記１次巻線への印加電圧を交互に反転させるスイッチング回路と、
前記電圧出力部と前記トランスの前記２次巻線との間に設けられた整流平滑回路と、を備え、
前記整流平滑回路は、
前記２次巻線に接続され、前記補助巻線の発生電圧が制御端子に印加される整流スイッチ素子と、
前記電圧出力部への電流出力経路に直列接続された主巻線と、当該主巻線に結合する結合巻線と、を有するチョークトランスと、を備え、
前記結合巻線は前記補助巻線に直列接続されて、前記結合巻線と前記補助巻線との合成電圧が前記整流スイッチ素子の制御端子に入力され、且つ前記結合巻線による電圧は、前記スイッチング回路の制御により前記１次巻線に流れる電流が遮断される期間における前記整流スイッチ素子の制御電圧と、前記整流スイッチ素子のオン期間に前記整流スイッチ素子に印加される制御電圧とを等しくする電圧であることを特徴とする、ＤＣ−ＤＣコンバータ。 A voltage input section for receiving a DC voltage;
A voltage output section to which a load is connected;
A transformer having a primary winding, a secondary winding, and an auxiliary winding;
A switching circuit provided between the voltage input unit and the primary winding of the transformer, for alternately inverting a voltage applied to the primary winding;
A rectifying / smoothing circuit provided between the voltage output unit and the secondary winding of the transformer,
The rectifying and smoothing circuit,
A rectifying switch element connected to the secondary winding and applied to a control terminal of a generated voltage of the auxiliary winding;
A choke transformer having a main winding connected in series to a current output path to the voltage output unit, and a coupling winding coupled to the main winding,
The coupling winding is connected in series to the auxiliary winding, a combined voltage of the coupling winding and the auxiliary winding is input to a control terminal of the rectifying switch element, and a voltage of the coupling winding is The control voltage of the rectifier switch element during a period in which the current flowing through the primary winding is interrupted by the control of the switching circuit is equal to the control voltage applied to the rectifier switch element during the on-period of the rectifier switch element. A DC-DC converter, which is a voltage. 前記電圧出力部は第１出力部および第２出力部で構成され、
前記２次巻線は第１端、第２端およびセンタータップを有し、
前記補助巻線は第１補助巻線および第２補助巻線を含み、
前記整流スイッチ素子は、前記第１端と前記第１出力部との間に接続された第１整流スイッチ素子と、前記第２端と前記第１出力部との間に接続された第２整流スイッチ素子と、を含み、
前記主巻線は、前記センタータップと前記第２出力部との間に接続され、
前記第１補助巻線は前記チョークトランスの前記結合巻線に対して直列に接続されて、前記第１補助巻線と前記結合巻線との合成電圧が前記第１整流スイッチ素子の制御端子に入力され、
前記第２補助巻線は前記チョークトランスの前記結合巻線に対して直列に接続されて、前記第２補助巻線と前記結合巻線との合成電圧が前記第２整流スイッチ素子の制御端子に入力され、
前記１次巻線の巻回数に対する、前記センタータップと前記第１端との間の巻線の巻回数比をＮ１：Ｎ２、
前記１次巻線の巻回数に対する、前記センタータップと前記第２端との間の巻線の巻回数比をＮ１：Ｎ３、
前記１次巻線に対する前記第１補助巻線の巻回数比をＮ１：Ｎ４、
前記１次巻線に対する前記第２補助巻線の巻回数比をＮ１：Ｎ５、
前記主巻線と前記結合巻線との巻回数比をＮ６：Ｎ７で表し、
ｍ＝Ｎ６／Ｎ７、ｎ＝Ｎ２／Ｎ１＝Ｎ３／Ｎ１、ｎ’＝Ｎ４／Ｎ１＝Ｎ５／Ｎ１で表すと、ｍｎ＝ｎ’の関係を実質的に満たす、請求項１に記載のＤＣ−ＤＣコンバータ。 The voltage output unit includes a first output unit and a second output unit,
The secondary winding has a first end, a second end, and a center tap,
The auxiliary winding includes a first auxiliary winding and a second auxiliary winding,
The rectifying switch element includes a first rectifying switch element connected between the first end and the first output section, and a second rectifying switch connected between the second end and the first output section. A switching element;
The main winding is connected between the center tap and the second output unit,
The first auxiliary winding is connected in series to the coupling winding of the choke transformer, and a combined voltage of the first auxiliary winding and the coupling winding is supplied to a control terminal of the first rectifying switch element. Entered,
The second auxiliary winding is connected in series to the coupling winding of the choke transformer, and a combined voltage of the second auxiliary winding and the coupling winding is applied to a control terminal of the second rectifying switch element. Entered,
The ratio of the number of turns of the winding between the center tap and the first end to the number of turns of the primary winding is N1: N2,
The ratio of the number of turns of the winding between the center tap and the second end to the number of turns of the primary winding is N1: N3,
The ratio of the number of turns of the first auxiliary winding to the primary winding is N1: N4,
The ratio of the number of turns of the second auxiliary winding to the primary winding is N1: N5,
The ratio of the number of turns between the main winding and the coupling winding is represented by N6: N7,
The DC- according to claim 1, wherein when expressed as m = N6 / N7, n = N2 / N1 = N3 / N1, and n '= N4 / N1 = N5 / N1, the relationship of mn = n' is substantially satisfied. DC converter. 前記第１補助巻線と前記結合巻線との直列回路に直列接続された第１キャパシタと、
前記第２補助巻線と前記結合巻線との直列回路に直列接続された第２キャパシタと、
前記第１整流スイッチ素子の制御端子と基準端子との間に接続され、逆電圧印加時に導通する第１ダイオードと、
前記第２整流スイッチ素子の制御端子と基準端子との間に接続され、逆電圧印加時に導通する第２ダイオードと、
を備える、請求項２に記載のＤＣ−ＤＣコンバータ。 A first capacitor connected in series to a series circuit of the first auxiliary winding and the coupling winding;
A second capacitor connected in series to a series circuit of the second auxiliary winding and the coupling winding;
A first diode connected between a control terminal and a reference terminal of the first rectifying switch element and conducting when a reverse voltage is applied;
A second diode connected between the control terminal and the reference terminal of the second rectifying switch element and conducting when a reverse voltage is applied;
The DC-DC converter according to claim 2, comprising: 前記スイッチング回路は、前記１次巻線に接続された複数の１次側スイッチ素子と、前記複数の１次側スイッチ素子に対して制御信号を発生する１次側スイッチング制御回路と、を含み、
前記整流スイッチ素子のターンオフタイミングを、前記複数の１次側スイッチ素子のうち、前記整流スイッチ素子のオフ期間にオンする１次側スイッチ素子のターンオンタイミングで決定する２次側スイッチング制御回路を更に備える、
請求項１から３のいずれかに記載のＤＣ−ＤＣコンバータ。 The switching circuit includes: a plurality of primary-side switching elements connected to the primary winding; and a primary-side switching control circuit that generates a control signal for the plurality of primary-side switching elements.
A secondary-side switching control circuit that determines a turn-off timing of the rectifying switch element by a turn-on timing of a primary-side switching element that is turned on during an off-period of the rectifying switching element among the plurality of primary-side switching elements. ,
The DC-DC converter according to claim 1. 前記スイッチング回路は、前記１次巻線にフルブリッジ接続された４つの１次側スイッチ素子と、前記４つの１次側スイッチ素子に対して制御信号を発生し、スイッチング周期に対する前記１次巻線に電流が流れる期間の比を位相シフト量で定めることでフェーズシフトフルブリッジ制御する１次側スイッチング制御回路と、を含み、
前記整流スイッチ素子のターンオフタイミングを、前記４つの１次側スイッチ素子のうち、ターンオフタイミングが遅いスイッチ素子のターンオフタイミングで決定する２次側スイッチング制御回路を更に備える、
請求項１から３のいずれかに記載のＤＣ−ＤＣコンバータ。 The switching circuit generates a control signal for four primary-side switching elements that are full-bridge connected to the primary winding, and a control signal for the four primary-side switching elements. A primary-side switching control circuit that performs phase-shift full-bridge control by determining the ratio of the period during which a current flows through the phase shift amount.
A secondary-side switching control circuit that determines a turn-off timing of the rectifying switch element by a turn-off timing of a switch element having a slow turn-off timing among the four primary-side switch elements,
The DC-DC converter according to claim 1. 前記１次側スイッチング制御回路が発生するタイミング信号を前記２次側スイッチング制御回路へ伝送する信号伝送回路を備える、請求項４または５に記載のＤＣ−ＤＣコンバータ。   The DC-DC converter according to claim 4, further comprising a signal transmission circuit that transmits a timing signal generated by the primary-side switching control circuit to the secondary-side switching control circuit. 前記スイッチング回路は、前記１次巻線に接続された複数の１次側スイッチ素子を含み、
前記整流スイッチ素子のターンオフタイミングを、前記整流スイッチ素子のオン期間にオンする前記１次側スイッチ素子のターンオンタイミングからの遅延時間で定める遅延回路を更に備える、請求項１から３のいずれかに記載のＤＣ−ＤＣコンバータ。 The switching circuit includes a plurality of primary-side switch elements connected to the primary winding,
4. The circuit according to claim 1, further comprising a delay circuit that determines a turn-off timing of the rectifier switch element by a delay time from a turn-on timing of the primary-side switch element that is turned on during an ON period of the rectifier switch element. 5. DC-DC converter.
JP2016101041A 2016-05-20 2016-05-20 DC-DC converter Active JP6658298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016101041A JP6658298B2 (en) 2016-05-20 2016-05-20 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016101041A JP6658298B2 (en) 2016-05-20 2016-05-20 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2017208966A JP2017208966A (en) 2017-11-24
JP6658298B2 true JP6658298B2 (en) 2020-03-04

Family

ID=60416664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016101041A Active JP6658298B2 (en) 2016-05-20 2016-05-20 DC-DC converter

Country Status (1)

Country Link
JP (1) JP6658298B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09149636A (en) * 1995-11-20 1997-06-06 Hitachi Ltd Switching power device
JP2002095248A (en) * 2000-09-14 2002-03-29 Sharp Corp Synchronous rectifier and switching power supply provided therewith
JP4098494B2 (en) * 2001-05-25 2008-06-11 Ｔｄｋ株式会社 Switching power supply
US8072787B2 (en) * 2007-10-26 2011-12-06 System General Corporation Synchronous rectifying for soft switching power converters

Also Published As

Publication number Publication date
JP2017208966A (en) 2017-11-24

Similar Documents

Publication Publication Date Title
TWI384745B (en) Gate driver apparatus for alternately driving a half- or a full-bridge
US8242754B2 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
US20040136209A1 (en) Switching power supply device and the semiconductor integrated circuit for power supply control
JP2004248485A (en) Switching power supply
JP7000014B2 (en) AC / DC converter, drive circuit
JPWO2011105258A1 (en) Switching power supply
TWI709291B (en) Power converter and control circuit thereof
TWI649948B (en) Control module with active surge absorber and related flyback power conversion device
JP2001238444A (en) Switching power supply unit
JP2013099037A (en) Switching power supply
JP2000175443A (en) Switching power source device
WO2013015214A1 (en) Switching power supply
JP6658298B2 (en) DC-DC converter
WO2013047119A1 (en) Insulation-type switching power supply apparatus
TWI822091B (en) Half-bridge flyback power converter and control method thereof
JP6288202B2 (en) Improved DC-DC transformer for obtaining constant output voltage
CN111525802B (en) Conversion device
JP6033212B2 (en) High frequency AC power supply
WO2020026601A1 (en) Dc power supply circuit
JP6394823B2 (en) Power converter
JP3022620B2 (en) DC-DC converter
CN109672341B (en) Flyback power converter and secondary side control circuit thereof
TWI581554B (en) Interleaved flyback converter
CN112994447B (en) Low-delay-time power conversion circuit and driving circuit therein
CN109104072B (en) Compensation circuit for input voltage sampling

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150